JP7263019B2 - 電圧検知装置及び画像形成装置 - Google Patents

Description

本発明は、電圧検知装置及び画像形成装置に関し、絶縁された２極間の伝達を目的とした電圧検知装置に関する。

従来、絶縁された１次２次間において、一方のアナログ電圧情報を他方へ伝達する回路は多く利用されている。例えば、交流電源が接続される加熱定着器を備えた画像形成装置では、交流電源からの入力電圧値を検知し、加熱定着器の制御に利用している。例えば、加熱定着器の立ち上げ時に投入される電力は、検知した入力電圧値及び定着処理の目標温度に応じて、予め設定したデューティにより決定される。これにより、オーバーシュートや電力不足のない制御を行ったり、異常な電圧が入力されたときには装置の動作を停止させたりしている。例えば、特許文献１では、交流電源の交流電圧からフォトカプラを用いて生成したゼロクロス信号に基づいて交流電源の交流電圧を検知している。従来の電源電圧検知装置は、ゼロクロス信号の直流成分から直流電圧を生成することで、交流電源の入力電圧値を検知する。こうすることで、交流電源の入力電圧値にサグ、ノイズ等の電圧異常があった場合でも入力電圧を検知できるようにしている。

近年は、多くの国や地域で電子機器が使用されており、国や地域によって交流電源の条件も様々である。例えば、高周波のノイズが重畳する場合や、ラインインピーダンスが高く、負荷電流の変動時に電圧ドロップが発生する場合等がある。このように、電源電圧が歪むと、加熱定着器に投入される電力に過不足が発生し、画像品質の低下を招くおそれがある。このため、交流電源の電圧検知装置としても、上述したような種々の条件下でより正確な電圧情報を検知することが求められている。また、交流電源の入力電圧値の電圧検知装置以外でも、１次側のアナログ電圧情報（以下、１次電圧情報という）を２次側へ伝達するケースは存在する。例えば、特許文献２に示されるような温度検知装置である。このような温度検知装置は、１次側の発熱体と２次側の温度検知体が混在してなる従来の加熱装置に対し、温度検知体を１次側で構成することで加熱装置内の安全上の距離を取る必要をなくし、小型化を図ったものである。この温度検知装置では、１次２次間の伝達は光信号を用いて行われている。

特開２０１３－２１７８４３号公報 特開平１１－３４４８８２号公報

しかしながら、上述した従来の絶縁された１次２次間の伝達構成では、１次２次の伝達率（電流伝達率（Ｃｕｒｒｅｎｔ Ｔｒａｎｓｆｅｒ Ｒａｔｉｏ）、以下、ＣＴＲとする）の影響を大きく受ける。ＣＴＲが温度条件や経時条件等によって大きく変わると、同じ１次電圧情報であっても２次側で変換され得られる電圧も大きく変わってしまう。更にフォトカプラを用いてゼロクロス信号を生成する構成では、交流電源の交流電圧のサグ、ノイズ等によって、ゼロクロス信号にも本来のゼロクロスとは異なるタイミングでパルスが発生する。そして、ゼロクロス信号の直流成分から生成される直流電圧は本来よりも低くなる。そのため、実際の交流電源電圧と検出された電源電圧との間に誤差が生じてしまう。

本発明は、このような状況のもとでなされたもので、温度変化や経年変化の影響を受けず、精度よく電圧検知を行うことを目的とする。

上述した課題を解決するために、本発明は、以下の構成を備える。

（１）１次側と２次側とが絶縁され、前記１次側において流れた電流に応じた電圧を前記２次側において出力する伝達手段と、所定の直流電圧を出力する基準電源と、検知の対象となる交流電源の交流電圧を出力する電圧出力手段と、前記伝達手段の前記１次側に、前記基準電源から前記所定の直流電圧を供給する第１の状態と、前記電圧出力手段から出力された前記検知の対象となる交流電源の交流電圧を供給する第２の状態と、の間で切り替わる切替手段と、前記伝達手段の前記２次側に設けられ、前記切替手段を前記第１の状態に切り替えて前記伝達手段より出力された電圧から補正値を取得し、前記切替手段を前記第２の状態に切り替えて前記伝達手段より出力された電圧から検知値を取得し、前記検知値を前記補正値により補正し、前記検知の対象となる交流電源の交流電圧を取得する制御手段と、を備えることを特徴とする電圧検知装置。

（２）前記（１）に記載の電圧検知装置と、未定着のトナー像を形成する画像形成手段と、未定着のトナー像を定着する定着手段と、を備えることを特徴とする画像形成装置。

本発明によれば、温度変化や経年変化の影響を受けず、精度よく電圧検知を行うことができる。

実施例１の電圧検知装置の回路構成図 実施例１の電圧検知装置の動作説明図 実施例１の演算値特性を示すグラフ 実施例１の補正係数を説明するグラフ 実施例１の交流電源電圧の演算処理を示すフローチャート 実施例２の電圧検知装置の回路構成図 実施例２の電圧検知装置の動作説明図 実施例３の電圧検知装置の回路構成図 実施例３の電圧検知装置の動作説明図 実施例４の電圧検知装置の回路構成図 実施例４の電圧検知装置の動作説明図 実施例４の演算値特性を示すグラフ 実施例５の画像形成装置の構成を示す図

上述した課題を解決するための本発明の具体的な構成について、以下の実施例に基づいて説明する。なお、以下に示す実施例は一例であって、この発明の技術的範囲をそれらのみに限定する趣旨のものではない。具体的には、本発明では交流電源の入力電圧を検知するために入力電圧を１次側のアナログ電圧情報（以下、１次電圧情報という）としているが、それに限定するものではない。例えば、サーミスタ等の温度検知素子によって温度を検知するために、サーミスタ等によって検知した温度に基づく電圧を１次電圧情報としてもよい。また、ＡＣ／ＤＣコンバータが有するトランスの１次巻線に流れる１次電流を電圧に変換して１次電圧情報としてもよい。

［電圧検知装置］
図１は実施例１の交流電源の入力電圧（以下、交流電源電圧という）を検知するための電圧検知装置の回路構成を説明する図である。実施例１の電圧検知装置１００は、交流電源１０を１次側の入力とし、絶縁素子であるフォトカプラ１３によって２次側へ交流電源電圧の情報を伝達し、２次側に伝達された交流電源電圧の情報（電圧のアナログ値）をＣＰＵ１５に入力する。フォトカプラ１３は、１次側の情報を２次側に伝達する伝達手段として機能する。また、実施例１では、検知の対象は交流電源１０の交流電圧である。制御手段であるＣＰＵ１５は、入力された交流電源電圧の情報に基づいて交流電源電圧の値（以下、交流電源電圧値という）ＶＡＣを演算している。また電圧検知装置１００は、基準電源１１０とリレー１７とを備える。基準電源１１０は、ダイオード１１ａ、ダイオード１１ｂによって整流された、電圧ＡＣＧを基準とした基準電圧３１、電界効果トランジスタ（以下、ＦＥＴと記す）２９、抵抗３０を有する。基準電圧３１は、所定の電圧である基準電圧３１をフォトカプラ１３に供給するための電源である。ダイオード１１ａ、１１ｂは、交流電圧を半波整流する整流手段として機能する。

第１の接続手段であるリレー１７は、交流電源１０からの電圧供給を接続・遮断するためのリレーである。リレー１７は、フォトカプラ１３に交流電圧を供給するときに接続状態となり、フォトカプラ１３への交流電圧の供給を遮断するときに非接続状態となる。ＣＰＵ１５は、電圧検知装置１００が備える基準電源１１０及びリレー１７のオン又はオフを制御している。また、ＣＰＵ１５は、記憶部１５ｍから後述する換算テーブル等の情報を読み出したり、後述するピーク値の取得のために後述するＡ／Ｄ値を記憶部１５ｍに一時的に記憶したりする。

交流電源１０の一方のラインをＡＣＨ、他方のラインをＡＣＬとする。リレー１７は、１次側がラインＡＣＨに接続されている。リレー１７の２次側は、電源Ｖｂとトランジスタ１９に接続されている。トランジスタ１９は、コレクタ端子にリレー１７の２次側を介して電源Ｖｂが接続され、ベース端子に抵抗１８を介してＣＰＵ１５が接続され、エミッタ端子は接地されている。フォトカプラ１３の１次側のダイオード１３ｄは、アノード側に抵抗１２を介してリレー１７の１次側が接続され、カソード側にダイオード１１ｂを介してラインＡＣＬが接続されている。抵抗１２は、交流電源１０からフォトカプラ１３に流れる電流を制限するための抵抗である。フォトカプラ１３の２次側のトランジスタ１３ｔは、コレクタ端子に抵抗１４を介して電源Ｖａが接続され、エミッタ端子が接地されている。トランジスタ１３ｔのコレクタ端子は、ＣＰＵ１５が有するアナログ－デジタル（以下、Ａ／Ｄとする）変換器１６にも接続されている。フォトカプラ１３は、１次側のダイオード１３ｄに流れた電流を２次側で電圧に変換する電圧変換手段としても機能する。Ａ／Ｄ変換器１６は、フォトカプラ１３のトランジスタ１３ｔから出力されたアナログの電圧（検知電圧Ｖｏ）の値をデジタル値に変換するアナログ－デジタル変換手段として機能する。ＣＰＵ１５は、Ａ／Ｄ変換器１６により変換されたデジタル値に基づいて交流電源１０の交流電圧の値を取得する。

基準電源１１０とＣＰＵ１５との間には、ＣＰＵ１５が基準電源１１０からフォトカプラ１３への入力を接続したり遮断したりするための回路が設けられている。この回路は、フォトカプラ２１を有し、フォトカプラ２１の１次側のトランジスタ２１ｔは、エミッタ端子に抵抗２４を介してトランジスタ２６のベース端子が接続されており、コレクタ端子には基準電圧Ｖｒｅｆが接続されている。フォトカプラ２１の２次側のダイオード２１ｄは、アノード側に抵抗２０を介して電源Ｖａが接続され、カソード側にトランジスタ２３のコレクタ端子が接続されている。トランジスタ２３は、ベース端子に抵抗２２を介してＣＰＵ１５が接続され、エミッタ端子は接地されている。トランジスタ２６は、コレクタ端子に抵抗２７を介して基準電圧Ｖｒｅｆが接続され、エミッタ端子が接地されている。トランジスタ２６のベース端子とエミッタ端子の間には抵抗２５が接続されている。抵抗２７とトランジスタ２６のコレクタ端子との接続点には、抵抗２８を介してＦＥＴ２９のゲート端子が接続されている。

ＣＰＵ１５は、電源Ｖａによって動作している。ＣＰＵ１５は、トランジスタ１９のベース端子にハイレベル（以下、Ｈｉとする）又はローレベル（以下、Ｌｏとする）のＲｅｌａｙ＿ｃｔｒｌ信号を出力することにより、リレー１７の接続又は遮断を制御する。ＣＰＵ１５は、トランジスタ２３のベース端子にハイレベル（以下、Ｈｉとする）又はローレベル（以下、Ｌｏとする）のＲｅｆ＿ｃｔｒｌ信号を出力することにより、基準電源１１０のフォトカプラ１３への入力又は非入力を制御する。

ＣＰＵ１５は、Ｒｅｌａｙ＿ｃｔｒｌ信号をＬｏとすることで、トランジスタ１９をオフし、リレー１７を遮断した状態とする。これにより、交流電源電圧がフォトカプラ１３の１次側のダイオード１３ｄに供給されなくなる。また、ＣＰＵ１５は、Ｒｅｌａｙ＿ｃｔｒｌ信号をＨｉとすることで、トランジスタ１９をオンし、リレー１７を接続した状態とする。これにより、交流電源電圧がフォトカプラ１３の１次側のダイオード１３ｄに供給される。

ＣＰＵ１５は、Ｒｅｆ＿ｃｔｒｌ信号をＬｏとすることで、トランジスタ２３をオフし、フォトカプラ２１を非導通状態とし、トランジスタ２６をオフし、ＦＥＴ２９をオフする。これにより電圧Ｖｒｅｆ（基準電圧３１）がフォトカプラ１３の１次側のダイオード１３ｄに供給されなくなる。また、ＣＰＵ１５は、Ｒｅｆ＿ｃｔｒｌ信号をＨｉとすることで、トランジスタ２３をオンし、フォトカプラ２１を導通状態とし、トランジスタ２６をオンし、ＦＥＴ２９をオンする。これにより電圧Ｖｒｅｆ（基準電圧３１）がフォトカプラ１３の１次側のダイオード１３ｄに供給される。

ＦＥＴ２９は、フォトカプラ１３への基準電源１１０の電圧の供給を接続又は遮断する第２の接続手段として機能する。ＦＥＴ２９は、フォトカプラ１３に基準電源１１０の電圧を供給するときに接続状態となり、フォトカプラ１３への基準電源１１０の電圧の供給を遮断するときに非接続状態となる。なお、リレー１７（第１の接続手段）とＦＥＴ２９（第２の接続手段）とは、フォトカプラ１３の１次側に、基準電源１１０から電圧を供給する第１の状態と、交流電源１０から交流電圧を供給する第２の状態とを切り替える切替手段として機能する。検知電圧Ｖｏについては後述する。

［電圧検知装置の動作］
図２は図１の電圧検知装置１００の各部動作を説明する図である。図２は、（ａ）に交流電源１０の電圧（交流電源電圧）の波形を示し、（ｂ）にフォトカプラ１３の１次側のダイオード１３ｄに流れる電流の波形を示す。（ｃ）はＣＰＵ１５に入力される電圧（デジタル値に変換される前の電圧）（以下、検知電圧という）Ｖｏの波形を示す。なお、点線は、Ａ／Ｄ変換器１６の演算閾値を電圧に換算した値（電圧換算値）を示す。（ｄ）はＣＰＵ１５のＡ／Ｄ変換器１６によって検知電圧Ｖｏをデジタル値に変換した後の値（以下、Ａ／Ｄ値という）（単位：ｄｅｃ）を示す。なお、点線は、演算閾値と後述する検知電圧Ｖｏ１とを示す。横軸はいずれも時間を示す。

以下、図１の電圧検知装置１００の動作詳細について、図２を用いて説明する。時刻ｔ０は、１次側の情報が２次側に伝達されていない初期状態である。この初期状態では、フォトカプラ１３のダイオード１３ｄに交流電源１０及び基準電源１１０のどちらからも電流が供給されない。そのためＣＰＵ１５は、トランジスタ１９がオフとなり、リレー１７がオープン状態（遮断状態）となるように、Ｒｅｌａｙ＿ｃｔｒｌ信号をＬｏとする。また、時刻ｔ０では、トランジスタ２３がオフとなり、ＦＥＴ２９がオフとなるようにＲｅｆ＿ｃｔｒｌ信号をＬｏとしている。これによりフォトカプラ１３のダイオード１３ｄには電流が流れず、２次側の出力である検知電圧Ｖｏはハイレベル（≒Ｖａ）となる。したがって、時刻ｔ０において、Ａ／Ｄ変換器１６の出力であるＡ／Ｄ値は、仮にＡ／Ｄ変換器１６の分解能が１０ビットであれば、上限値の１０２３又は１０２３に近い値となる。

時刻ｔ１で、ＣＰＵ１５は基準電源１１０からの電流がフォトカプラ１３のダイオード１３ｄに流れるように制御する。具体的には、ＣＰＵ１５は、Ｒｅｌａｙ＿ｃｔｒｌ信号をＬｏとしリレー１７を遮断し、Ｒｅｆ＿ｃｔｒｌ信号をＨｉとしてＦＥＴ２９をオンし電圧Ｖｒｅｆ（基準電圧３１）がフォトカプラ１３に供給されるようにする。２次側では、ダイオード１３ｄの発光を受けて、フォトカプラ１３のトランジスタ１３ｔにコレクタ電流が流れる。実施例１では、このコレクタ電流と、電源Ｖａ、抵抗１４によって検知電圧Ｖｏが定まる。しかしながら、ダイオード１３ｄに流れる電流値が同じであっても、トランジスタ１３ｔに流れるコレクタ電流は、フォトカプラ１３の経年変化や使用される温度環境等の影響を受け変動する。このため、検知電圧Ｖｏは大きくばらついてしまう。そのため、電圧検知装置１００の温度特性及び経年変化によるばらつきの補正が必要となる。

実施例１では、時刻ｔ１～ｔ２の期間は、電圧検知装置１００の温度特性及び経年変化による検知電圧Ｖｏのばらつきを補正する補正期間である。時刻ｔ１～ｔ２でＣＰＵ１５は、入力された検知電圧ＶｏをＡ／Ｄ変換器１６によってＡ／Ｄ値に変換する。ＣＰＵ１５は、Ａ／Ｄ変換器１６によって変換されたＡ／Ｄ値に基づいて、交流電源電圧値を検知する。以下、ＣＰＵ１５が検知電圧ＶｏをＡ／Ｄ変換器１６によりＡ／Ｄ値に変換することを、検知電圧Ｖｏを読み取る、と表現し、得られたＡ／Ｄ値を、読み取ったＡ／Ｄ値、と表現する。なお、実施例１では、時刻ｔ１～ｔ２の補正期間に得られたＡ／Ｄ値と、交流電源１０の電圧が１１０Ｖ（所定値）のときのＡ／Ｄ値とが等しくなるように設定されている。

ここで、ＣＰＵ１５がＲｅｌａｙ＿ｃｔｒｌ信号をＬｏ、Ｒｅｆ＿ｃｔｒｌ信号をＨｉとし、基準電源１１０からダイオード１３ｄに流れる電流をＩｒｅｆとする。また、ＣＰＵ１５がＲｅｌａｙ＿ｃｔｒｌ信号をＨｉ、Ｒｅｆ＿ｃｔｒｌ信号をＬｏとし、交流電源１０からダイオード１３ｄに流れるピーク電流をＩａｃとする。このとき、電流Ｉｒｅｆと電流Ｉａｃとが等しくなるように設定している。また、ダイオード（１１ａ、１１ｂ、１３ｄ）の順方向電圧、ＦＥＴ２９のオン抵抗による電圧ドロップ等、その他抵抗成分を無視したとする。そうすると、これら電流の調整は、基準電源１１０の基準電圧３１と抵抗３０、及び抵抗１２を（１）式の関係にすることで実現できる。なお（１）式では、基準電圧３１をＶ３１、抵抗３０をＲ３０、抵抗１２をＲ１２としている。

このようにして、予め定めた特定の交流電源電圧値に対して（１）式が成り立つようにすることで、電圧検知装置１００の温度特性及び経年変化による検知ばらつきを補正することが可能となる。図２では、（１）式が成り立つ際のＡ／Ｄ値をＶｏ１［ｄｅｃ］としＡ／Ｄ値の図に点線で示している。

［補正方法］
ここで実施例１における、電圧検知装置１００の温度特性及び経年変化による検知ばらつきの補正を伴う交流電源電圧値ＶＡＣの演算の補正方法を図３、図４を用いて説明する。ここで、補正前の交流電源電圧値をＶａｃと表記し、補正後の交流電源電圧値をＶＡＣと表記する。図３はＡ／Ｄ値から交流電源電圧値Ｖａｃに換算するためのテーブルをグラフ化したものである。図３に示すグラフの横軸Ｖｏｐ［ｄｅｃ］は、連続的に検知電圧Ｖｏを読み取ったＡ／Ｄ値のピーク値であり、図２（ｄ）のＡ／Ｄ値に示すＶｏｐ［ｄｅｃ］である。ピーク値Ｖｏｐ［ｄｅｃ］の演算方法は後述する時刻ｔ５～ｔ６の説明内で述べる。また、ＣＰＵ１５は、図３に示す実線で示された基準となる換算テーブル（Ｒｅｆ）のみを記憶部１５ｍに記憶している。図３に示すそのほかの破線（Ｌｏ）や一点鎖線（Ｈｉ）で示すテーブルは、Ａ／Ｄ変換器１６で読み取ったＡ／Ｄ値と、後述する図４の補正値である補正係数とに基づき求められる。このため、ＬｏとＨｉに示すテーブルは記憶部１５ｍには予め記憶されていない。なお、図３では、説明を簡略化するため、基準となる換算テーブルと等しい伝達特性をＲｅｆとし、フォトカプラ１３の伝達効率が基準となる伝達効率よりも低下した場合をＬｏとし、伝達効率が基準となる伝達効率よりも高い場合をＨｉとして示している。

図４は、交流電源電圧値Ｖａｃからばらつき補正後の交流電源電圧値ＶＡＣを算出するための補正係数をグラフ化したものである。図４は、横軸には補正期間に検知電圧Ｖｏを読み取ったＡ／Ｄ値であるＶｏｃを示し、縦軸に補正係数を示す。図４は、図３に示すＲｅｆの換算テーブルから求めた交流電源電圧値Ｖａｃから、ＬｏやＨｉといった伝達効率の異なる場合の交流電源電圧値Ｖａｃを求めるための補正係数を示している。なお、図４にも図３と同じくＲｅｆ、Ｌｏ、Ｈｉを記載している。以下、Ｒｅｆの換算テーブルをＲｅｆ換算テーブルという。

上述したように、補正期間ｔ１～ｔ２では（１）式が成り立っている。しかしながら、フォトカプラ１３による１次２次間の伝達効率が、使用が進んだことや温度環境によって変化する。このため、（１）式が成り立つ補正期間であっても、検知電圧Ｖｏ及び検知電圧Ｖｏを変換したＡ／Ｄ値は必ずしも一定ではない。そのためＣＰＵ１５は、補正期間に読み取ったＡ／Ｄ値であるＶｏｃ［ｄｅｃ］が、１１０Ｖａｃのピーク電圧に相当するとして、次のように補正を行う。

まず、図４の補正係数は、基準電源１１０からの電流Ｉｒｅｆがフォトカプラ１３のダイオード１３ｄに流れる期間、すなわち、図２における時刻ｔ１～ｔ２の補正期間に求められる。具体的には、ＣＰＵ１５は、図２の時刻ｔ１～ｔ２の補正期間に読み取ったＡ／Ｄ値であるＶｏｃ［ｄｅｃ］から図４に示す補正係数を求める。補正係数は、基準となる伝達効率の場合、すなわちＶｏｃがＶｏ１のときに１となるように設定されている。このときのＡ／Ｄ値Ｖｏｃを図４ではＲｅｆとしている。また、例えば、補正期間に読み取ったＡ／Ｄ値であるＶｏｃがＡ／Ｄ値Ｈｉであった場合には補正係数は０．６５となり、補正期間に読み取ったＡ／Ｄ値であるＶｏｃがＡ／Ｄ値Ｌｏであった場合には補正係数は２．０となる。

補正期間に読み取ったＡ／Ｄ値Ｖｏｃと図４とから求めた補正係数をＺとする。また、ピーク値Ｖｏｐと図３のＲｅｆ換算テーブルとから補正前の交流電源電圧Ｖａｃが求められる。求めた交流電源電圧値Ｖａｃが、（２）式のような１次式で表わされるとき、補正後の交流電源電圧値ＶＡＣは（３）式となる。

例えば、図２の時刻ｔ１～ｔ２の補正期間に、ＣＰＵ１５が読み取ったＡ／Ｄ値Ｖｏｃ［ｄｅｃ］が、Ｌｏであったとする。ＣＰＵ１５は、図４から、補正係数Ｚとして“２．０”を取得する。そして、ＣＰＵ１５は、図３のＲｅｆ換算テーブルから、Ａ／Ｄ値ＶｏｐがＬｏとなる交流電源電圧値Ｖａｃを求める。この場合、ＣＰＵ１５は、交流電源電圧Ｖａｃとして５５Ｖａｃを取得する。実際には、交流電源１０の電圧値は１１０Ｖであるが、フォトカプラ１３の伝達効率の変化によって検知電圧Ｖｏのばらつきが生じている。ＣＰＵ１５は、（３）式の交流電源電圧値Ｖａｃに５５Ｖａｃを代入し、補正係数Ｚに２．０を代入して、補正後の交流電源電圧値ＶＡＣとして１１０Ｖａｃを算出する。これにより、フォトカプラ１３の伝達効率の変化による検知電圧Ｖｏのばらつきが補正される。

また、例えば、図２の時刻ｔ１～ｔ２の補正期間に、ＣＰＵ１５が読み取ったＡ／Ｄ値Ｖｏｃ［ｄｅｃ］が、Ｈｉであったとする。ＣＰＵ１５は、図４から、補正係数Ｚとして“０．６５”を取得する。そして、ＣＰＵ１５は、図３のＲｅｆ換算テーブルから、Ａ／Ｄ値ＶｏｐがＨｉとなる交流電源電圧値Ｖａｃを求める。この場合、ＣＰＵ１５は、交流電源電圧Ｖａｃとして１７０Ｖａｃを取得する。実際には、交流電源１０の電圧値は１１０Ｖであるが、フォトカプラ１３の伝達効率の変化によって検知電圧Ｖｏのばらつきが生じている。ＣＰＵ１５は、（３）式の交流電源電圧値Ｖａｃに１７０Ｖａｃを代入し、補正係数Ｚに０．６５を代入して、補正後の交流電源電圧値ＶＡＣとして１１０．５Ｖａｃを算出する。これにより、フォトカプラ１３の伝達効率の変化による検知電圧Ｖｏのばらつきが補正される。

このように図４の補正係数Ｚと図３のＲｅｆ換算テーブルとを用いることで、フォトカプラ１３の実際の伝達特性に合わせた適切な交流電源電圧値ＶＡＣを求めることができる。なお、実施例１では、補正期間（ｔ１～ｔ２）では、補正係数Ｚのみを求め、時刻ｔ５以降の交流電源１０の入力時に、補正後の交流電源電圧値ＶＡＣを求めるようにしている。

図２の説明に戻る。図２の時刻ｔ２において、ＣＰＵ１５は、Ｒｅｆ＿ｃｔｒｌ信号をＬｏとし（Ｒｅｌａｙ＿ｃｔｒｌ信号はＬｏのまま）、時刻ｔ３でＲｅｌａｙ＿ｃｔｒｌ信号をＨｉとする（Ｒｅｆ＿ｃｔｒｌ信号はＬｏのまま）。これにより時刻ｔ２～ｔ３の期間は、リレー１７とＦＥＴ２９の両方がオフ状態となる。この時刻ｔ２～ｔ３の期間は、ダイオード１３ｄが過電流状態となることを防止するために設けられたデッドタイム期間である。時刻ｔ３ではリレー１７がオン状態、ＦＥＴ２９がオフ状態となり、フォトダイオード１３ｄには交流電源１０から電流が供給され、検知電圧Ｖｏは交流電源１０の電圧に基づいた値となる。

［交流電源電圧値ＶＡＣの演算］
ここまで、上述の範囲では、電圧検知装置１００の温度特性及び経年変化による検知ばらつきの補正に関する説明をした。図２の時刻ｔ３以降においては、交流電源電圧値ＶＡＣの演算について記載する。実施例１では、ＣＰＵ１５は、検知電圧Ｖｏを読み取ったＡ／Ｄ値より、ピーク値を検出することで、交流電源電圧値ＶＡＣを演算している。このピーク値とは、図２におけるＡ／Ｄ値のＶｏｐ［ｄｅｃ］である。

図１に示す実施例１の構成では、交流電源１０の電圧が高いほどフォトカプラ１３のダイオード１３ｄに流れる電流が大きくなる（図２（ｂ）参照）。そのため、交流電源１０が入力された場合の検知電圧Ｖｏは、図２の時刻ｔ４～ｔ６のように交流電源１０に反比例した値となる。よって実施例１におけるピーク値Ｖｏｐとは、所定期間（例えば、時刻ｔ４～ｔ６）内のＡ／Ｄ値の中で最も小さい値としている。

（交流電源電圧値ＶＡＣを求める演算処理）
図５は、ＣＰＵ１５によってＡ／Ｄ値から上述のピーク値Ｖｏｐを算出し、交流電源電圧値ＶＡＣを演算するまでを説明するフローチャートである。ステップ（以下、Ｓとする）１でＣＰＵ１５は、Ｒｅｌａｙ＿ｃｔｒｌ信号をＨｉとしてリレー１７をオン（ＯＮ）状態にし、Ｒｅｆ＿ｃｔｒｌ信号をＬｏとして基準電源１１０からの入力を遮断（ＯＦＦ）する（図２ 時刻ｔ３）。これにより、ＣＰＵ１５は、交流電源１０から入力される電圧を検知する状態となる。ＣＰＵ１５は、Ａ／Ｄ変換器１６により変換したＡ／Ｄ値と、図２に記載の演算閾値とを比較して、以降の各処理を進める。その処理方法について図２の時刻ｔ４～ｔ６及び図５を用いて説明する。

図２における時刻ｔ４のとき、ＣＰＵ１５は図５のＳ２、Ｓ３の処理を実施している。Ｓ２でＣＰＵ１５は、検知電圧Ｖｏを読み取ったＡ／Ｄ値を取得する。Ｓ３でＣＰＵ１５は、Ｓ２で取得したＡ／Ｄ値が演算閾値よりも小さいか否かを判断する。Ｓ３でＣＰＵ１５は、Ａ／Ｄ値が演算閾値以上であると判断した場合、処理をＳ２に戻し、Ａ／Ｄ値が演算閾値よりも小さいと判断した場合、処理をＳ４に進める。例えば、図２の時刻ｔ４におけるＡ／Ｄ値と演算閾値との関係は、Ａ／Ｄ値＞演算閾値であるため、ＣＰＵ１５は再びＳ２の処理を行う。ＣＰＵ１５は、時刻ｔ５でＡ／Ｄ値＜演算閾値となるまでは、Ｓ２、Ｓ３を繰り返し実行する。

時刻ｔ５でＡ／Ｄ値＜演算閾値となると、ＣＰＵ１５はピーク値Ｖｏｐを算出するためのＳ４～Ｓ６の処理を実行する。Ｓ４でＣＰＵ１５は、ピーク値Ｖｏｐを取得し、Ｓ５でＡ／Ｄ値を取得し、Ｓ６で、Ｓ５で取得したＡ／Ｄ値が演算閾値よりも大きいか否かを判断する。Ｓ６でＣＰＵ１５は、Ａ／Ｄ値が演算閾値以下であると判断した場合、処理をＳ４に戻し、Ａ／Ｄ値が演算閾値よりも大きいと判断した場合、処理をＳ７に進める。例えば、時刻ｔ５でＡ／Ｄ値＜演算閾値となってから（Ｓ３ Ｙ）、時刻ｔ６でＡ／Ｄ値＞演算閾値となるまでの間に取得した複数のＡ／Ｄ値（複数のデジタル値）の中で、最小値となったＡ／Ｄ値を更新し続けることでピーク値Ｖｏｐを取得する。

例えば、ＣＰＵ１５が前回取得したＡ／Ｄ値を“Ａ”とし、今回取得したＡ／Ｄ値を“Ｂ”とする。ＣＰＵ１５は、“Ａ”と“Ｂ”とを比較し、例えば“Ｂ”の方が小さいと判断した場合は、“Ｂ”を最小値（すなわち、その時点におけるピーク値）として記憶部１５ｍに記憶する。次に、Ｓ５の処理において最新のＡ／Ｄ値を取得し、Ｓ６ではＳ５で取得したＡ／Ｄ値と演算閾値との比較を行う。ここでＡ／Ｄ値が演算閾値よりも小さいままであれば再びＳ４の処理を行う。Ｓ５で取得したＡ／Ｄ値を“Ｃ”とすると、ＣＰＵ１５は、Ｓ４では先ほどまで最小値（その時点でのピーク値）として記憶している“Ｂ”と今回取得した“Ｃ”とを比較する。その結果、ＣＰＵ１５が“Ｂ”の方が小さいと判断した場合は、“Ｂ”を最小値として継続して記憶部１５ｍに記憶し、“Ｃ”の方が小さいと判断した場合は“Ｃ”を最小値として記憶部１５ｍに記憶し直す。このようにしてＣＰＵ１５は、所定の期間（例えば、時刻ｔ４～ｔ６）におけるピーク値Ｖｏｐを取得する。

図２の時刻ｔ６でＡ／Ｄ値＞演算閾値となると、Ｓ７でＣＰＵ１５は、交流電源電圧値ＶＡＣの演算を行う。ＣＰＵ１５は、Ｓ４で求めたピーク値Ｖｏｐから図３のＲｅｆ特性（Ｒｅｆ換算テーブル）を用いて、補正前の交流電源電圧値Ｖａｃを求める。続いてＣＰＵ１５は、時刻ｔ１～ｔ２の期間にＶｏｃと図４の情報とを用いて求めておいた補正係数Ｚを用いて、（３）式から補正後の交流電源電圧値ＶＡＣを演算する。Ｓ８でＣＰＵ１５は、リレー１７をオフするか否かを判断し、リレー１７をオフしないと判断した場合は処理をＳ２に戻し、リレー１７をオフすると判断した場合は処理を終了する。以上のような手順で、交流電源電圧値ＶＡＣを求めることができる。

時刻ｔ６のタイミングでＳ７の処理によって求めた交流電源電圧値ＶＡＣは、その後時刻ｔ７で再びピーク値Ｖｏｐを取得するＳ４の処理が開始され、時刻ｔ８で再びＳ７の交流電源電圧値ＶＡＣの演算がなされるまで記憶される。すなわち、ＣＰＵ１５によって一度演算された交流電源電圧値ＶＡＣは、交流電源１０の１周期の間、記憶部１５ｍに記憶され、以降、交流電源電圧値ＶＡＣは１周期毎に更新される。Ｓ２～Ｓ７の処理は、リレー１７がオフされるまで継続される（Ｓ８）。そして再びＣＰＵ１５が、Ｒｅｌａｙ＿ｃｔｒｌ信号をＬｏ、Ｒｅｆ＿ｃｔｒｌ信号をＨｉとして補正期間が始まると、ＣＰＵ１５は時刻ｔ１～ｔ２期間で説明した補正係数Ｚを再度取得する。

なお、実施例１では、ＣＰＵ１５がピーク値Ｖｏｐを取得して交流電源電圧値ＶＡＣの演算をしているが、これは特許請求の範囲を限定するものではない。例えば、オペアンプ等による演算器でピークホールド信号を生成して検知電圧Ｖｏとし、それをＣＰＵ１５で取得してもよい。また、取得したＡ／Ｄ値より実効値演算を実施し、算出した実効値より交流電源電圧値ＶＡＣを演算してもよい。また、実施例１におけるその他構成も一例であって、この発明の技術的範囲をそれらのみに限定する趣旨のものではない。具体的には、伝達手段であるフォトカプラ１３はその他の光伝達素子であってもよいし、絶縁トランス等によるものであってもよい。また、基準電源１１０は基準電源の機能を満たすものであれば交流の基準電源であっても直流の基準電源であってもよい。これらの変形は、以下の実施例においても同様である。

従来の技術では、温度条件や経時条件によってフォトカプラ等の１次２次間の電流伝達が大きく変わるため、高精度な交流電源１０の電圧検知ができなかった。それに対し、実施例１によれば、電圧検知装置の温度特性及び経年変化による検知ばらつき補正を行うことで、温度変化や経年変化の影響を受けず、精度よく電圧検知を行うことができる。

［電圧検知装置］
実施例２における電圧検知装置２００の構成及び動作について、図６、図７を用いて説明する。図６は実施例２における電圧検知装置２００の回路構成を示したものである。図６において、図１に示した実施例１の回路構成の各部に付した符号と同一符号で示されるものは、同じ機能を有する構成要素を示している。図６は、実施例１で示した図１に比べると、Ｒｅｆ＿ｃｔｒｌ信号によるＦＥＴ２９の駆動回路と、Ｒｅｌａｙ＿ｃｔｒｌ信号によるリレー１７の駆動回路及びリレー１７が削除されている。その上で、抵抗１２が１２ａ、１２ｂのように２つに分かれ、その中間点が抵抗２８を介してＦＥＴ２９のゲート端子に接続されている。更に、フォトカプラ３５、抵抗３６からなるゼロクロス回路１３０が追加されている。また、実施例１の抵抗１４は図６ではデジタルポテンションメーター３７（以下、ＤＰＭ３７と記す）となり、ＣＰＵ１５とＩ－ｓｑｕａｒｅｄ－Ｃによる通信が可能となっている。ＤＰＭ３７は、ＣＰＵ１５からの制御により抵抗値を調整することが可能な抵抗素子である。その他は、実施例１と同じ構成である。

実施例２の基準電源１２０は、ＦＥＴ２９のゲート端子とソース端子との間にコンデンサ３２が接続されている。実施例２のフォトカプラ１３の１次側のダイオード１３ｄは、アノード側にフォトカプラ３５の１次側のダイオード３５ｄが接続されている。フォトカプラ１３の２次側のトランジスタ１３ｔは、コレクタ端子にＤＰＭ３７が接続されている。ＤＰＭ３７は一端が抵抗３３を介して電源Ｖａに接続され、他端が抵抗３４を介して電源Ｖａに接続されている。ＤＰＭ３７の一端はＣＰＵ１５のＳＤＡ端子にも接続され、他端はＣＰＵ１５のＳＣＬ端子にも接続されている。フォトカプラ３５の２次側のトランジスタ３５ｔは、コレクタ端子に抵抗３６を介して電源Ｖａが接続され、エミッタ端子は接地されている。トランジスタ３５ｔのコレクタ端子は、ＣＰＵ１５にも接続されている。ＣＰＵ１５は、フォトカプラ３５からゼロクロス信号を入力される。

また図７は実施例２の特徴的な動作を時系列に説明するための参考波形である。図７（ａ）は、交流電源１０の電圧の波形を示し、（ｂ）はゼロクロス回路１３０から入力されたゼロクロス信号の波形を示す。（ｃ）は、基準電源１２０のＦＥＴ２９のソース端子とゲート端子との間の電圧（Ｓ－Ｇ間電圧）の波形を示し、（ｄ）はフォトカプラ１３のダイオード１３ｄに流れる電流の波形を示す。（ｃ）にはＦＥＴ２９のオン閾値（ＯＮ閾値）を点線で示す。（ｄ）にはダイオード１３ｄの設定電流値を点線で示す。（ｅ）は検知電圧Ｖｏを示し、（ｆ）は検知電圧Ｖｏを読み取ったＡ／Ｄ値を示す。（ｅ）には演算閾値の電圧換算値及び補正目標値（目標値）の電圧換算値を点線で示す。（ｆ）には演算閾値及び補正目標値を点線で示す。横軸はいずれも時間を示す。

［ゼロクロス回路］
以下動作の詳細について、ゼロクロス回路１３０、基準電源１２０の順に説明する。ゼロクロス回路１３０は、交流電源１０に同期してハイレベル又はローレベルの信号（以下、Ｈ／Ｌ信号という）を出力する回路である。交流電源１０のＡＣＨ側がプラス電位となりフォトカプラ３５のダイオード３５ｄに順方向電流が流れると、トランジスタ３５ｔがオン状態となる。これにより電源Ｖａから抵抗３６に電流が流れ、ローレベルのゼロクロス信号がＣＰＵ１５のＩ／Ｏポートに入力される。また、交流電源１０のＡＣＨ側がマイナス電位のときにはトランジスタ３５ｔがオフ状態となって逆の動作となり、ゼロクロス信号はハイレベルとなる。

［基準電源１２０］
続いて基準電源１２０の説明をする。基準電源１２０のＦＥＴ２９は、交流電源１０に同期してオン／オフされる。図７のＦＥＴ２９のソース端子とゲート端子の間の電圧（Ｓ－Ｇ間電圧）に示すように、ＦＥＴ２９はＰチャネルのＭＯＳＦＥＴであるため、ソース電圧を基準としてゲート電圧がオン閾値以下になるとオン状態となる。すなわち、交流電源１０のＡＣＨ側がプラス電位となり、フォトカプラ３５のダイオード３５ｄ及びフォトカプラ１３のダイオード１３ｄに順方向電流が流れている間は、ＦＥＴ２９はオフとなる。また、交流電源１０のＡＣＨ側がマイナス電位のときは、ＦＥＴ２９はオンとなり、基準電源１２０からの電流が抵抗３０を介してフォトカプラ１３のダイオード１３ｄに流れる。これによりフォトカプラ１３のダイオード１３ｄには、図７（ｄ）に示すように、交流電源１０のＡＣＨからの電流と、基準電源１２０からの電流とが交互（交流電圧の半周期ごと）に流れる。よって、２次側の検知電圧Ｖｏも、図７（ｅ）に示すように、交流電源１０の交流電圧に応じた電圧と、基準電源１２０に応じた電圧とが交互に現れる。

［補正方法及び交流電源電圧値ＶＡＣの演算方法］
続いて実施例２の補正方法及び交流電源電圧値ＶＡＣの演算方法について説明する。実施例２の補正期間及び交流電源電圧値ＶＡＣの演算期間の切り替えには、ゼロクロス信号が用いられる。具体的には、ゼロクロス信号がハイレベルの期間を補正期間（第１の状態）、ゼロクロス信号がローレベルの期間を交流電源電圧値ＶＡＣの演算期間（第２の状態）とする。このように、実施例２では、交流電源１０に同期したゼロクロス信号を用いることで、ＣＰＵ１５による補正期間及び交流電源電圧値ＶＡＣの演算期間の切り替え判断を、単純化している。

図７の時刻ｔ１１でゼロクロス信号がローレベルからハイレベルになると、検知電圧Ｖｏは、基準電源１２０に応じた電圧となる。ＣＰＵ１５は、時刻ｔ１２でゼロクロス信号がハイレベルからローレベルになるまでの間に検知電圧Ｖｏの値をＡ／Ｄ変換器１６でＡ／Ｄ値に変換する。ＣＰＵ１５は、読み取ったＡ／Ｄ値と、図７（ｆ）の補正目標値とを比較し、その比較結果に応じてＤＰＭ３７の抵抗値を調整する。図７（ｆ）の補正目標値は、実施例１で示した図４の補正係数が１．０となる値である。補正目標値は、図３のＲＥＦ特性を用いて交流電源電圧値ＶＡＣを演算しても高精度な結果を得ることができるように、ＤＰＭ３７の抵抗値を調整することによって検知電圧Ｖｏを調整するための基準値である。

実施例１では、ＣＰＵ１５が記憶する図３のＲＥＦ特性（Ｒｅｆ換算テーブル）と実際の特性とのズレを、補正期間内に読み取ったＡ／Ｄ値（Ｖｏｃに対応）から補正係数Ｚを取得することで、高精度な交流電源電圧値ＶＡＣを演算していた。一方、実施例２では、図３のＲＥＦ特性と実際の特性とが一致するように、読み取ったＡ／Ｄ値が補正目標値と一致するようにＤＰＭ３７の抵抗値を調整する。なお、実施例２においても交流電源１０の電圧が１１０Ｖであるときに（１）式が成り立つように設定している。そのため、補正目標値はＲＥＦ特性の１１０Ｖ（所定値）でのＡ／Ｄ値（Ｖｏ１［ｄｅｃ］）となる。これにより、より高い分解能で電圧を検知することが可能となる。

図７に示すように、時刻ｔ１１～ｔ１２の補正期間で読み取ったＡ／Ｄ値と補正目標値との関係が、Ａ／Ｄ値＞補正目標値の関係にある場合、ＣＰＵ１５はＤＰＭ３７の抵抗値が高くなるようにＩ－ｓｑｕａｒｅｄ－Ｃ通信によりＤＰＭ３７を調整する。具体的には、実施例２では時刻ｔ１２で補正期間の読み取りと補正目標値との比較が完了し、その後、所定時間が経過した時刻ｔ１３のタイミングでＤＰＭ３７の抵抗値が調整されている。また、その調整後の抵抗値は、読み取ったＡ／Ｄ値、Ａ／Ｄ値を読み取った際のＤＰＭ３７の抵抗設定値と、補正目標値、補正後のＤＰＭ３７の抵抗設定値との比率により決定される。

時刻ｔ１４～ｔ１５で再び補正期間になると、ＣＰＵ１５は再度Ａ／Ｄ値を取得し、同様に補正目標値との比較、及びＤＰＭ３７の抵抗値の調整を実施する。図７では、時刻ｔ１６で再度ＤＰＭ３７の抵抗値が調整され、時刻ｔ１７～ｔ１８の補正期間では、読み取ったＡ／Ｄ値と補正目標値とが略等しくなっている。このように、ＣＰＵ１５は、Ａ／Ｄ値と補正目標値とが等しくなるまでＤＰＭ３７の抵抗値の調整を繰り返し実施する。なお、実際の動作では、Ａ／Ｄ値と補正目標値とが全く等しくなることは極めて困難であり、時間を要するため、補正目標値にある程度の幅を持たせることで補正時間の短縮化を図るようにするとよい。すなわち、Ａ／Ｄ値と補正目標値との差が小さくなるように、具体的には、その差が所定の範囲内となるようにすればよい。

時刻ｔ１７～ｔ１８のように補正期間で読み取ったＡ／Ｄ値と補正目標値とが略等しくなると、ＣＰＵ１５はＤＰＭ３７の抵抗値調整が完了したと判断する。ＣＰＵ１５は、ＤＰＭ３７の抵抗値の調整が完了した直後のゼロクロス信号がローレベルとなっている期間、すなわち時刻ｔ１８～ｔ２１で、交流電源電圧値ＶＡＣの演算を実行する。時刻ｔ１１～ｔ１２、時刻ｔ１４～ｔ１５のようにＤＰＭ３７の抵抗値の調整が完了していない場合には、時刻ｔ１２～ｔ１４、時刻ｔ１５～ｔ１７のゼロクロス信号がローレベルの期間での交流電源電圧値ＶＡＣの演算は実施しない。すなわち、実施例２では、交流電源１０の１周期毎にＡ／Ｄ値と補正目標値との比較を行って、補正目標値とのずれが解消された後に、言い換えれば最適な補正値でもって交流電源電圧値ＶＡＣを演算することができる。

時刻ｔ１８～ｔ２１の期間における交流電源電圧値ＶＡＣの演算の具体的方法は、実効値演算による方法とする。実施例２においても、実施例１で示したように、ピーク電圧Ｖｏｐによるものでもよい。実施例２では実効値演算にすることで、歪んだ交流電源１０の場合でも高精度な交流電源電圧値ＶＡＣの演算が可能となる。交流電源電圧値ＶＡＣの演算を実効値演算によって実施する場合には、（４）式を用いて検知電圧Ｖｏより実効値ＲＭＳを求める。

Ｖａ：検知電圧Ｖｏの基準電圧
Ｔ：交流電源１０の１／２周期

（４）式の１／２周期Ｔは図７のゼロクロス信号がローレベルとなる時刻ｔ１８～ｔ２１の期間となる。また、（４）式の実効値ＲＭＳをＣＰＵ１５で演算する場合は、読み取ったＡ／Ｄ値から（５）式で演算する。

Ｖｏｔ［ｄｅｃ］：演算閾値に相当するＡ／Ｄ値
Ｖｄｅｃ：所望のサンプリング周期で読み取ったＡ／Ｄ値

実施例２の場合の０～ｎは、Ａ／Ｄ値が演算閾値以下となる期間に取得したＡ／Ｄ値の個数であり、図７の時刻ｔ１９～ｔ２０に取得したＡ／Ｄ値となる。また、Ａ／Ｄ値のサンプリング周期は可能な限り短い方が交流電源電圧値ＶＡＣの検知精度を高めることができる。交流電源１０に重畳するノイズ周波数にもよるが、少なくとも５ｋＨｚ～２０ｋＨｚのサンプリング周波数が必要となる。そして、ＣＰＵ１５は、図３の横軸Ｖｏｐ［ｄｅｃ］が実効値ＲＭＳとなった交流電源電圧ＲＥＦ特性のテーブルを記憶部１５ｍに記憶しており、そのＲＥＦ特性から交流電源電圧値ＶＡＣを演算する。これにより、交流電源１０に高周波ノイズや低周波ノイズが重畳した場合であっても、交流電源１０の正確な実効電圧を把握することが可能となる。

実施例２では、以上のような構成とすることで、更に高い分解能で交流電源電圧値ＶＡＣを検知することが可能となる。更には、交流電源１０の１周期毎に補正値の見直しをかけることができるため、電圧検知装置２００の温度条件が刻々と変化するような場合であっても、高精度な交流電源の電圧検知ができる。

以上、実施例２によれば、温度変化や経年変化の影響を受けず、精度よく電圧検知を行うことができる。

［電圧検知装置］
実施例３の電圧検知装置の構成及び動作について、図８、図９を用いて説明する。図８は実施例３の電圧検知装置３００の回路構成を示したものである。図８において、図１に示した実施例１の電圧検知装置１００の構成、及び図６に示した実施例２の電圧検知装置２００の各部に付した符号と同一符号で示されるものは、同じ機能を有する構成要素を示している。実施例１で示した図１では、交流電源１０の後に配置されたダイオード１１ａ、ダイオード１１ｂによって負電圧の整流を行っていた。図８では、ダイオード３８ａ、ダイオード３８ｂ、ダイオード３８ｃ、ダイオード３８ｄによる整流手段であるブリッジダイオード３８による全波整流に変わっている。また、フォトカプラ１３の２次側は図６に記載の実施例２と同じＤＰＭ３７となっている。その他は実施例１の形態と同じ構成であり、説明を省略する。

［電圧検知装置の動作］
以下動作の詳細について図９を用いて説明する。図９は実施例３の特徴的な動作を時系列に説明するための参考波形である。図９（ａ）には交流電源１０の電圧の波形を示し、（ｂ）にはフォトカプラ１３のダイオード１３ｄに流れる電流の波形を示す。（ｃ）には検知電圧Ｖｏの波形を示し、演算閾値の電圧換算値及び補正目標値の電圧換算値を点線で示す。（ｄ）には検知電圧Ｖｏを読み取ったＡ／Ｄ値を示し、演算閾値及び補正目標値を点線で示す。いずれも横軸は、時間を示す。なお、図９に記載の演算閾値、補正目標値、及びピーク値Ｖｏｐ［ｄｅｃ］は図２、図７に記載するものと同一であるため、説明は省略する。

実施例３の補正期間は、図９における時刻ｔ３１～ｔ３３であり、実施例１と同じくＣＰＵ１５がＲｅｌａｙ＿ｃｔｒｌ信号をＬｏとし、Ｒｅｆ＿ｃｔｒｌ信号をＨｉとする。これにより、フォトカプラ１３のダイオード１３ｄに基準電源１１０からの電流のみを流すようにする。そして補正方法は、ＣＰＵ１５が、実施例２と同じく、読み取ったＡ／Ｄ値と図９に記載の補正目標値とを比較し、比較結果に応じてＤＰＭ３７の抵抗値を調整する。図９では時刻ｔ３１～ｔ３２で読み取ったＡ／Ｄ値と補正目標値とを比較し、ＣＰＵ１５が時刻ｔ３２でＤＰＭ３７の抵抗値を調整している。

交流電源電圧値ＶＡＣの演算は、図５で示した実施例１と同じく、変換されたＡ／Ｄ値が演算閾値を超える期間でピーク電圧Ｖｏｐを求める方法である。しかしながら、ＤＰＭ３７の抵抗値調整を実施しているため、実施例１で求めた補正係数Ｚは実施例３では不要である。そのためＣＰＵ１５は、算出したピーク電圧Ｖｏｐと図３のＲＥＦ特性（Ｒｅｆ換算テーブル）とに基づいて交流電源電圧値ＶＡＣの演算を行う。そして実施例３が他実施例と大きく異なるところは、検知電圧Ｖｏが全波波形であるという点である（図９（ｃ）参照）。図９に示す時刻ｔ３４以降の交流電源電圧値ＶＡＣの演算は、全波波形に対して実施する。

よってＣＰＵ１５は、時刻ｔ３５～ｔ３６の期間で交流電源電圧値ＶＡＣを演算し、その結果は時刻ｔ３７で更新されるまで保持される。つまり実施例１及び実施例２では、算出した交流電源電圧値ＶＡＣは交流電源１０の１周期毎に更新されていたのに対し、実施例３では交流電源１０の半周期毎に更新される。そのため、実施例３では、交流電源１０の正半波及び負半波のどちらか一方にのみ高周波ノイズや低周波ノイズが重畳した場合であっても、交流電源１０の正確な実効値を把握することが可能となる。

実施例３では、以上のような構成とすることで、交流電源１０の全波波形に対して交流電源電圧値ＶＡＣの演算が可能となる。交流電源１０の正半波及び負半波のどちらか一方にのみ高周波ノイズや低周波ノイズが重畳した場合であっても、交流電源の正確な実効電圧を検知することができる。

以上、実施例３によれば、温度変化や経年変化の影響を受けず、精度よく電圧検知を行うことができる。

［電圧検知装置］
実施例４の電圧検知装置の構成及び動作について、図１０、図１１、図１２を用いて説明する。図１０は実施例４の電圧検知装置４００の回路構成を示したものである。図１０において、図１に示した実施例１の回路構成、及び図６に示した実施例３の回路構成、図８に示した実施例３の回路構成各部に付した符号と同一符号で示されるものは、同じ機能を有する構成要素を示している。

実施例１～実施例３では、交流電源１０の電圧値（ＶＡＣ）を演算するために電圧を検知する電圧検知装置であったが、実施例４は温度を検知するための電圧検知装置である。以下、電圧検知装置４００を温度検知装置４００とする。温度検知装置４００は、例えば画像形成装置等の１次側に配置された発熱体の温度を検知することを目的として利用される。すなわち、実施例４では、検知の対象は発熱体の温度である。したがって、実施例１では、２次側から検知したい１次情報として、交流電源１０が接続され、その１次情報を電圧にするための回路部品であるダイオード１１ａ、ダイオード１１ｂが構成されていた。これに対し実施例４では、１次側には温度情報を検知するための温度検知部４１０が構成されている。

［温度検知部］
温度検知部４１０は、基準電圧３１を抵抗３９と温度検知素子であるサーミスタ４０で分圧した電圧を、バッファ回路４２０を介してフォトカプラ１３へ接続するように構成している。温度検知部４１０は、サーミスタ４０で検知した温度の情報を電圧に変換する電圧変換手段として機能する。バッファ回路４２０は、オペアンプ４１、抵抗４２、トランジスタ４３、抵抗４４で構成された電流増幅のためのバッファ回路である。抵抗３９とサーミスタ４０の分圧値はオペアンプ４１の非反転入力端子（＋端子）に入力される。オペアンプ４１の出力端子は抵抗４２を介してトランジスタ４３のベース端子に接続される。トランジスタ４３は、コレクタ端子に基準電圧３１の＋側が接続され、エミッタ端子に抵抗４４の一端が接続されている。抵抗４４の他端は基準電圧３１の－端子に接続されている。トランジスタ４３のエミッタ端子と抵抗４４の一端との接続点は、オペアンプ４１の反転入力端子（－端子）に入力されている。また、トランジスタ４３のエミッタ端子と抵抗４４の一端との接続点は、抵抗１２を介してフォトカプラ１３のダイオード１３ｄのアノード側に接続されている。

基準電圧３１の抵抗３９とサーミスタ４０の分圧値は、発熱体近傍にサーミスタ４０を配置することで温度に応じて変化する。バッファ回路４２０の出力である抵抗４４の両端に発生する電圧は、オペアンプ４１のオフセット電圧を無視すると、サーミスタ４０の両端に発生する電圧と等しくなる。このバッファ回路４２０は、フォトカプラ１３のダイオード１３ｄに十分な電流を流すために備えられている。

また、実施例１では、Ｒｅｌａｙ＿ｃｔｒｌ信号とＲｅｆ＿ｃｔｒｌ信号によってフォトカプラ１３への入力情報を切り替えていたのに対し、実施例３ではＲｅｆ＿ｃｔｒｌ信号のみで切り替えを行えるよう、ＦＥＴ４６を備えている。ＦＥＴ４６は、ドレイン端子にオペアンプ４１の出力端子が抵抗４２を介して接続され、ゲート端子にフォトカプラ２１のトランジスタ２１ｔのエミッタ端子が抵抗２４を介して接続されている。ＦＥＴ４６のソース端子は接地されている。抵抗４５は、ＦＥＴ４６のゲート端子とソース端子との間に接続されている。Ｒｅｆ＿ｃｔｒｌ信号がＨｉになると、フォトカプラ２１がオンしてＦＥＴ４６のゲート電圧が上昇する。これにより、トランジスタ４３がオフ（オープン）となり、温度検知部４１０からの出力は停止する。ＦＥＴ４６がオンするとともに、ＦＥＴ２６、ＦＥＴ２９もオン状態となり、基準電源１１０からの電流がフォトカプラ１３のダイオード１３ｄに供給される。このようにしてフォトカプラ１３への入力情報を切り替えている。また、Ｒｅｆ＿ｃｔｒｌ信号がＬｏになると、ＦＥＴ２９がオフし基準電源１１０からの電流のフォトカプラ１３のダイオード１３ｄへの供給が遮断される。また、ＦＥＴ４６もオフし、温度検知部４１０から抵抗１２を介してフォトカプラ１３に電流が供給される。

ＦＥＴ４６は、オン状態（第１の接続状態）のとき、フォトカプラ１３への温度検知部４１０により変換された電圧の供給を遮断し、かつ、フォトカプラ１３へ基準電源１１０の電圧を供給する。ＦＥＴ４６は、オフ状態（第２の接続状態）のとき、フォトカプラ１３に温度検知部４１０により変換された電圧を供給し、かつ、フォトカプラ１３への基準電源１１０の電圧の供給を遮断する。そのほかの回路動作は実施例１と等しいため、説明を省略する。

［温度検知装置の動作］
図１１は実施例４における特徴的な動作を時系列に説明するための参考波形である。図１１（ａ）には、加熱装置（不図示）の温度を示し、（ｂ）にはフォトカプラ１３のダイオード１３ｄに流れる電流の波形を示す。（ｃ）には検知電圧Ｖｏを示し、補正目標値の電圧換算値を点線で示す。（ｄ）は検知電圧Ｖｏを読み取ったＡ／Ｄ値を示し、補正目標値を点線で示す。横軸はいずれも時間を示す。なお、図１１に記載の補正目標値は図７、図９に記載するものと同一であるため、説明は省略する。

図１１に示す時刻ｔ４１～ｔ４３は、実施例３で説明した補正期間（時刻ｔ３１～ｔ３３）と同じである。すなわち、Ｒｅｆ＿ｃｔｒｌ信号をＨｉとして基準電源１１０からの電流をフォトカプラ１３のダイオード１３ｄに流した際のＡ／Ｄ値が補正目標値と等しくなるようにＤＰＭ３７の抵抗値が調整されている。

（検知温度とＡ／Ｄ値との関係）
図１２はＣＰＵ１５が記憶部１５ｍに記憶している加熱装置の温度と温度検知装置４００により読み取ったＡ／Ｄ値との関係を示している。図１２は、横軸にＡ／Ｄ値［ｄｅｃ］を示し、縦軸に加熱装置の温度［℃］を示す。実施例４では、時刻ｔ４１～ｔ４３の補正期間に読み取ったＡ／Ｄ値と、図１２に示す加熱装置の温度が１５０度のときのＡ／Ｄ値（Ａ／Ｄ［ｄｅｃ］）とが等しくなるように設定されている。

すなわち、Ｒｅｆ＿ｃｔｒｌ信号をＨｉとしたとき、基準電源１１０からダイオード１３ｄに流れる電流をＩｒｅｆとする。Ｒｅｆ＿ｃｔｒｌ信号をＬｏとしたとき、温度検知部４１０からダイオード１３ｄに流れるピーク電流をＩｔｅｍｐとする。このとき、電流Ｉｒｅｆと加熱装置の温度が１５０度のときのピーク電流Ｉｔｅｍｐとが等しくなるようにしている。このことは、実施例１に記載した（１）式と同様の考え方であり、実施例４においての伝達率の補正効果を得るためである。

これら電流Ｉｒｅｆとピーク電流Ｉｔｅｍｐの調整は、オペアンプ４１の入力オフセット電圧、ＦＥＴ２９のオン抵抗を無視すると、（６）式の関係にすることで実現できる。なお（６）式では、基準電圧３１をＶ３１、抵抗３０をＲ３０、抵抗１２をＲ１２、抵抗３９をＲ３９、サーミスタ４０の抵抗をＴＨ４０としている。

このようにして、サーミスタ４０の抵抗値が予め定めた特定の温度における抵抗値のときに（６）式が成り立つようにすることで、温度検知装置４００の温度特性及び経年変化による検知ばらつきを補正することが可能となる。なお、補正期間におけるＡ／Ｄ値の調整は、実施例２同様に許容される範囲を持って調整する。図１１では、ＣＰＵ１５は、時刻ｔ４１の補正期間の開始後に読み取ったＡ／Ｄ値の補正目標値からのズレを時刻ｔ４２でＤＰＭ３７の抵抗値を調整することで調整し、時刻ｔ４２～ｔ４３で補正目標値と等しいことを確認している。

補正期間が終了すると、ＣＰＵ１５は実施例１同様にＲｅｆ＿ｃｔｒｌ信号をＬｏとして、取得したＡ／Ｄ値から記憶部１５ｍに予め記憶しているテーブル値を使って所定の値を算出する。実施例４では、図１２の特性を使って加熱装置（不図示）の温度を算出する。実施例４の場合、２次側から検知したい１次情報は、加熱装置（不図示）の温度であり、その温度に応じてＡ／Ｄ値が変動する。つまり、これまでの実施例１～３のように、Ａ／Ｄ値からピーク値や実効値を求める演算を行う必要はない。そのため、ＣＰＵ１５への入力情報であるＡ／Ｄ値そのものが図１２のグラフの横軸（Ａ／Ｄ値［ｄｅｃ］）となっている。以上のように、ＣＰＵ１５は、読み取ったＡ／Ｄ値から温度情報を演算し、加熱装置（不図示）の発熱体の温度を制御する。

従来の技術では、温度条件や経時条件によってフォトカプラ等の１次２次の電流伝達が大きく変わるため、高精度な入力交流電源１０の電圧検知ができなかった。以上のように、１次側の温度情報を２次側で検知する温度検知装置においても、実施例４のような補正機能を備える。これにより、電圧検知回路の温度特性及び経年変化による検知ばらつき補正することが可能となり、従来よりも高精度に温度情報を検知することができる。

以上、実施例４によれば、温度変化や経年変化の影響を受けず、精度よく電圧検知を行うことができる。

［レーザビームプリンタの説明］
図１３に、上述した電圧検知装置１００～４００を備える画像形成装置の一例として、レーザビームプリンタの概略構成を示す。レーザビームプリンタ１０００（以下、プリンタ１０００という）は、感光ドラム１００１、帯電部１００２、現像部１００３を備えている。感光ドラム１００１は、静電潜像が形成される像担持体である。帯電部１００２は、感光ドラム１００１を一様に帯電する。現像部１００３は、感光ドラム１００１に形成された静電潜像をトナーにより現像することでトナー像を形成する。感光ドラム１００１上（像担持体上）に形成されたトナー像をカセット１００４から供給された記録材としてのシートＰに転写部１００５によって転写する。シートＰに転写した未定着のトナー像を定着手段である定着器１００６によって定着してトレイ１００７に排出する。この感光ドラム１００１、帯電部１００２、現像部１００３、転写部１００５が未定着のトナー像を形成する画像形成部（画像形成手段）である。また、プリンタ１０００は、電源装置１００８を備え、電源装置１００８からモータ等の駆動部と制御部１５００へ電力を供給している。制御部１５００は、ＣＰＵ（不図示）を有しており、画像形成部による画像形成動作やシートＰの搬送動作等を制御している。なお、制御部１５００がＣＰＵ１５を有していてもよい。

プリンタ１０００は、プリント動作を終了させると所定時間が経過した後、プリント動作をすぐに実行できるスタンバイ状態に遷移する。更に所定時間が経過した後、プリンタ１０００は待機時の消費電力を低減するため、スタンバイ状態から低消費電力モードであるスリープ状態に遷移する。プリンタ１０００はスリープ状態、スタンバイ状態、プリント状態の３つの状態を持ち、制御部１５００がそれぞれの状態に遷移させる。なお、本発明の電源装置を適用することができる画像形成装置は、図１に例示された構成に限定されない。

プリンタ１０００が備えるＣＰＵは、実施例１（又は実施例２～４）のＣＰＵ１５であってもよい。実施例１（又は実施例２、３）の電圧検知装置１００（又は２００、３００）を備えるプリンタ１０００は、電圧検知装置１００（又は２００、３００）によって交流電源１０の入力電圧値を検知する。ＣＰＵ１５は、例えば、電圧検知装置１００（又は２００、３００）により検知した補正後の交流電源電圧値ＶＡＣと定着処理の目標温度とに基づいて、定着器１００６が有する発熱体（不図示）に投入する電力を決定する。また、実施例４の電圧検知装置（又は温度検知装置）４００を備えるプリンタ１０００は、電圧検知装置４００によって定着器１００６が有する発熱体（不図示）の温度を検知する。すなわち、定着器１００６が実施例４の加熱装置に相当する。

以上、実施例５によれば、温度変化や経年変化の影響を受けず、精度よく電圧検知を行うことができる。

１３ フォトカプラ
１５ ＣＰＵ
１６ Ａ／Ｄ変換器
１７ リレー
２９ Ｐ－ＭＯＳＦＥＴ
１１０ 基準電源

Claims (18)

1. １次側と２次側とが絶縁され、前記１次側において流れた電流に応じた電圧を前記２次側において出力する伝達手段と、
   所定の直流電圧を出力する基準電源と、
   検知の対象となる交流電源の交流電圧を出力する電圧出力手段と、
   前記伝達手段の前記１次側に、前記基準電源から前記所定の直流電圧を供給する第１の状態と、前記電圧出力手段から出力された前記検知の対象となる交流電源の交流電圧を供給する第２の状態と、の間で切り替わる切替手段と、
   前記伝達手段の前記２次側に設けられ、前記切替手段を前記第１の状態に切り替えて前記伝達手段より出力された電圧から補正値を取得し、前記切替手段を前記第２の状態に切り替えて前記伝達手段より出力された電圧から検知値を取得し、前記検知値を前記補正値により補正し、前記検知の対象となる交流電源の交流電圧を取得する制御手段と、
   を備えることを特徴とする電圧検知装置。
2. 前記２次側に設けられ、前記伝達手段から出力された電圧のアナログ値をデジタル値に変換するアナログ－デジタル変換手段を備え、
   前記制御手段は、アナログ－デジタル変換手段により変換されたデジタル値に基づいて前記伝達手段から出力された電圧の情報を取得することを特徴とする請求項１に記載の電圧検知装置。
3. 前記切替手段は、前記伝達手段に前記交流電圧を供給するときに接続状態となり、前記伝達手段への前記交流電圧の供給を遮断するときに非接続状態となる第１の接続手段と、前記伝達手段に前記基準電源の前記所定の電圧を供給するときに接続状態となり、前記伝達手段への前記所定の電圧の供給を遮断するときに非接続状態となる第２の接続手段と、を有し、
   前記制御手段は、前記第１の接続手段を非接続状態及び前記第２の接続手段を接続状態とすることにより前記第１の状態とし、前記第１の接続手段を接続状態及び前記第２の接続手段を非接続状態とすることにより前記第２の状態とすることを特徴とする請求項２に記載の電圧検知装置。
4. 前記制御手段は、前記第１の状態において、前記所定の電圧に応じたデジタル値に基づいて、前記伝達手段により出力された電圧に応じたデジタル値を補正するための前記補正値を求め、前記第２の状態において、前記伝達手段により出力された電圧に応じたデジタル値に基づき検知した電圧を前記補正値により補正することを特徴とする請求項３に記載の電圧検知装置。
5. 前記制御手段は、前記第２の状態において前記アナログ－デジタル変換手段から出力される複数のデジタル値を取得し、前記複数のデジタル値のうちのピーク値を用いて前記交流電圧の値を取得することを特徴とする請求項３又は請求項４に記載の電圧検知装置。
6. 前記基準電源及び前記電圧出力手段は、前記第１の状態において前記アナログ－デジタル変換手段から出力されたデジタル値と、前記交流電圧が所定値のときに前記アナログ－デジタル変換手段から出力されたデジタル値とが略等しくなるように設定されることを特徴とする請求項３から請求項５のいずれか１項に記載の電圧検知装置。
7. 前記交流電圧を半波整流する整流手段を備え、
   前記伝達手段は、前記整流手段により半波整流された電圧が入力されることを特徴とする請求項３から請求項６のいずれか１項に記載の電圧検知装置。
8. 前記交流電圧を全波整流する整流手段を備え、
   前記伝達手段は、前記整流手段により全波整流された電圧が入力されることを特徴とする請求項３から請求項５のいずれか１項に記載の電圧検知装置。
9. 前記伝達手段の前記２次側に接続され、抵抗値を調整することが可能な抵抗素子を備え、
   前記制御手段は、前記第１の状態において前記アナログ－デジタル変換手段が出力したデジタル値と目標値との差である前記補正値が小さくなるように、前記第２の状態において前記抵抗素子の抵抗値を調整することを特徴とする請求項８に記載の電圧検知装置。
10. 前記目標値は、前記第１の状態において前記アナログ－デジタル変換手段から出力されたデジタル値と、前記交流電圧の値が所定値のときに前記アナログ－デジタル変換手段から出力されたデジタル値とが略等しくなるように設定されることを特徴とする請求項９に記載の電圧検知装置。
11. ハイレベル又はローレベルのゼロクロス信号を出力するゼロクロス回路と、
    前記伝達手段の前記２次側に接続され、抵抗値を調整することが可能な抵抗素子と、
    を備え、
    前記切替手段は、前記ゼロクロス回路であり、前記ゼロクロス信号がハイレベルのときに前記第１の状態に切り替わり、前記ゼロクロス信号がローレベルのときに前記第２の状態に切り替わることを特徴とする請求項２に記載の電圧検知装置。
12. 前記制御手段は、前記第１の状態において前記アナログ－デジタル変換手段から出力されたデジタル値と目標値との差である前記補正値が小さくなるように、前記第２の状態において前記抵抗素子の抵抗値を調整することを特徴とする請求項１１に記載の電圧検知装置。
13. 前記制御手段は、前記抵抗素子の抵抗値を調整することにより前記第１の状態において前記アナログ－デジタル変換手段から出力されたデジタル値と前記目標値との差が所定の範囲内となった後に、前記第２の状態において得られたデジタル値に基づいて、前記交流電圧の実効値を求めることにより前記交流電圧の値を取得することを特徴とする請求項１２に記載の電圧検知装置。
14. 前記目標値は、前記第１の状態において前記アナログ－デジタル変換手段から出力されたデジタル値と、前記交流電圧の値が所定値のときに前記アナログ－デジタル変換手段から出力されたデジタル値とが略等しくなるように設定されることを特徴とする請求項１３に記載の電圧検知装置。
15. 前記伝達手段は、フォトカプラであることを特徴とする請求項１から請求項１４のいずれか１項に記載の電圧検知装置。
16. 前記伝達手段は、トランスであることを特徴とする請求項１から請求項１４のいずれか１項に記載の電圧検知装置。
17. 請求項１から請求項１６のいずれか１項に記載の電圧検知装置と、
    未定着のトナー像を形成する画像形成手段と、
    未定着のトナー像を定着する定着手段と、
    を備えることを特徴とする画像形成装置。
18. 請求項３から請求項１４のいずれか１項に記載の電圧検知装置と、
    未定着のトナー像を形成する画像形成手段と、
    未定着のトナー像を定着する定着手段と、
    前記電圧検知装置により検知した前記交流電圧に基づいて、前記定着手段に供給する電力を決定する前記制御手段と、
    を備えることを特徴とする画像形成装置。

Images