[0086]表1は、説明される実施形態を理解する助けとして、本明細書全体を通して用いられる頭字語のリストをまとめたものである。
[0087]説明される実施形態は、位相スイッチ型チューニング可能整合ネットワーク(PS-TMN)及び位相スイッチ型インピーダンス変調増幅器(PSIM)を対象とする。位相スイッチ型チューニング可能整合ネットワーク及び位相スイッチ型インピーダンス変調増幅器の両方が、位相スイッチ型可変ネットワークリアクタンス素子を含む。PS-TMN及び位相スイッチ型インピーダンス変調増幅器の文脈において構成されるとき、そのような位相スイッチ型可変ネットワークリアクタンス素子は、広いインピーダンス範囲にわたって、高速で、高帯域幅の、連続的なインピーダンス整合を提供すると同時に、高バイアス電圧又は電流を必要とすることなく高電力レベルで効率的に動作する。PS-TMNは、単独で採用されてもよく、又は、ディスクリートスイッチ型リアクタンスバンク(discrete switched reactance bank)などの他の整合技術と組み合わせて採用されてもよい。
[0088]PS-TMNは、異なる帯域幅で、及び様々な通信規格に従って、広範囲の周波数帯域にわたって動作する、様々な再構成可能かつ適応性のRFシステム、例えば、ソフトウェア無線(SDR)及びコグニティブ無線(CR)用途のためのRFフロントエンドにおいて採用され得る。PS-TMNはまた、高速の負荷変動を補償するためのRFプラズマ負荷のためのドライバなどの他のRF用途において、又は、送信機と受信機との間のインピーダンス不整合を補償して伝送電力及び/もしくは効率を最大化するためにワイヤレス電力伝送(WPT)システムにおいて、採用され得る。
[0089]PSIMは、ゼロ電圧スイッチング(ZVS)無線周波数(RF)増幅器として動作可能であり得る。このようなPSIM増幅器は、広い周波数範囲にわたって出力電力を効率的に変調すること、及び/又は非常に変動しやすい負荷(例えば、広いインピーダンス範囲にわたって可変である負荷)に整合することによって、広い周波数範囲にわたって動作するためにPS-TMNを採用し得る。
[0090]図1を参照すると、無線周波数(RF)システム100は、インピーダンスZSを有するソース102とインピーダンスZLを有する負荷114との間に結合された位相スイッチ型チューニング可能インピーダンス整合ネットワーク(PS-TMN)112を含む。いくつかの用途では、ソース102、制御回路106、及びPS-TMN112(及びRFシステム100の他の素子)は、電源電圧(例えば、VDC)及び接地に結合される。制御回路106は、PS-TMN112に結合され、PS-TMN112の動作を制御するように制御信号をPS-TMN112に提供する。そのような制御信号に応答して、PS-TMN112は、所望のインピーダンス変換特性をもたらす。制御回路106は、PS-TMN112の内部構成要素であってもよく、又は、PS-TMN112もしくは制御回路106のいくつかの部分に結合される外部構成要素であってもよい(あるいは、制御回路106によって提供される機能は、PS-TMN112の内部にある場合がある一方で、制御回路106の他の部分は、PS-TMN112の外部にある場合がある)ということを理解されたい。
[0091]いくつかの実施形態において、制御回路106は、ソース102に結合された任意選択のフィードフォワード回路104及び/又は負荷114に結合された任意選択のフィードバック回路110から受信される情報に少なくも部分的に基づいて、PS-TMN112の動作を制御する。いくつかの実施形態において、任意選択のフィードフォワード回路104は、適応プリディストーション回路107を含み、制御回路106は、ルックアップテーブル(LUT)108を含む。例えば、以下により詳細に説明されるように、いくつかの実施形態は、既定の制御信号情報を格納するために固定もしくは適応型ルックアップテーブル(例えば、LUT108)、制御信号情報を適応的に調節するためにフィードバック補償(例えば、フィードバック回路110による)及び/もしくはフィードフォワード補償(例えば、フィードフォワード回路104による)を採用すること、又は制御信号のデジタルプレディストーションを実施すること(例えば、プレディストーション回路107による)、又は他の同様の技術など、PS-TMN112のための適切な制御信号を決定するために1つ又は複数の非線形制御技術(例えば、制御回路106による)を採用し得る。
[0092]PS-TMN112は、1つ又は複数の位相スイッチ型リアクタンス素子116(1)~116(N)を含む。以下により詳細に説明されるように、位相スイッチ型リアクタンス素子116(1)~116(N)は、1つ又は複数の容量性素子(例えば、コンデンサ)、1つもしくは複数の誘導性素子(例えば、インダクタ)、又は両方の組み合わせを使用して実装され得る。位相スイッチ型リアクタンス素子116(1)~116(N)は、所望の周波数でPS-TMN112の端子に提示される実効インピーダンス(ZS,IN、及びZL,IN)を調節するように制御され得る。位相スイッチ型リアクタンス素子116(1)~116(N)は、例えば、シャント又は直列スイッチのいずれかによって切り替えられ、位相スイッチ型リアクタンス素子の実効インピーダンスは、シャント又は直列スイッチの位相及び/又はデューティサイクルを調節することによって制御される。いくつかの実施形態において、所望の周波数は、RFソース102の動作のRF周波数(例えば、RFソース102からPS-TMN112に提供される信号の周波数)であってもよい。
[0093]RFシステム100の動作の所望の周波数で実効インピーダンスを変調することによって(例えば、位相スイッチ型リアクタンス素子116(1)~116(N)のインピーダンスを調節することによって)、PS-TMN112によってソース102及び/又は負荷114に提示されるインピーダンスを、調節する、チューニングする、変化させる、又は他のやり方で操作することが可能である。例えば、位相スイッチ型リアクタンス素子116(1)~116(N)は、PS-TMN112が、所望のインピーダンス(ZS,IN)をソース102からPS-TMN112に、及び所望のインピーダンス(ZL,IN)を負荷114からPS-TMN112内に提示することを可能にする。
[0094]PS-TMN112に提供される制御信号は、ソース102から提供されるRF信号に関して位相スイッチ型リアクタンス素子116(1)~116(N)のスイッチをオン及び/又はオフにするタイミングを制御するように動作する。このスイッチングが、PS-TMN112の所望のインピーダンス変換に影響を及ぼす位相スイッチ型リアクタンス素子116(1)~116(N)の実効リアクタンス値をもたらす。フィードフォワード情報は、PS-TMN112の実効入力インピーダンス、RF波形のタイミング、指定の信号レベル、及び/又はインピーダンスレベルなどに関する情報を含み得る。フィードバック情報は、実効負荷インピーダンス及び/又は負荷から反射される電力、RF波形のタイミングなどに関する測定情報を含み得る。
[0095]したがって、いくつかの実施形態において、PS-TMN112は、ソース102と負荷114との間において所望のインピーダンス変換を提供するために採用され得る。例えば、PS-TMN112は、ソース102と負荷114との間においてインピーダンス整合を提供し得る。代替的に、PS-TMN112のインピーダンスは、ソース102が、PS-TMN112によって提供される、より安定したインピーダンス(例えば、ZS,IN)に結合されるように、負荷114のインピーダンス(ZL)の変動を補償するために調節され得る。
[0096]図2を参照すると、電流Iを有する正弦波電流源202は、例示的な位相スイッチ型可変リアクタンス200を駆動する。位相スイッチ型可変リアクタンスは、ここでは、位相スイッチ型可変リアクタンスを位相スイッチ型可変容量200として提供するために、コンデンサ204及びスイッチ206の並列結合を含むものとして示されている。コンデンサ204は、物理容量C0及び電圧VCを有する。スイッチ206の状態は、信号Qの特性によって制御される。例えば、スイッチ206は、信号Qが論理高値を有するとき、その端子間に低インピーダンス信号経路を設け(例えば、スイッチ206は、「オン」又は「閉」である)、スイッチ206は、信号Qが論理低値を有するとき、その端子間に高インピーダンス信号経路を設ける(例えば、スイッチ206は、「オフ」又は「開」である)。したがって、スイッチ206は、コンデンサ204を、スイッチが開であるとき、回路内へ切り替えられ(電流Iがコンデンサ204内に流れる)、またスイッチが閉であるときとき、回路の外へ切り替えられる(電流Iが閉スイッチを通って流れ、コンデンサ204を迂回する)。
[0097]スイッチ206が常にオフ(開)である場合、ソース202に提示される位相スイッチ型可変容量200の実効容量CEFFは、コンデンサ204の物理容量C0と等価である。あるいは、スイッチ206が常にオン(閉)である場合、スイッチ206の端子間の低インピーダンス経路は、コンデンサ204を実質的に「短絡させ」、位相スイッチ型可変容量200は、コンデンサ204を通した電圧が電流Iに関係なくゼロのままであるという意味で無限大のコンデンサとして挙動する。コンデンサ204の実効容量CEFFは、0~2πの正弦波電流源202のACサイクルにわたってスイッチ206の導通角を制御することによって、理論上、C0と無限大との間で制御され得る。本明細書で使用される場合、導通角は、スイッチ206がオンにされるときの正弦波信号の角度である。スイッチがオンにされる際の導通角は、スイッチング信号Q(例えば、スイッチング角度)によって全体的に決定され得るか、又は部分的にスイッチング信号Qによって、並びに部分的に電圧VC及び電流Iなどの回路波形によって決定され得る。
[0098]図3を参照すると、電流I及びコンデンサ電圧VC(例えば、コンデンサ204の電圧)の例示的な波形が、スイッチ制御信号Qに関して、サイクル角度θの関数として示される。具体的には、曲線302は、I(θ)を示し、曲線306は、VC(θ)を示し、曲線304は、半波スイッチ型コンデンサのQ(θ)を示す。図3に示されるように、I(θ)のサイクル毎に、スイッチ206は、負から正へのI(θ)の遷移からαラジアン後にオフ(開)にされる(例えば、スイッチ206は、I(θ)の正の半サイクルに入ってαラジアンまでオン/閉である)。スイッチ206は、コンデンサ電圧がリンギングしてゼロまで落ちた後になるまでオフ(開)のままである。コンデンサ電圧がリンギングしてゼロまで落ちた後にスイッチをその導電状態へとバイアスする(例えば、スイッチをオンにする、又はスイッチを閉じる)ことにより、スイッチ206のゼロ電圧スイッチング(ZVS)ターンオンを確実にする。
[0099]スイッチが、電圧が負になることを自然に防止するダイオードを含む場合、スイッチQを能動的にオンにするタイミングが緩和され得るが、これは、スイッチ電圧がゼロに達するときにスイッチが自然に「オン」転換し、ダイオードが導通する間に能動的なターンオン信号が発行され得るためである。スイッチを通したコンデンサC0は、ターンオフ遷移のスナバを提供し、スイッチ206のゼロ電圧スイッチング(ZVS)ターンオフをもたらす。
[00100]図3に示されるように、I(θ)が完全に正弦波電流源である場合、スイッチ206は、スイッチの導通角に達するまで(例えば、2αで)オフ(開)のままである。したがって、半波スイッチ型コンデンサでは、スイッチ206は、ソース102からのRF信号のサイクル毎に1回オン及びオフにされる(例えば、曲線302によって示されるようなI(θ))。
[00101]αを調節することにより、サイクル内のどこでスイッチ206をオン及びオフにするかを設定し(例えば、スイッチ206の導通角を制御し)、故に、コンデンサがピークになる電圧を制御する。したがって、スイッチング角度(α)とスイッチング周波数におけるVC(θ)の基本成分の大きさとの間には関係性がある。結果として、コンデンサ204の実効容量CEFFは、αの関数として表され得る。
[00102]図4を参照すると、位相スイッチ型可変リアクタンスを、スイッチング周波数におけるその実効インダクタンスの連続制御を可能にするスイッチ型インダクタネットワークとして実装することも可能である。そのようなスイッチ型インダクタネットワークは、図4では位相スイッチ型可変インダクタンス400として示され、図2に示されるスイッチ型コンデンサネットワーク200の位相的双対(topological dual)に対応する。図4に示されるように、例示的な位相スイッチ型可変インダクタンス400は、インダクタ404、及び電圧Vを有する正弦波電圧源402によって駆動されるスイッチ406の直列結合を含む。インダクタ404は、物理インダクタンスL0、及びインダクタ電流ILを有する。スイッチ406の状態は、信号Qによって制御され、例えば、スイッチ406は、信号Qが論理高値を有するときオン(例えば、閉)、信号Qが論理低値を有するとき(例えば、開)であり得る。したがって、スイッチ406は、インダクタ404を、スイッチが閉られる(電圧Vをインダクタ404に印加する)とき、回路内へ、またスイッチが開かれる(電圧がインダクタ404に印加されない)とき、回路の外へ、切り替えるものと考えられ得る。
[00103]図2に関して説明される位相スイッチ型可変リアクタンスのスイッチ型コンデンサ実装形態と同様に、スイッチング周波数における位相スイッチ型可変インダクタンス400の実効インダクタンスLEFFは、基底値L0から無限大まで変調され得る。例えば、スイッチ406が常にオン(閉)である場合、ソース402から見た際の位相スイッチ型可変インダクタンス400の実効インダクタンスLEFFは、インダクタ404の物理インダクタンスL0と等価である。あるいは、スイッチ406が常にオフ(開)である場合、インダクタ404は、インダクタ404を通る電流が電圧Vに関係なくゼロのままであるという意味で無限インダクタとして挙動する。インダクタ404の実効インダクタンスLEFFは、0~2πの正弦波電圧源402のACサイクルにわたってスイッチ406の導通角を制御することによって、理想的には、L0と無限大との間で制御され得る。
[00104]図5を参照すると、コンデンサ204の電流I及び電圧VCの例示的な波形が、スイッチ制御信号Qに関して、サイクル角度θの関数として示される。位相双対性の性質の結果として、図3に示されるスイッチ型コンデンサネットワークの電圧波形は、図5に示されるスイッチ型インダクタネットワークの電流波形に類似し、その逆も然りである。
[00105]具体的には、曲線502は、IL(θ)を示し、曲線506は、V(θ)を示し、曲線504は、半波スイッチ型インダクタのQ(θ)を示す。図5に示されるように、V(θ)のサイクル毎に、スイッチ406は、負から正へのV(θ)の遷移からαラジアン後にオン(開)にされる(例えば、スイッチ406は、αラジアンがV(θ)の正の半サイクルに入るまでオフ/開である)。スイッチ406は、インダクタ電流がリンギングしてゼロまで落ちた後になるまでオン(閉)のままである。スイッチが、それと直列にインダクタを有することから、スイッチのゼロ電流スイッチング(ZCS)ターンオンが達成され得る。インダクタ電流がリンギングしてゼロまで落ちたときにスイッチをオフにすることにより、スイッチ406のゼロ電流スイッチング(ZCS)ターンオフを確実にする。容量性回路との双対性において、スイッチQの部分としてのダイオードの利用は、スイッチの自然な転換(ターンオフ)を可能にし、スイッチング制御波形のターンオフ時の詳細な能動的タイミングを緩和することができる。図5に示されるように、V(θ)が完全に正弦波電圧源である場合、スイッチ406は、スイッチの導通角に達するまで(例えば、2αで)オン(閉)のままである。
[00106]αを調節することにより、サイクル内のどこでスイッチ406をオン及びオフにするかを設定し(例えば、スイッチ406の導通角を制御し)、故に、インダクタがピークになる電流を制御する。したがって、図2に関して説明される位相スイッチ型可変リアクタンスのスイッチ型コンデンサ実装形態と同様に、スイッチング角度(α)とスイッチング周波数におけるIL(θ)の基本成分の大きさとの間には関係性がある。結果として、インダクタ404の実効インダクタンスLEFFは、αの関数として表され得る。
[00107]位相双対性の結果として、実効インダクタンスの式(1b)は、実効容量の式(1a)のものと同じである。式(1a)は、スイッチが常にオン状態(α=π)にあるときの無限実効容量の直感的な予測に一致し、スイッチが永続的にオフ(α=0)であるときのCEFFとC0との等価を予測する。式(1b)は、同様に、スイッチが常にオフ状態(α=0)にあるときの無限実効インダクタンスの直感的な予測に一致し、スイッチが永続的にオン(α=π)であるときのLEFFとL0との等価を予測する。したがって、式(1a)及び(1b)によると、スイッチング周波数における実効容量CEFF又は実効インダクタンスLEFFは、コンデンサ又はインダクタと関連付けられたスイッチの導通角を制御することによって変調され得る。
[00108]図6を参照すると、正規化実効容量CEFF/C0、又は正規化実効インダクタンスLEFF/L0が、スイッチング周波数における曲線602によって示される。容量性回路では、これは、正規化アドミタンスYEFF/Y0と同じであるが、誘導性回路では、これは、正規化リアクタンスXEFF/X0と同じである。位相双対性の結果として、図2の位相スイッチ型コンデンサ回路の正規化実効アドミタンスYEFF/Y0は、図4に示される位相スイッチ型インダクタネットワークの正規化リアクタンスXEFF/X0と同じである。
[00109]図6に示されるように、正規化実効容量CEFF(又はインダクタンスLEFF)は、αと共に急速に増大し、αがπ(例えば、180度)に近づくにつれて無限大に近づく。
[00110]図7を参照すると、曲線702は、完全に正弦波の電流(電圧)励起源について、コンデンサ電圧(インダクタ電流)の全高調波歪み対αを示す。CEFF又はLEFFが変調され得る実用上の範囲は、ネットワーク内に存在し得る高調波歪みの量に依存する。αがπに向かって増大する(例えば、スイッチの導通角が増大する)と、コンデンサ電圧VC(例えば、曲線306)、又はインダクタ電流IL(例えば、曲線502)のリンギングは、より短い時間期間に制限される。図7に示されるように、これにより、大きなYEFF/Y0又はXEFF/X0(例えば、CEFF/C0又はLEFF/L0)比では、コンデンサ電圧の著しい高調波成分を結果としてもたらす(例えば、αが増大するにつれて、全高調波歪みが増大する)。所与のシステムにおいて許容される高調波歪みの量は、ソース及び/又は負荷内へ許容される高調波成分の指定の限度、並びに必要な、又は所望されるフィルタリングの量に依存する。
[00111]図7は、位相スイッチ型可変リアクタンスの高調波歪み(例えば、位相スイッチ型可変容量200のコンデンサ電圧の高調波歪み、又は位相スイッチ型可変インダクタンス400のインダクタ電流の高調波歪み)を示すものであり、RFシステムのソース及び/又は負荷(例えば、ソース102及び負荷114)内へ実際に注入される高調波成分を示すのではないということに留意されたい。いくつかの実施形態において、位相スイッチ型可変リアクタンス(例えば、位相スイッチ型可変容量200又は位相スイッチ型可変インダクタンス400)は、ソース及び/又は負荷(例えば、ソース102及び負荷114)内へ注入される高調波成分を低減するために、追加のフィルタリング構成要素(図2及び図4には示されない)を含む。
[00112]図3及び図5に関して説明されるように、位相スイッチ型可変リアクタンス(例えば、位相スイッチ型可変容量200又は位相スイッチ型可変インダクタンス400)は、半波スイッチ型であり、スイッチは、コンデンサ電圧(図3の曲線306)及びインダクタ電流(図5の曲線502)が単極であるように動作される。しかしながら、他のスイッチング方式も可能である。例えば、図8及び図9は、それぞれ、図3に示されるスイッチ型コンデンサネットワーク及び図5に示されるスイッチ型インダクタネットワークについて、サイクル角度θの関数としての、スイッチ制御信号Qに関する電流I及び電圧Vの例示的な波形を示す。
[00113]具体的には、図8に示されるように、曲線802は、I(θ)を示し、曲線806は、VC(θ)を示し、曲線804は、全波スイッチ型コンデンサのQ(θ)を示す。図9に示されるように、曲線902は、IL(θ)を示し、曲線906は、V(θ)を示し、曲線904は、全波スイッチ型インダクタのQ(θ)を示す。位相スイッチ型可変容量200が全波スイッチ型であるとき、スイッチ(例えば、スイッチ206)は、I(θ)のサイクル毎に2回オフにされ(例えば、Q(θ)はゼロである)、オフ期間は、電流I(θ)がゼロである瞬間辺りを中心とする。完全に正弦波の励起電流I(θ)では、これは、両極コンデンサ電圧波形VC(θ)を結果としてもたらす。コンデンサ電圧VC(θ)は、ゼロDC平均値を有する。同様に、位相スイッチ型可変インダクタンス400が全波スイッチ型であるとき、スイッチ(例えば、スイッチ406)は、V(θ)のサイクル毎に2回オンにされ(例えば、Q(θ)は論理高値を有する)、オン期間は、電圧V(θ)がゼロである瞬間辺りを中心とする。完全に正弦波の励起電圧V(θ)では、これは、両極インダクタ電流波形IL(θ)を結果としてもたらし、これもまたゼロDC平均値を有する。したがって、全波スイッチ型コンデンサ(又はインダクタ)では、スイッチ206は、ソース102からのRF信号のサイクル毎に2回オン及びオフにされる(例えば、曲線802によって示されるようなI(θ))。
[00114]半波スイッチング(例えば、図3及び図5に示されるような)と同様に、スイッチング周波数における実効容量CEFF及び実効インダクタンスLEFFは、スイッチのスイッチング角度αを制御することによって変調され得る。コンデンサ204の実効容量CEFFは、全波スイッチ型コンデンサのαの関数として表され得る。
同様に、インダクタ404の実効インダクタンスLEFFは、αの関数として表され得る。
[00115]このように、全波スイッチ型ネットワーク(により、所与のスイッチング角度αについて達成され得る実効容量/インダクタンス例えば、関係(2a)及び(2b))は、半波スイッチ型ネットワークにより達成され得る実効容量/インダクタンス(例えば、関係(1a)及び(1b))の半分となる。しかしながら、全波スイッチ型ネットワークは、本質的に、同じスイッチング角度α(すなわち、総スイッチ導通角を制御するスイッチング角度)では、半波スイッチ型ネットワークと比較して、コンデンサ電圧及びインダクタ電流の低減された高調波成分を結果としてもたらす。一方で、全波スイッチングを実装することは、スイッチが、動作周波数の2倍で動作する(例えば、サイクル毎に2回切り替える)ことを要する。さらには、容量性変調では、典型的な半導体スイッチを用いたスイッチ実装形態を複雑にし得る双方向ブロッキングスイッチが必要とされる。
[00116]上記の関係(1)及び(2)は、図2及び図4に示されるスイッチ型ネットワークの実効容量及びインダクタンスが、完全に正弦波の励起信号についてのスイッチング角度αに基づき得ることを示す。完全に正弦波ではない励起信号では、実効リアクタンスは、スイッチがオフ(又はオン)になるタイミング又はスイッチング角度αを適切に選択することによって制御され得るが、関係(1)及び(2)は、αの正確な値を計算することができない。ゼロ電圧(又はゼロ電流)点(スイッチターンオン(又はオフのため)を決定する回路波形と一緒に、スイッチング角度αは、サイクル中のスイッチの総導通角を決定する。完全に正弦波ではない励起信号では、適応型ルックアップテーブル(例えば、LUT108)、フィードバック回路110、又はフィードフォワード回路104(任意選択のデジタルプレディストーション回路107を含む)が、所与の所望の実効リアクタンスのためのαの要求値を決定するために採用され得る。
[00117]位相スイッチ型可変容量200及び位相スイッチ型可変インダクタンス400は、位相スイッチ型可変リアクタンス及びTMNなどの他の調節可能な回路を実装するための構築ブロックとして採用され得る。特に、いくつかの用途は、容量性リアクタンス及び誘導性リアクタンスの両方に及ぶ範囲にわたって値が制御され得る可変リアクタンスから、並びに/又はより限られた範囲にわたって実効リアクタンスを変調することによって、実質的に恩恵を得ることができる。位相スイッチ型可変容量200及び/又は位相スイッチ型可変インダクタンス400を追加のリアクタンス構成要素(reactive component)で補強することにより、より広い範囲の可変リアクタンスをもたらすことができる。
[00118]図10A~図10Dは、容量性素子及び誘導性素子の両方を含み、それにより、図2及び図4に示される単一素子回路と比較して、位相スイッチ型リアクタンス回路のインピーダンスがチューニングされ得る範囲を拡大する位相スイッチ型リアクタンス回路の例示的な実施形態を示す。
[00119]例えば、図10Aは、位相スイッチ型コンデンサ1013と直列にインダクタ1012を含む位相スイッチ型リアクタンス回路1002を示す。位相スイッチ型コンデンサ1013は、図2に関して説明されるのと同様に、コンデンサ1014と並列にスイッチ1016を含む。図10Bは、コンデンサ1022と直列にインダクタ1024を含む位相スイッチ型リアクタンス回路1004を示し、インダクタ1024及びコンデンサ1022の直列結合が、位相スイッチ型コンデンサ1025と並列に配置されている。コンデンサ1022は、位相スイッチ型ではなく、したがって、CDCとして示される。位相スイッチ型コンデンサ1025は、図2に関して説明されるのと同様に、コンデンサ1026と並列にスイッチ1028を含む。図10Cは、位相スイッチ型インダクタ1033と並列にコンデンサ1032を含む位相スイッチ型リアクタンス回路1006を示す。位相スイッチ型インダクタ1033は、図4に関して説明されるのと同様に、インダクタ1034と直列にスイッチ1036を含む。図10Dは、コンデンサ1044と並列にインダクタ1042を含む位相スイッチ型リアクタンス回路1008を示し、インダクタ1042及びコンデンサ1044の並列結合が、位相スイッチ型コンデンサ1045と直列に配置されている。インダクタ1042は、位相スイッチ型ではなく、したがって、LDCとして示される。位相スイッチ型インダクタ1045は、図4に関して説明されるのと同様に、インダクタ1046と直列にスイッチ1048を含む。
[00120]当業者には理解されるように、図10A~図10Dに例証されるもの以外の回路異形も可能である。例えば、コンデンサを位相スイッチ型コンデンサと直列に置くことにより、コンデンサと位相スイッチ型コンデンサの物理容量との直列結合に等しい最大容量、及びコンデンサと位相スイッチ型容量値との直列結合に等しい最小容量を有する正味の実効インピーダンスをもたらす。
[00121]図6及び図7に関して説明されるように、位相スイッチ型可変容量200及び位相スイッチ型可変インダクタンス400については、それらの可変リアクタンス範囲とシステムの残りに注入される高調波成分の量との間に、トレードオフが存在する。言い換えると、実効リアクタンスが制御され得る範囲は、システム内で(例えば、ソース102及び/又は負荷114によって)耐えられ得る高調波成分の量によって制限され得る。いくつかの実施形態は、ソース102及び/又は負荷114に注入される高調波成分を低減するために、追加又は外部のフィルタリング構成要素を採用し得る。しかしながら、いくつかの実施形態においては、追加のフィルタリング構成要素を採用するのが不可能な場合がある。
[00122]図11及び図12を参照すると、追加のフィルタリング構成要素が採用されない場合、高調波成分は、位相スイッチ型可変容量200及び位相スイッチ型可変インダクタンス400を、位相スイッチ型ではない1つ又は複数のデジタル制御されるコンデンサ又はインダクタ行列と組み合わせることによって低減され得る。このようなハイブリッドのスイッチ型ネットワークは、RF動作周波数において、またRF波形に関する制御された位相及びデューティサイクルで動作されるRFスイッチを含む。ハイブリッドのスイッチ型ネットワークはまた、スイッチ型行列(switched matrix)内の1つ又は複数のコンデンサ又はインダクタと関連付けられたデジタルスイッチを含む。デジタルスイッチは、典型的には、RF周波数よりもはるかに低い周波数で動作されるが、実効リアクタンスCEFF又はLEFFの制御帯域幅によって決定されるRF周波数(例えば、サイクル毎に)まで上げて動作され得る。
[00123]図11を参照すると、ハイブリッドのスイッチ型ネットワーク1100は、位相スイッチ型リアクタンス(例えば、コンデンサC01116及び並列スイッチ1118)、及びデジタル制御のコンデンサネットワーク1102を含む。デジタル制御のコンデンサネットワーク1102及び負荷114と並列に結合される位相スイッチ型可変容量(例えば、コンデンサC01116及び並列スイッチ1118)として示されるが、他の実施形態では、位相スイッチ型リアクタンスは、デジタル制御のコンデンサネットワーク1102及び負荷114と直列に結合される位相スイッチ型可変インダクタンス(例えば、図4に示されるものなど)、又は図10A~Dに示される位相スイッチ型リアクタンス回路のうちの1つ、又は他の等価回路として実装されてもよい。
[00124]デジタル制御のコンデンサネットワーク1102は、コンデンサ1104、1108、及び1112、並びにスイッチ1106、1110、及び1114として示される、複数のコンデンサ及び関連スイッチを含む。いくつかの実施形態において、コンデンサ1104、1108、及び1112の各々は、固有の容量値を有し、デジタル制御のコンデンサネットワーク1102の容量値が大きな容量範囲にわたって変化することを可能にする。例えば、図11に示されるように、コンデンサ1104、1108、及び1112は、位相スイッチ型コンデンサ基底値(例えば、C0)から、C0ずつ、最大容量値(例えば、(2・2N-1)・C0)に達するまで増大する場合があり、式中、Nは、デジタル制御のコンデンサネットワーク1102内のコンデンサの数である)。
[00125]スイッチ1106、1110、及び1114は、コンデンサ1104、1108、及び1112のうちの対応するものと直列に結合され、それぞれのコンデンサを接続する(又は切断する)ことによってデジタル制御のコンデンサネットワーク1102の容量を調節するように動作可能である。スイッチ1106、1110、及び1114は、制御回路106からの1つ又は複数の制御信号に基づいて動作し得る。説明されるように、スイッチ1106、1110、及び1114は、一般に、デジタル制御のコンデンサネットワーク1102の容量値を調節するために、RF周波数未満の周波数で動作する。
[00126]図12を参照すると、ハイブリッドのスイッチ型ネットワーク1200は、位相スイッチ型リアクタンス(例えば、インダクタL01216及び直列スイッチ1218)、及びデジタル制御のインダクタネットワーク1202を含む。デジタル制御のインダクタネットワーク1202と直列に、及び負荷114と並列に結合される位相スイッチ型可変インダクタンス(例えば、インダクタL01216及び並列スイッチ1218)として示されるが、他の実施形態では、位相スイッチ型リアクタンスは、位相スイッチ型可変容量(例えば、図2に示されるものなど)、又は図10A~Dに示される位相スイッチ型リアクタンス回路のうちの1つ、又は他の等価回路として実装されてもよい。
[00127]デジタル制御のインダクタネットワーク1202は、インダクタ1206、1210、及び1214、並びにスイッチ1204、1208、及び1212として示される、複数のインダクタ及び関連スイッチを含む。いくつかの実施形態において、インダクタ1206、1210、及び1214の各々は、固有のインダクタンス値を有し、デジタル制御のインダクタネットワーク1202のインダクタンス値が大きなインダクタンス範囲にわたって変化することを可能にする。例えば、図12に示されるように、インダクタ1206、1210、及び1214、及び1218は、位相スイッチ型インダクタ基底値(例えば、L0)から、L0ずつ、最大インダクタンス値に達するまで増大し得る。
[00128]スイッチ1204、1208、及び1212は、インダクタ1206、1210、及び1214のうちの対応するものと並列に結合され、それぞれのインダクタを接続する(又は、短絡する、例えば、インダクタを迂回するために低インピーダンス経路を提供する)ことによってデジタル制御のインダクタネットワーク1202のインダクタンスを調節するように動作可能である。スイッチ1204、1208、及び1212は、制御回路106からの1つ又は複数の制御信号に基づいて動作し得る。説明されるように、スイッチ1204、1208、及び1212は、一般に、デジタル制御のインダクタネットワーク1202の容量値を調節するために、RF周波数未満の周波数で動作する。
[00129]デジタル制御のコンデンサネットワーク1102及びデジタル制御のインダクタネットワーク1202は、位相スイッチ型リアクタンス(例えば、コンデンサC01116及び並列スイッチ1118、又はインダクタL01216及び直列スイッチ1218)のリアクタンスが、過度の高調波成分をソース102及び/又は負荷114にもたらすことなく連続的に変化され得る範囲を拡大する。例えば、図11及び図12に示される実施形態は、スイッチ型ネットワーク1100(又は1200)の基底値C0(又はL0)を制御するために、デジタル制御のコンデンサネットワーク1102(又はデジタル制御のインダクタネットワーク1202)を採用する。位相スイッチ型リアクタンスのスイッチ(例えば、スイッチ1118又はスイッチ1218)は、上に説明される関係(1)及び(2)によって決定される係数によって基底容量C0(又はインダクタンスL0)を漸増させるように動作され得る。
[00130]例えば、ハイブリッドのスイッチ型コンデンサネットワーク1100のスイッチング周波数における実効容量CEFFは、図3に示されるように、0からおよそπ/2まで変化するスイッチング角度αによりRFスイッチを全波切り替えすることによって、下方の容量値C0と上方の容量値との間で制御され得る。図7に示されるように、π/2(90度)未満のスイッチング角度αでのRFスイッチ動作は、およそ35%未満のピーク高調波歪みに対応する。このように、ハイブリッドのスイッチ型ネットワーク(例えば、1100及び1200)は、最小高調波歪みを伴って、及び調節可能なバイアス電圧又は電流を必要とせずに、広い容量性(又は誘導性)範囲にわたってスイッチング周波数における実効リアクタンスの連続制御を可能にする。
[00131]様々な実施形態において、TMN112のRFスイッチ(例えば、スイッチ206又はスイッチ406)は、例えば、RF周波数又はRFシステム100の他の動作パラメータに基づいて、様々なタイプのスイッチング素子のうちの1つ、又はその組み合わせとして実装され得る。例えば、横型又は縦型FET、HEMT、サイリスタ、ダイオード、又は他の同様の回路素子が採用されてもよい。
[00132]位相スイッチ型可変容量200及び位相スイッチ型可変インダクタンス400は、より複雑な位相スイッチ型チューニング可能整合ネットワーク(PS-TMN)、例えば、Pi-ネットワークトポロジPS-TMN(Pi-TMN)内の回路素子として採用され得るが、L-ネットワーク、T-ネットワーク、又は他の同様のネットワークなど、他のネットワークトポロジも可能である。図13は、RF負荷1303に結合されるPi-TMN1302に結合されるRFソース1301を含む例示的なRFシステム1300の概略を示す。Pi-TMN1302は、2つの可変シャント容量性サセプタンスB11310及びB21314を含む。例示的な実施形態において、RFソース1301は、一般に、電力増幅器、又は別のRFシステムの出力である。図13に示されるように、RFソース1301は、そのノートン等価回路によって、ソース抵抗RS1306及びソースサセプタンスBS1308と並列に電流源1304を含むものとして表され得る。同様に、RF負荷1303は、負荷サセプタンスBL1316と並列に負荷抵抗RL1318を含むものとして表され得る。ソース及び負荷インピーダンスZS及びZLは、それぞれ、以下のように表現され得る。
ZS=(RS
-1+jBS)-1 (3)
ZL=(RL
-1+jBL)-1 (4)
したがって、負荷インピーダンスZLをソースインピーダンスZSに整合させるために必要とされるサセプタンスB1及びB2は、以下の式によって得られる。
したがって、Pi-TMN1302は、可変シャント容量性サセプタンスB11310及びB21314の値を調節することによって、負荷インピーダンスZLをソースインピーダンスZSに整合させるために採用され得る。
[00133]図13に示されるように、Pi-TMN1302の実施形態は、2つの可変シャント容量性サセプタンスB11310及びB21314、並びに固定誘導性リアクタンスX1312を含むが、可変シャント誘導性サセプタンス及び固定容量性リアクタンスを採用すること、3つすべてのリアクタンス性分岐(reactive branch)を可変構成要素として実装することなど、Pi-TMNの多数の他の実装形態が可能である。当然ながら、1つの可変シャント経路素子及び1つの可変直列経路素子を有するLセクションTMNを実現することも可能であることを理解されたい。他のタイプのネットワークも採用され得る。以下により詳細に説明されるように、接地基準(ground-referenced)の可変コンデンサは、RF周波数における位相スイッチ型可変リアクタンスネットワークによる実現に非常に好適である。
[00134]図14を参照すると、Pi-TMN1302によって整合され得る負荷インピーダンスの例示的な範囲は、スミス図表プロット1400において網掛け領域1402として示される(RSに正規化される)。例えば、網掛け領域1402によって表されるインピーダンス値は、X=RS、1/RS~4/RSの範囲にわたって可変のサセプタンスB1、及び1/RS~2/RSの範囲にわたって可変のサセプタンスB2を有する例示的なPi-TMNによって達成され得る。図14に示されるように、Pi-TMN1302は、RFソース1301のインピーダンスを、およそ10:1抵抗範囲及び5:1リアクタンス範囲にわたって(容量的及び誘導的の両方に)変化する負荷インピーダンスに整合させることができる。これを行うため、Pi-TMN1302は、1:4範囲にわたってB1を、1:2範囲にわたってB2を変調し、これは、図2及び図4に示されるものなどの位相スイッチ型可変リアクタンスネットワークを採用して達成され得る。
[00135]図15は、50Ωのソースインピーダンス(例えば、RS1506)について、図14に示される整合範囲を達成するための位相スイッチ型Pi-TMN回路1502の例示的な実施形態を示す。誘導性リアクタンスXは、ノートン等価ソース抵抗RS(例えば、50Ω)に値が等価であるように選択される。図15に示されるように、可変容量性サセプタンスB1及びB2は、半波位相スイッチ型コンデンサ(例えば、図2の位相スイッチ型コンデンサ200)として実装される。可変容量性サセプタンスB1は、位相スイッチ型コンデンサCP21514及びFETスイッチ1512を含み、FETスイッチ1512は、スイッチング角度α2を有するスイッチング制御信号q2によって制御される。可変容量性サセプタンスB2は、位相スイッチ型コンデンサCP11520及びFETスイッチ1522を含み、FETスイッチ1512は、スイッチング角度α1を有するスイッチング制御信号q1によって制御される。
[00136]例示的な実施形態において、位相スイッチ型Pi-TMN回路1502は、27.12MHzで動作し、スイッチのスイッチング角度(α1及びα2)及びそれらの間の位相シフトを適切に調節することによって(例えば、スイッチング制御信号q1及びq2を調節することによって)、50Ωソースインピーダンスを、10:1抵抗範囲及び5:1リアクタンス範囲にわたって(容量的及び誘導的の両方に)変化する負荷インピーダンスに整合させることができる。
[00137]可変容量性サセプタンスB1及びB2を半波FET-スイッチ型コンデンサネットワークとして実装することにより、スイッチのゼロ電圧スイッチ(ZVS)動作を提供し、各可変リアクタンスが、単一の接地基準のスイッチ(例えば、可変容量性サセプタンスB1の場合はFET1512、及び可変容量性サセプタンスB2の場合はFET1522)により実装されることを可能にする。ZVS動作は、スイッチング電力損失を低減し、全体的なシステム効率を向上させることから、スイッチ型システムにおいて望まれる。さらには、FET1512及び1522の出力(ドレイン-ソース)容量は、位相スイッチ型コンデンサCP1及びCP2と並列であり、したがって、シャント容量に追加され、TMNの部分として利用され得る。
[00138]例示的なPi-TMN回路1502において、図13に示される誘導性リアクタンスX1312は、シャント素子として配置される(例えば、接地に結合される)可変サセプタンスB1とB2との間に直列に配置されるインダクタLS21516及びコンデンサCS21518を含む直列共振回路として実装される。インダクタLS21516及びコンデンサCS21518は、所望の周波数においてソースインピーダンス(例えば、50Ω)にほぼ等しい誘導性インピーダンスを有するように選択される。
[00139]図15に示される実施形態においては、2つの追加の直列共振回路が、1つは入力フィルタとして、及び1つはPi-TMN回路1502の出力フィルタとして含まれ、スイッチングの結果としてソース及び負荷に注入される高調波成分の量を制限する。例えば、コンデンサCS11508及びインダクタLS11510は、ソース1504とPi-TMN回路1502との間の直列共振入力フィルタとして作用する。同様に、インダクタLS31524及びコンデンサCS31526は、負荷1528とPi-TMN回路1502との間の直列共振出力フィルタとして作用する。
[00140]LS21516及びCS21518の直列共振回路の品質係数Qは、位相スイッチ型コンデンサCP11520と位相スイッチ型コンデンサCP21514との間の相互作用を制御する。例えば、品質係数Qを増大させると(例えば、LS21516及びCS21518の値を増大させることによって)、位相スイッチ型コンデンサCP11520と位相スイッチ型コンデンサCP21514との間の相互作用を減少させるが、品質係数Qを増大させることはまた、ネットワークの実効帯域幅も減少させる。
[00141]例えば、約27MHzの範囲内で例示的な所望の周波数における50Ωのソースインピーダンス(例えば、RS1506)について、図14に示される整合範囲を達成するための位相スイッチ型Pi-TMN回路1502では、位相スイッチ型コンデンサCP11520は、130pFの物理値C0を有し得、また位相スイッチ型コンデンサCP21514は、100pFの物理値C0を有し得る。位相スイッチ型コンデンサCP11520と位相スイッチ型コンデンサCP21514との間の直列共振回路によって所望の品質係数Qを達成するために、コンデンサCS21518は、0.01μFの値を有し得、またインダクタLS21516は、297nHの値を有し得る。直列共振回路によって所望の入力及び出力フィルタリングを達成するために、コンデンサCS11508及びCS31526は、23.4pFの値を有し得、またインダクタLS11510及びLS31524は、1.47μHの値を有し得る。さらに、FET1512及び1522は、10mΩのオン抵抗を有し得、各FETのボディダイオードは、0.4Vの順電圧及び10mΩのオン抵抗を有し得る。
[00142]FET1512及び1522の切り替えは、スイッチング角度αに基づいて、それらのドレイン電流に同期され、スイッチング角度αは、コンデンサCP1及びCP2の所望の実効容量に基づく。半波位相スイッチ型コンデンサについて上に説明されるように、FET1512及び1522は、それらのドレイン電流が負から正へまたいだ後にオフにされ、次いで、それらのそれぞれのドレイン電圧がリンギングしてゼロまで落ちるともう一度オンにされる。FET1512及び1522の各々についてのαの適切な値は、関係(5)及び(6)によって得られるような所望の負荷インピーダンスZLのための必要とされるB1及びB2サセプタンスを決定することによって計算され得る。各容量性サセプタンスB1及びB2が一旦分かると、その値は、関係(1a)(半波位相スイッチ型コンデンサの場合)又は関係(2a)(全波位相スイッチ型コンデンサの場合)に、CEFF(C0は、コンデンサの物理容量として既知の値である)として代入されて、所望のサセプタンス値に対応するαの値を決定することができる。
[00143]説明されるように、完全に正弦波ではない電流励起を有する位相スイッチ型ネットワークでは、関係(1)及び(2)は、所望のサセプタンスを達成するためのαの正確な値を結果としてもたらさない場合がある。さらに、ドレイン-ソース・スイッチ容量の非線形性、及び2つのスイッチ型ネットワーク(例えば、容量性サセプタンスB1及びB2)の相互作用もまた、αの不正確な計算を結果としてもたらし得る。したがって、いくつかの実施形態は、αの適切な値を決定するために、固定又は適応型ルックアップテーブル(例えば、LUT108)、フィードバック(例えば、フィードバック回路110による)、フィードフォワード補償(例えば、フィードフォワード回路104による)、スイッチング角度のデジタルプレディストーション(例えば、プレディストーション回路107による)、又は他の同様の技術など、非線形制御技術(例えば、制御回路106による)を採用する。
[00144]Pi-TMN回路1502が所与のインピーダンスを達成するようにFET1512及び1522の各々に対してスイッチング制御パラメータαの正しい値を設定するために、LUT108は、様々な負荷インピーダンスに対応する既定のスイッチング角度(例えば、α1及びα2)を格納し得る。例えば、表2は、Pi-TMN回路1502が50Ωソースに整合することができる可能な負荷インピーダンス、及びスイッチ制御信号q1及びq2についてのスイッチング角度α1及びα2の対応する値の例示的なリストを示す。
[00145]表2は、Pi-TMN回路1502が、50Ωソースインピーダンスを、少なくとも10:1の係数にわたって抵抗変動する負荷インピーダンスに整合させることが可能であることを示す。表2に列挙されるスイッチング角度(α1及びα2)、及び図6に示される実効リアクタンス(例えば、CEFF/C0又はLEFF/L0)対αのプロットに基づいて、実効容量の2:1変調は、10:1範囲にわたって抵抗変動する負荷インピーダンスに対するインピーダンス整合を達成することができることが示され得る。
[00146]他のタイプのシステムもまた、本明細書に説明される位相スイッチ型ネットワークを採用し得る。例えば、広範なシステムが、特定の周波数において、又は特定の周波数帯域にわたって電力を送達するRF電力増幅器(PA)から恩恵を受けることができる。そのようなPAは、有益なことには、広範囲にわたって出力電力を制御し、その動作範囲にわたって高効率を維持し得る。従来の線形増幅器(例えば、A級、B級、AB級など)は、広範の動的な出力電力制御、及び忠実度の高い増幅という利点をもたらすが、ピーク効率に限界があり、ピーク効率は電力のバックオフに伴って急速に低下する。一方で、スイッチングPA(例えば、D級、E級、F級、φ級などのインバータ)は、高いピーク効率をもたらすが、スイッチモードに留まる間は一定のエンベロープ信号しか生成しない(一定の供給電圧で)。
[00147]スイッチングPAにおける出力電力制御のための1つの技術は、負荷変調によるものであり、この場合、PAの負荷は、外部ネットワークによって変調される。説明される実施形態において、PAの負荷は、位相スイッチ型チューニング可能整合ネットワーク(TMN)(例えば、Pi-TMN回路1502など、1つ又は複数の位相スイッチ型可変容量200又は位相スイッチ型可変インダクタンス400を含むネットワーク)によって変調される。例えば、位相スイッチ型TMNのインピーダンス変換は、PAの出力電力を制御し得る。
[00148]図16を参照すると、そのような位相スイッチ型インピーダンス変調(PSIM)増幅器は、PSIM増幅器1600として示される。PSIM増幅器1600は、特定の周波数において、又は特定の周波数範囲にわたってRF電力を生成するRF電力増幅器(又はインバータ)1602を含む。RF PA1602は、電源(例えば、電圧VDC及び接地)及び位相スイッチ型TMN1604に結合される。位相スイッチ型TMN1604は、負荷インピーダンスZLを有するRF負荷1606に結合される。位相スイッチ型TMN1604は、例えば、所望のインピーダンスを達成するためにスイッチング角度(例えば、α)に基づいて制御信号をTMNのスイッチに提供することによって、TMNの動作を制御する、制御器1608に結合される。図16には示されないが、いくつかの実施形態において、制御器1608は、RF PA1602に結合され、PAの動作も制御する。位相スイッチ型TMN1604は、負荷インピーダンスZLを、PA1602に提示されるインピーダンスに変換することを適応的に制御する。例えば、位相スイッチ型TMN1604は、PA1602に提示される負荷(例えば、ZTMN)を変調することによってPA1602の出力電力を制御し得、並びに/又は周波数及び/もしくは負荷インピーダンス変動を補償して高効率及び所望の電力を負荷に提供する。
[00149]様々な実施形態において、PA1602は、(1)スイッチングインバータ、(2)振幅変調された線形PA、又は(3)これらの組み合わせ(例えば、所望の出力に応じて)である。例えば、図17は、単一のスイッチ(例えば、FET1706)を含むスイッチングPA1702(例えば、E級、F級、又はφ級PAなど)を含む例示的なPSIM増幅器1700のブロック図を示す。他の実施形態においては、線形PA(例えば、A級、B級、AB級、又はC級)、又は2つ以上のスイッチを使用してDC電力をRF電力に変換する他のスイッチングPA(例えば、D級、逆D級など)など、他のタイプのPAが採用され得る。
[00150]説明されるように、位相スイッチ型TMN(例えば、TMN1604又は1710)に向かう、PAが見る実効負荷インピーダンスZTMNを変調することにより、PSIM増幅器(例えば、増幅器1602及び1702)の動作電力範囲にわたって出力電力を制御する。加えて、PSIM増幅器の動作電力範囲は、大きな出力電力バックオフのためにPA駆動信号の振幅変調も採用することによってさらに拡大され得る。
[00151]いくつかの実施形態はまた、電力増幅器の離散又は連続ドレイン変調など、他の電力変調技術を採用し得る。PAのドレイン変調は、PAのバイアス端子に印加されるバイアス電圧を変調する(例えば、切り替える)。例えば、1つのドレイン変調技術は、複数の離散電圧レベル間でバイアス電圧を切り替えるか、又はある電圧範囲にわたってバイアス電圧を連続的に調節し得る。
[00152]RF PAのインピーダンス変調及び出力電力制御を実施することに加えて、位相スイッチ型TMN(例えば、TMN1604又は1710)はまた、負荷インピーダンスZLの変動を補償することができる。例えば、位相スイッチ型TMNは、位相スイッチ型TMNを採用して、動作周波数が変化する際の増幅器の負荷ネットワークインピーダンスの変動を補償し、こうして、ZVS動作を維持することによって、所与の出力電力レベルに対して、可変負荷インピーダンスを所望のRFインバータ負荷インピーダンスZTMNに整合させるように連続的にチューニングされ得る。こうして、PSIM増幅器(例えば、PSIM増幅器1600及び1700)は、それが、大きな周波数範囲にわたる、RFプラズマ負荷などの、広く変化する負荷インピーダンスに送達する出力電力を動的に制御する。
[00153]したがって、PSIM増幅器(例えば、PSIM増幅器1600及び1700)は、(1)広い電力範囲にわたる出力電力の効率的な動的制御、(2)インピーダンス整合し、広い範囲に及ぶ負荷に電力を送達する能力、及び(3)周波数アジャイル動作のための周波数範囲にわたる完全なゼロ電圧スイッチング(ZVS)動作を可能にする。
[00154]図16及び図17に示されるPSIM増幅器1600及び1700のブロック図は、RF PA(例えば、RF PA1602及び1702)と位相スイッチ型TMN(例えば、位相スイッチ型TMN1604及び1710)とのカスケード結合としてPSIM増幅器を示すが、他の実施形態は、PS-TMNをRF PAの設計に統合する。結果として、そのような統合されたPSIM増幅器は、2つ以上のスイッチを含むRF増幅器と見なされ得、第1のスイッチ(又はスイッチのグループ)は、主に、DC入力電力からRF電力を生成する役割を担い、第2のスイッチ(又はスイッチのグループ)は、主に、負荷ネットワークによってRF増幅器に提示される実効インピーダンスを変調する役割を担う。大半の実施形態において、第2のスイッチ(又はスイッチのグループ)は、DC電力をRF電力に変換しない(例えば、第2のスイッチは、DCからRFへのゼロ電力変換をもたらす)が、いくつかの実施形態において、第2のスイッチは、いくらかの電力をDCからRFへ、又はRFからDCへ変換し得る。
[00155]大半の実施形態において、PSIM増幅器は、スイッチングトランジスタが実質的にスイッチモードで動作し、ゼロ電圧スイッチング下でオン及びオフになり、高効率が達成されることを可能にする、ゼロ電圧スイッチング(ZVS)増幅器であり得る。他の実装形態において、PSIM増幅器は、その動作範囲の一部にわたって(例えば、高出力電力を送達している間)スイッチモード動作(例えば、飽和動作)を提供し、その範囲の他の部分にわたって線形モード動作を利用し得る。
[00156]例えば、図18Aは、PSIM増幅器1800Aのための例示的なトポロジの概略を示す。示されるように、PSIM増幅器1800Aは、インダクタLFと直列に結合されるDCソース1802に結合され、そしてこのインダクタLFが、トランジスタ1804及びコンデンサCFの並列結合に結合される。インダクタLF、コンデンサCF、及びFET1804は、一般に、DC源からネットワークの残りへのRF出力電力を生成するように動作する。分岐リアクタンスX1は、コンデンサCFとノードN2との間に結合され、ノードN2は、第1の位相スイッチ型リアクタンス(例えば、FET1806、分岐リアクタンスXS2、及び位相スイッチ型可変リアクタンスXP2)と、第2の位相スイッチ型リアクタンス(例えば、FET1808、分岐リアクタンスXS3、及び位相スイッチ型可変リアクタンスXP3)との間に結合されるリアクタンスX2を含むPi-TMNに結合される。分岐リアクタンスX1は、ノードN1におけるPi-TMNと負荷インピーダンスZLとの間に結合される。分岐リアクタンスX1、X2、X3、XS2、XS3、並びに位相スイッチ型可変リアクタンスXP2及びXP3は、必要とされる設計の機能に応じて、様々な異なるリアクティブネットワークとして実装され得る。
[00157]図18Bは、図18Aに示されるPSIM増幅器トポロジの例示的な設計1800Bを示す。図18Bに示されるように、位相スイッチ型可変リアクタンス(FETスイッチ1806及び1808並びに位相スイッチ型コンデンサCP2及びCP3を備える)は、図2及び図3に関して説明されるものなどの半波位相スイッチ型コンデンサネットワークにより実装される。図18Bに示されるように、3つのスイッチ1814、1816、及び1818は、DCにおいて(例えば、それぞれコンデンサCS1、CS2、及びCS3によって相互に分離される。FETスイッチ1814は、すべてのRF電力を生成する役割を担う一方、FETスイッチ1816及び1818は、負荷ZLによって回路のDC-RF部分に提示される(例えば、ノードN2におけるスイッチ1814の出力ポートにおける)インピーダンスを変換及び変調する役割を担う。
[00158]図18Cは、図18Aに示されるPSIM増幅器トポロジの例示的な設計1800Cを示す。ネットワーク1800Cは、ネットワーク1800Bと同様であるが、ネットワーク1800Cにおいては、位相スイッチ型コンデンサネットワーク(例えば、FET1826及びコンデンサCP2並びにFET1828及びコンデンサCP3)は、それぞれコンデンサCP4及びCP5と直列に接続される。これは、スイッチ型コンデンサネットワークの実効リアクタンスの変動に対するPSIM増幅器の感度を低下させる。
[00159]図18Dは、図18Aに示されるPSIM増幅器トポロジの例示的な設計1800Dを示し、ここでは、FETスイッチ1834及び1836は、DC結合され(例えば、インダクタLS1を介して)、したがって、潜在的には、FETスイッチ1834及び1836のうちの一方又は両方は、DC電力をRF電力に変換するため、又はその逆のために使用され得る。その一方で、FETスイッチ1838は、DC分離され(例えば、コンデンサCS2及びCS3によって)、したがって、負荷インピーダンスZLへのインピーダンス整合のためだけに使用される。
[00160]図18Eは、図18Aに示されるPSIM増幅器トポロジの例示的な設計1800Eを示し、ここでは、3つすべてのFETスイッチ1844、1846、及び1848が、DC結合される一方(例えば、インダクタLS2を介して)、負荷のみがDC分離される(例えば、コンデンサCS3によって)。したがって、このような実施形態において、3つすべてのFETスイッチ1844、1846、及び1848は、潜在的に、DC電力とRF電力との間で変換するために使用され得、及び/又は、ネットワークを負荷へインピーダンス整合させる役割を担い得るが、3つすべてが各機能を提供することは必要とされない。
[00161]図18Eに示されるように、コンデンサCF及びFETスイッチ1844のスイッチ型コンデンサネットワークは、コンデンサCP2、インダクタL2、及びFETスイッチ1846の位相スイッチ型ネットワークと並列である。その結果として、いくつかの実施形態は、これら2つのネットワークを組み合わせて、FET1844及び1846と関連付けられた2つのスイッチ型リアクティブネットワークの入力電流の合計に一致する入力電流を有する単一のスイッチ型リアクティブネットワークにすることができる。したがって、いくつかの実施形態において、図18Eに示される3スイッチPSIMは、図19及び図20に示されるものなどの2スイッチPSIMとして実装され得る。
[00162]図19を参照すると、2スイッチPSIM1900のための例示的なトポロジの概略が示される。2スイッチPSIM1900は、インダクタLFと直列に結合されるRFソース1902に結合され、そしてこのインダクタLFは、FET1904及びコンデンサCFの並列結合に結合される。分岐リアクタンスX1は、コンデンサCFと、位相スイッチ型リアクタンスXP2及びFET1906の並列結合と直列に結合されるリアクタンスXS2を含む位相スイッチ型リアクタンスネットワークとの間に結合される。分岐リアクタンスX2は、位相スイッチ型リアクタンスネットワークと負荷インピーダンスZLとの間に結合される。分岐リアクタンスX1、X2、及びXS2、並びに位相スイッチ型可変リアクタンスXP2は、必要とされる設計の機能に応じて、様々な異なるリアクティブネットワークとして実装され得る。スイッチFET1904及び1906のいずれか1つ、又はスイッチ1904及び1906の両方は、DC電力とRF電力との間で変換するために使用され得る。
[00163]図20を参照すると、インダクタLS1及びコンデンサCS1として実装される分岐リアクタンスX1を有する2スイッチPSIM2000の例示的な実装形態が示される。コンデンサCS1は、FETスイッチ2004と2006との間にDC分離を提供する。したがって、FETスイッチ2004は、RF電力を生成し、FETスイッチ2006は、ソースに提示されるインピーダンスを変調する。
[00164]図21は、3スイッチPSIM増幅器2100の例示的な実装形態を示す。PSIM増幅器2100は、20.86MHz~27.12MHzの周波数範囲にわたって動作する(1.3倍の周波数)。さらに、PSIM増幅器2100は、±10%インピーダンス変動(抵抗性及びリアクタンス性)を伴う50ΩのインピーダンスZLを有する負荷に送達される出力電力の10:1動的制御のための能力を提供する。
[00165]PSIM増幅器2100は、RF PA(インバータ)2102、Pi-TMN2104、分岐フィルタ2106、及び負荷インピーダンスZLを含む。RF PA2102は、FETスイッチ2108、インダクタLF、並びに、コンデンサCF及びCS1及びインダクタLS1によって形成される出力ネットワークを含む。図21に示される実施形態において、RF PA2102は、DC電力とRF電力との間で変換するFETスイッチ2108を伴う修正されたE級インバータである。Pi-TMN2104は、第1の位相スイッチ型コンデンサ(例えば、CP2及びFET2110)、及び第2の位相スイッチ型コンデンサ(例えば、CP1及びFET2112)を含む。分岐フィルタ2106は、Pi-TMN2104と負荷ZLとの間に結合される、インダクタLS3及びコンデンサCS3を含む。
[00166]Pi-TMN2104がインバータ負荷インピーダンスZTMNをRF PA2102の動作周波数におけるほぼ抵抗性の負荷として維持するとき、RF PA2102は、異なる出力電力レベルにおいてゼロ電圧スイッチング(ZVS)及び高効率を維持する。RF PA2102は、ZTMNが50Ωである(例えば、負荷インピーダンスZLに一致する)とき、ピークRF電力を生成する。RF PA2102の電力バックオフの動的制御は、ZTMNを変調するPi-TMN2104によって達成され得る。
[00167]20.86MHz~27.12MHzの周波数範囲にわたる動作では、図21に示されるPSIM増幅器2100の例示的な実施形態は、113nHの値を有するインダクタLF、180pFの値を有するコンデンサCF、15.2pFの値を有するコンデンサCS1、3.81μHの値を有するインダクタLS1、152pFの物理値C0を有する位相スイッチ型コンデンサCP2、381nHの値を有するインダクタLS2、0.01μFの値を有するコンデンサCS2、152pFの物理値C0を有する位相スイッチ型コンデンサCP1、3.81μHの値を有するインダクタLS3、及び15.2pFの値を有するコンデンサCS3を採用する。いくつかの実施形態において、Pi-TMN2104は、半波スイッチ型コンデンサネットワーク(例えば、コンデンサCP2及びFET2110並びにコンデンサCP1及びFET2112)を採用する。
[00168]コンデンサCS2及びインダクタLS2によって形成されるこれらの直列リアクティブネットワーク分岐は、20.86MHzの周波数において50Ω誘導性インピーダンスを有し、また、2つのスイッチ型ネットワーク(例えば、コンデンサCP2及びFET2110並びにコンデンサCP1及びFET2112)をDC分離する。コンデンサCS2及びインダクタLS2のインピーダンスは、Pi-TMN2104のZTMNが変調され得る抵抗範囲を設定する。コンデンサCS3及びインダクタLS3によって形成される直列共振ネットワークは、負荷電流ILの追加のフィルタリングを提供し、DC電流及び高周波高調波成分が負荷ZLに結合されることを防ぐ。Pi-TMN2104は、FETスイッチ2110及び2112を適切に駆動することによって、例えば、FETの導通角を調節することによって、RF PA2102に提示されるインピーダンスZTMNを変調することができる。RF PA2102に提示されるインピーダンスZTMNを変調することにより、Pi-TMN2104は、RF PA2102から負荷ZLへ送達される出力電力を制御することができる。
[00169]図22は、Pi-TMN2104のZTMNが20.86MHzにおいて調節され得る例示的なインピーダンス範囲(例えば、網掛け領域2202)を示す。図23は、Pi-TMN2104のZTMNが27.12MHzにおいて調節され得る例示的なインピーダンス範囲(例えば、網掛け領域2302)を示す。スミス図表2200及び2300は、50Ωへ正規化される。網掛け領域2202及び2302は、1:6インピーダンス範囲にわたって位相スイッチ型コンデンサCP1を変化させること(例えば、およそ0度~125度にわたってFET2112のスイッチング角度α1を変化させること)、及び1:10インピーダンス範囲にわたって位相スイッチ型コンデンサCP1を変化させること(例えば、およそ0度~135度にわたってFET2110のスイッチング角度α2を変化させること)によって、Pi-TMN2104が、10:1範囲にわたって負荷インピーダンスZLを整合させることができることを例証する。さらには、ZTMNは、RF PA2102の動作周波数における負荷インピーダンスZLの±10%変動(抵抗性及びリアクタンス性)を考慮するように変調され得る。
[00170]Pi-TMN2104が所与のインピーダンスを達成するようにFET2112のスイッチング角度α1及びFET2110のスイッチング角度α2の正しい値を設定するために、LUT108は、様々なインピーダンスに対応する既定のスイッチング角度(例えば、α1及びα2)を格納し得る。例えば、表3は、50Ω負荷インピーダンスZLに整合され得る可能なインピーダンスZTMN及び対応するスイッチング角度(例えば、α1及びα2)の例示的なリストを示す。表3の値は、PSIM増幅器2100のシミュレーションに基づいて決定され得、FET2110及び2112は、10mΩのオン抵抗及び0.4V順電圧降下を有するボディダイオードを有するようにモデル化されている。表3に列挙される出力電力は、PSIM増幅器が48VDC電源により供給されるとき、基本周波数及びより高い周波数で送達される電力を含む。
[00171]説明されるように、PSIM増幅器2100は、広い範囲の出力電力、負荷インピーダンス、及び動作周波数にわたってすべてのFETスイッチのゼロ電圧スイッチングを維持する。例えば、例示的なPSIM増幅器2100が48VDCの電源電圧により20.86MHzで58.6Wの出力電力を50Ω負荷ZLに送達するには、TMN2102は、ほぼ1:1インピーダンス整合(例えば、ZL=ZTMN=50Ω)を提供することが必要とされる。この動作条件の下、ノードN1及びN2における必要な実効シャント容量は、それぞれCP1及びCP2容量と等価であり、故に、FETスイッチ2110及び2112は、サイクル全体の間オフであり、FETスイッチ2110及び2112のドレイン電圧波形は正弦波となる。
[00172]別の例として、例示的なPSIM増幅器2100が48VDCの電源電圧により27.12MHzで3.50Wの出力電力を50Ω負荷ZLに送達するには、TMN2102は、(表3に示されるように)約50ΩのインピーダンスZTMNを提供することが必要とされる。この動作条件の下、ノードN1及びN2における必要な実効シャント容量は、それぞれCP1及びCP2容量よりも高く、故に、FETスイッチ2110及び2112は、ZVSを維持している間のサイクルのある特定の部分にわたってオンにされる。FETスイッチ2110及び2112のドレイン電圧波形の高い周波数高調波成分にもかかわらず、負荷ZLを流れる負荷電流ILは、ほぼ正弦波のままのはずである。このように、PSIM増幅器2100は、様々なスイッチング周波数にわたる可変負荷へと整合させながら動的出力電力制御を提供することができる。
[00173]これより図25Aを参照すると、パルス幅変調(PWM)生成装置2500は、1つ又は複数の位相シフト素子2504a~2504Nを含む位相シフト回路2504を含み、各位相シフト素子が入力及び出力を有する。PWMシフト回路2504は、参照信号源2502から1つ又は複数の参照信号を受信し、その出力において1つ又は複数の位相シフト信号2510を提供する。PWM生成装置は、PWM波形コンバイナ2506をさらに含み、このPWM波形コンバイナ2506は、位相シフト回路2504からそこに提供される信号を受信し、そのような信号を組み合わせて、その出力においてPWM信号を提供するように構成される。したがって、PWM生成装置2500は、1つ又は複数の参照信号2508を受信し、参照信号2502に関するパルス幅及び位相を動的に制御する能力により、1つ又は複数のPWM信号2508を生成する。具体的には、PWM生成装置2500は、参照信号2502に対する既定のパルス幅及び位相シフトを有する1つ又は複数のPWM信号2508を生成するように構成される。参照信号源2502及びPWM信号2508は、それらが厳密にPWM生成装置2500の一部ではないため、ここでは、想像線で示される。
[00174]2502によって提供される参照信号は、正弦波形(例えば、正弦波(sine wave)、余弦波(cosine wave)、又はそれらの部分など)、矩形波形、方形波形、三角波形、又はそれらの任意の組み合わせを含むが、これらに限定されない、様々な波形の形状を有する周期電圧及び電流波形を含むが、これらに限定されない、任意の恣意的な周期波形として提供され得る。明白性の目的のため、時として、参照信号は電圧波形であるとして以下に言及されるが、当業者は、電流波形が説明される概念に従って使用され得ることを理解するものとする。さらに、電流及び/又は電圧信号から導出される任意の他の信号もまた、参照として使用され得る。
[00175]実施形態において、位相シフト回路2504内の少なくとも1つの位相シフト素子の入力は、少なくとも1つの参照信号2502を受信するように構成される。他の実施形態において、2つ以上の位相シフト素子2504の入力が、少なくとも1つの参照信号2502を受信するように構成され得る。異なる位相シフト回路構造の例は、図26及び図27を参照して以下に論じられる。
[00176]本明細書内以下の説明から明白になるように、位相シフト回路2504の各位相シフト素子は、そのそれぞれの出力において、それぞれの位相シフトパラメータに基づいて、それぞれの出力において受信した参照信号2502に対する位相シフトされた信号2510を生成するように構成される。位相シフトパラメータは、制御器2509から提供され、この制御器2509は、それが厳密にはPWM生成装置2500の一部ではないため、ここでは想像線で示される。各位相シフト素子は、アナログ及び/又はデジタル回路を含み得、これが、その入力において受信される信号に位相シフトを適用して、その出力において、位相シフトされた信号を生成するように構成され、位相シフト素子は、例えば、同相/直交(「IQ」)回路、位相ロックループ(「PLL」)回路、又はそれらの任意の組み合わせのいずれかを備え得る。
[00177]実施形態において、位相シフトパラメータは、特定の位相シフトを有する信号を生成するために使用される(例えば、位相シフト信号2510の生成に使用される)既定の位相シフト及び/又は既定のパルス幅を含み得る。いくつかの実施形態によると、各位相シフト素子2504は、それぞれの既定の位相シフトパラメータを制御器2509から受信するように構成される。制御器2509は、例えば、デジタル信号プロセッサ(「DSP」)、コンピュータ、マイクロプロセッサ、マイクロコントローラ、又はそれらの任意の組み合わせを含むが、これらに限定されない、任意のタイプの処理回路として提供され得る。
[00178]少なくとも図27と併せて以下に詳細に説明されるように、いくつかの実施形態において、第1の位相シフト素子2504aは、その入力において、少なくとも1つの参照信号2502を受信するように構成され得る一方、第2の位相シフト素子2504bは、その入力において、生成された位相シフトされた信号(例えば、信号2510のうちの1つ)を別の(すなわち、異なる)位相シフト素子(例えば、第1の位相シフト素子2504a)から受信するように構成され得る。
[00179]実施形態において、各位相シフト素子2504a~2504Nは、概して2510で示される位相シフト信号2510a~2510Nのうちの対応するものを生成するために、その入力において受信される信号の位相を、それぞれの位相シフトパラメータに基づいてシフトするように構成される。実施形態において、いくつかの位相シフト素子は、位相シフトされた信号2510を生成するために、受信した参照2502の位相をシフトするように構成され得る一方で、その他の位相シフト素子は、別の位相シフト素子2504から受信される生成された位相シフト信号2510の位相をシフトするように構成され得る。例えば、位相シフト素子2504は、位相シフトφを含む位相シフトパラメータを受信することができる。この位相シフト素子2504は、次いで、位相シフトφに従って、その入力において受信される信号(例えば、参照信号2502、又は生成された位相シフトされた信号)の位相をシフトすることによって、その出力において、位相シフトされた信号2510を生成し得る。
[00180]波形コンバイナ2506は、位相シフト素子2504A~2504Nによって生成される1つ又は複数の生成された位相シフト信号2510A~2510Nを受信するように構成される。波形コンバイナ2506は、そこに提供される位相シフトされた信号(例えば、位相シフトされた信号2510)を組み合わせて、PWM信号2508を生成するように構成される。波形コンバイナ2506は、PWM信号2508を生成する、比較する、合計する、組み合わせる、検出する、又は増幅するように構成されるアナログ/デジタル回路を含み得る。そのような回路は、エッジ検出器、アナログもしくはデジタル論理ゲート、演算増幅器、比較器、又はそれらの任意の組み合わせを含み得るが、これらに限定されない。いくつかの実施形態において、波形コンバイナ2506は、受信した位相シフトした信号2510に従って1つ又は複数のPWM信号2508を生成するように構成される一方、他の実施形態において、波形コンバイナ2506は、受信した位相シフトした信号2510に従って2つ以上のPWM信号2508を生成するように構成され得る。
[00181]受信した位相シフトした信号2510に従ってPWM信号2508を生成することにより、生成されたPWM信号2508は、参照信号2502に対する位相シフト及びパルス幅を有する。これらの位相シフトされ、パルス幅調整された信号は、位相シフトされた信号2510を生成することにおいて位相シフト素子2504によって適用される位相シフトパラメータから決定される。いくつかの実施形態において、位相シフトパラメータは、メモリ又は他の記憶装置(例えば、制御器2509の部分であり得るか、又は、それとは別個であり得るメモリなど)において決定及び格納される。いくつかの実施形態において、位相シフトパラメータは、PWM生成装置の特定の用途によって必要とされる信号デューティサイクル及び位相シフトに基づいて決定されるということを理解されたい。これらのパラメータは、制御器2509内、又は別個の外部制御器/メモリ内に事前に格納され得る。典型的には、位相シフトパラメータは、特定の用途に応じて動的に調節される必要があるため、外部システム制御器は、システムからの様々な入力に基づいてこれらのパラメータを推測/計算して、それらをPWM制御器2509に渡すという任務を課せられ得る。
[00182]そのようなものとして、当業者は、参照信号2502に対する生成されたPWM信号2508の所望の位相シフト及びパルス幅が、所望の位相シフト及びパルス幅を達成するために必要な位相シフトパラメータを選択することにより達成され得るということを理解するものとする。
[00183]実施形態において、制御器2509は、生成されたPWM信号2508の所望の位相シフト及びパルス幅に基づいて、それぞれの位相シフト素子2504のための位相シフトパラメータを決定するように構成され得る。例えば、制御器2509は、参照信号2502に対する生成されたPWM信号2508の所望の位相シフト及びパルス幅を決定するように構成され得る。所望の位相シフト及びパルス幅に基づいて、制御器2509は、経験的又は分析的技術を使用して位相シフトパラメータを決定することができる。より詳細には、位相シフトパラメータは、1つ又は複数の位相シフト素子2504のために、フィードバックもしくはフィードフォワード技術、又は両方の組み合わせに基づいて決定され得、その結果として、位相シフト素子が、位相シフト信号2510を生成し、そしてこの位相シフト信号2510が、参照信号2502に対する所望の位相シフト及びパルス幅を有するPWM信号2508を生成するために使用され得る。
[00184]さらに、本明細書内以下に詳細に説明されるように、受信した位相シフトされた信号2510に従ってPWM信号2508を生成することにより、生成された各PWM信号2508のパルス幅及び位相は、動作周波数(例えば、参照信号2508の周波数)によって影響を受けない恣意的に細かい分解能により0°~360°の範囲にわたって独立して調節され得る。生成されたPWM信号2508は、参照信号周波数の広い変調範囲について、参照信号2502への位相及び周波数ロックを維持することができる。実施形態において、PWM生成装置100は、高周波数及び超高周波数用途のために正確かつ動的に調節可能なPWM波形を生成するのに好適である。PWM生成装置100は、PSIMベースのチューニング可能整合ネットワーク及びPSIM増幅器など、参照信号2508が何らかの無線周波数(「RF」)入力源から導出され、それに対してPWM信号の精密なタイミングが維持されなければならないという用途において特に価値を有する。
[00185]これより図25Bを参照すると、PWM生成装置(例えば、図25と併せて説明されるPWM生成装置2500など)によって生成される例示的なPWM信号Q(θ)2508の一部分は、一対のパルス2508a、2508bを有する。パルス2508a、2508bの各々は、パルス幅w2512を有し、参照信号VREF(θ)2502に位相及び周波数がロックされる。PWM信号Q(θ)2508は、図25Aと併せて上で論じられるように生成され得る。
[00186]図25Bの例示的な実施形態において、生成されたPWM信号Q(θ)2508は、参照信号VREF(θ)2502に対する位相シフトφを有する(参照番号2514により識別される)。ここでは、位相シフトφ2514は、PWM信号Q(θ)2508の立ち上がりエッジと参照信号VREF(θ)の負から正への遷移との間と定義される。PWM位相シフトのこのような定義は、本開示全体にわたって使用されるということに留意されたい。図25Bに例証される位相シフト2514は、正の位相シフトと見なされる。位相シフトの定義は、同じ周波数における2つの正弦波信号間においてのみ真に固有であるということにも留意されたい。図25BにあるようなPWMと正弦波信号との関係性を説明するとき、位相シフトの定義は恣意的である。本明細書で使用される位相シフト定義は、単に簡便性の目的のために選択される。しかしながら、所望の場合、図25B内の2つの信号間の関係性を固有に説明する定義である限りは、位相シフトを任意の他の方法で定義することができる。そのような場合、1つの定義に基づく位相シフトは、一般性を失うことなく別の定義に基づく位相シフトに常に変換され得る。位相シフト定義は、回路実装形態に影響を及ぼさない。上で論じられるように、当業者は、参照信号2502に対する所望のパルス幅w2512及び位相シフトφ2514が、位相シフト素子2504が所望の位相シフトを達成するために必要な、PWM生成装置2504に提供される位相シフトパラメータの選択値を介して達成され得るということを理解するものとする。
[00187]これより図26を参照すると、PWM生成装置回路2600は、参照信号2602の処理が並列で発生するように結合される一対の位相シフト素子2016、2018を含む。そのような構造は、本明細書では「並列構造」と称される。
[00188]位相シフト素子2620、2622は、図25と併せて上に説明される位相シフト素子2504a~2504Nと同じ、又は同様であり得る。並列構造では、少なくとも2つの位相シフト素子の入力は、参照信号2502と同じ、又は同様であり得る共通参照信号(ここでは参照信号2602)を受信するように構成される。各位相シフト素子2616、2618は、受信した参照信号2602、及び1つ又は複数の制御器(図25と併せて上に説明される制御器2509など)から提供され得る制御信号2620、2632から提供される受信した既定の位相シフトパラメータに基づいて、その出力において、それぞれの位相シフトされた信号を生成するように構成される。位相シフト素子2616、2618は各々、制御器信号2620、2622のそれぞれに含まれるそれぞれの位相シフトパラメータに従って、受信した参照信号2602に位相シフトを適用することによって、位相シフトされた信号を生成するように構成される。
[00189]実施形態によると、各位相シフト素子2616、2618は、制御信号2620、2622のそれぞれを受信するように構成され得る。制御信号2620、2622は、それぞれの位相シフト素子2616、2618の各々のための1つ又は複数の既定の位相シフトパラメータを含み得る。実施形態において、制御信号2620、2622は、限定されるものではないが、DSP、コンピュータ、マイクロプロセッサ、マイクロコントローラ、又はそれらの任意の組み合わせなどの処理回路によって生成され得る。
[00190]図26の例示的な実施形態において、位相シフト素子2616は、φの位相シフトを含む位相シフトパラメータを含む制御信号2620を受信するように構成される。さらに、位相シフト素子2618は、φの位相シフト及びwのパルス幅を含む位相シフトパラメータを含む制御信号2622を受信するように構成され得る。位相シフト素子は、そのそれぞれの出力において、位相シフトされた信号A、Bを生成する。
[00191]波形コンバイナ2606は、位相シフト素子2616、2618の出力において生成される位相シフトされた信号A、Bを受信するように構成される。波形コンバイナ2606は、波形コンバイナ2506(図25A)と同じ、又は同様であり得る。波形コンバイナ2606は、そこに提供される位相シフトされた信号A、Bに応答して、PWM信号2608を生成する。PWM信号2608は、位相シフト素子2616によって生成される受信した位相シフトされた信号A及び位相シフト素子2618によって生成される位相シフトされた信号Bに従って位相シフト及びパルス幅特性を有する。
[00192]図26の例示的な実施形態において、位相シフトされた信号A及びBは、参照信号2602に位相ロックされ、それらが生成された位相シフト素子のそれぞれの位相シフト値(φ及びw+φ)に従って位相シフトされる。実施形態において、位相シフトされた信号A及びBは、次いで、パルス幅w、及び参照信号2602に位相ロックされる位相φを有するPWM信号2608を合成するために、例えば、波形コンバイナ2606により、適切に組み合わされ得る。当業者は、位相シフト素子2616、2618が所望のPWM波形2608を生成するために必要な位相シフトの量は、波形コンバイナ2608の実際の実装形態に大きく依存するということを理解するものとする。
[00193]図26は、2つのみの位相シフト素子を有する並列構造を示すが、並列構造は、3つ以上の位相シフト素子を使用して実装され得るということに留意されたいということを理解されたい。位相シフタ回路に含まれる位相シフト素子の数は、特定の用途の必要性に従って選択される。PWM生成装置に含まれるべき位相シフト素子の数を選択する際に検討すべき因子としては、PWM波形が単一期間中に有するべき立ち上がり/立ち下りエッジの数が挙げられるが、これに限定されない。簡単に言うと、各位相シフト素子は、PWM波形の1つの立ち上がり又は立ち下がりエッジの位置を、その期間の始まりに関連して、制御する。例えば、図26では、PWM波形は、期間毎に単一のパルスを有し、故にそれは、1つの立ち上がりエッジ及び1つの立ち下がりエッジを有し、位相シフト素子2616は、立ち上がりエッジの位置を設定し、位相シフト素子2618は、立ち下がりエッジの位置を設定する。期間毎に2つ以上のパルスが必要とされ得るより複雑なPWM波形においては、より多くの立ち下がり及び立ち上がりエッジが必要とされ、より多くの位相シフト素子が、すべてのエッジを制御するために必要とされる。例えば、図28では、Qは、単一期間毎に繰り返す2つのパルス、つまり期間内に合計で4つのエッジを有する。故に、これらのエッジの各々の相対位置を制御するには、4つの位相シフト素子が必要とされる。
[00194]必要最低限よりも多くの位相シフト素子を有する別の理由は、システム冗長及び信頼性である。例えば、図26では、追加の冗長的な位相シフト素子(2616と同一)が、信号Aの別のコピーを生成するために実装され得る。位相シフト素子のうちの1つが故障した場合、波形コンバイナは、信号Aの他のコピーを自動的に選択することができる。
[00195]これより図27を参照すると、PWM生成装置回路2700、又はより簡潔には、PWM生成装置は、一対の位相シフト素子2716、2718を含み、位相シフト素子のうちの第1の1つ(ここでは位相シフト素子2716)が、参照信号2702を受信するように構成される入力を有し、波形コンバイナ2706の入力及び第2の位相シフト素子(ここでは位相シフト素子2718)の入力の両方に結合される出力を有する。第2の位相シフト素子の出力は、波形コンバイナ2706の第2の入力に結合される。そのような構造は、本明細書では「カスケード構造」と称される。
[00196]カスケード構造では、位相シフト素子2504(図1)と同じ、又は同様であり得る第1の位相シフト素子2716は、その入力において参照信号2702を受信するように構成される。第1の位相シフト素子2716は、参照信号2702及びそれぞれの既定の位相シフトパラメータ(例えば、図25Aと併せて上に説明される制御器2509などの制御器によって提供される)に基づいて、その出力において、位相シフトされた信号Aを生成するように構成される。例えば、位相シフト素子2716は、既定の位相シフトパラメータに従って参照信号2702の位相をシフトすることによって、位相シフトされた信号Aを生成するように構成され得る。
[00197]図26に関して上で論じられるように、位相シフト素子は、既定の位相シフトパラメータを含む制御信号を受信するように構成され得る。例えば、図27の例示的な実施形態において、位相シフト素子2716は、位相シフトパラメータφを含む制御信号2720を受信するように構成される。
[00198]カスケード構造は、第2の位相シフト素子2718をさらに含み、この第2の位相シフト素子2718は、その入力において、位相シフト素子2716によって生成される位相シフトされた信号Aを受信するように構成される。第2の位相シフト素子2718は、位相シフトされた信号A及びそれぞれの位相シフトパラメータに基づいて、その出力において、位相シフトされた信号Bを生成するように構成される。例えば、図27の例示的な実施形態において、位相シフト素子2718は、ここでは(φ+w)として示される既定の位相シフトパラメータに従って、位相シフトされた信号Bの位相をシフトすることによって、位相シフトされた信号Bを生成するように構成される。
[00199]波形コンバイナ2506(図25A)と同じ、又は同様であり得る波形コンバイナ2706は、位相シフト素子2716、2718の出力において生成される位相シフトされた信号を受信し、参照信号2702に対する所望のパルス幅及び位相シフトを有するPWM信号2708を生成するように構成される。
[00200]図27の例示的な実施形態において、位相シフト素子2716、2718は、参照信号2702に位相ロックされ、かつそれぞれ位相シフトφ及びφ+wだけ参照信号2702に対して位相シフトされる位相シフトされた信号A及びBを生成するように構成される。しかしながら、カスケード構造にある位相シフト素子2716、2718は、φ及びwのみの位相シフトをもたらす(すなわち、位相シフト素子2716が位相シフトφをもたらし、位相シフト素子2718が位相シフトwをもたらす)。その一方で、並列構造では、位相シフト素子は、参照信号をφ及びφ+wだけ位相シフトする(例えば、図26では、位相シフト素子2616が、位相シフトφをもたらし、位相シフト素子2618が位相シフトφ+wをもたらす)。
[00201]一般に、同じPWM波形を生成する場合、並列構造にある位相シフト素子は、カスケード構造にあるものと比較して、より大きい位相シフトをもたらし、より広い位相シフト範囲にわたって動作することができる必要がある。
[00202]その一方で、カスケード構造では、生成されたPWM波形は、並列構造で生成されるPWM波形と比較して、より多くのジッタに悩まされ得る。どちらのシステム構造を選択するかは、特定の用途、及び生成されたPWM波形の要件、並びにそれらを実装するのに利用可能な回路の特性を含むが、これらに限定されない、様々な因子に依存する。各位相シフト素子が生成することができる位相シフトの範囲は、カスケード構造対並列構造の選択において重要な決定因子であるが、PWM生成装置の動的挙動及び過渡応答もまた、生成装置構造に大いに依存する。
並列構造は、PWM波形の立ち上がり及び立ち下がりエッジが調節され得るダイナミクスを独立して制御することを可能にする。その一方でカスケード構造では、PWM波形のパルスを制御することができるダイナミクスは、すべての位相シフト素子の動的応答の組み合わせである。
[00203]図25Bに示されるものなどの単一パルスPWM波形(すなわち、周期参照信号2502のサイクル毎に1つのPWMパルス)を生成する場合、2つの位相シフト素子を有する構造で十分である(図26及び図27を参照)。しかしながら、より多くの位相シフト素子を採用することによって、複数のパルスを有する波形、及び複数の関連PWM信号(例えば、多スイッチ増幅器又は変換器内の複数のスイッチを駆動するために使用され得るような)を含む、さらにいっそう洗練されたPWM信号を生成することができる。
[00204]これより図28を参照すると、PWM生成装置2800は、二重パルスPWM波形2808を生成するように構成され、各々が波形コンバイナ2806の入力に結合される出力を有する少なくとも4つの位相シフト素子2824~2830を含む。位相シフト素子2824、2826の第1のセットは各々、それらのそれぞれの入力において参照信号2802を受信するように構成される。位相シフト素子2824、2826は各々、参照信号2802及びそれぞれの位相シフトパラメータに従って、それらのそれぞれの出力において、位相シフトされた信号を生成するように構成される。例えば、図28の例示的な実施形態において、位相シフト素子2824は、位相シフト素子2824のそれぞれの位相シフトパラメータ(φ)に従って、参照信号2802の位相をシフトすることによって、その出力において、位相シフトされた信号を生成するように構成される。同様に、位相シフト素子2826は、位相シフト素子2826のそれぞれの位相シフトパラメータ(φ+α+γ)に従って、参照信号2802の位相をシフトすることによって、その出力において、位相シフトされた信号を生成するように構成される。
[00205]位相シフト素子2828、2830の第2のセットは各々、それらの入力において、位相シフト素子2824、2826の第1のセットのそれぞれによって生成される位相シフトされた信号を受信するように構成される。例えば、図28の例示的な実施形態において、位相シフト素子2828は、その入力において、位相シフト素子2824によって生成される位相シフトされた信号を受信するように構成され、位相シフト素子2830は、その入力において、位相シフト素子2826によって生成される位相シフトされた信号を受信するように構成される。
[00206]第2のセットの位相シフト素子2828、2830は各々、第1のセットの位相シフト素子によって生成される位相シフトされた信号及びそれぞれの位相シフトパラメータに基づいて、それらのそれぞれの出力において、位相シフトされた信号を生成するように構成される。例えば、図28の例示的な実施形態において、位相シフト素子2828は、位相シフト素子2828の入力に提供される位相シフト素子2824によって生成される位相シフトされた信号の位相をさらにシフトすることによって、位相シフトされた信号を生成するように構成される。位相シフト素子2828は、そこに提供される信号の位相を、(∝)の位相だけシフトする。
[00207]同様に、位相シフト素子2830は、位相シフト素子2830のそれぞれの位相シフトパラメータ(β)に従って、位相シフト素子2826によって生成される位相シフトされた信号の位相をシフトすることによって、位相シフトされた信号を生成するように構成される。
[00208]波形コンバイナ2806は、その入力において、位相シフト素子2824~2830の出力において生成される位相シフト信号を受信し、そこに提供される信号を組み合わせ、受信した位相シフト信号に従ってPWM信号2808を生成する。実施形態において、PWM信号2808は、参照信号2802に対する第1のパルス幅及び位相シフト並びに参照信号2802に対する第2のパルス幅及び位相シフトを有する二重パルスPWM波形(すなわち、参照信号波形の単一サイクル内で発生する一対のパルス)である。
[00209]位相シフト素子の2つのセットを使用してPWM信号2808を生成することによって、二重パルスPWM波形を生成することが可能である。図28の例示的な実施形態において、PWM波形2808は、参照信号2802への位相及び周波数ロックを維持したまま、パルス幅α及びβを伴う動的かつ独立して制御された位相φ、及びパルス間の間隔γを含む。
[00210]この挙動を達成する1つの可能な方法は、この例における波形コンバイナを、その4つの入力のうちの1つが負から正への遷移を経るときにはいつもその出力Qをトグルするように設計することである。例えば、REFがθ=0において負から正への遷移を経るとき、Qが論理低であるとする。出力信号Qのレベルは、位相シフト素子2824の出力が、出力信号Qが論理高にトグルする点であるθ=において、負から正への遷移を経るまで低いままである。出力信号Qは、位相シフト素子2828の出力の負から正への遷移がQをリセットする点である(∝度の間、論理レベル高のままである。同様に、位相シフト素子2826及び2830の出力における負から正への遷移は、幅βの別のパルスが、γのパルス間隔を伴って最初のパルスの後に続くことを引き起こす。この方式では、非常に複雑な多重パルスPWM波形が、参照信号入力に位相及び周波数ロックされたままで生成され得る。図28の例では、位相シフト素子の並列及びカスケードの両方が採用され、すなわち、それは、ハイブリッド構造である、ということに留意されたい。
[00211]これより図29を参照すると、PWM生成装置2900は、並列構造で結合される一対の位相シフト素子2916、2918を含む。位相シフト素子2916、2918は、図25A及び図26と併せて上に説明される位相シフト素子と同じ、又は同様であり得る。PWM生成装置2900はまた、位相検出器2932を含み、この位相検出器2932は、その入力において参照信号の一部分を受信する。位相検出器2932はまた、その入力において、波形コンバイナ2906の出力からフィードバック信号を受信する。位相検出器2932の出力は、位相シフト素子2916、2918に結合される。
[00212]実施形態において、位相検出器2932は、参照信号2902の一部分及びPWM出力信号2908の一部分を受信するように構成され、PWM信号2908と参照信号2902との間の位相をモニタする(すなわち、測定、検出、計算、又は別途決定する)ように構成される。位相検出器2932は、2つ以上の信号の位相を検出及び比較するように構成されるアナログ及び/又はデジタル回路を含み得、またDSP、マイクロプロセッサ、コンピュータ、マイクロコントローラを含み得る。
[00213]波形コンバイナ2908は、波形コンバイナ2508(図25)と同じ、又は同様であり得る。実施形態において、波形コンバイナ2908の回路と関連付けられた著しい伝搬遅延が存在し得る。そのような伝搬遅延は、波形コンバイナの2908の出力の位相変調を結果としてもたらす(すなわち、波形コンバイナの出力信号の位相は、参照信号2902とPWM波形2902との間の位相ロックを阻止し得る周波数変動を有し得る。実施形態において、位相検出器2932は、PWM信号2908と参照信号2902との間の位相を位相閾値と比較するように構成され得る。位相閾値は、PWM信号2908と参照信号2902との間の位相が大きくなりすぎたことを示す位相の値に対応する。言い換えると、位相閾値は、PWM信号2908及び参照信号2902がもはや位相ロック状態にないことを示す値を含み得る。
[00214]実施形態において、位相検出器2932は、PWM信号2908及び参照2902がもはや位相ロック状態にないことが決定されるとき、1つ又は複数の位相補正信号を生成するように構成され得る。位相補正信号は、PWM信号2908及び参照信号2902を位相ロック状態に置くために、それぞれの位相シフト素子の1つ又は複数の位相シフトパラメータに対する調節を示すデータを含み得る。したがって、位相補正信号は、PWM信号2908及び参照信号2902がもはや位相ロック状態にないことを引き起こす伝搬遅延を補正するためのデータを含む。
[00215]実施形態において、各位相シフト素子2916、2918は、位相補正信号を受信し、位相補正信号に応答して、その位相シフトパラメータを調節するように構成される。位相シフト素子2916、2918の位相シフトパラメータを調節することによって、位相シフト素子2916、2918によって生成される位相シフトされた信号もまた調整される。PWM信号2902は、受信した位相シフト信号に従って波形コンバイナ2908によって生成されるため、位相シフトパラメータを調節することにより、波形コンバイナ2906によって生成されるPWM信号2902における補正が可能になる。
[00216]これより図30を参照すると、PWM生成システム3000は、複数のPWM生成装置3036a~3036Nを含み、これらの各々は、それぞれ図25A、図26、図27、図28、及び図29と併せて上に説明されるPWM生成装置2500、2600、2700、2800、2900のいずれかと同じ、又は同様であり得る。各PWM生成装置3036a~Nは、参照信号3002を受信するように構成される。
[00217]図30の例示的な実施形態において、各PWM生成装置3036a~Nは、少なくとも2つの位相シフト素子3016a~N、3018a~Nを含み、これらの位相シフト素子は、参照信号3002、及び各位相シフト素子3016a~N、3018a~Nと関連付けられた位相シフトパラメータに基づいて1つ又は複数の位相シフトされた信号を生成するように構成される。
[00218]例えば、PWM生成装置3036aは、位相シフト素子3016a、3018aを含み、これらの位相シフト素子は、参照信号3002、及び位相シフト素子3016a、3018aと関連付けられた位相シフトパラメータに基づいて2つ以上の位相シフト信号を生成するように構成される。位相シフト素子A~N 3016a~N、3018a~Nによって生成される各位相シフトされた信号は、それぞれのPWM信号3008a~Nを生成するために、それぞれの波形コンバイナ3006a~Nに提供される。
[00219]この方法では、参照信号3002に周波数及び位相ロックされる複数のPWM信号3008a~Nが、生成され得、各PWM信号3008a~Nは、参照信号3002に対するそれぞれのパルス幅及び位相シフトを有する。
[00220]実施形態において、各位相シフト素子3016a~N、3018a~Nは、制御器3034から位相シフトパラメータを受信するように構成される。制御器3034は、限定されるものではないが、DSP、コンピュータ、マイクロプロセッサ、マイクロコントローラ、又はそれらの任意の組み合わせなどの処理回路を含み得る。実施形態において、制御器3034は、1つ又は複数の所望のPWM信号3008のための参照信号3002に対する所望のパルス幅及び位相シフトを含む入力を受信するように構成される。所望のPWMパルス幅/位相はまた、ユーザによって供給される入力であり得るか、又はメモリ内の何らかのルックアップテーブルにおいて事前に決定され、格納され得るということを理解されたい。
[00221]しかしながら、典型的には、所望のパルス幅及び位相は、インピーダンスレベルであるにしろ、システム内の何らかの他の測定された電圧/電流/電力信号にしろ、ある種のシステムフィードバックに関連して、制御器によって決定されることになる。実施形態において、制御器3034は、例を挙げると、コンピュータ、マイクロコントローラ、プロセッサ、グラフィックユーザインターフェース、対話装置(すなわち、キーボード、マウス、タッチスクリーンなど)、又はそれらの任意の組み合わせなどから、参照信号3002に対する所望のパルス幅及び位相シフトを含む入力を受信することができる。参照信号3002に対するこれらの所望のパルス幅及び位相シフトに基づいて、制御器3034は、所望のパルス幅及び位相シフトを達成することが必要な各位相シフト素子のための位相シフトパラメータを決定し、それらをそれぞれの位相シフト素子に提供するように構成される。
[00222]制御器3034に位相シフトパラメータを決定させ、それらを所望のパルス幅及び位相シフトを達成することが必要な各位相シフト素子に提供させることによって、PWM生成システム300によって生成される各PWM波形3008A~Nは、制御器3034によって動的かつ独立して調節され得る。多くの用途において、互いに対して適切に同期される複数のPWM波形を生成する必要性がある。これは、2つ以上のスイッチ間で正確に転換する必要のある多くの種類の変換器においては特に注目される。例えば、ハーフブリッジにおけるスイッチを駆動することは、各遷移について制御可能なデューティ比及び別個に制御可能な不感時間を伴う2つのPWM波形の生成を必要とする。各PWM波形の位相φ及びパルス幅wの両方は、制御器によって動的かつ独立して調節され得る。
[00223]当業者は、図30の例示的な実施形態が、N個すべてのPWM生成装置3036a~Nが並列構造(図26)に基づいていることを示すが、カスケード構造、又はそれら2つの任意の組み合わせなど、他の構造が使用され得ることを理解するものとする。用途の特定の要件に応じて、異なる構造及び/又は実装形態を有するPWM生成装置が、互いに接続され、共通参照信号を供給され得る。
[00224]当業者は、特定のPWM生成構造の特性が、位相シフト素子及び波形コンバイナの実装形態詳細に大きく依存することに留意するものとする。以下に論じられるように、IQ変調器及び位相ロックループの両方に基づいた位相シフト素子実装形態を有するPWM生成構造。IQ変調器及び位相ロックループに基づいた設計は、多くの場合、周波数変動による位相シフト変調を防ぎながら広い動作周波数範囲にわたって位相シフトを制御することを可能にする。当業者は、プログラム可能な/電圧制御される遅延線及び遅延ロックループなど、位相シフト素子を実装するための他の可能な方法が存在することに留意するものとする。
[00225]図31~図35に関して、PWM生成装置の実施形態は、IQ変調器により実装される位相シフト素子に基づいて提供される。実施形態において、IQ変調器は、RF搬送波信号が、様々な範囲の振幅、周波数、及び位相変調動作に従って変調されることを可能にする。
[00226]これより図31を参照すると、PWM生成回路3100は、局部発振器(LO)信号3140を受信するように構成される第1の入力を有する振幅及び位相シフト回路3152を含むIQ変調器として実装される。PWM生成回路は、一対の任意選択の増幅器3144、3146をさらに備える。この例示的な実施形態において、増幅器のうちの第1のものは、同相信号成分I(本明細書ではIBBとも称され、参照番号3138で識別される)を受信するように構成され、一対の増幅器のうちの第2のものは、直交位相信号成分Q(本明細書ではQBBとも称され、参照番号3140で識別される)を受信するように構成される。増幅器3144、316は、そこに提供されるIQ信号のそれぞれを受信し、適切に増幅された信号を一対のミキサ(又は乗算器)3418、3150のそれぞれの入力に提供する。ミキサ3148、3150は、それらの第2の入力において、適切に位相及び振幅調節されたLO信号を、振幅及び位相シフト回路3152から受信する。ミキサ3148、3150の出力は、加算回路3154の入力に結合される。加算回路3154は、そこに提供される信号を適切に加算し、位相シフト信号3110を提供する(その例は、上の図25Bと併せて例証及び説明される)。
[00227]したがって、IQ変調器は、参照信号2502と同じ、又は同様である信号であり得る局部発振器(「LO」)3140を受信するように構成される。IQ変調器3100は、LO3140を2つの直交信号成分I3138及びQ3132に分割するように構成される。信号成分I3138は、LO3140に対する同相成分を表し、言い換えると、成分I3138及びLO3140は、同じ位相を有する。成分Q3132は、LO3140に関連する位相シフトを有するLO3140の直交成分を表す。例えば、成分Q3132は、LO3140に対して90°又はπ/2ラジアンの位相シフトを有し得る。
[00228]実施形態において、LO3140から導出される1つ又は複数の信号は、振幅及び位相シフト回路3152によって生成され得る。振幅及び位相シフト回路3152は、LO3140から導出される1つ又は複数の信号を生成するために、LO3140の位相及び/又は振幅をシフトするように構成されるアナログ及び/又はデジタル回路を含み得る。実施形態において、振幅及び位相シフト回路3152は、成分I3138(IBB)に印加されるべきLO3140から導出される信号、及び、成分Q3132(QBB)に印加されるべきLO3140から導出される信号を生成するように構成される。実施形態において、振幅及び位相シフト回路3152は、LO3140の所望の位相シフトを達成するために、ベースバンド信号を生成するように構成される。
[00229]実施形態において、成分I3138は、乗算器3148に提供される。いくつかの実施形態において、成分I3138は、乗算器3148に提供される前に、まず、増幅器3144に提供され得る。増幅器3144、3146は、一般に、任意の入力信号調整、バッファリング又は増幅/減衰に使用され得るということを理解されたい。この例示的な実施形態では、回路3144、3146は、増幅器として概略的に例証されるが、回路3144/3146の実際の機能は、IQ変調器の特定の実装形態に大きく依存するということを理解されたい。さらに、振幅及び位相シフト回路3152によって生成されるLO3140から導出される信号もまた、乗算器3148に提供される。乗算器3148は、成分I3138、及びLO3140から導出される信号を乗算して、その積を加算器3154に提供するように構成される。同様に、成分Q3142は、乗算器3150に提供される。いくつかの実施形態において、成分Q3142は、乗算器3150に提供される前に、増幅器3146に提供され得る。さらに、振幅及び位相シフト回路3152によって生成されるLO3140から導出される第2の信号は、乗算器3150に提供される。乗算器3150は、成分Q3142、及びLO3140から導出される信号を乗算して、その積を加算器3154に提供するように構成される。各乗算器3148、3150は、2つ以上の信号を一緒に乗算するように構成されるアナログ及び/又はデジタル回路を備える。
[00230]加算器3154は、2つ以上の信号を一緒に合計するように構成されるアナログ及び/又はデジタル回路を含む。加算器3154は、乗算器3148及び乗算3150によって提供される積を合計することによって、位相シフトされた信号3110を生成するように構成される。言い換えると、加算器3154は、LO3140並びに生成されたベースバンド信号IBB及びQBBに従って、位相シフトされた信号を生成するように構成される。
[00231]実施形態において、IQ変調器の出力は、以下のように表現され得る。
[00232]式中、RF(t)は、IQ変調器によって生成される位相シフトされた信号を表す。
[00233]簡便性の目的のため、LO3140は、2つの直交するcos(ωt)及び-sin(ωt)信号に分割されるものと仮定する。LO3140内の任意の絶対位相オフセットは、位相シフトされた信号内に同一の絶対位相オフセットを結果としてもたらす。
[00234]EQ1が示すように、IBB
2+QBB
2を一定に保ち、QBB対IBBの比を調節することによって、位相シフトθは、一定のRFの大きさを維持しながら、局部発振器入力とRF出力との間で制御され得る。実施形態において、IQ変調器を、この方式で、厳密には位相変調器として、使用することは、PWM生成に必要とされる位相シフト素子を実装するのに特に好適である。
[00235]これより図32を参照すると、例となるI/Q変調のフェーザ図(すなわち、極座標プロット)が提供される。極座標内に表されるのは、プロットの、Y軸に沿ったQBB3242、及びX軸に沿ったIBB3238であり、I/Q変調器によって生成される位相シフトされた信号3210が、2つの間のフェーザとして表されている。図32から分かるように、IBB3238は、本質的に、位相シフトされた信号フェーザの実数成分を制御する一方、QBBは、その虚数成分を設定する。したがって、当業者は、2つのベースバンド信号IBB及びQBBを適切に制御することによって、位相シフトされた信号3210の振幅及び位相の両方を独立して変調することができるということを理解するものとする。実施形態において、周波数変調もまた、出力の位相を適切に変調することによって可能である。
[00236]図32から分かるように、IBB
2+QBB
2を一定に保ち、QBB対IBBの比を調節すると、位相シフトθは、位相シフトされた信号の大きさを一定に維持しながら、LO3240入力と位相シフトされた信号出力3110との間で制御され得る。IQ変調器を、この方式で、厳密には位相変調器として、使用することは、PWM生成に必要とされる位相シフト素子を実装するのに特に好適である。
[00237]PWM波形の位相は、ベースバンド入力I及びQの固定のセットでは周波数により変化し得るが、パルス幅11’(電気的度合い)は一定のままであり、周波数変調によって影響されないということに留意されたい。これは主に、(本明細書では並列構造と称される)図33の構造の対称な構造及び均衡した経路遅延に起因する。
[00238]図33内の2つのIQ変調器の帯域通過フィルタが同一の周波数-位相応答を有する場合、周波数変動は、IQ1及びIQ2の両方に同一の位相オフセットを引き起こすということも理解されたい。しかしながら、PWM波形のパルス幅は、REF信号に対する2つの論理ゲート入力の差動位相に等しい。したがって、IQ1及びIQ2から出力Qへの伝搬遅延も整合される場合、周波数変調は、論理ゲート入力への共通モード位相シフトを引き起こすだけであり、故に、パルス幅wに影響を及ぼさない。これが、波形コンバイナの実装形態について、共通パッケージにおいて整合した伝搬遅延を有する比較器を使用する1つの理由である(すなわち、比較器は、同じ集積回路パッケージ内に実装され、故にそれらは、ほぼ整合した伝搬遅延を結果としてもたらす同様の製造プロセス変数及び温度にさらされる)。
[00239]当業者は、一定のベースバンド入力I及びQについて、周波数によるPWM波形位相φの変調が、特定の用途では望ましくない場合、いくつかの手法がこの問題を緩和するために追及され得るということを理解するものとする。例えば、I及びQは、φにおける任意の位相誤差を補正するために、周波数変動に応答してチューニングされ得る。しかしながら、この手法は、IQ変調器の周波数-位相応答、及び波形コンバイナ回路と関連付けられた伝搬遅延の正確な測定を必要とする。さらには、I及びQ信号を合成する制御器は、動作周波数の経過を追わなければならず、これは、いくつかの用途においては望ましくなく、面倒な場合がある。
[00240]位相シフト素子の正確な位相制御を達成するために、ルックアップテーブルが、制御器3034と同じ又は同様の制御器内に実装され、制御器が、ベースバンドI及びQ値のセットを、位相シフト素子のIQ出力とその参照信号との間の位相シフトにマッピングする。
[00241]例となる実施形態において、I及びQ値は、12ビットOACにより合成されるため、それらは、4096個の離散値のうちの1つのみを取ることができる。ルックアップテーブルを作成するために、ベースバンド入力のうちの一方は、そのデジタル範囲全体にわたって掃引される一方、他方は、(I)によって示されるようにI2+Q2の大きさを大体一定に保つように調節される。REFとIQとの間の位相シフトは、4096対のベースバンド入力の各々について測定され、ルックアップテーブル内に格納される。この制御手法は、DAC伝達関数における任意の非線形性、IQ変調器のベースバンドチャネルの利得における不整合、及び特定の動作周波数における出力帯域通過フィルタの挿入位相を補正する。
[00242]これより図33を参照すると、PWM生成装置3300は、示されるように一対のIQ変調器として実現される1つ又は複数の位相シフト素子を含む。PWM波形が同期される参照信号は、両方のIQ変調器に供給され、それらの局部発振器入力として機能する。マイクロコントローラにより制御される一対のDACは、各IQ変調器についてI及びQ信号のための適切な値を合成し、こうしてREF信号に対するそれらの出力IQ1及びIQ2の位相シフトを制御するために使用され得る。
[00243]図33の例示的な実施形態において、PWM生成装置3300は、一対の比較器、及びここではANDゲートとして提供されるゲートとして示される単一の論理ゲートにより実装される波形コンバイナ3306を含む。図33に示される例となる実装形態において、論理ANDゲートは、1つの反転入力を有するということを理解されたい。ゲートは、回路複雑性を簡略化するためだけにこのように示される。しかしながら、現実には、回路は、その入力のうちの1つにおけるNOTゲートと一緒に、2つの非反転入力を伴うANDゲートにより実装され得る。
[00244]同じ回路機能を実装するための別の方法は、比較器3368の+/-接続(その出力を無効にする)を反転(すなわち、フリップ)すること、及び2つの比較器の出力を2つの非反転入力を伴うANDゲートに供給することである。実際、後者は、本発明のプロトタイプの構築に使用した実際の回路実装形態である。波形コンバイナ3306の出力Qは、信号IQ1が正であり、信号IQ2が負である間のみ、アサートされる(論理高)。したがって、パルス幅w及び位相φを有するPWM波形を生成するためには、IQ変調器出力IQI及びIQ2は、それぞれφ及びφ+wだけREF信号に対して位相シフトされなければならない。
[00245]w及びφが制御され得る分解能は、DACが2つのIQ変調器のI及びQ入力を合成することができる分解能に依存するということを理解されたい。図33内の波形コンバイナの実装形態は、出力PWM波形のパルス幅を最大1800に制限し、これは、IQ1及びIQ2が1800位相ずれであることに対応するということに留意されたい。しかしながら、以下に説明されるように、この制限は、波形コンバイナの異なる実現形態により緩和され得る。
[00246]1つの実施形態において、単一の位相シフト素子のIQ変調器ベースの実装形態は、差動ベースバンドI及びQ入力並びに差動LO入力を有するIQ変調器の統合された実現形態を提供するLTC5598(アナログデバイセズ株式会社)チップを利用する。I及びQ入力における差動電圧は、電流に変換され、そしてこの電流が、二重平衡型ミキサを駆動する。これらのミキサの出力は、加算され、バッファに印加され、このバッファが、差動ミキサ信号を50nのシングルエンドのバッファされたRF出力に変換する。LTC5598は、PWM波形の超高速調節を可能にする400MHz超のベースバンド帯域幅をサポートすると同時に、5MHz~1600MHzの局部発振器周波数範囲にわたって動作を可能にする。I及びQ入力は、一対の12ビットDAC(AD5624、アナログデバイセズ株式会社)により合成され、それらのシングルエンド出力は、バッファされ、一対の完全な差動演算増幅器(LTC6362、リニアテクノロジー社)により差動信号に変換される。DACは、標準SPI直列インターフェースを通じてマイクロコントローラにより制御される。受動インピーダンス整合ネットワーク及びI:1バラン(TC I-I TG2+、Mini-Circuits社)は、IQ変調器の差動LO入力をシングルエンドの50n参照入力REFに変換する。
[00247]これより図34を参照すると、位相シフト命令対測定位相シフト誤差のプロットは、命令された位相シフトと、そのような命令された位相シフトに応答して達成される位相シフトとの間の良好な一致を例証する。いくつかの実施形態において、IQ変調器ベースの位相シフト素子によってもたらされる位相シフトを制御するために、適切なI及びQ入力がIQ変調器に提供されなければならない。これらの入力を決定する1つの方法は、ルックアップテーブルの使用によるものである。制御器のメモリに格納される予め決定されたルックアップテーブルは、ある特定の命令された位相シフトをもたらすために必要とされるI及びQ信号値を列挙する。このルックアップテーブルは、予め計算され得るか、又は経験的に測定され得る。図34が示すように、このルックアップテーブル手法を用いて、位相シフト素子出力の位相を制御することができる(例えば、図33の回路内の位相シフト信号IQ1及びIQ2は、命令された位相シフトの360°範囲全体にわたって0.5°以内に制御され得る)。所望の場合、制御精度は、より大きいビット数を有するDACを使用してI及びQ入力を合成することによってさらに向上され得る。
[00248]これより図35を参照すると、位相シフト命令対測定された位相シフト標準偏差(STD)のプロットは、プロトタイプ回路における達成された測定位相誤差の標準偏差を例証する。図35内の測定位相誤差の標準偏差は、プロトタイプIQ変調器ベースの位相シフト素子の出力におけるジッタの間接的測定と考えられ得る。図35は、-180°~180°範囲全体にわたって所与の命令された位相シフトに対して行われる図34内の位相誤差測定の確実性を示す。
[00249]図35は、図34の位相誤差測定を実証する重要な測定基準として機能する。
[00250]上に記載されるように、図35内の測定位相誤差の標準偏差は、位相シフト素子の出力におけるジッタの尺度と考えられ得、それは主に、参照信号内のジッタ、及び位相測定が実施されたオシロスコープ取得システムに起因する。したがって、図35は、図34内の位相誤差の測定を実証する機能を果たす。図35は、基本的に、図34に示される測定位相誤差がおよそ±0.1°以内まで正確であることを例証する。言い換えると、図34は、測定位相誤差を示し、図35は、その測定がどれくらい確かであるかを示す(標準偏差として知られるもの)。
[00251]次に説明されるのは、PWM波形生成のために位相シフト素子を実装することにおける位相ロックループ(PLL)の使用である。さらに説明されるのは、PLLを備える複数の位相シフト素子を有するカスケード型PWM生成構造の設計例である。
[00252]一般に、可変デューティサイクル波形を生成するためのPLLベースの手法は、周波数から独立して角度パルス幅(angular pulse width)及び位相φ(参照信号に対する)の両方の動的制御を可能にし、すなわち、周波数変調は、wにもφにも影響を及ぼさない。角度パルス幅は、ここでは、360°サイクル(1周期全体)の中から度数で表現されるPWM波形のパルスの幅を指す。
[00253]例えば、100n秒の周期及び25n秒のパルス幅を有するPWM波形は、90°の角度パルス幅(単一周期の4分の1)を有する。角度パルス幅のこのような概念を使用することにより、周波数を特定する必要性なしに、その周期に関連したパルスの幅を説明することができる。これは、PWM波形を説明するために0~100%デューティサイクルを使用する概念にいくらか類似する。
[00254]これより図36を参照すると、可変デューティサイクル波形を生成することができる回路3600は、一対の位相シフト素子3604a、3604bを備える位相シフト回路3604を含む。位相シフト素子3604a、3604bは各々、PLL3616、3618を備え、PLL3616のうちの第1のものは、参照信号3602を受信するように構成される入力3616aを有する。PLL3616は、その出力3616bにおいて、位相シフトされた信号Aを提供する。PLL出力3616bは、信号経路を通じて、波形コンバイナ3606の第1の入力に結合される。PLL出力信号Aの一部分はまた、第2のPLL3618の入力3618a、並びに時間遅延回路3674を通じてPLL3616のフィードバック入力3616c、の両方に結合される。したがって、第1及び第2の位相シフト素子3604a、3604bは、第1の位相シフト素子3604aによって生成される位相シフトされた出力信号が、第2の位相シフト素子3604bの参照信号(すなわち、入力信号)として機能するように結合される。したがって、位相シフト素子3604a、3604bは、いわゆる「カスケード」構造で結合されると言われる。
[00255]時間遅延素子3674は、PLL3616のフィードバック経路内に時間遅延τをもたらす。時間遅延τは、入力3606a(すなわち、図36内の信号A入力)から出力3606C(すなわち、図36内の信号Q出力)まで波形コンバイナ回路3603を通じた伝搬遅延を整合させるように選択される。そのような遅延は、おそらくは、スイッチゲートドライバ遅延並びに任意の他の遅延を含み得る。以下に詳細に説明されるように、時間遅延素子3674は、周波数変調に対する位相シフトφの依存性を実質的に減少させる(及び理想的には排除する)ように選択される時間遅延τをもたらす。
[00256]PLL3618は、その入力3618aに提供される信号に応答して、その出力3618bにおいて、位相シフトされた信号Bを提供する。PLL3618の出力3618bは、信号経路を通じて波形コンバイナ3606の第2の入力に結合される。PLL出力信号Bの一部分はまた、PLL3618のフィードバック入力3618cに結合される。
[00257]波形コンバイナ3606は、入力3606a、3606bにおいてそこに提供される信号を組み合わせ、出力3606cにおいて、所望の波形を有するPWM信号3608を提供する。波形コンバイナ3606は、そこに提供される信号を、本明細書に説明される技術のうちのいずれか、又はPWM信号3608を生成するのに好適な任意の他の技術を使用して組み合わせる。
[00258]各PLLモジュール3616、3618は、それぞれのフィードバック入力にフィードバックされる信号が、それぞれの入力3616a、3618aに提供される入力信号に周波数ロックされ、それに対してある特定の量だけ位相シフトされる(すなわち、それぞれの入力信号に対して位相シフトされる)ように、それぞれの出力3616b、3618bにおいて、それぞれの出力信号A、Bを生成する。PLLモジュール3616、3618は、したがって、入力とフィードバック信号との間の位相シフトの直接制御を可能にする。
[00259]この位相シフトは、デジタル制御され得(例えば、マイクロコントローラ(μC)3662により、又は何らかの他の制御源により)、また恣意的な分解能で-180°から+180°まで調節され得る。分解能は、例えば、PLLの実装形態に依存し得る。PLLベースの位相シフト素子の実装形態に応じて、それがもたらす位相シフトは、典型的には、アナログ電流又は電圧信号を用いて制御される。このアナログ信号が合成され得る分解能が、最終的には位相シフトが制御され得る分解能を決定する。多くの場合、アナログ制御信号は、デジタル-アナログ変換器(DAC)により合成される。DAC自体は、マイクロコントローラの一部であってもよく、又はPLL位相シフト素子の設計の一部であり得る。
[00260]前者の場合、マイクロコントローラは、アナログ制御信号を直接合成し、この場合、マイクロコントローラの分解能が、実際、位相シフトが制御され得る分解能を決定する。
[00261]しかしながら、後者の場合、マイクロコントローラは、PLL位相シフト素子の一部であるDACをデジタル制御することができる。この場合、PLL実装形態が、位相シフトを制御することができる分解能を決定する。
[00262]したがって、図36は、波形コンバイナに結合された位相ロックループモジュールを使用して実装される位相シフト素子を有するカスケード式PWM波形生成装置の例である。実施形態において、波形コンバイナは、単一のANDゲートなど、1つ又は複数の論理ゲートを使用して実装され得る。そのような手法は、動的に調節可能なデューティサイクル及び位相φを有するPWM波形の生成を可能にする。単一の論理ゲートから提供される波形コンバイナでは、PWM波形の角度パルス幅wは、最大180°に制限され得るということに留意されたい。
[00263]図36の回路3600を検討すると、PLL3616のフィードバック経路内の時間遅延の要素τがゼロであり、PLL3616(PLL1)が、その入力とフィードバック信号との間にφの位相シフトを提供するように命令される場合、これは、出力信号A(すなわち、PLL3616の出力)が参照入力REFに周波数ロックされること、及びそれに対してφだけ位相シフトされる(τ=0と仮定する)ことを引き起こす。この例では、参照信号REFと出力信号Aとの間のφの位相シフトは、出力信号パルスの立ち上がりエッジが、参照信号における負から正への遷移よりφの位相だけ遅れることを示唆する。
[00264]同様に、PLL3618(PLL2)は、その入力とフィードバック信号との間にwの位相シフトを提供するように命令されるとする。PLL1の出力は、PLL2の入力として機能するため、信号Bは、信号Aに対してwの位相シフトを有し、故に参照信号REFよりφ+wの位相シフトだけ遅れる。
[00265]1つの実施形態において、信号A及びBは、論理ANDゲートと組み合わせられて、角度パルス幅w、及びその立ち上がりエッジとREF信号の負から正への遷移との間に位相シフトφを有する出力信号Qをもたらし得る。このシナリオでは、信号Bは、信号Aと論理的に(すなわち、AND論理ゲートを介して)組み合わせられる前に、まず反転されるということに留意されたい。波形コンバイナ回路の伝搬遅延に起因して、REF信号の任意の周波数変調は、PWM波形の位相シフトφにおいて対応する変化を引き起こすということにも留意されたい。周波数に対するPWM波形位相のこのような依存性は、PLL1のフィードバック経路内の時間遅延τをチューニングして、波形コンバイナ論理ゲート(例えば、ANDゲート)の伝搬遅延を整合させることによって、実質的に減少(理想的には排除)され得る。
[00266]これをさらに明白にするため、図36内のPLL1は、その入力とフィードバック信号との間に位相シフトφを提供するように命令されるとする。PLL1のフィードバック経路におけるτの時間遅延は、出力信号Aを、フィードバック入力3616c(図36ではFBとしても示される)における信号よりも時間τだけ先行させる。時間遅延τが波形コンバイナの伝搬遅延に一致する場合、信号Qは、フィードバック入力3616c(FB)における信号と同相になり、故に、出力信号Qは、参照信号REFよりも命令された位相シフトに対応する位相φだけ遅れることになる。したがって、PWM波形の位相は、PLL3616の命令された位相シフトによって設定され、周波数変動により影響されない。
[00267]PLLの安定性を保証しながら、この方式でフィードバックループによって補償され得る伝搬遅延の量は、PLLフィードバックループの位相余裕及び帯域幅に依存するということに留意されたい。高ループ帯域幅を有するPLL設計は、わずかな量のループ遅延しか許容できず、故に、そのような動作をサポートするのに十分な動作速度を有する波形コンバイナ内の論理回路の使用を必要とする。その一方で、大きい伝搬遅延を有する波形コンバイナの伝搬遅延を完全に補償することができる(論理ゲートとしてトランジスタゲートドライバを使用するときがそうであり得る)ためには、遅いループ帯域幅を有するPLLの設計を要し、したがってPWM波形の位相が調節され得る速度を制限する。
[00268]単一の論理ゲート(例えば、PLL出力3618bに結合される反転入力を有する単一のAND論理ゲート)のみを備える波形コンバイナは、比較的実装するのが簡便であるが、それは、信号A及びBが180度位相ずれであることに対応する180度の最大角度パルス幅(50%デューティサイクル)を有するPWM波形の生成しか可能にしない。さらには、これは、信号A及びBの両方が50%デューティサイクルを有する場合にのみ可能である。しかしながら、多くの用途は、より広い範囲にわたってPWM波形のデューティサイクルを制御する能力を必要とする。したがって、上記の制限を緩和する波形コンバイナの代替の実装形態が、図37と併せて以下に説明される。
[00269]全体的概観において、図37は、D型フリップフロップに結合されるエッジ検出器から提供される波形コンバイナを有するカスケード式の位相ロックPWM生成装置3700である。この手法は、360°範囲にわたるPWM位相φ及び角度パルス幅wの動的調節を可能にする。上で論じられるように、参照信号を受信する第1のPLLのフィードバック経路に含まれる時間遅延素子τは、入力Aから出力Qまで波形コンバイナ回路を通じて伝搬遅延を実質的に整合させるように選択され、したがって周波数変調に対するφの依存性を排除する。
[00270]これより図37を参照すると、PWM波形生成のための例示的な回路は、波形コンバイナ3706に結合される一対の位相シフト素子3704、3704を含む。位相シフト素子3704、3704は、図36と併せて上に説明される位相シフト素子3604a、3604bと同じ、又は同様であり得る。この例示的な実施形態において、波形コンバイナ3706は、一対のエッジ検出器3778、3780を備え、これらの各々が、位相シフト素子3704、3704のそれぞれから入力を受信する。エッジ検出器3778、3780は、ここでは、論理ゲートにより実装される(ここでは、その1つの入力に結合されるインバータを有するAND論理ゲートとして例証される)。当業者は、当然ながら、エッジ検出器が、任意のタイプの回路を使用して実装され得ることを理解するものとする。当業者は、信号エッジ(例えば、信号の立ち上がり及び/又は立ち下がりエッジ)を検出することができる任意のタイプの回路もまた使用され得ることをさらに理解するものとする。
[00271]エッジ検出器のうちの第1のもの、ここではエッジ検出器3778の出力は、D型フリップフロップ3782のクロック入力CLKに結合される。エッジ検出器の第2のもの、ここではエッジ検出器3780の出力は、Dフリップフロップ3782のリセット入力RESETに結合される。フリップフロップ3782のD入力は、参照信号に結合される(ここでは、論理信号は、論理1の値を有する)。
[00272]このD型フリップフロップ構成は、図36の回路の上記の制限を緩和する。フリップフロップのD入力は、論理高信号レベルを有する信号に結合されるため、CLK入力における立ち上がりエッジは、出力信号Qを高(すなわち、論理高信号レベル)に設定する一方、RES入力における立ち上がりエッジは、Qをクリアにする(すなわち、出力信号Qを論理低信号レベルに設定する)。コンバイナの入力におけるエッジ検出器3778、3780は、立ち上がりエッジが信号A又はBにおいて発生するとき、フリップフロップを駆動するためにパルスを生成する。
[00273]当然ながら、フリップフロップの実装形態に応じて、エッジ検出器の使用が必要とされない場合があるということも理解されたい。
[00274]非同期リセット入力を有するフリップフロップの場合、出力信号Qは、RESがCLK入力とは関係なく論理高である限り、論理低信号レベルを強制される。そのような場合、信号Bが論理高である間フリップフロップが信号Aの立ち上がりエッジを「スキップする」ことを防ぐためにエッジ検出器を使用することが重要である。エッジ検出器を使用するとき、獲得され得る最大PWMパルス幅は、REF信号の時間期間からエッジ検出器出力のパルス幅を差し引いたものにほぼ等しい。したがって、波形コンバイナ3706は、ほぼ360°範囲にわたるPWM波形の角度パルス幅及び位相の制御を可能にするということを理解されたい。
[00275]いくつかの用途では、複数の関連した「単一パルス」PWM波形を生成することが望ましいか、又は必要な場合がある。一般に、PWM波形は、様々なパルス幅及びパルス間の間隔を有する、単一周期内の複数パルスを含み得る。そのような「多重パルス」PWM波形において、パルスパターンは、PWM波形周波数でサイクル毎に繰り返す。例えば、図28では、生成されたPWM波形の各360°サイクルは、幅α及びβを伴う2つのパルスを有する。
[00276]360°サイクル毎(1周期全体)に単一パルスのみを含むPWM波形は、ここでは「単一パルスPWM波形」と称される。そのような複数のそのような単一パルスPMW波形を生成することができる回路及びシステムは、例えば、制御可能なデューティ比及び別個に制御可能なスイッチ間の不感時間を有するハーフブリッジ内の補足的なスイッチを駆動するために使用され得る。他の用途では、制御可能な不感時間よりも、制御可能な時間の重複、又は3つ以上の関連した単一パルス波形を提供することが望ましいか、又は必要な場合がある。図38は、共通参照信号REFに位相及び周波数ロックされる、複数の、ここでは2つのPWM波形を生成することができるPWM生成システムの例となる設計を示す。
[00277]これより図38を参照すると、PWM生成システム3800は、参照信号を生成する参照信号源3802を含む。参照信号は、複数のPLLベースのPWM生成装置3836a~3836Nの各々の入力に提供される。PLLベースのPWM生成装置3836a~3836Nは、図37と併せて上に説明されるPWM生成装置3700と同じ、又は同様であり得る。
[00278]PWM生成装置3836aをPWM生成装置3836a~3836Nの代表とすると、PWM生成装置は、カスケード構成で結合される一対のPLL3816a、3816bを含む。上に説明されるように、カスケード構成では、PLL3816aの第1のものが、その入力において、参照信号源3802から参照信号を受信し、PLL3816aの出力は、第2の異なるPLL3818の入力に結合され、その結果として、PLL3816aからの位相シフトされた出力信号がPLL3818aの参照信号(すなわち、入力信号)として機能する。上に説明されるように、PLL3816aの出力は、時間遅延回路3874aを通じてPLL3816aのフィードバック入力に結合される。PLL3816a、3818aによって生成される位相シフトされた信号は、波形コンバイナの入力に提供されて、PWM生成装置3836aの出力3808aにおいてPWM出力信号Qを生成する。
[00279]PMW生成システム3800は、制御器3834をさらに含む。制御器3834は、位相シフトパラメータ値を、PWM生成装置3836a~3836Nの各々における位相シフト素子に提供する。具体的には、制御器3834は、位相シフトパラメータ値3812a~3812Nを、PLL3816a~3816N、3838a~3838Nのそれぞれに提供する。
[00280]したがって、システム3800が、同じ参照信号が供給されるPLLベースのPWM生成装置3836を2つ備える場合、システムは、2つのPWM波形Q1及びQ2それぞれの位相シフトφ1、φ2及びパルス幅w1、w2を独立して制御することができる。
[00281]図38の回路は、例えば、制御可能なデューティサイクル及び不感時間を有する、ハーフブリッジ回路内の2つの補足的なスイッチのための駆動信号を生成するために使用され得る。2つのPWM生成装置3836を有し、参照信号周波数が5MHz~20MHzの範囲にわたって変化し得る実施形態において、PWM波形Q1及びQ2は、およそ25%デューティサイクル及び25%対称不感時間を有して提供され得、すなわち、各遷移における不感時間は、PWM周期の約25%である。Q1及びQ2の立ち上がりエッジは、180°離れており、参照信号の最大値及び最小値それぞれと整列され得る。そのような実施形態において、周波数が5MHz~20MHz範囲全体にわたって変化する際、PWMデューティサイクル、不感時間、及び位相シフトは影響されない。
[00282]これより図39を参照すると、例示的なPWM生成システム3900は、第1のPLL3916によって生成される位相シフトされた出力信号が第2のPLL3918の参照信号(入力)として機能するように結合される第1及び第2の位相シフト素子3904a、3904bを含む。したがって、PLL3916、3918は、図36と併せて上に説明されるいわゆるカスケード構造で結合される。
[00283]しかしながら、図36と併せて上に説明されるカスケード構成と対照的に、図39の例示的な実施形態において、PLL3916のFB入力3916cに提供されるフィードバック信号は、波形コンバイナ3906の出力から直接とられる(すなわち、出力信号Qの一部分が、PLL3916のフィードバック入力3916cに提供される)。
[00284]システム制御器3934は、位相シフトパラメータを、位相シフト素子3904a、3904bに、及び特に、PLL3916、3918に提供する。位相シフトパラメータは、少なくとも1つ又は複数の位相シフト値を含む。図39の例では、システム制御器3934は、φの位相シフト値を位相シフト素子3904aに提供し、wの位相シフト値を位相シフト素子3904bに提供する。
[00285]位相シフト素子3904aにφの既定の位相シフト値を提供することにより、PLL3916が、その出力信号(すなわち、図39では信号A)の位相を、参照信号REFとPLL3916のFB入力に提供されるフィードバック信号との間の位相シフトがφの位相になるまで調節することを引き起こす。上に説明されるように、位相シフト素子3916、3918は、いわゆるカスケード構成で結合されるため、これにより、位相シフト素子3904bがφ+wの位相シフトを有する位相シフトされた信号Bを生成することを結果としてもたらす。位相シフト素子3904a、3904bによって生成される位相シフトされた信号は、波形コンバイナ3906内で組み合わされて、位相シフトφ及びパルス幅wを有するPWM信号3908(すなわち、出力信号Q)を生成する。したがって、参照信号REFに対するPWM波形の位相は、波形コンバイナ回路における伝搬時間遅延を補償する必要なしに、周波数が変動すると直接制御され得る。
[00286]これより図40を参照すると、参照信号に対する所望のパルス幅及び位相シフトを有するPWM信号を生成するためのプロセスのフロー図は、PWM生成装置が参照信号を受信する処理ブロック4002において開始する。そのようなPWM生成装置は、本明細書に説明されるPWM生成装置のうちのいずれかと同じ、又は同様であり得、少なくとも1つの参照信号を受信するように構成される。参照信号は、本明細書に説明される参照信号(図25Bと併せて上に説明される参照信号2502を含むが、これに限定されない)と同じ、又は同様であり得る。実施形態において、PWM生成装置は、位相シフト素子2504と同じ、又は同様であり得る、少なくとも1つの位相シフト素子を含み得る。PWM生成装置の位相シフト素子は、図26及び図27に関して上に論じられるように、並列構造、カスケード構造、又は両方のいずれかを有し得る。
[00287]次いで処理は、PWM生成装置の少なくとも1つの位相シフト素子がその出力において、位相シフトされた信号を生成する処理ブロック4004へと進む。そのような位相シフトされた信号は、図25Bと併せて説明される位相シフト信号2508と同じ、又は同様であり得る。位相シフトされた信号の位相シフトは、処理ブロック4002で提供される参照信号、並びにそれぞれの既定の位相シフトパラメータに基づき得る。位相シフトパラメータは、位相シフト信号の生成に使用される既定の位相シフト及び/又は既定のパルス幅を含み得る。例えば、既定の位相シフトパラメータは、位相シフト信号を生成するために、それぞれの位相シフト素子が参照信号に適用する所望の位相シフトを含み得る。実施形態において、いくつかの位相シフト素子は、既定の位相シフトパラメータに従って参照信号を位相シフトすることによって、位相シフトされた信号を生成するように構成され得る一方、他の位相シフト素子は、別の位相シフト素子によって生成される位相シフトされた信号を位相シフトすることによって、位相シフトされた信号を生成するように構成され得る。
[00288]実施形態において、既定の位相シフトパラメータは、本明細書に説明される制御器のうちのいずれかと同じ、又は同様であり得る制御器によって生成され得る。制御器は、PWM生成装置によって生成されるPWM信号のために、参照信号に対する所望のパルス幅及び位相に基づいて既定の位相シフトパラメータを生成するように構成され得る。実施形態において、制御器は、生成された既定の位相シフトパラメータをそれぞれの位相シフト素子に提供するように構成される。
[00289]次いで処理は、処理ブロック4004で生成される位相されたシフト信号が組み合わされて、1つ又は複数のPWM信号を生成する処理ブロック4006へと進む。処理ブロック4004で生成される位相シフトされた信号は、本明細書に説明される技術のいずれかを含む様々な技術を使用して組み合わされ得る。例えば、位相シフトされた信号は、本明細書に説明される波形コンバイナのうちのいずれかと同じ、又は同様であり得る波形コンバイナに位相シフトされた信号を提供することによって組み合わされ得る。例えば、波形コンバイナは、受信したシフトされた信号の比較、合計、検出、分割(又はそれらの任意の組み合わせ)を行って、PWM信号を生成するように動作することができる。実施形態において、生成されたPWM信号は、位相シフト素子の既定の位相シフトパラメータに基づいて、参照信号に対する所望のパルス幅及び位相シフトを有する。
[00290]これより図41Aを参照すると、第1及び第2のポート4127、1429を有する例示的な電力生成及び送達システム4100は、ポート4127に結合される入力を有し、ポート4129に結合される出力を有する、位相スイッチ型及びチューニング可能インピーダンス整合ネットワーク4188(PSIM TMN)を含む。
[00291]ポート4127におけるインピーダンスをモニタする手段は、ポート4127とPSIM TMN 入力4188aとの間に結合され、インピーダンスをモニタする手段4196は、PSIM TMN出力4188bとポート4129との間に結合される。インピーダンスをモニタするための手段4194、4196は、ポート4127、4129のうちの一方又は両方におけるインピーダンスを、測定する、検出する、計算する、又は別途決定することができる。そのような手段の使用は、インピーダンスが動的に決定されることを可能にする。
[00292]PSIM TMN4188は、1つ又は複数の位相スイッチ型インピーダンス(PSIM)素子を含み、ここではN個のPSIM素子4190a~Nが示されている。実施形態において、PSIM素子4190a~Nは、本明細書に説明される位相スイッチ型素子(例えば、図1を参照して上で論じられる位相スイッチ型リアクタンス素子116)と同じ、又は同様であり得る。各PSIM素子4190a~Nは、少なくとも1つのPWM生成装置を備えるPWM生成回路4136に結合される。実施形態において、PWM生成回路4136内のPWM生成装置は、本明細書に説明されるPWM生成装置と同じ、又は同様であり得る。
[00293]PSIM素子4190a~Nは、PWM生成回路4136によって提供されるPWM信号に応答するように構成される。具体的には、PWM生成回路4136によって生成されるPWM信号に応答して、PSIM TMN4088は、第1及び第2のポート4127、4129のいずれか、又は両方に存在する(すなわち、これらに向かう)インピーダンスを調節する。
[00294]実施形態において、PSIM TMN4188に提供される信号及びそこから提供される信号の一部分は、PWM生成装置4136に結合される。図41A内のTMNの入力/出力信号は、PSIM素子のスイッチングをTMNネットワーク内の電流/電圧に正しく同期させるために、PWM生成装置のための参照信号として使用され得るということを理解されたい。図41Aによって示されるように、PWM生成装置のための参照として外部SYNC信号を使用することもできる。
PWM生成装置4136は各々、少なくとも1つの参照信号及び少なくとも1つの制御信号を受信するように構成される。制御信号は、例えば、本明細書に説明される制御器のいずれかと同じ、又は同様であり得る制御器4184によって提供され得る。図41Aの例示的な実施形態においては、SYNC1~Mとして示されるM個の参照信号が示され(M≦N)、Nは、PSIM素子の数を指す。
[00295]当然ながら、一般には、PWM生成装置は、恣意的な数MのSYNC信号を取り入れることができ、制約M≦Nは実際には必要とされない(すなわち、いくつかの実施形態において、M>Nが望ましい、又は必要なことさえあり得る)ということを理解されたい。例えば、PWM生成装置は、PSIM素子が存在するよりも多くのSYNC信号を取り入れ、内部制御、又はシステム制御器からの何らかの命令に基づいて、どのPSIM素子にどのSYNC信号を使用するかを動的に切り替えることができる。
[00296]PWM生成装置回路4136は、そこに提供される信号に応答して、参照信号に対するパルス幅及び位相シフトを有する少なくとも1つのPWM信号を生成する。参照信号は、本明細書に説明される参照信号(例えば、図25と併せて上に説明される参照信号2502など)と同じ、又は同様であり得る信号を含み得る。PWM信号生成装置4136によって生成されるPWM信号は、少なくとも1つのPSIM素子4190a~Nに提供される。各PWM生成装置4136は、位相シフトされた信号を(少なくとも部分的に、制御器4184から提供される位相シフトパラメータに基づいて)生成するように構成される1つ又は複数の位相シフト素子、及び生成された位相シフトされた信号に基づいて少なくとも1つのPWM信号を生成するように構成される1つ又は複数の波形コンバイナを含むことができる。
[00297]実施形態において、PSIM TMN4188は、PWM信号生成装置4136によって生成されるPWM信号の参照信号に対するパルス幅及び位相シフトに従って、ポート1及び/又はポート2において提示されるインピーダンスを調節するように構成される。言い換えると、ポート1及び/又はポート2において提示されるインピーダンスは、PWM信号生成装置回路4136によって生成されるPWM信号の(参照信号に対する)パルス幅及び位相シフトに基づいて決定される。
[00298]ポート1及び/又はポート2において提示される所望のインピーダンス値は、PSIM TMNに提供されるPWM信号のパルス幅及び位相シフトの値を適切に選択することによって達成され得る。本明細書に提供される説明を読んだ後、当業者は、ポート1及び/又はポート2において提示されるインピーダンスの所望の値は、PWM生成回路4136に含まれるPWM生成装置の位相シフト素子に提供される適切な位相シフトパラメータを選択することによって達成され得るということをさらに理解するものとする。
[00299]実施形態において、既定の位相シフトパラメータは、システム制御器4184によってPWM生成装置の位相シフト素子に提供され得る。システム制御器4184は、いくつか例を挙げると、DSP、プロセッサ、マイクロプロセッサ、コンピュータ、マイクロコントローラ、又はそれらの任意の組み合わせを含み得る。いくつかの実施形態において、システム制御器4184は、PWM生成装置4136によって生成されるPWM信号の参照信号に対するパルス幅及び位相シフトの所望の値に基づいて、既定の位相シフトパラメータを生成するように構成される。他の実施形態において、システム制御器4184は、ポート1及び/又はポート2において提示されるインピーダンスの所望の値に基づいて、既定の位相シフトパラメータを生成するように構成される。
[00300]いくつかの実施形態において、インピーダンスをモニタするための手段4149、4196は、1つ又は複数の電流及び/又は電圧(I-V)プローブとして提供され得、少なくとも1つのI-Vプローブがポート1に結合され、少なくとも1つのI-Vプローブがポート2に結合される。各I-Vプローブは、負荷インピーダンス並びに/又はポート1及び2のインピーダンス負荷をモニタ(例えば、測定、検出、計算、又は別途決定)し、モニタされた負荷インピーダンス及び/又はインピーダンス負荷を表す信号をシステム制御器4184に提供するように構成される。
[00301]実施形態において、システム制御器4184は、ポート1及び/又はポート2におけるインピーダンスの値を所望の値へ調節するために、位相シフト素子4190a~4190Nに提供される、生成された既定の位相シフトパラメータを調節するように構成される。したがって、システム制御器4184は、モニタされた負荷インピーダンス、並びに/又はポート1及び/もしくはポート2においてモニタ(例えば、測定、検出、又は別途決定)されるインピーダンス負荷に基づいて、PWM生成装置及びPSIM TMN4188を制御することができる。
[00302]これより図41Bを参照すると、例示的なRF電力生成及び送達システム4100は、インバータ4186のRF入力に結合される第1の出力、及びPWM生成回路4136の入力に結合される第2の出力を有するシステム制御器を含む。PWM生成回路4136は、1つ又は複数のPWM生成装置を含み、これらの各々は、本明細書に説明されるPWM生成装置のいずれかと同じ、又は同様であり得る。RFインバータ4186の出力は、PSIM TMN4188の入力に結合される。PSIM TMN4188の出力は、負荷4192に結合される。
[00303]PSIM TMN4188は、複数のPSIM素子4190a~Nを含む。各PSIM素子4190a~Nは、PWM生成回路4136の少なくとも1つのPWM生成装置に結合される。PWM生成回路4136内のPWM生成装置は、参照信号に対するパルス幅及び位相シフトを有するPWM信号を生成するように構成される。図41B内のPWM生成装置は、制御システムからの参照信号、TMNの入力/出力から、TMNからの任意の内部電流/電圧信号、又は図41Aと同様の任意の他の外部提供されたSYNC信号(破線によって示されるような)を取り得る。
[00304]PWM生成装置によって提供される特定の幅及び位相シフトは、システム制御器4184によって提供される位相シフトパラメータに基づく。制御システムによって提供される位相シフトパラメータのうちのいくつかは、参照信号に対して、生成されたPWM波形の位相を制御する役割を担い、他の位相シフトパラメータは、PWM波形のパルス幅を制御する。
[00305]一般に、PWMパルス幅を制御する位相シフトパラメータは、動的に調節されなければならず、多くの場合、何らかの種類のフィードバック(例えば、TMN入力/負荷インピーダンスの測定値、TMNポートにおける反射電力など)を通じて決定される。これらはまた、ユーザによって直接、制御/上書きされ得る。
[00306]PWM波形の位相を制御する位相シフトパラメータは、典型的には、動的に調節される必要はなく、システム校正によって獲得され得るルックアップテーブルに予め格納され得る。しかしながら、一般に、これらの位相シフトパラメータはまた、フィードバック(例えば、TMN内の電圧及び電流波形、PSIM装置内の電力損失など)に基づいて決定され得、システムの要求を満たすために、制御システムによって動的に調節(又はユーザによって上書き)され得る。PWM生成回路に提供される信号及び/又はそこから提供される信号に応答して、PSIM TMN4188は、その入力及び出力において提示されるインピーダンスを調節する。
[00307]したがって、RFインバータが4188の入力に結合され、負荷がPSIM TMN4188の出力に結合された状態で、PWM生成装置4136によって生成されるPWM信号に応答して、RFインバータ4186及び/又は負荷4092に提示されるインピーダンスは調節され得る。実施形態において、システム制御器4184は、RFインバータ4186及び/又は負荷4092に提示されるインピーダンスの所望の値が達成され得るように、PWM生成回路4136に提供される既定の位相シフトパラメータの値を生成し得る。当業者は、RFインバータ4186及び/又は負荷4092に提示されるインピーダンスの所望の値が、RF電力生成及び送達システムの動作、使用、設計などに依存することを理解するものとする。
[00308]これより図42を参照すると、例示的なrf電力生成及び送達システム4200は、PSIM TMN4288の入力に結合される出力を有する、RFインバータ又は増幅器4286を含む。PSIM TMW4288は、少なくとも1つのPSIM素子を含む。RFインバータ4286は、ここでは、電圧源4203及び抵抗器RS4205として例証される。I-Vプローブ4294は、RFインバータとPSIM TMNとの間に結合される。負荷インピーダンスZLを有する負荷4298は、PSIM TMN4288の出力に結合される。I-Vプローブは、PSIN TMN4288と負荷4298との間に結合される。
[00309]本システムは、PWM波形生成装置4236(位相シフト素子A4216、位相シフト素子B4218、及び波形コンバイナ4206を含む)、I-Vプローブ4294、4296、及びシステム制御器4284をさらに含む。したがって、この例示的な実施形態において、PSIM TMN4288は、その入力において、RFインバータ又は増幅器4286に、及びその出力において、負荷4298に結合され、RFインバータ又は増幅器4286に提示されるインピーダンス、及び負荷4298に提示されるインピーダンスを調節するように構成される。
[00310]実施形態において、PSIM素子は、コンデンサCS14207、CS24217、及びCP1、インダクタLS14209及びLS24215、並びにトランジスタq1を含む。トランジスタq1は、PWM生成装置4236から駆動信号4208を受信し、それに応答して、PSIM TMN4288の入力及び/又は出力端子において提示されるインピーダンスを調節する(すなわち、RFインバータもしくは増幅器4286及び/又は負荷4298に提示されるインピーダンスを調節する)ように構成される。駆動信号は、本明細書に説明される技術のいずれかを使用してPWM生成装置4236によって生成されるPWM信号として提供され得る。
[00311]PSIM TMN4288の入力は、PSIM TMN4288の入力における信号(例えば、電圧信号)が、参照信号4202としてPWM4236に提供されるように、PWM生成装置4236の入力に結合される(ここでは、例えば、減衰器を備え得るレベル調節回路4233を通じて)。実施形態において、PSIM TMN4288の入力における信号は、参照信号4202として提供される前に、まず、減衰器4284に提供され得、PWM生成装置4236の内部回路との互換性を確実にする。この例示的な実施形態においては、並列構造を有するPWM生成装置4236が提供される。したがって、参照信号4202は、位相シフト素子A、B4216、4218の両方に提供され、各位相シフト素子が、それぞれの既定の位相シフトパラメータに基づいて、位相シフトされた信号4210A、4210Bを生成するように構成される。実施形態において、既定の位相シフトパラメータは、システム制御4284によって位相シフト素子4216、4218に提供され得る。当然ながら、他の実施形態では、カスケード構造を有するPWM生成装置4236を提供することが望ましいか、又は必要な場合があることを理解されたい。
[00312]I-Vプローブ4294、4296は、負荷4298及びRFインバータ4286に提示されるインピーダンスをモニタ(例えば、検出、測定、計算、又は別途決定)し、モニタされたインピーダンスをシステム制御4284に提供するように構成される。実施形態において、システム制御4284は、負荷4298及びRFインバータ4286に提示されるインピーダンス、モニタの所望の値を達成するために、モニタされたインピーダンスに基づいて既定の位相シフトパラメータを生成するように構成される。
[00313]これより図43を参照すると、例示的なrf電力生成及び送達システム4300は、入力及び出力端子並びに2つのPSIM素子を有するPSIM TMN4388と、RFインバータ又は増幅器4386(電圧源4303及び抵抗器RS4305を含む)と、PWM波形生成装置A、B4236A、4326B(各々が、第1の位相シフト素子4316A、B、及び第2の位相シフト素子4318A、B、並びに波形コンバイナ4306A、Bを含む)と、I-Vプローブ4394、4396と、システム制御器4384とを含む。実施形態において、PSIM TMN4388は、その入力において、RFインバータ又は増幅器4386に、及びその出力において、負荷4398に結合され、RFインバータ又は増幅器4386に提示されるインピーダンス、及び負荷4298に提示されるインピーダンスを調節するように構成される。
[00314]第1のPSIM素子は、駆動信号を受信し、それに応答して、PSIM TMN4288の出力端子において提示されるインピーダンスを調節する(すなわち、負荷4398に提示されるインピーダンスを調節する)ように構成されるトランジスタq14321を含む。実施形態において、q14321のための駆動信号は、PWM生成装置4336Aによって生成されるPWM信号として提供され得る。第2のPSIM素子は、駆動信号を受信し、それに応答して、PSIM TMN4388の入力端子において提示されるインピーダンスを調節する(すなわち、RFインバータ又は増幅器4386に提示されるインピーダンスを調節する)ように構成されるトランジスタq24311を含む。実施形態において、q24311のための駆動信号は、PWM生成装置4336Bによって生成されるPWM信号として提供され得る。
[00315]各PWM生成装置4336は、その位相シフト素子4316、4318に提供される既定の位相シフトパラメータに基づいてPWM信号を生成するように構成される。実施形態において、これらの位相シフトパラメータは、システム制御4384によって生成され得、システム制御4384は、PSIM TMN4388の入力及び出力において提供されるインピーダンスの所望の値に基づいて、既定の位相シフトパラメータを生成するように構成されている。
[00316]PWM生成装置4336A、Bによって生成される各PWM信号は、PWM生成装置に提供されるそれぞれの参照信号に対するパルス幅及び位相シフトを有する。実施形態において、PWM生成装置A 4336Aに提供される参照信号は、PSIM TMN4388の出力において1つ又は複数の信号(例えば、電圧信号)を含み得、PWM生成装置B 4336Bに提供される参照信号は、PSIM TMN4388の入力において1つ又は複数の信号(例えば、電圧信号)を含み得る。これを行うため、PWM生成装置A 4336Aは、PSIM TMN4388の出力における信号に対するパルス幅及び位相シフトを有するPWM信号を生成し、PWM生成装置B 4336Bは、PSIM TMN4388の入力における信号に対するパルス幅及び位相シフトを有するPWM信号を生成する。
[00317]実施形態において、PSIM TMN4338の入力及び出力ポート上のI-Vプローブ4396、4398は、PSIM TMN4338の入力及び出力において提示されるインピーダンスをモニタし、これに基づいて、システム制御4384は、各PWM生成装置4336、及びRFインバータ又は増幅器4386の動作(例えば、動作周波数、出力電力)を制御することができる。
[00318]本明細書における「1つの実施形態」又は「実施形態」への言及は、その実施形態と関連して説明される特定の特徴、構造、又は特性が、特許請求される主題の少なくとも1つの実施形態に含まれ得ることを意味する。明細書内の様々な場所における「1つの実施形態において」という表現の登場は、必ずしもすべて同じ実施形態を指すとは限らず、また他の実施形態と必ずしも相互排他的な別個もしくは代替の実施形態であるとも限らない。同じことが「実装形態」という用語にも当てはまる。
[00319]本出願で使用される場合、「例示的」及び「例証的」という言葉は、例、実例、又は例証として機能することを意味するために本明細書では使用される。「例示的」及び「例証的」として本明細書に説明されるいかなる態様及び設計も、他の態様又は設計よりも好ましい、又は有利であると必ずしも解釈されるものではない。むしろ、「例示的」及び「例証的」という言葉の使用は、概念を具体的な方法で提示することが意図される。
[00320]加えて、「又は」という用語は、排他的な「又は」ではなく内包的な「又は」を意味することが意図される。すなわち、別段の記載のない限り、又は文脈から明白でない限り、「XはA又はBを採用する」は、自然な包括的配列のいずれかを意味することが意図される。すなわち、XはAを採用する、XはBを採用する、又はXはA及びBの両方を採用する場合、「XはA又はB」を採用するは、先述の例のいずれの下においても満足される。加えて、冠詞「a」及び「an」は、本出願及び添付の特許請求の範囲において使用される場合、別段の記載のない限り、又は単数形を対象とすることが文脈から明白でない限り、一般に「1つ又は複数」を意味すると解釈されるべきである。
[00321]方向に関する用語が本明細書及び特許請求の範囲において使用される限りにおいて(例えば、上方、下方、平行、垂直など)、これらの用語は、実施形態の説明を補助することが単に意図されるにすぎず、特許請求の範囲をいかようにも制限することは意図されない。そのような用語は、正確さ(例えば、正確な垂直性又は正確な平行性など)を要求するのではなく、通常の許容度及び範囲が適用されることが意図される。同様に、明示的に別段の記載のない限り、各数値及び範囲は、「約」、「実質的に」、又は「およそ」という言葉がその値又は範囲の値に先立つかのように、近似であると解釈されるべきである。
[00322]いくつかの実施形態は、方法、及びそれらの方法を実践するための装置の形態で実装され得る。さらに、当業者には明らかであるように、回路素子の様々な機能はまた、ソフトウェアプログラム内の処理ブロックとして実装され得る。説明される実施形態はまた、磁気記録媒体、ハードドライブ、フロッピディスク、磁気テープ媒体、光記録媒体、コンパクトディスク(CD)、デジタルバーサタイルディスク(DVD)、ソリッドステートメモリ、ハイブリッド磁気及びソリッドステートメモリ、又は任意の他の機械可読記憶媒体などの有形媒体において具現化されるプログラムコードの形態で実装され得、プログラムコードがコンピュータなどの機械に読み込まれ、これにより実行されるとき、機械は、特許請求される発明を実践するための装置となる。説明される実施形態はまた、例えば、記憶媒体に格納されるにしろ、機械に読み込まれ、及び/もしくはこれにより実行されるにしろ、又はいくつかの伝送媒体又は搬送波を通じて、例えば、電気ワイヤもしくはケーブルを通じて、光ファイバにより、あるいは電磁放射線を介して、伝送されるにしろ、プログラムコードの形態で実装され得、プログラムコードが機械に読み込まれ、これにより実行されるとき、機械は、特許請求される発明を実践するための装置となる。処理デバイス上で実施されるとき、プログラムコードセグメントは、プロセッサと組み合わさり、特定の論理回路に類似して動作する固有のデバイスを提供する。そのような処理デバイスは、例えば、汎用マイクロプロセッサ、デジタル信号プロセッサ(DSP)、縮小命令セットコンピュータ(RISC)、複雑命令セットコンピュータ(CISC)、特定用途向け集積回路(ASIC)、フィールドプログラマブルゲートアレイ(FPGA)、プログラマブル論理アレイ(PLA)、マイクロコントローラ、埋め込み制御器、マイクロコアプロセッサ、及び/又は上記の組み合わせを含むその他のものを含み得る。説明される実施形態はまた、特許請求の範囲において列挙される方法及び/又は装置を使用して生成される、媒体を通じて電気的又は光学的に伝送される信号値のビットストリーム又は他のシーケンス、磁気記録媒体内の格納された地場変動などの形態で実装され得る。
[00323]また、この説明の目的のために、「結合する(couple)」、「結合すること(coupling)」、「結合される(coupled)」、「接続する(connect)」、「接続すること(connecting)」、又は「接続される(connected)」という用語は、エネルギーが2つ以上の素子間で伝送されることが可能にされ、1つ又は複数の追加の素子の介入が企図されるが必須ではない、当該技術分野において知られている、又は今後開発される任意の様式を指す。逆に、「直接結合される」、「直接接続される」などの用語は、そのような追加の素子の不在を示唆する。信号及び対応するノード又はポートは、同じ名称で呼ばれる場合があり、本明細書での都合で置き換え可能である。
[00324]本明細書に明記される方法のステップは、説明される順序で実施されることは必ずしも必要とされないということを理解されたく、またそのような方法のステップの順序は、単に例証に過ぎないということを理解されたい。同様に、追加のステップが、そのような方法に含まれてもよく、また特定のステップが、様々な実施形態と一致する方法において、省略される、又は組み合わせられてもよい。
[00325]本明細書に説明及び例証されている詳細、材料、及び部品の配置における様々な変更は、以下の特許請求の範囲から逸脱することなく、当業者によって行われ得るということを理解されたい。