JP7251429B2 - power supply - Google Patents
power supply Download PDFInfo
- Publication number
- JP7251429B2 JP7251429B2 JP2019179468A JP2019179468A JP7251429B2 JP 7251429 B2 JP7251429 B2 JP 7251429B2 JP 2019179468 A JP2019179468 A JP 2019179468A JP 2019179468 A JP2019179468 A JP 2019179468A JP 7251429 B2 JP7251429 B2 JP 7251429B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- inductor
- voltage
- drive circuit
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
本発明の実施形態は、電源装置に関する。 Embodiments of the present invention relate to power supplies.
昇圧チョッパ回路や降圧チョッパ回路のスイッチング素子あるいは整流素子としてFET(Field Effect Transistor)を用いることが行われている。FETには、Si(ケイ素)製のものや次世代材料と呼ばれるSiC(炭化ケイ素)やGaN(窒化ガリウム)製のものがある。SiCやGaNを使用したFETは、高速スイッチング性能を特徴の1つとして有している。このため、SiCやGaN製のFETを用いたチョッパ回路では、チョッパ制御の動作周波数を高周波化させることができる。 FETs (Field Effect Transistors) are used as switching elements or rectifying elements in boost chopper circuits and step-down chopper circuits. FETs include those made of Si (silicon) and those made of SiC (silicon carbide) and GaN (gallium nitride), which are called next-generation materials. FETs using SiC or GaN have high-speed switching performance as one of their characteristics. Therefore, in a chopper circuit using FETs made of SiC or GaN, the operating frequency of chopper control can be increased.
高周波化は、周辺部品を小型化し、電源の小型化を図ることができる。一方で、高周波化における課題の1つに、スイッチング素子あるいは整流素子のスイッチング損失があげられる。 Higher frequencies can reduce the size of peripheral components and the size of power supplies. On the other hand, switching loss of switching elements or rectifying elements is one of the problems in increasing the frequency.
スイッチング損失を抑制する技術の1つとして、TCM(Triangular Current Mode)制御と呼ばれるソフトスイッチング技術が知られている。しかしながら、TCM制御を行う場合には、デジタル制御が可能な高価なマイコンを用いなければならないなど、回路の複雑化や高価格化を招いてしまうことが懸念されている。このため、電源装置では、スイッチング損失の抑制を簡単な構成で実現できるようにすることが望まれている。 A soft switching technique called TCM (Triangular Current Mode) control is known as one technique for suppressing switching loss. However, when TCM control is performed, there is a concern that an expensive microcomputer capable of digital control must be used, resulting in complication of the circuit and increase in price. For this reason, power supply devices are desired to be able to suppress switching loss with a simple configuration.
スイッチング損失の抑制を簡単な構成で実現できる電源装置を提供することを目的とする。 An object of the present invention is to provide a power supply device capable of suppressing switching loss with a simple configuration.
本発明の実施形態によれば、直流電源と接続される高電位入力端子及び低電位入力端子と、直流負荷と接続される高電位出力端子及び低電位出力端子と、前記高電位入力端子と前記低電位入力端子との間に設けられた第1スイッチング素子と、前記第1スイッチング素子と前記低電位入力端子との間に設けられた第2スイッチング素子と、前記第1スイッチング素子及び前記第2スイッチング素子の接続点に接続された一端と、前記高電位出力端子に接続された他端と、を有するインダクタと、前記インダクタの前記他端及び前記高電位出力端子に接続された一端と、前記低電位出力端子と接続された他端と、を有する平滑コンデンサと、前記インダクタの電圧及び前記第1スイッチング素子に流れる電流を基に、前記第1スイッチング素子のスイッチングを制御する第1駆動回路と、前記インダクタの電圧及び前記第2スイッチング素子に流れる電流を基に、前記第2スイッチング素子のスイッチングを制御する第2駆動回路と、を備え、前記第1駆動回路及び前記第2駆動回路は、前記第1スイッチング素子をオン状態、前記第2スイッチング素子をオフ状態とした後、前記第1スイッチング素子をオフ状態、前記第2スイッチング素子をオン状態とするとともに、前記第1スイッチング素子を再びオン状態とする前に、前記第1スイッチング素子及び前記第2スイッチング素子のそれぞれをオフ状態とする電源装置が提供される。 According to an embodiment of the present invention, a high-potential input terminal and a low-potential input terminal connected to a DC power supply, a high-potential output terminal and a low-potential output terminal connected to a DC load, the high-potential input terminal and the A first switching element provided between a low potential input terminal, a second switching element provided between the first switching element and the low potential input terminal, the first switching element and the second switching element an inductor having one end connected to a connection point of a switching element and the other end connected to the high potential output terminal; the other end of the inductor and one end connected to the high potential output terminal; a smoothing capacitor having the other end connected to a low potential output terminal; and a first drive circuit for controlling switching of the first switching element based on the voltage of the inductor and the current flowing through the first switching element. and a second drive circuit that controls switching of the second switching element based on the voltage of the inductor and the current flowing through the second switching element, wherein the first drive circuit and the second drive circuit are: After the first switching element is turned on and the second switching element is turned off, the first switching element is turned off, the second switching element is turned on, and the first switching element is turned on again. A power supply device is provided in which each of the first switching element and the second switching element is turned off before being turned into a state.
本発明の実施形態によれば、スイッチング損失の抑制を簡単な構成で実現できる電源装置を提供することができる。 According to the embodiments of the present invention, it is possible to provide a power supply device capable of suppressing switching loss with a simple configuration.
以下に、各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
Each embodiment will be described below with reference to the drawings.
Note that the drawings are schematic or conceptual, and the relationship between the thickness and width of each portion, the size ratio between portions, and the like are not necessarily the same as the actual ones. Also, even when the same parts are shown, the dimensions and ratios may be different depending on the drawing.
In addition, in the present specification and each figure, the same reference numerals are given to the same elements as those described above with respect to the already-appearing figures, and detailed description thereof will be omitted as appropriate.
図1は、実施形態に係る電源装置を模式的に表すブロック図である。
図1に表したように、電源装置10は、高電位入力端子11と、低電位入力端子12と、高電位出力端子13と、低電位出力端子14と、第1スイッチング素子21と、第2スイッチング素子22と、インダクタ24と、平滑コンデンサ26と、第1駆動回路31と、第2駆動回路32と、を備える。
FIG. 1 is a block diagram schematically showing a power supply device according to an embodiment.
As shown in FIG. 1, the
高電位入力端子11及び低電位入力端子12は、直流電源2と接続される。高電位出力端子13及び低電位出力端子14は、直流負荷4と接続される。低電位出力端子14は、低電位入力端子12と電気的に接続されている。電源装置10は、高電位入力端子11及び低電位入力端子12を介して直流電源2から供給された直流電力を別の直流電力に変換し、変換後の直流電力を高電位出力端子13及び低電位出力端子14を介して直流負荷4に供給する。
The high
第1スイッチング素子21は、高電位入力端子11と低電位入力端子12との間に設けられる。第2スイッチング素子22は、第1スイッチング素子21と低電位入力端子12との間に設けられる。換言すれば、第1スイッチング素子21及び第2スイッチング素子22は、高電位入力端子11と低電位入力端子12との間に直列に接続される。
The
第1スイッチング素子21は、電極21a~21cを有する。第2スイッチング素子22は、電極22a~22cを有する。第1スイッチング素子21の電極21aは、高電位入力端子11と接続されている。第1スイッチング素子21の電極21bは、第2スイッチング素子22の電極22aと接続されている。第2スイッチング素子22の電極22bは、低電位入力端子12と接続されている。
The
第1スイッチング素子21及び第2スイッチング素子22は、例えば、nチャネル形のFETである。例えば、電極21a、22aは、ドレインであり、電極21b、22bは、ソースであり、電極21c、22cは、ゲートである。但し、第1スイッチング素子21及び第2スイッチング素子22は、例えば、pチャネル形のFETでもよいし、バイポーラトランジスタなどでもよい。また、第1スイッチング素子21及び第2スイッチング素子22は、GaN-FETとSi-MOSがカスコード接続された素子などでもよい。より具体的には、GaN素子とSi素子とを直列に接続し、GaN素子は常時オンの状態で、Si素子にゲート信号を入力して制御することでオンオフを切り替える素子などでもよい。
The
第1スイッチング素子21及び第2スイッチング素子22は、例えば、Si、SiC、及びGaNのいずれかの半導体材料を含む。換言すれば、第1スイッチング素子21及び第2スイッチング素子22は、Si、SiC、及びGaNのいずれかの半導体材料を用いて形成されている。第1スイッチング素子21及び第2スイッチング素子22の半導体材料には、特に、SiC又はGaNを用いることが好適である。これにより、半導体材料にSiを用いる場合などと比べて、第1スイッチング素子21及び第2スイッチング素子22のスイッチング周波数の高周波化を図ることができる。
The
インダクタ24の一端24aは、第1スイッチング素子21及び第2スイッチング素子22の接続点に接続されている。換言すれば、インダクタ24の一端24aは、第1スイッチング素子21の電極21b及び第2スイッチング素子22の電極22aに接続されている。インダクタ24の他端24bは、高電位出力端子13に接続されている。
One
平滑コンデンサ26の一端26aは、インダクタ24の他端及び高電位出力端子13に接続されている。平滑コンデンサ26の他端26bは、低電位出力端子14と接続されている。換言すれば、平滑コンデンサ26は、高電位出力端子13と低電位出力端子14との間に直流負荷4と並列に設けられる。
One
電源装置10は、いわゆる降圧チョッパ回路である。第2スイッチング素子22は、降圧チョッパ回路の整流素子として機能する。電源装置10は、直流電源2から供給された直流電力を降圧し、降圧後の直流電力を直流負荷4に供給する。
The
第1駆動回路31は、第1スイッチング素子21の電極21cと接続され、第1スイッチング素子21のスイッチングを制御する。第1駆動回路31は、インダクタ24の電圧、及び第1スイッチング素子21をオン状態にした時に第1スイッチング素子21に流れる電流を基に、第1スイッチング素子21のスイッチングを制御する。
The
第2駆動回路32は、第2スイッチング素子22の電極22cと接続され、第2スイッチング素子22のスイッチングを制御する。第2駆動回路32は、インダクタ24の電圧、及び第2スイッチング素子22をオン状態にした時に第2スイッチング素子22に流れる電流を基に、第2スイッチング素子22のスイッチングを制御する。
The
第1駆動回路31及び第2駆動回路32は、例えば、電流臨界モード方式の力率改善回路用の制御IC(Integrated Circuit)である。より具体的には、第1駆動回路31及び第2駆動回路32には、例えば、ON Semiconductor社製のMC33262や東芝社製のTB6819AFGなどが用いられる。但し、第1駆動回路31及び第2駆動回路32は、これに限ることなく、第1スイッチング素子21及び第2スイッチング素子22のスイッチングを制御可能な任意の回路でよい。
The
電源装置10は、第1補助巻線41と、第2補助巻線42と、第1電流検出抵抗51と、第2電流検出抵抗52と、をさらに備える。
The
第1補助巻線41は、第1駆動回路31に接続されている。第2補助巻線42は、第2駆動回路32に接続されている。第1補助巻線41及び第2補助巻線42は、例えば、電流臨界モード方式の力率改善回路用の制御ICのゼロ電流を検出するための端子に接続される。
The first
第1補助巻線41は、インダクタ24と磁気的に結合することにより、インダクタ24の電圧に対応する電圧を第1駆動回路31に入力する。第1駆動回路31は、第1補助巻線41から入力された電圧を基に、インダクタ24の電圧を検出する。第1駆動回路31は、より詳しくは、第1補助巻線41から入力された電圧を基に、インダクタ24の一端24a側の電圧を検出する。
The first auxiliary winding 41 is magnetically coupled with the
第2補助巻線42は、インダクタ24と磁気的に結合することにより、インダクタ24の電圧に対応する電圧を第2駆動回路32に入力する。第2駆動回路32は、第2補助巻線42から入力された電圧を基に、インダクタ24の電圧を検出する。第2駆動回路32は、より詳しくは、第2補助巻線42から入力された電圧を基に、インダクタ24の一端24a側の電圧を検出する。
The second auxiliary winding 42 is magnetically coupled with the
第2補助巻線42の極性は、第1補助巻線41の極性に対して反転している。この例では、第1補助巻線41の極性は、インダクタ24と逆相であり、第2補助巻線42の極性は、インダクタ24と同相である。このため、この例では、インダクタ24の一端24aの電圧が高い時には、第1駆動回路31に低い電圧が入力され、第2駆動回路32に高い電圧が入力される。反対に、インダクタ24の一端24aの電圧が低い時には、第1駆動回路31に高い電圧が入力され、第2駆動回路32に低い電圧が入力される。
The polarity of the second auxiliary winding 42 is inverted with respect to the polarity of the first auxiliary winding 41 . In this example, the polarity of the first auxiliary winding 41 is in phase with the
第1電流検出抵抗51は、低電位入力端子12と低電位出力端子14との間に設けられている。第1電流検出抵抗51は、第1駆動回路31と接続されている。第1電流検出抵抗51は、例えば、電流臨界モード方式の力率改善回路用の制御ICの電流検出端子に接続される。これにより、第1駆動回路31は、第1電流検出抵抗51から入力される電圧を基に、第1スイッチング素子21をオン状態にした時に第1スイッチング素子21に流れる電流を検出する。第1スイッチング素子21をオン状態にした時に第1スイッチング素子21に流れる電流は、換言すれば、第1スイッチング素子21をオン状態にした時にインダクタ24及び直流負荷4に流れる電流である。
A first
第2電流検出抵抗52は、第2スイッチング素子22の電極22bと低電位入力端子12(低電位出力端子14)との間に設けられている。第2電流検出抵抗52は、第2駆動回路32と接続されている。第2電流検出抵抗52は、例えば、電流臨界モード方式の力率改善回路用の制御ICの電流検出端子に接続される。これにより、第2駆動回路32は、第2電流検出抵抗52から入力される電圧を基に、第2スイッチング素子22をオン状態にした時に第2スイッチング素子22に流れる電流を検出する。
The second
但し、第1駆動回路31によるインダクタ24の電圧の検出方法、及び第1スイッチング素子21に流れる電流の検出方法は、上記に限ることなく、これらを適切に検出可能な任意の方法でよい。同様に、第2駆動回路32によるインダクタ24の電圧の検出方法、及び第2スイッチング素子22に流れる電流の検出方法は、上記に限ることなく、これらを適切に検出可能な任意の方法でよい。
However, the method of detecting the voltage of the
例えば、第1駆動回路31及び第2駆動回路32の内部で論理を反転させることができる場合などには、第2補助巻線42の極性を、第1補助巻線41の極性と同じにしてもよい。このように、第2補助巻線42の極性は、必ずしも第1補助巻線41の極性に対して反転していなくてもよい。
For example, if the logic can be inverted inside the
図2(a)~図2(g)は、実施形態に係る電源装置の動作の一例を模式的に表す説明図である。
図3(a)~図3(e)は、実施形態に係る電源装置の動作の一例を模式的に表すグラフ図である。
なお、図2(a)~図2(g)では、理解を容易にするため、便宜的に電源装置10の構成を簡略化して表している。また、図2(a)~図2(g)では、第1スイッチング素子21の電極21a、21b間の寄生容量21q、及び第2スイッチング素子22の電極22a、22b間の寄生容量22qを便宜的に図示している。
2(a) to 2(g) are explanatory diagrams schematically showing an example of the operation of the power supply device according to the embodiment.
3A to 3E are graph diagrams schematically showing an example of the operation of the power supply device according to the embodiment.
In addition, in FIGS. 2A to 2G, the configuration of the
図3(a)は、インダクタ24に流れる電流ILの特性の一例を模式的に表している。 図3(b)は、第1駆動回路31によって検出されるインダクタ24の電圧VL1の特性の一例を模式的に表している。
図3(c)は、第2駆動回路32によって検出されるインダクタ24の電圧VL2の特性の一例を模式的に表している。前述のように、第2補助巻線42の極性は、第1補助巻線41の極性に対して反転している。このため、電圧VL2は、電圧VL1に対して反転した信号として表れる。また、第1補助巻線41及び第2補助巻線42の電圧は、比較的大きく変化するため、第1駆動回路31及び第2駆動回路32は、電圧VL1、VL2が所定の電圧よりも大きくならないようにクランプするクランプ機能を有している。
図3(d)は、第1駆動回路31から第1スイッチング素子21の電極21cに入力される制御信号の電圧Vg1の特性の一例を模式的に表している。
図3(e)は、第2駆動回路32から第2スイッチング素子22の電極22cに入力される制御信号の電圧Vg2の特性の一例を模式的に表している。電圧Vg1、電圧Vg2は、例えば、ゲート電圧である。
FIG. 3A schematically shows an example of characteristics of the current IL flowing through the
FIG. 3(c) schematically shows an example of characteristics of the voltage VL2 of the
FIG. 3D schematically shows an example of characteristics of the voltage Vg1 of the control signal input from the
FIG. 3(e) schematically shows an example of characteristics of the voltage Vg2 of the control signal input from the
図2(a)及び図3のタイミングt1に表したように、電源装置10の動作においては、まず、第1駆動回路31が第1スイッチング素子21をオン状態とし、第2駆動回路32が第2スイッチング素子22をオフ状態とする。第1駆動回路31は、例えば、電圧Vg1をHiにすることによって第1スイッチング素子21をオン状態とし、第2駆動回路32は、例えば、電圧Vg2をLoにすることによって第2スイッチング素子22をオフ状態とする。
2A and timing t1 in FIG. 3, in the operation of the
第1スイッチング素子21をオン状態とし、第2スイッチング素子22をオフ状態とすると、直流電源2から供給された正の電流がインダクタ24に流れ、正の電流でインダクタ24が充電される。従って、図3のタイミングt1~t2に表したように、インダクタ24の電流ILが増加する。
When the
ここで、正の電流とは、インダクタ24において一端24aから他端24bに向かう方向に流れる電流であり、負の電流とは、インダクタ24において他端24bから一端24aに向かう方向に流れる電流である。
Here, the positive current is the current that flows in the
また、第1スイッチング素子21をオン状態とし、第2スイッチング素子22をオフ状態とした場合には、インダクタ24の一端24a側に直流電源2に基づく高い電圧が印加される。従って、この場合には、インダクタ24と逆相の電圧VL1は、低くなり、インダクタ24と同相の電圧VL2は、高くなる。
When the
第1駆動回路31は、第1スイッチング素子21をオン状態とした後、第1電流検出抵抗51から入力される電圧を基に、インダクタ24に流れる正の電流ILが、上限値ULに達したか否かを判定する。
After the
図2(b)、及び図3のタイミングt2に表したように、第1駆動回路31は、インダクタ24に流れる正の電流ILが、上限値ULに達したことに応じて、電圧Vg1をHiからLoに切り替え、第1スイッチング素子21をオフ状態にする。
2B and timing t2 in FIG. 3, the
図3のタイミングt2~t3に表したように、第1スイッチング素子21をオン状態からオフ状態に切り替えると、インダクタ24に流れる電流ILが減少し、インダクタ24に蓄えられた正の電流のエネルギーが放電される。これにともない、インダクタ24の一端24a側の電圧も減少する。従って、電圧VL1は、増加し、電圧VL2は、減少する。
When the
第2駆動回路32は、第2スイッチング素子22をオフ状態とした後、第2補助巻線42から入力された電圧を基に、電圧VL2が所定の閾値Vth2以下となったか否かを判定する。
After turning off the
図2(c)、及び図3のタイミングt3に表したように、第2駆動回路32は、電圧VL2が所定の閾値Vth2以下となったことに応じて、電圧Vg2をLoからHiに切り替え、第2スイッチング素子22をオン状態にする。より詳しくは、第2駆動回路32は、第2補助巻線42から入力された電圧VL2が閾値Vth2以下となった際に、インダクタ24の一端24a側の電圧が所定値以下となったと判断し、第2スイッチング素子22をオン状態にする。
As shown in FIG. 2C and timing t3 in FIG. 3, the
第2スイッチング素子22をオン状態にすると、インダクタ24の一端24aの電位が、低電位入力端子12の電位(例えば、グランド電位)と実質的に同じとなり、インダクタ24に蓄えられた正の電流のエネルギーがさらに放電される。従って、電圧VL1は、さらに増加し、電圧VL2は、さらに減少する。
When the
図2(d)、及び図3のタイミングt4に表したように、インダクタ24に蓄えられた正の電流のエネルギーの放電が完了すると、平滑コンデンサ26に蓄積された電荷を基に、負の電流がインダクタ24に流れ、負の電流でインダクタ24が充電される。このように、第2駆動回路32は、第2スイッチング素子22をオン状態とすることにより、平滑コンデンサ26に蓄積された電荷を基に、負の電流をインダクタ24に流す。
2(d) and timing t4 in FIG. 3, when the positive current energy stored in the
第2駆動回路32は、第2スイッチング素子22をオン状態とした後、第2電流検出抵抗52から入力される電圧を基に、インダクタ24に流れる負の電流ILが、下限値LLに達したか否かを判定する。
After the
図2(e)、及び図3のタイミングt5に表したように、第2駆動回路32は、インダクタ24に流れる負の電流ILが、下限値LLに達したことに応じて、電圧Vg2をHiからLoに切り替え、第2スイッチング素子22をオフ状態にする。
2(e) and timing t5 in FIG. 3, the
このように、第1駆動回路31及び第2駆動回路32は、第1スイッチング素子21をオン状態、第2スイッチング素子22をオフ状態とした後、第1スイッチング素子21をオフ状態、第2スイッチング素子22をオン状態とするとともに、第1スイッチング素子21を再びオン状態とする前に、第1スイッチング素子21及び第2スイッチング素子22のそれぞれをオフ状態とする。
In this manner, the
第2スイッチング素子22をオン状態からオフ状態に切り替えると、インダクタ24に蓄えられた負の電流のエネルギーが放電され、第2スイッチング素子22の寄生容量22qが充電される。これにともない、第2スイッチング素子22をオン状態からオフ状態に切り替えると、インダクタ24の一端24a側の電圧が増加する。従って、図3のタイミングt5~t7に表したように、電圧VL1は、減少し、電圧VL2は、増加する。
When the
図2(f)、及び図3のタイミングt6に表したように、第2スイッチング素子22の寄生容量22qの充電が完了すると、負の電流は、直流電源2に還流する。これにより、インダクタ24に蓄えられた負の電流のエネルギーがさらに放電されるとともに、インダクタ24の一端24a側の電圧はさらに増加し、これにともなって、電圧VL1は、さらに減少し、電圧VL2は、さらに増加する。
As shown in FIG. 2(f) and timing t6 in FIG. 3, when the charging of the
第1駆動回路31は、第1スイッチング素子21をオフ状態とした後、第1補助巻線41から入力された電圧を基に、電圧VL1が所定の閾値Vth1以下となったか否かを判定する。
After turning off the
図2(g)、及び図3のタイミングt7に表したように、第1駆動回路31は、電圧VL1が所定の閾値Vth1以下となったことに応じて、電圧Vg1をLoからHiに切り替え、第1スイッチング素子21をオン状態にする。より詳しくは、第1駆動回路31は、第1補助巻線41から入力された電圧VL1が閾値Vth1以下となった際に、インダクタ24の一端24a側の電圧が所定値以上となったと判断し、第1スイッチング素子21をオン状態にする。これにより、インダクタ24に蓄えられた負の電流のエネルギーの放電が完了し、図2(a)の状態に戻る。
As shown in FIG. 2G and timing t7 in FIG. 3, the
電源装置10は、上記の動作を繰り返す。これにより、直流電源2の電圧が降圧され、降圧後の直流電力が直流負荷4に供給される。電源装置10では、例えば、上限値UL及び下限値LLなどの値を設定することで、変換後の電圧値を設定することができる。上限値UL及び下限値LLなどの値は、例えば、電流臨界モード方式の力率改善回路用の制御ICの出力電圧のフィードバック端子や交流電圧の全波整流電圧波形を検出する端子などの電圧を調整することによって設定することができる。
The
電源装置10では、第1スイッチング素子21をオフ状態からオン状態に切り替える前に、インダクタ24に負の電流を流し、インダクタ24に蓄えられた負の電流のエネルギーを基に、第2スイッチング素子22の寄生容量22qを充電している。これにより、第1スイッチング素子21をオフ状態からオン状態に切り替えた際に、第2スイッチング素子22の寄生容量22qを介して低電位入力端子12に流れる貫通電流が流れてしまうことを抑制することができる。これにより、電源装置10では、貫通電流に起因するスイッチング損失を抑制することができる。電源装置10では、第1スイッチング素子21のターンオン損失を低減させることができる。
In the
すなわち、電源装置10では、TCM制御を行うことができる。電源装置10では、デジタル制御が可能な高価なマイコンなどを用いることなく、第1駆動回路31及び第2駆動回路32のみでTCM制御を実現することができる。より具体的には、汎用ICである電流臨界モード方式の力率改善回路用の制御ICを2つ用いるだけで、TCM制御を実現することができる。このように、電源装置10では、簡単な構成でTCM制御を実現することができる。従って、電源装置10では、スイッチング損失の抑制を簡単な構成で実現することができる。電源装置10では、例えば、汎用ICを用いることで、TCM制御を安価に実現することができる。すなわち、電源装置10では、スイッチング損失の抑制と低コスト化とを両立することができる。
That is, the
電源装置10では、第2補助巻線42の極性が、第1補助巻線41の極性に対して反転している。これにより、第1駆動回路31及び第2駆動回路32のそれぞれにおいて、電圧が閾値以下となった際に、スイッチング素子をオフ状態からオン状態に切り替えることができる。従って、第1駆動回路31及び第2駆動回路32に同じ種類の制御ICを用いることが可能になり、電源装置10の構成をより簡単にすることができる。電源装置10の製造コストをより抑制することができる。
In the
例えば、電圧VL1が閾値Vth1以上となった際に第1スイッチング素子21をオフ状態からオン状態に切り替えられるように、第1駆動回路31が構成されている場合などには、第2補助巻線42の極性を第1補助巻線41の極性と同じにしてもよい。
For example, when the
本発明のいくつかの実施形態および実施例を説明したが、これらの実施形態または実施例は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態または実施例は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態または実施例やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 While several embodiments and examples of the invention have been described, these embodiments or examples are provided by way of example and are not intended to limit the scope of the invention. These novel embodiments or examples can be embodied in various other forms, and various omissions, replacements, and modifications can be made without departing from the spirit of the invention. These embodiments, examples, and modifications thereof are included in the scope and gist of the invention, and are included in the scope of the invention described in the claims and equivalents thereof.
2 直流電源、 4 直流負荷、 10 電源装置、 11 高電位入力端子、 12 低電位入力端子、 13 高電位出力端子、 14 低電位出力端子、 21 第1スイッチング素子、 22 第2スイッチング素子、 24 インダクタ、 26 平滑コンデンサ、 31 第1駆動回路、 32 第2駆動回路、 41 第1補助巻線、 42 第2補助巻線、 51 第1電流検出抵抗、 52 第2電流検出抵抗
2
Claims (6)
直流負荷と接続される高電位出力端子及び低電位出力端子と、
前記高電位入力端子と前記低電位入力端子との間に設けられた第1スイッチング素子と、
前記第1スイッチング素子と前記低電位入力端子との間に設けられた第2スイッチング素子と、
前記第1スイッチング素子及び前記第2スイッチング素子の接続点に接続された一端と、前記高電位出力端子に接続された他端と、を有するインダクタと、
前記インダクタの前記他端及び前記高電位出力端子に接続された一端と、前記低電位出力端子と接続された他端と、を有する平滑コンデンサと、
前記インダクタの電圧及び前記第1スイッチング素子に流れる電流を基に、前記第1スイッチング素子のスイッチングを制御する第1駆動回路と、
前記インダクタの電圧及び前記第2スイッチング素子に流れる電流を基に、前記第2スイッチング素子のスイッチングを制御する第2駆動回路と、
を備え、
前記第1駆動回路及び前記第2駆動回路は、前記第1スイッチング素子をオン状態、前記第2スイッチング素子をオフ状態とした後、前記第1スイッチング素子をオフ状態、前記第2スイッチング素子をオン状態とするとともに、前記第1スイッチング素子を再びオン状態とする前に、前記第1スイッチング素子及び前記第2スイッチング素子のそれぞれをオフ状態とする電源装置。 a high-potential input terminal and a low-potential input terminal connected to a DC power supply;
a high-potential output terminal and a low-potential output terminal connected to a DC load;
a first switching element provided between the high potential input terminal and the low potential input terminal;
a second switching element provided between the first switching element and the low potential input terminal;
an inductor having one end connected to a connection point between the first switching element and the second switching element and the other end connected to the high potential output terminal;
a smoothing capacitor having one end connected to the other end of the inductor and the high potential output terminal, and the other end connected to the low potential output terminal;
a first drive circuit that controls switching of the first switching element based on the voltage of the inductor and the current flowing through the first switching element;
a second drive circuit for controlling switching of the second switching element based on the voltage of the inductor and the current flowing through the second switching element;
with
The first driving circuit and the second driving circuit turn on the first switching element and turn off the second switching element, and then turn off the first switching element and turn on the second switching element. and turning off each of the first switching element and the second switching element before turning on the first switching element again.
前記第2駆動回路は、前記第2スイッチング素子をオフ状態とした際に、前記インダクタの前記一端側の電圧を検出し、前記第1スイッチング素子がオフ状態となった後、前記インダクタの前記一端側の電圧が所定値以下となったことに応じて前記第2スイッチング素子をオン状態とし、前記平滑コンデンサに蓄積された電荷を基に、前記正の電流と反対の方向に向かう負の電流を前記インダクタに流し、
前記第2駆動回路は、前記第2スイッチング素子をオン状態とした後、前記インダクタに流れる前記負の電流を検出し、前記負の電流が下限値に達したことに応じて前記第2スイッチング素子をオフ状態とし、
前記第1駆動回路は、前記第1スイッチング素子をオフ状態とした際に、前記インダクタの前記一端側の電圧を検出し、前記第1スイッチング素子がオフ状態となった後、前記インダクタの前記一端側の電圧が所定値以上となったことに応じて前記第1スイッチング素子をオン状態とする請求項1記載の電源装置。 The first drive circuit turns on the first switching element, causes a positive current to flow through the inductor from the one end of the inductor to the other end of the inductor, and then causes the positive current to flow through the inductor. is detected, and the first switching element is turned off in response to the positive current reaching the upper limit,
The second drive circuit detects the voltage at the one end of the inductor when the second switching element is turned off, and detects the voltage at the one end of the inductor after the first switching element is turned off. When the voltage on the side becomes equal to or less than a predetermined value, the second switching element is turned on, and based on the charge accumulated in the smoothing capacitor, a negative current directed in the opposite direction to the positive current is generated. flow through the inductor;
The second drive circuit detects the negative current flowing through the inductor after turning on the second switching element, and detects the negative current flowing through the inductor, and switches the second switching element in response to the negative current reaching a lower limit value. is turned off, and
The first drive circuit detects the voltage at the one end of the inductor when the first switching element is turned off, and detects the voltage at the one end of the inductor after the first switching element is turned off. 2. The power supply device according to claim 1, wherein the first switching element is turned on when the voltage on the side becomes equal to or higher than a predetermined value.
前記第2駆動回路に接続されるとともに、前記インダクタと磁気的に結合し、前記インダクタの電圧に対応する電圧を前記第2駆動回路に入力する第2補助巻線と、
をさらに備え、
前記第1駆動回路は、前記第1補助巻線から入力された電圧を基に、前記インダクタの前記一端側の電圧を検出し、
前記第2駆動回路は、前記第2補助巻線から入力された電圧を基に、前記インダクタの前記一端側の電圧を検出する請求項2記載の電源装置。 a first auxiliary winding connected to the first drive circuit, magnetically coupled with the inductor, and inputting a voltage corresponding to the voltage of the inductor to the first drive circuit;
a second auxiliary winding connected to the second drive circuit, magnetically coupled to the inductor, and inputting a voltage corresponding to the voltage of the inductor to the second drive circuit;
further comprising
The first drive circuit detects the voltage at the one end of the inductor based on the voltage input from the first auxiliary winding,
3. The power supply device according to claim 2, wherein the second drive circuit detects the voltage at the one end of the inductor based on the voltage input from the second auxiliary winding.
前記第1駆動回路は、前記第1補助巻線から入力された電圧が閾値以下となった際に、前記インダクタの前記一端側の電圧が所定値以上となったと判断し、
前記第2駆動回路は、前記第2補助巻線から入力された電圧が閾値以下となった際に、前記インダクタの前記一端側の電圧が所定値以下となったと判断する請求項3記載の電源装置。 The polarity of the second auxiliary winding is inverted with respect to the polarity of the first auxiliary winding,
the first drive circuit determines that the voltage at the one end of the inductor has reached a predetermined value or higher when the voltage input from the first auxiliary winding is lower than a threshold;
4. The power supply according to claim 3, wherein the second drive circuit determines that the voltage at the one end of the inductor has become equal to or less than a predetermined value when the voltage input from the second auxiliary winding becomes equal to or less than a threshold. Device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019179468A JP7251429B2 (en) | 2019-09-30 | 2019-09-30 | power supply |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019179468A JP7251429B2 (en) | 2019-09-30 | 2019-09-30 | power supply |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021057989A JP2021057989A (en) | 2021-04-08 |
JP7251429B2 true JP7251429B2 (en) | 2023-04-04 |
Family
ID=75271315
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019179468A Active JP7251429B2 (en) | 2019-09-30 | 2019-09-30 | power supply |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7251429B2 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014057493A (en) | 2012-09-14 | 2014-03-27 | Ricoh Co Ltd | Switching power supply device |
JP2014127376A (en) | 2012-12-27 | 2014-07-07 | Hitachi Appliances Inc | Lighting device |
JP2015154625A (en) | 2014-02-17 | 2015-08-24 | 株式会社デンソー | Power conversion apparatus |
-
2019
- 2019-09-30 JP JP2019179468A patent/JP7251429B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014057493A (en) | 2012-09-14 | 2014-03-27 | Ricoh Co Ltd | Switching power supply device |
JP2014127376A (en) | 2012-12-27 | 2014-07-07 | Hitachi Appliances Inc | Lighting device |
JP2015154625A (en) | 2014-02-17 | 2015-08-24 | 株式会社デンソー | Power conversion apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP2021057989A (en) | 2021-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4380726B2 (en) | Method for controlling vertical MOSFET in bridge circuit | |
US8487667B2 (en) | Hybrid power device | |
US8957642B2 (en) | Enhancement mode III-nitride switch with increased efficiency and operating frequency | |
US8766711B2 (en) | Switching circuit with controlled driver circuit | |
JP5616980B2 (en) | Driving device for semiconductor switch element | |
WO2016002249A1 (en) | Switching circuit and power supply circuit provided therewith | |
Wittmann et al. | A 50V high-speed level shifter with high dv/dt immunity for multi-MHz DCDC converters | |
WO2015064222A1 (en) | Semiconductor device | |
JP7309987B2 (en) | Driver circuits for output transistors, semiconductor devices, automobiles | |
US20230275526A1 (en) | Rectifying element and voltage converter comprising such a rectifying element | |
JP7251429B2 (en) | power supply | |
US10439482B2 (en) | Adaptive drive strength switching converter | |
KR20190108785A (en) | Power source converter, apparatus for driving switching element and apparatus for driving load | |
JP5513037B2 (en) | Switching power supply | |
JP2021010258A (en) | Gate driver, switching circuit, motor driver, and controller of dc/dc converter | |
WO2012111273A1 (en) | Power device apparatus | |
US20140300338A1 (en) | Circuits and methods for current to voltage conversion | |
JP6278874B2 (en) | Control circuit | |
JP2015220932A (en) | Semiconductor device | |
JP7501760B1 (en) | Power System | |
JP7129366B2 (en) | switching power supply | |
JP6370524B1 (en) | Gate drive circuit | |
JP7132063B2 (en) | Driver circuits for output transistors, semiconductor devices, automobiles | |
JP2022041044A (en) | Power source device | |
TWI663821B (en) | Bootstrap circuit and associated direct current-to-direct current converter applying the bootstrap circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220516 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230217 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230221 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230306 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7251429 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |