JP7501760B1 - Power System - Google Patents
Power System Download PDFInfo
- Publication number
- JP7501760B1 JP7501760B1 JP2023150319A JP2023150319A JP7501760B1 JP 7501760 B1 JP7501760 B1 JP 7501760B1 JP 2023150319 A JP2023150319 A JP 2023150319A JP 2023150319 A JP2023150319 A JP 2023150319A JP 7501760 B1 JP7501760 B1 JP 7501760B1
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- switch
- output
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000001939 inductive effect Effects 0.000 claims abstract description 81
- 230000007704 transition Effects 0.000 claims description 11
- 230000005669 field effect Effects 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 description 25
- 238000010586 diagram Methods 0.000 description 14
- 230000002265 prevention Effects 0.000 description 6
- 238000001514 detection method Methods 0.000 description 5
- 238000004804 winding Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229920001002 functional polymer Polymers 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Landscapes
- Power Conversion In General (AREA)
Abstract
【課題】誘導性負荷の逆起電力による電流が誘導性負荷に還流する時間の確保。【解決手段】直流電力を出力する電源と、前記直流電力を誘導性負荷に供給するための一対の出力線である第1出力線及び第2出力線と、前記一対の出力線の間に接続されたスイッチと、前記誘導性負荷の逆起電力による電流が前記スイッチを経由して前記誘導性負荷に還流するように前記スイッチをオンする制御回路と、を備える、電源装置。【選択図】図1[Problem] Ensuring time for current due to back electromotive force of an inductive load to return to the inductive load. [Solution] A power supply device comprising: a power supply that outputs DC power, a pair of output lines, a first output line and a second output line, for supplying the DC power to an inductive load, a switch connected between the pair of output lines, and a control circuit that turns on the switch so that the current due to the back electromotive force of the inductive load returns to the inductive load via the switch. [Selected Figure] Figure 1
Description
本開示は、電源装置及び電源システムに関する。 This disclosure relates to a power supply device and a power supply system.
トランスの二次コイルから入力される交流を直流に整流する整流回路と、整流回路の出力電圧を平滑化する平滑回路とを備え、平滑化された電圧を負荷に供給する電源装置が知られている(例えば、特許文献1参照)。 There is known a power supply device that includes a rectifier circuit that rectifies the AC input from the secondary coil of a transformer into DC, and a smoothing circuit that smoothes the output voltage of the rectifier circuit, and supplies the smoothed voltage to a load (see, for example, Patent Document 1).
しかしながら、従来の技術では、負荷が誘導性負荷の場合、誘導性負荷の逆起電力による電流が誘導性負荷に還流する時間を確保することが難しい。 However, with conventional technology, when the load is inductive, it is difficult to ensure that there is enough time for the current caused by the back electromotive force of the inductive load to flow back to the inductive load.
本開示は、誘導性負荷の逆起電力による電流が誘導性負荷に還流する時間を確保可能な電源システムを提供する。 The present disclosure provides a power supply system capable of ensuring time for a current caused by a back electromotive force of an inductive load to flow back to the inductive load.
本開示の一態様では、
直流電力を出力する電源と、
前記直流電力を誘導性負荷に供給するための一対の出力線である第1出力線及び第2出力線と、
前記一対の出力線の間に接続されたスイッチと、
前記誘導性負荷の逆起電力による電流が前記スイッチを経由して前記誘導性負荷に還流するように前記スイッチをオンする制御回路と、を備える複数の電源装置を並列に備える電源システムであって、
前記複数の電源装置は、それぞれ、自身に流れる前記電流の値が他の電源装置に流れる前記電流の値よりも小さいとき、自身に流れる前記電流を増加させる、電源システムが提供される。
In one aspect of the present disclosure,
A power supply that outputs DC power;
a pair of output lines, a first output line and a second output line, for supplying the DC power to an inductive load;
a switch connected between the pair of output lines;
a control circuit that turns on the switch so that a current caused by a back electromotive force of the inductive load flows back to the inductive load via the switch,
There is provided a power supply system in which each of the plurality of power supply devices increases the current flowing therethrough when the value of the current flowing therethrough is smaller than the values of the current flowing through the other power supply devices .
本開示の一態様によれば、誘導性負荷の逆起電力による電流が誘導性負荷に還流する時間を確保できる。 According to one aspect of the present disclosure, it is possible to ensure that there is enough time for the current caused by the back electromotive force of the inductive load to flow back to the inductive load.
以下、本開示の実施形態について図面を参照して説明する。 Embodiments of the present disclosure will be described below with reference to the drawings.
図1は、第1実施形態の電源装置の一構成例を示す図である。図1に示す電源装置101は、電源10により生成された直流電力Pを誘導性負荷201に供給する。電源装置101は、誘導性負荷201を駆動するための誘導性負荷用電源装置である。誘導性負荷201は、インダクタンス成分を有し、例えば、コイルである。電源装置101は、電源10の運転(動作)から停止への切り替えに伴って(直流電力Pの出力停止に伴って)、誘導性負荷201の逆起電力による電流Iを誘導性負荷201に一定時間以上継続的に還流させることが要求される装置である。
Figure 1 is a diagram showing an example of the configuration of a power supply device according to the first embodiment. The
電源装置101は、第1出力端子23、第2出力端子24、電源10、第1出力線21、第2出力線22、スイッチ30、フィルタ40及び制御回路50を備える。
The
第1出力端子23は、第1出力線21を誘導性負荷201に電気的に接続するための接続端子であり、誘導性負荷201の第1端が電気的に接続される。第2出力端子24は、第2出力線22を誘導性負荷201に電気的に接続するための接続端子であり、誘導性負荷201の第2端が電気的に接続される。電源装置101は、第1出力端子23及び第2出力端子24から誘導性負荷201に直流電力Pを出力する。
The
電源10は、直流電力Pを出力する回路である。電源10は、第1出力線21に接続される第1出力点27と、第2出力線22に接続される第2出力点28とを有する。電源10は、第1出力点27及び第2出力点28からフィルタ40に直流電力Pを出力する。電源10は、例えば、交流又は直流を直流に変換するコンバータを有し、コンバータによって生成された直流電力Pを出力する回路でもよい。
The
図2は、第1実施形態の電源装置に設けられた電源の一構成例を示す図である。図2に示す電源装置101Aは、電源10の一例であるコンバータ10Aを有する。コンバータ10Aは、トランス11とダイオードブリッジ回路13を含む絶縁型のコンバータ回路である。図2では、トランス11の一次側の図示が省略されている。トランス11は、二次側巻線12を有する。ダイオードブリッジ回路13は、ダイオード14とダイオード15との直列回路と、ダイオード16とダイオード17との直列回路とを有する。ダイオード14とダイオード15との間の中点は、二次側巻線12の一端に接続され、ダイオード16とダイオード17との間の中点は、二次側巻線12の他端に接続されている。ダイオードブリッジ回路13は、トランス11の二次側巻線12から出力される交流を直流に整流して、直流電力Pを出力する。
2 is a diagram showing an example of the configuration of a power supply provided in the power supply device of the first embodiment. The
電源10の構成は、図2に例示するコンバータ10Aに限られない。例えば、ダイオード14-17は、トランジスタ等のスイッチング素子に置換されてもよい。また、電源10の構成は、絶縁型に限られず、非絶縁型でもよい。電源10が直流電力Pを形成する方式は、フルブリッジ型に限られず、ハーフブリッジ型でもよい。
The configuration of the
図1において、第1出力線21及び第2出力線22は、電源10から出力される直流電力Pを誘導性負荷201に供給するための一対の出力線である。第1出力線21は、第2出力線22よりも電位が高い。第2出力線22は、例えば、グランド等の電位基準と同電位に電気的に接続される。第1出力線21及び第2出力線22は、直流電流が通る経路であり、単なる導線に限られない。例えば、第1出力線21又は第2出力線22は、線状とは異なる形状の導体でもよい。
In FIG. 1, the
スイッチ30は、一対の出力線21,22の間に接続された素子である。スイッチ30の具体例として、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)、IGBT(Insulated Gate Bipolar Transistor)などの半導体スイッチング素子が挙げられる。図1は、スイッチ30が電界効果トランジスタ(FET)の場合を例示する。
The
スイッチ30は、第1出力線21に第1接続点25で電気的に接続される第1主電極と、第2出力線22に第2接続点26で電気的に接続される第2主電極と、制御回路50に電気的に接続される制御電極とを有する。例えば、第1主電極は、ドレイン又はコレクタであり、第2主電極は、ソース又はエミッタであり、制御電極は、ゲートである。
The
スイッチ30は、第2出力線22から第1出力線21への方向を順方向とするダイオード31が並列に設けられたスイッチである。ダイオード31は、主端子間に逆接続されている。ダイオード31は、スイッチ30の寄生ダイオードであってもよい。
The
フィルタ40は、電源10とスイッチ30との間に介在し、電源10からの直流電力Pを平滑化して出力する回路である。フィルタ40は、インダクタ41とコンデンサ42とを有するLCフィルタである。
The
コンデンサ42は、電源10とスイッチ30との間において、一対の出力線21,22の間に接続された容量素子である。コンデンサ42は、例えば、有極性のコンデンサである。コンデンサ42の具体例として、電解コンデンサ、機能性高分子コンデンサなどが挙げられる。なお、コンデンサ42は、無極性のコンデンサであってもよい。
The
インダクタ41は、電源10とコンデンサ42との間において、第1出力線21に直列に挿入された誘導素子である。インダクタ41は、リアクトルとも称される。
The
なお、電源装置101は、フィルタ40を備えていなくてもよい。また、フィルタ40は、インダクタ41を備えていなくてもよい。また、フィルタ40は、コンデンサ42を備えていなくてもよい。
The
電源装置101は、第1接続点25と第1出力端子23との間で第1出力線21に直列に挿入された逆流防止素子32を備えてもよい。逆流防止素子32は、第1出力端子23から第1接続点25への方向に流れる電流(逆流)を阻止する。逆流防止素子32は、例えば、トランジスタ又はダイオードを用いて形成される。逆流防止素子32は、後述の形態のように、複数の電源装置が並列接続される構成の場合、オアリング用素子として使用されてもよい。なお、逆流防止素子32は、無くてもよい。
The
制御回路50は、電源10及びスイッチ30を制御する。制御回路50は、例えば、プロセッサ51及び駆動回路52を有する。プロセッサ51は、電源10の動作または停止を制御する指令信号Scを生成し出力するとともに、スイッチ30のオンまたはオフを指令する指令信号Srを生成し出力する。駆動回路52は、プロセッサ51からの指令信号Srに従って、スイッチ30をオンまたはオフさせる。駆動回路52は、スイッチ30のゲート電圧Vgを制御することで、スイッチ30をオンまたはオフさせる。
The
制御回路50の機能は、メモリに記憶されたプログラムによって、CPU(Central Processing Unit)等のプロセッサ51が動作することにより実現される。制御回路50の機能は、FPGA(Field Programmable Gate Array)又はASIC(Application Specific Integrated Circuit)によって実現されてもよい。
The functions of the
指令信号Scの動作指令により電源10が起動すると、電源10は、直流電力Pを生成し出力する。直流電力Pが出力されると、スイッチ30がオフの期間では、第1出力線21の第1接続点25と第2出力線22の第2接続点26との間の電圧(コンデンサ42の両端電圧)である出力電圧Voは、所定の目標電圧値となる。一方、指令信号Scの停止指令により電源10が直流電力Pを出力する動作を停止する。電源10の動作が停止すると、誘導性負荷201には逆起電力が発生する。
When the
制御回路50は、電源10の停止期間において出力電圧Voが負電圧になると、誘導性負荷201の逆起電力による電流Iがスイッチ30を経由して誘導性負荷201に還流するようにスイッチ30をオンする。スイッチ30のオンにより、誘導性負荷201の逆起電力による電流Iは、スイッチ30を経由して誘導性負荷201に還流する。
When the output voltage Vo becomes negative during the stop period of the
仮に、スイッチ30及びダイオード31が存在しない形態では、誘導性負荷201の逆起電力による電流Iは、第2出力点28、電源10、第1出力点27及びインダクタ41の順に流れる経路と、第2出力点28、コンデンサ42及び第1出力点27の順に流れる経路とを経由して、誘導性負荷201に還流する。しかしながら、電流Iが電源10の停止期間に流れているとき、第2出力点28から電源10を経由して第1出力点27に至るまでの電圧降下量は、コンデンサ42の逆充電電圧に相当し、比較的大きい。例えば、図2においてスイッチ30及びダイオード31が存在しない形態では、ダイオード17とダイオード16の各々の順方向電圧(または、ダイオード15とダイオード14の各々の順方向電圧)と、インダクタ41に生じる電圧との和に略等しい電圧降下が、第2出力点28と第1出力点27との間に発生する。そのため、コンデンサ42がこの電圧に逆充電されるとともに、誘導性負荷201の電流Iが短時間で減衰してしまい、誘導性負荷201の逆起電力による電流Iを一定時間以上継続的に還流させることが難しい。
In a configuration in which the
これに対して、スイッチ30が存在する図1又は図2に示す形態では、スイッチ30は、フィルタ40と誘導性負荷201との間に介在するので、誘導性負荷201の逆起電力による電流Iが誘導性負荷201に還流する経路は、フィルタ40と誘導性負荷201との間に設けられる。電源10の停止期間において出力電圧Voが負電圧になると、スイッチ30は制御回路50によってオンされる。これにより、電源10の停止期間では、第2接続点26からスイッチ30を経由して第1接続点25に至るまでの経路のインピーダンスは、第2接続点26から、第2出力点28、電源10、第1出力点27及びインダクタ41を経由して第1接続点25に至るまでの経路のインピーダンスよりも十分に小さい。よって、電源10の停止期間では、誘導性負荷201の逆起電力による電流Iは、ほとんど、第2接続点26からスイッチ30を経由して第1接続点25に至るまでの経路を流れる。このとき、第1接続点25と第2接続点26との間の電圧は、第1出力点27と第2出力点28との間の電圧よりも低くなる。したがって、誘導性負荷201の逆起電力は、比較的小さな電圧(オンしたスイッチ30の電圧降下分)でクランプされるので、誘導性負荷201に流れる電流Iがすぐに減衰することが抑制される。その結果、誘導性負荷201の逆起電力による電流Iを誘導性負荷201に一定時間以上継続的に還流させることが容易になる。
In contrast, in the configuration shown in FIG. 1 or FIG. 2 in which the
このように、第1実施形態における制御回路50は、誘導性負荷201の逆起電力による電流Iがスイッチ30を経由して誘導性負荷201に還流するようにスイッチ30のゲート電圧Vgを調整してスイッチ30をオンする。これにより、誘導性負荷201の逆起電力による電流Iが誘導性負荷201に還流する時間を確保することができる。
In this way, the
また、スイッチ30のオンにより、誘導性負荷201の逆起電力により生ずる電流Iは、スイッチ30を経由するので、電源10を経由する形態に比べて、損失を低減することができる。すなわち、スイッチ30の温度上昇を抑制することができる。
In addition, when the
図3は、第1実施形態の電源装置の一構成例を示すタイミングチャートである。制御回路50のプロセッサ51は、電源10を動作させる期間では、スイッチ30をオフに維持する指令信号Srを出力する。制御回路50のプロセッサ51は、タイミングt1において、電源10の指令信号Scを動作指令から停止指令に切り替えると、電源10の出力(直流電力P)が停止する。これにより、出力電圧Voの低下が開始するとともに、誘導性負荷201に逆起電力が発生する。
Figure 3 is a timing chart showing an example of the configuration of the power supply device of the first embodiment. The
出力電圧Voが正電圧から負電圧に遷移してからスイッチ30をオンさせるため、出力電圧Voが負電圧でスイッチ30がオフの期間(デッドタイムt2-t3)が設けられている。デッドタイムt2-t3を設けることによって、出力電圧Voが正電圧のときに第1出力線21と第2出力線22との間が短絡することを防止することができる。デッドタイムt2-t3の長さは、誘導性負荷201の状況、出力電圧Voの検出遅れなどを考慮して決められる。
In order to turn on the
出力電圧Voがタイミングt2で正電圧から負電圧に遷移すると、誘導性負荷201の逆起電力による電流Iは、ダイオード31に流れ始める。電流Iがダイオード31に流れている期間では、出力電圧Voは、零よりも低い第1負電圧(≒零-ダイオード31の順方向電圧)となる。
When the output voltage Vo transitions from a positive voltage to a negative voltage at timing t2, the current I due to the back electromotive force of the
制御回路50は、電源10を停止に切り替えるタイミングt1からの経過時間が第1所定時間に到達した場合、スイッチ30を動作させるための指令信号Srをオフ指令からオン指令に切り替える(タイミングt3)。これにより、駆動回路52は、ゲート電圧Vgをオフ電圧からオン電圧にタイミングt4で上昇させるので、スイッチ30がオンする。スイッチ30のオフからオンへの切り替わりにより、電流Iが通る経路は、ダイオード31からスイッチ30に切り替わる。このため、出力電圧Voは、零よりも僅かに低い第2負電圧(=零-スイッチ30の電圧降下分)に上昇する。
When the elapsed time from timing t1 at which the
制御回路50は、指令信号Srをオフ指令からオン指令に切り替えるタイミングt3からの経過時間が第2所定時間に到達した場合、指令信号Srをオン指令からオフ指令に切り替える。これにより、駆動回路52は、ゲート電圧Vgをオン電圧からオフ電圧に低下させるので、スイッチ30がオフする(タイミングt5)。スイッチ30のオンからオフへの切り替わりにより、電流Iが通る経路は、スイッチ30からダイオード31に切り替わる。このため、出力電圧Voは、第2負電圧から第1負電圧に低下する。
When the elapsed time from timing t3 at which the command signal Sr is switched from an OFF command to an ON command reaches a second predetermined time, the
出力電圧Voが負電圧から正電圧に遷移する前にスイッチ30を早めにオフさせるため、出力電圧Voが負電圧でスイッチ30がオフの期間(デッドタイムt5-t6)が設けられている。デッドタイムt5-t6を設けることによって、出力電圧Voが正電圧のときに第1出力線21と第2出力線22との間が短絡することを防止することができる。デッドタイムt5-t6の長さは、出力電圧Voの立ち上がりスピード、指令信号Srのオフ指令からスイッチ30が実際にオフするまでの遅れ時間などを考慮して決められる。
In order to turn off the
制御回路50は、指令信号Srをオン指令からオフ指令に切り替えるタイミングからの経過時間が第3所定時間に到達した場合、電源10の指令信号Scを停止指令から動作指令に切り替える(タイミングt6)。指令信号Scが動作指令に切り替わると、直流電力Pの出力が再開するので、出力電圧Voの上昇が開始し、出力電圧Voは負電圧から正電圧に遷移する(タイミングt7)。制御回路50がスイッチ30をオンからオフに切り替えてから、出力電圧Voは負電圧から正電圧に遷移するので、出力電圧Voが正電圧のときに第1出力線21と第2出力線22との間が短絡することを防止することができる。
When the elapsed time from the timing of switching the command signal Sr from an on command to an off command reaches a third predetermined time, the
このように、図3では、制御回路50は、出力電圧Voが正電圧のとき、スイッチ30をオフし、出力電圧Voが負電圧のとき、スイッチ30をオンする。これにより、出力電圧Voが正電圧のときには、誘導性負荷201に直流電力Pまたはコンデンサ42に蓄えられている電力を供給することができ、出力電圧Voが負電圧のときには、誘導性負荷201の逆起電力による電流Iが流れる時間を確保することができる。
As described above, in FIG. 3, the
図3では、制御回路50は、出力電圧Voが正電圧から負電圧に遷移してから(タイミングt2)、スイッチ30をオフからオンに切り替える(t3-t5)。これにより、出力電圧Voが正電圧のときに第1出力線21と第2出力線22との間が短絡することを防止することができる。
In FIG. 3, the
制御回路50は、誘導性負荷201の逆起電力による電流Iがダイオード31に期間t2-t3において流れてから、スイッチ30をオフからオンに切り替える(t3-t5)。電流Iがダイオード31に流れると出力電圧Voは負電圧となるので、出力電圧Voが正電圧のときに第1出力線21と第2出力線22との間が短絡することを防止することができる。
The
制御回路50は、出力電圧Voが、第2出力線22の電圧(略零ボルト)よりも低い設定電圧(負の設定電圧Va)に比べて高いとき、スイッチ30をオフし、出力電圧Voが設定電圧Va以下のとき、スイッチ30をオンしてもよい。これにより、出力電圧Voが負電圧のときにスイッチ30がオンするので(出力電圧Voが正電圧のときにスイッチ30がオフするので)、出力電圧Voが正電圧のときに、スイッチ30のオンによる第1出力線21と第2出力線22との間の短絡を防止できる。
The
制御回路50は、電流Iが誘導性負荷201に還流する時間が所定時間以上継続してから、スイッチ30をオンからオフに切り替えることで、電流Iが誘導性負荷201に還流する時間を所定時間以上確保することができる。たとえば、電源10に瞬時停電が発生した場合であっても、誘導性負荷201に電流Iを所定時間還流させることで、誘導性負荷201は電源10で発生した瞬時停電の影響を抑制しつつ動作を継続することができる。
The
デッドタイムt2-t3およびデッドタイムt5-t6は、出力電圧Voが負電圧でスイッチ30がオフである第1期間の一例である。タイミングt1までの期間およびタイミングt6以降の期間は、電源10が動作中でスイッチ30がオフである第2期間の一例である。期間t4-t5は、電源10が停止中(出力電圧Voが負電圧)でスイッチ30がオンである第3期間の一例である。第1期間は、第2期間と第3期間との間に存在する。制御回路50は、第2期間と第3期間とが交互に切り替わるように、電源10及びスイッチ30を制御してもよい。また、制御回路50は、電源10が停止した後であって、誘導性負荷201に還流する電流Iが0Aになりスイッチ30がオフした状態、または出力電圧Voが設定電圧Vaより高くなりスイッチ30がオフした状態で、電源10を再起動してもよい。
Dead times t2-t3 and t5-t6 are examples of a first period in which the output voltage Vo is negative and the
図4は、第2実施形態の電源装置の一構成例を示す図である。第2実施形態において、第1実施形態と同様の構成及び効果についての説明は、上述の説明を援用することで、省略又は簡略する。 Figure 4 is a diagram showing an example of the configuration of a power supply device according to the second embodiment. In the second embodiment, the description of the configuration and effects similar to those of the first embodiment will be omitted or simplified by invoking the above description.
デッドタイムでは、電流Iがダイオード31に流れるので、損失が増大する。また、電流Iがダイオード31に流れているとき、ダイオード31の順方向電圧による逆電圧が有極性のコンデンサ42に印加される。有極性のコンデンサ42に逆電圧が印加されると、コンデンサ42の寿命が短くなるおそれがある。
During the dead time, the current I flows through the
第2実施形態の電源装置102は、電流Iがダイオード31に流れることによる損失増大の抑制と、有極性のコンデンサ42に逆電圧が印加される時間の短縮とが可能な制御回路60を備える。電源10が直流電力Pを出力している期間およびコンデンサ42が蓄えた電力を放電している期間では、出力電圧Voは、正電圧となり、コンデンサ42の放電が終了した後に逆起電力が誘導性負荷201に発生している期間では、出力電圧Voは、負電圧となる。この電圧変動を利用して、制御回路60は、スイッチ30のオン又はオフを自動で(第1実施形態のようなプロセッサ51無しで)行う。電源10の制御は、第1実施形態のようなプロセッサ51により実施される。
The
制御回路60は、第2出力線22の電圧(略零ボルト)よりも僅かに低い電圧(例えば、-30mV)を負の設定電圧Vaとして設定する。設定電圧Vaは、絶対値がダイオード31の順方向電圧よりも低い。制御回路60は、スイッチ30の出力電圧Voをフィードバックし、出力電圧Voが設定電圧Va以下に低下することを検知すると、出力電圧Voが設定電圧Vaと等しくなるように、スイッチ30のゲート電圧Vgを調整する。
The
図4には、制御回路60の一構成例が示されている。制御回路60は、電圧設定回路61と駆動回路64を含む。
Figure 4 shows an example of the configuration of the
電圧設定回路61は、設定電圧Vaを生成する。電圧設定回路61は、第2出力線22と負電源との間の負電圧Vmを抵抗62,63により分圧することで負の設定電圧Vaを生成する。
The
駆動回路64は、出力電圧Voが負の設定電圧Vaに比べて高いとき、スイッチ30をオフするようにゲート電圧Vgを低下させ、出力電圧Voが設定電圧Va以下のとき、スイッチ30をオンするようにゲート電圧Vgを上昇させる。駆動回路64は、オペアンプ65、抵抗66,67及びキャパシタ68を有する。オペアンプ65は、負の設定電圧Vaが入力される非反転入力端子と、第1出力線21に抵抗66を介して電気的に接続される反転入力端子と、スイッチ30のゲートが電気的に接続される出力端子とを有する。
When the output voltage Vo is higher than the negative set voltage Va, the
次に、図5及び図6を参照して、第2実施形態の電源装置の動作について説明する。図5及び図6では、第2実施形態の電源装置の一例である電源装置102Aが示されている。電源装置102Aは、電源10の一例であるコンバータ10Aを有する。
Next, the operation of the power supply device of the second embodiment will be described with reference to Figs. 5 and 6. Figs. 5 and 6 show a
図5は、第2実施形態の電源装置に設けられた電源の動作を説明するための図である。コンバータ10Aが起動すると、出力電圧Voが0Vから徐々に上昇する。出力電圧Voは設定電圧Vaよりも高いため、オペアンプ65の反転入力端子には設定電圧Vaよりも高い電圧が印加されている。これにより、オペアンプ65はゲート電圧Vgをオフ電圧に維持しているので、スイッチ30がオフのままである。つまり、コンバータ10Aにより生成された直流電力Pが出力されている期間では、一対の出力線21,22間は短絡することはない。
Figure 5 is a diagram for explaining the operation of the power supply provided in the power supply device of the second embodiment. When the
図6は、第2実施形態の電源装置に設けられた電源が停止したときの動作を説明するための図である。コンバータ10Aの出力が停止すると、誘導性負荷201に逆起電力が発生し、出力電圧Voは徐々に低下する。出力電圧Voが設定電圧Vaよりも低下すると、オペアンプ65は、出力電圧Voが設定電圧Vaと等しくなるようにゲート電圧Vgを上昇させる。スイッチ30がFETの場合、オペアンプ65は、出力電圧Voが設定電圧Vaと等しくなるように、スイッチ30の飽和領域までゲート電圧Vgを上昇させる。
Figure 6 is a diagram for explaining the operation when the power supply provided in the power supply device of the second embodiment stops. When the output of the
このように、第2実施形態における制御回路60は、第2出力線22の電圧(略零ボルト)よりも僅かに低い電圧(例えば、-30mV)を負の設定電圧Vaとして設定する。制御回路60は、出力電圧Voが負の設定電圧Vaに比べて高いとき、スイッチ30をオフし、出力電圧Voが設定電圧Va以下のとき、スイッチ30をオンする。これにより、誘導性負荷201の逆起電力による電流Iが誘導性負荷201に還流する時間を確保することができる。
In this way, the
図5及び図6で示す動作は、図7に示す挙動として現れる。図7は、第2実施形態の電源装置の一動作例を示すタイミングチャートである。 The operations shown in Figures 5 and 6 appear as the behavior shown in Figure 7. Figure 7 is a timing chart showing an example of the operation of the power supply device of the second embodiment.
制御回路60は、電源10を動作させる期間では、出力電圧Voが負の設定電圧Vaよりも高いので、スイッチ30をオフに維持するゲート電圧Vgを出力する。プロセッサ51は、タイミングt11において、電源10の指令信号Scを動作指令から停止指令に切り替えると、直流電力Pの出力が停止する。これにより、出力電圧Voの低下が開始するとともに、誘導性負荷201に逆起電力が発生する。
During the period when the
制御回路60は、出力電圧Voが負の設定電圧Vaまで低下すると、スイッチ30がオンするようにゲート電圧Vgを上昇させる(タイミングt12)。これにより、スイッチ30はオフからオンに切り替わる。低下する出力電圧Voが零に到達してからスイッチ30がオンするまでの遅れ時間に、誘導性負荷201の逆起電力による電流Iは、ダイオード31に流れる。このように、電流Iがダイオード31に流れる時間は、極めて短いので、電流Iがダイオード31に流れることによる損失増大を抑制でき、有極性のコンデンサ42に逆電圧が印加される時間を短縮できる。
When the output voltage Vo falls to the negative set voltage Va, the
制御回路60は、ゲート電圧Vgをオフ電圧からオン電圧にタイミングt12で上昇させるので、スイッチ30がオンする。出力電圧Voは設定電圧Vaと等しくなるようにオペアンプ65によりフィードバック制御されるので、出力電圧Voは設定電圧Vaに維持される。
The
プロセッサ51は、電源10の指令信号Scを動作指令から停止指令に切り替えるタイミングからの経過時間が所定時間に到達した場合、指令信号Scを停止指令から動作指令に切り替える(タイミングt13)。指令信号Scが動作指令に切り替わると、直流電力Pの出力が再開するので、出力電圧Voの上昇が開始し、出力電圧Voは負電圧から正電圧に遷移する。電源10による出力電圧Voの上昇が開始すると、出力電圧Voが設定電圧Vaに比べて高くなるので、制御回路60は、スイッチ30をオフする。出力電圧Voが負電圧から正電圧に遷移する前にスイッチ30をオフすることが求められる。そのため、オペアンプ65は、比較的高速に動作し、シンク電流が大きいことが望ましい。また、電源10は、出力電圧Voを一定の傾きで上昇させるソフトスタート動作をするのが望ましい。
When the time elapsed from the timing of switching the command signal Sc of the
このように、図7では、制御回路60は、出力電圧Voが正電圧のとき(設定電圧Vaより高いとき)、スイッチ30をオフし、出力電圧Voが負電圧のとき(設定電圧Vaより低いとき)、スイッチ30をオンする。これにより、電源10が動作しているときには、誘導性負荷201に直流電力Pを供給することができ、電源10が動作を停止したときには、誘導性負荷201の逆起電力による電流Iが流れる時間を確保することができる。
As described above, in FIG. 7, the
図7では、制御回路60は、出力電圧Voが正電圧(設定電圧Vaより高い電圧)から負電圧(設定電圧Vaより低い電圧)に遷移してから、スイッチ30をオフからオンに切り替える(t12)。これにより、出力電圧Voが正電圧のときに第1出力線21と第2出力線22との間が短絡することを防止することができる。制御回路60は、電流Iが誘導性負荷201に還流する時間が所定時間以上継続し電流Iが0Aになってから、スイッチ30をオンからオフに切り替えることで、電流Iが誘導性負荷201に還流する時間を所定時間以上確保することができる。制御回路60は、電源10が動作中でスイッチ30がオフの期間と電源10が停止中でスイッチ30がオンの期間とが交互に切り替わるように、スイッチ30を制御してもよい。また、制御回路60は、電源10が停止した後であって、誘導性負荷201に還流する電流Iが0Aになりスイッチ30がオフした状態、または出力電圧Voが設定電圧Vaより高くなりスイッチ30がオフした状態で、電源10を再起動させてもよい。
In FIG. 7, the
図8は、第1実施形態の電源システムの一構成例を示す図である。第1実施形態の電源システムにおいて、上記の実施形態の電源装置と同様の構成及び効果についての説明は、上述の説明を援用することで、省略又は簡略する。 Figure 8 is a diagram showing an example of the configuration of the power supply system of the first embodiment. In the power supply system of the first embodiment, the explanation of the configuration and effects similar to those of the power supply devices of the above embodiments will be omitted or simplified by invoking the above explanation.
図8は、複数の電源装置(この例では、二つの電源装置103a,103b)を並列に備える電源システム103を示す。共通の誘導性負荷201に電力を供給する複数の電源装置を並列に設けることで、1台の電源装置では電力が不足する場合などに対応することができる。
Figure 8 shows a
複数の電源装置を並列に備える場合、誘導性負荷201に流す電流を均等に分担することが理想的である(図8の場合、電源装置103aが負担する電流I1=電源装置103bが負担する電流I2)。しかし、配線インピーダンスによっては、例えば、1台の電源装置が全負担し、他の電源装置は負担なし(電流がゼロ)というアンバランス状態となることが考えられる。この場合、還流電流が流れる素子は、全負担時の電流が流れることを想定した素子選び(過剰な設計)が求められる。
When multiple power supplies are connected in parallel, it is ideal to equally share the current flowing through inductive load 201 (in the case of Figure 8, current I1 borne by
図9は、そのようなアンバランス状態を回避可能な第2実施形態の電源システムの一構成例を示す図である。図9は、複数の電源装置(この例では、二つの電源装置104a,104b)を並列に備える電源システム104を示す。
Figure 9 is a diagram showing an example of the configuration of a power supply system according to a second embodiment that can avoid such an unbalanced state. Figure 9 shows a
複数の電源装置104a,104bは、それぞれ、自身に流れる電流Iの値が他の電源装置に流れる電流Iの値よりも小さいとき、自身に流れる電流Iを増加させるバランス回路を備える。これにより、上記のようなアンバランス状態を回避することができる。
Each of the
複数の電源装置104a,104bの各バランス回路は、自身に流れる電流Iの値が他の電源装置に流れる電流Iの値よりも小さいとき、自身の制御回路60の設定電圧Va(この例では、Va1又はVa2)を上昇させる(0Vに近づける)。各バランス回路は、自身の制御回路60の設定電圧Vaを上昇させることで、自身に流れる電流Iを増加させる。
When the value of the current I flowing through each of the multiple
複数の電源装置104a,104bの各バランス回路は、互いに同一の回路構成である。電源装置104aは、電流検出回路110、オアリング回路111、閾値電圧生成回路113及び電圧調整回路114を含むバランス回路を備える。電源装置104bは、電流検出回路120、オアリング回路121、閾値電圧生成回路123及び電圧調整回路124を含むバランス回路を備える。
The balance circuits of the multiple
電流検出回路110は、電流I1をシャント抵抗又はカレントトランス等により検出し、電流I1の電流値に対応する電圧Vc1を出力する。電流検出回路120は、電流I2をシャント抵抗又はカレントトランス等により検出し、電流I2の電流値に対応する電圧Vc2を出力する。
The
オアリング回路111は、オアリングダイオードが追加されたボルテージフォロワ回路であり、電圧Vc1が入力される。オアリング回路121は、オアリングダイオードが追加されたボルテージフォロワ回路であり、電圧Vc2が入力される。
閾値電圧生成回路113は、電圧Vc1が入力されるボルテージフォロワ回路と、ボルテージフォロワ回路から出力される電圧Vc1に順方向電圧VFを加えた電圧Vd1を生成するダイオードと、電圧Vd1を分圧した閾値電圧Ve1を生成する分割回路とを有する。閾値電圧生成回路123は、電圧Vc2が入力されるボルテージフォロワ回路と、ボルテージフォロワ回路から出力される電圧Vc2に順方向電圧VFを加えた電圧Vd2を生成するダイオードと、電圧Vd2を分圧した閾値電圧Ve2を生成する分割回路とを有する。
The threshold
電圧調整回路114は、電圧Vc1と電圧Vc2とのうち高い方の電圧が閾値電圧Ve1と等しくなるように設定電圧Va1を調整するオペアンプを有する。電圧調整回路124は、電圧Vc1と電圧Vc2とのうち高い方の電圧が閾値電圧Ve2と等しくなるように設定電圧Va2を調整するオペアンプを有する。
The
各バランス回路は、このような構成を有することで、自身に流れる電流Iの値が他の電源装置に流れる電流Iの値よりも小さいとき、自身に流れる電流Iを増加させることができる。 By having such a configuration, each balancing circuit can increase the current I flowing through itself when the value of the current I flowing through it is smaller than the value of the current I flowing through the other power supply devices.
以上の通り、実施形態を説明したが、上記実施形態は、例として提示したものであり、上記実施形態により本発明が限定されるものではない。上記実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の組み合わせ、省略、置き換え、変更などを行うことが可能である。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 Although the embodiments have been described above, they are presented as examples, and the present invention is not limited to the above embodiments. The above embodiments can be implemented in various other forms, and various combinations, omissions, substitutions, modifications, etc. can be made without departing from the gist of the invention. These embodiments and their variations are included in the scope and gist of the invention, and are included in the scope of the invention and its equivalents described in the claims.
例えば、スイッチ30及びダイオード31は、サイリスタなどの他の半導体素子に置換されてもよい。
For example, the
例えば、電源装置は、産業用の電源装置や電動機駆動装置に使用されてもよいし、自動車、船舶、鉄道車両等の移動体用の電源装置に使用されてもよい。 For example, the power supply device may be used in industrial power supplies or motor drive devices, or may be used in power supplies for moving objects such as automobiles, ships, and railway vehicles.
10 電源
10A コンバータ
11 トランス
12 二次側巻線
21,22 出力線
23,24 出力端子
25,26 接続点
27,28 出力点
30 スイッチ
31 ダイオード
32 逆流防止素子
40 フィルタ
41 インダクタ
42 コンデンサ
50 制御回路
51 プロセッサ
52 駆動回路
60 制御回路
101,101A,102 電源装置
103,104 電源システム
201 誘導性負荷
REFERENCE SIGNS
Claims (19)
前記直流電力を誘導性負荷に供給するための一対の出力線である第1出力線及び第2出力線と、
前記一対の出力線の間に接続されたスイッチと、
前記誘導性負荷の逆起電力による電流が前記スイッチを経由して前記誘導性負荷に還流するように前記スイッチをオンする制御回路と、を備える複数の電源装置を並列に備える電源システムであって、
前記複数の電源装置は、それぞれ、自身に流れる前記電流の値が他の電源装置に流れる前記電流の値よりも小さいとき、自身に流れる前記電流を増加させる、電源システム。 A power supply that outputs DC power;
a pair of output lines, a first output line and a second output line, for supplying the DC power to an inductive load;
a switch connected between the pair of output lines;
a control circuit that turns on the switch so that a current caused by a back electromotive force of the inductive load flows back to the inductive load via the switch,
A power supply system, wherein each of the plurality of power supply devices increases the current flowing therethrough when the value of the current flowing therethrough is smaller than the values of the current flowing through the other power supply devices .
前記制御回路は、前記一対の出力線の間の電圧である出力電圧が、前記第2出力線の電圧よりも低い設定電圧に比べて高いとき、前記スイッチをオフし、前記出力電圧が前記設定電圧以下のとき、前記スイッチをオンし、
前記設定電圧は、絶対値が前記ダイオードの順方向電圧よりも低い、請求項13に記載の電源システム。 In each of the plurality of power supply devices,
the control circuit turns off the switch when an output voltage, which is a voltage between the pair of output lines, is higher than a set voltage which is lower than the voltage of the second output line, and turns on the switch when the output voltage is equal to or lower than the set voltage;
The power supply system according to claim 13 , wherein the set voltage has an absolute value lower than a forward voltage of the diode.
前記制御回路は、
前記設定電圧を生成する電圧設定回路と、
前記設定電圧が入力される非反転入力端子と、前記第1出力線に電気的に接続される反転入力端子と、前記スイッチのゲートが電気的に接続される出力端子とを有するオペアンプと、を含む、請求項14に記載の電源システム。 In each of the plurality of power supply devices,
The control circuit includes:
a voltage setting circuit for generating the set voltage;
15. The power supply system according to claim 14, comprising: an operational amplifier having a non-inverting input terminal to which the set voltage is input, an inverting input terminal electrically connected to the first output line, and an output terminal electrically connected to a gate of the switch.
前記電源は、前記第1出力線に接続される第1出力点と、前記第2出力線に接続される第2出力点とを有し、
前記第1出力線は、前記スイッチの一端が電気的に接続される第1接続点を有し、
前記第2出力線は、前記スイッチの他端が電気的に接続される第2接続点を有し、
前記電流が前記電源の停止期間に流れているとき、前記第1接続点と前記第2接続点との間の電圧は、前記第1出力点と前記第2出力点との間の電圧よりも低い、請求項1から3のいずれか一項に記載の電源システム。 In each of the plurality of power supply devices,
the power supply has a first output point connected to the first output line and a second output point connected to the second output line;
the first output line has a first connection point to which one end of the switch is electrically connected;
the second output line has a second connection point to which the other end of the switch is electrically connected;
4. The power supply system according to claim 1, wherein when the current flows during a period when the power supply is stopped, a voltage between the first connection point and the second connection point is lower than a voltage between the first output point and the second output point.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2023150319A JP7501760B1 (en) | 2023-09-15 | 2023-09-15 | Power System |
JP2024016600A JP7501807B1 (en) | 2023-09-15 | 2024-02-06 | Power supply and power system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2023150319A JP7501760B1 (en) | 2023-09-15 | 2023-09-15 | Power System |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2024016600A Division JP7501807B1 (en) | 2023-09-15 | 2024-02-06 | Power supply and power system |
Publications (1)
Publication Number | Publication Date |
---|---|
JP7501760B1 true JP7501760B1 (en) | 2024-06-18 |
Family
ID=91483464
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023150319A Active JP7501760B1 (en) | 2023-09-15 | 2023-09-15 | Power System |
JP2024016600A Active JP7501807B1 (en) | 2023-09-15 | 2024-02-06 | Power supply and power system |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2024016600A Active JP7501807B1 (en) | 2023-09-15 | 2024-02-06 | Power supply and power system |
Country Status (1)
Country | Link |
---|---|
JP (2) | JP7501760B1 (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005269748A (en) | 2004-03-17 | 2005-09-29 | Hitachi Ltd | Load drive circuit |
JP2008085046A (en) | 2006-09-27 | 2008-04-10 | Keihin Corp | Driving device of inductive load |
JP2010011598A (en) | 2008-06-25 | 2010-01-14 | Autonetworks Technologies Ltd | Inductive load driving circuit |
JP2012210104A (en) | 2011-03-30 | 2012-10-25 | Nf Corp | Power conversion apparatus |
JP2013093669A (en) | 2011-10-24 | 2013-05-16 | Keihin Corp | Inductive load drive device |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5465959B2 (en) | 2009-09-01 | 2014-04-09 | 矢崎総業株式会社 | Electric fan control device |
-
2023
- 2023-09-15 JP JP2023150319A patent/JP7501760B1/en active Active
-
2024
- 2024-02-06 JP JP2024016600A patent/JP7501807B1/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005269748A (en) | 2004-03-17 | 2005-09-29 | Hitachi Ltd | Load drive circuit |
JP2008085046A (en) | 2006-09-27 | 2008-04-10 | Keihin Corp | Driving device of inductive load |
JP2010011598A (en) | 2008-06-25 | 2010-01-14 | Autonetworks Technologies Ltd | Inductive load driving circuit |
JP2012210104A (en) | 2011-03-30 | 2012-10-25 | Nf Corp | Power conversion apparatus |
JP2013093669A (en) | 2011-10-24 | 2013-05-16 | Keihin Corp | Inductive load drive device |
Also Published As
Publication number | Publication date |
---|---|
JP7501807B1 (en) | 2024-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4763606B2 (en) | High frequency control of semiconductor switches | |
US8766711B2 (en) | Switching circuit with controlled driver circuit | |
WO2016002249A1 (en) | Switching circuit and power supply circuit provided therewith | |
JP4903214B2 (en) | Method and circuit device for controlling semiconductor switch with galvanic isolation | |
US10348212B2 (en) | Synchronous rectification controller including synchronous rectification transistor for insulated synchronous rectification DC/DC converter | |
JP2008278552A (en) | Control method of vertical mosfet in bridge circuit | |
JP2010130822A (en) | Semiconductor device | |
WO2016143382A1 (en) | Internal power supply circuit and semiconductor device | |
US10715027B2 (en) | Driver circuit | |
US8106635B2 (en) | Power converter | |
JP6271723B2 (en) | Driver circuit | |
JP2020127267A (en) | Over-current protection circuit and switching circuit | |
CN111183574B (en) | Switch driving circuit | |
JP2023063081A (en) | Switching circuit, dc/dc converter, and control circuit for the same | |
CN108736748B (en) | Power conversion device and synchronous rectification controller thereof | |
US10892741B2 (en) | Power device driving apparatus | |
JP7501760B1 (en) | Power System | |
KR101969117B1 (en) | Active Clamp Forward Converter And Method Of Driving The Same | |
JP2020096444A (en) | Switching circuit | |
JP4098494B2 (en) | Switching power supply | |
US11522463B2 (en) | System and method to extend low line operation of flyback converters | |
JP4153408B2 (en) | Inverter device | |
TWI831624B (en) | Power conversion system | |
JP6370524B1 (en) | Gate drive circuit | |
JP7338139B2 (en) | Switching control circuit, power supply circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20230915 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231212 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240507 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240520 |