JP7250181B2

JP7250181B2 - 電力半導体装置

Info

Publication number: JP7250181B2
Application number: JP2021575120A
Authority: JP
Inventors: 幸幹東; 剛司山本
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2020-02-04
Filing date: 2020-02-04
Publication date: 2023-03-31
Anticipated expiration: 2040-02-04
Also published as: WO2021156928A1; JPWO2021156928A1; US12009810B2; DE112020006675T5; US20220416786A1; CN115038859A

Description

本開示は、内燃機関のイグニッションシステムに用いられる電力半導体装置に関する。

自動車エンジン等の内燃機関のイグニッションシステムに用いられるイグニッションコイルを駆動する電力半導体装置には、当該電力半導体装置の保護機能として、異常発熱を検知した際に負荷電流を遮断する機能、およびある一定時間持続してオン信号が入力された際に負荷電流を遮断する機能（以下、「過通電遮断機能」という）が搭載されている。

これらの保護機能は、電力半導体装置の自己保護による動作であるため、負荷電流を遮断するタイミングは、ＥＣＵ（Engine Control Unit）による点火信号タイミングとは無関係に行われる。従って、保護機能による遮断タイミングによっては点火シーケンス上不適切なタイミングで点火が発生し、エンジンのバックファイアまたはノッキング等の問題が生じる場合がある。

上記の問題の対策として、従来、過通電遮断機能、および、遮断動作のタイミングで不要な点火が発生しないように負荷電流を緩やかに遮断する機能（以下、「ソフト遮断機能」という）を実現する技術が開示されている（例えば、特許文献１参照）。

特許文献１に開示されている過通電遮断機能は、駆動信号が印加されている間、定電流源によってコンデンサに電荷を充電する。そして、当該コンデンサの充電電圧と基準電圧とをコンパレータ回路で比較し、充電電圧が基準電圧を上回るとスイッチング素子の駆動電流を遮断する動作を行う。

また、特許文献１に開示されているソフト遮断機能は、上記の過通電遮断機能が動作した際に、スイッチング素子のゲート容量に蓄積された電荷を、定電流源を用いて一定の電流値で放電する動作を行う。これにより、スイッチング素子のゲート電圧を緩慢に減衰させ、負荷電流を緩慢に遮断することができる。

特許第５４２３３７８号公報

特許文献１に開示されている電力半導体装置では、過通電遮断機能を実現する回路とソフト遮断機能を実現する回路とを別個に構成する必要があるため、回路規模が増大するという問題がある。

また、特許文献１に開示されている技術のように、大容量のキャパシタを使用せずに絶縁ゲート型スイッチング素子のゲート容量を利用する場合、当該ゲート容量は小さいため一定以上（数ミリ秒程度以上）の遮断時間を延ばすことが難しいため、遮断時間の制御性が低下するという問題がある。従って、一般的には、絶縁ゲート型スイッチング素子のゲート容量とは別にコンデンサを備えることによって、遮断時間の設計度を向上させている。しかし、このような方法では、過通電遮断機能およびソフト遮断機能のそれぞれに１つのコンデンサを備える必要があるため、電力半導体装置の小型化の阻害要因となっている。

本開示は、このような問題を解決するためになされたものであり、小型化が可能な電力半導体装置を提供することを目的とする。

本開示による電力半導体装置は、イグニッションコイルを構成する一次側コイルに流れる電流を制御する半導体スイッチング素子と、半導体スイッチング素子の駆動を制御する制御回路とを備え、制御回路は、第１定電流源と、入力端子が第１定電流源に接続され、出力端子が半導体スイッチング素子の制御端子に接続されている第１トランジスタと、一端が第１トランジスタの制御端子に接続され、他端が第１定電流源に接続されている抵抗と、一端が第１トランジスタの制御端子に接続され、他端が接地されているコンデンサと、入力端子が抵抗の他端に接続され、出力端子が接地され、制御端子がシュミットトリガ回路に接続されている第２トランジスタとを備える。

本開示によると、電力半導体装置は、半導体スイッチング素子と制御回路とを備え、制御回路は、第１定電流源と、入力端子が第１定電流源に接続され、出力端子が半導体スイッチング素子の制御端子に接続されている第１トランジスタと、一端が第１トランジスタの制御端子に接続され、他端が第１定電流源に接続されている抵抗と、一端が第１トランジスタの制御端子に接続され、他端が接地されているコンデンサと、入力端子が抵抗の他端に接続され、出力端子が接地され、制御端子がシュミットトリガ回路に接続されている第２トランジスタとを備えるため、電力半導体装置の小型化が可能となる。

本開示の目的、特徴、態様、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。

実施の形態１による電力半導体装置の構成の一例を示すブロック図である。実施の形態１による電力半導体装置の動作の一例を示すタイミングチャートである。実施の形態１によるＩＧＢＴ２８のゲート電圧とコンデンサ２０の容量との関係を示すグラフである。実施の形態１によるＩＧＢＴ２８のゲート電圧とＰＭＯＳ１４のチャネル長との関係を示すグラフである。実施の形態１によるＩＧＢＴ２８のゲート電圧とＰＭＯＳ１４のチャネル幅との関係を示すグラフである。実施の形態２による電力半導体装置の構成の一例を示すブロック図である。実施の形態２による電力半導体装置の動作の一例を示すタイミングチャートである。実施の形態３による電力半導体装置の構成の一例を示すブロック図である。実施の形態３による過通電遮断機能の温度特性を示すグラフである。実施の形態３による温度補償ダイオード３７の逆方向リーク電流の温度特性を示すグラフである。

＜実施の形態１＞
図１は、本実施の形態１による電力半導体装置１の構成の一例を示すブロック図であり、電力半導体装置１を含むイグニッションシステムの一例を示している。

イグニッションコイル３は、一次側コイル３０および二次側コイル３１を備えている。一次側コイル３０は、一端が電源ＶＢに接続され、他端が電力半導体装置１に接続されている。二次側コイル３１は、一端が電源ＶＢに接続され、他端が点火プラグ４に接続されている。

電力半導体装置１は、イグニッションコイル３の一次側コイル３０に流れる電流の通電および遮断を行うＩＧＢＴ（Insulated Gate Bipolar Transistor）２８を有する半導体スイッチング素子６と、ＩＧＢＴ２８の駆動を制御する制御回路５とを備えている。制御回路５は、制御端子７を介してＥＣＵ２に接続されており、ＥＣＵ２から入力された制御信号に従ってＩＧＢＴ２８の駆動を制御する。

次に、電力半導体装置１の動作について図２に示すタイミングチャートを参照して説明する。

まず、ＥＣＵ２から制御端子７を介して入力された制御信号（ＯＮ信号）は、シュミットトリガ回路８によって波形整形された後、ＰＭＯＳ９をオフにするとともにＮＭＯＳ２７をオフにする。ここで、ＰＭＯＳとは、Ｐ型のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）のことをいう。また、ＮＭＯＳとは、Ｎ型のＭＯＳＦＥＴのことをいう。

また、ＰＭＯＳ１２およびＰＭＯＳ１３で構成されるカレントミラー回路が動作する。カレントミラー回路の基準側電流Ｉｇ１は、定電流源１８の出力電流Ｉｂ１から電流Ｉｆ２を減じた値となる。この基準側電流Ｉｇ１に対して、カレントミラー回路のミラー比に応じた電流Ｉｇ２がカレントミラー回路の出力電流となる。

ＮＭＯＳ２７はオフ状態であるため、抵抗２６には電流Ｉｇ２が流れない。抵抗２５は数１０ｋオームであり、カレントミラー回路の負荷インピーダンスとしては抵抗２５がほとんど寄与する。従って、カレントミラー回路から出力された電流Ｉｇ２のほとんどが抵抗２５に流れる。これにより、ＩＧＢＴ２８のゲート電圧が発生してＩＧＢＴ２８が駆動する。このとき、イグニッションコイル３の一次側コイル３０のインダクタンスと配線抵抗で決まる時定数に従って、図２に示すようなコレクタ電流Ｉｃ（負荷電流）が一次側コイル３０およびＩＧＢＴ２８に流れる。

次に、点火プラグ４を点火させたいタイミングでＥＣＵ２から制御端子を介して制御信号（ＯＦＦ信号）が入力されると、当該制御信号はシュミットトリガ回路８によって波形整形された後にＰＭＯＳ９をオンにするとともにＮＭＯＳ２７をオンにする。これにより、ＰＭＯＳ１２およびＰＭＯＳ１３で構成されるカレントミラー回路の動作が停止し、カレントミラー回路から電流Ｉｇ２が出力されなくなる。そして、ＩＧＢＴ２８のゲートに蓄積された電荷は、抵抗２５および抵抗２６を通じて極めて短時間で放電されるため、ＩＧＢＴ２８に流れるコレクタ電流Ｉｃが急速に遮断される。

コレクタ電流Ｉｃが遮断されると、イグニッションコイル３において鎖交磁束の変化を誘発させ、二次側コイル３１側に巻き数比に依存した高電圧を誘発する。これにより、点火プラグ４に放電が発生する。このとき、ＩＧＢＴ２８は、絶縁破壊防止のために、コレクタ－ゲート間に設けられたクランプツェナーダイオード２９の耐圧（例えば、５００Ｖまたは７００Ｖ）で固定されており、クランプツェナーダイオード２９からの漏れ電流によりゲート電圧が自己バイアスされるアクティブクランプ動作によって点火プラグ４に放電が発生する。

制御回路５は、コレクタ電流Ｉｃの過電流によるイグニッションコイル３の溶断の防止、トランス（磁気抵抗）を調整するためのマグネットの減磁抑制、およびコア素材の磁気飽和抑制のために、電流制限機能を備えている。すなわち、ある一定以上のコレクタ電流Ｉｃが流れないようにするための保護機能である。ここで、電流制限機能を実現するためにコレクタ電流Ｉｃに設定される電流値を「電流制限値」と定義する。電流制限値は、例えば１０Ａまたは１４Ａである。

コレクタ電流Ｉｃが電流制限値に達すると、コレクタ電流Ｉｃは電流制限値以上とならないように制御され、ＩＧＢＴ２８のゲート電圧Ｖｇｅを低下させる。このような制御のことを、コレクタ電流Ｉｃの検出による負帰還制御という。

具体的には、ＩＧＢＴ２８のセンス電流Ｉｓｅｎｓｅは制御回路５の抵抗２１を流れ、ＩＧＢＴ２８のコレクタ電流Ｉｃに応じた電圧が抵抗２１に発生する。抵抗２１に発生した電圧は、アンプ２３によって基準電源２２の電圧Ｖｒｅｆと比較され、両者の差に応じた電流Ｉｆ１がＶ－Ｉ変換回路２４から出力される。電流Ｉｆ１は、ＰＭＯＳ１０およびＰＭＯＳ１１で構成されるカレントミラー回路によって、ミラー比に応じた電流Ｉｆ２として出力される。電流Ｉｆ２が定電流源１８に流入すると、ＰＭＯＳ１２およびＰＭＯＳ１３で構成される電流源で生成される電流Ｉｇ２が変動する。コレクタ電流Ｉｃが増えるほど電流Ｉｇ２が低下し、抵抗２５で発生する電圧が低下する。従って、ＩＧＢＴ２８のゲート電圧は低下し、コレクタ電流Ｉｃの増加が抑制される。このように、コレクタ電流Ｉｃに対して負帰還動作するように働くため、コレクタ電流Ｉｃは一定値に制限されることになる。

ここで、制御回路５が有するソフト遮断機能付き過通電遮断機能について説明する。ソフト遮断機能付き過通電遮断機能は、電力半導体装置１に制御信号として異常通電信号（連続通電）が入力された際にコレクタ電流Ｉｃを自己遮断する機能（過通電遮断機能）と、自己遮断時にＩＧＢＴ２８のゲート電圧Ｖｇｅを緩慢に減衰してコレクタ電流Ｉｃを緩慢に遮断する機能（ソフト遮断機能）とを統合した機能である。

ソフト遮断機能付き過通電遮断機能を実現する回路は、回路内部電源Ｖｒｅｇに接続された定電流源１５（第１定電流源）と、抵抗１９およびコンデンサ２０で構成されたＲＣ積分回路と、ＲＣ積分回路の充放電切替え用のスイッチング素子であるＮＭＯＳ１７（第２トランジスタ）と、自己遮断用のスイッチング素子であるＰＭＯＳ１４（第１トランジスタ）とを備えている。

制御端子７に制御信号（ＯＮ信号）が入力されているとき、ＮＭＯＳ１７はオフ状態となり、定電流源１５によってコンデンサ２０が充電される。一方、制御端子７に制御信号（ＯＦＦ信号）が入力されているとき、ＮＭＯＳ１７はオン状態となり、ＲＣ積分回路に蓄積された電荷はＮＭＯＳ１７を介してＧＮＤに放電される。

次に、ソフト遮断機能付き過通電遮断機能について図２を参照して説明する。

制御端子７に制御信号（ＯＮ信号）が入力されているとき、ＮＭＯＳ１７はオフ状態となり、定電流源１５によってコンデンサ２０が充電される。すなわち、制御信号（ＯＮ信号）の通電時間が長くなるにつれて、コンデンサ２０の充電電圧は上昇する。

コンデンサ２０の充電電圧が上昇し、ＰＭＯＳ１４のソース（Ｓ）－ゲート（Ｇ）間電圧が閾値以下になってくると、ＰＭＯＳ１４がＯＦＦ動作を始める。このＰＭＯＳ１４のＯＦＦ動作の開始タイミングが、過通電遮断機能の動作の開始タイミングに相当する。さらにコンデンサ２０への充電が進むと、ＰＭＯＳ１４が緩慢にＯＦＦし、ＩＧＢＴ２８を駆動するための電流Ｉｇ２が徐々に抑制される。これにより、ＩＧＢＴ２８のゲート電圧Ｖｇｅが緩慢に減衰していくため、コレクタ電流Ｉｃを緩慢に遮断することができる。

上記より、過通電遮断機能の動作の開始タイミングは、ＰＭＯＳ１４の閾値電圧で決定することができる。また、ソフト遮断時間は、コンデンサ２０の充電電荷（充電時間）によって決定することができる。なお、コンデンサ容量および充電電流を選択することによって、数ミリ～数十ミリ秒オーダーでのソフト遮断が可能となる。このように、１つのコンデンサ２０で過通電遮断機能およびソフト遮断機能を実現することができるため、電力半導体装置１を構成する制御回路５を小型化および低コスト化することができる。制御回路５の小型化および低コスト化は、延いては電力半導体装置１の小型化および低コスト化に寄与する。

なお、上記で説明したソフト遮断機能付き過通電遮断機能を実現する回路の構成は、一例であり、同様の効果が得られるのであれば他の構成であってもよい。また、ＭＯＳトランジスタに限らず、バイポーラ型トランジスタ等を用いてもよい。

図３は、ＩＧＢＴ２８のゲート電圧Ｖｇｅとコンデンサ２０の容量との関係を示している。図４は、ＩＧＢＴ２８のゲート電圧ＶｇｅとＰＭＯＳ１４のチャネル長（ｌｅｎｇｔｈ）との関係を示している。図５は、ＩＧＢＴ２８のゲート電圧とＰＭＯＳ１４のチャネル幅（ｗｉｄｔｈ）との関係を示している。

図３～５に示すように、ＩＧＢＴ２８のゲート電圧Ｖｇｅの遮断速度は、コンデンサ２０の充電速度と、ＰＭＯＳ１４の素子サイズ（チャネル長、チャネル幅）に依存している。従って、自己遮断動作時におけるＩＧＢＴ２８のゲート電圧Ｖｇｅの遮断速度（ソフト遮断時間）は、コンデンサ２０の容量変更、またはＰＭＯＳ１４の素子サイズ（チャネル長、チャネル幅）の変更などによって、容易に調整することが可能である。すなわち、ソフト遮断時間の制御性が向上する。

なお、上記の他の方法として、例えばカレントミラー回路による比率調整等でも任意にソフト遮断時間を設計することが可能であり、特定の方法に限定するものではない。

＜実施の形態２＞
図６は、本実施の形態２による電力半導体装置３２の構成の一例を示すブロック図であり、電力半導体装置３２を含むイグニッションシステムの一例を示している。

図１に示す実施の形態１による電力半導体装置１では、過通電遮断機能の動作の開始タイミングとソフト遮断時間とが連動しているため、ソフト遮断時間だけの調整ができないという問題がある（図３参照）。また、ＰＭＯＳ１４の素子サイズ（チャネル長、チャネル幅）の変更によってソフト遮断時間を調整することができるが、ＰＭＯＳ１４の製造ばらつきおよび素子サイズの制約があり、設計の自由度が低いという問題がある。

このような問題の対策として本実施の形態２では、図６に示すように、定電流源１５と抵抗１９との間に、ＰＭＯＳ３３（第３トランジスタ）、ＰＭＯＳ３４（第４トランジスタ）、および定電流源３５（第２定電流源）で構成される充電速度変更用回路を設けている。その他の構成は、図１に示す実施の形態１による電力半導体装置１と同様であるため、ここでは詳細な説明を省略する。

次に、電力半導体装置３２の動作について図７を参照して説明する。

定電流源１５によるコンデンサ２０の充電が開始され、ＰＭＯＳ３３のソース（Ｓ）－ゲート（Ｇ）間電圧が閾値以下になると（過通電遮断機能の動作開始）、ＰＭＯＳ３３の出力がＬｏｗレベルになり、ＰＭＯＳ３４がオン状態になる。ＰＭＯＳ３４がオン状態になると、定電流源１５に加えて、定電流源３５によるコンデンサ２０への充電が開始されるため、コンデンサ２０の充電電圧の上昇が加速する。これにより、ＰＭＯＳ１４の遮断速度（ＯＮ→ＯＦＦ）を調整することができるため、ＩＧＢＴ２８のゲート電圧Ｖｇｅの遮断速度を調整することが可能となる。すなわち、過通電遮断機能の動作の開始タイミングを変えることなくソフト遮断時間を調整することができる。

＜実施の形態３＞
図８は、本実施の形態３による電力半導体装置３６の構成の一例を示すブロック図であり、電力半導体装置３６を含むイグニッションシステムの一例を示している。

一般的に、コンデンサは高温になると容量が低下する特性を有している。従って、図１に示す実施の形態１による電力半導体装置１では、コンデンサ２０の静電容量の温度特性に起因した、過通電遮断機能の動作の開始タイミングの変動が生じるため（図９参照）、過通電遮断機能の制御性の悪化が問題となる。

このような問題の対策として、本実施の形態３では、図８に示すように、定電流源１５と抵抗１９との間に温度補償ダイオード３７のカソード端子を接続し、温度補償ダイオード３７のアノード端子をＧＮＤに接続した温度補償回路を設けている。その他の構成は、図１に示す実施の形態１による電力半導体装置１と同様であるため、ここでは詳細な説明を省略する。なお、図８に示す温度補償回路は一例である。

図１０は、温度補償ダイオード３７の逆方向リーク電流の温度特性を示すグラフである。

定電流源１５から出力される電流の一部は、温度補償ダイオード３７の逆方向リーク電流としてＧＮＤに流れる。図１０に示すように、温度補償ダイオード３７の逆方向リーク電流は高温になるほど増大するため、コンデンサ２０の充電電流が減少する（充電速度が調整される）。これにより、高温時にコンデンサ２０の静電容量が減少すると充電電流も減少するため、過通電遮断機能の動作の開始タイミングの変動を抑制することができる。

なお、温度補償ダイオード３７は、接合長を調整して逆方向リーク電流を抑制することが望ましい。また、温度補償ダイオード３７は、ツェナーダイオードまたはショットキーバリアダイオードなど、上記と同様の効果が得られればどのようなダイオードであってもよい。

上記では、図１に示す実施の形態１による電力半導体装置１に温度補償回路を適用する場合について説明したが、図６に示す実施の形態２による電力半導体装置３２に温度補償回路を適用しても上記と同様の効果が得られる。

なお、本開示の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。

本開示は詳細に説明されたが、上記した説明は、すべての態様において、例示であって、本開示がそれに限定されるものではない。例示されていない無数の変形例が、本開示の範囲から外れることなく想定され得るものと解される。

１電力半導体装置、２ＥＣＵ、３イグニッションコイル、４点火プラグ、５制御回路、６半導体スイッチング素子、７制御端子、８シュミットトリガ回路、９～１４ＰＭＯＳ、１５定電流源、１６ＮＯＴ回路、１７ＮＭＯＳ、１８定電流源、１９抵抗、２０コンデンサ、２１抵抗、２２基準電圧源、２３アンプ、２４Ｖ－Ｉ変換回路、２５，２６抵抗、２７ＮＭＯＳ、２８ＩＧＢＴ、２９クランプツェナーダイオード、３０一次側コイル、３１二次側コイル、３２電力半導体装置、３３，３４ＰＭＯＳ、３５定電流源、３６電力半導体装置、３７温度補償ダイオード。

Claims

イグニッションコイルを構成する一次側コイルに流れる電流を制御する半導体スイッチング素子と、
前記半導体スイッチング素子の駆動を制御する制御回路と、
を備え、
前記制御回路は、
第１定電流源と、
入力端子が前記第１定電流源に接続され、出力端子が前記半導体スイッチング素子の制御端子に接続されている第１トランジスタと、
一端が前記第１トランジスタの制御端子に接続され、他端が前記第１定電流源に接続されている抵抗と、
一端が前記第１トランジスタの制御端子に接続され、他端が接地されているコンデンサと、
入力端子が前記抵抗の前記他端に接続され、出力端子が接地され、制御端子がシュミットトリガ回路に接続されている第２トランジスタと、
を備える、電力半導体装置。
前記制御回路は、
入力端子が前記第１定電流源に接続され、制御端子が前記抵抗の前記他端と前記第１定電流源との間に接続されている第３トランジスタと、
制御端子が前記第３トランジスタの出力端子に接続され、出力端子が前記抵抗の前記他端と前記第１定電流源との間に接続されている第４トランジスタと、
前記第４トランジスタの入力端子に接続されている第２定電流源と、
を備える、請求項１に記載の電力半導体装置。
前記制御回路は、
一端であるカソードが前記抵抗の前記他端と前記第１定電流源との間に接続され、他端であるアノードが接地されているダイオードをさらに備える、請求項１または２に記載の電力半導体装置。