JP6203097B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6203097B2
JP6203097B2 JP2014059199A JP2014059199A JP6203097B2 JP 6203097 B2 JP6203097 B2 JP 6203097B2 JP 2014059199 A JP2014059199 A JP 2014059199A JP 2014059199 A JP2014059199 A JP 2014059199A JP 6203097 B2 JP6203097 B2 JP 6203097B2
Authority
JP
Japan
Prior art keywords
terminal
transistor
normally
semiconductor device
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014059199A
Other languages
English (en)
Other versions
JP2015185618A (ja
Inventor
健太郎 池田
健太郎 池田
宏 餅川
宏 餅川
淳彦 葛巻
淳彦 葛巻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014059199A priority Critical patent/JP6203097B2/ja
Priority to US14/625,139 priority patent/US9236373B2/en
Publication of JP2015185618A publication Critical patent/JP2015185618A/ja
Application granted granted Critical
Publication of JP6203097B2 publication Critical patent/JP6203097B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/866—Zener diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/74—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K2017/6875—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors using self-conductive, depletion FETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electronic Switches (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明の実施形態は、半導体装置に関する。
次世代の半導体デバイス用の材料としてＩＩＩ族窒化物、例えば、ＧａＮ（窒化ガリウム）系半導体が期待されている。ＧａＮ系半導体のデバイスはＳｉ（シリコン）と比較して広いバンドギャップを備え、Ｓｉの半導体デバイスと比較して、高い耐圧、低い損失が実現できる。
ＧａＮ系半導体のトランジスタでは、一般に、２次元電子ガス（２ＤＥＧ）をキャリアとするＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）構造が適用される。通常のＨＥＭＴは、ゲートに電圧を印加しなくても導通してしまうノーマリーオンのトランジスタとなる。このため、ゲートに電圧を印加しない限り導通しないノーマリーオフのトランジスタを実現することが困難であるという問題がある。
数百Ｖ〜１千Ｖという大きな電力をあつかう電源回路等では、安全面を重視してノーマリーオフの動作が要求される。そこで、ノーマリーオンのＧａＮ系半導体のトランジスタとノーマリーオフのＳｉのトランジスタとをカスコード接続して、ノーマリーオフ動作を実現する回路構成が提唱されている。
ＧａＮ系半導体のトランジスタは、アバランシェ耐量が小さく、サージ電圧による破壊が懸念される。カスコード接続を用いた回路構成においても、サージ電圧に対する耐性が低いことによる信頼性の劣化が問題となる。
特開２００６−３２４８３９号公報 特開２０１２−１９９５４７号公報
本発明が解決しようとする課題は、信頼性が向上した半導体装置を提供することにある。
実施形態の半導体装置は、第１のソース端子、第１のドレイン端子、第１のゲート端子を有する第１のノーマリーオフトランジスタと、前記第１のドレイン端子に接続された第２のソース端子、第２のドレイン端子、前記第１のソース端子に接続された第２のゲート端子を有するノーマリーオントランジスタと、前記第１のゲート端子と前記第２のドレイン端子との間に設けられ、前記ノーマリーオントランジスタのブレークダウン電圧よりも低いブレークダウン電圧を有する保護素子と、前記第２のドレイン端子に接続された第１のアノードと、前記保護素子に接続された第１のカソードを有する第１のダイオードと、を備え、前記第１のダイオードのブレークダウン電圧は、前記ノーマリーオントランジスタのブレークダウン電圧よりも高い。
第１の実施形態の半導体装置の回路図。 比較形態の半導体装置の回路図。 第１の実施形態の半導体装置の効果の説明図。 比較形態の半導体装置の寄生容量を示す回路図。 第１の実施形態の半導体装置の効果の説明図。 第１の実施形態の半導体装置の効果の説明図。 第２の実施形態の半導体装置の回路図。 第２の実施形態の半導体装置の効果の説明図。 第３の実施形態の半導体装置の回路図。 第４の実施形態の半導体装置の回路図である。 第５の実施形態の半導体装置の回路図である。 第６の実施形態の半導体装置の回路図である。 第６の実施形態の変形例１の半導体装置の回路図である。 第６の実施形態の変形例２の半導体装置の回路図である。 第７の実施形態の半導体装置の回路図である。 第８の実施形態の半導体装置の回路図である。 第９の実施形態の半導体装置の回路図である。 第９の実施形態の変形例１の半導体装置の回路図である。 第９の実施形態の変形例２の半導体装置の回路図である。 第１０の実施形態の半導体装置の回路図である。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
また、本明細書中、半導体装置とは、ディスクリート半導体等の複数の素子が組み合わされたパワーモジュール、または、ディスクリート半導体等の複数の素子にこれらの素子を駆動する駆動回路や自己保護機能を組み込んだインテリジェントパワーモジュール、あるいは、パワーモジュールやインテリジェントパワーモジュールを備えたシステム全体を包含する概念である。
また、本明細書中、「ＧａＮ系半導体」とは、ＧａＮ（窒化ガリウム）、ＡｌＮ（窒化アルミニウム）、ＩｎＮ（窒化インジウム）、および、それらの中間組成を備える半導体の総称である。
（第１の実施形態）
本実施形態の半導体装置は、第１のソース端子、第１のドレイン端子、第１のゲート端子を有する第１のノーマリーオフトランジスタと、第１のドレイン端子に接続された第２のソース端子、第２のドレイン端子、第１のソース端子に接続された第２のゲート端子を有するノーマリーオントランジスタと、第１のゲート端子と第２のドレイン端子との間に設けられ、ノーマリーオントランジスタのブレークダウン電圧よりも低いブレークダウン電圧を有する保護素子と、第２のドレイン端子に接続された第１のアノードと、保護素子に接続された第１のカソードを有する第１のダイオードと、を備える。
図１は、本実施形態の半導体装置の回路図である。本実施形態の半導体装置は、例えば、定格電圧が６００Ｖや１２００Ｖのパワーモジュールである。
本実施形態の半導体装置は、ノーマリーオフトランジスタ（第１のノーマリーオフトランジスタ）１０と、ノーマリーオントランジスタ２０が直列接続されてパワーモジュールを構成する。ノーマリーオフトランジスタ１０は、例えば、Ｓｉ（シリコン）の縦型ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である。また、ノーマリーオントランジスタ２０は、例えば、ＧａＮ（窒化ガリウム）系半導体のＨＥＭＴである。ノーマリーオントランジスタ２０は、ゲート絶縁膜を備える。
ノーマリーオフトランジスタ１０は、ノーマリーオントランジスタ２０に比較して、ブレークダウン電圧が低い。ノーマリーオフトランジスタ１０のブレークダウン電圧は、例えば、１０〜３０Ｖである。また、ノーマリーオントランジスタ２０のブレークダウン電圧は、例えば、１００〜１２００Ｖである。
半導体装置は、ソース電極端子１００と、ドレイン電極端子２００と、ゲート電極端子３００を備える。そして、ノーマリーオフトランジスタ１０は、ソース電極端子１００に接続される第１のソース端子１１と、第１のドレイン端子１２、ゲート電極端子３００に接続される第１のゲート端子１３を有する。また、ノーマリーオントランジスタ２０は、第１のドレイン端子１２に接続される第２のソース端子２１、ドレイン電極端子２００に接続される第２のドレイン端子２２、第１のソース端子１１に接続される第２のゲート端子２３を有する。
半導体装置は、さらに、ツェナーダイオード（保護素子：第２のダイオード）３０、ＰＮダイオード（第１のダイオード）４０、第１の抵抗素子５０を備える。
ツェナーダイオード（第２のダイオード）３０は、アノード（第２のアノード）３１とカソード（第２のカソード）３２を備える。また、ＰＮダイオード（第１のダイオード）４０は、アノード（第１のアノード）４１とカソード（第１のカソード）４２を備える。
第１の抵抗素子５０の一端はゲート電極端子３００に接続される。抵抗素子５０の他端は、ツェナーダイオード３０のアノード３１およびノーマリーオフトランジスタ１０の第１のゲート端子１３に接続される。
ツェナーダイオード３０のアノード３１は、ノーマリーオフトランジスタ１０の第１のゲート端子１３と第１の抵抗素子５０に接続される。ツェナーダイオード３０のカソード３２は、ＰＮダイオード４０のカソード４２に接続される。すなわち、ツェナーダイオード３０は、第１のゲート端子１３およびゲート電極端子３００から第２のドレイン端子２２に向かう方向が順方向になるよう接続される。
ＰＮダイオード４０の第１のアノード４１は、ノーマリーオントランジスタ２０の第２のドレイン端子２２に接続される。すなわち、ＰＮダイオード４０は、第２のドレイン端子２２から第１のゲート端子１３およびゲート電極端子３００に向かう方向が順方向になるよう接続される。
ツェナーダイオード３０のツェナー電圧（ブレークダウン電圧）は、ノーマリーオントランジスタ２０のブレークダウン電圧よりも低い。ツェナーダイオード３０は、ノーマリーオントランジスタ２０のブレークダウン電圧よりも低い電圧で逆方向に導通し、第２のドレイン端子２２から第１のゲート端子１３に電流を流す機能を備える。
本実施形態の半導体装置は、上記構成により、等価的に、ソース電極端子１００と、ドレイン電極端子２００と、ゲート電極端子３００を備えるノーマリーオフトランジスタとして機能する。そして、ツェナーダイオード（保護素子：第２のダイオード）３０、ＰＮダイオード（第１のダイオード）４０、第１の抵抗素子５０が、半導体装置にサージ電圧が生じた場合に、半導体装置の破壊を抑制する保護回路として機能する。
まず、本実施形態の半導体装置の通常動作について説明する。
まず、オン状態においては、ソース電極端子１００には０Ｖ、ドレイン電極端子２００には正の電圧、例えば、オン抵抗とドレイン電流の積が印加される。そして、ゲート電極端子３００には正の電圧、例えば、１０Ｖが印加される。
この時、ノーマリーオフトランジスタ１０の第１のゲート端子１３には、正の電圧が印加される。このため、ノーマリーオフトランジスタ１０はオン状態になる。
一方、ノーマリーオントランジスタ２０の第２のゲート端子２３は、ソース電極端子１００にクランプされている。したがって、第２のゲート端子２３は０Ｖとなる。第２のソース端子２１は、ノーマリーオフトランジスタ１０がオンしていることにより、０Ｖ近傍の電位となる。このため、ノーマリーオントランジスタ２０もオン状態になる。よって、ソース電極端子１００とドレイン電極端子２００間の主回路に、オン電流が流れることになる。
次に、半導体装置がオン状態からオフ状態となる場合を考える。この場合、ソース電極端子１００とドレイン電極端子２００の印加電圧は変化せず、ゲート電極端子３００の印加電圧が正の電圧から０Ｖ、例えば、１０Ｖから０Ｖに降下する。
まず、ノーマリーオフトランジスタ１０の第１のゲート端子１３には、０Ｖが印加される。このため、ノーマリーオフトランジスタ１０はオフ状態になる。その後、第２のソース端子２１の電圧が上昇し続け、０Ｖにクランプされている第２のゲート端子２３と第２のソース端子２１間の電位差が閾値（負の値）に達した時にノーマリーオントランジスタ２０がオフ状態になる。よって、ソース電極端子１００とドレイン電極端子２００間の電流が遮断される。
このように、本実施形態の半導体装置は、等価的に、ソース電極端子１００、ドレイン電極端子２００およびゲート電極端子３００を備えるノーマリーオフトランジスタとして機能する。
次に、サージ電圧が生じた場合の本実施形態の半導体装置の保護回路の動作について説明する。また、本実施形態の半導体装置の作用および効果についても説明する。
図２は、比較形態の半導体装置の回路図である。比較形態の半導体装置は、上記保護回路を備えない点で、本実施形態の半導体装置と異なっている。
例えば、比較形態の半導体装置のゲート電極端子３００に０Ｖが印加され、ノーマリーオフトランジスタ１０がオフ状態にあり、ソース電極端子１００とドレイン電極端子２００間の主回路がオフ状態であるとする。この状態で、例えば、トランジスタのドレイン電極端子２００に接続されるモータ等の誘導性負荷が駆動している場合、ドレイン電極端子２００に瞬間的に定常状態を超えるサージ電圧が発生する場合がある。
ここで、ドレイン電極端子２００に印加されるサージ電圧が、ノーマリーオントランジスタ２０のブレークダウン電圧を超えると、ノーマリーオントランジスタ２０のブレークダウンが生ずる。サージ耐量の低いＧａＮ系半導体のノーマリーオントランジスタ２０は、ブレークダウンが生ずることにより、素子が破壊されるおそれがある。
図１に示す本実施形態の半導体装置は、ツェナーダイオード３０、ＰＮダイオード４０、第１の抵抗素子５０で構成される保護回路を備える。本実施形態では、ノーマリーオフトランジスタ１０がオフ状態の時に、ドレイン電極端子２００にサージ電圧が印加された場合、第２のドレイン端子２２の電位がノーマリーオントランジスタ２０のブレークダウン電圧を超える前に、電流がＰＮダイオード４０と、ツェナーダイオード３０を経由して、ノーマリーオフトランジスタ１０の第１のゲート端子１３へ電流が流れる。これは、ツェナーダイオード３０のツェナー電圧（ブレークダウン電圧）が、ノーマリーオントランジスタ２０のブレークダウン電圧よりも低くなるよう設定されているためである。
ノーマリーオフトランジスタ１０の第１のゲート端子１３へ電流が流れ込むと、ノーマリーオフトランジスタ１０のゲート電圧が上昇する。このため、ノーマリーオフトランジスタ１０がオン状態になり、ノーマリーオントランジスタ２０の第２のソース端子２１の電圧が低下し、ノーマリーオントランジスタ２０がオン状態となる。
したがって、ノーマリーオントランジスタ２０がブレークダウンする前に、サージ電圧のエネルギーを主回路の導通で吸収できる。よって、サージ電圧が生じた際に、ノーマリーオントランジスタ２０がブレークダウンすることを防止し、ノーマリーオントランジスタ２０が破壊することを抑制する。
図３は、本実施形態の半導体装置の効果を説明する図である。図１の回路構成において、ドレイン電極端子２００にサージ電圧を模したパルス電圧を印加した場合の、シミュレーション結果である。図中Ｖｐｕｌｓｅがドレイン電極端子２００に印加したパルス電圧、図中Ｖｄ２がノーマリーオントランジスタ２０の第２のドレイン端子２２の電圧である。
図３に示すように、パルス電圧Ｖｐｕｌｓｅよりも第２のドレイン端子２２の電圧Ｖｄ２が低下しており、本実施形態の効果が確認された。
なお、本実施形態の保護回路において、第１の抵抗素子５０は、ノーマリーオントランジスタ２０の第２のドレイン端子２２からゲート電極端子３００側へ電流が流れた際に、ゲート電極端子３００に過度に電流が流れ込むことを抑制する。ゲート電極端子３００に過度に電流が流れ込むと、ノーマリーオフトランジスタ１０のゲート電圧が十分に上昇しないおそれがある。
図４は、比較形態の半導体装置の寄生容量を示す回路図である。図４は、ノーマリーオフトランジスタ１０とノーマリーオントランジスタ２０が、カスコード接続される回路の寄生容量を示している。
カスコード接続固有の問題として、ノーマリーオフトランジスタ１０のドレインに過電圧が生ずることにより、ノーマリーオフトランジスタ１０が破壊する問題がある。図４に示すように、ノーマリーオフトランジスタ１０とノーマリーオントランジスタ２０がカスコード接続される回路では、ノーマリーオフトランジスタ１０とノーマリーオントランジスタ２０の寄生容量が、Ｃ１〜Ｃ６のように分布している。
寄生容量Ｃ１〜Ｃ６が組み合わさることにより、主回路がオフ状態の時に、ドレイン電極端子３００の電圧に対応する過電圧が、静電誘導により、ノーマリーオフトランジスタ１０のドレインに生じる。ノーマリーオフトランジスタ１０の耐圧は、ノーマリーオントランジスタ２０の耐圧よりも小さいため、過電圧によりノーマリーオフトランジスタ１０が破壊するおそれがある。
また、ＧａＮ系半導体のトランジスタ固有の問題として、電流コラプスと称されるオン抵抗の増加現象がある。電流コラプスは、ドレイン電圧やゲート電圧が過大に印加されることによって生ずる。
ノーマリーオフトランジスタ１０のドレインに過電圧が生ずると、ノーマリーオントランジスタ２０のソースとゲート間に高い電圧が印加される。したがって、電流コラプスが生ずるおそれがある。
ドレイン電極端子２００にサージ電圧が印加された場合、通常動作時に想定されるよりも、さらに高い過電圧が、ノーマリーオフトランジスタ１０のドレインに生じる。本実施形態の半導体装置は、保護回路を設けることにより、ノーマリーオフトランジスタ１０のドレインに生じる過電圧も抑制することができる。
図５は、本実施形態の半導体装置の効果を説明する図である。本実施形態の回路構成および比較形態の回路構成において、ドレイン電極端子２００にサージ電圧を模したパルス電圧を印加した場合の、シミュレーション結果である。図中Ｖｍ１が、比較形態（図２）の場合のノーマリーオフトランジスタ１０のドレイン電圧、図中Ｖｍ２が、本実施形態（図１）の場合のノーマリーオフトランジスタ１０のドレイン電圧である。
図５に示すように、本実施形態では、比較形態に比べ、ノーマリーオフトランジスタ１０のドレインに生じる過電圧が抑制されることが確認された。
ＰＮダイオード４０は、ゲート電極端子３００にオン電圧が印加される通常動作の場合に、逆バイアスとなるよう接続されている。ＰＮダイオード（第１のダイオード）４０のブレークダウン電圧は、主回路がオン状態の時にゲート電極端子３００に印加される最大電圧よりも高い。
主回路がオン状態の時、ドレイン電極端子２００の電圧は低下している。ＰＮダイオード４０を設けることで、主回路がオン状態の時に、ゲート電極端子３００とドレイン電極端子２００との間に流れる電流を低減し、消費電力の増大を抑制している。
また、ＰＮダイオード（第１のダイオード）４０のブレークダウン電圧が、ノーマリーオントランジスタ２０のブレークダウン電圧よりも高いことが望ましい。
本実施形態の半導体装置の通常動作時に、ドレイン電極端子２００に電圧が印加されると、ツェナーダイオード３０とＰＮダイオード４０との間に電荷が蓄積される。その後、主回路がオン状態になり、ドレイン電極端子２００の電位が、例えば、０Ｖ近傍まで低下すると、ドレイン電極端子２００に印加されていた電圧とほぼ等しい電圧が逆バイアスとしてＰＮダイオード４０に、印加される。
図６は、本実施形態の半導体装置の効果を説明する図である。図１の回路構成において、ドレイン電極端子２００に通常動作時のドレイン電極端子電圧を模したパルス電圧を印加した場合の、シミュレーション結果である。
図中Ｖｐｕｌｓｅがドレイン電極端子２００に印加したパルス電圧、図中Ｖａ２がＰＮダイオード４０のカソード４２の電圧である。言い換えれば、ツェナーダイオード３０とＰＮダイオード４０との間の電圧である。図６に示すように、パルス電圧Ｖｐｕｌｓｅが消失しても、カソード４２に電圧が残留することがわかる。
仮に、ＰＮダイオード４０のブレークダウン電圧が、ノーマリーオントランジスタ２０のブレークダウン電圧以下であった場合、残留する電圧によって、ＰＮダイオード４０が破壊するおそれがある。したがって、半導体装置全体の耐圧が、ＰＮダイオード４０の耐圧で制限されるおそれがある。ＰＮダイオード（第１のダイオード）４０のブレークダウン電圧を、ノーマリーオントランジスタ２０のブレークダウン電圧よりも高くすることで、半導体装置全体の耐圧は、確実に設計通りノーマリーオントランジスタ２０の耐圧で規定されることになる。
本実施形態では、保護素子となる第２のダイオードとして、ツェナーダイオードを適用する場合を例に説明した。ツェナーダイオードは、ブレークダウン電圧がツェナー電圧として精度高く保証されており、ブレークダウン後の動作も保証されるため、保護素子として望ましい。
しかし、例えば、保護素子となる第２のダイオードとして、ＰＮダイオード、ＰＩＮダイオード、ショットキーバリアダイオード等、その他のダイオードを用いることも可能である。ツェナーダイオード以外のダイオードを用いる場合、アバランシェ動作保証されたダイオードであることが望ましい。
また、第２のドレイン端子２２と、保護素子との間に設けられる第１のダイオードとして、ＰＮダイオードを例に説明したが、第１のダイオードとして、ＰＩＮダイオード、ショットキーバリアダイオード等、その他のダイオードを用いることも可能である。
また、第１のダイオードや第２のダイオードを、複数直列接続する構成とすることも可能である。
以上、本実施形態によれば、保護回路を設けることにより、サージ電圧に対する耐性があがり、信頼性の向上した半導体装置を実現することができる。
（第２の実施形態）
本実施形態の半導体装置は、第１のダイオードがツェナーダイオードであること以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については記述を省略する。
図７は、本実施形態の半導体装置の回路図である。本実施形態の半導体装置は、第１のダイオードがツェナーダイオード６０である。ツェナーダイオード（第１のダイオード）６０は、アノード（第１のアノード）６１とカソード（第１のカソード）６２を備える。
ツェナーダイオード（第１のダイオード）６０のツェナー電圧は、主回路がオン状態の時にゲート電極端子３００に印加される最大電圧よりも高い。これにより、主回路がオン状態の時に、ゲート電極端子３００とドレイン電極端子２００との間に流れる電流を低減し、消費電力の増大を抑制する。
本実施形態の半導体装置の通常動作時に、ドレイン電極端子２００に電圧が印加されると、ツェナーダイオード３０とツェナーダイオード６０との間に電荷が蓄積されツェナーダイオード６０には逆バイアスが印加される。しかし、ツェナーダイオード６０のツェナー電圧以上の電圧は、ドレイン電極端子２００に逃がされ、ツェナーダイオード３０とツェナーダイオード６０との間の高電圧状態は緩和する。
図８は、本実施形態の半導体装置の効果を説明する図である。図７の回路構成において、ドレイン電極端子２００に通常動作時のドレイン電極端子電圧を模したパルス電圧を印加した場合の、シミュレーション結果である。
図中Ｖｐｕｌｓｅがドレイン電極端子２００に印加したパルス電圧、図中Ｖａ３がツェナーダイオード６０のカソード６２の電圧である。言い換えれば、ツェナーダイオード３０とツェナーダイオード６０との間の電圧である。図８に示すように、パルス電圧Ｖｐｕｌｓｅが消失すると、カソード６２の電圧もツェナー電圧まで低下することがわかる。
ツェナーダイオード６０のツェナー電圧は、必要以上に高くすることは要求されない。ツェナー電圧は、例えば、５Ｖ以上４０Ｖ以下である。したがって、低コストで保護回路が実現可能である。
以上、本実施形態によれば、保護回路を設けることにより、サージ電圧に対する耐性があがり、信頼性の向上した半導体装置を実現することができる。また、第１のダイオードにツェナーダイオードを適用することにより、低コストで保護回路が実現可能である。
（第３の実施形態）
本実施形態の半導体装置は、保護素子がノーマリーオフトランジスタであること以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については記述を省略する。
図９は、本実施形態の半導体装置の回路図である。本実施形態の半導体装置は、保護素子がノーマリーオフトランジスタ（第２のノーマリーオフトランジスタ）７０である。
ノーマリーオフトランジスタ（保護素子：第２のノーマリーオフトランジスタ）７０は、第３のソース端子７１、第３のドレイン７２、第３のゲート端子７３を備える。第３のソース端子７１は、第１の抵抗素子５０の一端と、ノーマリーオフトランジスタ１０の第１のゲート１３に接続される。第３のドレイン７２は、ＰＮダイオード４０のカソード４２に接続される。第３のソース端子７１と第３のゲート端子７３は短絡される。
ノーマリーオフトランジスタ７０のブレークダウン電圧は、ノーマリーオントランジスタ２０のブレークダウン電圧よりも低い。ノーマリーオフトランジスタ７０は、ノーマリーオントランジスタ２０のブレークダウン電圧よりも低い電圧で逆方向に導通し、第２のドレイン端子２２から第１のゲート１３に電流を流す機能を備える。
ノーマリーオフトランジスタ７０は、例えば、Ｓｉ（シリコン）のＭＯＳＦＥＴである。ノーマリーオフトランジスタ７０は、ノーマリーオフトランジスタ１０やノーマリーオントランジスタ２０よりも電流定格が小さいトランジスタでかまわない。
ＳｉのＭＯＳＦＥＴは、種々の耐圧や電流容量が品種として多量に存在する。したがって、本実施形態によれば、回路設計の自由度が増す。
例えば、ＳｉのＭＯＳＦＥＴにはブレークダウン電圧が９００Ｖ以上のものが存在する。したがって、例えば、ノーマリーオントランジスタ２０のブレークダウン電圧が１ｋＶに対し、ノーマリーオフトランジスタ７０のブレークダウン電圧が９００Ｖのものを選択することも可能である。また、想定されるサージエネルギーに応じて、ノーマリーオフトランジスタ７０の容量を自由に選択することが可能である。
また、ノーマリーオフトランジスタ７０を、ブレークダウン電圧調整のため、複数直列接続する構成とすることも可能である。
以上、本実施形態によれば、保護回路を設けることにより、サージ電圧に対する耐性があがり、信頼性の向上した半導体装置を実現することができる。また、保護素子をノーマリーオフトランジスタとすることで、回路設計の自由度が向上する。
（第４の実施形態）
本実施形態の半導体装置は、ノーマリーオフトランジスタの第１のソース端子に接続される第３のアノードと、第１のドレイン端子に接続される第３のカソードを有するツェナーダイオードを、さらに備えること以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については記述を省略する。
図１０は、本実施形態の半導体装置の回路図である。本実施形態の半導体装置は、ツェナーダイオード８０を備える。ツェナーダイオード８０は、アノード（第３のアノード）８１とカソード（第３のカソード）８２を有する。アノード（第３のアノード）８１はノーマリーオフトランジスタ１０の第１のソース端子１１に接続される。カソード（第３のカソード）８２は、ノーマリーオフトランジスタ１０の第１のドレイン端子１２に接続される。
ツェナーダイオード８０のツェナー電圧は、主回路をオフ状態にする観点からノーマリーオントランジスタ２０の閾値以上である。また、ツェナーダイオード８０のツェナー電圧は、ノーマリーオントランジスタ２０のソース−ゲート間耐圧以下であり、ノーマリーオフトランジスタ１０の耐圧以下である。
ノーマリーオフトランジスタ１０の第１のドレイン端子１２に過電圧が生じた場合、電荷をツェナーダイオード８０でソース電極端子１００側へ逃がすことが可能となる。したがって、ノーマリーオフトランジスタ１０の過電圧による破壊がさらに抑制される。
以上、本実施形態によれば、保護回路を設けることにより、サージ電圧に対する耐性があがり、信頼性の向上した半導体装置を実現することができる。また、ノーマリーオフトランジスタのドレインに過電圧が生じた場合、電荷を逃がすことが可能となり、さらに信頼性が向上する。
（第５の実施形態）
本実施形態の半導体装置は、出力部と入力部を有し、出力部が第１の抵抗素子に接続されたゲートドライバ回路を、さらに備え、第１のゲート端子および保護素子と、入力部が接続された以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については記述を省略する。
図１１は、本実施形態の半導体装置の回路図である。本実施形態の半導体装置は、例えば、定格電圧が６００Ｖや１２００Ｖのパワーモジュールである。
本実施形態の半導体装置は、ゲートドライバ回路９０と、第２の抵抗素子１１０を備える。
ゲートドライバ回路９０は、入力部９１と出力部９２とを備える。ゲート信号入力部１２０にゲート電極端子３００が接続され、ゲート電極端子３００は、ゲートドライバ回路９０の入力部９１側に接続される。
ゲート電極端子３００とゲートドライバ回路９０の間には、第２の抵抗素子１１０が設けられる。第２の抵抗素子１１０の一端が、ゲート電極端子３００、他端がゲートドライバ回路９０の入力部９１に接続される。
第２の抵抗素子１１０は、リンギングを抑制する機能を備える、いわゆるダンピング素子である。第２の抵抗素子１１０は、第１の抵抗素子５０よりも抵抗が高い。
ゲートドライバ回路９０の出力部９２が第１の抵抗素子５０に接続される。また、第１のゲート端子１３および保護素子３０と、ゲートドライバ回路９０の入力部９１が、バイパス線１３０によって接続される。第２の抵抗素子１１０は、バイパス線１３０によって、第１のゲート端子１３および保護素子３０に接続される。
本実施形態の半導体装置は、上記構成により、等価的に、ソース電極端子１００と、ドレイン電極端子２００と、ゲート電極端子３００を備えるノーマリーオフトランジスタとして機能する。
なお、ゲート電極端子３００と第１の抵抗端子５０との間には、例えば、レベルシフト回路等、ゲートドライバ回路９０以外の回路が設けられてもかまわない。
上述のように、第１の抵抗素子５０は、ノーマリーオントランジスタ２０の第２のドレイン端子２２からゲート電極端子３００側へ電流が流れた際に、ゲート電極端子３００に過度に電流が流れ込むことを抑制する。もっとも、第１の抵抗素子５０の抵抗が高くなりすぎると、半導体装置のスイッチング損失が大きくなる。
本実施形態では、ゲートドライバ回路９０の前段、すなわち、入力部９１側に、バイバス線１３０によりサージ電圧が印加される。これにより、ゲート信号入力部１２０から印加されているゲート制御信号（オフ信号）を反転し、ゲートドライバ回路９０にオン信号を入力する。したがって、ノーマリーオフトランジスタ１０がオン状態となり、ノーマリーオントランジスタ２０が破壊することを抑制する。
ゲートドライバ回路９０の前段部分はインピーダンスが高いため、容易にゲート制御信号を反転させることができる。
本実施形態の構成によれば、保護回路を設けることにより、サージ電圧に対する耐性があがり、信頼性の向上した半導体装置を実現することができる。さらに、第１の抵抗素子５０の設計自由度があがり、スイッチング損失の抑制が実現される。
（第６の実施形態）
本実施形態の半導体装置は、第１のゲート端子、保護素子、および、ゲートドライバ回路の入力部と接続される第４のアノードを有するＰＮダイオードを、さらに備えること以外は、第５の実施形態と同様である。したがって、第５の実施形態と重複する内容については記述を省略する。
図１２は、本実施形態の半導体装置の回路図である。
本実施形態の半導体装置は、放電端子４００を備える。放電端子４００は、第１のゲート端子１３、保護素子３０、および、ゲートドライバ回路９０の入力部９１に接続される。また、放電端子４００は、ＰＮダイオード（第４のダイオード）１４０を介して電源１５０に接続される。
ＰＮダイオード１４０は、アノード（第４のアノード）１４１とカソード（第４のカソード）１４２を備える。アノード１４１が放電端子４００に接続される。また、カソード１４２が、電源１５０に接続される。
本実施形態によれば、ゲートドライバ回路９０の前段は、放電端子４００から電源へのの放電により、電源の電圧程度以上に電圧が上がることが抑制される。したがって、ゲート制御信号の反転に必要な電圧以上の電圧が、ゲートドライバ回路９０に印加されることを防止し、ゲートドライバ回路９０を保護する。したがって、第５の実施形態より、さらに信頼性の高い半導体装置が実現される。
（変形例１）
第６の実施形態の変形例１の半導体装置は、第１のゲート端子、保護素子、および、ゲートドライバ回路の入力部と接続される第５のカソードを有するツェナーダイオードを、さらに備えること以外は、第６の実施形態と同様である。
図１３は、本実施形態の変形例１の半導体装置の回路図である。
本変形例の半導体装置は、放電端子４００を備える。放電端子４００は、第１のゲート端子１３、保護素子３０、および、ゲートドライバ回路９０の入力部９１に接続される。また、放電端子４００は、ＰＮダイオード（第４のダイオード）１４０と、ツェナーダイオード（第５のダイオード）１６０を介して電源１５０に接続される。
ツェナーダイオード１６０は、アノード（第５のアノード）１６１とカソード（第５のカソード）１６２を備える。カソード１６２がＰＮダイオード１４０のカソード１４２に接続される。また、アノード１６１が、電源１５０に接続される。
本変形例によれば、ゲートドライバ回路９０の前段は、放電端子４００からの放電により、ツェナー電圧＋電源電圧程度まで電圧が上がり、さらに高くなることは抑制される。したがって、第６の実施形態よりも、さらに高い電圧を制御性良くゲートドライバ回路９０の前段に印加することが可能となる。
（変形例２）
第６の実施形態の変形例２の半導体装置は、ＰＮダイオードにかえて、放電端子４００と接続される第５のカソードを有するツェナーダイオードを備える、ツェナーダイオードがグラウンドに接続されること以外は、第６の実施形態と同様である。
図１４は、本実施形態の変形例２の半導体装置の回路図である。
本変形例の半導体装置は、放電端子４００を備える。放電端子４００は、第１のゲート端子１３、保護素子３０、および、ゲートドライバ回路９０の入力部９１に接続される。また、放電端子４００は、ツェナーダイオード（第５のダイオード）１６０を介してグラウンドに接続される。
ツェナーダイオード１６０は、アノード（第５のアノード）１６１とカソード（第５のカソード）１６２を備える。カソード１６２が放電端子４００に接続される。また、アノード１６１が、グラウンドに接続される。
本変形例によれば、ゲートドライバ回路９０の前段は、放電端子４００からの放電により、ツェナー電圧まで電圧が上がり、さらに高くなることは抑制される。したがって、ゲートドライバ回路９０の前段に印加する電圧をツェナー電圧で定められる所望の電圧に制御することができる。
（第７の実施形態）
本実施形態の半導体装置は、第１のゲート端子および保護素子と、ゲートドライバ回路の入力部との間に設けられる第３の抵抗素子と、保護素子と第１のゲート端子との間に設けられる第４の抵抗素子とを、さらに備えること以外は、第５の実施形態と同様である。したがって、第５の実施形態と重複する内容については記述を省略する。
図１５は、本実施形態の半導体装置の回路図である。本実施形態の半導体装置は、第１のゲート端子１３および保護素子３０と、ゲートドライバ回路９０の入力部９１との間に設けられる第３の抵抗素子１７０を備える。また、保護素子３０と第１のゲート端子１３との間に設けられる第４の抵抗素子１８０を備える。
本実施形態の半導体装置によれば、第３の抵抗素子１７０と第４の抵抗素子１８０の抵抗値を調整することにより、サージ電圧（サージエネルギー）の配分や吸収量・吸収速度を調整することが可能である。したがって、第５の実施形態に比べ、より信頼性および特性の向上した半導体装置が実現できる。
なお、第３の抵抗素子１７０、第４の抵抗素子１８０のいずれか一方のみを設ける構成とすることも可能である。
（第８の実施形態）
本実施形態の半導体装置は、ゲートドライバ回路および第２の抵抗素子が、パワーモジュールの外に設けられること以外は、第５の実施形態と同様である。したがって、第５の実施形態と重複する内容については記述を省略する。
図１６は、本実施形態の半導体装置の回路図である。
本実施形態の半導体装置は、バイバス電極端子５００、ゲートドライバ回路９０と、第２の抵抗素子１１０を備える。ソース電極端子１００、ドレイン電極端子２００、ゲート電極端子３００、バイパス端子５００が、ノーマリーオフトランジスタとして機能するパワーモジュールの電極端子である。
ゲートドライバ回路９０は、パワーモジュール外に設けられ、入力部９１と出力部９２とを備える。入力部９１側にゲート信号入力部１２０が接続される。ゲート電極端子３００は、ゲートドライバ回路９０の出力部９１に接続される。
ゲート信号入力部１２０とゲートドライバ回路９０の間には、第２の抵抗素子１１０が設けられる。第２の抵抗素子１１０の一端がゲート信号入力部１２０、他端がゲートドライバ回路９０の入力部９１に接続される。
第２の抵抗素子１１０は、リンギングを抑制する機能を備える、いわゆるダンピング素子である。第２の抵抗素子１１０は、第１の抵抗素子５０よりも抵抗が高い。
ゲートドライバ回路９０の出力部９２が第１の抵抗素子５０に接続される。また、第１のゲート端子１３および保護素子３０と、ゲートドライバ回路９０の入力部９１が、バイバス電極端子５００を介して、バイパス線１３０によって接続される。第２の抵抗素子１１０は、バイパス線１３０およびバイバス電極端子５００を介して、第１のゲート端子１３、および、保護素子３０に接続される。
なお、ゲート信号入力部１２０と第１の抵抗端子５０との間には、例えば、レベルシフト回路等、ゲートドライバ回路９０以外の回路が設けられてもかまわない。
本実施形態の構成によれば、第５の実施形態同様、保護回路を設けることにより、サージ電圧に対する耐性があがり、信頼性の向上した半導体装置を実現することができる。さらに、第１の抵抗素子５０の設計自由度があがり、スイッチング損失の抑制が実現される。
（第９の実施形態）
本実施形態の半導体装置は、第１のゲート端子、保護素子、および、ゲートドライバ回路の入力部と接続される第４のアノードを有するＰＮダイオードを、さらに備えること以外は、第８の実施形態と同様である。したがって、第８の実施形態と重複する内容については記述を省略する。
図１７は、本実施形態の半導体装置の回路図である。
本実施形態において、バイパス端子５００は、ＰＮダイオード（第４のダイオード）１４０を介して電源１５０に接続される。
ＰＮダイオード１４０は、アノード（第４のアノード）１４１とカソード（第４のカソード）１４２を備える。アノード１４１が放電端子４００に接続される。また、カソード１４２が、電源１５０に接続される。
本実施形態によれば、ゲートドライバ回路９０の前段は、バイパス端子５００から電源への放電により、電源の電圧程度以上に電圧が上がることが抑制される。したがって、ゲート制御信号の反転に必要な電圧以上の電圧が、ゲートドライバ回路９０に印加されることを防止し、ゲートドライバ回路９０を保護する。したがって、第５の実施形態より、さらに信頼性の高い半導体装置が実現される。
（変形例１）
第９の実施形態の変形例１の半導体装置は、バイパス端子５００と接続される第５のカソードを有するツェナーダイオードを、さらに備えること以外は、第９の実施形態と同様である。
図１８は、本実施形態の変形例１の半導体装置の回路図である。
バイパス端子５００は、第１のゲート端子１３、保護素子３０、および、ゲートドライバ回路９０の入力部９１に接続される。また、バイパス端子５００は、ＰＮダイオード（第４のダイオード）１４０と、ツェナーダイオード（第５のダイオード）１６０を介して電源１５０に接続される。
ツェナーダイオード１６０は、アノード（第５のアノード）１６１とカソード（第５のカソード）１６２を備える。カソード１６２がＰＮダイオード１４０のカソード１４２に接続される。また、アノード１６１が、電源１５０に接続される。
本変形例によれば、ゲートドライバ回路９０の前段はバイパス端子５００からの放電により、ツェナー電圧＋電源電圧程度まで電圧が上がり、さらに高くなることは抑制される。したがって、第９の実施形態よりも、さらに高い電圧を制御性良くゲートドライバ回路９０の前段に印加することが可能となる。
（変形例２）
第９の実施形態の変形例２の半導体装置は、ＰＮダイオードにかえて、バイパス端子５００と接続される第５のカソードを有するツェナーダイオードを備える、ツェナーダイオードがグラウンドに接続されること以外は、第９の実施形態と同様である。
図１９は、本実施形態の変形例２の半導体装置の回路図である。
本変形例の半導体装置は、バイパス端子５００を備える。バイパス端子５００は、第１のゲート端子１３、保護素子３０、および、ゲートドライバ回路９０の入力部９１に接続される。また、バイパス端子５００は、ツェナーダイオード（第５のダイオード）１６０を介してグラウンドに接続される。
ツェナーダイオード１６０は、アノード（第５のアノード）１６１とカソード（第５のカソード）１６２を備える。カソード１６２がバイパス端子５００に接続される。また、アノード１６１が、グラウンドに接続される。
本変形例によれば、ゲートドライバ回路９０の前段は、バイパス端子５００からの放電により、ツェナー電圧まで電圧が上がり、さらに高くなることは抑制される。したがって、ゲートドライバ回路９０の前段に印加する電圧を、ツェナー電圧で規定される所望の電圧に制御することができる。
（第１０の実施形態）
本実施形態の半導体装置は、第１のゲート端子および保護素子と、ゲートドライバ回路の入力部との間に設けられる第３の抵抗素子と、保護素子と第１のゲート端子との間に設けられる第４の抵抗素子とを、さらに備えること以外は、第８の実施形態と同様である。したがって、第８の実施形態と重複する内容については記述を省略する。
図２０は、本実施形態の半導体装置の回路図である。本実施形態の半導体装置は、第１のゲート端子１３および保護素子３０と、バイパス端子５００との間に設けられる第３の抵抗素子１７０を備える。また、保護素子３０と第１のゲート端子１３との間に設けられる第４の抵抗素子１８０を備える。
本実施形態の半導体装置によれば、第３の抵抗素子１７０と第４の抵抗素子１８０の抵抗値を調整することにより、サージ電圧（サージエネルギー）の配分や吸収量・吸収速度を調整することが可能である。したがって、第８の実施形態に比べ、より信頼性および特性の向上した半導体装置が実現できる。
なお、第３の抵抗素子１７０、第４の抵抗素子１８０のいずれか一方のみを設ける構成とすることも可能である。
以上、本実施形態によれば、保護回路を設けることにより、サージ電圧に対する耐性があがり、信頼性の向上した半導体装置を実現することができる。また、ノーマリーオフトランジスタのドレインに過電圧が生じた場合、電荷を逃がすことが可能となり、さらに信頼性が向上する。
実施形態では、ノーマリーオントランジスタ２０として、ＧａＮ系半導体のＨＥＭＴを例に説明したが、ノーマリーオン型のＳｉＣ（炭化珪素）のＪＦＥＴ（Ｊｕｎｃｔｉｏｎ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を適用することも可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換えまたは変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ ノーマリーオフトランジスタ（第１のノーマリーオフトランジスタ）
１１ 第１のソース端子
１２ 第１のドレイン端子
１３ 第１のゲート
２０ ノーマリーオントランジスタ
２１ 第２のソース端子
２２ 第２のドレイン端子
２３ 第２のゲート端子
３０ ツェナーダイオード（保護素子：第２のダイオード）
３１ アノード（第２のアノード）
３２ カソード（第２のカソード）
４０ ＰＮダイオード（第１のダイオード）
４１ アノード（第１のアノード）
４２ カソード（第１のカソード）
５０ 第１の抵抗素子
６０ ツェナーダイオード（第１のダイオード）
６１ アノード（第１のアノード）
６２ カソード（第１のカソード）
７０ ノーマリーオフトランジスタ（保護素子：第２のノーマリーオフトランジスタ）
７１ 第３のソース端子
７２ 第３のドレイン
７３ 第３のゲート端子
８０ ツェナーダイオード
８１ アノード（第３のアノード）
８２ カソード（第３のカソード）
９０ ゲートドライバ回路
９１ 入力部
９２ 出力部
１１０ 第２の抵抗素子
１４０ ＰＮダイオード（第４のダイオード）
１４１ アノード（第４のアノード）
１４２ カソード（第４のカソード）
１６０ ツェナーダイオード（第５のダイオード）
１６１ アノード（第５のアノード）
１６２ カソード（第５のカソード）
１７０ 第３の抵抗素子
１８０ 第４の抵抗素子

Claims (14)

  1. 第１のソース端子、第１のドレイン端子、第１のゲート端子を有する第１のノーマリーオフトランジスタと、
    前記第１のドレイン端子に接続された第２のソース端子、第２のドレイン端子、前記第１のソース端子に接続された第２のゲート端子を有するノーマリーオントランジスタと、
    前記第１のゲート端子と前記第２のドレイン端子との間に設けられ、前記ノーマリーオントランジスタのブレークダウン電圧よりも低いブレークダウン電圧を有する保護素子と、
    前記第２のドレイン端子に接続された第１のアノードと、前記保護素子に接続された第１のカソードを有する第１のダイオードと、
    を備え、
    前記第１のダイオードのブレークダウン電圧は、前記ノーマリーオントランジスタのブレークダウン電圧よりも高い半導体装置。
  2. 第１のソース端子、第１のドレイン端子、第１のゲート端子を有する第１のノーマリーオフトランジスタと、
    前記第１のドレイン端子に接続された第２のソース端子、第２のドレイン端子、前記第１のソース端子に接続された第２のゲート端子を有するノーマリーオントランジスタと、
    前記第１のゲート端子と前記第２のドレイン端子との間に設けられ、前記ノーマリーオントランジスタのブレークダウン電圧よりも低いブレークダウン電圧を有する保護素子と、
    前記第２のドレイン端子に接続された第１のアノードと、前記保護素子に接続された第１のカソードを有する第１のダイオードと、
    一端が前記保護素子および前記第１のゲート端子に接続された第１の抵抗素子と、
    出力部と入力部を有し、前記出力部が前記第１の抵抗素子に接続されたゲートドライバ回路と、
    を備え、
    前記第１のゲート端子および前記保護素子と、前記入力部が接続された半導体装置。
  3. 前記入力部、前記第１のゲート端子、および、前記保護素子に一端が接続され、前記第１の抵抗素子よりも抵抗が高い第２の抵抗素子を、さらに備える請求項２記載の半導体装置。
  4. 前記第１のゲート端子、前記保護素子、および、前記入力部と接続される第４のアノードを有するＰＮダイオードを、さらに備える請求項２記載の半導体装置。
  5. 前記第１のゲート端子、前記保護素子、および、前記入力部と接続される第５のカソードを有するツェナーダイオードを、さらに備える請求項２記載の半導体装置。
  6. 前記第１のゲート端子および前記保護素子と、前記入力部との間に設けられる第３の抵抗素子を、さらに備える請求項２記載の半導体装置。
  7. 前記保護素子と前記第１のゲート端子との間に設けられる第４の抵抗素子を、さらに備える請求項２記載の半導体装置。
  8. 前記保護素子は、前記第１のゲート端子に接続される第２のアノードと、前記第１のカソードに接続される第２のカソードを有する第２のダイオードである請求項１ないし請求項７いずれか一項記載の半導体装置。
  9. 前記第２のダイオードはツェナーダイオードである請求項８記載の半導体装置。
  10. 前記保護素子は、前記第１のゲート端子に接続される第３のソース端子と、前記第１のカソードに接続された第３のドレイン端子と、第３のゲート端子を有する第２のノーマリーオフトランジスタである請求項１ないし請求項９いずれか一項記載の半導体装置。
  11. 前記第１のダイオードはツェナーダイオードである請求項１ないし請求項１０いずれか一項記載の半導体装置。
  12. 前記第１のソース端子に接続される第３のアノードと、前記第１のドレイン端子に接続される第３のカソードを有するツェナーダイオードを、さらに備える請求項１ないし請求項１１いずれか一項記載の半導体装置。
  13. 前記ノーマリーオントランジスタは、ＧａＮ系半導体のＨＥＭＴである請求項１ないし請求項１２いずれか一項記載の半導体装置。
  14. 前記ノーマリーオントランジスタは、ＳｉＣ半導体のＪＦＥＴである請求項１ないし請求項１２いずれか一項記載の半導体装置。
JP2014059199A 2014-03-20 2014-03-20 半導体装置 Active JP6203097B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014059199A JP6203097B2 (ja) 2014-03-20 2014-03-20 半導体装置
US14/625,139 US9236373B2 (en) 2014-03-20 2015-02-18 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014059199A JP6203097B2 (ja) 2014-03-20 2014-03-20 半導体装置

Publications (2)

Publication Number Publication Date
JP2015185618A JP2015185618A (ja) 2015-10-22
JP6203097B2 true JP6203097B2 (ja) 2017-09-27

Family

ID=54142856

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014059199A Active JP6203097B2 (ja) 2014-03-20 2014-03-20 半導体装置

Country Status (2)

Country Link
US (1) US9236373B2 (ja)
JP (1) JP6203097B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016139996A (ja) * 2015-01-28 2016-08-04 株式会社東芝 半導体装置
JP2016139997A (ja) * 2015-01-28 2016-08-04 株式会社東芝 半導体装置
US9543292B2 (en) * 2015-02-27 2017-01-10 Alpha And Omega Semiconductor Incorporated Field effect transistor with integrated Zener diode
JP6604125B2 (ja) * 2015-10-02 2019-11-13 サンケン電気株式会社 カスコードノーマリオフ回路
WO2017158723A1 (ja) * 2016-03-15 2017-09-21 オリンパス株式会社 電源装置及び手術システム
US10256811B2 (en) * 2016-11-22 2019-04-09 Electronics And Telecommunications Research Institute Cascode switch circuit including level shifter
JP6953234B2 (ja) * 2017-08-28 2021-10-27 ラピスセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
JP7224918B2 (ja) * 2019-01-04 2023-02-20 株式会社東芝 半導体装置及び半導体パッケージ
JP7242487B2 (ja) 2019-09-17 2023-03-20 株式会社東芝 半導体装置
CN111786564B (zh) * 2020-07-15 2022-03-01 江苏能华微电子科技发展有限公司 一种高效率紧凑型快充电源

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2762581B2 (ja) * 1989-07-05 1998-06-04 日本電気株式会社 縦型絶縁ゲート電界効果トランジスタ
EP0523800B1 (en) * 1991-07-19 1998-04-08 Philips Electronics Uk Limited An overvoltage protected semiconductor switch
JPH08204125A (ja) * 1995-01-24 1996-08-09 Sony Corp 半導体回路
JP3255147B2 (ja) * 1998-06-19 2002-02-12 株式会社デンソー 絶縁ゲート型トランジスタのサージ保護回路
JP2002231820A (ja) * 2001-01-30 2002-08-16 Sanyo Electric Co Ltd パワー半導体装置及び半導体装置の製造方法
JP3666475B2 (ja) 2002-06-25 2005-06-29 日産自動車株式会社 アクティブクランプ回路
JP4844007B2 (ja) 2005-05-18 2011-12-21 富士電機株式会社 複合型半導体装置
US7719806B1 (en) * 2006-02-07 2010-05-18 Pmc-Sierra, Inc. Systems and methods for ESD protection
US7965126B2 (en) * 2008-02-12 2011-06-21 Transphorm Inc. Bridge circuits and their components
JP4893819B2 (ja) * 2009-12-28 2012-03-07 サンケン電気株式会社 双方向スイッチ
JP5012930B2 (ja) 2010-02-15 2012-08-29 株式会社デンソー ハイブリッドパワーデバイス
JP5548906B2 (ja) * 2010-09-14 2014-07-16 古河電気工業株式会社 窒化物系半導体装置
US9859882B2 (en) 2011-03-21 2018-01-02 Infineon Technologies Americas Corp. High voltage composite semiconductor device with protection for a low voltage device
US8766375B2 (en) 2011-03-21 2014-07-01 International Rectifier Corporation Composite semiconductor device with active oscillation prevention
US20120241820A1 (en) * 2011-03-21 2012-09-27 International Rectifier Corporation III-Nitride Transistor with Passive Oscillation Prevention
JP2013219306A (ja) * 2012-04-12 2013-10-24 Advanced Power Device Research Association 半導体ダイオード装置
JP6201422B2 (ja) * 2013-05-22 2017-09-27 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
JP2015185618A (ja) 2015-10-22
US20150270255A1 (en) 2015-09-24
US9236373B2 (en) 2016-01-12

Similar Documents

Publication Publication Date Title
JP6203097B2 (ja) 半導体装置
JP6392458B2 (ja) 半導体装置
JP6223918B2 (ja) 半導体装置
JP5996465B2 (ja) 半導体装置
JP6223729B2 (ja) 半導体装置
EP2693639B1 (en) Cascoded semiconductor devices
JP6201422B2 (ja) 半導体装置
JP2020109909A (ja) 半導体装置及び半導体パッケージ
JP2014187059A (ja) 半導体装置
US9972992B2 (en) Protection circuit of semiconductor device
JP2019169766A (ja) 半導体装置及び半導体パッケージ
US10784768B2 (en) Conversion circuit and conversion circuitry
JPWO2014034346A1 (ja) 複合型半導体装置
JP2019165608A (ja) 半導体装置
WO2016043192A1 (ja) 半導体装置
JP5704105B2 (ja) 半導体装置
JP5576894B2 (ja) Ｆｅｔ駆動回路およびｆｅｔモジュール
JP2016139997A (ja) 半導体装置
JP6096932B2 (ja) 半導体装置
JP2017123359A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170801

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170829

R151 Written notification of patent or utility model registration

Ref document number: 6203097

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151