JP7240452B2 - 不揮発性メモリの複数区画の同時アクセスのための装置及び方法 - Google Patents
不揮発性メモリの複数区画の同時アクセスのための装置及び方法 Download PDFInfo
- Publication number
- JP7240452B2 JP7240452B2 JP2021120142A JP2021120142A JP7240452B2 JP 7240452 B2 JP7240452 B2 JP 7240452B2 JP 2021120142 A JP2021120142 A JP 2021120142A JP 2021120142 A JP2021120142 A JP 2021120142A JP 7240452 B2 JP7240452 B2 JP 7240452B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- memory access
- access command
- command
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/0644—Management of space entities, e.g. partitions, extents, pools
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0656—Data buffering arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0688—Non-volatile semiconductor memory arrays
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1042—Read-write modes for single port memories, i.e. having either a random port or a serial port using interleaving techniques, i.e. read-write of one part of the memory while preparing another part
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1045—Read-write mode select circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
- Dram (AREA)
- Memory System (AREA)
- Static Random-Access Memory (AREA)
- Semiconductor Memories (AREA)
Description
Claims (11)
- 複数の区画と複数のローカルコントローラとを含む不揮発性メモリであって、前記複数のローカルコントローラの各々が、前記複数の区画の内の個別の1つに独立してアクセスして、前記不揮発性メモリに提供されるメモリアクセスコマンドを実行するように構成され、前記複数の区画の各々が個別の複数のメモリセルを含む、前記不揮発性メモリと、
前記メモリアクセスコマンドに対する分離タイミング規則に従って前記不揮発性メモリに前記メモリアクセスコマンドを提供するように構成されたメモリコントローラであって、前記メモリコントローラは、前記複数の区画の内の第1の区画に第1の種類の第1のメモリアクセスコマンドを提供し、前記複数の区画の内の前記第1の区画に前記第1の種類の第2のメモリアクセスコマンドを提供することに応じて、前記メモリコントローラは、前記第1の種類の前記第1のメモリアクセスコマンド後の、最短で第1の時間に、前記第1の種類の前記第2のメモリアクセスコマンドを提供するように構成され、更に、前記複数の区画の内の第2の区画に前記第1の種類の前記第2のメモリアクセスコマンドを提供することに応じて、前記メモリコントローラは、前記第1の種類の前記第1のメモリアクセスコマンドの後の、最短で第2の時間に、前記第1の種類の前記第2のメモリアクセスコマンドを提供するように構成され、前記第1の時間と前記第2の時間とは異なる、前記メモリコントローラと、
を含む、装置。 - 前記複数の区画の内の前記第1の区画に第2の種類の第2のメモリアクセスコマンドを提供することに応じて、前記メモリコントローラは、前記第1の種類の前記第1のメモリアクセスコマンドの後の、最短で第3の時間に、前記第2の種類の前記第2のメモリアクセスコマンドを提供するように構成される、請求項1に記載の装置。
- 前記第1の種類の前記メモリアクセスコマンドは、読み出しメモリアクセスコマンドを含み、前記第2の種類の前記メモリアクセスコマンドは、書き込みメモリアクセスコマンドを含む、請求項2に記載の装置。
- 前記不揮発性メモリは、複数のデータバッファを更に含み、前記複数のデータバッファの内の1つのデータバッファは、前記複数の区画の内の1つの区画に結合され、前記データバッファは、前記区画に結合された、前記複数のローカルコントローラの内の1つのローカルコントローラからの信号に応じて、前記区画からのデータをラッチするように構成される、請求項1に記載の装置。
- 前記不揮発性メモリは、前記メモリアクセスコマンドを前記メモリコントローラから受信し、かつ、前記複数の区画の内の個別の目標区画を決定するように構成されたコントローラを更に含み、前記コントローラは、前記目標区画と関連付けられた、前記複数のローカルコントローラの内の1つのローカルコントローラに、前記メモリアクセスコマンドを提供するように更に構成される、請求項1に記載の装置。
- 前記不揮発性メモリの前記複数のローカルコントローラは、前記複数の区画の内の個別の1つに同時に独立してアクセスするように構成される、請求項1に記載の装置。
- 不揮発性メモリに結合されたメモリコントローラによって実行される方法であって、
第1のメモリアクセスコマンドを、前記不揮発性メモリの複数のローカルコントローラの内の第1のローカルコントローラに提供することであって、前記第1のメモリアクセスコマンドは、前記第1のローカルコントローラによって実行される際に、第1の目標区画がアクセスされるようにする、ことと、
前記第1のメモリアクセスコマンドを提供してから経過した時間が、第2のメモリアクセスコマンド及び前記第1のメモリアクセスコマンドと関連付けられた分離タイミング規則を満足するか否かを決定することであって、前記分離タイミング規則は、前記第1のメモリアクセスコマンドと関連付けられた前記不揮発性メモリの前記第1の目標区画と、前記第2のメモリアクセスコマンドと関連付けられた前記不揮発性メモリの第2の目標区画とに基づく、ことと、
前記分離タイミング規則に適合することに応じて、前記第2のメモリアクセスコマンドを、前記不揮発性メモリの前記複数のローカルコントローラの内の第2のローカルコントローラに提供することであって、前記第2のメモリアクセスコマンドは、前記第2のローカルコントローラによって実行される際に、前記第2の目標区画がアクセスされるようにする、ことと、
を含む、方法。 - 前記第1の目標区画と前記第2の目標区画とは同じ区画であり、前記第1のローカルコントローラと前記第2のローカルコントローラとは同じローカルコントローラである、請求項7に記載の方法。
- 前記第1のメモリアクセスコマンドと関連付けられた第1のコマンド種類と、前記第2のメモリアクセスコマンドと関連付けられた第2のコマンド種類とを決定することを更に含み、前記分離タイミング規則は、前記第1のコマンド種類及び前記第2のコマンド種類に更に基づく、請求項7に記載の方法。
- 前記第1のメモリアクセスコマンドを前記第1の目標区画で実行し、同時に、前記第2のメモリアクセスコマンドを前記第2の目標区画で実行すること、を更に含む、請求項7に記載の方法。
- テーブル内の前記分離タイミング規則を調べることを更に含む、請求項7に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/992,979 | 2016-01-11 | ||
US14/992,979 US10719237B2 (en) | 2016-01-11 | 2016-01-11 | Apparatuses and methods for concurrently accessing multiple partitions of a non-volatile memory |
JP2018535296A JP6918805B2 (ja) | 2016-01-11 | 2016-12-28 | 不揮発性メモリの複数区画の同時アクセスのための装置及び方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018535296A Division JP6918805B2 (ja) | 2016-01-11 | 2016-12-28 | 不揮発性メモリの複数区画の同時アクセスのための装置及び方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021168203A JP2021168203A (ja) | 2021-10-21 |
JP7240452B2 true JP7240452B2 (ja) | 2023-03-15 |
Family
ID=59275818
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018535296A Active JP6918805B2 (ja) | 2016-01-11 | 2016-12-28 | 不揮発性メモリの複数区画の同時アクセスのための装置及び方法 |
JP2021120142A Active JP7240452B2 (ja) | 2016-01-11 | 2021-07-21 | 不揮発性メモリの複数区画の同時アクセスのための装置及び方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018535296A Active JP6918805B2 (ja) | 2016-01-11 | 2016-12-28 | 不揮発性メモリの複数区画の同時アクセスのための装置及び方法 |
Country Status (8)
Country | Link |
---|---|
US (3) | US10719237B2 (ja) |
EP (1) | EP3403184B1 (ja) |
JP (2) | JP6918805B2 (ja) |
KR (1) | KR102152281B1 (ja) |
CN (1) | CN108701081B (ja) |
SG (1) | SG11201805819RA (ja) |
TW (1) | TWI629686B (ja) |
WO (1) | WO2017123413A1 (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10719237B2 (en) | 2016-01-11 | 2020-07-21 | Micron Technology, Inc. | Apparatuses and methods for concurrently accessing multiple partitions of a non-volatile memory |
US10452279B1 (en) * | 2016-07-26 | 2019-10-22 | Pavilion Data Systems, Inc. | Architecture for flash storage server |
US10642741B2 (en) * | 2017-02-06 | 2020-05-05 | International Business Machines Corporation | Accessing tables with heterogeneous partitions |
KR102469958B1 (ko) * | 2017-10-27 | 2022-11-25 | 삼성전자주식회사 | 블록 주소 없이 액세스되는 불휘발성 메모리 장치 및 그 동작 방법 |
US10782908B2 (en) | 2018-02-05 | 2020-09-22 | Micron Technology, Inc. | Predictive data orchestration in multi-tier memory systems |
US20190243787A1 (en) * | 2018-02-05 | 2019-08-08 | Micron Technology, Inc. | Memory Systems having Controllers Embedded in Packages of Integrated Circuit Memory |
US11416395B2 (en) | 2018-02-05 | 2022-08-16 | Micron Technology, Inc. | Memory virtualization for accessing heterogeneous memory components |
US11099789B2 (en) | 2018-02-05 | 2021-08-24 | Micron Technology, Inc. | Remote direct memory access in multi-tier memory systems |
US20210406410A1 (en) * | 2018-12-21 | 2021-12-30 | Micron Technology, Inc. | Method and device to ensure a secure memory access |
US10852949B2 (en) | 2019-04-15 | 2020-12-01 | Micron Technology, Inc. | Predictive data pre-fetching in a data storage device |
CN112035053A (zh) * | 2019-06-04 | 2020-12-04 | 华邦电子股份有限公司 | 存储器存储装置及其运作方法 |
DE102019213998A1 (de) * | 2019-09-13 | 2021-03-18 | Airbus Defence and Space GmbH | Prozessorsystem mit speicherverschränkung und zugriffsverfahren auf speicherverschränkte speicherbänke |
JP2021174565A (ja) | 2020-04-24 | 2021-11-01 | キオクシア株式会社 | 半導体記憶装置 |
US11137920B1 (en) * | 2020-04-30 | 2021-10-05 | Micron Technology, Inc. | Storing zones in a zone namespace on separate planes of a multi-plane memory device |
TWI743859B (zh) * | 2020-06-30 | 2021-10-21 | 旺宏電子股份有限公司 | 記憶體裝置、電子裝置及與其相關的讀取方法 |
CN114816652A (zh) * | 2021-01-29 | 2022-07-29 | 上海阵量智能科技有限公司 | 命令处理装置以及方法、电子设备、以及计算机存储介质 |
DE102021107045A1 (de) | 2021-03-10 | 2022-09-15 | Elmos Semiconductor Se | Rechnersystem für eine Motorsteuerung mit einem Programmspeicher und einem Datenspeicher |
US11461366B1 (en) | 2021-10-20 | 2022-10-04 | Bnsf Railway Company | System and method for data pruning via dynamic partition management |
KR20230082377A (ko) | 2021-12-01 | 2023-06-08 | 삼성전자주식회사 | 메모리 컨트롤러 및 메모리 시스템 |
CN115454330A (zh) * | 2022-08-03 | 2022-12-09 | 中勍科技股份有限公司 | 一种并行管理多个ssd读写的方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090196116A1 (en) | 2008-02-01 | 2009-08-06 | Jong-Hoon Oh | Semiconductor memory having a bank with sub-banks |
WO2010134201A1 (ja) | 2009-05-22 | 2010-11-25 | 株式会社日立製作所 | 半導体装置 |
Family Cites Families (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5822251A (en) * | 1997-08-25 | 1998-10-13 | Bit Microsystems, Inc. | Expandable flash-memory mass-storage using shared buddy lines and intermediate flash-bus between device-specific buffers and flash-intelligent DMA controllers |
US6707743B2 (en) * | 1998-10-01 | 2004-03-16 | Monolithic System Technology, Inc. | Method and apparatus for completely hiding refresh operations in a DRAM device using multiple clock division |
US7827348B2 (en) * | 2000-01-06 | 2010-11-02 | Super Talent Electronics, Inc. | High performance flash memory devices (FMD) |
US6553472B2 (en) * | 2001-01-12 | 2003-04-22 | Sun Microsystems, Inc. | Method for programming clock delays, command delays, read command parameter delays, and write command parameter delays of a memory controller in a high performance microprocessor |
US7500075B1 (en) * | 2001-04-17 | 2009-03-03 | Rambus Inc. | Mechanism for enabling full data bus utilization without increasing data granularity |
JP4256600B2 (ja) | 2001-06-19 | 2009-04-22 | Tdk株式会社 | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム及びフラッシュメモリの制御方法 |
ITRM20010529A1 (it) | 2001-08-31 | 2003-02-28 | Micron Technology Inc | Interfaccia di utilizzatore di comando per memoria a ripartizione multipla. |
US6678204B2 (en) * | 2001-12-27 | 2004-01-13 | Elpida Memory Inc. | Semiconductor memory device with high-speed operation and methods of using and designing thereof |
ITTO20021035A1 (it) | 2002-11-29 | 2004-05-30 | St Microelectronics Srl | Dispositivo di memoria non volatile a lettura e scrittura simulante. |
US8233322B2 (en) | 2003-10-10 | 2012-07-31 | Micron Technology, Inc. | Multi-partition memory with separated read and algorithm datalines |
US7519788B2 (en) * | 2004-06-04 | 2009-04-14 | Micron Technology, Inc. | System and method for an asynchronous data buffer having buffer write and read pointers |
US7464225B2 (en) * | 2005-09-26 | 2008-12-09 | Rambus Inc. | Memory module including a plurality of integrated circuit memory devices and a plurality of buffer devices in a matrix topology |
WO2007036050A1 (en) | 2005-09-30 | 2007-04-05 | Mosaid Technologies Incorporated | Memory with output control |
US7447848B2 (en) * | 2006-01-04 | 2008-11-04 | Barry Wagner | Memory device row and/or column access efficiency |
US7701764B2 (en) * | 2006-05-17 | 2010-04-20 | Micron Technology, Inc. | Apparatus and method for reduced peak power consumption during common operation of multi-NAND flash memory devices |
US8935302B2 (en) | 2006-12-06 | 2015-01-13 | Intelligent Intellectual Property Holdings 2 Llc | Apparatus, system, and method for data block usage information synchronization for a non-volatile storage volume |
JP5103663B2 (ja) * | 2007-09-27 | 2012-12-19 | ルネサスエレクトロニクス株式会社 | メモリ制御装置 |
JP5317657B2 (ja) | 2008-12-04 | 2013-10-16 | 三洋電機株式会社 | 画像表示装置 |
US20100318720A1 (en) | 2009-06-16 | 2010-12-16 | Saranyan Rajagopalan | Multi-Bank Non-Volatile Memory System with Satellite File System |
US8447908B2 (en) * | 2009-09-07 | 2013-05-21 | Bitmicro Networks, Inc. | Multilevel memory bus system for solid-state mass storage |
US8543758B2 (en) * | 2011-05-31 | 2013-09-24 | Micron Technology, Inc. | Apparatus including memory channel control circuit and related methods for relaying commands to logical units |
US8700879B2 (en) | 2011-08-31 | 2014-04-15 | Micron Technology, Inc. | Concurrent memory operations |
US8593866B2 (en) * | 2011-11-11 | 2013-11-26 | Sandisk Technologies Inc. | Systems and methods for operating multi-bank nonvolatile memory |
US8699277B2 (en) | 2011-11-16 | 2014-04-15 | Qualcomm Incorporated | Memory configured to provide simultaneous read/write access to multiple banks |
KR101903095B1 (ko) | 2011-11-21 | 2018-10-02 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 불휘발성 메모리 장치를 제어하는 컨트롤러의 동작 방법 |
US9396101B2 (en) * | 2012-06-12 | 2016-07-19 | International Business Machines Corporation | Shared physical memory protocol |
CN103176750B (zh) * | 2013-02-27 | 2016-01-20 | 武汉虹旭信息技术有限责任公司 | 基于交错时间分区的移动互联网数据存储***及其方法 |
JP2014164789A (ja) * | 2013-02-27 | 2014-09-08 | Toshiba Corp | 半導体記憶装置 |
US20140289446A1 (en) * | 2013-03-21 | 2014-09-25 | Kabushiki Kaisha Toshiba | Memory system and memory |
TWI573148B (zh) * | 2013-08-02 | 2017-03-01 | 東芝股份有限公司 | A controller, a memory system, and a memory device |
WO2015025357A1 (ja) | 2013-08-19 | 2015-02-26 | 株式会社 東芝 | メモリシステム |
US9293188B2 (en) * | 2014-02-03 | 2016-03-22 | Advanced Micro Devices, Inc. | Memory and memory controller for high reliability operation and method |
CN103942151A (zh) * | 2014-04-10 | 2014-07-23 | 深圳市硅格半导体有限公司 | 闪存的数据存储方法及装置 |
US9384831B2 (en) * | 2014-05-29 | 2016-07-05 | Intel Corporation | Cross-point memory single-selection write technique |
TWI554944B (zh) * | 2014-06-20 | 2016-10-21 | 慧榮科技股份有限公司 | 快閃記憶體控制裝置、快閃記憶體控制系統以及快閃記憶體控制方法 |
CN104111894A (zh) * | 2014-07-17 | 2014-10-22 | 记忆科技(深圳)有限公司 | 提升多分区顺序读写性能的方法及其*** |
US9691452B2 (en) | 2014-08-15 | 2017-06-27 | Micron Technology, Inc. | Apparatuses and methods for concurrently accessing different memory planes of a memory |
US9607672B2 (en) * | 2014-11-14 | 2017-03-28 | Cavium, Inc. | Managing skew in data signals with adjustable strobe |
KR102424702B1 (ko) * | 2015-11-19 | 2022-07-25 | 삼성전자주식회사 | 불휘발성 메모리 모듈 및 이를 포함하는 전자 장치 |
US10719237B2 (en) | 2016-01-11 | 2020-07-21 | Micron Technology, Inc. | Apparatuses and methods for concurrently accessing multiple partitions of a non-volatile memory |
-
2016
- 2016-01-11 US US14/992,979 patent/US10719237B2/en active Active
- 2016-12-28 CN CN201680081702.4A patent/CN108701081B/zh active Active
- 2016-12-28 SG SG11201805819RA patent/SG11201805819RA/en unknown
- 2016-12-28 KR KR1020187023018A patent/KR102152281B1/ko active IP Right Grant
- 2016-12-28 WO PCT/US2016/068834 patent/WO2017123413A1/en active Application Filing
- 2016-12-28 EP EP16885432.1A patent/EP3403184B1/en active Active
- 2016-12-28 JP JP2018535296A patent/JP6918805B2/ja active Active
-
2017
- 2017-01-11 TW TW106100884A patent/TWI629686B/zh active
-
2020
- 2020-07-10 US US16/926,431 patent/US11354040B2/en active Active
-
2021
- 2021-07-21 JP JP2021120142A patent/JP7240452B2/ja active Active
-
2022
- 2022-05-05 US US17/662,100 patent/US11768603B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090196116A1 (en) | 2008-02-01 | 2009-08-06 | Jong-Hoon Oh | Semiconductor memory having a bank with sub-banks |
WO2010134201A1 (ja) | 2009-05-22 | 2010-11-25 | 株式会社日立製作所 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
TWI629686B (zh) | 2018-07-11 |
US11768603B2 (en) | 2023-09-26 |
EP3403184A4 (en) | 2019-09-04 |
US20200341635A1 (en) | 2020-10-29 |
EP3403184A1 (en) | 2018-11-21 |
US10719237B2 (en) | 2020-07-21 |
KR20180094128A (ko) | 2018-08-22 |
CN108701081A (zh) | 2018-10-23 |
US11354040B2 (en) | 2022-06-07 |
SG11201805819RA (en) | 2018-08-30 |
EP3403184B1 (en) | 2023-11-08 |
TW201732830A (zh) | 2017-09-16 |
US20220261151A1 (en) | 2022-08-18 |
JP2021168203A (ja) | 2021-10-21 |
KR102152281B1 (ko) | 2020-10-27 |
JP2019505910A (ja) | 2019-02-28 |
US20170199666A1 (en) | 2017-07-13 |
CN108701081B (zh) | 2022-06-21 |
JP6918805B2 (ja) | 2021-08-11 |
WO2017123413A1 (en) | 2017-07-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7240452B2 (ja) | 不揮発性メモリの複数区画の同時アクセスのための装置及び方法 | |
US11955204B2 (en) | Apparatuses and methods for concurrently accessing different memory planes of a memory | |
US11482278B2 (en) | Method of performing internal processing operation of memory device | |
JP7216247B1 (ja) | バンク割り当てを備えたマルチポート不揮発性メモリデバイスおよび関連するシステムおよび方法 | |
US8374040B2 (en) | Write bandwidth in a memory characterized by a variable write time | |
US10185510B2 (en) | Bank interleaving controller and semiconductor device including the same | |
CN117789785A (zh) | 存储器件及其操作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210721 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220518 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220524 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220816 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20221004 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221226 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20221226 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20230111 |
|
C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20230117 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230303 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7240452 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |