JP7212768B2 - セラミックス回路基板および電子部品モジュール - Google Patents

セラミックス回路基板および電子部品モジュール Download PDF

Info

Publication number
JP7212768B2
JP7212768B2 JP2021516075A JP2021516075A JP7212768B2 JP 7212768 B2 JP7212768 B2 JP 7212768B2 JP 2021516075 A JP2021516075 A JP 2021516075A JP 2021516075 A JP2021516075 A JP 2021516075A JP 7212768 B2 JP7212768 B2 JP 7212768B2
Authority
JP
Japan
Prior art keywords
circuit board
copper
ceramic circuit
plating layer
silver plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021516075A
Other languages
English (en)
Other versions
JPWO2020218193A1 (ja
Inventor
史博 中原
良太 青野
清治 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denka Co Ltd
Original Assignee
Denka Co Ltd
Denki Kagaku Kogyo KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denka Co Ltd, Denki Kagaku Kogyo KK filed Critical Denka Co Ltd
Publication of JPWO2020218193A1 publication Critical patent/JPWO2020218193A1/ja
Application granted granted Critical
Publication of JP7212768B2 publication Critical patent/JP7212768B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/066—Heatsink mounted on the surface of the PCB

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は、セラミックス回路基板および電子部品モジュールに関する。
これまでセラミックス回路基板について様々な開発がなされてきた。この種の技術として、例えば、特許文献１に記載の技術が知られている。特許文献１には、回路層がろう材から成る第１の回路層と、ろう材を介してセラミックス基板表面に接合された金属回路板から成る第２の回路層と、から構成されていることを特徴とするセラミックス回路基板が記載されている（特許文献１の請求項１）。同文献の請求項６には、金属回路板から成る第２の回路層の表面にメッキ層が形成されることが記述されている。
特開２００５－１０１４１５号公報
しかしながら、本発明者が検討した結果、上記特許文献１に記載のセラミックス回路基板において、電子部品モジュールに用いたときの接続信頼性の点で改善の余地があることが判明した。
金属回路板の表面上に形成されたメッキ層により、半田の濡れが良好となる。このため、半田接合によって、金属回路板と電子部品との密着性を高められると考えられている。
しかしながら、金属回路板の表面に接するメッキ層の接触面について検討したところ、メッキ層の先端部分に応力集中が起こり、面内方向に向かって応力が掛かると、メッキ層の剥離が生じることが見出された。電子部品モジュールの高出力化・高集積化が進み、半田接合などの高温環境に曝露されると、このような剥離の発生頻度が一層高くなってしまう。
そこで、このような事情を踏まえて、本発明者はさらに検討したところ、金属回路板の表面に凹部を形成し、その凹部内にメッキ層を形成することで、金属回路板の表面と接するメッキ層の接触面において、上述の応力集中がなくなり、メッキ層の剥離を抑制できることが判明した。
このような凹部内にメッキ層を有するセラミックス回路基板を用いることで、接続信頼性に優れた電子部品モジュールを実現できることを見出し、本発明を完成するに至った。
本発明によれば、
窒化珪素基板と、
前記窒化珪素基板の一面に設けられた銅放熱板と、
前記窒化珪素基板の他面に設けられた銅回路板と、
を備えるセラミックス回路基板であって、
前記窒化珪素基板の他面に対向する主面と反対側に位置する、前記銅回路板の他面の少なくとも一部に設けられた銀メッキ層を備え、
前記銀メッキ層が、前記銅回路板の他面に設けられた凹部内に形成されている、
セラミックス回路基板が提供される。
また本発明によれば、
上記のセラミックス回路基板と、
前記セラミックス回路基板の銅回路板に設けられた電子部品と、
前記セラミックス回路基板の銅放熱板に設けられたヒートシンクと、
を備える、電子部品モジュールが提供される。
本発明によれば、電子部品モジュールに用いたときの接続信頼性に優れたセラミックス回路基板、およびそれを用いた電子部品モジュールが提供される。
本実施形態のセラミックス回路基板の構成の一例を模式的に示す図であり、図１（ａ）は側面図、図１（ｂ）は上面図を示す。 銀メッキ層の形成工程の一例を模式的に示す工程断面図である。 本実施形態の電子部品モジュールの一例を模式的に示す断面図である。 実施例１のセラミックス回路基板の板厚方向の断面におけるＳＥＭ画像を示す。 比較例１のセラミックス回路基板の板厚方向の断面におけるＳＥＭ画像を示す。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。また、図は概略図であり、実際の寸法比率とは一致していない。
なお、本実施の形態では図示するように前後左右上下の方向を規定して説明する。しかし、これは構成要素の相対関係を簡単に説明するために便宜的に規定するものである。従って、本発明を実施する製品の製造時や使用時の方向を限定するものではない。
本実施形態のセラミックス回路基板の概要は以下の通り。
本実施形態のセラミックス回路基板は、窒化珪素基板と、窒化珪素基板の一面に設けられた銅放熱板と、窒化珪素基板の他面に設けられた銅回路板と、窒化珪素基板の他面に対向する主面と反対側に位置する、銅回路板の他面の少なくとも一部に設けられた銀メッキ層と、を備える。このセラミックス回路基板において、銀メッキ層が、銅回路板の他面に設けられた凹部内に形成されている。
本発明者の知見によれば、金属回路板の表面の凹部に銀メッキ層を形成することで、銀メッキ層の剥離を抑制することができる。
詳細なメカニズムは定かでないが、次のようなものが考えられる。
平面上の設けられたメッキ層には、その平面との接する先端部分に応力集中点αが存在する。この応力集中点αを基点として、面内方向に応力を受けるために、メッキ層に界面剥離が生じる恐れがある。
これに対して、凹面上に設けられたメッキ層には、面内方向に応力を受ける応力集中点αがないため、メッキ層の剥離を抑制できると考えられる。
本実施形態の電子部品モジュールは、セラミックス回路基板と、セラミックス回路基板の銅回路板に設けられた電子部品と、セラミックス回路基板の銅放熱板に設けられたヒートシンクと、を備える。
上述のセラミックス回路基板を用いることで、電子部品モジュールの接続信頼性を向上させることが可能となる。
以下、本実施形態のセラミックス回路基板の各構成について詳述する。
図１は、セラミックス回路基板１００の構成の一例を模式的に示す図であり、図１（ａ）は側面図、図１（ｂ）は上面図を示す。なお、図１（ａ）は、図１（ｂ）のＡ－Ａ矢視断面図である。
セラミックス回路基板１００は、窒化珪素基板１０と、窒化珪素基板１０の一面１２に設けられた銅放熱板２０と、その他面１４に設けられた銅回路板３０と、を備える。
窒化珪素基板１０は、Ｓｉ３Ｎ４を主成分として含む白色セラミックス基板である。窒化珪素基板１０は、優れた機械的強度、絶縁性、および熱伝導率を有する。
板厚方向の断面視における窒化珪素基板１０の断面形状は、略矩形であってもよい。
また、一面１２の垂線方向から見たときの窒化珪素基板１０の平面形状は、実用的な形状であれば限定されないが、例えば、略矩形であってもよい。
窒化珪素基板１０の板厚は、実用的な範囲内であれば限定されないが、例えば、０．２ｍｍ～１．５ｍｍ、好ましくは０．２ｍｍ～１．０ｍｍ、より好ましくは０．２ｍｍ～０．７ｍｍである。
本明細書中、「～」は、特に明示しない限り、上限値と下限値を含むことを表す。
「略」という用語は、特に明示的な説明の無い限りは、製造上の公差やばらつき等を考慮した範囲を含むことを表す。
銅放熱板２０は、Ｃｕを主成分として含む銅板である。銅放熱板２０として、Ｃｕ板を使用してもよいが、Ｃｕ－Ｍｏ合金等のＣｕ合金板や、Ｃｕ／Ｍｏ／Ｃｕの多層Ｃｕ板を使用してもよい。
銅放熱板２０は、ヒートシンク接合用の銅板として用いられる。
板厚方向の断面視における銅放熱板２０の断面形状は、略矩形であってもよい。
また、一面１２の垂線方向から見たときの銅放熱板２０の平面形状は、実用的な形状であれば限定されないが、例えば、略矩形であってもよい。
銅放熱板２０の板厚は、実用的な範囲内であれば限定されないが、例えば、０．１５ｍｍ～４．０ｍｍ、好ましくは０．１５ｍｍ～１．０ｍｍ、より好ましくは０．３０ｍｍ～１．０ｍｍである。
銅放熱板２０の銅粒子のサイズ（銅結晶の平均結晶粒子径）は、例えば、３０μｍ以上６００μｍ以下、好ましくは５０μｍ以上５００μｍ以下、より好ましくは１００μｍ以上３００μｍ以下である。銅放熱板２０における銅結晶の平均結晶粒径を上記数値範囲内とすることによって、より接合強度不良または熱抵抗不良を低減することができる。
銅回路板３０は、Ｃｕを主成分として含む銅層で構成されており、回路パターンを有する銅板である。銅回路板３０として、Ｃｕ板を使用してもよいが、Ｃｕ－Ｍｏ合金等のＣｕ合金板や、Ｃｕ／Ｍｏ／Ｃｕの多層Ｃｕ板を使用してもよい。銅回路板３０は、電子部品や外部接続端子等と電気的に接続される。
板厚方向の断面視における銅回路板３０の断面形状は、略矩形であってもよい。
また、窒化珪素基板１０の他面１４の垂線方向から見たときの銅回路板３０の平面形状は、回路パターンとして実用的な形状であれば限定されないが、例えば、略矩形や略多角形等であってもよい。
銅回路板３０の板厚は、実用的な範囲内であれば限定されないが、例えば、０．１５ｍｍ～４．０ｍｍ、好ましくは０．１５ｍｍ～１．０ｍｍ、より好ましくは０．３０ｍｍ～１．０ｍｍである。
銅回路板３０の銅粒子のサイズ（銅結晶の平均結晶粒子径）は、例えば、３０μｍ以上６００μｍ以下、好ましくは５０μｍ以上５００μｍ以下、より好ましくは１００μｍ以上３００μｍ以下である。銅回路板３０における銅結晶の平均結晶粒径を上記数値範囲内とすることによって、より接合強度不良または熱抵抗不良を低減することができる。上記のメカニズムは明らかではないが、銅回路板３０において、銅結晶が適度に粒界すべりを起こす等して応力が適度に緩和されるためと推測される。
窒化珪素基板１０と銅放熱板２０とは、互いに直接接合されてもよいし、接合材料層を介して接合されてもよい。同様に、窒化珪素基板１０と銅回路板３０とは、互いに直接接合されてもよいし、接合材料層を介して接合されてもよい。接合材料は、それぞれ同一でも互いに異なるものでもよい。
接合材料として、ろう材を使用できる。
ろう材として、チタン（Ｔｉ）、インジウム（Ｉｎ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、バナジウム（Ｖ）、アルミニウム（Ａｌ）、錫（Ｓｎ）から選択される少なくとも一種の活性金属を含有する銀－銅系ろう材を用いることができる。具体的には、Ａｇ－Ｃｕ－Ｔｉ系ロウ材、Ａｇ－Ｃｕ－Ｉｎ－Ｔｉ系ロウ材、Ａｇ－Ｃｕ－Ｓｎ－Ｔｉ系ロウ材を使用できる。これらを単独で用いても２種以上を組み合わせて用いてもよい。
Ａｇと、Ｃｕと、ＳｎまたはＩｎとの配合比は、例えば、Ａｇ：８５．０質量部以上９５．０質量部以下、Ｃｕ：５．０質量部以上１３．０質量部以下、ＳｎまたはＩｎ：０．４質量部以上３．５質量部以下としてもよい。上記数値範囲内とすることで、ろう材の融解温度が過度に上昇することを防ぎ、適度な温度での接合が可能となり、接合時の熱膨張率差に由来する熱ストレスを低下させることができ、耐熱サイクル性を向上することができる。
チタン等の活性金属の添加量は、例えば、Ａｇと、Ｃｕと、ＳｎまたはＩｎとの合計１００質量部に対して、１．５質量部以上５．０質量部以下としてもよい。活性金属の添加量を適切に調整することで、セラミックス板に対する濡れ性を一層高めることができ、接合不良の発生を一層抑えることができる。
銅放熱板２０と窒化珪素基板１０との間および銅回路板３０と窒化珪素基板１０との間の少なくとも一方に、銀－銅系ろう材層が設けられていてよい。
銀－銅系ろう材層の厚みは、実用上の範囲内であれば限定されないが、例えば、３μｍ以上４０μｍ以下、好ましくは４μｍ以上２５μｍ以下である。
図１（ａ）のセラミックス回路基板１００において、窒化珪素基板１０の厚みをＴ１、銅放熱板２０の厚みをＴ２、銅回路板３０の厚みをＴ３とする。
このとき、Ｔ１、Ｔ２およびＴ３が、例えば、１≦（Ｔ２＋Ｔ３）／Ｔ１≦１５を満たすように構成されてもよい。（Ｔ２＋Ｔ３）／Ｔ１の上限は、１５以下でもよく、１０以下でもよい。これにより、セラミックス回路基板１００の冷熱サイクルの耐性を向上できる。一方、（Ｔ２＋Ｔ３）／Ｔ１の下限は、特に限定されないが、１以上でもよく、２以上でもよい。
図１（ｂ）のセラミックス回路基板１００において、窒化珪素基板１０の他面１４の平面内に、１または２以上の銅回路板３０が形成されていてもよい。窒化珪素基板１０の一面１２上に１つの銅放熱板２０が形成されていればよく、一面１２の平面内に複数の銅放熱板２０が形成されてもよい。
セラミックス回路基板１００は、銅回路板３０の他面３４の少なくとも一部に設けられた銀メッキ層５０を備える。銀メッキ層５０によって半田濡れ性が高くなる。このため、銅回路板３０と電子部品との密着性を高めることが可能である。銀メッキ層などのメッキ層は、銅放熱板２０のヒートシンク接合面側にも形成されていてもよい。
銀メッキ層５０は、実用される材料を使用できるが、Ａｇを主成分として含む。銀メッキ層５０は、Ａｇの他に、他の元素を含有してもよく、例えば、Ｎｉ、Ｐ等を含んでもよい。
図１（ａ）のセラミックス回路基板１００中、銀メッキ層５０は、銅回路板３０の他面３４に設けられた凹部６０内に形成されている。
図２は、銀メッキ層５０の形成工程の一例を模式的に示す工程断面図である。
図２（ａ）に示すように、窒化珪素基板１０上に回路パターンを有する銅回路板３０を形成する。
具体的手法の一つとして、例えば、窒化珪素基板１０上に銅板を接合する。そして、該銅板をエッチング処理して回路パターンを有する銅回路板３０を形成する。銅回路板３０の他面３４に対して、化学的研磨処理を施してもよい。
続いて、図２（ｂ）、図２（ｃ）に示すように、銅回路板３０の他面３４に凹部６０を形成する。その凹部６０の内部に銀メッキ層５０を形成する。
具体的手法の一つを説明する。
まず、銅回路板３０の他面３４上に、半導体素子などの電子部品を搭載する搭載領域について、開口パターンを有するレジスト７０を形成する。例えば、スクリーン印刷や露光法によって、レジスト７０にパターンを形成する。レジスト７０で覆われた他面３４の領域は、非搭載領域に対応する。
続いて、レジスト７０内の銅回路板３０の他面３４に、メッキ前処理を施す。メッキ前処理として、銅用脱脂液を用いて脱脂を施してもよい。さらに他面３４の表面を洗浄する。その後、硫酸および過酸化水素を含む硫酸過水等の銅エッチング液を用いて、他面３４の表面に、他面３４から一面３２方向に向かって凹んだ凹部６０を形成する。この凹部６０の形成において、本発明ではあえて通常より深い凹部を形成するために、例えば、長時間の処理を行う。このとき、他面３４の表面に形成された銅酸化膜を除去できる。よって、凹部６０内の表面と銀メッキ層５０との密着性を高められる。続いて、必要に応じて、洗浄や乾燥を行ってよい。
続いて、無電解メッキ法などによって、凹部６０の内部に銀メッキ層５０を形成する。
その後、剥離液を用いて、レジスト７０を除去する。レジスト剥離液には、公知の薬液を使用してもよいが、銅に対して浸食性が小さい剥離液を使用することが好ましい。銅に対して低浸食性の剥離液として、例えば、苛性ソーダ（水酸化ナトリウム水溶液）が用いられる。また、苛性ソーダ等を用いるとサイドエッチングが生じにくい。
本発明者の知見によれば、レジスト剥離液に水酸化カリウム水溶液を使用した場合、銀メッキ層５０の下方にアンダーカットが生じることが見出された。水酸化カリウム水溶液が、銀メッキ層５０の周縁部の下方に回り込み、銅回路板３０の表面の一部を浸食したと考えられる。銀メッキ層５０下のアンダーカットには汚れや酸化が発生し、密着性や接続信頼性が低下につながる恐れがある。
これに対して、レジスト剥離液として、水酸化ナトリウム水溶液等の銅に対して低浸食性の剥離液を使用することで、上述のアンダーカットの発生を抑制できることが判明した。これにより、銅回路板３０と銀メッキ層５０との密着性を高め、接続信頼性を向上させることが可能である。
レジスト７０を除去した後、銅回路板３０、銀メッキ層５０、あるいは銅放熱板２０の表面について、アルカリ洗浄を行ってもよい。アルカリ洗浄において、薬液濃度や繰り返し回数を適当に選択する。
アルカリ洗浄後の銅放熱板２０や銅回路板３０の表面において、ベンゾトリアゾール等の銅板に一般的に使用される防錆剤を処理しないでもよい。接合界面における不純物の発生を抑制できる。
以上によって、図２（ｃ）に示すように、銅回路板３０の凹部６０内に銀メッキ層５０を形成できる。
銅回路板３０の板厚方向に見たときの断面視の一つにおいて、銅回路板３０は、銀メッキ層５０の形成領域の下方にサイドエッチング部を含まないように構成されてもよい。
銀メッキ層５０の下面は、その少なくとも一部または全体が銅回路板３０の他面３４と接するように構成される。サイドエッチング部を含まない銅回路板３０において、銀メッキ層５０の下面の全体が他面３４と接した状態となる。なお、銀メッキ層５０の下面の一部は、凹部６０から外側の領域に形成されていてもよい。
銀メッキ層５０は、凹部６０の少なくとも一部または全体を充填するように構成される。凹部６０の一部を充填する銀メッキ層５０は、凹部６０内の他面３４の表面に沿って形成され得る。
銅回路板３０の板厚方向に見たときの断面視の一つにおいて、銀メッキ層５０が、銅回路板３０の一面３２側から他面３４側の方向に開口した略コの字状を有してもよい。これにより、銀メッキ層５０の表面が平面で構成された場合と比べ、半田との接触面積が増大することや半田のアンダー効果によって、銀メッキ層５０と半田との密着性を高めることが可能である。
二次元輪郭形状測定により測定される凹部６０の深さの上限は、例えば、５０μｍ以下、好ましくは３５μｍ以下、より好ましくは２５μｍ以下である。これにより、半田接続時における接続安定性を高められる。凹部６０の深さの下限は、例えば、１μｍ以上、好ましくは２μｍ以上、より好ましくは３μｍ以上である。これにより、銀メッキ層５０と銅回路板３０との密着性を高められる。
銅回路板３０の他面３４を垂線方向から見たとき、凹部６０内の表面全体に対する銀メッキ層５０の被覆面積の下限は、例えば、８０％以上、好ましくは８５％以上、より好ましくは９０％以上である。これにより、シルバーシンタリング接合による半導体素子の接合性を高められる。凹部６０内の表面に対する銀メッキ層５０の被覆面積の上限は、特に限定されないが、１００％以下でもよく、９９％以下でもよい。
銅回路板３０の他面３４を垂線方向から見たとき、銅回路板３０の他面３４側の表面全体に対する銀メッキ層５０の被覆面積の下限は、例えば、１０％以上、好ましくは３０％以上、より好ましくは４５％以上である。これにより、半田接合性を高められる。他面３４に対する銀メッキ層５０の被覆面積の上限は、特に限定されないが、９０％以下でもよく、８０％以下でもよい。これにより、面内方向において凹部６０の外側に位置する銅回路板３０の他面３４について、機械的強度を高めることができる。
また、銅回路板３０の側面には銀メッキ層５０が形成されていなくともよい。これによって、銅回路板３０の他面３４側と側面側と間に生じる線膨張係数の違いや変形度合いの違いによって、銀メッキ層５０にかかる応力を抑制できる。これによって、銅回路板３０と銀メッキ層５０との剥離を抑制できる。
銀メッキ層５０の厚みは、例えば、０．１μｍ以上３．０μｍ以下、好ましくは０．２μｍ以上２．０μｍ以下、より好ましくは０．３μｍ以上１．０μｍ以下である。
凹部６０の深さは、銀メッキ層５０の厚みよりも大きいことが好ましく、より好ましくは凹部６０の深さは、銀メッキ層５０の厚みの２倍以上であることが好ましい。
ＪＩＳ Ｂ ０６０１－１９９４に準拠して測定される、銀メッキ層５０の表面粗さＲａは、例えば、０．０１μｍ以上０．９μｍ以下、好ましくは０．１μｍ以上０．６μｍ以下である。銀メッキ層５０の表面粗さを上記範囲内とすることで、銀メッキ層５０と半田との密着性を向上できる。
図３は、本実施形態の電子部品モジュール２００の一例を模式的に示す断面図である。
電子部品モジュール２００は、セラミックス回路基板１００に搭載した、半導体素子などの電子部品１２０を備える。電子部品１２０は、銅回路板３０や外部接続様のリードフレーム等に、ワイヤーボンディングによって電気的に接続されてもよい。
電子部品１２０は、所望する機能に応じて、例えば、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、ＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ）等の種々の半導体素子を選択することができる。
電子部品モジュール２００は、銅放熱板２０に設けられたヒートシンク１１０を備える。これにより、セラミックス回路基板１００からヒートシンク１１０への熱伝導を高められる。
ヒートシンク１１０は、例えば、アルミニウムや銅、これらの合金等の高熱伝導率を有する材料によって形成され、アルミニウム、又は、アルミニウム合金で形成されてもよい。
電子部品１２０は、半田層１３２を介して銅回路板３０と半田接合してもよい。また、ヒートシンク１１０は、半田層１３０を介して銅放熱板２０と半田接合してもよい。
半田層１３０および半田層１３２に用いられる半田材料として、公知のものを使用してもよいが、例えばＳｎ－Ｓｂ系、Ｓｎ－Ａｇ系、Ｓｎ－Ｃｕ系、Ｓｎ－Ｉｎ系、もしくはＳｎ－Ａｇ－Ｃｕ系のはんだ材（いわゆる鉛フリーはんだ材）を用いてもよい。
電子部品モジュール２００は、電子部品１２０を封止する封止樹脂層（不図示）を備えてもよい。封止樹脂層は、セラミックス回路基板１００の一部または全体を封止してもよい。
封止樹脂部は、封止樹脂部形成用樹脂組成物を硬化させることによって形成することができる。
封止樹脂部形成用樹脂組成物の種類は特に限定されず、トランスファーモールド用樹脂組成物、コンプレッション成形用樹脂組成物、液状封止材等、当該技術分野で通常使用される樹脂組成物を使用することができる。
封止樹脂部形成用樹脂組成物は、熱硬化性樹脂を含むことが好ましく、エポキシ樹脂、フェノール樹脂、シアネート樹脂、ビスマレイミドトリアジン樹脂、アクリル樹脂、シリコーン樹脂から選ばれる１種又は２種以上を含むことが好ましく、少なくともエポキシ樹脂を含むことがより好ましい。
封止樹脂部形成用樹脂組成物は、硬化剤、充填材等を更に含んでいてよい。
充填材としては、溶融シリカ（球状シリカ）、結晶シリカ、アルミナ、炭化珪素、窒化珪素、窒化アルミニウム、窒化ホウ素、ベリリア、ジルコニア等の粉体又はこれらを球形化したビーズ、ガラス繊維、アラミド繊維、炭素繊維などが挙げられる。充填材は１種を単独で用いても２種以上を組み合わせて用いてもよい。
以上、本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することができる。また、本発明は上述の実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれる。
以下、参考形態の例を付記する。
１． 窒化珪素基板と、
前記窒化珪素基板の一面に設けられた銅放熱板と、
前記窒化珪素基板の他面に設けられた銅回路板と、
を備えるセラミックス回路基板であって、
前記窒化珪素基板の他面に対向する主面と反対側に位置する、前記銅回路板の他面の少なくとも一部に設けられた銀メッキ層を備え、
前記銀メッキ層が、前記銅回路板の他面に設けられた凹部内に形成されている、
セラミックス回路基板。
２． １．に記載のセラミックス回路基板であって、
前記銅回路板の板厚方向に見たときの断面視の一つにおいて、
前記銀メッキ層が、前記銅回路板の主面側から他面側の方向に開口した略コの字状を有する、
セラミックス回路基板。
３． １．または２．に記載のセラミックス回路基板であって、
前記銅回路板の板厚方向に見たときの断面視の一つにおいて、
前記銅回路板は、前記銀メッキ層の形成領域の下方にサイドエッチング部を含まない、
セラミックス回路基板。
４． １．～３．のいずれか一つに記載のセラミックス回路基板であって、
前記銅回路板の他面を垂線方向から見たとき、前記凹部内の表面全体に対する前記銀メッキ層の被覆面積が、８０％以上１００％以下である、セラミックス回路基板。
５． １．～４．のいずれか一つに記載のセラミックス回路基板であって、
二次元輪郭形状測定により測定される前記凹部の深さが、１μｍ以上５０μｍ以下である、セラミックス回路基板。
６． １．～５．のいずれか一つに記載のセラミックス回路基板であって、
前記銀メッキ層の厚みが、０．１μｍ以上３．０μｍ以下である、セラミックス回路基板。
７． １．～６．のいずれか一つに記載のセラミックス回路基板であって、
前記銅回路板の他面を垂線方向から見たとき、前記銅回路板の他面側の表面全体に対する前記銀メッキ層の被覆面積が、１０％以上９０％以下である、セラミックス回路基板。
８． １．～７．のいずれか一つに記載のセラミックス回路基板であって、
ＪＩＳ Ｂ ０６０１－１９９４に準拠して測定される、前記銀メッキ層の表面粗さＲａが、０．０１μｍ以上０．９μｍ以下である、セラミックス回路基板。
９． １．～８．のいずれか一つに記載のセラミックス回路基板であって、
前記銅回路板の銅粒子のサイズが、３０μｍ以上６００μｍ以下である、セラミックス回路基板。
１０． １．～９．のいずれか一つに記載のセラミックス回路基板であって、
前記銅放熱板と前記窒化珪素基板との間および前記銅回路板と前記窒化珪素基板との間の少なくとも一方に、銀－銅系ろう材層が設けられている、セラミックス回路基板。
１１． １．～１０．のいずれか一つに記載のセラミックス回路基板であって、
前記窒化珪素基板の厚みをＴ１、
前記銅放熱板の厚みをＴ２、
前記銅回路板の厚みをＴ３としたとき、
Ｔ１、Ｔ２およびＴ３が、１≦（Ｔ２＋Ｔ３）／Ｔ１≦１５を満たす、
セラミックス回路基板。
１２． １．～１１．のいずれか一つに記載のセラミックス回路基板と、
前記セラミックス回路基板の銅回路板に設けられた電子部品と、
前記セラミックス回路基板の銅放熱板に設けられたヒートシンクと、
を備える、電子部品モジュール。
以下、本発明について実施例を参照して詳細に説明するが、本発明は、これらの実施例の記載に何ら限定されるものではない。
＜セラミックス回路基板の作製＞
平均粒径０．７μｍの窒化珪素原料粉末９１．４質量部に、焼結助剤として、Ｙ２Ｏ３６．０質量部とＭｇＯ１．５質量部添加し、有機溶剤、有機バインダー、可塑剤等を混入しボールミルで均一に混合して原料スラリーとした。原料スラリーを脱泡・増粘した後、ドクターブレード法でシート成形して成形体を得た。得られたシート成形体を切断後、５００℃で脱脂し、更に、焼成炉内で、１８５０℃、５時間の窒素雰囲気中で焼成し、窒化珪素基板を作製した。
ろう材（活性金属を含む）として、Ａｇ粉末（福田金属箔粉工業株式会社製：Ａｇ－ＨＷＱ ２．５μｍ）８９．５質量部、Ｃｕ粉末（福田金属箔粉工業株式会社製：Ｃｕ－ＨＷＱ ３μｍ）９．５質量部、Ｓｎ粉末（福田金属箔粉工業株式会社製：Ｓｎ－ＨＰＮ ３μｍ）１．０質量部の合計１００質量部に対して、水素化チタン粉末（トーホーテック株式会社製：ＴＣＨ－１００）を３．５質量部含むろう材を準備した。
上記ろう材と、バインダー樹脂と、溶剤とを混合し、ろう材ペーストを得た。このろう材ペーストを、窒化珪素基板の両面に、各面での乾燥厚みが約１０μｍとなるように、スクリーン印刷法で塗布した。
その後、窒化珪素基板の両面に銅板を重ね、１．０×１０－３Ｐａ以下の真空中にて７８０℃、３０分の条件で加熱し、窒化珪素基板と銅板をろう材で接合した。これにより、窒化珪素基板と銅板とがろう材で接合された窒化珪素－銅複合体を得た。
得られた窒化珪素－銅複合体銅層にエッチングレジストを印刷し、塩化第二鉄溶液でエッチングして回路パターンを形成した。
（実施例１）
回路パターンが形成された銅板（銅回路板）の表面に、開口パターンを有するレジストをスクリーン印刷した。
レジスト開口部内の銅回路板の表面について、脱脂処理を施し、水で洗浄した。
硫酸および過酸化水素を含む硫酸過水を用いて、レジスト開口内の表面をエッチングして、凹部を形成した。
エッチング後、無電解メッキによって、凹部内に銀メッキ層を形成した。なお、上記のエッチング処理条件、無電解メッキ条件は、凹部の深さが銀メッキ層の厚みの２．５倍以上になるように調整した。
その後、水酸化ナトリウム水溶液を用いてレジストを除去して、セラミックス回路基板（窒化珪素回路基板）を製造した。
（比較例１）
硫酸過水に代えて約１０％の硫酸水溶液を使用し、水酸化ナトリウム水溶液に変えて水酸化カリウム水溶液を使用した以外は、実施例１と同様にしてセラミックス回路基板を製造した。
図４（ａ）、（ｂ）は、実施例１のセラミックス回路基板の板厚方向の断面についてのＳＥＭ画像を示す。図４（ｂ）は、図４（ａ）の拡大図である。
また、図５（ａ）、（ｂ）は、比較例１のセラミックス回路基板の板厚方向の断面についてのＳＥＭ画像を示す。図５（ｂ）は、図５（ａ）の拡大図である。
図４には、銀メッキ層が凹部内に形成された構造が観察された。一方、図５には、銅回路板の表面に銀メッキ層が形成されていて、銀メッキ層５０が設けられた凹部が形成されていないことが観察された。また、図５には、銀メッキ層の下方にサイドエッチング部が形成されることが観察された。
実施例１のセラミックス回路基板は、比較例１と比べて、半田接続時や繰り返しの使用環境下において、銀メッキ層の剥離が抑制される傾向にある。そのため、半導体素子が搭載された電子部品モジュールに用いることで、シルバーシンタリング接合による半導体素子の接合性を高められ、半導体素子の接続信頼性を向上できる。
（実施例２）
実施例２では、エッチング処理条件、無電解メッキ条件を調整して、凹部の深さが銀メッキ層の厚みと同等になるように調整した。実施例１と比較するとやや剥離が生じやすい傾向にあったが、比較例１よりは剥離し難かった。
この出願は、２０１９年４月２６日に出願された日本出願特願２０１９－０８６１２４号を基礎とする優先権を主張し、その開示の全てをここに取り込む。
１０ 窒化珪素基板
１２ 一面
１４ 他面
２０ 銅放熱板
３０ 銅回路板
３２ 一面
３４ 他面
５０ 銀メッキ層
６０ 凹部
７０ レジスト
１００ セラミックス回路基板
１１０ ヒートシンク
１２０ 電子部品
１３０ 半田層
１３２ 半田層
２００ 電子部品モジュール

Claims (12)

  1. 窒化珪素基板と、
    前記窒化珪素基板の一面に設けられた銅放熱板と、
    前記窒化珪素基板の他面に設けられた銅回路板と、
    を備えるセラミックス回路基板であって、
    前記窒化珪素基板の他面に対向する主面と反対側に位置する、前記銅回路板の他面の少なくとも一部に設けられた銀メッキ層を備え、
    前記銀メッキ層が、前記銅回路板の他面に設けられた凹部内に形成されており、
    前記銀メッキ層の下面の一部が、前記凹部から外側の領域に形成されており、かつ、
    前記銀メッキ層が、前記銅回路板側面には形成されていない、
    セラミックス回路基板。
  2. 請求項１に記載のセラミックス回路基板であって、
    前記銅回路板の板厚方向に見たときの断面視の一つにおいて、
    前記銀メッキ層が前記銅回路板の主面側から他面側の方向に開口した略コの字状を有する、または、前記銀メッキ層が前記凹部の全体を充填するように構成される、
    セラミックス回路基板。
  3. 請求項１または２に記載のセラミックス回路基板であって、
    前記銅回路板の板厚方向に見たときの断面視の一つにおいて、
    前記銅回路板は、前記銀メッキ層の形成領域の下方にサイドエッチング部を含まない、
    セラミックス回路基板。
  4. 請求項１～３のいずれか一項に記載のセラミックス回路基板であって、
    前記銅回路板の他面を垂線方向から見たとき、前記凹部内の表面全体に対する前記銀メッキ層の被覆面積が、８０％以上１００％以下である、セラミックス回路基板。
  5. 請求項１～４のいずれか一項に記載のセラミックス回路基板であって、
    二次元輪郭形状測定により測定される前記凹部の深さが、１μｍ以上５０μｍ以下である、セラミックス回路基板。
  6. 請求項１～５のいずれか一項に記載のセラミックス回路基板であって、
    前記銀メッキ層の厚みが、０．１μｍ以上３．０μｍ以下である、セラミックス回路基板。
  7. 請求項１～６のいずれか一項に記載のセラミックス回路基板であって、
    前記銅回路板の他面を垂線方向から見たとき、前記銅回路板の他面側の表面全体に対する前記銀メッキ層の被覆面積が、１０％以上９０％以下である、セラミックス回路基板。
  8. 請求項１～７のいずれか一項に記載のセラミックス回路基板であって、
    ＪＩＳ Ｂ ０６０１－１９９４に準拠して測定される、前記銀メッキ層の表面粗さＲａが、０．０１μｍ以上０．９μｍ以下である、セラミックス回路基板。
  9. 請求項１～８のいずれか一項に記載のセラミックス回路基板であって、
    前記銅回路板の銅粒子のサイズが、３０μｍ以上６００μｍ以下である、セラミックス回路基板。
  10. 請求項１～９のいずれか一項に記載のセラミックス回路基板であって、
    前記銅放熱板と前記窒化珪素基板との間および前記銅回路板と前記窒化珪素基板との間の少なくとも一方に、銀－銅系ろう材層が設けられている、セラミックス回路基板。
  11. 請求項１～１０のいずれか一項に記載のセラミックス回路基板であって、
    前記窒化珪素基板の厚みをＴ１、
    前記銅放熱板の厚みをＴ２、
    前記銅回路板の厚みをＴ３としたとき、
    Ｔ１、Ｔ２およびＴ３が、１≦（Ｔ２＋Ｔ３）／Ｔ１≦１５を満たす、
    セラミックス回路基板。
  12. 請求項１～１１のいずれか一項に記載のセラミックス回路基板と、
    前記セラミックス回路基板の銅回路板に設けられた電子部品と、
    前記セラミックス回路基板の銅放熱板に設けられたヒートシンクと、
    を備える、電子部品モジュール。
JP2021516075A 2019-04-26 2020-04-17 セラミックス回路基板および電子部品モジュール Active JP7212768B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019086124 2019-04-26
JP2019086124 2019-04-26
PCT/JP2020/016884 WO2020218193A1 (ja) 2019-04-26 2020-04-17 セラミックス回路基板および電子部品モジュール

Publications (2)

Publication Number Publication Date
JPWO2020218193A1 JPWO2020218193A1 (ja) 2020-10-29
JP7212768B2 true JP7212768B2 (ja) 2023-01-25

Family

ID=72942075

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021516075A Active JP7212768B2 (ja) 2019-04-26 2020-04-17 セラミックス回路基板および電子部品モジュール

Country Status (5)

Country Link
EP (1) EP3961695B1 (ja)
JP (1) JP7212768B2 (ja)
KR (1) KR20220002976A (ja)
CN (1) CN113748502A (ja)
WO (1) WO2020218193A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2022259708A1 (ja) 2021-06-11 2022-12-15

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101353A (ja) 2003-09-25 2005-04-14 Toshiba Corp セラミックス回路基板
JP2008124416A (ja) 2006-03-31 2008-05-29 Hitachi Metals Ltd セラミックス回路基板およびこれを用いた半導体モジュール
WO2018225809A1 (ja) 2017-06-09 2018-12-13 デンカ株式会社 セラミックス回路基板
JP2019041108A (ja) 2017-08-25 2019-03-14 京セラ株式会社 パワーモジュール用基板およびパワーモジュール
US20190084893A1 (en) 2016-02-26 2019-03-21 Heraeus Deutschland GmbH & Co. KG Copper-ceramic composite

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005072456A (ja) * 2003-08-27 2005-03-17 Kyocera Corp 電気素子モジュール
JP2005101415A (ja) 2003-09-26 2005-04-14 Toshiba Corp セラミックス回路基板およびその製造方法
JP4682889B2 (ja) * 2006-03-23 2011-05-11 三菱マテリアル株式会社 パワーモジュール用基板およびパワーモジュール並びにパワーモジュール用基板の製造方法
DE112014006293T5 (de) * 2014-01-29 2016-12-29 NGK Electronics Devices, Inc. Substrat für ein Leistungsmodul und Verfahren zu dessen Herstellung sowie das Substrat für ein Leistungsmodul verwendendes Leistungsmodul
JP2019086124A (ja) 2017-11-09 2019-06-06 キヤノン株式会社 エアダンパーおよびこれを用いた画像形成装置並びに給紙カセット

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101353A (ja) 2003-09-25 2005-04-14 Toshiba Corp セラミックス回路基板
JP2008124416A (ja) 2006-03-31 2008-05-29 Hitachi Metals Ltd セラミックス回路基板およびこれを用いた半導体モジュール
US20190084893A1 (en) 2016-02-26 2019-03-21 Heraeus Deutschland GmbH & Co. KG Copper-ceramic composite
WO2018225809A1 (ja) 2017-06-09 2018-12-13 デンカ株式会社 セラミックス回路基板
JP2019041108A (ja) 2017-08-25 2019-03-14 京セラ株式会社 パワーモジュール用基板およびパワーモジュール

Also Published As

Publication number Publication date
KR20220002976A (ko) 2022-01-07
EP3961695B1 (en) 2023-08-02
WO2020218193A1 (ja) 2020-10-29
EP3961695A4 (en) 2022-06-15
JPWO2020218193A1 (ja) 2020-10-29
CN113748502A (zh) 2021-12-03
EP3961695A1 (en) 2022-03-02

Similar Documents

Publication Publication Date Title
KR102504621B1 (ko) 세라믹스 회로 기판 및 그것을 사용한 모듈
JP4015023B2 (ja) 電子回路用部材及びその製造方法並びに電子部品
KR102521140B1 (ko) 세라믹스 회로 기판 및 그 제조 방법
EP1667508B1 (en) Ceramic circuit board, method for making the same, and power module
JP7000545B2 (ja) 半導体モジュールの製造方法
WO1998008256A1 (en) Silicon nitride circuit board and semiconductor module
JP6692299B2 (ja) 窒化珪素回路基板およびそれを用いた電子部品モジュール
EP2991105A1 (en) Composite laminate and electronic device
JP2000323618A (ja) 銅回路接合基板及びその製造方法
JP7212768B2 (ja) セラミックス回路基板および電子部品モジュール
JP3449458B2 (ja) 回路基板
JP2010238753A (ja) 放熱用部材およびこれを用いたモジュール
JP6031784B2 (ja) パワーモジュール用基板及びその製造方法
JP2004055576A (ja) 回路基板及びそれを用いたパワーモジュール
JP3793562B2 (ja) セラミック回路基板
JP2000277662A (ja) セラミックス回路基板
JP4468338B2 (ja) セラミックス回路基板の製造方法
JP7340009B2 (ja) 電子部品モジュール、及び、窒化珪素回路基板
JP2001144224A (ja) 金属−セラミックス複合基板
JP7208439B2 (ja) セラミックス回路基板、電子デバイス、金属部材、及びセラミックス回路基板の製造方法
WO2023047765A1 (ja) 金属－セラミックス接合基板およびその製造方法
JP2013012687A (ja) セラミック回路基板およびそれを用いた電子装置
JP2013229377A (ja) 回路基板およびそれを用いた電子装置
JP2000031609A (ja) 回路基板
JP2013021115A (ja) セラミック回路基板およびそれを用いた電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220201

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20220201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230113

R150 Certificate of patent or registration of utility model

Ref document number: 7212768

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150