JP7188356B2 - セラミック電子部品およびセラミック電子部品の製造方法 - Google Patents

セラミック電子部品およびセラミック電子部品の製造方法 Download PDF

Info

Publication number
JP7188356B2
JP7188356B2 JP2019194820A JP2019194820A JP7188356B2 JP 7188356 B2 JP7188356 B2 JP 7188356B2 JP 2019194820 A JP2019194820 A JP 2019194820A JP 2019194820 A JP2019194820 A JP 2019194820A JP 7188356 B2 JP7188356 B2 JP 7188356B2
Authority
JP
Japan
Prior art keywords
plating layer
layer
plating
electronic component
ceramic electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019194820A
Other languages
English (en)
Other versions
JP2021068851A (ja
Inventor
賢一 林
多喜次 北川
博晶 畑
祐治 村中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2019194820A priority Critical patent/JP7188356B2/ja
Priority to US17/068,872 priority patent/US11437191B2/en
Priority to KR1020200132357A priority patent/KR102519374B1/ko
Priority to CN202011152188.3A priority patent/CN112712998B/zh
Publication of JP2021068851A publication Critical patent/JP2021068851A/ja
Application granted granted Critical
Publication of JP7188356B2 publication Critical patent/JP7188356B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G13/00Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H01G13/006Apparatus or processes for applying terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/248Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor

Description

本発明は、セラミック電子部品、および、セラミック電子部品の製造方法に関する。
積層セラミックコンデンサなどのセラミック電子部品が、電子機器に広く使用されている。たとえば、特許文献1(特開2002-170733号公報)に、一般的な構造を備えた積層セラミックコンデンサが開示されている。
特許文献1に開示された積層セラミックコンデンサは、導電性ペーストを塗布し、焼付けて形成した下地電極層と、下地電極層の外側に形成されたNiめっき層と、Niめっき層の外側に形成されたSnめっき層を備えている。Niめっき層は、主に、はんだ耐熱性を向上させ、かつ、接合性を向上させるために設けられている。Snめっき層は、主に、はんだ濡れ性を向上させるために設けられている。
特開2002-170733号公報
セラミック電子部品において、外部電極のめっき層の応力に起因する、セラミック素体のクラックが問題になっている。
具体的には、外部電極のめっき層が大きな引張応力をもつと、完成したセラミック電子部品をリフローはんだによって基板に実装する際に、外部電極の縁部近傍を起点にして、セラミック素体にクラックが発生する場合がある。リフローはんだにおいては、熱によって基板が伸縮するが、外部電極のめっき層が大きな引張応力をもっていると、基板の伸縮を外部電極で十分に吸収することができず、セラミック素体にクラックが発生するものと考えられる。
また、外部電極のめっき層が大きな引張応力をもつと、完成したセラミック電子部品を基板に実装した後に、基板にたわみが発生すると、外部電極の縁部近傍を起点にして、セラミック素体にクラックが発生する場合がある。この場合も、外部電極のめっき層が大きな引張応力をもっていることにより、基板のたわみを外部電極で十分に吸収することができず、セラミック素体にクラックが発生するものと考えられる。
なお、外部電極が下地電極層とNiめっき層とSnめっき層とで構成される場合、めっき層の応力に起因するセラミック素体のクラックの問題においては、特に、Niめっき層の応力が問題となる。Snめっき層は、もともと軟らかく、また、はんだ実装においては溶融するため、セラミック素体にクラックを発生させる要因になりにくいからである。
そこで、特許文献1の積層セラミックコンデンサでは、Niめっき層を形成するNiめっき浴に応力緩和剤を添加し、Niめっき層に応力緩和剤を添加している。この結果、特許文献1の積層セラミックコンデンサは、Niめっき層の引張応力が緩和され、リフローはんだの際や、実装した基板がたわんだ際に、セラミック素体にクラックが発生することが抑制されている。
しかしながら、特許文献1の積層セラミックコンデンサには、Niめっき浴に応力緩和剤を添加したことによって、外部電極のはんだ濡れ性が低下し、良好なはんだ実装が妨げられるという新たな課題が発生している。以下に、簡単に説明する。
特許文献1の積層セラミックコンデンサの外部電極のように、めっき層として、Niめっき層と、その外側のSnめっき層とを備えている場合、通常、Niめっき層とSnめっき層との間に、Ni-Sn合金層が形成される。Ni-Sn合金層は、Niめっき層とSnめっき層との間において、熱と時間の経過とによって、NiとSnとが相互拡散して合金化したものであり、Snめっき層を形成した後の熱処理の際の熱によって成長し形成される。
Niめっき層とSnめっき層との間に形成される、均一な厚みを備えたNi-Sn合金層は、外部電極が良好なはんだ濡れ性を発現するためには、必須のものである。すなわち、セラミック電子部品を基板にはんだ実装(リフローはんだによるはんだ実装)をする際に、はんだや、はんだとSnめっき層のSnとで形成された、はんだ-Sn合金は、Ni-Sn合金層が形成された部分に対しては優れた濡れ性を示すが、Ni-Sn合金層が形成されなかった部分(Niめっき層の外表面に形成された後述するNi酸化物の影響などによってNi-Sn合金層が形成されなかった部分)に対しては良好な濡れ性を示さない。したがって、Niめっき層とSnめっき層との間に、均一な厚みを備えたNi-Sn合金層が形成されないと、その部分において、はんだや、はんだ-Sn合金が、良好に濡れ広がらない。そして、良好なはんだフィレットが形成されず、セラミック電子部品の基板へのはんだによる接合が不良となる虞がある。
特許文献1の積層セラミックコンデンサは、Niめっき層を形成するNiめっき浴に応力緩和剤を添加したことによって、Niめっき層とSnめっき層との間に、均一の厚みを備えたNi-Sn合金層が形成されない場合があった。すなわち、Niめっき浴に応力緩和剤を添加すると、Niめっき浴から引き上げたNiめっき層の外表面に、Ni酸化物(通常、水酸化Niである)が形成される。Ni酸化物は、次の(a)~(d)の要因が重なることによって形成されると考えられる。(a)応力緩和剤を添加したNiめっき被膜は、結晶粒が小さく、結晶粒界の存在が多い、(b)Niめっき浴から引き上げたNiめっき層の外表面に、Niめっき液が付着している、(c)Niめっき浴が高温であることによって、Niめっき層、および、Niめっき層に付着したNiめっき液が、高温になっている、(d)Niめっき浴から引き上げたNiめっき層が、空気中の酸素に曝される。
従来のように、Niめっき浴に応力緩和剤を添加しない場合、(a)の要因を欠くため、Niめっき層の外表面に、若干のNi酸化物が形成されることはあっても、問題となるような量のNi酸化物が形成されることはなかった。これに対し、特許文献1の積層セラミックコンデンサは、Niめっき層を形成するNiめっき浴に応力緩和剤を添加したことによって、(a)~(d)の4つの要因が重なり、Niめっき層の外表面に、Ni酸化物が短時間で形成されるものと考えられる。
そして、特許文献1の積層セラミックコンデンサは、Niめっき層の外表面にNi酸化物が形成されるため、Niめっき層の外側にSnめっき層を形成しても、Ni酸化物が障害となって、Niめっき層とSnめっき層との間に均一な厚みを備えたNi-Sn合金層が形成されないという問題があった。すなわち、Niめっき層を形成するNiめっき浴に応力緩和剤を添加したことによって、Niめっき層の外表面にNi酸化物が形成され、Niめっき層とSnめっき層との間に均一な厚みを備えたNi-Sn合金層が形成されず、はんだ実装の際に、はんだ(はんだ-Sn合金)が良好に濡れ広がらず、セラミック電子部品の基板へのはんだによる接合が不良になる虞があった。
そこで本発明は、Niめっき浴に応力緩和剤を添加し、Niめっき層に応力緩和剤を添加しても、外部電極が良好なはんだ濡れ性を備え、基板に良好にはんだ実装しうるセラミック電子部品を提供することを目的とする。また、本発明は、本発明のセラミック電子部品を容易に製造しうる、セラミック電子部品の製造方法を提供することを目的とする。
本発明の一実施態様にかかるセラミック電子部品は、上述した従来の課題を解決するために、内部に内部電極を備えたセラミック素体と、セラミック素体の外表面に形成された少なくとも2つの外部電極と、を備え、外部電極が、セラミック素体の外表面に形成された下地電極層と、下地電極層の外側に形成された第1Niめっき層と、第1Niめっき層の外側に形成された第2Niめっき層と、を備え、第1Niめっき層および第2Niめっき層には、それぞれ、応力緩和剤が添加され、第1Niめっき層と第2Niめっき層との間に、Ni酸化物が存在し、第2Niめっき層の外側に、Ni酸化物が存在しないか、または、第1Niめっき層と第2Niめっき層との間に存在するNi酸化物よりも、少ない量のNi酸化物が存在するものとする。
本発明の一実施態様にかかるセラミック電子部品の製造方法は、内部に内部電極を備えたセラミック素体を作製する工程と、セラミック素体の外表面に外部電極を形成する工程と、を備え、外部電極を形成する工程が、セラミック素体の外表面に、下地電極層を形成する工程と、下地電極層の外側に、電解めっきによって、第1Niめっき層を形成する工程と、第1Niめっき層の外側に、電解めっきによって、第2Niめっき層を形成する工程と、第2Niめっき層の外側に、電解めっきによって、Snめっき層を形成する工程と、を備え、第1Niめっき層を形成するNiめっき浴、および、第2Niめっき層を形成するNiめっき浴には、それぞれ、応力緩和剤が添加され、第2Niめっき層を形成するNiめっき浴の温度が、第1Niめっき層を形成するNiめっき浴の温度よりも低く、第1Niめっき層を形成する工程の後に、第1Niめっき層の外表面に、Ni酸化物が形成され、第2Niめっき層を形成する工程の後に、第2Niめっき層の外表面に、Ni酸化物が形成されないか、または、第1Niめっき層の外表面に形成されたNi酸化物よりも、少ない量のNi酸化物が形成されるものとする。
本発明の一実施態様にかかるセラミック電子部品は、第1Niめっき層の外表面に形成されたNi酸化物を、第2Niめっき層で覆っているため、第2Niめっき層の外側に、均一な厚みを備えたNi-Sn合金層を形成することができる。
また、本発明の一実施態様にかかるセラミック電子部品の製造方法によれば、本発明のセラミック電子部品を容易に製造することができる。
実施形態にかかるセラミック電子部品である積層セラミックコンデンサ100を示す断面図である。 積層セラミックコンデンサ100の要部断面図である。 図3(A)~(C)は、それぞれ、積層セラミックコンデンサ100の製造方法の一例において実施する工程を示す説明図である。 図4(D)~(F)は、図3(C)の続きであり、それぞれ、積層セラミックコンデンサ100の製造方法の一例において実施する工程を示す説明図である。
以下、図面とともに、本発明を実施するための形態について説明する。
なお、各実施形態は、本発明の実施の形態を例示的に示したものであり、本発明が実施形態の内容に限定されることはない。また、異なる実施形態に記載された内容を組合せて実施することも可能であり、その場合の実施内容も本発明に含まれる。また、図面は、明細書の理解を助けるためのものであって、模式的に描画されている場合があり、描画された構成要素または構成要素間の寸法の比率が、明細書に記載されたそれらの寸法の比率と一致していない場合がある。また、明細書に記載されている構成要素が、図面において省略されている場合や、個数を省略して描画されている場合などがある。
実施形態においては、セラミック電子部品として積層セラミックコンデンサを例に挙げて説明する。ただし、本願発明のセラミック電子部品の種類は任意であり、積層セラミックコンデンサには限られない。
図1、図2に、実施形態にかかる積層セラミックコンデンサ100を示す。ただし、図1は、積層セラミックコンデンサ100の断面図である。図2は、積層セラミックコンデンサ100の要部断面図であり、積層セラミックコンデンサ100の外部電極4、5を拡大して示している。
積層セラミックコンデンサ100は、複数のセラミック層1aと複数の内部電極2、3が積層された、セラミック素体1を備えている。セラミック素体1は、直方体形状からなる。
セラミック素体1(セラミック層1a)の材質は任意であり、たとえば、BaTiOを主成分とする誘電体セラミックスを使用することができる。ただし、BaTiOに代えて、CaTiO、SrTiO、CaZrOなど、他の材質を主成分とする誘電体セラミックスを使用してもよい。セラミック層1aの厚みは任意であるが、たとえば、0.3μm~3.0μm程度であることが好ましい。
内部電極2、3の主成分である金属の種類は任意であり、たとえば、Niを使用することができる。ただし、Niに代えて、Cu、Ag、Pd、Auなど、他の金属を使用してもよい。また、NiやCu、Ag、Pd、Auなどは、他の金属との合金であってもよい。内部電極2、3の厚みは任意であるが、たとえば、0.1μm~2.0μm程度であることが好ましい。内部電極2、3に、セラミック素体1(セラミック層1a)と同一組成のセラミックスが添加されることも好ましい。
複数の内部電極2が、セラミック素体1の一方の端面に引出されている。複数の内部電極3が、セラミック素体1の他方の端面に引出されている。
セラミック素体1の一方の端面に、外部電極4が形成されている。セラミック素体1の他方の端面に、外部電極5が形成されている。外部電極4、5は、端面から、1対の主面および1対の側面に延出して形成されていてもよい。
複数の内部電極2が、外部電極4に接続されている。複数の内部電極3が、外部電極5に接続されている。
外部電極4、5は、それぞれ、セラミック素体1の外表面に形成された下地電極層6と、下地電極層6の外側に形成された第1Niめっき層7と、第1Niめっき層7の外側に形成された第2Niめっき層9と、第2Niめっき層9の外側に形成されたNi-Sn合金層10と、Ni-Sn合金層10の外側に形成されたSnめっき層11とを備えている。
下地電極層6は、外部電極4、5の基礎となる電極層である。
下地電極層6の主成分である金属の種類は任意であるが、たとえば、Cuを使用することができる。ただし、Cuに代えて、Ni、Ag、Pd、Auなど、他の金属を使用してもよい。また、CuやNi、Ag、Pd、Auなどは、他の金属との合金であってもよい。
下地電極層6の厚みは任意であるが、厚みの小さな部分において、たとえば、5μm~30μm程度であることが好ましい。
下地電極層6は、ガラスを含んでいることが好ましい。ガラスを含んでいると、セラミック素体1と外部電極4、5との接合強度を向上させることができるからである。
本実施形態においては、下地電極層6を、後述するように、導電性ペーストを塗布し、焼付けて形成している。ただし、下地電極層6の形成方法、材質、構造などは任意であり、セラミック素体1の焼成の際に同時に形成されたものでもよく、無電解めっき、電解めっき、スパッタリングなど、他の方法によって形成されたものであってもよい。また、複数の形成方法を組み合わせてもよく、たとえば、1層目を、導電性ペーストを塗布し、焼付けて形成し、2層目を、電解めっきによって形成してもよい。
下地電極層6の外表面に、第1Niめっき層7が形成されている。第1Niめっき層7は、主に、はんだ耐熱性を向上させ、かつ、接合性を向上させるために設けられている。第1Niめっき層7には、応力緩和剤が添加されている。
第1Niめっき層7の厚みは任意であるが、たとえば、1.0μm~5.0μm程度とすることが好ましい。1.0μmよりも小さいと、十分に、はんだ耐熱性を向上させ、かつ、接合性を向上させることができないからである。また、5.0μmよりも大きいと、必要以上に第1Niめっき層7の厚みが大きくなってしまうからである。
第1Niめっき層7の外表面に、Ni酸化物8が形成されている。Ni酸化物8は、通常、水酸化Niである。
本実施形態においては、Ni酸化物8は、第1Niめっき層7の外表面の全面に膜状に形成されている。ただし、Ni酸化物8の形成態様は種々であり、第1Niめっき層7の外表面の全面に膜状に形成されたものには限られず、第1Niめっき層7の外表面に部分的に膜状に形成されたものや、第1Niめっき層7の外表面に点状に分散して形成されたものである場合もある。Ni酸化物8の厚みは任意であるが、第1Niめっき層7の外表面の全面に膜状に形成された場合、たとえば、2nm~10nm程度である。
第1Niめっき層7の外側に、Ni酸化物8を間に挟んで、第2Niめっき層9が形成されている。第2Niめっき層9は、Ni酸化物8を覆う。また、第2Niめっき層9は、外表面に生成される酸化物の量が少ないため(酸化被膜が形成されにくいため)、第2Niめっき層9を形成したことによって、Ni-Sn合金層10が形成されやすくなる。なお、第2Niめっき層9は、Ni酸化物8を覆うだけではなく、第2Niめっき層9を形成したことによって、電解還元によって、Ni酸化物8が減少したり、消滅したりする場合がある。第2Niめっき層9にも、応力緩和剤が添加されている。
第2Niめっき層9の厚みは任意であるが、たとえば、0.2μm~1.0μm程度とすることが好ましい。0.2μmよりも小さいと、十分にNi酸化物8を覆い、かつ、Snめっき層11と合金化してNi-Sn合金層10を形成することができないからである。また、1.0μmよりも大きいと、第2Niめっき層9を形成するのに長い時間を要してしまうからである。ただし、第2Niめっき層9は、Snめっき層11と合金化してNi-Sn合金層10を形成するが、上記の第2Niめっき層9の厚みは、Ni-Sn合金層10が形成された後の寸法である。
第2Niめっき層9の外側に、Ni-Sn合金層10が形成されている。Ni-Sn合金層10は、Snめっき層11を形成した後の熱処理の際の熱によって、合金化して形成されたものである。Ni-Sn合金層10を形成したことによって、はんだ実装の際に、はんだ濡れ性が向上する。すなわち、均一な厚みを備えたNi-Sn合金層10が形成されていないということは、めっき層の外表面に多くの酸化物が生成されている(酸化被膜が厚い)ということであり、はんだ実装の際に、十分に、はんだや、はんだ-Sn合金が濡れ広がらず、良好なはんだフィレットが形成されないため、はんだ接合が不良になる虞がある。
Ni-Sn合金層10の厚みは任意であるが、たとえば、0.1μm~0.3μm程度とすることが好ましい。0.1μmよりも小さいと、十分にはんだ濡れ性を向上させることができないからである。また、0.3μmよりも大きいと、必要以上にNi-Sn合金層10の厚みが大きくなってしまうからである。
Ni-Sn合金層10の外側に、Snめっき層11が形成されている。Snめっき層11は、主に、第2Niめっき層9と合金化してNi-Sn合金層10を形成し、かつ、はんだ実装の際に、Snを供給するために設けられている。はんだ実装の際には、Snめっき層11から供給されたSnが、はんだと混合して、あるいは、はんだと合金化することによって、はんだ-Sn合金を形成して、外部電極4、5を基板などの電極に接合する。
Snめっき層11の厚みは任意であるが、たとえば、1.0μm~5.0μm程度とすることが好ましい。1.0μmよりも小さいと、Ni-Sn合金層10の形成の際や、はんだ接合の際に、十分な量のSnを供給することができないからである。また、5.0μmよりも大きいと、必要以上にSnめっき層11の厚みが大きくなってしまうからである。
以上の構造からなる、実施形態にかかる積層セラミックコンデンサ100(セラミック電子部品)は、たとえば、図3(A)~図4(F)に示す製造方法で製造することができる。
まず、図3(A)に示す、セラミック素体1を作製する。セラミック素体1は、図1、図2に示すように、内部に内部電極2、3を備えている。
図示は省略するが、まず、誘電体セラミックスの粉末、バインダー樹脂、溶剤などを用意し、これらを湿式混合してセラミックスラリーを作製する。
次に、キャリアフィルム上に、セラミックスラリーをダイコータ、グラビアコーター、マイクログラビアコーターなどを用いてシート状に塗布し、乾燥させて、セラミックグリーンシートを作製する。なお、セラミックグリーンシートの作製には、コーターに代えて、ドクターブレードなどを使用してもよい。
次に、所定のセラミックグリーンシートの主面に、内部電極2、3を形成するために、予め用意した導電性ペーストを所望のパターン形状に塗布(たとえば印刷)する。なお、外層となるセラミックグリーンシートには、導電性ペーストは塗布しない。なお、導電性ペーストには、たとえば、溶剤、バインダー樹脂、金属粉末(たとえばNi粉末)などを混合したものを使用することができる。
次に、セラミックグリーンシートを所定の順番に積層し、加熱圧着して一体化させ、未焼成セラミック素体を作製する。なお、作製された未焼成セラミック素体が、複数の未焼成セラミック素体を含んだマザー未焼成セラミック素体である場合は、この段階で、マザー未焼成セラミック素体を個々の未焼成セラミック素体に分割することも好ましい。
次に、未焼成セラミック素体を、所定のプロファイルで焼成して、セラミック素体1を完成させる。焼成に先立ち、脱バインダー処理を施し、未焼成セラミック素体に含まれるバインダー樹脂を消失あるいは減少させることも好ましい。未焼成セラミック素体を焼成することにより、セラミックグリーンシートが焼成されてセラミック層1aになり、セラミックグリーンシートの主面に塗布された導電性ペーストが同時に焼成されて内部電極2、3になる。
次に、図3(B)に示すように、セラミック素体1の外表面に、下地電極層6を形成する。具体的には、まず、導電性ペーストを塗布する。塗布する導電性ペーストには、溶剤、バインダー樹脂、金属粉末(たとえばCu粉末)、ガラスフリットなどが混合されている。次に、導電性ペーストを、所定の温度まで加熱して、セラミック素体1の外表面に焼付けて、下地電極層6を形成する。
次に、図3(C)に示すように、下地電極層6の外表面に、電解めっきによって、第1Niめっき層7を形成する。第1Niめっき層7を形成するためのNiめっき浴には、応力緩和剤が添加されている。
本実施形態においては、第1Niめっき層7を形成するためのNiめっき浴の温度を、約60℃に設定する。Niめっき浴の温度を約60℃の高温にするのは、めっき形成効率を高め、短時間で第1Niめっき層7を形成するためである。一方、応力緩和剤の種類は任意であり、応力緩和剤として一般的に使用されている物質を使用することができる。
第1Niめっき層7が形成されたセラミック素体1をNiめっき浴から引き上げると、図4(D)に示すように、第1Niめっき層7の外表面に、極めて短時間に、Ni酸化物8(通常、水酸化Ni)が形成される。すなわち、(a)応力緩和剤を添加したNiめっき被膜は、結晶粒が小さく、結晶粒界の存在が多い、(b)Niめっき浴から引き上げた第1Niめっき層7の外表面に、Niめっき液が付着している、(c)Niめっき浴が高温(約60℃)であることによって、第1Niめっき層7、および、第1Niめっき層7に付着したNiめっき液が、高温になっている、(d)Niめっき浴から引き上げた第1Niめっき層7が、空気中の酸素に曝されるという、Ni酸化物の形成を加速させる4つの要因(a)~(d)が重なるため、第1Niめっき層7の外表面に極めて短時間にNi酸化物8が形成される。
次に、図4(E)に示すように、第1Niめっき層7の外側に、Ni酸化物8を間に挟んで、電解めっきによって、第2Niめっき層9を形成する。本実施形態においては、第2Niめっき層9を形成するためのNiめっき浴に、第1Niめっき層7を形成したNiめっき浴と同じ組成のものを使用する。ただし、異なる組成のものを使用してもよい。第2Niめっき層9を形成するためのNiめっき浴にも、応力緩和剤が添加されている。
本実施形態においては、第2Niめっき層9を形成するためのNiめっき浴の温度を、約30℃に設定する。Niめっき浴の温度を約30℃の低温にするのは、第2Niめっき層9が形成されたセラミック素体1をNiめっき浴から引き上げたときに、第2Niめっき層9の外表面にNi酸化物(通常、水酸化Ni)が形成されることを抑制するためである。すなわち、Ni酸化物の形成を加速させる4つの要因(a)~(d)のうち、(c)のNiめっき浴が高温であることによって、Niめっき層、および、Niめっき層に付着したNiめっき液が高温になっている、という要因を除外するためである。ただし、Niめっき浴の温度を約30℃の低温にすると、Niめっき浴の温度が約60℃の高温である場合よりも、高電流密度領域でのめっきができないため、同じ厚みのNiめっき層を形成するのに要する時間が長くなる。
本実施形態の製造方法によれば、Niめっき浴の温度を約30℃の低温に設定しているため、セラミック素体1をNiめっき浴から引き上げても、第2Niめっき層9の外表面に、短時間に、Ni-Sn合金層10の形成を妨げるほどの大量のNi酸化物が形成されることはない。ただし、時間の経過とともに、第2Niめっき層9の外表面にNi酸化物が形成されることがあるため、第2Niめっき層9が形成されたセラミック素体1をNiめっき浴から引き上げた後は、遅滞なく、次のSnめっき層11を形成する工程を開始することが望ましい。
第2Niめっき層9によって、第1Niめっき層7の外表面に形成されたNi酸化物8が覆われる。また、第2Niめっき層9を形成する際に、新たなNiによって電解還元で除去され、Ni酸化物8が減少する場合がある。また、第2Niめっき層9を形成する際に、新たなNiによって電解還元で除去され、Ni酸化物8が消滅する場合もある。
次に、図4(F)に示すように、第2Niめっき層9の外側に、電解めっきによって、Snめっき層11を形成する。本実施形態においては、Snめっき層11を形成するためのSnめっき浴の温度を、約60℃に設定する。この結果、第2Niめっき層9の外側にSnめっき層11が形成されるとともに、第2Niめっき層9とSnめっき層11との間に、Ni-Sn合金層10が形成される。
Ni-Sn合金層10は、Snめっき層11を形成した後の熱と時間の経過とによって、第2Niめっき層9とSnめっき層11との間において、NiとSnとが相互拡散して合金化して形成されたものである。本実施形態においては、第2Niめっき層9によって第1Niめっき層7の外側に形成されたNi酸化物8が覆われ、かつ、第2Niめっき層9の外表面におけるNi酸化物の形成が抑制されているため、第2Niめっき層9の外表面に、均一な厚みを備えた良好な品質のNi-Sn合金層10が形成される。また、Ni-Sn合金層10の外表面には、Ni-Sn合金層10の形成に使用されなかったSnが、Snめっき層11として残存する。
以上により、本実施形態にかかる積層セラミックコンデンサ100が完成する。なお、Snめっき層11を形成した後に、更に熱処理をおこなってもよい。この場合には、熱処理の熱によって、Ni-Sn合金層10が、更に成長する場合がある。
本実施形態にかかる積層セラミックコンデンサ100は、外部電極4、5の第2Niめっき層9の外表面に生成される酸化物の量が少なく(酸化被膜が薄く)、第2Niめっき層9とSnめっき層11との間に均一な厚みを備えた良好な品質のNi-Sn合金層が形成されているため、優れたはんだ濡れ性を備えている。したがって、積層セラミックコンデンサ100は、はんだ実装において、外部電極4、5に良好なはんだフィレットが形成され、外部電極4、5が基板などの電極に良好に接合される。
また、本実施形態にかかる積層セラミックコンデンサ100は、外部電極4、5の第1Niめっき層7および第2Niめっき層9に、それぞれ、応力緩和剤が添加されているため、はんだ実装(リフローはんだ実装)の際や、実装した基板がたわんだ際に、セラミック素体1にクラックが発生しにくい。
以上、実施形態にかかる積層セラミックコンデンサ100(セラミック電子部品)、および、積層セラミックコンデンサ100の製造方法の一例について説明した。しかしながら、本発明が上述した内容に限定されることはなく、発明の趣旨に沿って種々の変更をなすことができる。
たとえば、実施形態においては、セラミック電子部品として積層セラミックコンデンサ100を例に挙げて説明したが、本願発明のセラミック電子部品の種類は任意であり、積層セラミックコンデンサには限られない。本願発明のセラミック電子部品は、たとえば、セラミックインダクタ、セラミックLC複合部品、セラミックサーミスタなど、他の種類のセラミック電子部品であってもよい。また、本願発明のセラミック電子部品は、セラミック素体を備えていればよく、セラミック素体が積層構造である必要はない。また、セラミック電子部品がセラミックコンデンサである場合は、2つの外部電極を備えたセラミックコンデンサには限られず、3つ以上の外部電極を備えたセラミックコンデンサであってもよい。
また、実施形態において示した外部電極4、5の構造、材質などは一例であり、たとえば、更に電極層が追加されるなどしてもよい。また、実施形態においては、下地電極層6を、導電性ペーストを塗布し、焼付けて形成したが、下地電極層6は、他の方法によって形成されたものであってもよい。
また、実施形態においては、Ni酸化物8が、第1Niめっき層7の外表面の全面に膜状に形成されたが、これに代えて、第1Niめっき層7の外表面に部分的に膜状に形成されたり、第1Niめっき層7の外表面に点状に分散して形成されたりする場合がある。なお、Ni酸化物8は、第2Niめっき層9を形成する際に、減少したり、消滅したりする場合がある。
また、実施形態においては、第1Niめっき層7を形成するためのNiめっき浴の温度を約60℃に設定し、第2Niめっき層9を形成するためのNiめっき浴の温度を約30℃に設定したが、これらの温度は、第2Niめっき層9を形成するためのNiめっき浴の温度が、第1Niめっき層7を形成するためのNiめっき浴の温度よりも低いという条件を満たす範囲において、適宜、変更することができる。
本発明の一実施態様にかかるセラミック電子部品は、「課題を解決するための手段」の欄に記載したとおりである。
このセラミック電子部品において、第2Niめっき層の外側に形成されたNi-Sn合金層と、Ni-Sn合金層の外側に形成されたSnめっき層と、を更に備えることも好ましい。この場合には、Ni-Sn合金層によって、外部電極が優れたはんだ濡れ性を発現する。
また、Ni-Sn合金層のカバレッジ(カバー率)が100%であることも好ましい。この場合には、めっき層の外表面に生成される酸化物の量が少ないため(酸化被膜が薄いため)、外部電極が更に優れたはんだ濡れ性を発現する。
また、本発明の一実施態様にかかるセラミック電子部品の製造方法は、「課題を解決するための手段」の欄に記載したとおりである。
この、セラミック電子部品の製造方法において、第1Niめっき層を形成するNiめっき浴の温度が、40℃以上であることも好ましい。この場合には、高いめっき形成効率で、短時間に第1Niめっき層を形成することができる。
また、第2Niめっき層を形成するNiめっき浴の温度が、35℃以下であることが好ましく、30℃以下であることが更に好ましい。この場合には、第2Niめっき層の外表面にNi酸化物が形成されることを抑制することができる。
また、第1Niめっき層を形成するNiめっき浴の組成と、第2Niめっき層を形成するNiめっき浴の組成とが、同じであることも好ましい。この場合には、第1Niめっき層と第2Niめっき層を、均質に形成することができる。また、Niめっき浴の管理が容易になる。
また、第2Niめっき層を形成する工程において、第1Niめっき層の外表面に形成された、Ni酸化物が減少することも好ましい。
1・・・セラミック素体
1a・・・セラミック層
2、3・・・内部電極
4、5・・・外部電極
6・・・下地電極層
7・・・第1Niめっき層
8・・・Ni酸化物
9・・・第2Niめっき層
10・・・Ni-Sn合金層
11・・・Snめっき層

Claims (14)

  1. 内部に内部電極を備えたセラミック素体と、
    前記セラミック素体の外表面に形成された少なくとも2つの外部電極と、を備えたセラミック電子部品であって、
    前記外部電極が、
    前記セラミック素体の外表面に形成された下地電極層と、
    前記下地電極層の外側に形成された第1Niめっき層と、
    前記第1Niめっき層の外側に形成された第2Niめっき層と、を備え、
    前記第1Niめっき層および前記第2Niめっき層には、それぞれ、応力緩和剤が添加され、
    前記第1Niめっき層と前記第2Niめっき層との間に、Ni酸化物が存在し、
    前記第2Niめっき層の外側に、Ni酸化物が存在しないか、または、前記第1Niめっき層と前記第2Niめっき層との間に存在する前記Ni酸化物よりも、少ない量のNi酸化物が存在する、
    セラミック電子部品。
  2. 前記第2Niめっき層の外側に形成されたNi-Sn合金層と、
    前記Ni-Sn合金層の外側に形成されたSnめっき層と、を更に備えた、
    請求項1に記載されたセラミック電子部品。
  3. 前記Ni-Sn合金層のカバレッジが100%である、
    請求項2に記載されたセラミック電子部品。
  4. 前記Ni酸化物が、水酸化Niである、
    請求項1ないし3のいずれか1項に記載されたセラミック電子部品。
  5. 前記下地電極層が、Cuを主成分とする、
    請求項1ないし4のいずれか1項に記載されたセラミック電子部品。
  6. 前記セラミック素体が、複数のセラミック層と、複数の前記内部電極とが積層されたものからなり、
    積層セラミック電子部品である、
    請求項1ないし5のいずれか1項に記載されたセラミック電子部品。
  7. 前記積層セラミック電子部品が、積層セラミックコンデンサである、
    請求項6に記載されたセラミック電子部品。
  8. 内部に内部電極を備えたセラミック素体を作製する工程と、
    前記セラミック素体の外表面に外部電極を形成する工程と、を備えたセラミック電子部品の製造方法であって、
    外部電極を形成する工程が、
    前記セラミック素体の外表面に、下地電極層を形成する工程と、
    前記下地電極層の外側に、電解めっきによって、第1Niめっき層を形成する工程と、
    前記第1Niめっき層の外側に、電解めっきによって、第2Niめっき層を形成する工程と、
    前記第2Niめっき層の外側に、電解めっきによって、Snめっき層を形成する工程と、を備え、
    前記第1Niめっき層を形成するNiめっき浴、および、前記第2Niめっき層を形成するNiめっき浴には、それぞれ、応力緩和剤が添加され、
    前記第2Niめっき層を形成するNiめっき浴の温度が、前記第1Niめっき層を形成するNiめっき浴の温度よりも低く、
    前記第1Niめっき層を形成する工程の後に、
    前記第1Niめっき層の外表面に、Ni酸化物が形成され、
    前記第2Niめっき層を形成する工程の後に、
    前記第2Niめっき層の外表面に、Ni酸化物が形成されないか、または、前記第1Niめっき層の外表面に形成された前記Ni酸化物よりも、少ない量のNi酸化物が形成される、
    セラミック電子部品の製造方法。
  9. 前記第1Niめっき層を形成するNiめっき浴の温度が、40℃以上である、
    請求項8に記載されたセラミック電子部品の製造方法。
  10. 前記第2Niめっき層を形成するNiめっき浴の温度が、35℃以下である、
    請求項8または9に記載されたセラミック電子部品の製造方法。
  11. 前記第1Niめっき層を形成するNiめっき浴の組成と、前記第2Niめっき層を形成するNiめっき浴の組成とが、同じである、
    請求項8ないし10のいずれか1項に記載されたセラミック電子部品の製造方法。
  12. 第2Niめっき層を形成する工程において、
    前記第1Niめっき層の外表面に形成された、前記Ni酸化物が減少する、
    請求項8ないし11のいずれか1項に記載されたセラミック電子部品の製造方法。
  13. 前記Snめっき層を形成する工程において、
    前記第2Niめっき層と、前記Snめっき層との間に、Ni-Sn合金層が形成される、
    請求項8ないし12のいずれか1項に記載されたセラミック電子部品の製造方法。
  14. 前記Snめっき層を形成する工程の後に、熱処理工程を更に備え、
    前記熱処理工程において、前記Ni-Sn合金層が成長する、または、前記第2Niめっき層と前記Snめっき層との間にNi-Sn合金層が新たに形成される、
    請求項8ないし13のいずれか1項に記載されたセラミック電子部品の製造方法。
JP2019194820A 2019-10-25 2019-10-25 セラミック電子部品およびセラミック電子部品の製造方法 Active JP7188356B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019194820A JP7188356B2 (ja) 2019-10-25 2019-10-25 セラミック電子部品およびセラミック電子部品の製造方法
US17/068,872 US11437191B2 (en) 2019-10-25 2020-10-13 Ceramic electronic component and method of manufacturing ceramic electronic component
KR1020200132357A KR102519374B1 (ko) 2019-10-25 2020-10-14 세라믹 전자부품 및 세라믹 전자부품의 제조 방법
CN202011152188.3A CN112712998B (zh) 2019-10-25 2020-10-23 陶瓷电子部件以及陶瓷电子部件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019194820A JP7188356B2 (ja) 2019-10-25 2019-10-25 セラミック電子部品およびセラミック電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2021068851A JP2021068851A (ja) 2021-04-30
JP7188356B2 true JP7188356B2 (ja) 2022-12-13

Family

ID=75542893

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019194820A Active JP7188356B2 (ja) 2019-10-25 2019-10-25 セラミック電子部品およびセラミック電子部品の製造方法

Country Status (4)

Country Link
US (1) US11437191B2 (ja)
JP (1) JP7188356B2 (ja)
KR (1) KR102519374B1 (ja)
CN (1) CN112712998B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7188356B2 (ja) * 2019-10-25 2022-12-13 株式会社村田製作所 セラミック電子部品およびセラミック電子部品の製造方法
JP2022014532A (ja) * 2020-07-07 2022-01-20 株式会社村田製作所 電子部品及び電子部品の製造方法
KR20230086074A (ko) * 2021-12-08 2023-06-15 삼성전기주식회사 적층형 커패시터
JP2023155957A (ja) 2022-04-12 2023-10-24 太陽誘電株式会社 積層セラミック電子部品及びその製造方法、並びに回路基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000030971A (ja) 1998-07-16 2000-01-28 Mitsubishi Materials Corp チップ型電子部品及びその製造方法
JP2012043842A (ja) 2010-08-13 2012-03-01 Murata Mfg Co Ltd 積層型セラミック電子部品およびその製造方法
JP2012238784A (ja) 2011-05-13 2012-12-06 Murata Mfg Co Ltd 電子部品
JP2015046451A (ja) 2013-08-28 2015-03-12 株式会社村田製作所 電子部品

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62291952A (ja) * 1986-06-11 1987-12-18 Kobe Steel Ltd ニツケル−硼素合金めつき付きリ−ドフレ−ム
JPH0422115A (ja) * 1990-05-17 1992-01-27 Murata Mfg Co Ltd セラミック電子部品及びその製造方法
CN100380541C (zh) * 1997-10-06 2008-04-09 Tdk株式会社 电子器件的端电极及其制作方法
JPH11126731A (ja) * 1997-10-22 1999-05-11 Tdk Corp Cr複合電子部品とその製造方法
JP2002170733A (ja) 2000-11-30 2002-06-14 Murata Mfg Co Ltd セラミック電子部品及びセラミック電子部品の製造方法
JP3861927B1 (ja) * 2005-07-07 2006-12-27 株式会社村田製作所 電子部品、電子部品の実装構造および電子部品の製造方法
US7808770B2 (en) * 2007-06-27 2010-10-05 Murata Manufacturing Co., Ltd. Monolithic ceramic capacitor
WO2013111625A1 (ja) * 2012-01-23 2013-08-01 株式会社村田製作所 電子部品及びその製造方法
JP5991337B2 (ja) * 2013-08-20 2016-09-14 株式会社村田製作所 端子板付き電子部品の製造方法及び端子板付き電子部品
JP2015109410A (ja) * 2013-10-25 2015-06-11 株式会社村田製作所 セラミック電子部品及びセラミック電子部品の製造方法
JP7188356B2 (ja) * 2019-10-25 2022-12-13 株式会社村田製作所 セラミック電子部品およびセラミック電子部品の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000030971A (ja) 1998-07-16 2000-01-28 Mitsubishi Materials Corp チップ型電子部品及びその製造方法
JP2012043842A (ja) 2010-08-13 2012-03-01 Murata Mfg Co Ltd 積層型セラミック電子部品およびその製造方法
JP2012238784A (ja) 2011-05-13 2012-12-06 Murata Mfg Co Ltd 電子部品
JP2015046451A (ja) 2013-08-28 2015-03-12 株式会社村田製作所 電子部品

Also Published As

Publication number Publication date
KR102519374B1 (ko) 2023-04-07
US20210125780A1 (en) 2021-04-29
CN112712998B (zh) 2023-05-23
US11437191B2 (en) 2022-09-06
KR20210049675A (ko) 2021-05-06
JP2021068851A (ja) 2021-04-30
CN112712998A (zh) 2021-04-27

Similar Documents

Publication Publication Date Title
JP7188356B2 (ja) セラミック電子部品およびセラミック電子部品の製造方法
US10418191B2 (en) Electronic component with outer electrode including sintered layers, glass layer, and metal layers and method for producing the same
JP4957394B2 (ja) セラミック電子部品及びその製造方法
JP5313289B2 (ja) 積層セラミックコンデンサ
JP7131658B2 (ja) 電子部品
JP2006339536A (ja) 電子部品および電子部品の製造方法
JP2006186316A (ja) セラミック電子部品及び積層セラミックコンデンサ
US20200118755A1 (en) Ceramic electronic component, ceramic electronic component manufacturing method, and ceramic electronic component-mounting circuit board
JP7243487B2 (ja) 積層セラミックコンデンサの製造方法
JP2006210590A (ja) 積層セラミックコンデンサおよびその製法
JP5960816B2 (ja) 積層セラミックコンデンサ
JP6394846B1 (ja) 電子部品およびその製造方法
JPS63300507A (ja) 積層型セラミック電子部品の電極形成方法
JP3679529B2 (ja) 端子電極ペーストおよび積層セラミックコンデンサ
JP5166049B2 (ja) セラミック電子部品及びその製造方法
JP7230867B2 (ja) セラミック電子部品の製造方法
JP7396191B2 (ja) セラミック電子部品およびセラミック電子部品の製造方法
JPH0897075A (ja) セラミック電子部品の製造方法
JP6773114B2 (ja) セラミック電子部品
WO2023038032A1 (ja) 電子部品ならびにその実装方法および実装構造
JP2003243245A (ja) セラミック電子部品およびその製造方法
KR20140013289A (ko) 세라믹 전자 부품 및 그 제조 방법
JP2012038917A (ja) セラミック電子部品およびその製造方法
WO2023189448A1 (ja) 積層セラミックコンデンサ、積層セラミックコンデンサの製造方法および積層セラミックコンデンサの実装構造
WO2017195572A1 (ja) セラミック電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210430

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220623

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221101

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221114

R150 Certificate of patent or registration of utility model

Ref document number: 7188356

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150