JP7185520B2 - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP7185520B2 JP7185520B2 JP2018242087A JP2018242087A JP7185520B2 JP 7185520 B2 JP7185520 B2 JP 7185520B2 JP 2018242087 A JP2018242087 A JP 2018242087A JP 2018242087 A JP2018242087 A JP 2018242087A JP 7185520 B2 JP7185520 B2 JP 7185520B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wiring board
- semiconductor device
- bonding material
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Description
<半導体装置の構造>
図1および図2は、一実施の形態(以下、実施の形態1)の半導体装置(パワーモジュール)の構造を示す要部断面図、図3は、実施の形態1の半導体装置の構造を示す要部平面図である。なお、図1は、図3中B方向から見た要部断面図であり、図2は、図3中C方向から見た要部断面図である。
次に、実施の形態1の半導体装置の製造工程を説明するとともに、実施の形態1の半導体装置の構造をより明確にする。図4~図10は、実施の形態1の半導体装置の製造工程中の要部断面図であり、上記図1に相当する断面を示している。
以下、本発明者が検討した第1の検討例(以下、検討例1)の半導体装置(パワーモジュール)について、説明する。図11は、検討例1の半導体装置の構造を示す要部断面図、図12は、検討例1の半導体装置の構造を示す要部平面図である。なお、図11は、図2中B方向から見た要部断面図である。図13は、検討例1の半導体装置の製造工程中の要部断面図であり、上記図11に相当する断面を示している。図14は、後述の第2の検討例(以下、検討例2)の半導体装置の製造工程中の要部断面図である。図15は、検討例1および検討例2の半導体装置において、接合材中に形成されるひけ部の様子を表す模式図である。
図1~図3に示す実施の形態1に係る半導体装置10の特徴の一つは、複数の半導体チップ1が、平面視において、配線基板3の端部(長辺方向端部)A2に配置されていることである。そして、配線基板3の端部(長辺方向端部)A2は、配線基板3の上面(第1面)3a側に向かって凸となる(反った)形状で固定されている一方、配線基板3の中央部(長辺方向中央部)A1は、平坦である。または、配線基板3は、加熱された場合に半導体チップ搭載面(上面)3a側に向かって凸となる形状に変形する(反る)。
上記実施の形態1の変形例の半導体装置について、図16を参照して説明する。図16は、変形例の半導体装置の要部平面図である。なお、図16において、ワイヤ6、端子7、ケース8および樹脂11等は、説明を簡単にするため省略している。また、図16において8つの半導体チップを示しているが、半導体チップの数は特に限定されるものではない。
実施の形態2の半導体装置について、図17を参照して説明する。図17は、実施の形態2の半導体装置の要部断面図である。なお、図17は、図3中C方向から見た要部断面図に相当する。
図18は図1に示す半導体装置が搭載された鉄道車両の一例を示す部分側面図、図19は図18に示す鉄道車両に設置されたインバータの内部構造の一例を示す平面図である。
第1面および前記第1面の反対側に位置する第2面を有する配線基板と、
前記配線基板の前記第1面に形成された第1配線と、
前記配線基板の前記第2面に形成された第2配線と、
前記第1配線上に第1接合材を介して搭載された複数の半導体チップと、
前記第2配線との間に第2接合材を介して接合され、前記配線基板を支持するベース板と、
を有し、
前記複数の半導体チップは、平面視において、前記配線基板の端部に配置され、
平面視において、前記配線基板の前記第1面と前記配線基板の前記第2面との距離は、前記配線基板の中央部と前記配線基板の前記端部とでほぼ一定である一方、前記配線基板の前記端部における前記配線基板の前記第2面と前記ベース板との距離は、前記配線基板の前記中央部における前記配線基板の前記第2面と前記ベース板との距離よりも短い、半導体装置。
付記1記載の半導体装置において、
前記複数の半導体チップのそれぞれは、平面視において、長方形状に形成され、
前記複数の半導体チップのそれぞれが有する辺のうちの1つは、前記配線基板の周縁に沿って配置されている、半導体装置。
付記1記載の半導体装置において、
前記配線基板は、平面視において、長方形状に形成され、
前記複数の半導体チップは、平面視において、前記配線基板の長辺方向端部に配置されている、半導体装置。
付記1記載の半導体装置において、
鉄道の車両に設けられたインバータに搭載されている、半導体装置。
付記1記載の半導体装置において、
自動車の車体に設けられたインバータに搭載されている、半導体装置。
第1面および前記第1面の反対側に位置する第2面を有する配線基板と、
前記配線基板の前記第1面に形成された第1配線と、
前記配線基板の前記第2面に形成された第2配線と、
前記第1配線上に第1接合材を介して搭載された複数の半導体チップと、
前記第2配線との間に第2接合材を介して接合され、前記配線基板を支持するベース板と、
を有し、
前記第1配線は、平面視において、前記配線基板の中央部に配置された第1部分と、前記配線基板の端部に配置された第2部分とを含み、
前記第2配線は、前記第1部分と平面視において重なる第3部分と、前記第2部分と平面視において重なる第4部分とを含み、
前記複数の半導体チップは、前記第1部分の周縁に沿って配置され、
前記第1部分の厚さは、前記第3部分の厚さよりも厚く、かつ、前記第4部分の厚さは、前記第2部分の厚さよりも厚い、半導体装置。
付記6記載の半導体装置において、
前記複数の半導体チップのそれぞれは、平面視において、長方形状に形成され、
前記複数の半導体チップのそれぞれが有する辺のうちの1つは、前記第1部分の周縁に沿って配置されている、半導体装置。
2,5 接合材
3 配線基板
4 ベース板
6 ワイヤ
7 端子
8 ケース
10,15,20,100 半導体装置
11 樹脂
21 鉄道車両
27 自動車
Claims (13)
- 第1面および前記第1面の反対側に位置する第2面を有する配線基板と、
前記配線基板の前記第1面に形成された第1配線と、
前記配線基板の前記第2面に形成された第2配線と、
前記第1配線上に第1接合材を介して搭載された複数の半導体チップと、
前記第2配線との間に第2接合材を介して接合され、前記配線基板を支持するベース板と、
を有し、
前記複数の半導体チップは、平面視において、前記配線基板の端部に配置され、
前記配線基板のうち、平面視において、前記配線基板の前記端部は、前記第1面側に向かって凸となる形状で固定されている一方、前記配線基板の中央部は、平坦である、半導体装置。 - 請求項1記載の半導体装置において、
前記複数の半導体チップのそれぞれは、平面視において、長方形状に形成され、
前記複数の半導体チップのそれぞれが有する辺のうちの1つは、前記配線基板の周縁に沿って配置されている、半導体装置。 - 請求項1記載の半導体装置において、
前記配線基板は、平面視において、長方形状に形成され、
前記複数の半導体チップは、平面視において、前記配線基板の長辺方向端部に配置されている、半導体装置。 - 請求項1記載の半導体装置において、
前記複数の半導体チップは、炭化ケイ素スイッチング素子を含み、
前記配線基板は、セラミック基板であり、
前記第1接合材および前記第2接合材は、スズを主成分とするはんだである、半導体装置。 - 請求項1記載の半導体装置において、
鉄道の車両に設けられたインバータに搭載されている、半導体装置。 - 請求項1記載の半導体装置において、
自動車の車体に設けられたインバータに搭載されている、半導体装置。 - 第1面および前記第1面の反対側に位置する第2面を有する配線基板と、
前記配線基板の前記第1面に形成された第1配線と、
前記配線基板の前記第2面に形成された第2配線と、
前記第1配線上に第1接合材を介して搭載された複数の半導体チップと、
前記第2配線との間に第2接合材を介して接合され、前記配線基板を支持するベース板と、
を有し、
前記複数の半導体チップは、平面視において、前記配線基板の端部に配置され、
前記複数の半導体チップを構成する主材料の線膨張係数は、前記第1配線を構成する材料の線膨張係数、および、前記第2配線を構成する材料の線膨張係数よりも小さく、
前記配線基板は、加熱された場合に、前記第1面側に向かって凸となる形状に変形し、
前記第1配線の厚さは、前記第2配線の厚さよりも厚い、半導体装置。 - 第1面および前記第1面の反対側に位置する第2面を有する配線基板と、
前記配線基板の前記第1面に形成された第1配線と、
前記配線基板の前記第2面に形成された第2配線と、
前記第1配線上に第1接合材を介して搭載された複数の半導体チップと、
前記第2配線との間に第2接合材を介して接合され、前記配線基板を支持するベース板と、
を有し、
前記複数の半導体チップは、平面視において、前記配線基板の端部に配置され、
前記複数の半導体チップを構成する主材料の線膨張係数は、前記第1配線を構成する材料の線膨張係数、および、前記第2配線を構成する材料の線膨張係数よりも小さく、
前記配線基板は、加熱された場合に、前記第1面側に向かって凸となる形状に変形し、
前記第1配線を構成する材料の線膨張係数は、前記第2配線を構成する材料の線膨張係数よりも大きい、半導体装置。 - (a)第1面および前記第1面の反対側に位置する第2面を有する配線基板を加熱し、前記配線基板を前記第1面側に向かって凸となる形状に変形させる工程、
(b)前記配線基板の前記第1面に形成された第1配線上に第1接合材を配置し、前記第1接合材を溶融させる工程、
(c)平面視において、前記配線基板の端部に配置された前記第1接合材上に複数の半導体チップを配置する工程、
(d)前記配線基板を冷却し、前記複数の半導体チップの下面と前記配線基板の前記端部の前記第1面とを接近させ、かつ、前記第1接合材を凝固させる工程、
(e)前記配線基板を加熱し、前記配線基板の前記端部を前記第2面側に向かって凸となる形状に変形させる工程、
(f)ベース板上に第2接合材を配置し、前記第2接合材を溶融させる工程、
(g)前記配線基板の前記第2面に形成された第2配線が前記第2接合材に接するように、前記第2接合材上に前記配線基板を配置する工程、
(h)前記配線基板を冷却し、前記ベース板の上面と前記配線基板の前記端部の前記第2面とを接近させ、かつ、前記第2接合材を凝固させる工程、
を備える、半導体装置の製造方法。 - 請求項9記載の半導体装置の製造方法において、
前記複数の半導体チップを構成する主材料の線膨張係数は、前記第1配線を構成する材料の線膨張係数、および、前記第2配線を構成する材料の線膨張係数よりも小さく、
前記(d)工程では、前記配線基板の前記端部の前記第1配線と前記複数の半導体チップとが一体化し、
前記(e)工程において、前記配線基板を加熱すると、前記配線基板の前記端部が前記第2面側に向かって凸となる形状に変形する、半導体装置の製造方法。 - 請求項9記載の半導体装置の製造方法において、
前記第1配線の厚さは、前記第2配線の厚さよりも厚く、
前記(a)工程において、前記配線基板を加熱すると、前記配線基板が前記第1面側に向かって凸となる形状に変形する、半導体装置の製造方法。 - 請求項9記載の半導体装置の製造方法において、
前記第1配線を構成する材料の線膨張係数は、前記第2配線を構成する材料の線膨張係数よりも大きく、
前記(a)工程において、前記配線基板を加熱すると、前記配線基板が前記第1面側に向かって凸となる形状に変形する、半導体装置の製造方法。 - 請求項9記載の半導体装置の製造方法において、
前記第1接合材を構成する材料の融点は、前記第2接合材を構成する材料の融点よりも高い、半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018242087A JP7185520B2 (ja) | 2018-12-26 | 2018-12-26 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018242087A JP7185520B2 (ja) | 2018-12-26 | 2018-12-26 | 半導体装置および半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020107627A JP2020107627A (ja) | 2020-07-09 |
JP7185520B2 true JP7185520B2 (ja) | 2022-12-07 |
Family
ID=71449411
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018242087A Active JP7185520B2 (ja) | 2018-12-26 | 2018-12-26 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7185520B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001148552A (ja) | 1999-11-18 | 2001-05-29 | Ricoh Co Ltd | 実装構造及び実装方法 |
JP2012253125A (ja) | 2011-06-01 | 2012-12-20 | Sumitomo Electric Ind Ltd | 半導体装置及び配線基板 |
JP2018006512A (ja) | 2016-06-30 | 2018-01-11 | 株式会社 日立パワーデバイス | 半導体装置及び移動体 |
-
2018
- 2018-12-26 JP JP2018242087A patent/JP7185520B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001148552A (ja) | 1999-11-18 | 2001-05-29 | Ricoh Co Ltd | 実装構造及び実装方法 |
JP2012253125A (ja) | 2011-06-01 | 2012-12-20 | Sumitomo Electric Ind Ltd | 半導体装置及び配線基板 |
JP2018006512A (ja) | 2016-06-30 | 2018-01-11 | 株式会社 日立パワーデバイス | 半導体装置及び移動体 |
Also Published As
Publication number | Publication date |
---|---|
JP2020107627A (ja) | 2020-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10283432B2 (en) | Molded package with chip carrier comprising brazed electrically conductive layers | |
US8466548B2 (en) | Semiconductor device including excess solder | |
JP4635564B2 (ja) | 半導体装置 | |
JP4438489B2 (ja) | 半導体装置 | |
CN109314063B (zh) | 电力用半导体装置 | |
US8198712B2 (en) | Hermetically sealed semiconductor device module | |
CN108735692B (zh) | 半导体装置 | |
KR20180095590A (ko) | 전력용 반도체 장치 및 전력용 반도체 장치를 제조하는 방법 | |
JP6440794B1 (ja) | 半導体装置 | |
US20210066175A1 (en) | Semiconductor module | |
CN109478543B (zh) | 半导体装置 | |
CN115136297A (zh) | 功率模块及其制造方法 | |
JP7185520B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5368357B2 (ja) | 電極部材およびこれを用いた半導体装置 | |
CN111433910A (zh) | 半导体装置以及半导体装置的制造方法 | |
JP7221401B2 (ja) | 電気回路基板及びパワーモジュール | |
JP2007288044A (ja) | 半導体装置 | |
WO2019207996A1 (ja) | 半導体装置およびその製造方法 | |
CN112786456A (zh) | 半导体封装件以及相关方法 | |
JP2020136331A (ja) | 半導体装置及びその製造方法 | |
WO2020184383A1 (ja) | 半導体装置 | |
EP4215508A1 (en) | Substrate and method for producing a substrate | |
WO2021220357A1 (ja) | 半導体装置 | |
WO2021182016A1 (ja) | 半導体装置 | |
US20230290741A1 (en) | Semiconductor module, semiconductor device and vehicle |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210423 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220301 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220906 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221019 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221101 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221125 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7185520 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |