CN115136297A - 功率模块及其制造方法 - Google Patents

功率模块及其制造方法 Download PDF

Info

Publication number
CN115136297A
CN115136297A CN202180014642.5A CN202180014642A CN115136297A CN 115136297 A CN115136297 A CN 115136297A CN 202180014642 A CN202180014642 A CN 202180014642A CN 115136297 A CN115136297 A CN 115136297A
Authority
CN
China
Prior art keywords
substrate
spacer
layer
power module
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180014642.5A
Other languages
English (en)
Inventor
李志炯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Amogreentech Co Ltd
Original Assignee
Amogreentech Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Amogreentech Co Ltd filed Critical Amogreentech Co Ltd
Publication of CN115136297A publication Critical patent/CN115136297A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明涉及功率模块及其制造方法，其中绝缘间隔物设置在上、下两个基板之间，从而有效地散去从安装在所述基板之间的半导体芯片产生的热量，并防止由于该热量引起的弯曲变形。此外，由于由绝缘材料制成的间隔物通过钎焊接合与所述基板集成在一起，因此提高了接合强度，从而保持甚至能抵抗振动的较强的接合。

Description

功率模块及其制造方法
技术领域
本公开涉及一种功率模块及其制造方法，该功率模块具有在上下两个基板之间安装有半导体芯片的结构。
背景技术
功率模块用于提供高压电流来驱动混合动力汽车和电动汽车的电机。
在功率模块中，双面冷却功率模块具有在半导体芯片的上部和下部的基板，以及在每个基板的外表面上的散热板。与在一个表面上具有散热板的单面冷却功率模块相比，双面冷却功率模块具有优异的冷却性能，因此双面冷却功率模块的使用逐渐增加。
用于诸如电动汽车的双面冷却功率模块具有安装在两个基板之间的、包括碳化硅(SiC)和氮化镓(GaN)的功率半导体芯片，由于高电压而在驱动过程中产生高热量和振动，因此为了解决上述问题，重要的是要同时满足高强度和高散热特性。
发明内容
技术问题
本公开旨在解决上述问题，本公开的目的是提供一种单面或双面冷却功率模块及其制造方法，所述单面或双面冷却功率模块具有高强度和高散热特性、优异的接合特性，并且能够改善性能。
问题的解决方案
为了实现该目的，根据本公开的特征，所述功率模块包括：第一基板，所述第一基板具有上表面，至少一个半导体芯片安装在所述上表面；第二基板，所述第二基板设置在所述第一基板上方；间隔物，所述间隔物接合到所述第一基板的上表面，并配置为限定所述第一基板和所述第二基板之间的间隔距离；以及钎焊接合层，所述钎焊接合层配置为使所述间隔物接合到所述第一基板。
所述第一基板可以包括陶瓷基板和金属层，所述金属层钎焊并接合到所述陶瓷基板的至少一个表面。
所述金属层可以是Cu。
所述间隔物可以是陶瓷材料。
所述间隔物可以由由选自Al2O3、ZTA、Si3N4以及AlN，或其两种或更多种的混合物中的一种形成。
所述间隔物的高度可以相对大于半导体芯片的高度。
所述钎焊接合层可以包括AgCu。
所述钎焊接合层可以进一步包括Ti。
所述功率模块可以进一步包括接合层，所述接合层配置为使所述间隔物接合到所述第二基板，所述接合层可以是由焊料或Ag膏制成的。
一种制造功率模块的方法，可以包括：制备第一基板；制备间隔物；在所述第一基板或所述间隔物上形成钎焊接合层；将所述间隔物布置在所述第一基板上，以使所述钎焊接合层***在所述第一基板和所述间隔物之间；以及对所述钎焊接合层进行热处理，并将所述间隔物钎焊并接合到所述第一基板上。
在所述制备所述第一基板中，可制备在至少一个表面上接合有金属层的陶瓷基板。
在所述制备间隔物中，可制备由选自Al2O3、ZTA、Si3N4以及AlN，或其两种或两种以上的混合物中的一种形成的所述间隔物。
所述形成钎焊接合层可进一步包括通过膏印刷、箔附着和填料附着中的任何一种，在所述第一基板或所述间隔物上形成AgCu层。
所述形成钎焊接合层可进一步包括在形成AgCu层之前或之后，形成Ti层。
在所述将所述间隔物布置在所述第一基板上中，多个间隔物可以规则的间隔围绕所述第一基板的所述上表面的边缘设置。
在所述将所述间隔物钎焊并接合到所述第一基板上中，可在780℃至900℃的温度范围内进行热处理。
所述方法可进一步包括在所述间隔物的一个表面上形成接合层，并且通过所述接合层的媒介，将所述间隔物的一个表面接合至所述第二基板。
在所述形成接合层中，可将焊料或Ag膏施加到所述间隔物的一个表面以形成所述接合层。
发明的有益效果
根据本公开的功率模块，通过应用活性金属钎焊(AMB)基板作为第一基板和第二基板，可以防止电极的剥离现象。
此外，根据本公开，在第一和第二基板之间应用间隔物，从而具有能够有效地散去安装在第一和第二基板之间的半导体芯片产生的热量并防止基板由于所产生的热量而弯曲变形的效果。
此外，根据本公开，由于由绝缘材料制成的间隔物通过钎焊和接合与第一基板集成在一起，因此提高了接合强度，从而可以保持较强的接合以抵抗振动等。
此外，根据本公开，由于由绝缘材料制成的间隔物将半导体芯片与***部件绝缘以防止触电，因此具有能够改善功率模块的性能的效果。
附图说明
图1示出根据本公开的一个实施例的功率模块的立体图。
图2为沿图1中的剖切线A-A获得的截面图。
图3是示出根据本公开实施例的间隔物接合到第一基板后的状态的截面图。
图4是示出根据本公开实施例的间隔物接合到第一基板前的状态的截面图。
图5是示出根据本公开实施例的第二基板接合到间隔物后的状态的截面图。
图6是示出根据本公开实施例的制造功率模块的方法的流程图。
具体实施方式
下文中，将参照附图对本公开的实施例进行详细描述。
图1示出根据本公开的一个实施例的功率模块的透视图。
如图1所示，本公开的功率模块100是通过在壳体110中容纳构成功率模块的各种部件而形成的封装形式的电气部件。功率模块100可以是在壳体110的外侧的两个表面上具有散热板(或散热器)的双面冷却功率模块，或在壳体110的一个表面上具有散热板(或散热器)的单面冷却功率模块。
各种部件可以容纳在壳体110的中空的空间中，并且第一端子180和第二端子190可以设置在壳体110的两侧以连接到所述各种部件。这里，第一端子180和第二端子190可以是电源的输入端子和输出端子。
容纳在壳体110中的各种部件可以包括一个或多个基板和一个或多个半导体芯片，并且可以通过紧固螺栓170固定至壳体110。
图2是沿图1中A-A线的截面图。
图2示出了图1中A-A线的过度横截面。并且只显示描述所必需的部件，而省略了一些部件。
具体如图2所示，功率模块100可以具有这样的结构，其中第一基板120、第二基板130和第三基板160以规则的间隔垂直地堆叠在壳体100的中央部分的空的空间中。
至少一个半导体芯片C可以安装在第一基板120的上表面上，第二基板130可以设置在第一基板120的上方。即，半导体芯片C可以设置在垂直设置的第一基板120和第二基板130之间。
第三基板160可以设置在第二基板130之上。第三个基板160可以是一个驱动印刷电路板(PCB)和可以是由FR4材料制成。第三基板160可以通过紧固螺栓170固定到壳体110上。
在双面冷却功率模块的情况下，散热板可以附着到第三基板160和第一基板120的外侧。在单面冷却功率模块的情况下，散热板可以附着到第一基板120的外侧。
半导体芯片C可以为氮化镓(GaN)芯片、金属氧化物半导体场效应晶体管(MOSFET)、绝缘栅双极晶体管(IGBT)、结型FET(JFET)、高电迁移率晶体管(HEMT)、硅(Si)芯片和碳化硅(SiC)芯片中的任意一种，且半导体芯片C可以为GaN芯片。GaN芯片是一种用作大功率(300A)开关和高速(～1MHz)开关的半导体芯片。与现有的硅基半导体芯片相比，GaN芯片具有更耐热和减小芯片尺寸的优点。
此外，由于GaN芯片具有高电子迁移率和高电子密度，它是一种针对高性能和高效率优化的功率半导体芯片，可实现高速开关和小型化。此外，GaN芯片即使在高温下也稳定工作，并且具有高输出特性，以实现高效率。
半导体芯片C以倒装芯片的形式提供，该倒装芯片通过诸如焊料或Ag膏的粘接层接合至基板。由于半导体芯片C以倒装芯片的形式提供在基板上，因此省略了引线键合，电感值可以尽可能的低，散热性能也可以得到改善。
功率半导体芯片由于高电压而产生高热量。热量的产生使形成在基板上的电极剥离或使基板弯曲。这些剥离和弯曲现象可以导致了功率模块的故障。
活性金属钎焊(AMB)基板可以应用到第一基板120和第二基板130，以提高半导体芯片C产生的热量的散热效率。AMB基板是包括陶瓷基板121或131的陶瓷基板，且金属层122或132钎焊并接合到陶瓷基板121或131的至少一个表面。
陶瓷基板121或131可以为，例如氧化铝(Al2O3)、AlN、SiN和Si3N4中的任意一种。金属层122和132是钎焊在陶瓷基板121和131上的金属箔，可以形成为用于安装半导体芯片C的电极图案和用于安装驱动装置的电极图案。例如，在将要安装半导体芯片或***部件的区域中，或在包括间隔物的区域中，金属层122和132可以形成为电极图案。金属箔可以例如为铝箔或铜箔。优选地，使用具有小的热膨胀系数的铜箔作为金属箔。作为一个示例，金属箔在780℃至1100℃的温度范围内烧结在陶瓷基板121和131中的每一个上，并钎焊和接合到它们的每一个上。
通过把金属层122和132钎焊和接合到陶瓷基板121和131而形成的AMB基板，解决了由于不同材料的接合导致的热膨胀系数和韧性的差异而引起的热冲击问题，从而可以提高热冲击的可靠性。这可以防止电极的剥离，有助于提高功率模块的性能。
然而，在高功率控制期间，当陶瓷基板置于大于或等于预定温度的高温下或发生突然的温度变化时，陶瓷基板可能与金属层(铜箔)分离。因此，陶瓷基板的散热效率可能降低，并可能导致器件的不稳定操作，从而可能降低可靠性。因此，根据本公开的功率模块，应用了能够稳定地散热的结构以确保安装在陶瓷基板上的装置稳定运行。
即，将在第一基板120和第二基板130之间设置有间隔物140的结构应用到本公开的功率模块，其中第一基板120和第二基板130是陶瓷基板。间隔物140接合到第一基板120的上表面，并限定第一基板120和第二基板130之间的间隔距离。这样，间隔物140可以将第一基板120与第二基板130分离开，以形成空间，从而提高从半导体芯片C产生的热量的散热效率。
与安装在第一基板120的上表面上的半导体芯片C的高度相比，相对更高地提供间隔物140，因此可以防止由于半导体芯片C和第二基板130之间的干扰而产生的诸如短路的电冲击。
此外，当间隔物140接合到第一基板120，因此第二基板130设置在第一基板120之上时，可以应用间隔物140来检查对准。
即，当半导体芯片C安装在第一基板120上，然后第二基板130设置在半导体芯片C的上方时，接合到第一基板120的间隔物140可以被应用于检查第二基板130的对准。
此外，间隔物140可以支持第一基板120和第二基板130，以有助于防止第一基板120和第二基板130弯曲。此外，间隔物140可以在第一基板120和第二基板130之间保持恒定的距离，以保护半导体芯片C，并将半导体芯片C与其周边绝缘，以防止短路，从而间隔物140可以有助于提高功率模块的寿命和性能。
多个间隔物140可以以预定间隔地接合到第一基板120的上表面的边缘处。多个间隔物140之间的间隔可以用作提高散热效率的空间。
间隔物140可以由陶瓷材料形成，用于使安装在第一基板120上的芯片与安装在第二基板130上的芯片和部件之间绝缘。例如间隔物可以由选自Al2O3、ZTA、Si3N4以及AlN，或其两种或两种以上的混合物中的一种形成。Al2O3、ZTA、Si3N4和AlN都是具有优异的机械强度和优异的耐热性的绝缘材料。
当间隔物140由Cu、CuMo合金等形成时，散热效率优异，但由于导电性，该间隔物140不适用于而需要散热或电绝缘的功率模块。因此，间隔物140优选由陶瓷材料形成。
图3是示出根据本公开实施例的间隔物接合到第一基板后的状态的截面图。图4是示出根据本公开实施例的间隔物接合到第一基板前的状态的截面图。
如图3所示，间隔物140可以接合到第一基板120的金属层122，以与其整合。例如，金属层122是Cu电极。
钎焊接合层150将间隔物140与第一基板120接合起来。钎焊接合层150是用于通过钎焊将第一基板120与间隔物140整合的钎焊层。钎焊接合层150可以防止间隔物140与第一基板120分离。
如图4所示，钎焊接合层150包括AgCu层152。此外，钎焊接合层150可以进一步包括Ti层151。钎焊接合层150可以以一个厚度形成，该厚度保持第一基板120和间隔物140之间的接合强度，以最小化接合应力。例如，钎焊接合层150可具有从0.005mm至0.08mm的最小厚度，并可均匀接合以最小化接合应力。
由于AgCu层152具有高热导率，所以从半导体芯片C产生的热可以被顺利地传递到第一基板120。此外，由于AgCu层152包括Cu，是作为第一基板120的金属层122的材料，所以AgCu层152的热膨胀系数与金属层122的热膨胀系数相似。当钎焊接合层150和金属层122的热膨胀系数之间相差大时，在780℃至900℃的高温下进行钎焊工艺时可能会产生热应力，从而可能发生损坏，例如扭曲。因此，钎焊接合层150可以形成以包括具有与第一基板120的金属层122的热膨胀系数相似的热膨胀系数的AgCu层152。由于AgCu层152，间隔物140可以均匀地接合到第一基板120的金属层122而无扭曲。
同时，当应用到金属-金属的钎焊接合时，钎焊接合层150只包括AgCu层152可以增加接合强度。然而，当应用到金属-陶瓷钎焊接合时，仅有AgCu层152的接合强度可能较弱。因此，为了增加金属和陶瓷之间的接合强度，钎焊接合层150可以进一步包括Ti层151。当由绝缘材料制成的间隔物140接合到第一基板120的金属层122时，Ti层151可以用作种子层以增加接合强度。
由于Ti层151中包含的活性金属，例如Ti，在钎焊期间与陶瓷反应以在界面处形成氧化物、氮化物或碳化物，因此接合强度可以增加。这里，可以使用Zr代替Ti，作为钎焊活性金属，但由于Ti与AgCu层具有优异的接合强度，因此使用Ti是优选的。
Ti层151和AgCu层152可以形成在第一基板120或间隔物140上。在本实施例中，Ti层151和AgCu层152形成在间隔物140上。例如，Ti层151可以形成在间隔物140之下，而AgCu层152可以形成在Ti层151上。Ag和Cu可以以6:4或7:3的比例包括在AgCu层152中。Ag和Cu的比值可以决定钎焊温度。
同时，参照FIG5，在间隔物140的下端部分被钎焊并接合到第一基板120之后，其上端部分可以通过接合层b接合到第二基板130的金属层132。接合层b可以由焊料或Ag膏制成。与下端部分一样，当间隔物140的上端部分被钎焊并接合到第二基板130时，由于总共应该执行两次钎焊处理，所以在第一基板120中可能发生弯曲，可能影响半导体芯片C。因此，间隔物140的上端部分优选使用焊料或Ag膏接合到第二基板130。
所述焊料可以由具有高接合强度和优异的高温可靠性的SnPb基、SnAg基、SnAgCu基或Cu基焊料膏形成。
与焊料相比，Ag膏具有更好的高温可靠性和更高的热导率。为了提高热导率，优选Ag膏含有90-99重量％的银粉和1-10重量％的粘结剂。所述银粉优选为纳米颗粒。纳米颗粒的银粉具有较高的比表面积，因而具有高的结密度(junction density)和热导率。
通过膏印刷或薄膜箔粘附等方法，接合层b可形成于间隔物140的一个表面，且通过接合层b的媒介，间隔物140的一个表面可接合至第二基板130的下表面。当接合层b为焊料时，可以通过在约200℃的温度下加热和加压来进行接合。当接合层b是Ag膏时，可以通过在约270℃的温度下加热和加压来进行接合
图6是示出根据本公开实施例的制造功率模块的方法的流程图。
如图6所示，根据本公开的制造功率模块的方法包括：制备第一基板120(S10)；制备间隔物140(S20)；在第一基板120或间隔物140上形成钎焊接合层150(S30)；在第一基板120上设置间隔物140，以将钎焊接合层150***第一基板120和间隔物140之间(S40)；以及对钎焊接合层150进行热处理，以将间隔物140钎焊并接合至第一基板120(S50)。
在制备第一基板中(S10)，制备陶瓷基板，其中金属层122接合到陶瓷基板121至少一个表面上。例如，陶瓷基板是AMB基板，其中金属层122是Cu电极。
在制备间隔物中(S20)，可以制备由陶瓷材料形成的间隔物140。作为一个例子，在制备间隔物中(S20)，可以制备由选自Al2O3、ZTA、Si3N4以及AlN，或其两种或两种以上的混合物中的一种形成的间隔物140。
形成钎焊接合层150(S30)可以包括通过膏印刷、箔附着和填料附着中的任何一种，在第一基板120或间隔物120上形成AgCu层152。这里，通过在带状剥离膜上形成包括AgCu层152的钎焊填料，并将所述带附着到间隔物140，来进行箔附着。AgCu层152可以以包括Ag层、形成在Ag层的上表面上的Cu层和形成在Cu层的上表面上的Ag层的形式形成。
钎焊接合层150的形成(S30)可以进一步包括在AgCu层152形成之前或之后，形成Ti层151。当在间隔物140上形成钎焊接合层150时，Ti层151可以形成在间隔物140之下，而AgCu层152可以形成在Ti层151上。当在第一基板120上形成钎焊接合层150时，可以在第一基板120上形成AgCu层152，在AgCu层152上形成Ti层151。在本实施例中，钎焊接合层150形成在间隔物140上。Ag和Cu以6:4或7:3的比例包括在AgCu层152中。由金属二元相图中两条液相线相交的共晶点的组成比得出Ag和Cu的比率。
在第一基板上120布置间隔物140中(S40)，多个间隔物140以预定间隔围绕第一基板120的上表面的边缘设置。
在钎焊和接合中(S50)，热处理可以在780℃至900℃温度范围内进行。当钎焊的热处理在780℃至900℃的温度范围内进行时，由于钎焊接合层150被熔化，而第一基板120未熔化，因此可以在防止由于热造成损坏的同时进行接合。热处理可以在真空或惰性气氛中进行。钎焊和接合可以行一次或两次。
在钎焊之后，间隔物140与第一基板120的金属层122形成为整体。钎焊接合层150的厚度范围为0.005mm至0.08mm，因此该厚度足够小，不会影响间隔物140的高度，并且接合强度高。
同时，根据本公开的制造功率模块的方法可以进一步的包括在间隔物140的一个表面上形成接合层b，并且通过接合层b的媒介将间隔物140的一个表面接合到第二基板130。
这里，在形成接合层b中，可以通过将焊料或Ag膏施加到间隔物140的一个表面来形成接合层b。这里，焊料可以由SnPb基、SnAg基、SnAgCu基或Cu基焊料膏制成，Ag膏可以由包括90-99wt％的Ag粉和1-10wt％的粘结剂制成。
同时，在将间隔物140的一个表面接合到第二基板130中，当接合层b是焊料时，接合可以通过在大约200℃的温度下加热和加压来进行；而当接合层b是Ag膏时，接合可以通过在大约270℃的温度下加热和加压来进行。
这样，由于间隔物140的上、下端部与第一基板120和第二基板130接合，所以第二基板130可设置在第一基板120之上。这里，虽然第二基板130和间隔物140之间的钎焊和接合是可能的，但由于钎焊和接合可能影响安装在第一基板120的上表面上的半导体芯片C，因此优选用焊料或Ag膏进行接合。
此后，第三基板160可以安装在第二基板130之上。第三基板160可以通过紧固螺栓170固定到壳体110上。另外，第二基板130和第三基板160可以通过多个端子引脚(未示出)连接在各部件之间。
<实验>
为了确认在根据本公开的实施例的制造功率模块的方法中使用的钎焊和接合是否增加了第一基板120和间隔物140之间的接合强度，进行了实验。在这种情况下，如在本公开的实施例中，当间隔物140被钎焊并接合到第一基板120的金属层122时，测量剥离强度，并且作为对比例，当间隔物140被锡焊并接合到第一基板120的金属层122时测量剥离强度。
测量结果表明，在锡焊和接合中的剥离强度为4N，而在钎焊和接合中的剥离强度为21N，接合强度提高了，为前者的约7倍。
如上所述，在根据本公开的实施例的功率模块中，应用AMB基板作为第一基板120和第二基板130，从而防止电极的剥离现象。
间隔物140可以通过确保第一基板120和第二基板130之间的空间来提高散热效率，并使安装在第一基板120上的芯片与安装在第二基板130上的芯片或部件绝缘。
此外，可以在第一基板120和第二基板130之间应用间隔物140，以有效地散发从半导体芯片C产生的热量，并防止第一基板120和第二基板130因所产生的热量而弯曲。
此外，间隔物140被钎焊和接合到第一基板120，使接合强度得以提高。因此，间隔物140可以对抗功率模块100的振动而保持较强的接合，从而可以提高功率模块100的性能。
同时，由于钎焊接合层150包括AgCu层152，因此与由Cu形成的金属层122的接合强度优异。因此，钎焊接合层150可以形成为具有最小化接合应力的厚度，并使间隔物140较强地接合到第一基板120的金属层122。
此外，由于AgCu层152具有与构成金属层122的Cu的热膨胀系数相似的热膨胀系数，因此即使在780℃至900℃的高温下执行的钎焊处理时，也可以使间隔物140均匀地接合到第一基板120的金属层122，而不会变形。
尽管以上描述的本公开作为示例，其中基板与间隔件间的钎焊接合结构应用于功率模块，进行了说明，但它适用于用于增加金属和陶瓷之间的接合强度的任何接合结构。
在本公开中，在附图和说明书中公开了示例性实施例。这里，尽管使用了特定术语，但它们仅用于描述本公开的目的，而不用于限制所附权利要求中本公开的含义或范围。因此，本领域技术人员将理解，在不脱离本公开的范围的情况下，可以导出各种修改和等效的其他实施例。因此，本公开的真正技术范围应该由所附权利要求的技术精神来定义。

Claims (19)

1.一种功率模块，包括：
第一基板，所述第一基板具有上表面，至少一个半导体芯片安装在所述上表面；
第二基板，所述第二基板设置在所述第一基板上方；
间隔物，所述间隔物接合到所述第一基板的上表面，并配置为限定所述第一基板和所述第二基板之间的间隔距离；以及
钎焊接合层，所述钎焊接合层配置为使所述间隔物接合到所述第一基板。
2.根据权利要求1所述的功率模块，其中，所述第一基板包括：
陶瓷基板；和
金属层，所述金属层钎焊并接合到所述陶瓷基板的至少一个表面。
3.根据权利要求2所述的功率模块，其中，所述金属层包括Cu。
4.根据权利要求1所述的功率模块，其中，所述间隔物包括陶瓷材料。
5.根据权利要求1所述的功率模块，其中，所述间隔物由选自Al2O3、ZTA、Si3N4以及AlN，或其两种或更多种的混合物中的一种形成。
6.根据权利要求1所述的功率模块，其中，所述间隔物的高度相对大于所述半导体芯片的高度。
7.根据权利要求1所述的功率模块，其中，所述钎焊接合层包括AgCu。
8.根据权利要求7所述的功率模块，其中，所述钎焊接合层进一步包括Ti。
9.根据权利要求1所述的功率模块，进一步包括：
接合层，所述接合层配置为使所述间隔物接合到所述第二基板。
10.根据权利要求9所述的功率模块，其中，所述接合层由焊料或Ag膏制成。
11.一种制造功率模块的方法，包括：
制备第一基板；
制备间隔物；
在所述第一基板或所述间隔物上形成钎焊接合层；
将所述间隔物布置在所述第一基板上，以使所述钎焊接合层***在所述第一基板和所述间隔物之间；以及
对所述钎焊接合层进行热处理，并将所述间隔物钎焊并接合到所述第一基板上。
12.根据权利要求11所述的方法，其中，在所述制备所述第一基板中，制备在至少一个表面上接合有金属层的陶瓷基板。
13.根据权利要求11所述的方法，其中，在所述制备间隔物中，制备由选自Al2O3、ZTA、Si3N4以及AlN，或其两种或两种以上的混合物中的一种形成的所述间隔物。
14.根据权利要求11所述的方法，其中，所述形成钎焊接合层进一步包括通过膏印刷、箔附着和填料附着中的任何一种，在所述第一基板或所述间隔物上形成AgCu层。
15.根据权利要求14所述的方法，其中，所述形成钎焊接合层进一步包括在形成AgCu层之前或之后，形成Ti层。
16.根据权利要求11所述的方法，其中，在所述将所述间隔物布置在所述第一基板上中，多个间隔物以规则的间隔围绕所述第一基板的所述上表面的边缘设置。
17.根据权利要求11所述的方法，其中，在所述将所述间隔物钎焊并接合到所述第一基板上中，在780℃至900℃的温度范围内进行热处理。
18.根据权利要求11所述的方法，进一步包括：
在所述间隔物的一个表面上形成接合层；和
通过所述接合层的媒介，将所述间隔物的该一个表面接合至所述第二基板。
19.根据权利要求18所述的方法，其中，在所述形成接合层中，将焊料或Ag膏施加到所述间隔物的一个表面以形成所述接合层。
CN202180014642.5A 2020-02-13 2021-02-08 功率模块及其制造方法 Pending CN115136297A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR20200017331 2020-02-13
KR10-2020-0017331 2020-02-13
PCT/KR2021/001600 WO2021162369A1 (ko) 2020-02-13 2021-02-08 파워모듈 및 그 제조방법

Publications (1)

Publication Number Publication Date
CN115136297A true CN115136297A (zh) 2022-09-30

Family

ID=77292916

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180014642.5A Pending CN115136297A (zh) 2020-02-13 2021-02-08 功率模块及其制造方法

Country Status (4)

Country Link
US (1) US20230075200A1 (zh)
KR (1) KR102588854B1 (zh)
CN (1) CN115136297A (zh)
WO (1) WO2021162369A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102661089B1 (ko) * 2021-09-03 2024-04-26 주식회사 아모센스 파워모듈용 세라믹 기판, 그 제조방법 및 이를 구비한 파워모듈
KR20240003259A (ko) * 2022-06-30 2024-01-08 주식회사 아모그린텍 파워모듈 및 그 제조방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0147961B1 (ko) * 1995-04-21 1998-08-01 김준성 전계 방출 표시소자의 스페이서 및 그의 형성방법
KR101524545B1 (ko) * 2008-02-28 2015-06-01 페어차일드코리아반도체 주식회사 전력 소자 패키지 및 그 제조 방법
JP6322186B2 (ja) * 2013-02-20 2018-05-09 株式会社美鈴工業 ヒータ装置
KR101856106B1 (ko) * 2015-04-24 2018-05-09 주식회사 아모센스 세라믹 기판 제조 방법 및 이 제조방법으로 제조된 세라믹 기판
KR20170008696A (ko) * 2015-07-14 2017-01-24 주식회사 아모센스 고주파 반도체용 기판 및 그 제조 방법과, 이를 이용한 고주파 반도체
KR102543528B1 (ko) * 2015-12-07 2023-06-15 현대모비스 주식회사 전력 모듈 패키지 및 그 제조방법
KR101766082B1 (ko) * 2015-12-09 2017-08-07 현대자동차주식회사 파워모듈
KR101734712B1 (ko) * 2015-12-09 2017-05-11 현대자동차주식회사 파워모듈
KR20180038597A (ko) * 2016-10-06 2018-04-17 현대자동차주식회사 양면냉각형 파워모듈 및 그 제조방법
US11483926B2 (en) * 2017-07-25 2022-10-25 Denka Company Limited Ceramic circuit board and production method therefor
KR102048478B1 (ko) 2018-03-20 2019-11-25 엘지전자 주식회사 양면냉각형 파워 모듈 및 그의 제조 방법

Also Published As

Publication number Publication date
KR102588854B1 (ko) 2023-10-16
KR20210103417A (ko) 2021-08-23
US20230075200A1 (en) 2023-03-09
WO2021162369A1 (ko) 2021-08-19

Similar Documents

Publication Publication Date Title
US10283432B2 (en) Molded package with chip carrier comprising brazed electrically conductive layers
US10510640B2 (en) Semiconductor device and method for manufacturing semiconductor device
WO2018194153A1 (ja) 電力用半導体モジュール、電子部品および電力用半導体モジュールの製造方法
JP5957862B2 (ja) パワーモジュール用基板
KR102186331B1 (ko) 저항기 및 저항기의 제조 방법
JP5091459B2 (ja) 高放熱型電子部品収納用パッケージの製造方法
JP4926033B2 (ja) 回路基板及びこれを用いたパッケージ並びに電子装置
CN115136297A (zh) 功率模块及其制造方法
KR101979265B1 (ko) 전력 반도체 모듈 패키지 및 이의 제조방법
CN109478543B (zh) 半导体装置
JP2021114537A (ja) 半導体装置
JP3793562B2 (ja) セラミック回路基板
JP3934966B2 (ja) セラミック回路基板
US12035477B2 (en) Electronic module and method for producing an electronic module
JP2005050886A (ja) 複合基板及びその製造方法
CN111354709A (zh) 半导体装置及其制造方法
KR102661089B1 (ko) 파워모듈용 세라믹 기판, 그 제조방법 및 이를 구비한 파워모듈
KR102588851B1 (ko) 파워모듈 및 그 제조방법
JP2012064616A (ja) 高放熱型電子部品収納用パッケージ
JPH08222670A (ja) 半導体素子搭載用パッケージ
WO2023136264A1 (ja) 樹脂封止型半導体装置
US20230132056A1 (en) Semiconductor device and method for manufacturing the same
JP2002076213A (ja) 半導体素子モジュール
JPH07211822A (ja) 半導体素子収納用パッケージ
KR20230173334A (ko) 세라믹 기판 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination