JP7183964B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7183964B2
JP7183964B2 JP2019108846A JP2019108846A JP7183964B2 JP 7183964 B2 JP7183964 B2 JP 7183964B2 JP 2019108846 A JP2019108846 A JP 2019108846A JP 2019108846 A JP2019108846 A JP 2019108846A JP 7183964 B2 JP7183964 B2 JP 7183964B2
Authority
JP
Japan
Prior art keywords
terminal
electrode
semiconductor device
solder
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019108846A
Other languages
English (en)
Other versions
JP2020202311A (ja
Inventor
修平 宮地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2019108846A priority Critical patent/JP7183964B2/ja
Priority to US16/891,987 priority patent/US20200395259A1/en
Publication of JP2020202311A publication Critical patent/JP2020202311A/ja
Application granted granted Critical
Publication of JP7183964B2 publication Critical patent/JP7183964B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04034—Bonding areas specifically adapted for strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10628—Leaded surface mounted device
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/1075—Shape details
    • H05K2201/1084—Notched leads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

この明細書における開示は、半導体装置に関する。
従来、半導体チップを基板に実装するため、半導体チップの端子を基板の回路部分にはんだ付けしている。特許文献１には、端子の側面に溝が形成され、溝部分にはめっきが施されており、溝部分ははんだが濡れやすくなっている。このような端子を有する半導体チップをはんだ付けすると、溝部分にもはんだが上がってくる。これによって端子と回路基板との接合強度を向上している。
米国特許出願公開第２００３／００５７５４２号明細書
半導体チップなどの半導体装置を回路基板などの実装対象物に実装するときに、接合強度が最も必要な部分は端子と回路基板との接合部分である。前述の従来技術では、端子の側面もはんだ付けして接合強度を向上しているが、たとえば車両などに搭載されて厳しい温度サイクルで使用される場合には、接合強度が不足しているおそれがある。
そこで、開示される目的は前述の問題点を鑑みてなされたものであり、実装対象物との接合強度を向上することができる半導体装置を提供することを目的とする。
本開示は前述の目的を達成するために以下の技術的手段を採用する。
ここに開示された半導体装置は、実装対象物（３０）とはんだ（１７）を用いて実装される半導体装置（１０）であって、複数の電極（２２～２４）を有する半導体素子（１１）と、半導体素子を覆う絶縁部材（１５）と、複数の電極と電気的に接続され、少なくとも一部が絶縁部材の外へ露出している複数の端子（１２，１２ａ，１２ｂ，１２ｃ）とを含み、半導体素子は、電界効果トランジスタであって、複数の電極はゲート電極、ドレイン電極およびソース電極を含み、ゲート電極と電気的に接続された端子の下面にのみ、実装対象物との接続部分の形状が凹または凸である部分が形成されている半導体装置である。
このような半導体装置に従えば、少なくとも１つの端子の下面は、実装対象物との接続部分の形状が凹または凸である部分を含むので、平坦な形状よりも表面積を大きくすることができる。表面積が大きくなると端子および実装対象物とはんだとが接合する面積が大きくなるので、接合強度を向上することができる。これによって厳しい温度サイクルであって接続信頼性を向上することができる。
なお、前述の各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
第１実施形態の半導体装置１０を示す断面図。 半導体装置１０を示す側面図。 半導体装置１０を示す平面図。 半導体装置１０を示す底面図。 半導体装置１０の一部を拡大して示す断面図。 他の例を示す底面図。 さらに他の例を示す底面図。 第２実施形態の半導体装置１０Ａを示す平面図。 半導体装置１０Ａを示す断面図。 半導体装置１０Ａを示す底面図。 第３実施形態の半導体装置１０Ｂを示す断面図。
以下、図面を参照しながら本開示を実施するための形態を、複数の形態を用いて説明する。各実施形態で先行する実施形態で説明している事項に対応している部分には同一の参照符を付すか、または先行の参照符号に一文字追加し、重複する説明を略する場合がある。また各実施形態にて構成の一部を説明している場合、構成の他の部分は、先行して説明している実施形態と同様とする。各実施形態で具体的に説明している部分の組合せばかりではなく、特に組合せに支障が生じなければ、実施形態同士を部分的に組合せることも可能である。
（第１実施形態）
本開示の第１実施形態に関して、図１～図７を用いて説明する。図１に示す半導体装置１０は、例えば自動車および電子機器などの回路基板３０に実装される形式のものである。半導体装置１０は、たとえば電動パワーステアリングシステムに用いられる。半導体装置１０は、半導体素子１１、複数の端子１２、複数の導電部材１３、接続部材１４および樹脂パッケージ１５を備えている。
半導体素子１１は、半導体装置１０の機能の中枢となる電子部品である。本実施形態においては、半導体素子１１は、パワー半導体素子であるパワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor；ＭＯＳ型電界効果トランジスタ）によって実現される。
半導体素子１１は、他のパワー半導体素子、たとえばＩＧＢＴ（Insulated Gate Bipolar Transistor；絶縁ゲートバイポーラトランジスタ）であってもよい。また半導体素子１１は、これに限らず、他のトランジスタや各種ダイオード、各種サイリスタなどであってもよく、また、コントロールＩＣなどのＩＣチップであってもよい。
半導体素子１１は、素子本体２１、第１電極２２、第２電極２３および第３電極２４を有する。素子本体２１は、半導体材料、たとえばシリコンからなる。素子本体２１は、直方体状である。
第１電極２２、第２電極２３、および第３電極２４はそれぞれ、例えば、Ｃｕ，Ｎｉ，Ａｌ，Ａｕなどのめっき層からなる。本実施形態では、半導体素子１１がパワーＭＯＳＦＥＴであるので、第１電極２２はドレイン電極であり、第２電極２３はゲート電極であり、第３電極２４はソース電極として機能する。半導体素子１１が、たとえばＩＧＢＴである場合、第１電極２２はコレクタ電極であり、第２電極２３はゲート電極であり、第３電極２４はエミッタ電極として機能する。
第１電極２２は、素子本体２１の下面に形成されている。第１電極２２は、素子本体２１の下面のすべてを覆っている。第２電極２３および第３電極２４はともに、素子本体２１の上面に形成されている。第２電極２３の面積は、第３電極２４の面積よりも小とされている。
複数の導電部材１３は、第１導電部材１３ａおよび第２導電部材１３ｂを含む。第１導電部材１３ａおよび第２導電部材１３ｂは、導電性材料からなる。第２電極２３には第１導電部材１３ａが接続部材１４によって電気的および機械的に接続される。第３電極２４には複数の第２導電部材１３ｂが接続部材１４によって電気的および機械的に接続されている。
端子１２は、実装対象物である回路基板３０に接合されることにより、半導体素子１１と回路基板３０との導通経路をなす。端子１２は、導電性材料、たとえばＣｕからなる。複数の端子１２は、第１端子１２ａ、第２端子１２ｂおよび第３端子１２ｃを有する。第１端子１２ａ、第２端子１２ｂおよび第３端子１２ｃにおいて、樹脂パッケージ１５から露出する部分は、金属製のめっきで覆われている。金属製のめっきは、たとえばＡｇであり、たとえば電解めっきにより形成される。第１端子１２ａ、第２端子１２ｂおよび第３端子１２ｃにおいて、他の部材と電気的に接続される部分はめっき層が形成される。
第１端子１２ａは、第１電極２２と接続部材１４によって電気的に接続される。接続部材１４は、たとえばはんだである。第１端子１２ａは、上面が平坦状であり、上面にはめっき層が形成されている。めっき層は、第１端子１２ａの上面のうち、半導体素子１１を搭載する部分を覆う。めっき層は、たとえばＡｇからなる。めっき層は、たとえば電解めっきにより形成される。
第１端子１２ａの下面は、全面にわたって樹脂パッケージ１５から露出している。これにより、半導体装置１０の放熱性を向上させている。なお、第１端子１２ａの下面が樹脂パッケージ１５に覆われていてもよい。第１端子１２ａは、複数の突出部１６ａを有し、図３に示すように、突出部１６ａが樹脂パッケージ１５の外方に突出するように延びている。
第２端子１２ｂは、第１導電部材１３ａを介して第２電極２３と電気的に接続される。第３端子１２ｃは、第２導電部材１３ｂを介して第３電極２４と電気的に接続される。第２端子１２ｂと第１導電部材１３ａは、接続部材１４によって電気的および機械的に接続される。同様に、第３端子１２ｃと第２導電部材１３ｂは、接続部材１４によって電気的および機械的に接続される。
第２端子１２ｂおよび第３端子１２ｃは、上面が平坦状であり、上面にはめっき層が形成されている。第２端子１２ｂおよび第３端子１２ｃの下面は、全面にわたって樹脂パッケージ１５から露出している。第２端子１２ｂは、１つの突出部１６ｂを有し、突出部１６ｂが樹脂パッケージ１５の外方であって、第１端子１２ａの突出部１６ａとは反対方向に突出するように延びている。第３端子１２ｃは、複数の突出部１６ｃを有し、突出部１６ｃが樹脂パッケージ１５の外方であって、第２端子１２ｂの突出部１６ｂと同じ方向に突出するように延びている。
樹脂パッケージ１５は、絶縁部材であって、半導体素子１１、端子１２の一部、接続部材１４および導電部材１３を覆う部材である。樹脂パッケージ１５は、電気絶縁性を有する熱硬化性の合成樹脂からなり、たとえば黒色のエポキシ樹脂が用いられる。
次に、端子１２の下面の形状に関して説明する。以下、端子１２が延びる方向を長手方向（図４の左右方向）Ｘと称し、長手方向Ｘに直交する方向を幅方向（図４の上下方向）Ｙと称し、長手方向Ｘおよび幅方向Ｙに直交する方向を上下方向（図１の上下方向）Ｚと称する。したがって端子１２の突出部１６ｃは、長手方向Ｘに延びている長手状の部材に相当する。
そして端子１２の突出部１６ｃの下面には、図１および図２に示すように、回路基板３０との接続部分の形状が凹となる凹部４１が部分的に存在する。端子１２の下面は、回路基板３０と対向している面である。凹部４１は、全ての端子１２の突出部１６に形成されている。突出部１６は、樹脂パッケージ１５から長手方向Ｘに突出するように位置している。したがって凹部４１は、樹脂パッケージ１５の上下方向Ｚに投影した投影領域よりも外側に位置している。
凹部４１は、内側面４２を形成する部分である。端子１２の外側面４３は、端子１２に凹が形成されていない場合の上面および下面を除いた外周面である。内側面４２は、端子１２に凹が形成されることによって端子１２の最下面とは異なる面として形成される面である。
凹部４１は、図１に示すように断面が三角形状の溝である。また図４に示すように、凹部４１は、長手方向Ｘに交差する方向である幅方向Ｙに延びて端子１２の幅方向Ｙの両端部まで至る。換言すると、凹部４１は、幅方向Ｙに対向する外側面４３まで繋がっている。本実施形態では、凹部４１は、幅方向Ｙに延びているが、幅方向Ｙに限るものではなく、長手方向Ｘに交差する方向であればよい。
このように凹部４１が形成されていることによって、端子１２の下面の表面積が増えることになる。したがって図５に示すように、はんだ１７によって半導体装置１０を回路基板３０に実装するときに、はんだ１７が凹部４１の中にも入り込むので、はんだ１７の接続面積を増加することができる。
凹部４１の長手方向Ｘの寸法は、好ましくは突出部１６ｃの長さの半分、より好ましくは１／３以下が好ましい。凹部４１の長手方向Ｘの寸法が大きくなりすぎると、突出部１６ｃの強度、および突出部１６ｃにおける導電性が低下するおそれがあるので、前述の寸法を選択することが好ましい。
また凹部４１の上下方向Ｚの寸法は、好ましくは突出部１６ｃの高さの半分、より好ましくは１／３以下が好ましい。凹部４１の上下方向Ｚの寸法が大きくなりすぎると、突出部１６ｃの強度、および突出部１６ｃにおける導電性が低下するおそれがあるので、前述の寸法を選択することが好ましい。
以上説明したように本実施形態の半導体装置１０は、端子１２の下面は、回路基板３０との接続部分の形状に凹部４１を含んでいるので、平坦な形状よりも表面積を大きくすることができる。表面積が大きくなると端子１２および回路基板３０とはんだ１７とが接合する面積が大きくなるので、接合強度を向上することができる。これによって車のような厳しい温度サイクルであって接続信頼性を向上することができる。
また本実施形態では、端子１２の突出部１６ｃは、長手方向Ｘに延びている長手状の部材であり、凹部４１は幅方向Ｙに延びて、端子１２の幅方向Ｙの両端部まで至る。はんだ１７によって回路基板３０と端子１２とを接合するときに、はんだ１７にボイドが発生することがある。凹部４１は幅方向Ｙの両端部まで至るので、ボイドの逃げ道が幅方向Ｙの両端部に形成されることになる。これによってボイドが形成される可能性を低くすることができる。
本実施形態では、全ての端子１２の突出部１６ｃの下面に、凹部４１が形成されているが、このような構成に限るものではなく、１つの端子１２の突出部１６に形成してもよい。好ましくは、ゲート電極に接続されている第２端子１２ｂの突出部１６ｂの下面のみに凹を形成する。第２端子１２ｂは、第１端子１２ａおよび第３端子１２ｃよりも突出部１６ｂの数が少なく、回路基板３０との接合面積も少ない端子１２である。このような端子１２の接合強度を向上するために、第２端子１２ｂに凹を形成することが好ましい。また第２端子１２ｂのみに形成するので、他の端子１２にも凹を形成するよりも製造コストを抑制することができる。
また本実施形態では、凹部４１は樹脂パッケージ１５の外側に位置しているが、このような構成に限るものではない。たとえば図６に示すように、端子１２が樹脂パッケージ１５の内側に位置する場合など、凹部４１も樹脂パッケージ１５の外周よりも内側に形成してもよい。換言すると、樹脂パッケージ１５が上下方向Ｚに投影する投影領域内に端子１２が収まるように配置し、凹部４１も同様に投影領域内に配置してもよい。
さらに本実施形態では、凹部４１は幅方向Ｙの端部まで延びて形成されているが、このような構成に限るものではない。たとえば図７に示すように、凹部４１を端子１２の外周部に至らないように島状に形成してもよい。
（第２実施形態）
次に、本開示の第２実施形態に関して、図８～図１０を用いて説明する。本実施形態の半導体装置１０Ａでは、凹に形成されている部分は端子１２の下面から端子１２の上面まで貫通している点に特徴を有する。また端子１２の突出部１６の先端面４４が、凹状になっている部分を有する点に特徴を有する。
図９などに示すように、凹部４１Ａは貫通穴によって実現されている。このような凹部４１Ａも内側面４２を有するので、前述の第１実施形態と同様にはんだ１７の接合面積を大きくすることができる。さらに上下方向Ｚに貫通しているので、ボイドが凹の中に留まることなる端子１２の上面から逃がすことができる。これによってボイドの発生を抑制することができる。
また図８および図９に示すように、突出部１６の長手方向Ｘの端に位置する先端面４４が、部分的に凹状になっている。換言すると、端子１２の先端面４４が平坦でなく、凹となっている。凹状の部分の内側面４２には、めっき層が形成されており、はんだ１７が濡れやすくなっている。これによってはんだ１７を用いて接合する場合に、先端面４４の凹の部分にもはんだ１７が設けられる。したがってさらにはんだ１７の接合面積を大きくすることができる。
（第３実施形態）
次に、本開示の第３実施形態に関して、図１１を用いて説明する。本実施形態の半導体装置１０Ｂでは、凹ではなく凸が端子１２の下面に部分的に形成されている点に特徴を有する。
端子１２の突出部１６ｃの下面には、図１１に示すように、回路基板３０との接続部分の形状が凸となる凸部５０がある。凸部５０は、凸面５１を形成する部分である。凸面５１は、端子１２に凸が形成されることによって端子１２の下面とは異なる面として形成される面である。凸部５０は、図１１に示すように断面が三角形状である。また端子１２の下面には、円錐状の凸部５０が複数形成されている。したがって凸部５０が幅方向Ｙの両端部まで延びておれず、点状に独立して配置されている。
このように凸部５０が形成されていることによって、端子１２の下面の表面積が増えることになる。したがって図１１に示すように、はんだ１７によって回路基板３０に実装するときに、はんだ１７が凸部５０の周囲にも入り込むので、はんだ１７の接続面積を増加することができる。さらに凸部５０によって、端子１２の下面と回路基板３０との距離が広くなる。これによってはんだ１７がより多く端子１２の下面と回路基板３０との間に流入するので、さらに接合強度を大きくすることができる。
また凸部５０を形成することによって、端子１２の上下方向Ｚの寸法が部分的に大きくなる。したがって端子１２の強度を高くすることができる。
（その他の実施形態）
以上、本開示の好ましい実施形態について説明したが、本開示は前述した実施形態に何ら制限されることなく、本開示の主旨を逸脱しない範囲において種々変形して実施することが可能である。
前述の実施形態の構造は、あくまで例示であって、本開示の範囲はこれらの記載の範囲に限定されるものではない。本開示の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味及び範囲内での全ての変更を含むものである。
前述の第１実施形態では、実装対象物は回路基板３０によって実現されているが、回路基板３０に限るものではなく、他の半導体装置の端子とはんだとを用いて接合してもよく、他の電子装置に実装してもよい。
前述の第１実施形態では、端子１２は長手状の部材であるが、このような構成に限るものではなく、円形状および正方形状であってもよい。
前述の第１実施形態では凹のみが形成され、第３実施形態では凸のみが形成されているが、このような構成に限るものではなく、１つの端子１２に凹と凸の両方を形成してもよい。
１０…半導体装置 １１…半導体素子 １２…端子 １２ａ…第１端子
１２ｂ…第２端子 １２ｃ…第３端子 １３…導電部材 １３ａ…第１導電部材
１３ｂ…第２導電部材 １４…接続部材 １５…樹脂パッケージ（絶縁部材）
１６ａ…突出部 １７…はんだ ２１…素子本体 ２２…第１電極 ２３…第２電極
２４…第３電極 ３０…回路基板（実装対象物） ４１…凹部 ４２…内側面
４３…外側面 ４４…先端面 ５０…凸部 ５１…凸面
Ｘ…長手方向 Ｙ…幅方向 Ｚ…上下方向

Claims (3)

  1. 実装対象物（３０）とはんだ（１７）を用いて実装される半導体装置（１０）であって、
    複数の電極（２２～２４）を有する半導体素子（１１）と、
    前記半導体素子を覆う絶縁部材（１５）と、
    複数の前記電極と電気的に接続され、少なくとも一部が前記絶縁部材の外へ露出している複数の端子（１２，１２ａ，１２ｂ，１２ｃ）とを含み、
    前記半導体素子は、電界効果トランジスタであって、複数の前記電極はゲート電極、ドレイン電極およびソース電極を含み、
    前記ゲート電極と電気的に接続された前記端子の下面にのみ、前記実装対象物との接続部分の形状が凹または凸である部分が形成されている半導体装置。
  2. 前記ゲート電極と電気的に接続された前記端子は、長手方向（Ｘ）に延びている長手状の部材であり、前記凹または前記凸は前記長手方向に交差する幅方向（Ｙ）に延びて、前記端子の前記幅方向の両端部まで至る請求項１に記載の半導体装置。
  3. 前記ゲート電極と電気的に接続された前記端子の下面は、少なくとも前記凹が形成されており、前記凹に形成されている部分は前記端子の下面から前記端子の上面まで貫通している請求項１に記載の半導体装置。
JP2019108846A 2019-06-11 2019-06-11 半導体装置 Active JP7183964B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019108846A JP7183964B2 (ja) 2019-06-11 2019-06-11 半導体装置
US16/891,987 US20200395259A1 (en) 2019-06-11 2020-06-03 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019108846A JP7183964B2 (ja) 2019-06-11 2019-06-11 半導体装置

Publications (2)

Publication Number Publication Date
JP2020202311A JP2020202311A (ja) 2020-12-17
JP7183964B2 true JP7183964B2 (ja) 2022-12-06

Family

ID=73743586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019108846A Active JP7183964B2 (ja) 2019-06-11 2019-06-11 半導体装置

Country Status (2)

Country Link
US (1) US20200395259A1 (ja)
JP (1) JP7183964B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023041490A (ja) * 2021-09-13 2023-03-24 株式会社東芝 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006179760A (ja) 2004-12-24 2006-07-06 Yamaha Corp 半導体パッケージ、および、これに使用するリードフレーム
JP2008211041A (ja) 2007-02-27 2008-09-11 Rohm Co Ltd 半導体装置、リードフレームおよび半導体装置の製造方法
JP2012044208A (ja) 2011-10-21 2012-03-01 Mitsubishi Electric Corp パワー半導体モジュール
JP2012064855A (ja) 2010-09-17 2012-03-29 Toshiba Corp 半導体装置
JP2015090965A (ja) 2013-11-07 2015-05-11 三菱電機株式会社 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH592366A5 (ja) * 1975-06-05 1977-10-31 Ebauches Sa
US4626478A (en) * 1984-03-22 1986-12-02 Unitrode Corporation Electronic circuit device components having integral spacers providing uniform thickness bonding film
US5451813A (en) * 1991-09-05 1995-09-19 Rohm Co., Ltd. Semiconductor device with lead frame having different thicknesses
US5216277A (en) * 1991-10-31 1993-06-01 National Semiconductor Corporation Lead frames with location eye point markings
JPH05291467A (ja) * 1992-04-08 1993-11-05 Hitachi Ltd リードフレームおよび半導体装置
JP5122172B2 (ja) * 2007-03-30 2013-01-16 ローム株式会社 半導体発光装置
JP2015056540A (ja) * 2013-09-12 2015-03-23 株式会社東芝 半導体装置及びその製造方法
US20150268261A1 (en) * 2014-03-18 2015-09-24 Trw Automotive U.S. Llc Circuit mounting apparatus and method using a segmented lead-frame
JP7012489B2 (ja) * 2017-09-11 2022-01-28 ローム株式会社 半導体装置
CN111341747A (zh) * 2018-12-19 2020-06-26 恩智浦美国有限公司 用以改进爬电距离的引线缩短

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006179760A (ja) 2004-12-24 2006-07-06 Yamaha Corp 半導体パッケージ、および、これに使用するリードフレーム
JP2008211041A (ja) 2007-02-27 2008-09-11 Rohm Co Ltd 半導体装置、リードフレームおよび半導体装置の製造方法
JP2012064855A (ja) 2010-09-17 2012-03-29 Toshiba Corp 半導体装置
JP2012044208A (ja) 2011-10-21 2012-03-01 Mitsubishi Electric Corp パワー半導体モジュール
JP2015090965A (ja) 2013-11-07 2015-05-11 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
US20200395259A1 (en) 2020-12-17
JP2020202311A (ja) 2020-12-17

Similar Documents

Publication Publication Date Title
US8537550B2 (en) Wiring board and power conversion device
US8203848B2 (en) Circuit device and method of manufacturing the same
US20100148328A1 (en) Power quad flat no-lead semiconductor die packages with isolated heat sink for high-voltage, high-power applications, systems using the same, and methods of making the same
US10242961B2 (en) Semiconductor device
JP6308300B2 (ja) 半導体装置
JP7137558B2 (ja) 半導体装置
US10068819B2 (en) Semiconductor device
US10398036B2 (en) Semiconductor device
JP2006253516A (ja) パワー半導体装置
JP6226068B2 (ja) 半導体装置
JP6244272B2 (ja) 半導体装置
JP2015056638A (ja) 半導体装置およびその製造方法
JP6607077B2 (ja) 半導体装置
JP6460266B2 (ja) 半導体装置
JP7183964B2 (ja) 半導体装置
JP5285347B2 (ja) 回路装置
JP6653199B2 (ja) 半導体装置
JP2007027404A (ja) 半導体装置
US9161479B2 (en) Power module package and method for manufacturing the same
KR101983165B1 (ko) 반도체 패키지
JP6384270B2 (ja) 半導体モジュール
US11337306B2 (en) Semiconductor device
WO2024128062A1 (ja) 半導体装置
KR101463074B1 (ko) 리드리스 패키지
WO2024157752A1 (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210825

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221025

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221107

R151 Written notification of patent or utility model registration

Ref document number: 7183964

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151