JP7182177B2 - 薄膜形成方法 - Google Patents

薄膜形成方法 Download PDF

Info

Publication number
JP7182177B2
JP7182177B2 JP2019096597A JP2019096597A JP7182177B2 JP 7182177 B2 JP7182177 B2 JP 7182177B2 JP 2019096597 A JP2019096597 A JP 2019096597A JP 2019096597 A JP2019096597 A JP 2019096597A JP 7182177 B2 JP7182177 B2 JP 7182177B2
Authority
JP
Japan
Prior art keywords
thin film
gate voltage
carrier
electrode
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019096597A
Other languages
English (en)
Other versions
JP2020191394A (ja
Inventor
愛 池田
芳孝 谷保
秀樹 山本
勉 野島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Nippon Telegraph and Telephone Corp
Original Assignee
Tohoku University NUC
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC, Nippon Telegraph and Telephone Corp filed Critical Tohoku University NUC
Priority to JP2019096597A priority Critical patent/JP7182177B2/ja
Publication of JP2020191394A publication Critical patent/JP2020191394A/ja
Application granted granted Critical
Publication of JP7182177B2 publication Critical patent/JP7182177B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E40/00Technologies for an efficient electrical power generation, transmission or distribution
    • Y02E40/60Superconducting electric elements or equipment; Power systems integrating superconducting elements or equipment

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Weting (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、銅を含む酸化物の薄膜を形成する薄膜形成方法に関する。
アルカリ土類金属(A=Ca,Sr,Ba)-銅(Cu)-酸素(O)からなり、ACuO2の組成式を持つ化合物は、銅酸化物高温超伝導体の母物質の1つとして知られている。この物質は、図3に示すよう、アルカリ土類金属による層を挟むCuO2の原子層が無限に積み重なる結晶構造を持つことから、無限層銅酸化物と呼ばれる。
理論計算ならびに経験則によれば、銅酸化物は共通してCuO2面に電子もしくはホールをドープすることによって金属化して超伝導を示すようになる。特に、無限層銅酸化物は、銅酸化物超伝導体の中で最も単純な結晶構造を持つことから、ホールもしくは電子ドープ制御に対する本質的な知見が得られることが期待される。さらに、この制御性が確立した場合、無限層銅酸化物は、この物性を利用した超伝導材料・デバイスとしての応用も期待される。しかしながら、無限層銅酸化物は、超伝導体として最適なキャリアの種類(電子かホールか)、およびキャリアのドープ量が未だ明確になっていない。
この酸化物に電気伝導性を持たせる技術として、CuO2面内の酸素欠損を極限までなくした上で、アルカリ土類金属による層に過剰な酸素を取り込むことにより、ホールキャリアを導入する方法がある(非特許文献1参照)。また、上記物質に電気伝導性を持たせる方法として、アルカリ土類金属の元素位置を価数の違う希土類元素(RE=La,Nd)で置き換えて電子キャリアを導入する方法がある(非特許文献2参照)。
上述した方法において、キャリアドープした無限層銅酸化物の薄膜を形成するためには、組成比の精密制御が可能な分子線エピタキシー(MBE)法などの物理的堆積法が主として用いられてきた。この場合、薄膜の厚さの違いによる性能を評価する際、厚さ毎にキャリアドープした無限層銅酸化物の薄膜を作製することになる。
D. Di Castro et al., "High-Tc Superconductivity at the Interface between the CaCuO2 and SrTiO3 Insulating Oxides", Physical Review Letters, PRL 115, 147001, 2015. Y. Krockenberger et al., "Molecular Beam Epitaxy and Transport Properties of Infinite-Layer Sr0.90La0.10CuO2 Thin Films", Applied Physics Express, vol. 5, no. 4, 043101, 2012.
前述したように、超伝導材料・デバイスなどへの応用のためには、キャリアドープした無限層銅酸化物の薄膜の作製で、第1に、広範なキャリアドーピング量を正確に制御することが重要となる。例えば、元素置換による不純物ドーピングでは、ドーパントとして用いる金属原料の供給量を正確に制御することで、キャリアドーピング量を変えることができる。しかしながら、超低ドーピング量の状態でキャリアドープした無限層銅酸化物の薄膜の作製は、原料の供給量を制御することが技術的に困難である。また、元素置換では、固溶限界を超えるキャリアドーピングは不可能である。
また、キャリアドープした無限層銅酸化物の薄膜の作製では、キャリアの種類を電子からホールまで変化させることも重要となる。ところが、元素置換による不純物ドーピングでは、イオン半径の大きさの違いなど化学的な制約により、ドーパントの選定に大きな制限がある。また、この技術では、適当な置換元素がないため、結晶性を保ったまま電子からホールへ(あるいはホールから電子へ)キャリアの種類を変化させることができない系が多々あり、銅酸化物超伝導体がそのひとつである。
また、キャリアドープした無限層銅酸化物の薄膜の作製では、同一組成で厚さを制御しながら変化させることも重要となる。例えば、電気二重層トランジスタ構造によるキャリアドーピングでは、ドーピング量は薄膜の厚さでも変化する。このため、キャリアドープした無限層銅酸化物のキャリアドーピング量依存性を調べるためには、同一組成で厚さの異なる試料を多数用意することが必要となっていた。しかしながら、厚さのみが異なる同一組成のキャリアドープした無限層銅酸化物の薄膜の作製からデバイス化まで行う過程で、薄膜作製とデバイス化のそれぞれのプロセスで、わずかなランダムな誤差が生じ得る。
上述したように、超伝導材料・デバイスなどへの応用を目的とした、キャリアドープした無限層銅酸化物の薄膜の作製では、超低濃度から超高濃度までキャリアドーピングを行い、ドーピング量を正確に制御すること、同じ物質において結晶性を保ったまま電子からホールへキャリアの符号を変化させる技術、真にある物性のキャリアドーピング量依存性を調べるために、同じ組成、同じデバイスで膜厚だけを変化させることなどの技術が重要となる。
本発明は、以上のような問題点を解消するためになされたものであり、無限層銅酸化物における、厚さ、キャリアの種類、キャリアの濃度の制御がより容易により正確に実施できるようにすることを目的とする。
本発明に係る薄膜形成方法は、ACuO2(A=Ba、Sr、Ca)、または、Aの一部を希土類元素で置換したA1-xxCuO2(Rは希土類元素)を有する化合物から構成された薄膜を形成する第1工程と、薄膜の処理領域の表面に互いに離間してソース電極およびドレイン電極を設ける第2工程と、処理領域の表面に接する状態でイオン液体を配置する第3工程と、ソース電極、ドレイン電極、および薄膜とは離間して、イオン液体に接触するゲート電極を設ける第4工程と、ゲート電極に第1ゲート電圧を印加することで、処理領域をエッチングする第5工程と、ゲート電極に、第1ゲート電圧より低い第2ゲート電圧を印加することで、処理領域にキャリアが導入されたキャリア導入層を形成する第6工程とを備える。
上記薄膜形成方法の一構成例において、第5工程は、ソース電極とドレイン電極との間の抵抗値に対応させて第1ゲート電圧の印加を、例えば一定温度で制御することで、処理領域のエッチング量を制御する。
上記薄膜形成方法の一構成例において、第6工程は、ソース電極とドレイン電極との間の抵抗値に対応させて第2ゲート電圧の印加を制御することで、キャリア導入層におけるキャリア濃度を制御する。
上記薄膜形成方法の一構成例において、第5工程に連続して第6工程を実施し、第6工程は、第5工程でエッチングされた処理領域にキャリア導入層を形成する。
以上説明したように、本発明によれば、処理対象の薄膜の処理領域の表面に、ソース電極、ドレイン電極、イオン液体、およびゲート電極を配置し、ゲート電極に第1ゲート電圧を印加してエッチングし、ゲート電極に、第2ゲート電圧を印加してキャリア導入層を形成するので、無限層銅酸化物における、厚さ、キャリアの種類、キャリアの濃度の制御がより容易により正確に実施できる。
図1Aは、本発明の実施の形態に係る薄膜形成方法の途中工程の薄膜状態を説明するための断面図である。 図1Bは、本発明の実施の形態に係る薄膜形成方法の途中工程の薄膜状態を説明するための断面図である。 図1Cは、本発明の実施の形態に係る薄膜形成方法の途中工程の薄膜状態を説明するための断面図である。 図1Dは、本発明の実施の形態に係る薄膜形成方法の途中工程の薄膜状態を説明するための断面図である。 図1Eは、本発明の実施の形態に係る薄膜形成方法の途中工程の薄膜状態を説明するための断面図である。 図1Fは、本発明の実施の形態に係る薄膜形成方法の途中工程の薄膜状態を説明するための断面図である。 図2は、CaCuO2からなる薄膜101による電気二重層トランジスタ構造で、ゲート電圧の変化に対するソース電極102とドレイン電極103との間の電気抵抗の変化を示す特性図である。 図3は、ACuO2(A=Ca,Sr,Ba)の結晶構造を示す斜視図である。
以下、本発明の実施の形態に係る薄膜形成方法について図1A~図1Fを参照して説明する。
まず、図1Aに示すように、ACuO2(A=Ba、Sr、Ca)、または、Aの一部を希土類元素で置換したA1-xxCuO2(Rは希土類元素)を有する化合物、いわゆる無限層銅酸化物から構成された薄膜101を形成する(第1工程)。薄膜101は、例えば、CaCuO2から構成され、厚さ70nmに形成されている。薄膜101は、例えば、(LaAlO30.3-(SrAl0.5Ta0.530.7の単結晶からなる基板(不図示)の上に、よく知られた分子線エピタキシー(MBE)法により形成することができる。
次に、図1Bに示すように、薄膜101の処理領域101aの表面に互いに離間してソース電極102およびドレイン電極103を設ける(第2工程)。例えば、よく知られた金属堆積技術により堆積した電極となる金属の膜を、公知のリソグラフィー技術およびエッチング技術によりパターニングすることで、ソース電極102およびドレイン電極103が形成できる。
次に、図1Cに示すように、処理領域101aの表面に接する状態でイオン液体104を配置する(第3工程)。イオン液体104は、例えば、N,N-ジエチル-N-メチル-N-(2-メトキシエチル)アンモニウムビス(トリフルオロメタンスルホニル)イミド[N,N-Diethyl-N-methyl-N-(2-methoxyethyl)ammonium bis(trifluoro methanesulfonyl)imide:DEME-TFSI]である。なお、この例では、イオン液体104は、ソース電極102およびドレイン電極103にも接触している。
次に、図1Dに示すように、ソース電極102、ドレイン電極103、および薄膜101とは離間して、イオン液体104に接触するゲート電極105を設ける(第4工程)。
次に、図1Eに示すように、ゲート電極105に第1ゲート電圧を印加する。この第1ゲート電圧の印加により、処理領域101aをエッチングし、図1Fに示すように、処理領域101aにおける薄膜101を薄層化する(第5工程)。この工程では、ソース電極102とドレイン電極103との間の抵抗値を測定しながら、第1ゲート電圧を印加する。また、この工程では、ソース電極102とドレイン電極103との間の抵抗値に対応させ、第1ゲート電圧の印加を、例えば一定温度で制御することで、処理領域101aのエッチング量を制御する。
この後、ゲート電極105に、第1ゲート電圧より低い第2ゲート電圧を印加することで、処理領域101aにキャリアが導入されたキャリア導入層106を形成する(第6工程)。後述するように、エッチングが起きない範囲の第2ゲート電圧印加により、エッチングすることなくキャリアの導入が実施できる。第5工程に連続して第6工程を実施し、第6工程は、第5工程でエッチングされた処理領域101aにキャリア導入層を形成する。この工程では、ソース電極102とドレイン電極103との間の抵抗値を測定しながら、第2ゲート電圧を印加する。また、この工程では、ソース電極102とドレイン電極103との間の抵抗値に対応させ、第2ゲート電圧の印加を制御することで、キャリア導入層106におけるキャリア濃度を制御する。
以下、より詳細に説明する。図2に、初期の厚さ70nmのCaCuO2からなる薄膜101と、ソース電極102、ドレイン電極103、イオン液体104、およびゲート電極105からなる電気二重層トランジスタ構造における、ゲート電圧を変化した場合の、ソース電極102とドレイン電極103との間の電気抵抗の変化を示す。
まず、黒丸で示すように、負の大きなゲート電圧(-5V)により、ソース・ドレイン間の電気抵抗が急激に増大する。-5Vでのゲート電圧印加中における、黒丸から白丸へ変位するソース・ドレイン間の電気抵抗の急激な増大は、処理領域101aにおける薄膜101のエッチングにより、処理領域101aの薄層化が、清浄表面を保ったまま進むことを示す。ゲート電圧印加により、処理領域101aの薄膜101には、キャリアが導入(ドープ)されるが(図1E)、この段階では、処理領域101aの薄膜101の表面の清浄度が低いため、キャリアがドープされる状態が、ソース・ドレイン間の電気抵抗の測定結果には反映されない。
また、上述したソース・ドレイン間の電気抵抗の解析より、ゲート電極105に印加するゲート電圧を-5Vとし、これを146分程度継続することで、処理領域101aにおける薄膜101の厚さを、70nmから59nmへ減少させた。なお、電気化学的エッチングにおけるエッチングレートの指標は、ゲート電圧を印加したときに流れるゲート電流(時間あたりの電気化学反応量)であり、エッチングレートとゲート電流とは、比例関係にある。電気化学的エッチングにおける、エッチング量を制御するパラメータは、ゲート電圧、処理温度、処理時間の3つである。ゲート電流は、処理対象ごとにゲート電圧と処理温度とを固定することで決定され、処理時間を変化(制御)することで、目的とする厚さを得ることができる。図2は、ゲート電圧を+2Vから-5Vまで変化させた結果を示している。ゲート電圧を-5V、処理温度200Kで、処理時間を146分として処理することで、薄膜101の厚さが70nmから59nmまで減少した。上記ゲート電圧および処理温度の条件では、ゲート電流は約10nAとなり、エッチングレートが4.5nm/hと見積もられた。
また、この後のゲート電圧増加(-5Vから+2V)により、白丸で示すように、ソース・ドレイン間の電気抵抗の上昇と下降が起こっていることがわかる。ゲート電圧が-5Vから-2Vまでのソース・ドレイン間の電気抵抗の上昇は、ホールキャリア密度の減少、ゲート電圧が-2Vから+2Vでの電気抵抗の下降は、電子キャリア密度の増加を示していることが分かる。また、ゲート電圧が-2Vの電荷中性点を境に、キャリア導入層106におけるキャリアの種類が、ホールから電子へと連続的に制御されていることがわかる。この段階は、エッチングにより、処理領域101aの薄膜101の表面が清浄になり、キャリアがドープされる状態が、ソース・ドレイン間の電気抵抗の測定結果には反映されるようになる。なお、エッチングにより薄膜101の膜厚が薄くなっているため、全体に、ソース・ドレイン間の電気抵抗が、エッチング前の初期より高くなっている。
上述同様な、エッチング工程およびキャリアドープ工程の繰り返しにより、最終的に原子層の厚さまでの膜厚制御とキャリア制御ができ、無限層銅酸化物を所望とする厚さとし、また、所望とするキャリア濃度とした様々な調査(測定)が、1つの薄膜で実施できる。さらに、実施の形態に係る薄膜形成方法によれば、任意のゲート電圧(キャリア数)からのエッチングを温度調節のみにより実施可能であり、所望のキャリア数と膜厚における物性の評価を、正確かつ効率よく実施することができる。なお、(Ca1-xNdx)CuO2単結晶薄膜を用いた同様な実験後の電子顕微鏡による断面観察により、初期膜厚80nmの上記の単結晶薄膜が、30nm程度まで無限層構造を保ったまま薄膜化していることも実際に確かめられている。また、アルカリ土類元素A、および、希土類元素Rを変えても同様の結果が得られている。
以上に説明したように、本発明によれば、処理対象の薄膜の処理領域の表面に、ソース電極、ドレイン電極、イオン液体、およびゲート電極を配置し、ゲート電極に第1ゲート電圧を印加してエッチングし、ゲート電極に、第2ゲート電圧を印加してキャリア導入層を形成するので、無限層銅酸化物における、厚さ、キャリアの種類、キャリアの濃度の制御がより容易により正確に実施できるようになる。
ところで、電気二重層トランジスタ構造を用い、ゲート電圧印加により発生する電界効果を用いることで、静電的にキャリアをドープする技術は、すでに知られている。この技術は、組成制御法を伴わないキャリアドープ法であるが、キャリアをドープした層の厚さは、この層がもともと持つ電気伝導度によって異なる(電気伝導度が大きいほど薄くなる)という難点があった。
このため、有限な電気伝導度を有する無限層銅酸化物に、上述した電界効果によるキャリアドープを可能にするためには、単純には、酸素欠損のない高品質な単結晶の薄膜を形成し、この薄膜の表面の清浄度を保ったまま、電気二重層トランジスタ構造とすることが重要となる。従来では、表面の清浄度が保たれた酸素欠損のない高品質な単結晶の薄膜の形成工程と、電気二重層トランジスタ構造とする工程とを、個別に行うことになっていた。
上述した従来技術に対し、本発明では、膜厚とキャリアドーピング量を単一の素子構造のみで独立かつ連続的に可変できるので、無限層銅酸化物の薄膜形成、形成した薄膜の評価に要する時間を大幅に削減でき、材料開発の効率化向上につながる。本発明では、電気二重層トランジスタ構造を用いた電気化学的エッチングにより、無限層構造を持つCaCuO2または(Ca1-xNdx)CuO2薄膜の厚さを、清浄表面を保ったまま、連続的に減少させる。従来では、例えば、膜厚による物性の変化を調べる場合、調査対象の膜厚の数だけ薄膜を作製していた。これに対し、本発明によれば、1つの薄膜で、簡便かつ品質を保ったまま、物性の膜厚依存性評価が可能となる。
また、1つの薄膜において、ホール領域から電子領域までキャリアドーピングが可能になったことで、ホール/電子領域でそれぞれ異なるスイッチング温度を有するホールドープ超伝導・絶縁体・電子ドープ超伝導スイッチング素子の作製が可能となる。
対象となる無限層銅酸化物へキャリアドープする従来の方法は、ホールドープでは過剰酸素導入、電子ドープでは希土類元素置換である。このため、従来の方法では、ホールと電子の両極性キャリアドープの効果を調べるには、各々異なった作製プロセスおよび異なった構造の試料を作り分け、これらを比較せざるを得ない。加えて、従来の方法では、上述した資料におけるドープ範囲は限られていた。これに対し、本発明によれば、同一結晶構造をもつ同一厚さの無限層銅酸化物において、ホール領域から電子領域わたるキャリアドープが可能となる。本発明により、初めて無限層銅酸化物の両極性ドーピングが実現された。さらに、両極性ドーピングと電気化学的エッチングによる厚さ制御とを、同じ対象に対して実施した前例はなく、本発明はこれを可能とする新規の技術である。
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。
101…薄膜、101a…処理領域、102…ソース電極、103…ドレイン電極、104…イオン液体、105…ゲート電極、106…キャリア導入層。

Claims (4)

  1. ACuO2(A=Ba、Sr、Ca)、または、Aの一部を希土類元素で置換したA1-xxCuO2(Rは希土類元素)を有する化合物から構成された薄膜を形成する第1工程と、
    前記薄膜の処理領域の表面に互いに離間してソース電極およびドレイン電極を設ける第2工程と、
    前記処理領域の表面に接する状態でイオン液体を配置する第3工程と、
    前記ソース電極、前記ドレイン電極、および前記薄膜とは離間して、前記イオン液体に接触するゲート電極を設ける第4工程と、
    前記ゲート電極に第1ゲート電圧を印加することで、前記処理領域をエッチングする第5工程と、
    前記ゲート電極に、前記第1ゲート電圧より低い第2ゲート電圧を印加することで、前記処理領域にキャリアが導入されたキャリア導入層を形成する第6工程と
    を備える薄膜形成方法。
  2. 請求項1記載の薄膜形成方法において、
    前記第5工程は、前記ソース電極と前記ドレイン電極との間の抵抗値に対応させて前記第1ゲート電圧の印加を制御することで、前記処理領域のエッチング量を制御することを特徴とする薄膜形成方法。
  3. 請求項1または2記載の薄膜形成方法において、
    前記第6工程は、前記ソース電極と前記ドレイン電極との間の抵抗値に対応させて前記第2ゲート電圧の印加を制御することで、前記キャリア導入層におけるキャリア濃度を制御することを特徴とする薄膜形成方法。
  4. 請求項1~3のいずれか1項に記載の薄膜形成方法において、
    前記第5工程に連続して前記第6工程を実施し、
    前記第6工程は、前記第5工程でエッチングされた前記処理領域に前記キャリア導入層を形成する
    ことを特徴とする薄膜形成方法。
JP2019096597A 2019-05-23 2019-05-23 薄膜形成方法 Active JP7182177B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019096597A JP7182177B2 (ja) 2019-05-23 2019-05-23 薄膜形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019096597A JP7182177B2 (ja) 2019-05-23 2019-05-23 薄膜形成方法

Publications (2)

Publication Number Publication Date
JP2020191394A JP2020191394A (ja) 2020-11-26
JP7182177B2 true JP7182177B2 (ja) 2022-12-02

Family

ID=73454016

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019096597A Active JP7182177B2 (ja) 2019-05-23 2019-05-23 薄膜形成方法

Country Status (1)

Country Link
JP (1) JP7182177B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7336789B2 (ja) * 2020-07-03 2023-09-01 日本電信電話株式会社 電気二重層トランジスタ

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5646095A (en) 1991-06-18 1997-07-08 International Business Machines Corporation Selective insulation etching for fabricating superconductor microcircuits
JP2002280629A (ja) 2001-03-21 2002-09-27 Nippon Telegr & Teleph Corp <Ntt> LaSrAlO4単結晶基板の溶解性表面処理方法
JP2011243632A (ja) 2010-05-14 2011-12-01 National Institute Of Advanced Industrial & Technology ペロブスカイト型の複合酸化物をチャンネル層とする電界効果トランジスタ及びその製造方法と、これを利用したメモリ素子
JP6209126B2 (ja) 2013-08-05 2017-10-04 日本特殊陶業株式会社 ヒータ、ガスセンサ素子およびガスセンサ
JP2018113330A (ja) 2017-01-11 2018-07-19 国立研究開発法人理化学研究所 熱電変換素子およびその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06209126A (ja) * 1993-01-12 1994-07-26 Nippon Telegr & Teleph Corp <Ntt> 酸化物超伝導体薄膜の選択エッチング材料及びエッチング方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5646095A (en) 1991-06-18 1997-07-08 International Business Machines Corporation Selective insulation etching for fabricating superconductor microcircuits
JP2002280629A (ja) 2001-03-21 2002-09-27 Nippon Telegr & Teleph Corp <Ntt> LaSrAlO4単結晶基板の溶解性表面処理方法
JP2011243632A (ja) 2010-05-14 2011-12-01 National Institute Of Advanced Industrial & Technology ペロブスカイト型の複合酸化物をチャンネル層とする電界効果トランジスタ及びその製造方法と、これを利用したメモリ素子
JP6209126B2 (ja) 2013-08-05 2017-10-04 日本特殊陶業株式会社 ヒータ、ガスセンサ素子およびガスセンサ
JP2018113330A (ja) 2017-01-11 2018-07-19 国立研究開発法人理化学研究所 熱電変換素子およびその製造方法

Also Published As

Publication number Publication date
JP2020191394A (ja) 2020-11-26

Similar Documents

Publication Publication Date Title
Newns et al. Mott transition field effect transistor
Park et al. Creation of a two-dimensional electron gas at an oxide interface on silicon
US6770534B2 (en) Ultra small size vertical MOSFET device and method for the manufacture thereof
JP5552638B2 (ja) ペロブスカイト型の複合酸化物をチャンネル層とする電界効果トランジスタ及びこれを利用したメモリ素子
JP3513805B2 (ja) モット転移チャネル層を有する電界効果トランジスタ及びその製造方法
US6259114B1 (en) Process for fabrication of an all-epitaxial-oxide transistor
DE19503641A1 (de) Schichtstruktur mit einer Silicid-Schicht, sowie Verfahren zur Herstellung einer solchen Schichtstruktur
CN1138301C (zh) 超导体场效应晶体管制造方法
JP7182177B2 (ja) 薄膜形成方法
JP7336789B2 (ja) 電気二重層トランジスタ
Moon et al. Origin of the Threshold Voltage Shift in a Transistor with a 2D Electron Gas Channel at the Al2O3/SrTiO3 Interface
KR100639990B1 (ko) 급격한 금속-절연체 전이 소자 및 그 제조방법
US20020016030A1 (en) Method for complementary oxide transistor fabrication
TW201919106A (zh) 半導體裝置內之源極/汲極結構的製造方法
JP5633804B2 (ja) ペロブスカイト型の複合酸化物をチャンネル層とする電界効果トランジスタ及びその製造方法と、これを利用したメモリ素子
JP2001168404A (ja) Afmチップを用いた局所変質半導体ybco素子及び超伝導体ybco素子並びにそれらの製造方法
JP3020524B2 (ja) 酸化物超電導素子
CN1627503A (zh) 存储器件及其制造方法
Lee et al. Micron-scale FETs of fully epitaxial perovskite oxides using chemical etching
US20230422633A1 (en) Method of forming a thin film
JP3186035B2 (ja) 電界効果素子用積層薄膜および該積層薄膜を用いた電界効果トランジスター
EP0895512B1 (de) Pin-schichtenfolge auf einem perowskiten
JP2016157875A (ja) 半導体積層構造体及びその製造方法、並びに半導体素子及びその製造方法
Kimura et al. Vertically-stacked Josephson junctions using YbBa/sub 2/Cu/sub 3/O/sub 7-x/as a counter electrode for improving uniformity
JPH0793461B2 (ja) 電界効果型超電導トランジスタ装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20190523

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210824

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221111

R150 Certificate of patent or registration of utility model

Ref document number: 7182177

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150