JP7161950B2 - 基準電流源回路 - Google Patents

Description

本発明はダイオード接続のバイポーラトランジスタを用いた基準電流源回路に関する。

絶対温度比例基準電流源回路はアナログ回路で多く用いられる電流源回路の一つであり、バンドギャップ回路や温度センサーなどに用いられている。従来では、非特許文献１、２や特許文献１にあるように、図５のような構成が用いられている。

従来の絶対温度比例電流を生成する基準電流源回路の原理について図５を用いて説明する。バイポーラトランジスタの特性は、コレクタ電流をＩｃ、正規化エミッタ面積比をｘ、飽和電流をＩｓ、ベース・エミッタ間電圧をＶ_BE、電気素量をｑ、ボルツマン定数をｋ、絶対温度をＴ、熱電圧をＶ_T＝ｋ×Ｔ／ｑ、ベース電流をＩ_B、ベース電流増幅率をβ、エミッタ電流をＩ_Eとすると、以下の関係式（１）が成立する。

ＮＰＮバイポーラトランジスタＱn1のコレクタ電流をＩ_CQn1、ＮＰＮバイポーラトランジスタＱn2のコレクタ電流Ｉ_CQn2、ＮＰＮバイポーラトランジスタＱn1のベース・エミッタ間電圧をＶ_BEQn1、ＮＰＮバイポーラトランジスタＱn2のベース・エミッタ間電圧をＶ_BEQn2、ＮＰＮバイポーラトランジスタＱn1の正規化エミッタ面積比を１、ＮＰＮバイポーラトランジスタＱn2の正規化エミッタ面積比をｙとすると、以下の関係式（２）が成立する。

この式（２）を変形すると、

となる。

式（３）の電圧Ｖ_BEQn1、Ｖ_BEQn2の差分を計算すると、

となる。この式(４)の差分電圧が抵抗Ｒ_Eに印加されるため、抵抗Ｒ_Eに流れる電流、すなわちＮＰＮバイポーラトランジスタＱn2のエミッタ電流Ｉ_EQn2は、以下の式（５）ように表せる。

ここで、Ｉ_CQn１＝Ｉ_CQn2が成立すれば、次式（６）のように絶対温度に比例するエミッタ電流Ｉ_EQn2が得られる。

しかし、実際はベース電流増幅率の影響を受けるため、Ｉ_CQn１＝Ｉ_CQn2は成立しない。

次に、このベース電流増幅率の影響について説明する。ＮＰＮバイポーラトランジスタＱn2のベース電流をＩ_BQn2、各ＮＰＮバイポーラトランジスタのベース電流増幅率をβ_Qnとし、Ｉ_CQn2＋Ｉ_BQn2＝Ｉ_EQn2が成立することと（５）式から、ＮＰＮバイポーラトランジスタＱn2のコレクタ電流Ｉ_CQn2は以下の式（７）のように書き換えられる。

この式（７）を式変形すると、

となる。

ＰＮＰバイポーラトランジスタＱp1、Ｑp2、Ｑp3は、その正規化エミッタ面積比がすべて１で揃い、かつ、そのベース・エミッタ間電圧が等しいので、そのコレクタ電流はすべて等しくなり、そのベース電流もすべて等しくなる。ここで、ＰＮＰバイポーラトランジスタＱp1、Ｑp2、Ｑp3のコレクタ電流をＩ_CQp、ベース電流をＩ_BQpとすると、以下の式（９）の関係が成立する。

各ＰＮＰバイポーラトランジスタのベース電流増幅率をβ_Qpとすると、この式（９）はさらに以下の式（１０）に書き換えられる。

Ｉｏを出力電流とすると、図５よりＩ_CQp＝Ioであるため、この式（１０）は以下の式（１１）に書き換えられる。

この式（１１）に式（８）を代入すると、以下の式（１２）に変形できる。

ＮＰＮバイポーラトランジスタＱn1のコレクタにおけるキルヒホッフの電流則から
Ｉ_CQｐ＝Ｉ_CQn1＋Ｉ_BQn1＋Ｉ_BQn2が成り立つので、ＮＰＮバイポーラトランジスタＱn1のベース電流をＩ_BQn1とすると以下の関係の式（１３）が成立する。

この式（１３）に式（１０）式を代入すると、

となる。この式（１４）を変形すると、

となる。

式（１０）と式（１５）を式（１２）に代入すると、以下に示す絶対温度比例の出力電流Ｉoの式（１６）が導かれる。

Th. J. van Kessel and Ｒ. J. van de Plassche, "Integrated linear basic circuits",Philips Technical Ｒeview, vol.32, pp.1-12, 1971. 浅田邦博・永田穣 監訳、P.Ｒ.グレイ／P.J.フルスト／S.H.レビス／Ｒ.G.メイヤー 共著、「システムLSIのためのアナログ集積回路設計技術（基礎編）（応用編）」培風館、2004年。 米国特許第４，３０８，４９６号

以上のように、図５で説明した従来の基準電流源回路の構成では、式（１６）で明らかなように、出力電流ＩoにＰＮＰバイポーラトランジスタのベース電流増幅率β_QpとＮＰＮバイポーラトランジスタのベース電流増幅率β_Qnが含まれるので、絶対温度比例の出力電流Ｉoがそれらのベース電流増幅率β_Qp、β_Qnのばらつきや温度特性の影響を受けてしまうという問題がある。

本発明の目的は、ベース電流増幅率の影響の無い絶対温度比例電流を生成できるようにした基準電流源回路を提供することである。

上記目的を達成するために、請求項１にかかる発明は、第１のＮＰＮバイポーラトランジスタと第２のＮＰＮバイポーラトランジスタと第３のＮＰＮバイポーラトランジスタと第１の抵抗を有する絶対温度比例電流生成回路と、第１の電圧電流変換回路と、第２の電圧電流変換回路と、第１のカレントミラー回路と、第２のカレントミラー回路と、シンク電流出力端子を備え、前記絶対温度比例電流生成回路は、前記第１のＮＰＮバイポーラトランジスタのベースが前記第２及び第３のＮＰＮバイポーラトランジスタのベースに接続されエミッタが接地され、前記第２のＮＰＮバイポーラトランジスタのベースがコレクタに接続されエミッタが接地され、前記第３のＮＰＮバイポーラトランジスタのエミッタが前記第１の抵抗を介して接地され、前記第１の電圧電流変換回路は、入力端子が前記第１のＮＰＮバイポーラトランジスタのコレクタに接続され、第２の出力端子が前記シンク電流出力端子に接続され、前記第２の電圧電流変換回路は、入力端子が前記第３のＮＰＮバイポーラトランジスタのコレクタに接続され、第２の出力端子が前記シンク電流出力端子に接続され、前記第１のカレントミラー回路は、入力端子が前記第１の電圧電流変換回路の第１の出力端子に接続され、第１の出力端子が前記第１のＮＰＮバイポーラトランジスタのコレクタに接続され、第２の出力端子が前記第２のＮＰＮバイポーラトランジスタのコレクタに接続され、第３の出力端子が前記第３のＮＰＮバイポーラトランジスタのコレクタに接続され、前記第２のカレントミラー回路は、入力端子が前記第２の電圧電流変換回路の第１の出力端子に接続され、第１の出力端子が前記第２のＮＰＮバイポーラトランジスタのコレクタに接続されていることを特徴とする。

請求項２にかかる発明は、請求項１に記載の基準電流源回路において、前記第１、第２、第３のＮＰＮバイポーラトランジスタの正規化エミッタ面積比が、第１のＮＰＮバイポーラトランジスタ：第２のＮＰＮバイポーラトランジスタ：第３のＮＰＮバイポーラトランジスタ＝１：１：ｍに設定され（ｍは正の数）、前記第１のカレントミラー回路の前記入力端子、前記第１の出力端子、前記第２の出力端子、前記第３出力端子の電流比が、入力端子：第１の出力端子：第２の出力端子：第３出力端子＝１：１：１：１に設定され、前記第２のカレントミラー回路の前記入力端子、前記第１の出力端子の電流比が、入力端子：第１の出力端子＝１：３に設定され、前記第１の電圧電流変換回路の前記第１の出力端子、前記第２の出力端子の電流比が、第１の出力端子：第２の出力端子＝１：１に設定され、前記第２の電圧電流変換回路の前記第１の出力端子、前記第２の出力端子の電流比が、第１の出力端子：第２の出力端子＝１：１に設定されている、ことを特徴とする。

請求項３にかかる発明は、第１のＮＰＮバイポーラトランジスタと第２のＮＰＮバイポーラトランジスタと第３のＮＰＮバイポーラトランジスタと第１の抵抗を有する絶対温度比例電流生成回路と、第１の電圧電流変換回路と、第２の電圧電流変換回路と、第１のカレントミラー回路と、第２のカレントミラー回路と、ソース電流出力端子を備え、前記絶対温度比例電流生成回路は、前記第１のＮＰＮバイポーラトランジスタのベースが前記第２及び第３のＮＰＮバイポーラトランジスタのベースに接続されエミッタが接地され、前記第２のＮＰＮバイポーラトランジスタのベースがコレクタに接続されエミッタが接地され、前記第３のＮＰＮバイポーラトランジスタのエミッタが前記第１の抵抗を介して接地され、前記第１の電圧電流変換回路は、入力端子が前記第１のＮＰＮバイポーラトランジスタのコレクタに接続され、前記第２の電圧電流変換回路は、入力端子が前記第３のＮＰＮバイポーラトランジスタのコレクタに接続され、前記第１のカレントミラー回路は、入力端子が前記第１の電圧電流変換回路の第１の出力端子に接続され、第１の出力端子が前記第１のＮＰＮバイポーラトランジスタのコレクタに接続され、第２の出力端子が前記第２のＮＰＮバイポーラトランジスタのコレクタに接続され、第３の出力端子が前記第３のＮＰＮバイポーラトランジスタのコレクタに接続され、第４の出力端子が前記ソース電流出力端子に接続され、前記第２のカレントミラー回路は、入力端子が前記第２の電圧電流変換回路の第１の出力端子に接続され、第１の出力端子が前記第２のＮＰＮバイポーラトランジスタのコレクタに接続され、第２の出力端子が前記ソース電流出力端子に接続されていることを特徴とする。

請求項４にかかる発明は、請求項３に記載の基準電流源回路において、前記第１、第２、第３のＮＰＮバイポーラトランジスタの正規化エミッタ面積比が、第１のＮＰＮバイポーラトランジスタ：第２のＮＰＮバイポーラトランジスタ：第３のＮＰＮバイポーラトランジスタ＝１：１：ｍに設定され（ｍは正の数）、前記第１のカレントミラー回路の前記入力端子、前記第１の出力端子、前記第２の出力端子、前記第３の出力端子、前記第４の出力端子の電流比が、入力端子：第１の出力端子：第２の出力端子：第３の出力端子：第４の出力端子＝１：１：１：１：１に設定され、前記第２のカレントミラー回路の前記入力端子、前記第１の出力端子、前記第２の出力端子の電流比が、入力端子：第１の出力端子：第２の出力端子＝１：３：１に設定されている、ことを特徴とする。

本発明によれば、第１、第２、第３のＮＰＮバイポーラトランジスタのコレクタ電流を等しくし、ベース電流も等しくできる。また、第１のカレントミラー回路の第１、第２、第３の出力端子の電流を第１、第２、第３のＮＰＮバイポーラトランジスタのコレクタ電流と等しくできる。また、第２のカレントミラー回路の第１、第２の出力端子の電流を第１、第２、第３のＮＰＮバイポーラトランジスタのベース電流と等しくできる。また、第１の電流電圧変換回路の第２の出力端子の電流を第１、第２、第３のＮＰＮバイポーラトランジスタのコレクタ電流と等しくできる。さらに、第２の電流電圧変換回路の第２の出力端子の電流を第１、第２、第３のＮＰＮバイポーラトランジスタのベース電流と等しくできる。

よって、第１の電圧電流変換回路の第２の出力端子の電流と第２の電圧電流変換回路の第２の出力端子の電流を合成することで、第１の抵抗に流れる電流と等しい電流をシンク電流出力端子から出力させることができる。また、第１のカレントミラー回路の第４の出力端子の電流と第２のカレントミラー回路の第２の出力端子の電流を合成することで、第１の抵抗に流れる電流と等しい電流をソース電流出力端子から出力させることができる。このため、第１、第２、第３のバイポーラトランジスタのベース電流増幅率の影響のない絶対温度比例電流を、シンク電流出力端子やソース電流出力端子から基準電流として出力させることができる。

本発明の絶対温度比例の基準電流源回路のブロック図である。 本発明の基準電流源回路の具体的回路の回路図である。 絶対温度比例の基準電流源回路の特性を示すグラフである。 絶対温度比例の基準電流源回路の特性の線形性を示すグラフである。 絶対温度比例の基準電流源回路の従来の回路図である。

図１に本発明の基準電流源回路の原理構成を示す。１０は絶対温度比例電流生成回路であり、ＮＰＮバイポーラトランジスタＱn1a、Ｑn2a、Ｑn3_aと抵抗Ｒ1aからなる。ＮＰＮバイポーラトランジスタＱn1aはベースがＮＰＮバイポーラトランジスタＱn2a、Ｑn3aのベースに接続されエミッタが接地されている。そして、ＮＰＮバイポーラトランジスタＱn2aはベースとコレクタが接続されエミッタが接地されている。ＮＰＮバイポーラトランジスタＱn3aはエミッタが抵抗Ｒ1aを介して接地されている。

２０は第１の電圧電流変換回路であり、入力端子Ｉ２１、第１の出力端子Ｏ２１、第２の出力端子Ｏ２２を備え、入力端子Ｉ２１がＮＰＮバイポーラトランジスタＱn1aのコレクタに接続されている。

３０は第２の電圧電流変換回路であり、入力端子Ｉ３１、第１の出力端子Ｏ３１、第２の出力端子Ｏ３２を備え、入力端子Ｉ３１がＮＰＮバイポーラトランジスタＱn3aのコレクタに接続されている。

４０は第１のカレントミラー回路であり、入力端子Ｉ４１、第１の出力端子Ｏ４１、第２の出力端子Ｏ４２、第３の出力端子Ｏ４３、第４の出力端子Ｏ４４を備える。そして、入力端子Ｉ４１は第１の電圧電流変換回路２０の第１の出力端子Ｏ２１に接続され、第１の出力端子Ｏ４１がＮＰＮバイポーラトランジスタＱn1aのコレクタに接続され、第２の出力端子Ｏ４２がＮＰＮバイポーラトランジスタＱn2aのコレクタに接続され、第３の出力端子Ｏ４３がＮＰＮバイポーラトランジスタＱn3aのコレクタに接続されている。

５０は第２のカレントミラー回路であり、入力端子Ｉ５１、第１の出力端子Ｏ５１、第２の出力端子Ｏ５２を備える。そして、入力端子Ｉ５１は第２の電圧電流変換回路３０の第１の出力端子Ｏ３１に接続され、第１の出力端子Ｏ５１がＮＰＮバイポーラトランジスタＱn2aのコレクタに接続されている。

６０はシンク電流Ｉ_NOUT1を吸い込むシンク電流出力端子であり、第１の電圧電流変換回路２０の第２の出力端子Ｏ２２と第２の電圧電流変換回路３０の第２の出力端子Ｏ３２に接続されている。

７０はソース電流Ｉ_POUT1を吐き出すソース電流出力端子であり、第１のカレントミラー回路４０の第４の出力端子Ｏ４４と第２のカレントミラー回路５０の第２の出力端子Ｏ５２に接続されている。

図２に基準電流源回路の具体的回路を示す。絶対温度比例電流生成回路１０において、各ＮＰＮバイポーラトランジスタＱn1a、Ｑn2a、Ｑn3aの正規化エミッタ面積比は、Ｑn1a：Ｑn2a：Ｑn3a＝１：１：ｍに設定されている（ｍは正の数）。

第１の電圧電流変換回路２０は、ゲートが入力端子Ｉ２１に接続され、ソースが接地されたＮＭＯＳトランジスタＭn1a、Ｍn2aを有する。ＮＭＯＳトランジスタＭn1aのドレインは第１の出力端子Ｏ２１に接続され、ＮＭＯＳトランジスタＭn2aのドレインは第２の出力端子Ｏ２２に接続されている。ＮＭＯＳトランジスタＭn1a、Ｍn2aのサイズ比（Ｗ／Ｌ）は、Ｍn1a：Ｍn2a＝１：１に設定されている。つまり、端子Ｏ２１、Ｏ２２の電流比がＯ２１：Ｏ２２＝１：１に設定されている。

第２の電圧電流変換回路３０は、ゲートが入力端子Ｉ３１に接続され、ソースが接地されたＮＭＯＳトランジスタＭn1b、Ｍn2bを有する。ＮＭＯＳトランジスタＭn1bのドレインは第１の出力端子Ｏ３１に接続され、ＮＭＯＳトランジスタＭn2bのドレインは第２の出力端子Ｏ３２に接続されている。ＮＭＯＳトランジスタＭn1b、Ｍn2bのサイズ比（Ｗ／Ｌ）は、Ｍn1b：Ｍn2b＝１：１に設定されている。つまり、端子Ｏ３１、Ｏ３２の電流比がＯ３１：Ｏ３２＝１：１に設定されている。

第１のカレントミラー回路４０は、ＰＭＯＳトランジスタＭp1a、Ｍp2a、Ｍp3a、Ｍp4a、Ｍp5aを備える。ＰＭＯＳトランジスタＭp1a、Ｍp2a、Ｍp3a、Ｍp4a、Ｍp5aは、そのゲートがＰＭＯＳトランジスタＭp1aのドレインに接続されている。ＰＭＯＳトランジスタＭp1aのドレインは入力端子Ｉ４１に、ＰＭＯＳトランジスタＭp2aのドレインは第１の出力端子Ｏ４１に、ＰＭＯＳトランジスタＭp3aのドレインは第２の出力端子Ｏ４２に、ＰＭＯＳトランジスタＭp4aのドレインは第３の出力端子Ｏ４３に、ＰＭＯＳトランジスタＭp5aのドレインは第４の出力端子Ｉ４４に、それぞれ出力されている。ＰＭＯＳトランジスタＭp1a、Ｍp2a、Ｍp3a、Ｍp4a、Ｍp5aのソースには電源電圧ＶＤＤが印加している。そして、ＰＭＯＳトランジスタＭp1a、Ｍp2a、Ｍp3a、Ｍp4a、Ｍp5aのサイズ比（Ｗ／Ｌ）は、Ｍp1a：Ｍp2a：Ｍp3a：Ｍp4a：Ｍp5a＝１：１：１：１：１に設定されている。つまり、端子Ｉ４１、Ｏ４１～Ｏ４４の電流比が、Ｉ４１：Ｏ４１：Ｏ４２：Ｏ４３：Ｏ４４＝１：１：１：１：１に設定されている。

第２のカレントミラー回路５０は、ＰＭＯＳトランジスタＭp1b、Ｍp2b、Ｍp3bを備える。ＰＭＯＳトランジスタＭp1b、Ｍp2b、Ｍp3bは、そのゲートがＰＭＯＳトランジスタＭp1bのドレインに接続されている。ＰＭＯＳトランジスタＭp1bのドレインは入力端子Ｉ５１に、ＰＭＯＳトランジスタＭp2bのドレインは第１の出力端子Ｏ５１に、ＰＭＯＳトランジスタＭp3bのドレインは第２の出力端子Ｏ５２に、それぞれ出力されている。ＰＭＯＳトランジスタＭp1b、Ｍp2b、Ｍp3bのソースには電源電圧ＶＤＤが印加している。そして、ＰＭＯＳトランジスタＭp1b、Ｍp2b、Ｍp3bのサイズ比（Ｗ／Ｌ）は、Ｍp1b：Ｍp2b：Ｍp3b＝１：３：１に設定されている。つまり、端子Ｉ５１、Ｏ５１、Ｏ５２の電流比が、Ｉ５１：Ｏ５１：Ｏ５２＝１：３：１に設定されている。

ここで、ＮＰＮバイポーラトランジスタＱn1aのコレクタ電流をＩ_CQn1a、ＮＭＯＳトランジスタＭn1aの電圧電流変換率をｇ_mn1a、ＮＭＯＳトランジスタＭp2aの出力抵抗を
ｒ_Op2a、ＮＰＮバイポーラトランジスタＱn1aの出力抵抗をｒ_OQn1aとすると、ＰＭＯＳトランジスタＭp2aのドレイン電流Ｉ_Dmp2aは、以下の式（１７）ように表せる。

この式（１７）を変形すると、以下の式（１８）ように表せる。

ここで、ｇ_ｍn1a・ｒ_OQn1a・ｒ_Op2a ／(ｒ_OQn1a＋ｒ_Op2a）>>１であるため、上記の式（１８）は以下の式（１９）ように表せる。

ＰＭＯＳトランジスタＭp1a、Ｍp2a、Ｍp3a、Ｍp4a、Ｍp5aのサイズ比（Ｗ／Ｌ）がＭp1a：Ｍp2a：Ｍp3a：Ｍp4a：Ｍp5a＝１：１：１：１：１であることと（１９）式から、ＰＭＯＳトランジスタＭp1aのドレイン電流をＩ_Dmp1a、ＰＭＯＳトランジスタＭp3aのドレイン電流をＩ_Dmp3a、ＰＭＯＳトランジスタＭp4aのドレイン電流をＩ_Dmp4a、ＰＭＯＳトランジスタＭp5aのドレイン電流をＩ_Dmp5aとすると、以下の式（２０）の関係が得られる。

ＮＰＮバイポーラトランジスタＱn1a、Ｑn2aの正規化エミッタ面積比は１で揃い、かつ、ベース・エミッタ間電圧が等しいので、ＮＰＮバイポーラトランジスタＱn2aのコレクタ電流をＩ_CQn2aとすると、Ｉ_CQn1a＝Ｉ_CQn2aが成立する。このことから、上記の式（２０）は以下の式（２１）に書き換えられる。

ＮＰＮバイポーラトランジスタＱn1aのベース電流をＩ_BQn1a、ＮＰＮバイポーラトランジスタＱn2aのベース電流をＩ_BQn2a、ＮＰＮバイポーラトランジスタＱn3aのベース電流をＩ_BQn3a、各ＮＰＮバイポーラトランジスタのベース電流増幅率をβnとすると、以下の式（２２）の関係が成り立つ。

ＰＭＯＳトランジスタＭp1b、Ｍp2b、Ｍp3bのサイズ比（Ｗ／Ｌ）がＭp1b：Ｍp2b：Ｍp3b＝１：３：１であることから、ＮＭＯＳトランジスタＭn1bの電圧電流変換率をｇ_mn1b、ＮＰＮバイポーラトランジスタＱn3aの電圧電流変換率をｇ_mQn3a、ＮＰＮバイポーラトランジスタＱn3aの出力抵抗をｒ_OQn3a、ＭＯＳトランジスタＭp4aの出力抵抗をｒ_Op4aとすると、ＰＭＯＳトランジスタＭp4aのドレイン電流Ｉ_Dmp4aとＮＰＮバイポーラトランジスタＱn3aのコレクタ電流Ｉ_CQn3aの間には、以下に示す式（２３）の関係が成立する。

なお、Ｒ_OQn3a＝（１＋ｇ_mQn3a・Ｒ1a）ｒ_OQn3aである。
３βn・ｇ_mn1b・Ｒ_OQn3a・ｒ_Op4a ／（Ｒ_OQn3a＋ｒ_Op4a）>>１であるため、式（２３）は以下の式（２４）のように変形できる。

式（２１）と式（２２）と式（２４）から、以下に示す式（２５）の関係式が得られる。

上記式（２５）より、３つのＮＰＮバイポーラトランジスタＱn1a、Ｑn2a、Ｑn3aは、そのベース電流が等しいことと、そのコレクタ電流が等しいことが分かったので、以後、３つのＮＰＮバイポーラトランジスタＱn1a、Ｑn2a、Ｑn3aのベース電流はＩ_BQn、コレクタ電流はＩ_CQnと表記する。

ＰＭＯＳトランジスタＭp2bのドレイン電流をＩ_Dmp2bとすると、ＮＰＮバイポーラトランジスタＱn2aのコレクタにおけるキルヒホッフの電流則から
Ｉ_Dmp3a＋Ｉ_Dmp2b＝Ｉ_CQn＋３Ｉ_BQnが成り立つので、式（２１）式から、以下の式（２６）の関係が得られる。

ＰＭＯＳトランジスタＭp1b、Ｍp2b、Ｍp3bのサイズ比(Ｗ／Ｌ)が、Ｍp1b：Ｍp2b：Ｍp3b＝１：３：１であることと式（２６）から、ＰＭＯＳトランジスタＭp1bのドレイン電流Ｉ_Dmp1b、ＰＭＯＳトランジスタＭp3bのドレイン電流Ｉ_Dmp3bは、以下の式（２７）のように表せる。

式（２１）と式（２５）式より、ソース出力電流Ｉ_POUT1＝Ｉ_Dmp5a＋Ｉ_Dmp3bは以下の式（２８）ように表せ、絶対温度比例電流生成回路１０のＮＰＮトランジスタのコレクタ電流とベース電流の和であることがわかる。

ＮＭＯＳトランジスタＭn1a、Ｍn2aのサイズ比(Ｗ／Ｌ)がＭn1a：Ｍn2a＝１：１であることと、ＮＭＯＳトランジスタＭn1b、Ｍn2bのサイズ比(Ｗ／Ｌ)がＭn1b：Ｍn2b＝１：１であることと、ＮＰＮバイポーラトランジスタＱn1aのコレクタにおけるキルヒホッフの電流則からＩ_Dmn1a＝Ｉ_Dmp1aであることと、ＮＰＮバイポーラトランジスタＱn3aのコレクタにおけるキルヒホッフの電流則からＩ_Dmn1b＝Ｉ_Dmp1bであることと、それに式（２１）と式（２５）と式（２７）から、ＮＭＯＳトランジスタＭn1aのドレイン電流をＩ_Dmn1a、ＮＭＯＳトランジスタＭn2aのドレイン電流をＩ_Dmn2a、ＮＭＯＳトランジスタＭn1bのドレイン電流をＩ_Dmn1b、ＮＭＯＳトランジスタＭn2bのドレイン電流をＩ_Dmn2bとすると、シンク出力電流Ｉ_NOUT1＝Ｉ_Dmn2a＋Ｉ_Dmn2bもまた以下の式（２９）ように表される。

ＮＰＮバイポーラトランジスタＱn2aとＮＰＮバイポーラトランジスタＱn3aに式（２）から式（６）の展開を当てはめると、抵抗Ｒ1aに流れる電流、すなわち、ＮＰＮバイポーラトランジスタＱn3aのエミッタ電流Ｉ_EQn3aは以下の式（３０）ように表せる。

Ｉ_EQn3a＝Ｉ_CQn3a＋Ｉ_BQn3a＝Ｉ_CQn＋Ｉ_BQnであることから、式（２８）と式（２９）は、式（３０）を用いて以下の式（３１）と式（３２）のように表せる。

（３１）式と（３２）式より、バイポーラトランジスタのベース電流増幅率の影響の無い絶対温度比例電流を実現できていることが証明された。

このように本発明では、ＮＰＮバイポーラトランジスタＱn1a、Ｑn2a、Ｑn3aのコレクタ電流が等しくなり、ベース電流も等しくなる。また、第１のカレントミラー回路４０の出力端子Ｏ４１、Ｏ４２、Ｏ４３の電流がＮＰＮバイポーラトランジスタＱn1a、Ｑn2a、Ｑn3aのコレクタ電流と等しくなる。また、第２のカレントミラー回路５０の出力端子Ｏ５１、Ｏ５２の電流がＮＰＮバイポーラトランジスタＱn1a、Ｑn2a、Ｑn3aのベース電流と等しくなる。また、第１の電流電圧変換回路２０の出力端子Ｏ２１、Ｏ２２の電流がＮＰＮバイポーラトランジスタＱn1a、Ｑn2a、Ｑn3aのコレクタ電流と等しくなる。また、第２の電流電圧変換回路３０の出力端子Ｏ３１、Ｏ３２の電流がＮＰＮバイポーラトランジスタＱn1a、Ｑn2a、Ｑn3aのベース電流と等しくなる。さらに、抵抗Ｒ1aに流れるＮＰＮバイポーラトランジスタＱn3aのエミッタ電流はＮＰＮバイポーラトランジスタＱn3aのベース電流とコレクタ電流を加算したものである。

よって、第１の電圧電流変換回路２０の第２の出力端子Ｏ２２の電流と第２の電圧電流変換回路３０の第２の出力端子Ｏ３２の電流を合成することで、第１の抵抗Ｒ1aに流れる電流と等しい電流をシンク電流出力端子６０から出力させることができる。また、第１のカレントミラー回路４０の第４の出力端子Ｏ４４の電流と第２のカレントミラー回路５０の第２の出力端子Ｏ５２の電流を合成することで、第１の抵抗Ｒ1aに流れる電流と等しい電流をソース電流出力端子７０から出力させることができる。このため、ＮＰＮバイポーラトランジスタＱn1a、Ｑn2a、Ｑn3aのベース電流増幅率の影響のない絶対温度比例電流を、シンク電流出力端子６０やソース電流出力端子７０から基準電流として出力させることができる。

本発明の効果を示すために、シミュレーション結果を図３及び図４に示す。このシミュレーションは図２の実施例と図５の従来例について行ったものである。シミュレーション条件は、ｍ＝５、Ｒ1a＝Ｒ_E＝９ｋΩ、β_Qn＝βn＝３５、β_Qp＝２７である。図３及び図４から、本発明は従来例よりも理想特性に近くかつ線形性がすぐれていることがわかる。

なお、以上説明した実施例は本発明の一つの形態でありこれに限られるものではない。例えば、シンク電流Ｉ_NOUT1のみを出力させる場合は、ソース電流出力端子７０に関係する回路構成は不要である。また、ソース電流Ｉ_POUT1のみを出力させる場合は、シンク電流出力端子６０に関係する回路構成は不要である。さらに、第１及び第２のカレントミラー回路４０、５０はカスコードカレントミラーもしくは定電圧カスコードカレントミラーでも構成できる。

１０：絶対温度比例電流生成回路
２０：第１の電圧電流変換回路
３０：第２の電圧電流変換回路
４０：第１のカレントミラー回路
５０：第２のカレントミラー回路
６０：シンク電流出力端子
７０：ソース電流出力端子

Claims (4)

1. 第１のＮＰＮバイポーラトランジスタと第２のＮＰＮバイポーラトランジスタと第３のＮＰＮバイポーラトランジスタと第１の抵抗を有する絶対温度比例電流生成回路と、第１の電圧電流変換回路と、第２の電圧電流変換回路と、第１のカレントミラー回路と、第２のカレントミラー回路と、シンク電流出力端子を備え、
   前記絶対温度比例電流生成回路は、前記第１のＮＰＮバイポーラトランジスタのベースが前記第２及び第３のＮＰＮバイポーラトランジスタのベースに接続されエミッタが接地され、前記第２のＮＰＮバイポーラトランジスタのベースがコレクタに接続されエミッタが接地され、前記第３のＮＰＮバイポーラトランジスタのエミッタが前記第１の抵抗を介して接地され、
   前記第１の電圧電流変換回路は、入力端子が前記第１のＮＰＮバイポーラトランジスタのコレクタに接続され、第２の出力端子が前記シンク電流出力端子に接続され、
   前記第２の電圧電流変換回路は、入力端子が前記第３のＮＰＮバイポーラトランジスタのコレクタに接続され、第２の出力端子が前記シンク電流出力端子に接続され、
   前記第１のカレントミラー回路は、入力端子が前記第１の電圧電流変換回路の第１の出力端子に接続され、第１の出力端子が前記第１のＮＰＮバイポーラトランジスタのコレクタに接続され、第２の出力端子が前記第２のＮＰＮバイポーラトランジスタのコレクタに接続され、第３の出力端子が前記第３のＮＰＮバイポーラトランジスタのコレクタに接続され、
   前記第２のカレントミラー回路は、入力端子が前記第２の電圧電流変換回路の第１の出力端子に接続され、第１の出力端子が前記第２のＮＰＮバイポーラトランジスタのコレクタに接続されていることを特徴とする基準電流源回路。
2. 請求項１に記載の基準電流源回路において、
   前記第１、第２、第３のＮＰＮバイポーラトランジスタの正規化エミッタ面積比が、第１のＮＰＮバイポーラトランジスタ：第２のＮＰＮバイポーラトランジスタ：第３のＮＰＮバイポーラトランジスタ＝１：１：ｍに設定され（ｍは正の数）、
   前記第１のカレントミラー回路の前記入力端子、前記第１の出力端子、前記第２の出力端子、前記第３出力端子の電流比が、入力端子：第１の出力端子：第２の出力端子：第３出力端子＝１：１：１：１に設定され、
   前記第２のカレントミラー回路の前記入力端子、前記第１の出力端子の電流比が、入力端子：第１の出力端子＝１：３に設定され、
   前記第１の電圧電流変換回路の前記第１の出力端子、前記第２の出力端子の電流比が、第１の出力端子：第２の出力端子＝１：１に設定され、
   前記第２の電圧電流変換回路の前記第１の出力端子、前記第２の出力端子の電流比が、第１の出力端子：第２の出力端子＝１：１に設定されている、
   ことを特徴とする基準電流源回路。
3. 第１のＮＰＮバイポーラトランジスタと第２のＮＰＮバイポーラトランジスタと第３のＮＰＮバイポーラトランジスタと第１の抵抗を有する絶対温度比例電流生成回路と、第１の電圧電流変換回路と、第２の電圧電流変換回路と、第１のカレントミラー回路と、第２のカレントミラー回路と、ソース電流出力端子を備え、
   前記絶対温度比例電流生成回路は、前記第１のＮＰＮバイポーラトランジスタのベースが前記第２及び第３のＮＰＮバイポーラトランジスタのベースに接続されエミッタが接地され、前記第２のＮＰＮバイポーラトランジスタのベースがコレクタに接続されエミッタが接地され、前記第３のＮＰＮバイポーラトランジスタのエミッタが前記第１の抵抗を介して接地され、
   前記第１の電圧電流変換回路は、入力端子が前記第１のＮＰＮバイポーラトランジスタのコレクタに接続され、
   前記第２の電圧電流変換回路は、入力端子が前記第３のＮＰＮバイポーラトランジスタのコレクタに接続され、
   前記第１のカレントミラー回路は、入力端子が前記第１の電圧電流変換回路の第１の出力端子に接続され、第１の出力端子が前記第１のＮＰＮバイポーラトランジスタのコレクタに接続され、第２の出力端子が前記第２のＮＰＮバイポーラトランジスタのコレクタに接続され、第３の出力端子が前記第３のＮＰＮバイポーラトランジスタのコレクタに接続され、第４の出力端子が前記ソース電流出力端子に接続され、
   前記第２のカレントミラー回路は、入力端子が前記第２の電圧電流変換回路の第１の出力端子に接続され、第１の出力端子が前記第２のＮＰＮバイポーラトランジスタのコレクタに接続され、第２の出力端子が前記ソース電流出力端子に接続されていることを特徴とする基準電流源回路。
4. 請求項３に記載の基準電流源回路において、
   前記第１、第２、第３のＮＰＮバイポーラトランジスタの正規化エミッタ面積比が、第１のＮＰＮバイポーラトランジスタ：第２のＮＰＮバイポーラトランジスタ：第３のＮＰＮバイポーラトランジスタ＝１：１：ｍに設定され（ｍは正の数）、
   前記第１のカレントミラー回路の前記入力端子、前記第１の出力端子、前記第２の出力端子、前記第３の出力端子、前記第４の出力端子の電流比が、入力端子：第１の出力端子：第２の出力端子：第３の出力端子：第４の出力端子＝１：１：１：１：１に設定され、
   前記第２のカレントミラー回路の前記入力端子、前記第１の出力端子、前記第２の出力端子の電流比が、入力端子：第１の出力端子：第２の出力端子＝１：３：１に設定され
   いる、
   ことを特徴とする基準電流源回路。
   

Images