JP7158202B2 - スイッチング電源回路及び半導体装置 - Google Patents

Description

本発明は、スイッチング電源回路及び半導体装置に関する。

従来、外部電源からトランジスタに電力が供給されると自動的にトランジスタをオンすることができる（自己起動機能を有する）起動回路を備えるスイッチング電源回路が知られている（例えば、特許文献１参照。）。

特許文献１においては、図６に示すように、ＭＯＳＦＥＴ８３０、コイル８４０、ダイオード８５０、コンデンサ８６０で構成される回路が記載されており、特許文献１に記載されたスイッチング電源回路（以下、従来のスイッチング電源回路８００という）は、ＭＯＳＦＥＴ８３０を駆動させる駆動回路８２１と、駆動回路８２１を介してＭＯＳＦＥＴ８３０のオンオフ動作を制御することによって負荷に供給する電力を制御する制御回路８２２と、制御回路８２２に起動用電圧を供給する起動回路８２３とを備える。

従来のスイッチング電源回路８００において、起動回路８２３は、図７に示すように、ドレイン部Ｄ、ソース部Ｓ及びゲート部Ｇを有し、ドレイン部Ｄが端子ＨＶを介して外部電源ＢＨＶ（図６参照。）と接続されているＭＯＳＦＥＴ９１０と、ＭＯＳＦＥＴ９１０がオンされているときに充電され、制御回路８２２を起動させる起動用電圧Ｖｄｄを生成するコンデンサ９３０と、一方端がＭＯＳＦＥＴ９１０のドレイン部Ｄ及び外部電源ＢＨＶと接続され、他方端がＭＯＳＦＥＴ９１０のゲート部Ｇと接続されている抵抗性のフィールドプレート９４０とを有する。

従来のスイッチング電源回路８００によれば、抵抗性のフィールドプレート９４０を有し、フィールドプレート９４０の一方端がＭＯＳＦＥＴ９１０のドレイン部Ｄ及び外部電源ＢＨＶと接続され、他方端がＭＯＳＦＥＴ９１０のゲート部Ｇと接続されているため、外部電源ＢＨＶからＭＯＳＦＥＴ９１０に電力が供給されると自動的にＭＯＳＦＥＴ９１０をオンすることができる（自己起動機能を有する）。

また、従来のスイッチング電源回路８００によれば、ＭＯＳＦＥＴ９１０が外部電源ＢＨＶと接続されているため、制御回路８２２を起動させる所定の電圧を制御回路８２２自身が生成した後はＭＯＳＦＥＴ９１０をオフにして消費電力を低減することができる。

特開２０１４－１７９６２号公報

しかしながら、従来のスイッチング電源回路８００においては、ＭＯＳＦＥＴ９１０が外部電源ＢＨＶと接続されているため、外部からサージが印加された場合にＭＯＳＦＥＴ９１０の寄生バイポーラトランジスタがオンして過電流による破壊が起こる場合がある、という問題がある。

そこで、本発明は上記した問題を解決するためになされたものであり、自己起動機能を有し、かつ、外部からサージが印加された場合でも破壊が起こり難いスイッチング電源回路及び半導体装置を提供することを目的とする。

［１］本発明のスイッチング電源回路は、負荷に供給する電力を制御する制御回路に起動用電圧を供給する起動回路を備え、前記起動回路は、第１ドレイン部、第１ソース部及び第１ゲート部を有し、前記第１ドレイン部が外部電源と接続されているノーマリーオン型の第１トランジスタと、第２ドレイン部、第２ソース部及び第２ゲート部を有し、前記第１トランジスタと直列に接続されているノーマリーオフ型の第２トランジスタと、一方端が前記第１トランジスタの前記第１ドレイン部及び前記外部電源と接続され、他方端が前記第２トランジスタの前記第２ゲート部と接続されている抵抗とを有することを特徴とする。

［２］本発明のスイッチング電源回路においては、前記抵抗は、前記第１トランジスタ上に配置されたフィールドプレートであることが好ましい。

［３］本発明のスイッチング電源回路においては、前記第１トランジスタは、ジャンクションＦＥＴであることが好ましい。

［４］本発明のスイッチング電源回路において、前記起動回路は、前記第２トランジスタがオンされているときに充電され、前記制御回路を起動させる前記起動用電圧を生成するコンデンサをさらに有することが好ましい。

［５］本発明のスイッチング電源回路において、前記起動回路は、前記第２トランジスタの前記第２ゲート部の電圧をクランプするダイオードをさらに有することが好ましい。

［６］本発明の半導体装置は、負荷に供給する電力を制御する制御回路に起動用電圧を供給する起動回路を備え、前記起動回路は、第１ドレイン部、第１ソース部及び第１ゲート部を有し、前記第１ドレイン部が外部電源と接続されているノーマリーオン型の第１トランジスタと、第２ドレイン部、第２ソース部及び第２ゲート部を有し、前記第１トランジスタと直列に接続されているノーマリーオフ型の第２トランジスタと、前記第１トランジスタ上に配置され、一方端が前記第１トランジスタの前記第１ドレイン部及び前記外部電源と接続され、他方端が前記第２トランジスタの前記第２ゲート部と接続されている抵抗性のフィールドプレートとを有することを特徴とする。

［７］本発明の半導体装置においては、前記第１トランジスタは、ジャンクションＦＥＴであることが好ましい。

［８］本発明の半導体装置において、前記起動回路は、前記第２トランジスタがオンされているときに充電され、前記制御回路を起動させる前記起動用電圧を生成するコンデンサをさらに有することが好ましい。

［９］本発明の半導体装置において、前記起動回路は、前記第２トランジスタの前記第２ゲート部の電圧をクランプするダイオードをさらに有することが好ましい。

［１０］本発明の半導体装置においては、前記第１トランジスタ及び前記第２トランジスタは、同一基板に形成されたものであることが好ましい。

［１１］本発明の半導体装置においては、前記第１トランジスタ、前記第２トランジスタ及び前記ダイオードは、同一基板に形成されたものであることが好ましい。

本発明のスイッチング電源回路及び半導体装置によれば、上記した構成の、第１トランジスタ、第２トランジスタ及び抵抗（フィールドプレート）を有する起動回路を備えるため、外部電源から第１トランジスタ及び第２トランジスタに電力が供給されると自動的に第２トランジスタをオンする（第１トランジスタにも電流が流れる）ことができ（自己起動機能を有する）、かつ、制御回路を起動させる所定の電圧を制御回路自身が生成した後は第２トランジスタをオフにして（第１トランジスタにも電流が流れなくなる）消費電力を低減することができる。

また、本発明のスイッチング電源回路及び半導体装置によれば、起動回路は、第１ドレイン部が外部電源と接続されているノーマリーオン型の第１トランジスタと、第１トランジスタと直列に接続されているノーマリーオフ型の第２トランジスタとを有し、第１トランジスタはジャンクションＦＥＴなどの破壊耐量が大きいトランジスタを使用することができる。従って、外部からサージが印加された場合でも第１トランジスタによって当該サージの影響が抑えられることとなり、第２トランジスタにおいて過電流による破壊が起こり難くなる。

また、本発明のスイッチング電源回路及び半導体装置によれば、ノーマリーオン型の第１トランジスタが外部電源と接続されているため、ジャンクションＦＥＴなどの破壊耐量が大きいトランジスタを第１トランジスタとして使用することができる。その結果、破壊耐量が大きいスイッチング電源回路及び半導体装置とすることができる。

また、本発明のスイッチング電源回路及び半導体装置によれば、起動回路が、第１トランジスタと直列に接続されているノーマリーオフ型の第２トランジスタを有するため、ノーマリーオン型の第１トランジスタに流れる電流をノーマリーオフ型の第２トランジスタで制御することができる。

本発明の半導体装置によれば、フィールドプレートが第１トランジスタ上に配置されているため、第１トランジスタの表面電界を緩和することができ、第１トランジスタの高耐圧化・信頼性の向上を図ることができる。

実施形態に係るスイッチング電源回路１を示す回路図である。なお、符号ＶＰＣ及び符号ＨＧＮＤは端子を示す。 実施形態における起動回路２３を示す回路図である。なお、図２は、図１において破線で囲まれた領域Ａを示す。 実施形態における第１トランジスタ１００の要部拡大平面図である。 実施形態における第１トランジスタ１００の要部拡大断面図である。 変形例における起動回路を示す回路図である。 従来のスイッチング電源回路８００を示す回路図である。図６中、符号８２０は制御部を示し、符号８２４は起動確認回路を示し、符号８２５は起動回路オン／オフ用スイッチを示す。 従来の起動回路８２３を示す回路図である。なお、図７は、図６において破線で囲まれた領域Ｂを示す。また、図７中、符号８２５は起動回路オン／オフ用スイッチを示す。

以下、本発明のスイッチング電源回路及び半導体装置について、図に示す実施形態に基づいて説明する。なお、各図面は模式図であり、必ずしも実際の寸法を厳密に反映したものではない。

［実施形態］
１．実施形態に係るスイッチング電源回路１の構成
実施形態に係るスイッチング電源回路１は、図１に示すように、制御部２０、主スイッチ３０、リアクトル４０、ダイオード５０及びコンデンサ６０とを備える。主スイッチ３０、リアクトル４０及びコンデンサ６０が直列に接続されており、ダイオード５０においては、カソード部側が主スイッチ３０及びリアクトル４０と接続されており、アノード部側が接地されている。主スイッチ３０は適宜のスイッチを用いることができ、実施形態においてはＭＯＳＦＥＴ（Ｍｅｔａｌ―Ｏｘｉｄｅ―Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ―Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を用いる。

実施形態に係るスイッチング電源回路１においては、外部電源１０（高圧直流電源）が、主スイッチ３０と接続されている。また、負荷と接続するための出力端子ＶＰＰが、リアクトル４０及びコンデンサ６０と接続されており、負荷に直流電圧Ｖｐｐを供給する。

制御部２０は、駆動回路２１、制御回路２２、起動回路２３、起動確認回路２４、起動回路オン／オフ用スイッチ２５を備える。起動回路２３は、外部電源１０及び主スイッチ３０と接続されている。
駆動回路２１は、主スイッチ３０のゲート部Ｇに電力を供給することにより主スイッチ３０を駆動させる回路である。
制御回路２２は、駆動回路２１を介して主スイッチ３０のオンオフを制御することにより、出力端子ＶＰＰに接続される負荷に供給する電力を制御する。また、制御回路２２においては、起動した後には、主スイッチ３０のオンオフ制御に必要な電力を制御回路２２自身が生成する。
起動回路２３は、制御回路２２に起動用電圧Ｖｄｄを供給する。起動回路２３の詳細については後述する。
起動確認回路２４は、制御回路２２が起動したかどうか（負荷に供給する電力を生成したかどうか）を確認し、制御回路２２が負荷に供給する電力を生成していないときには、起動回路オン／オフ用スイッチ２５をオフのままにし、制御回路２２が負荷に供給する電力を生成したときには、起動回路オン／オフ用スイッチ２５をオンする制御をする。
起動回路オン／オフ用スイッチ２５としては、適宜のスイッチ（例えば、ＭＯＳＦＥＴ）を用いることができる。

次に、起動回路２３について説明する。
起動回路２３は、図２に示すように、第１トランジスタ１００と、第２トランジスタ２００と、コンデンサ３００と、抵抗（フィールドプレート）４００と、ダイオード５００とを有する。
起動回路２３においては、第１トランジスタ１００と、第２トランジスタ２００と、コンデンサ３００とが直列に接続されている。

制御回路２２へ起動用電圧Ｖｄｄを出力する出力端子は、第２トランジスタ２００及びコンデンサ３００と接続されている。また、起動回路オン／オフ用スイッチ２５は、第２トランジスタ２００の第２ゲート部Ｇ２及び抵抗４００と接続されている。ダイオード５００は、アノード部側が接地されており、カソード部側が第２トランジスタ２００の第２ゲート部Ｇ２及び抵抗４００と接続されている。

第１トランジスタ１００は、第１ドレイン部Ｄ１、第１ソース部Ｓ１及び第１ゲート部Ｇ１を有し、第１ドレイン部Ｄ１が外部電源１０（端子ＨＶ）と接続されているノーマリーオン型のジャンクションＦＥＴである。第１トランジスタ１００は、外部電源１０から供給される高電圧に耐えうる程度の耐圧（比較的高耐圧）を有するトランジスタである。第２トランジスタ２００と外部電源１０との間に、サージによって破壊されにくいジャンクションＦＥＴである第１トランジスタを配置するため、第２トランジスタ２００に直接サージの影響が及ぼされることを防ぐことができる。
第１トランジスタ１００は、第２トランジスタ２００に印加される電圧や起動用電圧Ｖｄｄが所定の電圧値以上にならないように第２トランジスタ２００の第２ドレイン部Ｄ２に印加する電圧をクランプする。従って、第２トランジスタ２００にサージの影響が及びにくくなる。

第２トランジスタ２００は、ＮチャネルのＭＯＳＦＥＴである。第２トランジスタ２００は、第２ドレイン部Ｄ２、第２ソース部Ｓ２及び第２ゲート部Ｇ２を有し、第２トランジスタ２００の第２ドレイン部Ｄ２は、第１トランジスタ１００の第１ソース部Ｓ１と接続されている。
第２トランジスタ２００は、第１トランジスタ１００によってクランプされた電圧に耐えうる程度の比較的低耐圧のトランジスタである。

コンデンサ３００は、第２トランジスタ２００がオンされているときに充電され、制御回路２２を起動させる起動用電圧Ｖｄｄを安定して供給することができる。

抵抗４００は、一方端が第１トランジスタ１００の第１ドレイン部Ｄ１及び外部電源１０（端子ＨＶ）と接続され、他方端が第２トランジスタ２００の第２ゲート部Ｇ２、ダイオード５００のカソード部及び起動回路オン／オフ用スイッチ２５と接続されている。抵抗４００としては、第１トランジスタ１００上に形成された抵抗性のフィールドプレートを用いる。

ダイオード５００は、第２トランジスタ２００の第２ゲート部Ｇ２の電圧をクランプする。

２．実施形態に係るスイッチング電源回路１の動作
次に、実施形態に係るスイッチング電源回路１の動作について、図１及び図２を参照して説明する。
まず、外部電源１０から端子ＨＶを介して起動回路２３に電力が供給される。そして、図２に示すように、第１トランジスタ１００に電力が供給されるとともに、抵抗（フィールドプレート）４００を介して第２トランジスタ２００の第２ゲート部Ｇ２に電力が供給される。このとき、抵抗４００による電圧降下により第２トランジスタ２００の第２ゲート部Ｇ２には比較的小さい電圧が印加される。これにより、第２トランジスタ２００がオンされ、ノーマリーオン型の第１トランジスタ１００、第２トランジスタ２００を介してコンデンサ３００に充電が開始され、充電されたコンデンサ３００から出力端子を介して制御回路２２（図１参照。）に起動用電圧Ｖｄｄを供給する。制御回路２２は起動用電圧Ｖｄｄによって起動し、主スイッチ３０を制御するとともに、制御回路２２自身が主スイッチ３０を制御する電圧を生成する。

制御回路２２自身が主スイッチ３０を制御する電圧を生成したことを起動確認回路２４が検出すると、起動確認回路２４は起動回路オン／オフ用スイッチ２５をオンする信号を起動回路オン／オフ用スイッチ２５に送付する。起動回路オン／オフ用スイッチ２５がオンされると、外部電源１０から抵抗４００を介して第２トランジスタ２００に流れていた電流が起動回路オン／オフ用スイッチ２５を介してアースに流れるため、第２トランジスタ２００がオフになる。従って、第１トランジスタ１００及び第２トランジスタ２００には電流が流れなくなる。なお、制御回路２２は、制御回路２２自身で生成した電力で主スイッチ３０を制御する。

３．実施形態に係る半導体装置１０００の構成
実施形態に係る半導体装置１０００は、実施形態に係るスイッチング電源回路１を構成する半導体装置である。実施形態に係る半導体装置１０００は、図１に示すように、負荷に供給する電力を制御する制御回路２２に起動用電圧Ｖｄｄを供給する起動回路２３を備える。

起動回路２３は、図２に示すように、第１ドレイン部Ｄ１、第１ソース部Ｓ１及び第１ゲート部Ｇ１を有し、第１ドレイン部Ｄ１が端子ＨＶを介して外部電源１０（図１参照。）と接続されているノーマリーオン型の第１トランジスタ１００と、第２ドレイン部Ｄ２、第２ソース部Ｓ２及び第２ゲート部Ｇ２を有し、第１トランジスタ１００と直列に接続されているノーマリーオフ型の第２トランジスタ２００と、第１トランジスタ１００上に配置され、一方端が第１トランジスタ１００の第１ドレイン部Ｄ１及び外部電源１０（図１参照。）と接続され、他方端が接続部材Ｗ（ワイヤ等）を介して第２トランジスタ２００の第２ゲート部Ｇ２と接続されている抵抗性のフィールドプレート４００（図２～図４参照。）とを有する。

第２トランジスタ２００及びダイオード５００は適宜の構成とすることができる。実施形態においては、第１トランジスタ１００、第２トランジスタ２００及びダイオード５００が、同一基板に形成されたものを想定しているが、ディスクリート部品の第２トランジスタ２００及びダイオード５００を取り付けてもよいし、第１トランジスタ１００、第２トランジスタ２００及びダイオード５００のうちの２つが同一基板に形成されたものであってもよい。

第１トランジスタ１００においては、図３及び図４に示すように、平面的に見て、中心部に第１ドレイン部１２０（第１ドレイン部Ｄ１）が形成され、外周部にリング状に第１ソース部１３０（第１ソース部Ｓ１）が形成されており、第１ソース部１３０の一部に他の部分と接続部材Ｗ（ワイヤ等）を介して接続するためのパッドが設けられている。抵抗４００としてのフィールドプレート４００は、第１ドレイン部Ｄ１から外周方向に向かってスパイラル状に形成されている（特に、図３参照。）。なお、第１ゲート部Ｇ１は基板の裏面に形成されている。

第１トランジスタ１００は、図４に示すように、半導体基体１１０と、第１ドレイン部１２０と、第１ソース部１３０と、第１ドレイン部側の第１フィールドプレート１２２と、第１ソース部側の第２フィールドプレート１３２とを備える。

半導体基体１１０は、ｐ型基板１１１と、ｐ型基板１１１上に形成されているｎ型のドリフト層１１２と、ドリフト層１１２の表面の一部に形成された酸化膜１１６と、酸化膜１１６とドリフト層１１２との間に配置され、酸化膜１１６を覆うように形成されているｐ型半導体層１１３とを有する。

酸化膜１１６は、平面的に見てリング状（トポロジー的に中央が空いている適宜の形状）に形成されており、当該リングの中央部分に第１ドレイン部１２０が形成されている。また、酸化膜１１６の外周を囲むように第１ソース部Ｓ１が形成されている。第１ドレイン部１２０と半導体基体１１０とが接する領域、及び、第１ソース部１３０と半導体基体１１０とが接する領域には、それぞれｎ型のコンタクト領域１１４，１１５が形成されている。

第１トランジスタ１００においては、半導体基体１１０の表面上の第１ドレイン部１２０と接する位置から酸化膜１１６上にかけて第１フィールドプレート１２２が形成されている。また、半導体基体１１０の表面上の第１ソース部１３０と接する位置から酸化膜１１６上にかけて第２フィールドプレート１３２が形成されている。これにより、半導体基体１１０の表面の電界をより一層緩和することができる。

４．実施形態に係るスイッチング電源回路１及び半導体装置１０００の効果
実施形態に係るスイッチング電源回路１及び半導体装置１０００によれば、上記した構成の、第１トランジスタ１００、第２トランジスタ２００及び抵抗４００を有する起動回路２３を備えるため、外部電源１０から第１トランジスタ１００に電力が供給されると自動的に第１トランジスタ１００をオンすることができ（自己起動機能を有する）、かつ、制御回路２２を起動させる所定の電圧を制御回路２２自身が生成した後は第１トランジスタ１００をオフにして消費電力を低減することができる。

また、実施形態に係るスイッチング電源回路１及び半導体装置１０００によれば、起動回路２３は、第１ドレイン部Ｄ１が外部電源１０と接続されているノーマリーオン型の第１トランジスタ１００と、第１トランジスタ１００と直列に接続されているノーマリーオフ型の第２トランジスタ２００とを有し、第１トランジスタ１００はジャンクションＦＥＴなどの破壊耐量が大きいトランジスタを使用することができる。従って、外部からサージが印加された場合でも第１トランジスタ１００によって当該サージの影響が抑えられることとなり、第２トランジスタ２００において過電流による破壊が起こり難くなる。

また、実施形態に係るスイッチング電源回路１及び半導体装置１０００によれば、起動回路２３が、第１トランジスタ１００と直列に接続されているノーマリーオフ型の第２トランジスタ２００を有するため、ノーマリーオン型の第１トランジスタ１００に流れる電流をノーマリーオフ型の第２トランジスタ２００で制御することができる。

また、実施形態に係るスイッチング電源回路路１及び半導体装置１０００によれば、第１トランジスタ１００は、破壊耐量が大きいジャンクションＦＥＴであるため、外部からサージが印加された場合でも過電流による破壊が起こり難くなる。

また、実施形態に係るスイッチング電源回路路１及び半導体装置１０００によれば、抵抗４００は、第１トランジスタ１００上に配置されたフィールドプレートであるため、第１トランジスタ１００の表面電界を緩和することができ、第１トランジスタ１００の高耐圧化・信頼性の向上を図ることができる。

また、実施形態に係るスイッチング電源回路１及び半導体装置１０００によれば、起動回路２３は、第２トランジスタ２００がオンされているときに充電され、制御回路２２を起動させる起動用電圧Ｖｄｄを生成するコンデンサ３００を有するため、起動用電圧Ｖｄｄを安定して供給することができる。

また、実施形態に係るスイッチング電源回路１及び半導体装置１０００によれば、起動回路２３は、第２トランジスタ２００の第２ゲート部Ｇ２の電圧をクランプするダイオード５００を有するため、第２トランジスタ２００の第２ゲート部Ｇ２に印加される電圧を所定の値に保つことができる。

また、実施形態に係る半導体装置１０００によれば、第１トランジスタ１００、第２トランジスタ２００及びダイオード５００は、同一基板に形成されたものであるため、構成部品間の距離を短くすることができる。従って、接地面積が少なくて済み、電気機器の小型化の要請に適う半導体装置となる。

以上、本発明を上記の実施形態に基づいて説明したが、本発明は上記の実施形態に限定されるものではない。その趣旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば、次のような変形も可能である。

（１）上記実施形態において記載した構成要素の数、材質、形状、位置、大きさ等は例示であり、本発明の効果を損なわない範囲において変更することが可能である。

（２）上記実施形態においては、実施形態に係るスイッチング電源回路１を、主スイッチ３０、リアクトル４０、ダイオード５０及びコンデンサ６０とを備える降圧型の回路としたが、本発明はこれに限定されるものではない。実施形態に係るスイッチング電源回路１を昇圧型の回路としてもよい。また、上記実施形態においては、実施形態に係るスイッチング電源回路１を非絶縁型の回路としたが、本発明はこれに限定されるものではない。実施形態に係るスイッチング電源回路１を絶縁型の回路としてもよい。

（３）上記実施形態においては、実施形態に係るスイッチング電源回路１を、制御回路２２自身が主スイッチ３０を制御する電圧を生成する回路としたが、本発明はこれに限定されるものではない。起動回路によって制御回路を起動する構成であれば、制御回路以外の箇所で主スイッチ３０を制御する電圧を生成する（又は供給する）適宜の回路としてもよい。

（４）上記実施形態においては、第１トランジスタ１００をジャンクションＦＥＴとしたが、本発明はこれに限定されるものではない。ノーマリーオン型であれば他の構成（例えば、静電誘導型トランジスタＳＩＴ（Ｓｔａｔｉｃ Ｉｎｄｕｃｔｉｏｎ Ｔｒａｎｓｉｓｔｏｒ）のトランジスタであってもよい。

（５）上記実施形態においては、第２トランジスタ２００をＮチャネルＭＯＳＦＥＴとしたが、本発明はこれに限定されるものではない。ノーマリーオフ型であれば他の構成のトランジスタ（例えば、ｐチャネルＭＯＳＦＥＴ、ＩＧＢＴ等）であってもよい。なお、第２トランジスタ２００がＦＥＴ以外の場合には、第２ドレイン部が第２コレクタ部に相当し、第２ソース部が第２エミッタ部に相当する。

（６）上記実施形態においては、リング状の第１ソース部１３０を有する第１トランジスタ１００（図３参照。）を用いたが、本発明はこれに限定されるものではない。リング状の一部が切り欠かれた第１ソース部を有する第１トランジスタ１００を用いてもよい。このとき、第１ソース部の切り欠かれた部分を通して第２トランジスタ２００の第２ゲート部Ｇ２と抵抗４００とを接続する構成としてもよい。

（７）上記実施形態においては、第１トランジスタのみを用いて起動用電圧Ｖｄｄが所定以上の電圧にならないようにしたが、本発明はこれに限定されるものではない。第１トランジスタに加えて、起動用電圧Ｖｄｄの出力端子と第２トランジスタ２００・コンデンサ３００間の配線との間にクランプ用のダイオード５０２をさらに配置することによって起動用電圧Ｖｄｄが所定以上の電圧にならないようにしてもよい（図５参照。）。

１，８００…スイッチング電源回路、１０，ＢＨＶ…外部電源、２０，８２０…制御部、２１，８２１…駆動回路、２２，８２２…制御回路、２３，８２３…起動回路、２４，８２４…起動確認回路、２５，８２５…起動回路オン／オフ用スイッチ、３０,８３０…主スイッチ、４０，８４０…リアクトル（コイル）、５０，８５０…ダイオード、６０，３００，８６０,９３０…コンデンサ、１００…第１トランジスタ、１１０…半導体基体、１１１…ｐ型基板、１１２…ドリフト層、１１３…ｐ型半導体層、１１４…コンタクト領域、１１５…コンタクト領域、１１６…酸化膜、１２０…第１ドレイン部、１２２…第１フィールドプレート、１３０…第１ソース部、１３２…第２フィールドプレート、２００…第２トランジスタ、４００，９４０…抵抗（フィールドプレート）、５００，５０２…ダイオード、８３０，９１０…ＭＯＳＦＥＴ、１０００…半導体装置、Ｄ…ドレイン部、Ｄ１…第１ドレイン部、Ｄ２…第２ドレイン部、Ｇ…ゲート部、Ｇ１…第１ゲート部、Ｇ２…第２ゲート部、Ｓ…ソース部、Ｓ１…第１ソース部、Ｓ２…第２ソース部、ＨＶ…端子、ＶＰＰ…出力端子

Claims (11)

1. 負荷に供給する電力を制御する制御回路に起動用電圧を供給する起動回路を備え、
   前記起動回路は、
   第１ドレイン部、第１ソース部及び第１ゲート部を有し、前記第１ドレイン部が外部電源と接続されているノーマリーオン型の第１トランジスタと、
   第２ドレイン部、第２ソース部及び第２ゲート部を有し、前記第１トランジスタと直列に接続されているノーマリーオフ型の第２トランジスタと、
   一方端が前記第１トランジスタの前記第１ドレイン部及び前記外部電源と直接接続され、他方端が前記第２トランジスタの前記第２ゲート部と接続されている抵抗とを有することを特徴とするスイッチング電源回路。
2. 前記抵抗は、前記第１トランジスタ上に配置されたフィールドプレートであることを特徴とする請求項１に記載のスイッチング電源回路。
3. 前記第１トランジスタは、ジャンクションＦＥＴであることを特徴とする請求項１又は２に記載のスイッチング電源回路。
4. 前記起動回路は、前記第２トランジスタがオンされているときに充電され、前記制御回路を起動させる前記起動用電圧を生成するコンデンサをさらに有することを特徴とする請求項１～３のいずれかに記載のスイッチング電源回路。
5. 前記起動回路は、前記第２トランジスタの前記第２ゲート部の電圧をクランプするダイオードをさらに有することを特徴とする請求項１～４のいずれかに記載のスイッチング電源回路。
6. 負荷に供給する電力を制御する制御回路に起動用電圧を供給する起動回路を備え、
   前記起動回路は、
   第１ドレイン部、第１ソース部及び第１ゲート部を有し、前記第１ドレイン部が外部電源と接続されているノーマリーオン型の第１トランジスタと、
   第２ドレイン部、第２ソース部及び第２ゲート部を有し、前記第１トランジスタと直列に接続されているノーマリーオフ型の第２トランジスタと、
   前記第１トランジスタ上に配置され、一方端が前記第１トランジスタの前記第１ドレイン部及び前記外部電源と直接接続され、他方端が前記第２トランジスタの前記第２ゲート部と接続されている抵抗性のフィールドプレートとを有することを特徴とする半導体装置。
7. 前記第１トランジスタは、ジャンクションＦＥＴであることを特徴とする請求項６に記載の半導体装置。
8. 前記起動回路は、前記第２トランジスタがオンされているときに充電され、前記制御回路を起動させる前記起動用電圧を生成するコンデンサをさらに有することを特徴とする請求項６又は７に記載の半導体装置。
9. 前記起動回路は、前記第２トランジスタの前記第２ゲート部の電圧をクランプするダイオードをさらに有することを特徴とする請求項６～８のいずれかに記載の半導体装置。
10. 前記第１トランジスタ及び前記第２トランジスタは、同一基板に形成されたものであることを特徴とする請求項６～９のいずれかに記載の半導体装置。
11. 前記第１トランジスタ、前記第２トランジスタ及び前記ダイオードは、同一基板に形成されたものであることを特徴とする請求項９に記載の半導体装置。

Images