JP7158202B2 - Switching power supply circuit and semiconductor device - Google Patents

Switching power supply circuit and semiconductor device Download PDF

Info

Publication number
JP7158202B2
JP7158202B2 JP2018145741A JP2018145741A JP7158202B2 JP 7158202 B2 JP7158202 B2 JP 7158202B2 JP 2018145741 A JP2018145741 A JP 2018145741A JP 2018145741 A JP2018145741 A JP 2018145741A JP 7158202 B2 JP7158202 B2 JP 7158202B2
Authority
JP
Japan
Prior art keywords
transistor
circuit
power supply
semiconductor device
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018145741A
Other languages
Japanese (ja)
Other versions
JP2020022297A (en
Inventor
良 神田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2018145741A priority Critical patent/JP7158202B2/en
Publication of JP2020022297A publication Critical patent/JP2020022297A/en
Application granted granted Critical
Publication of JP7158202B2 publication Critical patent/JP7158202B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

本発明は、スイッチング電源回路及び半導体装置に関する。 The present invention relates to a switching power supply circuit and a semiconductor device.

従来、外部電源からトランジスタに電力が供給されると自動的にトランジスタをオンすることができる（自己起動機能を有する）起動回路を備えるスイッチング電源回路が知られている（例えば、特許文献１参照。）。 2. Description of the Related Art Conventionally, a switching power supply circuit is known that includes a starter circuit (having a self-start function) that can automatically turn on a transistor when power is supplied to the transistor from an external power source (see, for example, Patent Document 1). ).

特許文献１においては、図６に示すように、ＭＯＳＦＥＴ８３０、コイル８４０、ダイオード８５０、コンデンサ８６０で構成される回路が記載されており、特許文献１に記載されたスイッチング電源回路（以下、従来のスイッチング電源回路８００という）は、ＭＯＳＦＥＴ８３０を駆動させる駆動回路８２１と、駆動回路８２１を介してＭＯＳＦＥＴ８３０のオンオフ動作を制御することによって負荷に供給する電力を制御する制御回路８２２と、制御回路８２２に起動用電圧を供給する起動回路８２３とを備える。 Patent Document 1 describes a circuit composed of a MOSFET 830, a coil 840, a diode 850, and a capacitor 860, as shown in FIG. The power supply circuit 800) includes a drive circuit 821 for driving the MOSFET 830, a control circuit 822 for controlling the power supplied to the load by controlling the on/off operation of the MOSFET 830 via the drive circuit 821, and a control circuit 822 for starting up. and a starting circuit 823 for supplying voltage.

従来のスイッチング電源回路８００において、起動回路８２３は、図７に示すように、ドレイン部Ｄ、ソース部Ｓ及びゲート部Ｇを有し、ドレイン部Ｄが端子ＨＶを介して外部電源ＢＨＶ（図６参照。）と接続されているＭＯＳＦＥＴ９１０と、ＭＯＳＦＥＴ９１０がオンされているときに充電され、制御回路８２２を起動させる起動用電圧Ｖｄｄを生成するコンデンサ９３０と、一方端がＭＯＳＦＥＴ９１０のドレイン部Ｄ及び外部電源ＢＨＶと接続され、他方端がＭＯＳＦＥＴ９１０のゲート部Ｇと接続されている抵抗性のフィールドプレート９４０とを有する。 In the conventional switching power supply circuit 800, the starting circuit 823 has a drain section D, a source section S and a gate section G, as shown in FIG. ), a capacitor 930 that is charged when the MOSFET 910 is turned on and generates a starting voltage Vdd that starts the control circuit 822, and one end of which is the drain portion D of the MOSFET 910 and an external power supply. It has a resistive field plate 940 connected to BHV and connected at the other end to the gate portion G of MOSFET 910 .

従来のスイッチング電源回路８００によれば、抵抗性のフィールドプレート９４０を有し、フィールドプレート９４０の一方端がＭＯＳＦＥＴ９１０のドレイン部Ｄ及び外部電源ＢＨＶと接続され、他方端がＭＯＳＦＥＴ９１０のゲート部Ｇと接続されているため、外部電源ＢＨＶからＭＯＳＦＥＴ９１０に電力が供給されると自動的にＭＯＳＦＥＴ９１０をオンすることができる（自己起動機能を有する）。 According to the conventional switching power supply circuit 800, it has a resistive field plate 940, one end of the field plate 940 is connected to the drain portion D of the MOSFET 910 and the external power supply BHV, and the other end is connected to the gate portion G of the MOSFET 910. Therefore, when power is supplied to the MOSFET 910 from the external power supply BHV, the MOSFET 910 can be automatically turned on (having a self-starting function).

また、従来のスイッチング電源回路８００によれば、ＭＯＳＦＥＴ９１０が外部電源ＢＨＶと接続されているため、制御回路８２２を起動させる所定の電圧を制御回路８２２自身が生成した後はＭＯＳＦＥＴ９１０をオフにして消費電力を低減することができる。 Further, according to the conventional switching power supply circuit 800, since the MOSFET 910 is connected to the external power supply BHV, after the control circuit 822 itself generates a predetermined voltage for activating the control circuit 822, the MOSFET 910 is turned off to reduce power consumption. can be reduced.

特開２０１４－１７９６２号公報JP 2014-17962 A

しかしながら、従来のスイッチング電源回路８００においては、ＭＯＳＦＥＴ９１０が外部電源ＢＨＶと接続されているため、外部からサージが印加された場合にＭＯＳＦＥＴ９１０の寄生バイポーラトランジスタがオンして過電流による破壊が起こる場合がある、という問題がある。 However, in the conventional switching power supply circuit 800, since the MOSFET 910 is connected to the external power supply BHV, when a surge is applied from the outside, the parasitic bipolar transistor of the MOSFET 910 may turn on and breakage due to overcurrent may occur. , there is a problem.

そこで、本発明は上記した問題を解決するためになされたものであり、自己起動機能を有し、かつ、外部からサージが印加された場合でも破壊が起こり難いスイッチング電源回路及び半導体装置を提供することを目的とする。 SUMMARY OF THE INVENTION Accordingly, the present invention has been made to solve the above-described problems, and provides a switching power supply circuit and a semiconductor device which have a self-starting function and are less likely to be destroyed even when a surge is applied from the outside. The purpose is to

［１］本発明のスイッチング電源回路は、負荷に供給する電力を制御する制御回路に起動用電圧を供給する起動回路を備え、前記起動回路は、第１ドレイン部、第１ソース部及び第１ゲート部を有し、前記第１ドレイン部が外部電源と接続されているノーマリーオン型の第１トランジスタと、第２ドレイン部、第２ソース部及び第２ゲート部を有し、前記第１トランジスタと直列に接続されているノーマリーオフ型の第２トランジスタと、一方端が前記第１トランジスタの前記第１ドレイン部及び前記外部電源と接続され、他方端が前記第２トランジスタの前記第２ゲート部と接続されている抵抗とを有することを特徴とする。 [1] A switching power supply circuit of the present invention includes a starter circuit that supplies a start-up voltage to a control circuit that controls power supplied to a load, and the starter circuit includes a first drain section, a first source section, and a first a normally-on first transistor having a gate portion, the first drain portion being connected to an external power supply; a second drain portion, a second source portion and a second gate portion; a normally-off second transistor connected in series with a transistor; one end connected to the first drain of the first transistor and the external power supply; and the other end connected to the second transistor of the second transistor. It is characterized by having a gate portion and a resistor connected thereto.

［２］本発明のスイッチング電源回路においては、前記抵抗は、前記第１トランジスタ上に配置されたフィールドプレートであることが好ましい。 [2] In the switching power supply circuit of the present invention, it is preferable that the resistor is a field plate arranged on the first transistor.

［３］本発明のスイッチング電源回路においては、前記第１トランジスタは、ジャンクションＦＥＴであることが好ましい。 [3] In the switching power supply circuit of the present invention, it is preferable that the first transistor is a junction FET.

［４］本発明のスイッチング電源回路において、前記起動回路は、前記第２トランジスタがオンされているときに充電され、前記制御回路を起動させる前記起動用電圧を生成するコンデンサをさらに有することが好ましい。 [4] In the switching power supply circuit of the present invention, it is preferable that the start-up circuit further includes a capacitor that is charged when the second transistor is turned on and generates the start-up voltage that starts the control circuit. .

［５］本発明のスイッチング電源回路において、前記起動回路は、前記第２トランジスタの前記第２ゲート部の電圧をクランプするダイオードをさらに有することが好ましい。 [5] In the switching power supply circuit of the present invention, it is preferable that the startup circuit further includes a diode that clamps the voltage of the second gate of the second transistor.

［６］本発明の半導体装置は、負荷に供給する電力を制御する制御回路に起動用電圧を供給する起動回路を備え、前記起動回路は、第１ドレイン部、第１ソース部及び第１ゲート部を有し、前記第１ドレイン部が外部電源と接続されているノーマリーオン型の第１トランジスタと、第２ドレイン部、第２ソース部及び第２ゲート部を有し、前記第１トランジスタと直列に接続されているノーマリーオフ型の第２トランジスタと、前記第１トランジスタ上に配置され、一方端が前記第１トランジスタの前記第１ドレイン部及び前記外部電源と接続され、他方端が前記第２トランジスタの前記第２ゲート部と接続されている抵抗性のフィールドプレートとを有することを特徴とする。 [6] A semiconductor device of the present invention includes a starter circuit that supplies a starter voltage to a control circuit that controls power supplied to a load, the starter circuit comprising a first drain section, a first source section, and a first gate. a normally-on first transistor in which the first drain portion is connected to an external power supply; a second drain portion, a second source portion and a second gate portion; and a normally-off second transistor connected in series with and arranged on the first transistor, one end of which is connected to the first drain of the first transistor and the external power supply, and the other end of which is connected to and a resistive field plate connected to the second gate portion of the second transistor.

［７］本発明の半導体装置においては、前記第１トランジスタは、ジャンクションＦＥＴであることが好ましい。 [7] In the semiconductor device of the present invention, it is preferable that the first transistor is a junction FET.

［８］本発明の半導体装置において、前記起動回路は、前記第２トランジスタがオンされているときに充電され、前記制御回路を起動させる前記起動用電圧を生成するコンデンサをさらに有することが好ましい。 [8] In the semiconductor device of the present invention, it is preferable that the start-up circuit further includes a capacitor that is charged when the second transistor is turned on and generates the start-up voltage for starting the control circuit.

［９］本発明の半導体装置において、前記起動回路は、前記第２トランジスタの前記第２ゲート部の電圧をクランプするダイオードをさらに有することが好ましい。 [9] In the semiconductor device of the present invention, it is preferable that the startup circuit further includes a diode that clamps the voltage of the second gate of the second transistor.

［１０］本発明の半導体装置においては、前記第１トランジスタ及び前記第２トランジスタは、同一基板に形成されたものであることが好ましい。 [10] In the semiconductor device of the present invention, it is preferable that the first transistor and the second transistor are formed on the same substrate.

［１１］本発明の半導体装置においては、前記第１トランジスタ、前記第２トランジスタ及び前記ダイオードは、同一基板に形成されたものであることが好ましい。 [11] In the semiconductor device of the present invention, it is preferable that the first transistor, the second transistor and the diode are formed on the same substrate.

本発明のスイッチング電源回路及び半導体装置によれば、上記した構成の、第１トランジスタ、第２トランジスタ及び抵抗（フィールドプレート）を有する起動回路を備えるため、外部電源から第１トランジスタ及び第２トランジスタに電力が供給されると自動的に第２トランジスタをオンする（第１トランジスタにも電流が流れる）ことができ（自己起動機能を有する）、かつ、制御回路を起動させる所定の電圧を制御回路自身が生成した後は第２トランジスタをオフにして（第１トランジスタにも電流が流れなくなる）消費電力を低減することができる。 According to the switching power supply circuit and the semiconductor device of the present invention, since the startup circuit having the first transistor, the second transistor, and the resistor (field plate) configured as described above is provided, When power is supplied, the second transistor can be automatically turned on (current also flows through the first transistor) (having a self-starting function), and the control circuit itself can supply a predetermined voltage to start the control circuit. After is generated, the second transistor can be turned off (no current flows through the first transistor either) to reduce power consumption.

また、本発明のスイッチング電源回路及び半導体装置によれば、起動回路は、第１ドレイン部が外部電源と接続されているノーマリーオン型の第１トランジスタと、第１トランジスタと直列に接続されているノーマリーオフ型の第２トランジスタとを有し、第１トランジスタはジャンクションＦＥＴなどの破壊耐量が大きいトランジスタを使用することができる。従って、外部からサージが印加された場合でも第１トランジスタによって当該サージの影響が抑えられることとなり、第２トランジスタにおいて過電流による破壊が起こり難くなる。 Further, according to the switching power supply circuit and the semiconductor device of the present invention, the startup circuit includes a normally-on first transistor having a first drain connected to an external power supply, and a normally-on transistor connected in series with the first transistor. and a normally-off second transistor, and the first transistor can be a transistor with high breakdown resistance such as a junction FET. Therefore, even if a surge is applied from the outside, the effect of the surge is suppressed by the first transistor, and breakdown due to overcurrent is less likely to occur in the second transistor.

また、本発明のスイッチング電源回路及び半導体装置によれば、ノーマリーオン型の第１トランジスタが外部電源と接続されているため、ジャンクションＦＥＴなどの破壊耐量が大きいトランジスタを第１トランジスタとして使用することができる。その結果、破壊耐量が大きいスイッチング電源回路及び半導体装置とすることができる。 Further, according to the switching power supply circuit and the semiconductor device of the present invention, since the normally-on first transistor is connected to the external power supply, a transistor having a high breakdown resistance such as a junction FET can be used as the first transistor. can be done. As a result, a switching power supply circuit and a semiconductor device having high breakdown resistance can be obtained.

また、本発明のスイッチング電源回路及び半導体装置によれば、起動回路が、第１トランジスタと直列に接続されているノーマリーオフ型の第２トランジスタを有するため、ノーマリーオン型の第１トランジスタに流れる電流をノーマリーオフ型の第２トランジスタで制御することができる。 Further, according to the switching power supply circuit and the semiconductor device of the present invention, since the startup circuit has the normally-off second transistor connected in series with the first transistor, the normally-on first transistor The flowing current can be controlled by the normally-off second transistor.

本発明の半導体装置によれば、フィールドプレートが第１トランジスタ上に配置されているため、第１トランジスタの表面電界を緩和することができ、第１トランジスタの高耐圧化・信頼性の向上を図ることができる。 According to the semiconductor device of the present invention, since the field plate is arranged on the first transistor, the surface electric field of the first transistor can be alleviated, and the high withstand voltage and reliability of the first transistor can be improved. be able to.

実施形態に係るスイッチング電源回路１を示す回路図である。なお、符号ＶＰＣ及び符号ＨＧＮＤは端子を示す。1 is a circuit diagram showing a switching power supply circuit 1 according to an embodiment; FIG. Note that symbols VPC and HGND indicate terminals. 実施形態における起動回路２３を示す回路図である。なお、図２は、図１において破線で囲まれた領域Ａを示す。4 is a circuit diagram showing a starter circuit 23 in the embodiment; FIG. It should be noted that FIG. 2 shows an area A surrounded by a dashed line in FIG. 実施形態における第１トランジスタ１００の要部拡大平面図である。3 is an enlarged plan view of a main portion of the first transistor 100 in the embodiment; FIG. 実施形態における第１トランジスタ１００の要部拡大断面図である。3 is an enlarged cross-sectional view of a main part of the first transistor 100 in the embodiment; FIG. 変形例における起動回路を示す回路図である。It is a circuit diagram which shows the starting circuit in a modification. 従来のスイッチング電源回路８００を示す回路図である。図６中、符号８２０は制御部を示し、符号８２４は起動確認回路を示し、符号８２５は起動回路オン／オフ用スイッチを示す。1 is a circuit diagram showing a conventional switching power supply circuit 800; FIG. In FIG. 6, reference numeral 820 denotes a control section, reference numeral 824 denotes an activation confirmation circuit, and reference numeral 825 denotes an activation circuit ON/OFF switch. 従来の起動回路８２３を示す回路図である。なお、図７は、図６において破線で囲まれた領域Ｂを示す。また、図７中、符号８２５は起動回路オン／オフ用スイッチを示す。8 is a circuit diagram showing a conventional starter circuit 823; FIG. Note that FIG. 7 shows a region B surrounded by a dashed line in FIG. Further, in FIG. 7, reference numeral 825 denotes a starter circuit ON/OFF switch.

以下、本発明のスイッチング電源回路及び半導体装置について、図に示す実施形態に基づいて説明する。なお、各図面は模式図であり、必ずしも実際の寸法を厳密に反映したものではない。 DESCRIPTION OF THE PREFERRED EMBODIMENTS A switching power supply circuit and a semiconductor device according to the present invention will be described below based on embodiments shown in the drawings. Each drawing is a schematic diagram and does not necessarily strictly reflect actual dimensions.

［実施形態］
１．実施形態に係るスイッチング電源回路１の構成
実施形態に係るスイッチング電源回路１は、図１に示すように、制御部２０、主スイッチ３０、リアクトル４０、ダイオード５０及びコンデンサ６０とを備える。主スイッチ３０、リアクトル４０及びコンデンサ６０が直列に接続されており、ダイオード５０においては、カソード部側が主スイッチ３０及びリアクトル４０と接続されており、アノード部側が接地されている。主スイッチ３０は適宜のスイッチを用いることができ、実施形態においてはＭＯＳＦＥＴ（Ｍｅｔａｌ―Ｏｘｉｄｅ―Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ―Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を用いる。 [Embodiment]
1. Configuration of Switching Power Supply Circuit 1 According to Embodiment
The switching power supply circuit 1 according to the embodiment includes a control section 20, a main switch 30, a reactor 40, a diode 50 and a capacitor 60, as shown in FIG. A main switch 30, a reactor 40, and a capacitor 60 are connected in series. In the diode 50, the cathode side is connected to the main switch 30 and the reactor 40, and the anode side is grounded. An appropriate switch can be used for the main switch 30, and a MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor) is used in the embodiment.

実施形態に係るスイッチング電源回路１においては、外部電源１０（高圧直流電源）が、主スイッチ３０と接続されている。また、負荷と接続するための出力端子ＶＰＰが、リアクトル４０及びコンデンサ６０と接続されており、負荷に直流電圧Ｖｐｐを供給する。 In the switching power supply circuit 1 according to the embodiment, an external power supply 10 (high voltage DC power supply) is connected to a main switch 30 . Also, an output terminal VPP for connecting to a load is connected to the reactor 40 and the capacitor 60 to supply the load with the DC voltage Vpp.

制御部２０は、駆動回路２１、制御回路２２、起動回路２３、起動確認回路２４、起動回路オン／オフ用スイッチ２５を備える。起動回路２３は、外部電源１０及び主スイッチ３０と接続されている。
駆動回路２１は、主スイッチ３０のゲート部Ｇに電力を供給することにより主スイッチ３０を駆動させる回路である。
制御回路２２は、駆動回路２１を介して主スイッチ３０のオンオフを制御することにより、出力端子ＶＰＰに接続される負荷に供給する電力を制御する。また、制御回路２２においては、起動した後には、主スイッチ３０のオンオフ制御に必要な電力を制御回路２２自身が生成する。
起動回路２３は、制御回路２２に起動用電圧Ｖｄｄを供給する。起動回路２３の詳細については後述する。
起動確認回路２４は、制御回路２２が起動したかどうか（負荷に供給する電力を生成したかどうか）を確認し、制御回路２２が負荷に供給する電力を生成していないときには、起動回路オン／オフ用スイッチ２５をオフのままにし、制御回路２２が負荷に供給する電力を生成したときには、起動回路オン／オフ用スイッチ２５をオンする制御をする。
起動回路オン／オフ用スイッチ２５としては、適宜のスイッチ（例えば、ＭＯＳＦＥＴ）を用いることができる。 The control unit 20 includes a drive circuit 21 , a control circuit 22 , an activation circuit 23 , an activation confirmation circuit 24 , and an activation circuit on/off switch 25 . The activation circuit 23 is connected to the external power source 10 and the main switch 30 .
The drive circuit 21 is a circuit that drives the main switch 30 by supplying power to the gate section G of the main switch 30 .
The control circuit 22 controls the on/off of the main switch 30 via the drive circuit 21 to control the power supplied to the load connected to the output terminal VPP. Further, in the control circuit 22 , after being activated, the control circuit 22 itself generates power necessary for on/off control of the main switch 30 .
The starter circuit 23 supplies the starter voltage Vdd to the control circuit 22 . Details of the activation circuit 23 will be described later.
The activation confirmation circuit 24 confirms whether the control circuit 22 has been activated (whether or not the power to be supplied to the load has been generated), and when the control circuit 22 has not generated the power to be supplied to the load, the activation circuit is turned on/ When the off switch 25 is left off and the control circuit 22 generates the power to be supplied to the load, the starter circuit on/off switch 25 is controlled to be turned on.
An appropriate switch (for example, MOSFET) can be used as the activation circuit ON/OFF switch 25 .

次に、起動回路２３について説明する。
起動回路２３は、図２に示すように、第１トランジスタ１００と、第２トランジスタ２００と、コンデンサ３００と、抵抗（フィールドプレート）４００と、ダイオード５００とを有する。
起動回路２３においては、第１トランジスタ１００と、第２トランジスタ２００と、コンデンサ３００とが直列に接続されている。 Next, the activation circuit 23 will be described.
The startup circuit 23 has a first transistor 100, a second transistor 200, a capacitor 300, a resistor (field plate) 400, and a diode 500, as shown in FIG.
In the startup circuit 23, a first transistor 100, a second transistor 200, and a capacitor 300 are connected in series.

制御回路２２へ起動用電圧Ｖｄｄを出力する出力端子は、第２トランジスタ２００及びコンデンサ３００と接続されている。また、起動回路オン／オフ用スイッチ２５は、第２トランジスタ２００の第２ゲート部Ｇ２及び抵抗４００と接続されている。ダイオード５００は、アノード部側が接地されており、カソード部側が第２トランジスタ２００の第２ゲート部Ｇ２及び抵抗４００と接続されている。 An output terminal for outputting the starting voltage Vdd to the control circuit 22 is connected to the second transistor 200 and the capacitor 300 . Also, the activation circuit ON/OFF switch 25 is connected to the second gate portion G2 of the second transistor 200 and the resistor 400 . The diode 500 has an anode side grounded and a cathode side connected to the second gate G2 of the second transistor 200 and the resistor 400 .

第１トランジスタ１００は、第１ドレイン部Ｄ１、第１ソース部Ｓ１及び第１ゲート部Ｇ１を有し、第１ドレイン部Ｄ１が外部電源１０（端子ＨＶ）と接続されているノーマリーオン型のジャンクションＦＥＴである。第１トランジスタ１００は、外部電源１０から供給される高電圧に耐えうる程度の耐圧（比較的高耐圧）を有するトランジスタである。第２トランジスタ２００と外部電源１０との間に、サージによって破壊されにくいジャンクションＦＥＴである第１トランジスタを配置するため、第２トランジスタ２００に直接サージの影響が及ぼされることを防ぐことができる。
第１トランジスタ１００は、第２トランジスタ２００に印加される電圧や起動用電圧Ｖｄｄが所定の電圧値以上にならないように第２トランジスタ２００の第２ドレイン部Ｄ２に印加する電圧をクランプする。従って、第２トランジスタ２００にサージの影響が及びにくくなる。 The first transistor 100 is a normally-on type transistor having a first drain portion D1, a first source portion S1, and a first gate portion G1, and the first drain portion D1 is connected to the external power supply 10 (terminal HV). Junction FET. The first transistor 100 is a transistor having a withstand voltage (relatively high withstand voltage) that can withstand the high voltage supplied from the external power supply 10 . Since the first transistor, which is a junction FET that is less likely to be destroyed by surges, is arranged between the second transistor 200 and the external power supply 10, it is possible to prevent the second transistor 200 from being directly affected by the surge.
The first transistor 100 clamps the voltage applied to the second drain part D2 of the second transistor 200 so that the voltage applied to the second transistor 200 and the startup voltage Vdd do not exceed a predetermined voltage value. Therefore, the second transistor 200 is less likely to be affected by the surge.

第２トランジスタ２００は、ＮチャネルのＭＯＳＦＥＴである。第２トランジスタ２００は、第２ドレイン部Ｄ２、第２ソース部Ｓ２及び第２ゲート部Ｇ２を有し、第２トランジスタ２００の第２ドレイン部Ｄ２は、第１トランジスタ１００の第１ソース部Ｓ１と接続されている。
第２トランジスタ２００は、第１トランジスタ１００によってクランプされた電圧に耐えうる程度の比較的低耐圧のトランジスタである。 The second transistor 200 is an N-channel MOSFET. The second transistor 200 has a second drain portion D2, a second source portion S2 and a second gate portion G2. It is connected.
The second transistor 200 is a relatively low withstand voltage transistor that can withstand the voltage clamped by the first transistor 100 .

コンデンサ３００は、第２トランジスタ２００がオンされているときに充電され、制御回路２２を起動させる起動用電圧Ｖｄｄを安定して供給することができる。 The capacitor 300 is charged when the second transistor 200 is turned on, and can stably supply the starting voltage Vdd for starting the control circuit 22 .

抵抗４００は、一方端が第１トランジスタ１００の第１ドレイン部Ｄ１及び外部電源１０（端子ＨＶ）と接続され、他方端が第２トランジスタ２００の第２ゲート部Ｇ２、ダイオード５００のカソード部及び起動回路オン／オフ用スイッチ２５と接続されている。抵抗４００としては、第１トランジスタ１００上に形成された抵抗性のフィールドプレートを用いる。 The resistor 400 has one end connected to the first drain portion D1 of the first transistor 100 and the external power supply 10 (terminal HV), and the other end connected to the second gate portion G2 of the second transistor 200, the cathode portion of the diode 500, and the start-up portion. It is connected to the circuit on/off switch 25 . A resistive field plate formed on the first transistor 100 is used as the resistor 400 .

ダイオード５００は、第２トランジスタ２００の第２ゲート部Ｇ２の電圧をクランプする。 A diode 500 clamps the voltage of the second gate G2 of the second transistor 200 .

２．実施形態に係るスイッチング電源回路１の動作
次に、実施形態に係るスイッチング電源回路１の動作について、図１及び図２を参照して説明する。
まず、外部電源１０から端子ＨＶを介して起動回路２３に電力が供給される。そして、図２に示すように、第１トランジスタ１００に電力が供給されるとともに、抵抗（フィールドプレート）４００を介して第２トランジスタ２００の第２ゲート部Ｇ２に電力が供給される。このとき、抵抗４００による電圧降下により第２トランジスタ２００の第２ゲート部Ｇ２には比較的小さい電圧が印加される。これにより、第２トランジスタ２００がオンされ、ノーマリーオン型の第１トランジスタ１００、第２トランジスタ２００を介してコンデンサ３００に充電が開始され、充電されたコンデンサ３００から出力端子を介して制御回路２２（図１参照。）に起動用電圧Ｖｄｄを供給する。制御回路２２は起動用電圧Ｖｄｄによって起動し、主スイッチ３０を制御するとともに、制御回路２２自身が主スイッチ３０を制御する電圧を生成する。 2. Operation of Switching Power Supply Circuit 1 According to Embodiment Next, the operation of the switching power supply circuit 1 according to the embodiment will be described with reference to FIGS. 1 and 2. FIG.
First, power is supplied from the external power supply 10 to the startup circuit 23 through the terminal HV. Then, as shown in FIG. 2, power is supplied to the first transistor 100, and power is supplied to the second gate section G2 of the second transistor 200 via the resistor (field plate) 400. As shown in FIG. At this time, a relatively small voltage is applied to the second gate G2 of the second transistor 200 due to the voltage drop caused by the resistor 400 . As a result, the second transistor 200 is turned on, charging of the capacitor 300 is started via the normally-on type first transistor 100 and the second transistor 200, and the control circuit 22 is supplied from the charged capacitor 300 through the output terminal. (see FIG. 1) is supplied with the start-up voltage Vdd. The control circuit 22 is activated by the activation voltage Vdd to control the main switch 30 , and the control circuit 22 itself generates a voltage for controlling the main switch 30 .

制御回路２２自身が主スイッチ３０を制御する電圧を生成したことを起動確認回路２４が検出すると、起動確認回路２４は起動回路オン／オフ用スイッチ２５をオンする信号を起動回路オン／オフ用スイッチ２５に送付する。起動回路オン／オフ用スイッチ２５がオンされると、外部電源１０から抵抗４００を介して第２トランジスタ２００に流れていた電流が起動回路オン／オフ用スイッチ２５を介してアースに流れるため、第２トランジスタ２００がオフになる。従って、第１トランジスタ１００及び第２トランジスタ２００には電流が流れなくなる。なお、制御回路２２は、制御回路２２自身で生成した電力で主スイッチ３０を制御する。 When the activation confirmation circuit 24 detects that the control circuit 22 itself has generated a voltage for controlling the main switch 30, the activation confirmation circuit 24 sends a signal to turn on the activation circuit on/off switch 25. 25. When the starting circuit on/off switch 25 is turned on, the current flowing from the external power supply 10 through the resistor 400 to the second transistor 200 flows to the ground via the starting circuit on/off switch 25. 2 transistor 200 is turned off. Therefore, no current flows through the first transistor 100 and the second transistor 200 . The control circuit 22 controls the main switch 30 with power generated by the control circuit 22 itself.

３．実施形態に係る半導体装置１０００の構成
実施形態に係る半導体装置１０００は、実施形態に係るスイッチング電源回路１を構成する半導体装置である。実施形態に係る半導体装置１０００は、図１に示すように、負荷に供給する電力を制御する制御回路２２に起動用電圧Ｖｄｄを供給する起動回路２３を備える。 3. Configuration of Semiconductor Device 1000 According to Embodiment The semiconductor device 1000 according to the embodiment is a semiconductor device that constitutes the switching power supply circuit 1 according to the embodiment. A semiconductor device 1000 according to the embodiment, as shown in FIG. 1, includes a starter circuit 23 that supplies a starter voltage Vdd to a control circuit 22 that controls power supplied to a load.

起動回路２３は、図２に示すように、第１ドレイン部Ｄ１、第１ソース部Ｓ１及び第１ゲート部Ｇ１を有し、第１ドレイン部Ｄ１が端子ＨＶを介して外部電源１０（図１参照。）と接続されているノーマリーオン型の第１トランジスタ１００と、第２ドレイン部Ｄ２、第２ソース部Ｓ２及び第２ゲート部Ｇ２を有し、第１トランジスタ１００と直列に接続されているノーマリーオフ型の第２トランジスタ２００と、第１トランジスタ１００上に配置され、一方端が第１トランジスタ１００の第１ドレイン部Ｄ１及び外部電源１０（図１参照。）と接続され、他方端が接続部材Ｗ（ワイヤ等）を介して第２トランジスタ２００の第２ゲート部Ｇ２と接続されている抵抗性のフィールドプレート４００（図２～図４参照。）とを有する。 The activation circuit 23 has a first drain portion D1, a first source portion S1, and a first gate portion G1, as shown in FIG. ), a second drain portion D2, a second source portion S2, and a second gate portion G2, which are connected in series with the first transistor 100. and a normally-off second transistor 200 disposed on the first transistor 100, one end of which is connected to the first drain portion D1 of the first transistor 100 and the external power supply 10 (see FIG. 1), and the other end of which is connected to has a resistive field plate 400 (see FIGS. 2-4) connected to the second gate portion G2 of the second transistor 200 via a connecting member W (wire or the like).

第２トランジスタ２００及びダイオード５００は適宜の構成とすることができる。実施形態においては、第１トランジスタ１００、第２トランジスタ２００及びダイオード５００が、同一基板に形成されたものを想定しているが、ディスクリート部品の第２トランジスタ２００及びダイオード５００を取り付けてもよいし、第１トランジスタ１００、第２トランジスタ２００及びダイオード５００のうちの２つが同一基板に形成されたものであってもよい。 The second transistor 200 and the diode 500 can be configured appropriately. In the embodiment, it is assumed that the first transistor 100, the second transistor 200 and the diode 500 are formed on the same substrate. Two of the first transistor 100, the second transistor 200 and the diode 500 may be formed on the same substrate.

第１トランジスタ１００においては、図３及び図４に示すように、平面的に見て、中心部に第１ドレイン部１２０（第１ドレイン部Ｄ１）が形成され、外周部にリング状に第１ソース部１３０（第１ソース部Ｓ１）が形成されており、第１ソース部１３０の一部に他の部分と接続部材Ｗ（ワイヤ等）を介して接続するためのパッドが設けられている。抵抗４００としてのフィールドプレート４００は、第１ドレイン部Ｄ１から外周方向に向かってスパイラル状に形成されている（特に、図３参照。）。なお、第１ゲート部Ｇ１は基板の裏面に形成されている。 In the first transistor 100, as shown in FIGS. 3 and 4, a first drain portion 120 (first drain portion D1) is formed in the central portion and a ring-shaped first drain portion D1 is formed in the outer peripheral portion when viewed in plan. A source portion 130 (first source portion S1) is formed, and a part of the first source portion 130 is provided with a pad for connecting to another portion via a connecting member W (wire or the like). A field plate 400 as a resistor 400 is spirally formed from the first drain portion D1 toward the outer circumference (see FIG. 3 in particular). The first gate portion G1 is formed on the back surface of the substrate.

第１トランジスタ１００は、図４に示すように、半導体基体１１０と、第１ドレイン部１２０と、第１ソース部１３０と、第１ドレイン部側の第１フィールドプレート１２２と、第１ソース部側の第２フィールドプレート１３２とを備える。 As shown in FIG. 4, the first transistor 100 includes a semiconductor substrate 110, a first drain portion 120, a first source portion 130, a first field plate 122 on the first drain portion side, and a first field plate 122 on the first source portion side. and a second field plate 132 of .

半導体基体１１０は、ｐ型基板１１１と、ｐ型基板１１１上に形成されているｎ型のドリフト層１１２と、ドリフト層１１２の表面の一部に形成された酸化膜１１６と、酸化膜１１６とドリフト層１１２との間に配置され、酸化膜１１６を覆うように形成されているｐ型半導体層１１３とを有する。 The semiconductor substrate 110 includes a p-type substrate 111, an n-type drift layer 112 formed on the p-type substrate 111, an oxide film 116 formed on part of the surface of the drift layer 112, and an oxide film 116. and a p-type semiconductor layer 113 arranged between the drift layer 112 and formed to cover the oxide film 116 .

酸化膜１１６は、平面的に見てリング状（トポロジー的に中央が空いている適宜の形状）に形成されており、当該リングの中央部分に第１ドレイン部１２０が形成されている。また、酸化膜１１６の外周を囲むように第１ソース部Ｓ１が形成されている。第１ドレイン部１２０と半導体基体１１０とが接する領域、及び、第１ソース部１３０と半導体基体１１０とが接する領域には、それぞれｎ型のコンタクト領域１１４，１１５が形成されている。 The oxide film 116 is formed in a ring shape (a topologically appropriate shape with an open center) when viewed in plan, and the first drain portion 120 is formed in the central portion of the ring. Further, a first source portion S1 is formed so as to surround the outer periphery of oxide film 116 . N-type contact regions 114 and 115 are formed in a region where the first drain portion 120 and the semiconductor substrate 110 are in contact and a region where the first source portion 130 and the semiconductor substrate 110 are in contact, respectively.

第１トランジスタ１００においては、半導体基体１１０の表面上の第１ドレイン部１２０と接する位置から酸化膜１１６上にかけて第１フィールドプレート１２２が形成されている。また、半導体基体１１０の表面上の第１ソース部１３０と接する位置から酸化膜１１６上にかけて第２フィールドプレート１３２が形成されている。これにより、半導体基体１１０の表面の電界をより一層緩和することができる。 In the first transistor 100 , a first field plate 122 is formed from a position on the surface of the semiconductor substrate 110 in contact with the first drain portion 120 to the oxide film 116 . A second field plate 132 is formed from a position in contact with the first source portion 130 on the surface of the semiconductor substrate 110 to the oxide film 116 . Thereby, the electric field on the surface of the semiconductor substrate 110 can be further relaxed.

４．実施形態に係るスイッチング電源回路１及び半導体装置１０００の効果
実施形態に係るスイッチング電源回路１及び半導体装置１０００によれば、上記した構成の、第１トランジスタ１００、第２トランジスタ２００及び抵抗４００を有する起動回路２３を備えるため、外部電源１０から第１トランジスタ１００に電力が供給されると自動的に第１トランジスタ１００をオンすることができ（自己起動機能を有する）、かつ、制御回路２２を起動させる所定の電圧を制御回路２２自身が生成した後は第１トランジスタ１００をオフにして消費電力を低減することができる。 4. Effect of the switching power supply circuit 1 and the semiconductor device 1000 according to the embodiment According to the switching power supply circuit 1 and the semiconductor device 1000 according to the embodiment, the starting circuit having the first transistor 100, the second transistor 200, and the resistor 400 having the configuration described above Since the circuit 23 is provided, the first transistor 100 can be automatically turned on (having a self-starting function) when power is supplied to the first transistor 100 from the external power supply 10, and the control circuit 22 can be started. After the predetermined voltage is generated by the control circuit 22 itself, the first transistor 100 can be turned off to reduce power consumption.

また、実施形態に係るスイッチング電源回路１及び半導体装置１０００によれば、起動回路２３は、第１ドレイン部Ｄ１が外部電源１０と接続されているノーマリーオン型の第１トランジスタ１００と、第１トランジスタ１００と直列に接続されているノーマリーオフ型の第２トランジスタ２００とを有し、第１トランジスタ１００はジャンクションＦＥＴなどの破壊耐量が大きいトランジスタを使用することができる。従って、外部からサージが印加された場合でも第１トランジスタ１００によって当該サージの影響が抑えられることとなり、第２トランジスタ２００において過電流による破壊が起こり難くなる。 Further, according to the switching power supply circuit 1 and the semiconductor device 1000 according to the embodiment, the start-up circuit 23 includes the normally-on first transistor 100 in which the first drain portion D1 is connected to the external power supply 10, and the first It has a normally-off second transistor 200 connected in series with the transistor 100, and the first transistor 100 can use a transistor with high breakdown resistance such as a junction FET. Therefore, even if a surge is applied from the outside, the effect of the surge is suppressed by the first transistor 100, and the second transistor 200 is less likely to be destroyed due to overcurrent.

また、実施形態に係るスイッチング電源回路１及び半導体装置１０００によれば、起動回路２３が、第１トランジスタ１００と直列に接続されているノーマリーオフ型の第２トランジスタ２００を有するため、ノーマリーオン型の第１トランジスタ１００に流れる電流をノーマリーオフ型の第２トランジスタ２００で制御することができる。 Further, according to the switching power supply circuit 1 and the semiconductor device 1000 according to the embodiment, since the startup circuit 23 has the normally-off second transistor 200 connected in series with the first transistor 100, the normally-on The current flowing through the first transistor 100 of the type can be controlled by the second transistor 200 of the normally-off type.

また、実施形態に係るスイッチング電源回路路１及び半導体装置１０００によれば、第１トランジスタ１００は、破壊耐量が大きいジャンクションＦＥＴであるため、外部からサージが印加された場合でも過電流による破壊が起こり難くなる。 Further, according to the switching power supply circuit 1 and the semiconductor device 1000 according to the embodiment, since the first transistor 100 is a junction FET with high breakdown resistance, even when a surge is applied from the outside, breakdown due to overcurrent occurs. it gets harder.

また、実施形態に係るスイッチング電源回路路１及び半導体装置１０００によれば、抵抗４００は、第１トランジスタ１００上に配置されたフィールドプレートであるため、第１トランジスタ１００の表面電界を緩和することができ、第１トランジスタ１００の高耐圧化・信頼性の向上を図ることができる。 Further, according to the switching power supply circuit 1 and the semiconductor device 1000 according to the embodiment, since the resistor 400 is a field plate arranged on the first transistor 100, the surface electric field of the first transistor 100 can be relaxed. Thus, the first transistor 100 can have a high breakdown voltage and can be improved in reliability.

また、実施形態に係るスイッチング電源回路１及び半導体装置１０００によれば、起動回路２３は、第２トランジスタ２００がオンされているときに充電され、制御回路２２を起動させる起動用電圧Ｖｄｄを生成するコンデンサ３００を有するため、起動用電圧Ｖｄｄを安定して供給することができる。 Further, according to the switching power supply circuit 1 and the semiconductor device 1000 according to the embodiment, the start-up circuit 23 is charged when the second transistor 200 is turned on, and generates the start-up voltage Vdd for starting the control circuit 22. Since the capacitor 300 is included, the starting voltage Vdd can be stably supplied.

また、実施形態に係るスイッチング電源回路１及び半導体装置１０００によれば、起動回路２３は、第２トランジスタ２００の第２ゲート部Ｇ２の電圧をクランプするダイオード５００を有するため、第２トランジスタ２００の第２ゲート部Ｇ２に印加される電圧を所定の値に保つことができる。 Further, according to the switching power supply circuit 1 and the semiconductor device 1000 according to the embodiment, the starter circuit 23 has the diode 500 that clamps the voltage of the second gate section G2 of the second transistor 200. The voltage applied to the 2-gate section G2 can be kept at a predetermined value.

また、実施形態に係る半導体装置１０００によれば、第１トランジスタ１００、第２トランジスタ２００及びダイオード５００は、同一基板に形成されたものであるため、構成部品間の距離を短くすることができる。従って、接地面積が少なくて済み、電気機器の小型化の要請に適う半導体装置となる。 Moreover, according to the semiconductor device 1000 according to the embodiment, since the first transistor 100, the second transistor 200 and the diode 500 are formed on the same substrate, it is possible to shorten the distance between the components. Accordingly, the semiconductor device requires a small grounding area and meets the demand for miniaturization of electrical equipment.

以上、本発明を上記の実施形態に基づいて説明したが、本発明は上記の実施形態に限定されるものではない。その趣旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば、次のような変形も可能である。 Although the present invention has been described based on the above embodiments, the present invention is not limited to the above embodiments. It can be implemented in various aspects without departing from the spirit thereof, and for example, the following modifications are also possible.

（１）上記実施形態において記載した構成要素の数、材質、形状、位置、大きさ等は例示であり、本発明の効果を損なわない範囲において変更することが可能である。 (1) The number, material, shape, position, size, etc. of the constituent elements described in the above embodiments are examples, and can be changed within the scope that does not impair the effects of the present invention.

（２）上記実施形態においては、実施形態に係るスイッチング電源回路１を、主スイッチ３０、リアクトル４０、ダイオード５０及びコンデンサ６０とを備える降圧型の回路としたが、本発明はこれに限定されるものではない。実施形態に係るスイッチング電源回路１を昇圧型の回路としてもよい。また、上記実施形態においては、実施形態に係るスイッチング電源回路１を非絶縁型の回路としたが、本発明はこれに限定されるものではない。実施形態に係るスイッチング電源回路１を絶縁型の回路としてもよい。 (2) In the above embodiment, the switching power supply circuit 1 according to the embodiment is a step-down circuit including the main switch 30, the reactor 40, the diode 50, and the capacitor 60, but the present invention is limited to this. not a thing The switching power supply circuit 1 according to the embodiment may be a boost type circuit. Further, in the above embodiment, the switching power supply circuit 1 according to the embodiment is a non-insulated circuit, but the present invention is not limited to this. The switching power supply circuit 1 according to the embodiment may be an insulated circuit.

（３）上記実施形態においては、実施形態に係るスイッチング電源回路１を、制御回路２２自身が主スイッチ３０を制御する電圧を生成する回路としたが、本発明はこれに限定されるものではない。起動回路によって制御回路を起動する構成であれば、制御回路以外の箇所で主スイッチ３０を制御する電圧を生成する（又は供給する）適宜の回路としてもよい。 (3) In the above embodiment, the switching power supply circuit 1 according to the embodiment is a circuit in which the control circuit 22 itself generates a voltage for controlling the main switch 30, but the present invention is not limited to this. . Any circuit that generates (or supplies) a voltage for controlling the main switch 30 at a place other than the control circuit may be used as long as the control circuit is activated by the activation circuit.

（４）上記実施形態においては、第１トランジスタ１００をジャンクションＦＥＴとしたが、本発明はこれに限定されるものではない。ノーマリーオン型であれば他の構成（例えば、静電誘導型トランジスタＳＩＴ（Ｓｔａｔｉｃ Ｉｎｄｕｃｔｉｏｎ Ｔｒａｎｓｉｓｔｏｒ）のトランジスタであってもよい。 (4) In the above embodiment, the first transistor 100 is a junction FET, but the present invention is not limited to this. As long as it is a normally-on type transistor, it may have another configuration (for example, a static induction transistor SIT (Static Induction Transistor)).

（５）上記実施形態においては、第２トランジスタ２００をＮチャネルＭＯＳＦＥＴとしたが、本発明はこれに限定されるものではない。ノーマリーオフ型であれば他の構成のトランジスタ（例えば、ｐチャネルＭＯＳＦＥＴ、ＩＧＢＴ等）であってもよい。なお、第２トランジスタ２００がＦＥＴ以外の場合には、第２ドレイン部が第２コレクタ部に相当し、第２ソース部が第２エミッタ部に相当する。 (5) In the above embodiment, the second transistor 200 is an N-channel MOSFET, but the present invention is not limited to this. A normally-off type transistor (for example, p-channel MOSFET, IGBT, etc.) having another configuration may be used. If the second transistor 200 is not an FET, the second drain corresponds to the second collector and the second source corresponds to the second emitter.

（６）上記実施形態においては、リング状の第１ソース部１３０を有する第１トランジスタ１００（図３参照。）を用いたが、本発明はこれに限定されるものではない。リング状の一部が切り欠かれた第１ソース部を有する第１トランジスタ１００を用いてもよい。このとき、第１ソース部の切り欠かれた部分を通して第２トランジスタ２００の第２ゲート部Ｇ２と抵抗４００とを接続する構成としてもよい。 (6) In the above embodiment, the first transistor 100 (see FIG. 3) having the ring-shaped first source portion 130 is used, but the present invention is not limited to this. A first transistor 100 having a first source portion in which a part of a ring shape is notched may be used. At this time, the second gate portion G2 of the second transistor 200 and the resistor 400 may be connected through the notched portion of the first source portion.

（７）上記実施形態においては、第１トランジスタのみを用いて起動用電圧Ｖｄｄが所定以上の電圧にならないようにしたが、本発明はこれに限定されるものではない。第１トランジスタに加えて、起動用電圧Ｖｄｄの出力端子と第２トランジスタ２００・コンデンサ３００間の配線との間にクランプ用のダイオード５０２をさらに配置することによって起動用電圧Ｖｄｄが所定以上の電圧にならないようにしてもよい（図５参照。）。 (7) In the above embodiment, only the first transistor is used to prevent the start-up voltage Vdd from exceeding a predetermined voltage, but the present invention is not limited to this. In addition to the first transistor, a clamping diode 502 is further arranged between the output terminal of the start-up voltage Vdd and the wiring between the second transistor 200 and the capacitor 300, so that the start-up voltage Vdd exceeds a predetermined voltage. It may be so arranged that it does not occur (see FIG. 5).

１，８００…スイッチング電源回路、１０，ＢＨＶ…外部電源、２０，８２０…制御部、２１，８２１…駆動回路、２２，８２２…制御回路、２３，８２３…起動回路、２４，８２４…起動確認回路、２５，８２５…起動回路オン／オフ用スイッチ、３０,８３０…主スイッチ、４０，８４０…リアクトル（コイル）、５０，８５０…ダイオード、６０，３００，８６０,９３０…コンデンサ、１００…第１トランジスタ、１１０…半導体基体、１１１…ｐ型基板、１１２…ドリフト層、１１３…ｐ型半導体層、１１４…コンタクト領域、１１５…コンタクト領域、１１６…酸化膜、１２０…第１ドレイン部、１２２…第１フィールドプレート、１３０…第１ソース部、１３２…第２フィールドプレート、２００…第２トランジスタ、４００，９４０…抵抗（フィールドプレート）、５００，５０２…ダイオード、８３０，９１０…ＭＯＳＦＥＴ、１０００…半導体装置、Ｄ…ドレイン部、Ｄ１…第１ドレイン部、Ｄ２…第２ドレイン部、Ｇ…ゲート部、Ｇ１…第１ゲート部、Ｇ２…第２ゲート部、Ｓ…ソース部、Ｓ１…第１ソース部、Ｓ２…第２ソース部、ＨＶ…端子、ＶＰＰ…出力端子 DESCRIPTION OF SYMBOLS 1,800... Switching power supply circuit 10, BHV... External power supply 20, 820... Control part 21, 821... Drive circuit 22, 822... Control circuit 23, 823... Start circuit 24, 824... Start confirmation circuit , 25,825...starting circuit ON/OFF switch, 30,830...main switch, 40,840...reactor (coil), 50,850...diode, 60,300,860,930...capacitor, 100...first transistor , 110... Semiconductor substrate 111... P-type substrate 112... Drift layer 113... P-type semiconductor layer 114... Contact region 115... Contact region 116... Oxide film 120... First drain part 122... First Field plate 130 First source section 132 Second field plate 200 Second transistor 400, 940 Resistor (field plate) 500, 502 Diode 830, 910 MOSFET 1000 Semiconductor device D... Drain part D1... First drain part D2... Second drain part G... Gate part G1... First gate part G2... Second gate part S... Source part S1... First source part S2... second source section, HV... terminal, VPP... output terminal

Claims (11)

負荷に供給する電力を制御する制御回路に起動用電圧を供給する起動回路を備え、
前記起動回路は、
第１ドレイン部、第１ソース部及び第１ゲート部を有し、前記第１ドレイン部が外部電源と接続されているノーマリーオン型の第１トランジスタと、
第２ドレイン部、第２ソース部及び第２ゲート部を有し、前記第１トランジスタと直列に接続されているノーマリーオフ型の第２トランジスタと、
一方端が前記第１トランジスタの前記第１ドレイン部及び前記外部電源と直接接続され、他方端が前記第２トランジスタの前記第２ゲート部と接続されている抵抗とを有することを特徴とするスイッチング電源回路。 Equipped with a start-up circuit that supplies a start-up voltage to a control circuit that controls the power supplied to the load,
The starting circuit is
a normally-on first transistor having a first drain portion, a first source portion and a first gate portion, wherein the first drain portion is connected to an external power supply;
a normally-off second transistor having a second drain portion, a second source portion and a second gate portion and connected in series with the first transistor;
a resistor one end of which is directly connected to the first drain of the first transistor and the external power supply, and the other end of which is connected to the second gate of the second transistor; power circuit. 前記抵抗は、前記第１トランジスタ上に配置されたフィールドプレートであることを特徴とする請求項１に記載のスイッチング電源回路。 2. The switching power supply circuit of claim 1, wherein said resistor is a field plate located on said first transistor. 前記第１トランジスタは、ジャンクションＦＥＴであることを特徴とする請求項１又は２に記載のスイッチング電源回路。 3. The switching power supply circuit according to claim 1, wherein said first transistor is a junction FET. 前記起動回路は、前記第２トランジスタがオンされているときに充電され、前記制御回路を起動させる前記起動用電圧を生成するコンデンサをさらに有することを特徴とする請求項１～３のいずれかに記載のスイッチング電源回路。 4. The starting circuit according to any one of claims 1 to 3, wherein the starting circuit further comprises a capacitor that is charged when the second transistor is turned on and generates the starting voltage for starting the control circuit. A switching power supply circuit as described. 前記起動回路は、前記第２トランジスタの前記第２ゲート部の電圧をクランプするダイオードをさらに有することを特徴とする請求項１～４のいずれかに記載のスイッチング電源回路。 5. The switching power supply circuit according to claim 1, wherein said startup circuit further comprises a diode for clamping the voltage of said second gate of said second transistor. 負荷に供給する電力を制御する制御回路に起動用電圧を供給する起動回路を備え、
前記起動回路は、
第１ドレイン部、第１ソース部及び第１ゲート部を有し、前記第１ドレイン部が外部電源と接続されているノーマリーオン型の第１トランジスタと、
第２ドレイン部、第２ソース部及び第２ゲート部を有し、前記第１トランジスタと直列に接続されているノーマリーオフ型の第２トランジスタと、
前記第１トランジスタ上に配置され、一方端が前記第１トランジスタの前記第１ドレイン部及び前記外部電源と直接接続され、他方端が前記第２トランジスタの前記第２ゲート部と接続されている抵抗性のフィールドプレートとを有することを特徴とする半導体装置。 Equipped with a start-up circuit that supplies a start-up voltage to a control circuit that controls the power supplied to the load,
The starting circuit is
a normally-on first transistor having a first drain portion, a first source portion and a first gate portion, wherein the first drain portion is connected to an external power supply;
a normally-off second transistor having a second drain portion, a second source portion and a second gate portion and connected in series with the first transistor;
a resistor disposed on the first transistor, one end of which is directly connected to the first drain of the first transistor and the external power supply, and the other end of which is connected to the second gate of the second transistor; 1. A semiconductor device, comprising: 前記第１トランジスタは、ジャンクションＦＥＴであることを特徴とする請求項６に記載の半導体装置。 7. The semiconductor device according to claim 6, wherein said first transistor is a junction FET. 前記起動回路は、前記第２トランジスタがオンされているときに充電され、前記制御回路を起動させる前記起動用電圧を生成するコンデンサをさらに有することを特徴とする請求項６又は７に記載の半導体装置。 8. The semiconductor according to claim 6, wherein the start-up circuit further comprises a capacitor that is charged when the second transistor is turned on to generate the start-up voltage for starting the control circuit. Device. 前記起動回路は、前記第２トランジスタの前記第２ゲート部の電圧をクランプするダイオードをさらに有することを特徴とする請求項６～８のいずれかに記載の半導体装置。 9. The semiconductor device according to claim 6, wherein said startup circuit further comprises a diode for clamping the voltage of said second gate of said second transistor. 前記第１トランジスタ及び前記第２トランジスタは、同一基板に形成されたものであることを特徴とする請求項６～９のいずれかに記載の半導体装置。 10. The semiconductor device according to claim 6, wherein said first transistor and said second transistor are formed on the same substrate. 前記第１トランジスタ、前記第２トランジスタ及び前記ダイオードは、同一基板に形成されたものであることを特徴とする請求項９に記載の半導体装置。 10. The semiconductor device according to claim 9, wherein said first transistor, said second transistor and said diode are formed on the same substrate.
JP2018145741A 2018-08-02 2018-08-02 Switching power supply circuit and semiconductor device Active JP7158202B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018145741A JP7158202B2 (en) 2018-08-02 2018-08-02 Switching power supply circuit and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018145741A JP7158202B2 (en) 2018-08-02 2018-08-02 Switching power supply circuit and semiconductor device

Publications (2)

Publication Number Publication Date
JP2020022297A JP2020022297A (en) 2020-02-06
JP7158202B2 true JP7158202B2 (en) 2022-10-21

Family

ID=69590008

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018145741A Active JP7158202B2 (en) 2018-08-02 2018-08-02 Switching power supply circuit and semiconductor device

Country Status (1)

Country Link
JP (1) JP7158202B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115088362A (en) 2020-02-13 2022-09-20 松下电器（美国）知识产权公司 Terminal and communication method
JP7510804B2 (en) 2020-07-09 2024-07-04 ローム株式会社 Power Control Unit

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006203981A (en) 2005-01-18 2006-08-03 Fuji Electric Device Technology Co Ltd Intermittent protection circuit for power supply device
JP2007258554A (en) 2006-03-24 2007-10-04 Fuji Electric Device Technology Co Ltd Field effect junction transistor, switching power source, and ic therefor
US20080074908A1 (en) 2006-09-22 2008-03-27 Richtek Technology Corporation Depletion mode transistor as a start-up control element
WO2010084588A1 (en) 2009-01-21 2010-07-29 ティーオーエー 株式会社 Power supply circuit, power amplifier including power supply circuit, and broadcast facility
JP2013240187A (en) 2012-05-15 2013-11-28 Cosel Co Ltd Switching power supply device
JP2014017962A (en) 2012-07-09 2014-01-30 Denso Corp Semiconductor device with starting circuit

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006203981A (en) 2005-01-18 2006-08-03 Fuji Electric Device Technology Co Ltd Intermittent protection circuit for power supply device
JP2007258554A (en) 2006-03-24 2007-10-04 Fuji Electric Device Technology Co Ltd Field effect junction transistor, switching power source, and ic therefor
US20080074908A1 (en) 2006-09-22 2008-03-27 Richtek Technology Corporation Depletion mode transistor as a start-up control element
WO2010084588A1 (en) 2009-01-21 2010-07-29 ティーオーエー 株式会社 Power supply circuit, power amplifier including power supply circuit, and broadcast facility
JP2013240187A (en) 2012-05-15 2013-11-28 Cosel Co Ltd Switching power supply device
JP2014017962A (en) 2012-07-09 2014-01-30 Denso Corp Semiconductor device with starting circuit

Also Published As

Publication number Publication date
JP2020022297A (en) 2020-02-06

Similar Documents

Publication Publication Date Title
JP5602111B2 (en) Power control system suppression method
JP5692301B2 (en) Semiconductor device and switching power supply device
US8270133B2 (en) Power supply control apparatus
KR100819979B1 (en) Semiconductor device
JP5267616B2 (en) Drive control device
JP5991435B2 (en) Semiconductor device
JPWO2009078274A1 (en) Integrated circuit and semiconductor device
KR20070056053A (en) A semiconductor switch arrangement and an electronic device
JP6459416B2 (en) Semiconductor device
JPH07236229A (en) Offline bootstrap type start-up circuit
JP6190204B2 (en) Semiconductor device
US8017996B2 (en) Semiconductor device, and energy transmission device using the same
US10236679B2 (en) Circuit apparatus and electronic appliance
CN110289842B (en) Semiconductor device with a semiconductor device having a plurality of semiconductor chips
JP7158202B2 (en) Switching power supply circuit and semiconductor device
JP6368196B2 (en) Step-down DC / DC converter and its control IC, office communication device, electric bicycle
US6878996B2 (en) MOS power transistor
JP2014013798A (en) One-chip igniter, and internal combustion engine ignition device
JP7002431B2 (en) Semiconductor device
US6441654B1 (en) Inductive load driving circuit
JP6430424B2 (en) Semiconductor device
JP2014013796A (en) One-chip igniter, and internal combustion engine ignition device
WO2016157813A1 (en) Load driving apparatus
JP2014017962A (en) Semiconductor device with starting circuit
JP2014013797A (en) One-chip igniter, and internal combustion engine ignition device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220714

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220927

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221011

R150 Certificate of patent or registration of utility model

Ref document number: 7158202

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150