JP7119283B2 - 発光装置の製造方法 - Google Patents

発光装置の製造方法 Download PDF

Info

Publication number
JP7119283B2
JP7119283B2 JP2020060578A JP2020060578A JP7119283B2 JP 7119283 B2 JP7119283 B2 JP 7119283B2 JP 2020060578 A JP2020060578 A JP 2020060578A JP 2020060578 A JP2020060578 A JP 2020060578A JP 7119283 B2 JP7119283 B2 JP 7119283B2
Authority
JP
Japan
Prior art keywords
substrate region
region
substrate
forming
wavelength conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020060578A
Other languages
English (en)
Other versions
JP2021163770A (ja
Inventor
浩史 西山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2020060578A priority Critical patent/JP7119283B2/ja
Priority to US17/216,324 priority patent/US11508705B2/en
Publication of JP2021163770A publication Critical patent/JP2021163770A/ja
Application granted granted Critical
Publication of JP7119283B2 publication Critical patent/JP7119283B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Description

本発明は、発光装置の製造方法に関する。
例えば、特許文献１には、複数の発光半導体ダイを基板の電気配線に接合する工程を含む、光源の製造方法が開示されている。
特表２０１２－５１６０２６号公報
特許文献１に記載の製造方法においては、個片化された複数の発光素子を基板に載置するため、発光素子同士の間隔のばらつきを抑制することについて改良の余地がある。
本発明の一実施形態は、複数の発光素子を密に配置し、かつ、発光素子同士の間隔のばらつきを抑制することができる発光装置の製造方法を提供する。
本発明の一実施形態によれば、発光装置の製造方法は、構造体を準備する工程と、構造体を配線基板に実装する工程と、第１基板領域と第２基板領域とを分離する工程と、樹脂層を形成する工程と、第１マスク部材を形成する工程と、第１領域を形成する工程と、第１波長変換層を形成する工程と、第１マスク部材を除去する工程と、第２領域を形成する工程と、を含む。構造体を準備する工程において、溝部が設けられた第１面を含むシリコン基板と、前記第１面に設けられた第１半導体積層体及び第２半導体積層体と、前記第１半導体積層体に設けられた第１導電部材と、前記第２半導体積層体に設けられた第２導電部材と、を含む構造体であって、前記シリコン基板は、前記第１半導体積層体と対向する第１基板領域と、前記第２半導体積層体と対向する第２基板領域と、前記第１基板領域と前記第２基板領域との間に位置し前記溝部と対向する第３基板領域と、を含む構造体を準備する。構造体を実装する工程において、前記第１導電部材及び前記第２導電部材を介して構造体を配線基板に実装する。第１基板領域と第２基板領域とを分離する工程において、前記構造体を前記配線基板に実装した後、前記第３基板領域を除去し、前記第１基板領域と前記第２基板領域とを分離する。樹脂層を形成する工程において、前記第１基板領域と前記第２基板領域との間に樹脂層を形成する。第１マスク部材を形成する工程において、前記第２基板領域を被覆するとともに、前記第１基板領域を露出させる第１マスク部材を形成する。第１領域を形成する工程において、前記第１マスク部材で前記第２基板領域を被覆した状態で前記第１基板領域を除去し、前記第１半導体積層体を露出させることで、第１領域を形成する。第１波長変換層を形成する工程において、前記第１領域に、第１波長変換層を形成する。第１マスク部材を除去する工程において、前記第１マスク部材を除去する。第２領域を形成する工程において、前記第２基板領域を除去し、前記第２半導体積層体を露出させることで、第２領域を形成する。
本発明の一実施形態によれば、複数の発光素子を密に配置し、かつ、発光素子同士の間隔のばらつきを抑制することができる発光装置の製造方法が提供される。
第１実施形態に係る発光装置の製造方法を例示するフローチャートである。 第１実施形態に係る発光装置の製造方法の一工程を例示する模式的断面図である。 図２Ａに係る発光装置の製造方法の一工程の模式的平面図である。 第１実施形態に係る発光装置の製造方法の一工程を例示する模式的断面図である。 図３Ａに係る発光装置の製造方法の一工程の模式的平面図である。 第１実施形態に係る発光装置の製造方法の一工程を例示する模式的断面図である。 図４Ａに係る発光装置の製造方法の一工程の模式的平面図である。 第１実施形態に係る発光装置の製造方法の一工程を例示する模式的断面図である。 図５Ａに係る発光装置の製造方法の一工程の模式的平面図である。 第１実施形態に係る発光装置の製造方法の一工程を例示する模式的断面図である。 図６Ａに係る発光装置の製造方法の一工程の模式的平面図である。 第１実施形態に係る発光装置の製造方法の一工程を例示する模式的断面図である。 図７Ａに係る発光装置の製造方法の一工程の模式的平面図である。 第１実施形態に係る発光装置の製造方法の一工程を例示する模式的断面図である。 図８Ａに係る発光装置の製造方法の一工程の模式的平面図である。 第１実施形態に係る発光装置の製造方法の一工程を例示する模式的断面図である。 図９Ａに係る発光装置の製造方法の一工程の模式的平面図である。 第１実施形態に係る発光装置の製造方法の一工程を例示する模式的断面図である。 図１０Ａに係る発光装置の製造方法の一工程の模式的平面図である。 第１実施形態に係る発光装置の製造方法の一工程を例示する模式的断面図である。 図１１Ａに係る発光装置の製造方法の一工程の模式的平面図である。 第１実施形態に係る発光装置の製造方法の一工程を例示する模式的断面図である。 図１２Ａに係る発光装置の製造方法の一工程の模式的平面図である。 第１実施形態に係る発光装置の製造方法の一工程を例示する模式的断面図である。 図１３Ａに係る発光装置の製造方法の一工程の模式的平面図である。 第１実施形態に係る発光装置の製造方法の一工程を例示する模式的断面図である。 図１４Ａに係る発光装置の製造方法の一工程の模式的平面図である。 第１実施形態に係る発光装置の製造方法の一工程を例示する模式的断面図である。 図１５Ａに係る発光装置の製造方法の一工程の模式的平面図である。 第１実施形態に係る発光装置の製造方法の一工程を例示する模式的断面図である。 図１６Ａに係る発光装置の製造方法の一工程の模式的平面図である。 第２実施形態に係る発光装置の製造方法を例示するフローチャートである。 第２実施形態に係る発光装置の製造方法の一工程を例示する模式的断面図である。 図１８Ａに係る発光装置の製造方法の一工程の模式的平面図である。 第２実施形態に係る発光装置の製造方法の一工程を例示する模式的断面図である。 図１９Ａに係る発光装置の製造方法の一工程の模式的平面図である。 第２実施形態に係る発光装置の製造方法の一工程を例示する模式的断面図である。 図２０Ａに係る発光装置の製造方法の一工程の模式的平面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１は、第１実施形態に係る発光装置の製造方法を例示するフローチャートである。図２Ａ～図１６Ａは、それぞれ第１実施形態に係る発光装置の製造方法の一工程を例示する模式的断面図である。図２Ｂ～図１６Ｂは、それぞれ第１実施形態に係る発光装置の製造方法の一工程を例示する模式的平面図である。図２Ｂ～図１６Ｂは、図２Ａ～図１６Ａの断面図にそれぞれ対応する平面図である。図２Ａは、図２ＢのIIA－IIA線断面に対応する。同様に、図３Ａ～図１６Ａは、図３Ｂ～図１６ＢのIIIA－IIIA線～XVIA－XVIA線に対応する位置の断面図である。
図１に示すように、本実施形態に係る発光装置の製造方法は、構造体準備工程Ｓ１１０、実装工程Ｓ１２０、分離工程Ｓ１３０、樹脂層形成工程Ｓ１４０、第１マスク部材形成工程Ｓ１５０、第１領域形成工程Ｓ１６０、第１波長変換層形成工程Ｓ１７０、第１マスク部材除去工程Ｓ１８０、及び第２領域形成工程Ｓ１９０を含む。本実施形態に係る発光装置の製造方法は、第２波長変換層形成工程Ｓ２００、第２マスク部材除去工程Ｓ２１０、第１光透過層形成工程Ｓ２２０、第３領域形成工程Ｓ２３０、及び、第２光透過層形成工程Ｓ２４０を更に含んでも良い。
構造体準備工程Ｓ１１０では、図２Ａ及び図２Ｂに例示する構造体１０を準備する。図２Ａに示すように、構造体１０は、シリコン基板５０、第１半導体積層体１５ａ、第２半導体積層体１５ｂ、第１導電部材２１、及び、第２導電部材２２を含む。シリコン基板５０は、第１面５０ａを含む。第１面５０ａに、溝部６０（例えば、第１溝部６１）が設けられる。第１半導体積層体１５ａ及び第２半導体積層体１５ｂは、第１面５０ａに設けられる。第１導電部材２１は、第１半導体積層体１５ａに設けられる。第２導電部材２２は、第２半導体積層体１５ｂに設けられる。シリコン基板５０は、第１基板領域５１、第２基板領域５２及び第３基板領域５３を含む。第１基板領域５１は、第１半導体積層体１５ａと対向する。第２基板領域５２は、第２半導体積層体１５ｂと対向する。第３基板領域５３は、第１基板領域５１と第２基板領域５２との間にある。第３基板領域５３は、溝部６０（第１溝部６１）と対向しており、第１基板領域５１及び第２基板領域５２よりも薄い。シリコン基板５０は第２面５０ｂを含んでも良い。第２面５０ｂは、第１面５０ａの反対側の面である。
図２Ａに示すように、シリコン基板５０から第１半導体積層体１５ａへの方向をＺ軸方向とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向及びＸ軸方向に対して垂直な方向をＹ軸方向とする。シリコン基板５０は、Ｘ－Ｙ平面に沿って広がる。第１面５０ａ及び第２面５０ｂは、Ｘ－Ｙ平面に沿っている。
図２Ｂは構造体１０を、複数の半導体積層体１５ｘが設けられた側から観察した平面図である。図２Ｂに示すように、複数の半導体積層体１５ｘが、Ｘ－Ｙ平面に沿って並ぶ。第１半導体積層体１５ａ、第２半導体積層体１５ｂ及び第３半導体積層体１５ｃなどは、複数の半導体積層体１５ｘの一部である。図２Ｂに示すように、平面視において、溝部６０は、複数の半導体積層体１５ｘの間にあり、格子状に設けられている。なお、図２Ｂにおいて、各導電部材は省略されている。
第１半導体積層体１５ａは、半導体層１１ａ、半導体層１２ａ及び活性層１３ａを含む。半導体層１１ａは、例えば、ｎ形である。半導体層１２ａは、例えば、ｐ形である。活性層１３ａは、半導体層１１ａと半導体層１２ａとの間に設けられる。例えば、活性層１３ａは、半導体層１１ａの一部の上に設けられる。半導体層１２ａは、活性層１３ａの上に設けられる。
図２Ａに示すように、第１導電部材２１は、導電部分２１ａ及び導電部分２１ｂを含む。導電部分２１ａは、半導体層１１ａの一部の上に設けられる。導電部分２１ｂは、半導体層１２ａの上に設けられる。半導体層１１ａの一部から導電部分２１ａへの方向は、Ｚ軸方向に沿う。半導体層１２ａから導電部分２１ｂへの方向は、Ｚ軸方向に沿う。導電部分２１ａは、半導体層１１ａと電気的に接続される。導電部分２１ｂは、半導体層１２ａと電気的に接続される。この例では、半導体層１２ａと導電部分２１ｂとの間に導電層２５ａが設けられている。導電層２５ａを介して、導電部分２１ｂは、半導体層１２ａと電気的に接続される。
第２半導体積層体１５ｂは、半導体層１１ｂ、半導体層１２ｂ及び活性層１３ｂを含む。半導体層１１ｂは、例えば、ｎ形である。半導体層１２ｂは、例えば、ｐ形である。活性層１３ｂは、半導体層１１ｂと半導体層１２ｂとの間に設けられる。例えば、活性層１３ｂは、半導体層１１ｂの一部の上に設けられる。半導体層１２ｂは、活性層１３ｂの上に設けられる。
図２Ａに示すように、第２導電部材２２は、導電部分２２ａ及び導電部分２２ｂを含む。導電部分２２ａは、半導体層１１ｂの一部の上に設けられる。導電部分２２ｂは、半導体層１２ｂの上に設けられる。半導体層１１ｂの一部から導電部分２２ａへの方向は、Ｚ軸方向に沿う。半導体層１２ｂから導電部分２２ｂへの方向は、Ｚ軸方向に沿う。導電部分２２ａは、半導体層１１ｂと電気的に接続される。導電部分２２ｂは、半導体層１２ｂと電気的に接続される。この例では、半導体層１２ｂと導電部分２２ｂとの間に導電層２５ｂが設けられている。導電層２５ｂを介して、導電部分２２ｂは、半導体層１２ｂと電気的に接続される。
図２Ａに示すように、シリコン基板５０は、第４基板領域５４及び第５基板領域５５を含んでも良い。１つの例において、第１基板領域５１と第４基板領域５４との間に第２基板領域５２がある。第２基板領域５２と第４基板領域５４との間に第５基板領域５５がある。シリコン基板５０は、第２溝部６２を含んでも良い。第２溝部６２は、第１溝部６１と繋がっても良い。第２溝部６２は、第２基板領域５２と第４基板領域５４との間にある。第５基板領域５５は、第２溝部６２と対向しており、第２基板領域５２及び第４基板領域５４よりも薄い。
図２Ａに示すように、この例では、構造体１０は、第３半導体積層体１５ｃ及び第３導電部材２３を含む。第３半導体積層体１５ｃは、第１面５０ａに設けられる。第４基板領域５４は、第３半導体積層体１５ｃと対向する。第３導電部材２３は、第３半導体積層体１５ｃに設けられる。
図２Ａに示すように、第３半導体積層体１５ｃは、半導体層１１ｃ、半導体層１２ｃ及び活性層１３ｃを含む。半導体層１１ｃは、例えば、ｎ形である。半導体層１２ｃは、例えば、ｐ形である。活性層１３ｃは、半導体層１１ｃと半導体層１２ｃとの間に設けられる。例えば、活性層１３ｃは、半導体層１１ｃの一部の上に設けられる。半導体層１２ｃは、活性層１３ｃの上に設けられる。
図２Ａに示すように、第３導電部材２３は、導電部分２３ａ及び導電部分２３ｂを含む。導電部分２３ａは、半導体層１１ｃの一部の上に設けられる。導電部分２３ｂは、半導体層１１ｃの上に設けられる。例えば、半導体層１１ｃの一部から導電部分２３ａへの方向は、Ｚ軸方向に沿う。半導体層１２ｃから導電部分２３ｂへの方向は、Ｚ軸方向に沿う。導電部分２３ａは、半導体層１１ｃと電気的に接続される。導電部分２３ｂは、半導体層１２ｃと電気的に接続される。この例では、半導体層１２ｃと導電部分２３ｂとの間に導電層２５ｃが設けられている。導電層２５ｃを介して、導電部分２３ｂは、半導体層１２ｃと電気的に接続される。
図３Ａに示すように、実装工程Ｓ１２０では、構造体１０を、第１導電部材２１及び第２導電部材２２を介して、配線基板７０に実装する。この例では、構造体１０は、さらに第３導電部材２３を介して配線基板７０に実装される。例えば、導電部分２１ａ、導電部分２１ｂ、導電部分２２ａ、導電部分２２ｂ、導電部分２３ａ及び導電部分２３ｂを介して、構造体１０が配線基板７０に実装される。この例では、配線基板７０には、配線層７１及び７２が設けられる。例えば、配線層７１により導電部分２１ｂと導電部分２２ａとが、互いに電気的に接続される。配線層７２により、導電部分２２ｂと導電部分２３ａとが、互いに電気的に接続される。なお、各配線層は、隣接する半導体積層体同士を電気的に接続するように形成されていなくてもよく、その場合、各半導体積層体を個別に点灯させることができる。
図３Ｂに示すように、実装工程Ｓ１２０では、第３基板領域５３は、第１基板領域５１と第２基板領域５２との間にあり、第５基板領域５５は、第２基板領域５２と第４基板領域５４との間にある状態で配線基板７０に実装される。
構造体１０を配線基板７０に実装した後に、図４Ａに示すように、分離工程Ｓ１３０では、第３基板領域５３を除去し、第１基板領域５１と第２基板領域５２とを分離する。この例では、第５基板領域５５も除去し、第２基板領域５２と第４基板領域５４とをさらに分離する。第３基板領域５３及び第５基板領域５５の除去において、例えば、シリコン基板５０の第２面５０ｂの側から、第３基板領域５３及び第５基板領域５５を除去する。これらの基板領域の除去においては、例えば、研削、ドライエッチング、ウエットエッチングなどが行われる。第３基板領域５３の除去により、第１基板領域５１と第２基板領域５２とが分離される。第５基板領域５５の除去により、第２基板領域５２と第４基板領域５４とが分離される。
図４Ｂに示すように、分離工程Ｓ１３０では、平面視において、第１基板領域５１と第２基板領域５２とが分離され、第２基板領域５２と第４基板領域５４とが分離される。なお、図４Ｂにおいて、各配線層は省略されている。
図５Ａに示すように、樹脂層形成工程Ｓ１４０では、第１基板領域５１と第２基板領域５２との間に樹脂層８０を形成する。この例では、樹脂層８０は、第２基板領域５２と第４基板領域５４との間にも形成される。樹脂層８０に用いられる樹脂は、例えば、エポキシ樹脂またはシリコーン樹脂を含む。樹脂層８０は、半導体積層体から放出された光が、効率良く外部に取り出されるように、例えば、光反射性の粒子を含んでもよい。
図５Ｂに示すように、樹脂層形成工程Ｓ１４０では、平面視において、第１基板領域５１と第２基板領域５２との間に樹脂層８０が形成される。
図６Ａに示すように、第１マスク部材形成工程Ｓ１５０では、第１マスク部材８１を形成する。第１マスク部材８１は、第２基板領域５２を被覆する。この例では、第１マスク部材８１は、樹脂層８０をさらに被覆する。この例では、第１マスク部材８１は、第４基板領域５４をさらに被覆する。第１マスク部材８１は、第１基板領域５１を露出させる。第１マスク部材８１は、例えば、樹脂または無機絶縁膜などが用いられる。第１マスク部材８１の形状の加工には、例えば、フォトリソグラフィなどの技術が用いられる。第１マスク部材８１の厚さは、例えば、１０μｍ～１０００μｍ程度が挙げられる。
図６Ｂに示すように、第１マスク部材形成工程Ｓ１５０では、平面視において、樹脂層８０、第２基板領域５２、及び、第４基板領域５４を被覆し、第１基板領域５１を露出させるように第１マスク部材８１が形成される。
図７Ａに示すように、第１領域形成工程Ｓ１６０では、第１マスク部材８１で第２基板領域５２を被覆した状態で、第１基板領域５１を除去し、第１半導体積層体１５ａを露出させることにより第１領域１５Ａを形成する。第１基板領域５１の除去は、ウエットエッチングやドライエッチングなどで行われる。第１領域１５Ａは、上面視で第１半導体積層体１５ａの少なくとも一部（例えば、半導体層１１ａが樹脂層８０から露出した部分）に対応する。この例では、第１領域形成工程Ｓ１６０において、第４基板領域５４及び樹脂層８０は、第１マスク部材８１に被覆されている。
図７Ｂに示すように、第１領域形成工程Ｓ１６０では、第１基板領域５１を除去し、第１半導体積層体１５ａを露出させることにより第１領域１５Ａを形成する。
図８Ａに示すように、第１波長変換層形成工程Ｓ１７０では、第１領域１５Ａに、第１波長変換層８５Ａを形成する。第１波長変換層８５Ａは、例えば、塗布または電着などにより形成することができる。第１波長変換層８５Ａを塗布により形成する場合、第１領域１５Ａと、第１マスク部材８１の上面とに亘って、第１波長変換層８５Ａを塗布した後、後述する第１マスク部材除去工程Ｓ１８０で第１マスク部材を除去するとともに第１マスク部材８１の上面の第１波長変換層８５Ａを除去してもよく、そのようにすることで、第１領域１５Ａに選択的に第１波長変換層８５Ａを形成することができる。また、第１波長変換層８５Ａを塗布により形成する場合、第１領域１５Ａと、第１マスク部材８１の上面とに亘って、第１波長変換層８５Ａを塗布した後、第１マスク部材８１の上面の第１波長変換層８５Ａを研削により除去してもよい。第１波長変換層８５Ａを電着などの手法により形成することで、第１波長変換層８５Ａを第１領域１５Ａに選択的に形成することが容易になる。第１波長変換層８５Ａは、例えば、蛍光体粒子と樹脂とを含む。第１波長変換層８５Ａの厚さは、例えば、５０μｍ～５００μｍが挙げられる。
図８Ｂに示すように、第１波長変換層形成工程Ｓ１７０では、第１領域１５Ａに、第１波長変換層８５Ａを形成する。
図９Ａに示すように、第１マスク部材除去工程Ｓ１８０において、第１マスク部材８１を除去する。例えば、第１マスク部材８１がレジストを含む場合、第１マスク部材８１は、ドライエッチング、ウエットエッチングなどにより除去できる。
図９Ｂ に示すように、第１マスク部材除去工程Ｓ１８０において、第１マスク部材８１が除去され、第２基板領域５２、第４基板領域５４が露出する。
第２領域形成工程Ｓ１９０では、第２基板領域５２を除去し、第２半導体積層体１５ｂを露出させることで、第２領域１５Ｂを形成する。第２領域１５Ｂは、上面視で、第２半導体積層体１５ｂの少なくとも一部（例えば、半導体層１１ｂが樹脂層８０から露出した部分）に対応する。
本実施形態に係る発光装置の製造方法によれば、複数の半導体積層体１５ｘ（例えば、第１半導体積層体１５ａ及び第２半導体積層体１５ｂなど）が設けられた構造体１０を配線基板７０に実装する。その後、シリコン基板５０の一部の領域（例えば、第３基板領域５３）を除去することで、複数の半導体積層体１５ｘを個片化する。本実施形態において、構造体１０において規定された複数の半導体積層体１５ｘの位置を維持した状態で、一括して、複数の半導体積層体１５ｘを配線基板７０に実装することができる。
発光素子を１つずつピックアップすることで、複数の発光素子を配線基板に実装する場合、実装に用いる装置の精度上、発光素子同士の間隔を密にすることや、発光素子同士の間隔を一定にすることには改善の余地がある。本実施形態においては、上述したように、成長基板であるシリコン基板上に形成された半導体積層体１５ｘの位置を維持した状態で、一括して、複数の半導体積層体１５ｘを配線基板７０に実装することができる。従って、配線基板において、複数の半導体積層体１５ｘを密に配置し、かつ、複数の半導体積層体１５ｘの間隔のばらつきを抑制することができる。従って、本実施形態によれば、複数の発光素子を密に配置し、かつ、発光素子同士の間隔のばらつきを抑制可能な発光装置の製造方法を提供することができる。発光素子同士の間隔のばらつきを抑制するとは、例えば、発光素子同士の間隔のばらつきが、３μｍ以下になることを言う。また、発光素子同士の間隔を密にするとは、例えば、発光素子同士の間隔を１００μｍ以下にすることを言う。
上記に示す本実施形態においては、第１領域１５Ａに第１波長変換層８５Ａが選択的に形成される。第１波長変換層８５Ａは、第２領域１５Ｂには形成されない。例えば、第１半導体積層体１５ａから出射した光の波長は、第１波長変換層８５Ａを通過することで、変換される。一方、第２半導体積層体１５ｂから出射した光は、波長が変換されることなく、そのまま外部に出射する。第１半導体積層体１５ａから出射する光の波長分布が、第２半導体積層体１５ｂから出射する光の波長分布と同じ場合でも、第１波長変換層８５Ａを通過するかしないかで、異なる色の光が得られる。
本実施形態において、第２領域形成工程Ｓ１９０は、以下に説明するように、図１に例示する第２マスク部材形成工程Ｓ１９１及び第２基板領域除去工程Ｓ１９２を含んでも良い。
第２マスク部材形成工程Ｓ１９１では、図１０Ａ及び図１０Ｂに示すように、第１波長変換層８５Ａを被覆するとともに、第２基板領域５２を露出させる第２マスク部材８２を形成する。この例では、第２マスク部材形成工程Ｓ１９１において、第２マスク部材８２は、第４基板領域５４も覆う。第２マスク部材８２の厚さは、第１マスク部材８１の厚さと同等程度とすることができる。
第２基板領域除去工程Ｓ１９２では、図１１Ａ及び図１１Ｂに示すように、第２マスク部材８２で第１波長変換層８５Ａを被覆した状態で第２基板領域５２を除去する。第２基板領域５２の除去は、ウエットエッチングやドライエッチングなどで行われる。なかでもドライエッチングで行うことで、第２基板領域５２を選択的に除去することができる。
図１に例示する第２波長変換層形成工程Ｓ２００では、図１２Ａ及び図１２Ｂに示すように、第２領域１５Ｂに、第２波長変換層８５Ｂを形成する。例えば、第２波長変換層８５Ｂから出射する光のピーク波長は、第１波長変換層８５Ａから出射する光のピーク波長とは異なる。第２波長変換層８５Ｂに含まれる蛍光体の種類は、第１波長変換層８５Ａに含まれる蛍光体の種類とは異なる。
図１３Ａ及び図１３Ｂに示すように、第２マスク部材除去工程Ｓ２１０では、第２マスク部材８２を除去する。第２マスク部材８２がレジストである場合は、例えば、ドライエッチング、ウエットエッチングなどにより、第２マスク部材８２が除去できる。
図１４Ａ及び図１４Ｂに示すように、第１光透過層形成工程Ｓ２２０において、第１波長変換層８５Ａ及び第２波長変換層８５Ｂに第１光透過層８８Ａを形成する。第１光透過層８８Ａは、例えば、シリコーン系樹脂、エポキシ系樹脂などを含む。第１光透過層８８Ａは、例えば、保護層として機能する。第１光透過層８８Ａにより、例えば、後述する第４基板領域５４の除去の際に、除去に用いられるガス等から第１波長変換層８５Ａ及び第２波長変換層８５Ｂを保護することができる。なお、第１波長変換層８５Ａに形成される第１光透過層８８Ａは、第２マスク部材８２が形成される前に形成してもよく、この場合、第２マスク部材８２を除去する際に、第１波長変換層８５Ａを保護することができる。
図１５Ａ及び図１５Ｂに示すように、第３領域形成工程Ｓ２３０では、第４基板領域５４を除去し、第３半導体積層体１５ｃを露出させることで、第３領域１５Ｃを形成する。第３領域１５Ｃは、上面視において第３半導体積層体１５ｃの少なくとも一部（例えば、半導体層１１ｃが樹脂層８０から露出した部分）に対応する。
図１６Ａ及び図１６Ｂに示すように、第２光透過層形成工程Ｓ２４０では、第３領域１５Ｃに第２光透過層８８Ｂを形成する。
上記の第２波長変換層形成工程Ｓ２００の実施により、例えば第１波長変換層８５Ａとは異なる色の光を出射可能な第２波長変換層８５Ｂが形成できる。その結果、第１実施形態によると、発光素子同士の間隔のばらつきを抑制して、発光素子同士の間隔を密にしつつ、得られる光の種類の数が多くなる。
（第２実施形態）
図１７は、第２実施形態に係る発光装置の製造方法を例示するフローチャートである。図１８Ａ～図２０Ａは、それぞれ第２実施形態に係る発光装置の製造方法の一工程を例示する模式的断面図である。図１８Ｂ～図２０Ｂは、それぞれ第２実施形態に係る発光装置の製造方法の一工程を例示する模式的平面図である。
図１７に示すように、本実施形態に係る発光装置の製造方法においては、樹脂層形成工程Ｓ３２０の後に実装工程Ｓ３４０が行われる。第２実施形態に係る発光装置の製造方法において、実装工程Ｓ３４０以降は、第１実施形態に係る発光装置の製造方法と同様の処理が行われても良い。以下、第２実施形態に関して、構造体準備工程Ｓ１１０、樹脂層形成工程Ｓ３２０、分離工程Ｓ１３０及び実装工程Ｓ３４０の例について、説明する。
構造体準備工程Ｓ１１０では、例えば、上述した図２Ａ及び図２Ｂに例示する構造体１０を準備する。
図１８Ａ及び図１８Ｂに示すように、樹脂層形成工程Ｓ３２０では、構造体１０の溝部６０（第１溝部６１及び第２溝部６２）を充填するように、樹脂層８０を形成する。
樹脂層８０を形成した後、図１９Ａ及び図１９Ｂに示すように、分離工程Ｓ１３０では、第３基板領域５３を除去し、第１基板領域５１と第２基板領域５２とを分離する。この例では、第５基板領域５５を除去し、第２基板領域５２と第４基板領域５４とを分離する。第３基板領域５３及び第５基板領域５５の除去においては、例えば、シリコン基板５０の第２面５０ｂ側から、第３基板領域５３及び第５基板領域５５を除去する。除去は、例えば、研削、ドライエッチング、ウエットエッチングを含む。第３基板領域５３の除去により、第１基板領域５１と第２基板領域５２とが分離される。第５基板領域５５の除去により、第２基板領域５２と第４基板領域５４とが分離される。
第１基板領域５１と第２基板領域５２とを分離し、第２基板領域５２と第４基板領域５４とを分離した後、図２０Ａ及び図２０Ｂに示すように、実装工程Ｓ３４０では、構造体１０を第１導電部材２１、第２導電部材２２及び第３導電部材２３を介して配線基板７０に実装する。例えば、第１半導体積層体１５ａは、導電部分２１ａ及び２１ｂを介して配線基板７０に実装される。第２半導体積層体１５ｂは、導電部分２２ａ及び２２ｂ介して配線基板７０に実装される。第３半導体積層体１５ｃは、導電部分２３ａ及び２３ｂを介して配線基板７０に実装される。
実装工程Ｓ３４０の後に、第１実施形態に係る発光装置の製造方法に関して説明した処理（第１マスク部材形成工程Ｓ１５０、第１領域形成工程Ｓ１６０、第１波長変換層形成工程Ｓ１７０、第１マスク部材除去工程Ｓ１８０、及び第２領域形成工程Ｓ１９０を実施すればよい。また、第２波長変換層形成工程Ｓ２００、第２マスク部材除去工程Ｓ２１０、第１光透過層形成工程Ｓ２２０、第３領域形成工程Ｓ２３０、及び、第２光透過層形成工程Ｓ２４０）を更に実施しても良い。
第２実施形態に係る発光装置の製造方法によれば、構造体１０に含まれる複数の半導体積層体１５ｘ（第１半導体積層体１５ａ及び第２半導体積層体１５ｂなど）に樹脂層８０を形成する。この状態で、構造体１０を配線基板７０に実装した後に、複数の半導体積層体１５ｘを個片化する。この製造方法においては、構造体１０における複数の半導体積層体１５ｘ位置を維持した状態で、複数の半導体積層体１５ｘを一括して配線基板７０に実装できる。第２実施形態においても、複数の発光素子を密に配置し、かつ、発光素子同士の間隔のばらつきを抑制できる。
本発明の実施形態において、半導体層１１ａ、１１ｂ及び１１ｃは、例えば、ガリウム及び窒素を含む。半導体層１２ａ、１２ｂ及び１２ｃは、例えば、ガリウム及び窒素を含む。活性層１３ａ、１３ｂ及び１３ｃは、例えば、ガリウム、インジウム及び窒素を含む。
導電部分２１ａ、２２ａ及び２３ａは、例えば、Ｃｕ、ＡｕまたはＡｌなどを含む。導電部分２１ｂ、２２ｂ及び２３ｂは、例えば、Ｃｕ、ＡｕまたはＡｌなどを含む。導電層２５ａ、２５ｂ及び２５ｃは、例えば、Ａｇ、ＩＴＯ（酸化インジウムスズ）またはＮｉなどを含む。
本発明の実施形態によれば、複数の発光素子を密に配置し、かつ、発光素子同士の間隔のばらつきを抑制した発光装置の製造方法を提供することができる。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、発光装置に含まれる、基板、半導体積層体、及び、樹脂層などのそれぞれの具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
１０…構造体、 １１ａ～１１ｃ、１２ａ～１２ｃ…半導体層、 １３ａ～１３ｃ…活性層、 １５Ａ～１５Ｃ…第１～第３領域、 １５ａ～１５ｃ…第１～第３半導体積層体、 １５ｘ…半導体積層体、 ２１～２３…第１～第３導電部材、 ２１ａ、２１ｂ、２２ａ、２２ｂ、２３ａ、２３ｂ…導電部分、 ２５ａ～２５ｃ…導電層、 ５０…シリコン基板、 ５０ａ、５０ｂ…第１、第２面、 ５１～５５…第１～第５基板領域、 ６０…溝部、 ６１、６２…第１、第２溝部、 ７０…配線基板、 ７１、７２…配線層、 ８０…樹脂層、 ８１、８２…第１、第２マスク部材、 ８５Ａ、８５Ｂ…第１、第２波長変換層、 ８８Ａ、８８Ｂ…第１、第２光透過層、 Ｓ１１０…構造体準備工程、 Ｓ１２０…実装工程、 Ｓ１３０…分離工程、 Ｓ１４０…樹脂層形成工程、 Ｓ１５０…マスク部材形成工程、 Ｓ１６０…領域形成工程、 Ｓ１７０…波長変換層形成工程、 Ｓ１８０…マスク部材除去工程、 Ｓ１９０…領域形成工程、 Ｓ１９１…マスク部材形成工程、 Ｓ１９２…基板領域除去工程、 Ｓ２００…波長変換層形成工程、 Ｓ２１０…マスク部材除去工程、 Ｓ２２０…光透過層形成工程、 Ｓ２３０…領域形成工程、 Ｓ２４０…光透過層形成工程、 Ｓ３２０…樹脂層形成工程、 Ｓ３４０…実装工程

Claims (9)

  1. 溝部が設けられた第１面を含むシリコン基板と、前記第１面に設けられた第１半導体積層体及び第２半導体積層体と、前記第１半導体積層体に設けられた第１導電部材と、前記第２半導体積層体に設けられた第２導電部材と、を含む構造体であって、前記シリコン基板は、前記第１半導体積層体と対向する第１基板領域と、前記第２半導体積層体と対向する第２基板領域と、前記第１基板領域と前記第２基板領域との間に位置し前記溝部と対向する第３基板領域と、を含む、前記構造体を準備する工程と、
    前記構造体を、前記第１導電部材及び前記第２導電部材を介して配線基板に実装する工程と、
    前記構造体を前記配線基板に実装した後、前記第３基板領域を除去し、前記第１基板領域と前記第２基板領域とを分離する工程と、
    前記第１基板領域と前記第２基板領域との間に樹脂層を形成する工程と、
    前記第２基板領域を被覆するとともに、前記第１基板領域を露出させる第１マスク部材を形成する工程と、
    前記第１マスク部材で前記第２基板領域を被覆した状態で前記第１基板領域を除去し、前記第１半導体積層体を露出させることで、第１領域を形成する工程と、
    前記第１領域に、第１波長変換層を形成する工程と、
    前記第１マスク部材を除去する工程と、
    前記第２基板領域を除去し、前記第２半導体積層体を露出させることで、第２領域を形成する工程と、
    を備えた、発光装置の製造方法。
  2. 溝部が設けられた第１面を含むシリコン基板と、前記第１面に設けられた第１半導体積層体及び第２半導体積層体と、前記第１半導体積層体に設けられた第１導電部材と、前記第２半導体積層体に設けられた第２導電部材と、を含む構造体であって、前記シリコン基板は、前記第１半導体積層体と対向する第１基板領域と、前記第２半導体積層体と対向する第２基板領域と、前記第１基板領域と前記第２基板領域との間に位置し前記溝部に対向する第３基板領域と、を含む、前記構造体を準備する工程と、
    前記溝部に樹脂層を形成する工程と、
    前記樹脂層を形成した後、前記第３基板領域を除去し、前記第１基板領域と前記第２基板領域とを分離する工程と、
    前記第１基板領域と前記第２基板領域とを分離した後、前記第１半導体積層体を前記第１導電部材を介して配線基板に実装するとともに、前記第２半導体積層体を前記第２導電部材を介して前記配線基板に実装する工程と、
    前記第２基板領域を被覆するとともに、前記第１基板領域を露出させる第１マスク部材を形成する工程と、
    前記第１マスク部材で前記第２基板領域を被覆した状態で前記第１基板領域を除去し、前記第１半導体積層体を露出させることで、第１領域を形成する工程と、
    前記第１領域に、第１波長変換層を形成する工程と、
    前記第１マスク部材を除去する工程と、
    前記第２基板領域を除去し、前記第２半導体積層体を露出させることで、第２領域を形成する工程と、
    を備えた、発光装置の製造方法。
  3. 前記第２領域に第２波長変換層を形成する工程をさらに備え、
    前記第２波長変換層から出射する光のピーク波長は、前記第１波長変換層から出射する光のピーク波長とは異なる、請求項１または２に記載の発光装置の製造方法。
  4. 前記構造体は、前記第１面に設けられた第３半導体積層体と、前記第３半導体積層体に設けられた第３導電部材をさらに含み、
    前記シリコン基板は前記第３半導体積層体と対向する第４基板領域をさらに含み、
    前記配線基板に実装する工程は、前記第３半導体積層体を前記第３導電部材を介して前記配線基板に実装することをさらに含み、
    前記第２領域を形成する工程は、前記第１波長変換層を被覆するとともに、前記第２基板領域を露出させる第２マスク部材を形成した後、前記第２マスク部材で前記第１波長変換層を被覆した状態で前記第２基板領域を除去すること、を含み、
    前記第２マスク部材を除去する工程と、
    前記第４基板領域を除去し、前記第３半導体積層体を露出させることで、第３領域を形成する工程と、
    をさらに備えた請求項３に記載の発光装置の製造方法。
  5. 前記第１波長変換層及び前記第２波長変換層を形成した後であって、前記第３領域を形成する前に、前記第１波長変換層及び前記第２波長変換層に第１光透過層を形成する工程をさらに備えた、請求項４に記載の発光装置の製造方法。
  6. 前記第３領域に第２光透過層を形成する工程をさらに備えた、請求項４または５に記載の発光装置の製造方法。
  7. 前記樹脂層は、光反射性を有する、請求項１～６のいずれか１つに記載の発光装置の製造方法。
  8. 前記第１波長変換層を形成する工程において、前記第１波長変換層を電着により形成する、請求項１～７のいずれか１つに記載の発光装置の製造方法。
  9. 前記第１波長変換層を形成する工程において、前記第１波長変換層を塗布により形成する、請求項１～７のいずれか１つに記載の発光装置の製造方法。
JP2020060578A 2020-03-30 2020-03-30 発光装置の製造方法 Active JP7119283B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020060578A JP7119283B2 (ja) 2020-03-30 2020-03-30 発光装置の製造方法
US17/216,324 US11508705B2 (en) 2020-03-30 2021-03-29 Method of manufacturing light-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020060578A JP7119283B2 (ja) 2020-03-30 2020-03-30 発光装置の製造方法

Publications (2)

Publication Number Publication Date
JP2021163770A JP2021163770A (ja) 2021-10-11
JP7119283B2 true JP7119283B2 (ja) 2022-08-17

Family

ID=77857104

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020060578A Active JP7119283B2 (ja) 2020-03-30 2020-03-30 発光装置の製造方法

Country Status (2)

Country Link
US (1) US11508705B2 (ja)
JP (1) JP7119283B2 (ja)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008262993A (ja) 2007-04-10 2008-10-30 Nikon Corp 表示装置
JP2010517289A (ja) 2007-01-22 2010-05-20 クリー インコーポレイテッド ウェーハレベルの燐光体被覆方法およびその方法を利用して製作される装置
CN102214650A (zh) 2011-05-25 2011-10-12 映瑞光电科技(上海)有限公司 一种led像素单元器件结构及其制备方法
JP2012156443A (ja) 2011-01-28 2012-08-16 Nichia Chem Ind Ltd 発光装置の製造方法
JP2013065726A (ja) 2011-09-16 2013-04-11 Toshiba Corp 半導体発光装置及びその製造方法
JP2015126209A (ja) 2013-12-27 2015-07-06 日亜化学工業株式会社 発光装置
JP2015176963A (ja) 2014-03-14 2015-10-05 株式会社東芝 半導体発光装置
JP2016171281A (ja) 2015-03-16 2016-09-23 株式会社東芝 半導体発光装置
US20180151543A1 (en) 2016-11-25 2018-05-31 Lg Electronics Inc. Display device using semiconductor light emitting device and fabrication method thereof
WO2018163326A1 (ja) 2017-03-08 2018-09-13 サンケン電気株式会社 発光装置及びその製造方法
JP2018190896A (ja) 2017-05-10 2018-11-29 日亜化学工業株式会社 発光装置の製造方法
WO2019092893A1 (ja) 2017-11-10 2019-05-16 シャープ株式会社 半導体モジュール、表示装置、及び半導体モジュールの製造方法
WO2020209109A1 (ja) 2019-04-12 2020-10-15 ソニー株式会社 表示装置、発光素子及び発光部材

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5403781A (en) * 1992-07-17 1995-04-04 Yamaha Corporation Method of forming multilayered wiring
US6657229B1 (en) * 1996-05-28 2003-12-02 United Microelectronics Corporation Semiconductor device having multiple transistors sharing a common gate
KR100853789B1 (ko) * 2006-11-27 2008-08-25 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법
US9024349B2 (en) 2007-01-22 2015-05-05 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
US7973327B2 (en) 2008-09-02 2011-07-05 Bridgelux, Inc. Phosphor-converted LED
JP5710532B2 (ja) 2012-03-26 2015-04-30 株式会社東芝 半導体発光装置及びその製造方法
JP6248431B2 (ja) 2013-06-28 2017-12-20 日亜化学工業株式会社 半導体発光装置の製造方法
JP2015173142A (ja) 2014-03-11 2015-10-01 株式会社東芝 半導体発光装置

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010517289A (ja) 2007-01-22 2010-05-20 クリー インコーポレイテッド ウェーハレベルの燐光体被覆方法およびその方法を利用して製作される装置
JP2008262993A (ja) 2007-04-10 2008-10-30 Nikon Corp 表示装置
JP2012156443A (ja) 2011-01-28 2012-08-16 Nichia Chem Ind Ltd 発光装置の製造方法
CN102214650A (zh) 2011-05-25 2011-10-12 映瑞光电科技(上海)有限公司 一种led像素单元器件结构及其制备方法
JP2013065726A (ja) 2011-09-16 2013-04-11 Toshiba Corp 半導体発光装置及びその製造方法
JP2015126209A (ja) 2013-12-27 2015-07-06 日亜化学工業株式会社 発光装置
JP2015176963A (ja) 2014-03-14 2015-10-05 株式会社東芝 半導体発光装置
JP2016171281A (ja) 2015-03-16 2016-09-23 株式会社東芝 半導体発光装置
US20180151543A1 (en) 2016-11-25 2018-05-31 Lg Electronics Inc. Display device using semiconductor light emitting device and fabrication method thereof
WO2018163326A1 (ja) 2017-03-08 2018-09-13 サンケン電気株式会社 発光装置及びその製造方法
JP2018190896A (ja) 2017-05-10 2018-11-29 日亜化学工業株式会社 発光装置の製造方法
WO2019092893A1 (ja) 2017-11-10 2019-05-16 シャープ株式会社 半導体モジュール、表示装置、及び半導体モジュールの製造方法
WO2020209109A1 (ja) 2019-04-12 2020-10-15 ソニー株式会社 表示装置、発光素子及び発光部材

Also Published As

Publication number Publication date
US20210305219A1 (en) 2021-09-30
JP2021163770A (ja) 2021-10-11
US11508705B2 (en) 2022-11-22

Similar Documents

Publication Publication Date Title
US9502627B2 (en) Wafer level photonic devices dies structure and method of making the same
US8598617B2 (en) Methods of fabricating light emitting diode packages
KR101279225B1 (ko) 발광 다이오드용 마이크로 배선
US9711403B2 (en) Method for forming chip package
TWI505428B (zh) 晶片封裝體及其形成方法
US9142486B2 (en) Chip package and fabrication method thereof
US20100181589A1 (en) Chip package structure and method for fabricating the same
TWI529887B (zh) 晶片封裝體及其形成方法
CN102163659A (zh) 发光二极管封装、高反射型硅次基板及其制造方法
TW201110294A (en) Chip package and fabrication method thereof
US20150311175A1 (en) Stacked chip package and method for forming the same
KR102548550B1 (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
TW201719842A (zh) 半導體元件結構及其形成方法
TW201535551A (zh) 晶片封裝體及其製造方法
US8786093B2 (en) Chip package and method for forming the same
TWI450345B (zh) 晶片封裝體及其形成方法
US20120146111A1 (en) Chip package and manufacturing method thereof
US9601460B2 (en) Chip package including recess in side edge
JP7119283B2 (ja) 発光装置の製造方法
WO2015097979A1 (ja) 半導体装置
TWI484597B (zh) 晶片封裝體及其形成方法
TWI467808B (zh) 發光二極體元件、其製作方法以及發光裝置
TWI441291B (zh) 半導體封裝件及其製造方法
KR100761468B1 (ko) 반도체 장치 및 그 형성 방법
CN114038828A (zh) 半导体封装结构及其形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210712

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220606

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220704

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220717

R151 Written notification of patent or utility model registration

Ref document number: 7119283

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151