JP7152632B1 - マスターユニット、および通信システム - Google Patents

Abstract

Ｉ／Ｏユニット（１４）に接続された機器（１０４）と信号を伝送するマスターユニット（１２）は、第１コネクタ（２６）を有するコネクタモジュール（１８）と、マスター処理回路（２０）、第２コネクタ（２８）、支流端子（２２）、および電源部（２４）を有するメインモジュール（１６）とに分割され、第２コネクタ（２８）とマスター処理回路（２０）とはコネクタモジュール（１８）およびメインモジュール（１６）に設けられた第１接続端子（３０）により接続される。

Description

本発明は、Ｉ／Ｏユニットを介して機器と信号を伝送するマスターユニットと、そのマスターユニットを有する通信システムとに関する。

特開２０１６－１１０４６０号公報には、プログラマブル・ロジック・コントローラシステムが開示されている。このプログラマブル・ロジック・コントローラシステムは、基本ユニット（マスター）と、複数の拡張ユニット（スレーブ）とを有する。基本ユニットと、複数の拡張ユニットとは、マスターユニットを先頭にして、デイジーチェーン接続される。複数の拡張ユニットの各々は、例えばＩ／Ｏユニットである。基本ユニットは、複数の拡張ユニットを介して、被制御装置に信号を送受信する。被制御装置は、例えばセンサ、またはアクチュエータである。

マスターユニットと複数のＩ／Ｏユニットとは、マスターユニットを先頭にして所定の設置方向に沿って並べられる。隣り合うマスターユニットの端子と、Ｉ／Ｏユニットの端子とが接続される。また、隣り合うＩ／Ｏユニット同士の端子が互いに接続される。これにより、マスターユニットと、複数のＩ／Ｏユニットとは、通信可能に接続される。以下において、通信可能に接続されたマスターユニットと複数のＩ／Ｏユニットとからなる塊は、「ステーション」とも記載される。

オペレータは、複数のステーションを設置する場合には、各ステーションのマスターユニットを制御装置に対して順次接続する。ここで、各ステーションのマスターユニットは、オペレータが別途用意するケーブル等の接続部材によって接続される。

ここで、２つのステーションが、上記した所定の設置方向で並ぶ場合がある。この場合においても、オペレータは、２つのステーションの先頭（マスターユニット）同士を、接続部材によって接続する。ここで、２つのステーションのマスターユニットの間には、一方のマスターユニットに接続された複数のＩ／Ｏユニットが設置されている。この場合、オペレータは、その複数のＩ／Ｏユニットを迂回するように、接続部材を配線しなければならない。

本発明は、上述した課題を解決することを目的とする。

本発明の第１の態様は、Ｉ／Ｏユニットを介して、前記Ｉ／Ｏユニットに接続された機器と信号を伝送するマスターユニットであって、信号処理を行うマスター処理回路と、前記マスター処理回路の後段に設けられる他のマスターユニットに接続するための第１コネクタと、前記マスター処理回路の前段に設けられる制御装置または他のマスターユニットに接続するための第２コネクタと、前記Ｉ／Ｏユニットに接続するための支流端子と、前記マスター処理回路に電力を供給する電源部と、を備え、前記マスターユニットは、前記第１コネクタを有する第１コネクタモジュールと、前記マスター処理回路、および前記マスター処理回路に接続された前記第２コネクタ、前記支流端子、ならびに前記電源部を有するメインモジュールと、に分割されており、前記第１コネクタモジュールおよび前記メインモジュールは、前記Ｉ／Ｏユニットを通じて前記第１コネクタと前記マスター処理回路とを接続するための第１接続端子をさらに有する。

本発明の第２の態様は、機器が接続されるＩ／Ｏユニットと、前記Ｉ／Ｏユニットを介して前記機器と信号を伝送するマスターユニットとを有する通信システムであって、前記マスターユニットは、信号処理を行うマスター処理回路と、前記マスター処理回路の後段に設けられる他のマスターユニットに接続するための第１コネクタと、前記マスター処理回路の前段に設けられる制御装置または他のマスターユニットに接続するための第２コネクタと、前記Ｉ／Ｏユニットに接続するための支流端子と、前記マスター処理回路に電力を供給する電源部と、を備えると共に、前記第１コネクタを有する第１コネクタモジュールと、前記マスター処理回路、および前記マスター処理回路に接続された前記第２コネクタ、前記支流端子、ならびに前記電源部を有するメインモジュールと、に分割されており、前記第１コネクタモジュールおよび前記メインモジュールは、前記Ｉ／Ｏユニットを通じて前記第１コネクタと前記マスター処理回路とを接続するための第１接続端子をさらに有し、前記Ｉ／Ｏユニットは、前段に設けられた前記メインモジュールの前記第１接続端子および前記支流端子に接続可能な前段側本流端子および前段側支流端子と、後段に設けられた他のＩ／Ｏユニットの前記前段側支流端子に接続可能な後段側支流端子と、前記前段側支流端子と前記後段側支流端子とに接続され、前記マスター処理回路と信号の入出力を行うスレーブ処理回路と、前記スレーブ処理回路を介さずに前記前段側本流端子に接続され、後段に設けられた前記第１コネクタモジュールの前記第１接続端子に接続可能な後段側本流端子と、を備える。

本発明の態様によれば、ステーションの後段側から他のステーションのマスターユニットに接続可能なマスターユニットと、該マスターユニットを有する通信システムとが提供される。

図１は、本発明の参考例に係る通信システムを表す図である。 図２は、本発明の実施の形態に係る通信システムを表す図である。 図３は、変形例１に係る通信カプラユニットを表す図である。 図４は、変形例２に係る通信カプラユニットを表す図である。 図５は、変形例２に係るステーションを表す図である。 図６は、変形例３に係る共通コネクタモジュールを表す図である。

本発明のマスターユニットと、通信システムとについて、好適な実施の形態を掲げ、添付の図面を参照しながら以下、詳細に説明する。

［実施の形態］
図１は、本発明の参考例に係る通信システム１００を表す図である。

通信システム１００は、制御装置１０２と機器１０４との間で信号を伝送するシステムである。機器１０４は、機械装置に設けられる。機械装置は、例えば工作機械、またはロボットである。機器１０４は、出力機器１０４ａと、入力機器１０４ｂとを含む。出力機器１０４ａは、例えば、スイッチ等のアクチュエータである。制御装置１０２は、出力機器１０４ａを駆動させる場合は、通信システム１００を介して、出力機器１０４ａに制御信号を送る。入力機器１０４ｂは、例えば押圧、電圧、または電流等を検出するセンサである。制御装置１０２は、入力機器１０４ｂからの検出信号を、通信システム１００を介して取得する。

通信システム１００は、２つの通信カプラユニット１０６（１０６ａ、１０６ｂ）と、複数のＩ／Ｏユニット１０８（１０８ａ、１０８ｂ）とを有する。通信カプラユニット１０６ａの後段に、複数のＩ／Ｏユニット１０８ａが順次接続される。この場合、通信カプラユニット１０６ａは、複数のＩ／Ｏユニット１０８ａのマスターユニットである。複数のＩ／Ｏユニット１０８ａの各々は、通信カプラユニット１０６ａのスレーブユニットである。

通信カプラユニット１０６ａと、複数のＩ／Ｏユニット１０８ａとは、一つのステーションＳ１０を構成する。図１の矢印Ｄは、通信カプラユニット１０６ａと、複数のＩ／Ｏユニット１０８ａとが並ぶ設置方向（＋Ｄ：後段側、－Ｄ：前段側）を示している。

また、複数のＩ／Ｏユニット１０８ｂは、通信カプラユニット１０６ｂの後段に順次接続される。したがって、通信カプラユニット１０６ｂは、複数のＩ／Ｏユニット１０８ｂのマスターユニットである。複数のＩ／Ｏユニット１０８ｂの各々は、通信カプラユニット１０６ｂのスレーブユニットである。通信カプラユニット１０６ｂと、複数のＩ／Ｏユニット１０８ｂとは、一つのステーションＳ２０を構成する。通信カプラユニット１０６ｂと複数のＩ／Ｏユニット１０８ｂとは、設置方向Ｄに並ぶ。

以下の説明において、通信カプラユニット１０６と、Ｉ／Ｏユニット１０８との各々の構成が、順を追ってさらに説明される。

通信カプラユニット１０６は、マスター処理回路２０と、支流端子２２と、電源部２４と、第１コネクタ２６と、第２コネクタ２８と、筐体１１０とを有する。マスター処理回路２０と、支流端子２２と、電源部２４と、第１コネクタ２６と、第２コネクタ２８とは、筐体１１０に収容される。

マスター処理回路２０は、例えばＣＰＵ（中央処理装置）を含む。ただし、マスター処理回路２０は、ＡＳＩＣ（特定用途向け集積回路）、ＰＬＤ（プログラマブルロジックデバイス）、またはＦＰＧＡ（フィールドプログラマブルロジックゲートアレー）等を含んでもよい。

電源部２４は、マスター処理回路２０に電力を供給する。ただし、電源部２４は、通信カプラユニット１０６の後段側に設けられた複数のＩ／Ｏユニット１０８に電力を供給してもよい。

第１コネクタ２６は、通信カプラユニット１０６の後段に設けられる他の通信カプラユニット１０６と接続するためのコネクタである。第２コネクタ２８は、通信カプラユニット１０６の前段に設けられる制御装置１０２、または通信カプラユニット１０６の前段に設けられる他の通信カプラユニット１０６と接続するためのコネクタである。一つの通信カプラユニット１０６内において、第１コネクタ２６と第２コネクタ２８とは、マスター処理回路２０に接続されている。第１コネクタ２６と第２コネクタ２８とは、例えば図１に示すように、通信カプラユニット１０６のうちの前段（－Ｄ）側の側面に設けられる。

図１の例では、通信カプラユニット１０６ａの第１コネクタ２６は、オペレータが別途用意する接続部材Ｃａｂ１を介して、通信カプラユニット１０６ｂの第２コネクタ２８に接続される。接続部材Ｃａｂ１は、例えば、ケーブルである。また、通信カプラユニット１０６ａの第２コネクタ２８は、オペレータが別途用意する接続部材Ｃａｂ２を介して、制御装置１０２に接続される。これにより、制御装置１０２と、通信カプラユニット１０６ａのマスター処理回路２０と、通信カプラユニット１０６ｂのマスター処理回路２０とが、この順番で接続される。通信カプラユニット１０６ｂの第１コネクタ２６は、この参考例においては開放されている。通信カプラユニット１０６ｂの第１コネクタ２６は、通信カプラユニット１０６ｂのさらに後段に他の通信カプラユニット１０６が設置される場合、その他の通信カプラユニット１０６の第２コネクタ２８と接続される。

支流端子２２は、Ｉ／Ｏユニット１０８に接続される端子である。一つの通信カプラユニット１０６内において、支流端子２２は、マスター処理回路２０に接続されている。支流端子２２は、通信カプラユニット１０６のうちの後段（＋Ｄ）側の側面に設けられる。

Ｉ／Ｏユニット１０８は、スレーブ処理回路３２と、インターフェース３４と、前段側支流端子３６と、後段側支流端子３８と、筐体１１２とを有する。スレーブ処理回路３２と、インターフェース３４と、前段側支流端子３６と、後段側支流端子３８とは、筐体１１２に収容される。

スレーブ処理回路３２は、例えばＣＰＵ（中央処理装置）を含む。ただし、スレーブ処理回路３２は、ＡＳＩＣ（特定用途向け集積回路）、ＰＬＤ（プログラマブルロジックデバイス）、またはＦＰＧＡ（フィールドプログラマブルロジックゲートアレー）等を含んでもよい。スレーブ処理回路３２は、マスター処理回路２０と信号の入出力を行う。

インターフェース３４は、スレーブ処理回路３２と機器１０４とを接続し、スレーブ処理回路３２が機器１０４と信号の入出力を行うためのハードウェア（回路、電子部品群）である。インターフェース３４の具体的な構成は機器１０４の種類に応じて異なる。

複数のＩ／Ｏユニット１０８は、複数の機器１０４と接続される。図１の複数のＩ／Ｏユニット１０８は、互いに異なる機器１０４と接続される。ただし、１つのＩ／Ｏユニット１０８に、複数の機器１０４が接続されてもよい。

前段側支流端子３６は、前段に設けられる通信カプラユニット１０６、または前段に設けられる他のＩ／Ｏユニット１０８と接続するための端子である。前段側支流端子３６は、Ｉ／Ｏユニット１０８の前段（－Ｄ）側に設けられる。後段側支流端子３８は、後段に設けられる他のＩ／Ｏユニット１０８と接続するための端子である。後段側支流端子３８は、Ｉ／Ｏユニット１０８の後段（＋Ｄ）側に設けられる。一つのＩ／Ｏユニット１０８内において、前段側支流端子３６と後段側支流端子３８とは、スレーブ処理回路３２を介して互いに接続されている。

Ｉ／Ｏユニット１０８の前段が通信カプラユニット１０６である場合、前段側支流端子３６は支流端子２２と接続される。これにより、通信カプラユニット１０６のマスター処理回路２０に、その後段のＩ／Ｏユニット１０８のスレーブ処理回路３２が接続される。

また、Ｉ／Ｏユニット１０８の前段が他のＩ／Ｏユニット１０８である場合、前段側支流端子３６は当該他のＩ／Ｏユニット１０８の後段側支流端子３８と接続される。これにより、通信カプラユニット１０６のマスター処理回路２０を先頭にして、複数のＩ／Ｏユニット１０８のスレーブ処理回路３２がデイジーチェーン接続される。

制御装置１０２が機器１０４に制御信号を送る場合、制御装置１０２は、自分から見て初段（１番目）に接続された通信カプラユニット１０６ａに制御信号を出力する。この制御信号は、送り先の機器１０４が接続されたＩ／Ｏユニット１０８のアドレス情報等を含む。通信カプラユニット１０６ａのマスター処理回路２０は、制御信号に含まれるアドレス情報が、複数のＩ／Ｏユニット１０８ａのいずれかを示しているかを判断する。アドレス情報が複数のＩ／Ｏユニット１０８ａのいずれをも示さない場合、通信カプラユニット１０６ａのマスター処理回路２０は、通信カプラユニット１０６ｂのマスター処理回路２０に制御信号を出力する。アドレス情報が複数のＩ／Ｏユニット１０８ａのいずれかを示す場合、通信カプラユニット１０６ａのマスター処理回路２０は、自身の後段のＩ／Ｏユニット１０８ａに制御信号を出力する。前段から制御信号を入力されたＩ／Ｏユニット１０８ａのスレーブ処理回路３２は、入力された制御信号に含まれるアドレス情報が自身を示すかを判断する。ここで、Ｉ／Ｏユニット１０８ａのスレーブ処理回路３２は、アドレス情報が自身を示す場合、自身に接続された機器１０４に制御信号を出力する。これにより、機器１０４が動作する。その一方で、Ｉ／Ｏユニット１０８ａは、入力された制御信号に含まれるアドレス情報が自身を示さない場合は、自身の後段のＩ／Ｏユニット１０８ａに制御信号を出力する。なお、Ｉ／Ｏユニット１０８は、制御信号に含まれるアドレス情報が自身を示す場合において、後段側のＩ／Ｏユニット１０８に制御信号を出力してもよい。また、通信カプラユニット１０６は、制御信号に含まれるアドレス情報が自身に接続されたＩ／Ｏユニット１０８を示す場合において、後段側の通信カプラユニット１０６に制御信号を出力してもよい。

機器１０４が制御装置１０２に向けて信号を出力する場合がある。この場合、機器１０４の信号は、機器１０４が接続されたＩ／Ｏユニット１０８のスレーブ処理回路３２に入力される。スレーブ処理回路３２は、自身に接続された機器１０４から入力された信号を、制御装置１０２に送る。この場合、スレーブ処理回路３２は、自身の前段に接続されたＩ／Ｏユニット１０８、または通信カプラユニット１０６に信号を出力する。ここで、スレーブ処理回路３２は、機器１０４が出力した内容と、信号を出力したＩ／Ｏユニット１０８のアドレス情報とを出力信号に含める。通信カプラユニット１０６とＩ／Ｏユニット１０８との間の信号の入出力は周知技術なので、これ以上の説明は省略する。

ところで、接続部材Ｃａｂ１は、ステーションＳ１０と、ステーションＳ２０とを接続するために、複数のＩ／Ｏユニット１０８ａを迂回しなければならない（図１参照）。

以上を踏まえ、以下において、実施の形態が説明される。なお、参考例で説明された構成要素と同様の構成要素には、同一の参照符号を付してその説明を省略し、参考例とは異なる部分を主に説明する。

図２は、本発明の実施の形態に係る通信システム１０を表す図である。

図２に示すように、通信システム１０は、通信カプラユニット１２ａと、通信カプラユニット１２ｂと、複数のＩ／Ｏユニット１４ａと、複数のＩ／Ｏユニット１４ｂとを有する。通信カプラユニット１２ａは、複数のＩ／Ｏユニット１４ａのマスターユニットである。通信カプラユニット１２ａと複数のＩ／Ｏユニット１４ａとは、ステーションＳ１を構成する。また、通信カプラユニット１２ｂは、複数のＩ／Ｏユニット１４ｂのマスターユニットである。通信カプラユニット１２ｂと複数のＩ／Ｏユニット１４ｂとは、ステーションＳ２を構成する。

なお、以下の説明において、通信カプラユニット１２ａと、通信カプラユニット１２ｂとは、単に通信カプラユニット１２とも記載される。また、以下の説明において、Ｉ／Ｏユニット１４ａと、Ｉ／Ｏユニット１４ｂとは、単にＩ／Ｏユニット１４とも記載される。

通信カプラユニット１２は、互いに分離可能な複数のモジュールを備える。すなわち、通信カプラユニット１２は、メインモジュール１６と、コネクタモジュール（第１コネクタモジュール）１８とを有する。メインモジュール１６とコネクタモジュール１８とは、互いに分割可能である。

メインモジュール１６は、マスター処理回路２０と、支流端子２２と、電源部２４と、第２コネクタ２８とを有する。第２コネクタ２８は、メインモジュール１６の後段（＋Ｄ）側を避けた箇所に設けられる。例えば、第２コネクタ２８は、メインモジュール１６の前段（－Ｄ）側に設けられる（図２参照）。支流端子２２は、メインモジュール１６の後段（＋Ｄ）側に設けられる。マスター処理回路２０は、支流端子２２と、電源部２４と、第２コネクタ２８とに接続されている。

コネクタモジュール１８は、第１コネクタ２６を有する。第１コネクタ２６は、コネクタモジュール１８の後段（＋Ｄ）側に設けられる。

メインモジュール１６とコネクタモジュール１８との各々は、接続端子（第１接続端子）３０をさらに有する。以下の説明において、メインモジュール１６の接続端子３０は接続端子３０ａとも記載され、コネクタモジュール１８の接続端子３０は接続端子３０ｂとも記載される。接続端子３０ａは、メインモジュール１６の後段（＋Ｄ）側に設けられ、マスター処理回路２０と接続されている。一方、接続端子３０ｂは、コネクタモジュール１８の前段（－Ｄ）側に設けられ、第１コネクタ２６と接続されている。

Ｉ／Ｏユニット１４は、スレーブ処理回路３２と、インターフェース３４と、前段側支流端子３６と、後段側支流端子３８と、前段側本流端子４０と、後段側本流端子４２と、筐体４４とを有する。スレーブ処理回路３２と、インターフェース３４と、前段側支流端子３６と、後段側支流端子３８と、前段側本流端子４０と、後段側本流端子４２とは、筐体４４に収容される。

前段側本流端子４０は、前段に設けられたメインモジュール１６、または、前段に設けられた他のＩ／Ｏユニット１４と接続するための端子である。前段側本流端子４０は、Ｉ／Ｏユニット１４の前段（－Ｄ）側に設けられる。後段側本流端子４２は、後段に設けられたコネクタモジュール１８、または、後段に設けられた他のＩ／Ｏユニット１４と接続するための端子である。後段側本流端子４２は、Ｉ／Ｏユニット１４の後段（＋Ｄ）側に設けられる。

Ｉ／Ｏユニット１４の前段がメインモジュール１６である場合、Ｉ／Ｏユニット１４の前段側本流端子４０は、接続端子３０ａと接続される。Ｉ／Ｏユニット１４の前段が他のＩ／Ｏユニット１４である場合、Ｉ／Ｏユニット１４の前段側本流端子４０は、他のＩ／Ｏユニット１４の後段側本流端子４２と接続される。Ｉ／Ｏユニット１４の後段がコネクタモジュール１８である場合、Ｉ／Ｏユニット１４の後段側本流端子４２は、接続端子３０ｂと接続される。なお、Ｉ／Ｏユニット１４の後段がコネクタモジュール１８である場合、該Ｉ／Ｏユニット１４の後段側支流端子３８は、開放された状態のままである。

一つのＩ／Ｏユニット１４内において、前段側本流端子４０と、後段側本流端子４２とは相互に接続されている。したがって、前段側本流端子４０と後段側本流端子４２とは、Ｉ／Ｏユニット１４の前段に設けられるメインモジュール１６のマスター処理回路２０と、Ｉ／Ｏユニット１４の後段に設けられる第１コネクタモジュール１８の第１コネクタ２６とを接続できる。なお、前段側本流端子４０と後段側本流端子４２とは、スレーブ処理回路３２を介さずに接続される（図２も参照）。

Ｉ／Ｏユニット１４の構成を踏まえ、ステーションＳ１と、ステーションＳ２とがさらに説明される。ステーションＳ１と、ステーションＳ２との各々は、メインモジュール１６を含む。ステーションＳ１のメインモジュール１６の後段には、複数のＩ／Ｏユニット１４が順次接続されている。これにより、ステーションＳ１において、マスター処理回路２０と複数のスレーブ処理回路３２とが順次接続された通信路（支流線Ｌｂ１）が構成される。また、ステーションＳ２のメインモジュール１６の後段に、ステーションＳ１とは別の複数のＩ／Ｏユニット１４が順次接続されている。これにより、ステーションＳ２において、マスター処理回路２０と複数のスレーブ処理回路３２とが順次接続された通信路（支流線Ｌｂ２）が構成される。

また、ステーションＳ１と、ステーションＳ２との各々の最後段には、第１コネクタモジュール１８が設けられる。ステーションＳ１と、ステーションＳ２との各々において、メインモジュール１６のマスター処理回路２０と、第１コネクタモジュール１８の第１コネクタ２６とは、Ｉ／Ｏユニット１４を通じて接続される。

ステーションＳ１のメインモジュール１６の第２コネクタ２８は、接続部材Ｃａｂ２によって、制御装置１０２に接続される。また、ステーションＳ２のメインモジュール１６の第２コネクタ２８は、接続部材Ｃａｂ１によって、ステーションＳ１のコネクタモジュール１８の第１コネクタ２６に接続される。これにより、制御装置１０２を先頭にして、ステーションＳ１のマスター処理回路２０と、ステーションＳ２のマスター処理回路２０とがこの順序で順次接続された通信路（本流線Ｌａ）が構成される。ここで、本流線Ｌａ上には、スレーブ処理回路３２が配置されない。したがって、ステーションＳ１のマスター処理回路２０とステーションＳ２のマスター処理回路２０との間で伝送される信号が、通信システム１０内のスレーブ処理回路３２に誤って入力されることはない。

以上の通信システム１０によれば、第１コネクタ２６がステーションＳ１の最後段に配置される。オペレータは、ステーションＳ２の第２コネクタ２８とステーションＳ１の第１コネクタ２６とを接続する接続部材Ｃａｂ１に関して、複数のＩ／Ｏユニット１４ａを迂回させる必要がない。

［変形例］
以上、本発明の一例として実施の形態が説明された。上記実施の形態には、多様な変更または改良を加えることが可能である。また、その様な変更または改良を加えた形態が本発明の技術的範囲に含まれ得ることは、請求の範囲の記載から明らかである。

以下には、上記実施形態に係る変形例が記載される。ただし、上記実施形態と重複する説明は、以下の説明では可能な限り省略される。上記実施形態で説明済みの構成要素には、特に断らない限り、上記実施形態と同一の参照符号が付される。なお、実施形態で説明済みの構成要素には、機能的に同一の要素が含まれる。

（変形例１）
図３は、変形例１に係る通信カプラユニット１２Ａ（１２）を表す図である。

以下において、図２のコネクタモジュール１８は第１コネクタモジュール１８とも記載される。また、以下において、図２の接続端子３０（３０ａ、３０ｂ）は、第１接続端子３０（３０ａ、３０ｂ）とも記載される。通信カプラユニット１２Ａは、メインモジュール１６を備える。ただし、本変形例に係るメインモジュール１６は、信号処理モジュール４６と、第２コネクタモジュール４８と、にさらに分割可能である。信号処理モジュール４６は、マスター処理回路２０と、支流端子２２と電源部２４を有するモジュールである。第２コネクタモジュール４８は、第２コネクタ２８を有するモジュールである。

信号処理モジュール４６と第２コネクタモジュール４８との各々は、第２接続端子５０をさらに有する。なお、以下の説明において、信号処理モジュール４６の第２接続端子５０は第２接続端子５０ａとも記載され、第２コネクタモジュール４８の第２接続端子５０は第２接続端子５０ｂとも記載される。第２接続端子５０ａと第２接続端子５０ｂとは、着脱可能に相互接続される。第２接続端子５０ａと第２接続端子５０ｂとが接続されることで、信号処理モジュール４６と第２コネクタモジュール４８とが接続される。

第２接続端子５０ａは、信号処理モジュール４６の前段（－Ｄ）側に設けられ、該信号処理モジュール４６内においてマスター処理回路２０に接続される。また、第２接続端子５０ｂは、第２コネクタモジュール４８の後段（＋Ｄ）側に設けられ、該第２コネクタモジュール４８内において第２コネクタ２８に接続される。本変形例によれば、第２接続端子５０ａと、第２接続端子５０ｂとが互いに接続されることで、マスター処理回路２０と第２コネクタ２８とが互いに接続される。

本変形例によれば、メインモジュール１６の保守性が向上する。例えば第２コネクタ２８が故障した場合、オペレータは、マスター処理回路２０、電源部２４等の正常な部分を維持したまま、第２コネクタモジュール４８を交換するだけで、メインモジュール１６の保守作業を完了することができる。

（変形例２）
変形例１に関連して、第１コネクタモジュール１８と第２コネクタモジュール４８とを共通化した略同型のモジュールが構成されてもよい。

図４は、変形例２に係る通信カプラユニット１２Ｂ（１２）を表す図である。

通信カプラユニット１２Ｂ（１２）は、信号処理モジュール４６と、２つの共通コネクタモジュール５６とを有する。信号処理モジュール４６の説明は、割愛する（変形例１を参照）。

２つの共通コネクタモジュール５６の各々は、第１接続端子３０ｂ（３０）と、第２接続端子５０ｂ（５０）と、これらに接続された共通コネクタ５８とを有する。第１接続端子３０ｂ（３０）は、共通コネクタモジュール５６のうち前段（－Ｄ）側に設けられる。第２接続端子５０ｂ（５０）は、共通コネクタモジュール５６のうち後段（＋Ｄ）側に設けられる。共通コネクタ５８は、第１コネクタ２６および第２コネクタ２８を共通化したコネクタである。共通コネクタ５８は、第１コネクタ２６としても、第２コネクタ２８としても使用可能である。

共通コネクタ５８は、共通コネクタモジュール５６のうち前段（－Ｄ）側および後段（＋Ｄ）側を避けた箇所、例えば設置方向Ｄと直交する方向（図４の方向Ｆ）側の面に設けられる。これにより、共通コネクタモジュール５６の前段側と後段側とのいずれに他の機器が設けられる場合であっても、共通コネクタ５８に接続部材（Ｃａｂ１、Ｃａｂ２）を繋ぐことは阻害されない。

図５は、変形例２に係るステーションＳ３を表す図である。

ステーションＳ３は、通信カプラユニット１２Ｂ（１２）と、Ｉ／Ｏユニット（複数のＩ／Ｏユニット）１４とを有する。

２つの共通コネクタモジュール５６のうち一方（５６Ａ）の第２接続端子５０ｂ（５０）は、信号処理モジュール４６の第２接続端子５０ａに接続することができる。この場合、共通コネクタモジュール５６Ａの共通コネクタ５８は、ステーションＳ３の前段に設けられる制御装置１０２と接続される。すなわち、共通コネクタモジュール５６Ａの共通コネクタ５８は、第２コネクタモジュール４８（変形例１参照）として機能する。

一方、２つの共通コネクタモジュール５６のうち他方（５６Ｂ）の第１接続端子３０ｂは、Ｉ／Ｏユニット１４の後段側本流端子４２に接続することができる。この場合、共通コネクタモジュール５６Ｂの共通コネクタ５８は、ステーションＳ３の後段に設けられる他の通信カプラユニット１２（図５では不図示）と接続される。すなわち、共通コネクタモジュール５６Ｂの共通コネクタ５８は、コネクタモジュール１８（実施の形態参照）として使用可能である。

本変形例によれば、第１コネクタモジュール１８と第２コネクタモジュール４８とで生産ラインを共通化（共通コネクタモジュール５６の生産ラインとして一本化）することができる。したがって、本変形例に係る通信カプラユニット１２は、製造コストの低廉化に有利である。また、第１コネクタモジュール１８（後段側との接続用）と第２コネクタモジュール４８（前段側との接続用）とをオペレータが意識して使い分ける必要がなくなる。

（変形例３）
図６は、変形例３に係る共通コネクタモジュール５６Ｃ（５６）を表す図である。

共通コネクタモジュール５６Ｃは、第１接続端子３０ｂ（３０）と、第２接続端子５０ｂ（５０）と、共通コネクタ５８とがＴ字状に接続された構造を有する。この場合、第１接続端子３０ｂ（３０）と、第２接続端子５０ｂ（５０）と、共通コネクタ５８とを結ぶ回路（信号線）のスタブ長は、図４の構成例よりも短縮される。スタブ長が短縮されることで、第１接続端子３０ｂ（３０）と共通コネクタ５８との間、または第２接続端子５０ｂ（５０）と共通コネクタ５８との間における信号ノイズが低減される。

［実施の形態から得られる発明］
上記実施の形態および変形例から把握しうる発明について、以下に記載する。

＜第１の発明＞
第１の発明は、Ｉ／Ｏユニット（１４）を介して、前記Ｉ／Ｏユニットに接続された機器（１０４）と信号を伝送するマスターユニット（１２）であって、信号処理を行うマスター処理回路（２０）と、前記マスター処理回路の後段に設けられる他のマスターユニット（１２）に接続するための第１コネクタ（２６、５８）と、前記マスター処理回路の前段に設けられる制御装置（１０２）または他のマスターユニット（１２）に接続するための第２コネクタ（２８、５８）と、前記Ｉ／Ｏユニットに接続するための支流端子（２２）と、前記マスター処理回路に電力を供給する電源部（２４）と、を備え、前記マスターユニットは、前記第１コネクタを有する第１コネクタモジュール（１８、５６）と、前記マスター処理回路、および前記マスター処理回路に接続された前記第２コネクタ、前記支流端子、ならびに前記電源部を有するメインモジュール（１６）と、に分割されており、前記第１コネクタモジュールおよび前記メインモジュールは、前記Ｉ／Ｏユニットを通じて前記第１コネクタと前記マスター処理回路とを接続するための第１接続端子（３０）をさらに有する。

これにより、ステーションの後段側から他のステーションのマスターユニットに接続可能なマスターユニットが提供される。

前記メインモジュールは、前記第２コネクタを有する第２コネクタモジュール（４８、５６）と、前記支流端子、前記マスター処理回路および前記電源部を有する信号処理モジュール（４６）と、に分割されており、前記第２コネクタモジュールおよび前記信号処理モジュールは、前記第２コネクタと前記マスター処理回路とを接続するための第２接続端子（５０）をさらに有してもよい。これにより、メインモジュールの保守性が良好となる。

前記第１コネクタモジュールと前記第２コネクタモジュールとは互いに共通化されたコネクタモジュール（５６）として構成されており、共通化された前記コネクタモジュールは、前記第１接続端子と、前記第２接続端子と、前記第１コネクタおよび前記第２コネクタを共通化したコネクタであって、前記第１接続端子および前記第２接続端子と接続された共通コネクタ（５８）と、を有してもよい。これにより、生産者とオペレータとの両者の視点で、マスターユニットの利便性が向上する。

前記第１接続端子と、前記第２接続端子と、前記共通コネクタとがＴ字接続されてもよい。これにより、ノイズが低減される。

＜第２の発明＞
第２の発明は、機器（１０４）が接続されるＩ／Ｏユニット（１４）と、前記Ｉ／Ｏユニットを介して前記機器と信号を伝送するマスターユニット（１２）とを有する通信システム（１０）であって、前記マスターユニットは、信号処理を行うマスター処理回路（２０）と、前記マスター処理回路の後段に設けられる他のマスターユニット（１２）に接続するための第１コネクタ（２６、５８）と、前記マスター処理回路の前段に設けられる制御装置（１０２）または他のマスターユニット（１２）に接続するための第２コネクタ（２８、５８）と、前記Ｉ／Ｏユニットに接続するための支流端子（２２）と、前記マスター処理回路に電力を供給する電源部（２４）と、を備えると共に、前記第１コネクタを有する第１コネクタモジュール（１８、５６）と、前記マスター処理回路、および前記マスター処理回路に接続された前記第２コネクタ、前記支流端子、ならびに前記電源部を有するメインモジュール（１６）と、に分割されており、前記第１コネクタモジュールおよび前記メインモジュールは、前記Ｉ／Ｏユニットを通じて前記第１コネクタと前記マスター処理回路とを接続するための第１接続端子（３０）をさらに有し、前記Ｉ／Ｏユニットは、前段に設けられた前記メインモジュールの前記第１接続端子および前記支流端子に接続可能な前段側本流端子（４０）および前段側支流端子（３６）と、後段に設けられた他のＩ／Ｏユニット（１４）の前記前段側支流端子に接続可能な後段側支流端子（３８）と、前記前段側支流端子と前記後段側支流端子とに接続され、前記マスター処理回路と信号の入出力を行うスレーブ処理回路（３２）と、前記スレーブ処理回路を介さずに前記前段側本流端子に接続され、後段に設けられた前記第１コネクタモジュールの前記第１接続端子に接続可能な後段側本流端子（４２）と、を備える。

これにより、ステーションの後段側から他のステーションのマスターユニットに接続可能なマスターユニットを有する通信システムが提供される。

Claims (5)

1. Ｉ／Ｏユニット（１４）を介して、前記Ｉ／Ｏユニットに接続された機器（１０４）と信号を伝送するマスターユニット（１２）であって、
   信号処理を行うマスター処理回路（２０）と、
   前記マスター処理回路の後段に設けられる他のマスターユニット（１２）に接続するための第１コネクタ（２６、５８）と、
   前記マスター処理回路の前段に設けられる制御装置（１０２）または他のマスターユニット（１２）に接続するための第２コネクタ（２８、５８）と、
   前記Ｉ／Ｏユニットに接続するための支流端子（２２）と、
   前記マスター処理回路に電力を供給する電源部（２４）と、
   を備え、
   前記マスターユニットは、
   前記第１コネクタを有する第１コネクタモジュール（１８、５６）と、
   前記マスター処理回路、および前記マスター処理回路に接続された前記第２コネクタ、前記支流端子、ならびに前記電源部を有するメインモジュール（１６）と、
   に分割されており、
   前記第１コネクタモジュールおよび前記メインモジュールは、前記Ｉ／Ｏユニットを通じて前記第１コネクタと前記マスター処理回路とを接続するための第１接続端子（３０）をさらに有する、マスターユニット。
2. 請求項１に記載のマスターユニットであって、
   前記メインモジュールは、
   前記第２コネクタを有する第２コネクタモジュール（４８、５６）と、
   前記支流端子、前記マスター処理回路および前記電源部を有する信号処理モジュール（４６）と、
   に分割されており、
   前記第２コネクタモジュールおよび前記信号処理モジュールは、前記第２コネクタと前記マスター処理回路とを接続するための第２接続端子（５０）をさらに有する、マスターユニット。
3. 請求項２に記載のマスターユニットであって、
   前記第１コネクタモジュールと前記第２コネクタモジュールとは互いに共通化されたコネクタモジュール（５６）として構成されており、
   共通化された前記コネクタモジュールは、
   前記第１接続端子と、
   前記第２接続端子と、
   前記第１コネクタおよび前記第２コネクタを共通化したコネクタであって、前記第１接続端子および前記第２接続端子と接続された共通コネクタ（５８）と、
   を有する、マスターユニット。
4. 請求項３に記載のマスターユニットであって、
   前記第１接続端子と、前記第２接続端子と、前記共通コネクタとがＴ字接続されている、マスターユニット。
5. 機器（１０４）が接続されるＩ／Ｏユニット（１４）と、前記Ｉ／Ｏユニットを介して前記機器と信号を伝送するマスターユニット（１２）とを有する通信システム（１０）であって、
   前記マスターユニットは、
   信号処理を行うマスター処理回路（２０）と、
   前記マスター処理回路の後段に設けられる他のマスターユニット（１２）に接続するための第１コネクタ（２６、５８）と、
   前記マスター処理回路の前段に設けられる制御装置（１０２）または他のマスターユニット（１２）に接続するための第２コネクタ（２８、５８）と、
   前記Ｉ／Ｏユニットに接続するための支流端子（２２）と、
   前記マスター処理回路に電力を供給する電源部（２４）と、
   を備えると共に、
   前記第１コネクタを有する第１コネクタモジュール（１８、５６）と、
   前記マスター処理回路、および前記マスター処理回路に接続された前記第２コネクタ、前記支流端子、ならびに前記電源部を有するメインモジュール（１６）と、
   に分割されており、
   前記第１コネクタモジュールおよび前記メインモジュールは、前記Ｉ／Ｏユニットを通じて前記第１コネクタと前記マスター処理回路とを接続するための第１接続端子（３０）をさらに有し、
   前記Ｉ／Ｏユニットは、
   前段に設けられた前記メインモジュールの前記第１接続端子および前記支流端子に接続可能な前段側本流端子（４０）および前段側支流端子（３６）と、
   後段に設けられた他のＩ／Ｏユニット（１４）の前記前段側支流端子に接続可能な後段側支流端子（３８）と、
   前記前段側支流端子と前記後段側支流端子とに接続され、前記マスター処理回路と信号の入出力を行うスレーブ処理回路（３２）と、
   前記スレーブ処理回路を介さずに前記前段側本流端子に接続され、後段に設けられた前記第１コネクタモジュールの前記第１接続端子に接続可能な後段側本流端子（４２）と、
   を備える、通信システム。

Images