JP4245033B2 - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP4245033B2 JP4245033B2 JP2006274093A JP2006274093A JP4245033B2 JP 4245033 B2 JP4245033 B2 JP 4245033B2 JP 2006274093 A JP2006274093 A JP 2006274093A JP 2006274093 A JP2006274093 A JP 2006274093A JP 4245033 B2 JP4245033 B2 JP 4245033B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- resistor
- conductor
- alumina
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Insulated Metal Substrates For Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Description
以下、本発明をアルミナ多層基板に適用した第1実施例について、図1ないし図4を参照しながら説明する。まず、図1はアルミナ多層基板1の拡大縦断面図である。この図1に示すように、アルミナ多層基板11は、例えば4枚のアルミナ基板12、13、14、15を重ねて構成されている。上記アルミナ多層基板11には、その上面(アルミナ基板12の上面)に配線層16が設けられ、内部に4枚のアルミナ基板12、13、14、15の各間に位置して3層の配線層17、18、19が設けられ、下面(アルミナ基板15の下面)に配線層20が設けられている。
図5に示すように、第2実施例では、導電性粒子であるW粒子32の間に、導電性材料として金属酸化物32aを基板の焼成時に介在させるように構成することにより、所望の抵抗値を得ている。上記金属酸化物としては、例えばLa,Y,Nb,Sc等の金属からなる金属酸化物がある。
また、図6に示すように、第3実施例においては、基板の焼成時の高温(1600℃)でアルミナに固溶する金属酸化物を添加するように構成した。この構成の場合、W粒子32間に多くのアルミナ粒子33が介在していても、所望の抵抗値を得ることが可能である。
図7は、本発明の第4実施例を示す図である。尚、図1に示す第1実施例と同一部分には同一符号を付している。上記第4実施例では、本発明をスルーホール基板34に適用した。このスルーホール基板34は、アルミナ製の基板35と、この基板35の上面及び下面に設けられた配線層36及び37とから構成されている。上記各配線層36、37は、所定の形状の導体パターン(配線パターン)から構成されている。また、上記導体パターンは、例えばAg、Ag/Pd、Cu、Au等の導体で構成されている。
図8は、本発明の第5実施例を示す図である。尚、図1に示す第1実施例と同一部分には同一符号を付している。上記第5実施例では、本発明を厚膜多層基板44に適用した。この厚膜多層基板44は、アルミナ等からなるセラミック基板45の上面に配線層46、47及び絶縁層48を印刷・焼成することにより形成されている。
図9は本発明の第6実施例を示す図である。尚、図1に示す第1の実施例と同一部分には同一符号を付している。上記第6実施例では、アルミナ多層基板11に抵抗体充填用のホールを形成するに当たって、複数例えば4個のビアホール53、54、55、56をアルミナ多層基板11の内部で横方向に位置がずれるように設けた。そして、これら4個のビアホール53、54、55、56内にそれぞれ抵抗体57、58、59、60を充填すると共に、これら4個の抵抗体57、58、59、60を内部配線層17、18、19に設けられた導体パターン61、62、63により接続した。また、最上位の抵抗体57の上端部を外部入力端子用パターン21に接続し、最下位の抵抗体60の下端部をグランドパターン22に接続した。
図10は本発明の第7実施例を示す図である。尚、図9に示す第6実施例と同一部分には同一符号を付している。上記第7実施例では、複数の部分ホールである4個のビアホール53〜56に充填された4個の抵抗体57〜60を、内部配線層17、18、19に設けられた抵抗体パターン65、66、67により接続するように構成した。上記抵抗体パターン65、66、67は、内部配線層17、18、19の導体パターンを印刷する工程において、同様な印刷方法により形成すれば良い。尚、これ以外の第7実施例の構成は、第6実施例の構成と同じ構成となっている。従って、この第7実施例においても、第6実施例とほぼ同じ作用効果を得ることができる。
図11は本発明の第8実施例を示す図である。この第8実施例では、3つの絶縁層68、69、70を重ねて絶縁層71を構成し、上側の絶縁層68の上面に外部入力端子用パターン72を設け、下側の絶縁層70の下面にグランドパターン73を設けている。上記3層の絶縁層68、69、70のうちの真中の絶縁層69は、厚さが例えば10〜50μm程度の誘電体の層から構成されており、絶縁層71の内部の他の部位(図示しない)に例えばコンデンサを作成するための誘電体層である。
Claims (8)
- 基板に少なくとも2層の配線層を設けて成る配線基板において、
一方の前記配線層に設けられた外部入力端子用導体と、
他方の前記配線層に設けられたグランド用導体と、
前記基板内に設けられたホール部と、
このホール部に充填された抵抗体とを備え、
前記外部入力端子用導体は、前記抵抗体を介して前記グランド用導体に接続されているものであって、
前記基板を接着する金属製のベースを備え、
前記グランド用導体を前記基板の接着面に設けると共に、前記グランド用導体に前記ベース側へ突出するように凸部を設けたことを特徴とする配線基板。 - 前記基板をセラミック若しくはガラスセラミックから構成すると共に、前記抵抗体を基板材料と導体とを主として混合した混合材料から構成することを特徴とする請求項1記載の配線基板。
- 前記配線基板を、内部に1層以上の内部配線層を設けて成る多層基板から構成することを特徴とする請求項2記載の配線基板。
- 前記ホール部は、前記基板内において任意に設定された所定領域を有する孔であることを特徴とする請求項1ないし3のいずれかに記載の配線基板。
- 前記ホール部は、前記基板を貫通するように設けられていることを特徴とする請求項1ないし4のいずれかに記載の配線基板。
- 前記ホール部を、前記基板の内部で横方向に位置がずれるように設けられた複数の部分ホールから構成すると共に、前記複数の部分ホールに適宜充填された抵抗体を、内部配線層に設けられた導体パターン若しくは抵抗体パターンにより接続したことを特徴とする請求項1ないし3のいずれかに記載の配線基板。
- 前記基板をアルミナから構成すると共に前記導体をWまたはMoから構成し、前記抵抗体を基板材料と導体とを混合した混合材料から構成することを特徴とする請求項1ないし6のいずれかに記載の配線基板。
- 前記基板をガラスセラミックから構成すると共に前記導体をAgとAg/PdとCuとAuのいずれかで構成し、前記抵抗体を基板材料と導体とを混合した混合材料から構成することを特徴とする請求1ないし6のいずれかに記載の配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006274093A JP4245033B2 (ja) | 2006-10-05 | 2006-10-05 | 配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006274093A JP4245033B2 (ja) | 2006-10-05 | 2006-10-05 | 配線基板 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22817997A Division JP4000633B2 (ja) | 1997-08-25 | 1997-08-25 | 配線基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007013213A JP2007013213A (ja) | 2007-01-18 |
JP4245033B2 true JP4245033B2 (ja) | 2009-03-25 |
Family
ID=37751187
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006274093A Expired - Fee Related JP4245033B2 (ja) | 2006-10-05 | 2006-10-05 | 配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4245033B2 (ja) |
-
2006
- 2006-10-05 JP JP2006274093A patent/JP4245033B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007013213A (ja) | 2007-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4677991B2 (ja) | 電子部品及びその製造方法 | |
US9185785B2 (en) | Electrostatic protection component | |
US20130201585A1 (en) | Method for manufacturing esd protection device and esd protection device | |
KR100709914B1 (ko) | 적층형 칩 배리스터 | |
WO2014208215A1 (ja) | Esd保護装置 | |
US8193898B2 (en) | Laminated body and manufacturing method thereof | |
US6338893B1 (en) | Conductive paste and ceramic printed circuit substrate using the same | |
JPWO2011052480A1 (ja) | 電子部品デバイスおよびパッケージ基板 | |
JP2005191205A (ja) | 静電気対策部品の製造方法 | |
KR20170083335A (ko) | 칩 저항 소자 | |
JP4000633B2 (ja) | 配線基板の製造方法 | |
WO2008069190A1 (ja) | 静電気対策部品およびその製造方法 | |
CN109075133B (zh) | 电子部件搭载用基板、电子装置以及电子模块 | |
JP2001284808A (ja) | 積層回路基板 | |
JP4245033B2 (ja) | 配線基板 | |
US10849224B1 (en) | Wiring board and manufacturing method thereof | |
JP2002043758A (ja) | 多層基板及びその製造方法 | |
JP2007251216A (ja) | 配線基板 | |
US7646578B2 (en) | Filter circuit and filter device | |
JP4356170B2 (ja) | 配線基板 | |
JPH0595071U (ja) | 厚膜回路基板 | |
JP5981389B2 (ja) | 配線基板 | |
JP4479084B2 (ja) | 配線基板及びその製造方法 | |
JP4646362B2 (ja) | 導体組成物およびこれを用いた配線基板 | |
US7639470B2 (en) | Varistor element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081216 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081229 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130116 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140116 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |