JP7140822B2 - 配線回路、その製造方法 - Google Patents

配線回路、その製造方法 Download PDF

Info

Publication number
JP7140822B2
JP7140822B2 JP2020504942A JP2020504942A JP7140822B2 JP 7140822 B2 JP7140822 B2 JP 7140822B2 JP 2020504942 A JP2020504942 A JP 2020504942A JP 2020504942 A JP2020504942 A JP 2020504942A JP 7140822 B2 JP7140822 B2 JP 7140822B2
Authority
JP
Japan
Prior art keywords
graphite
film
wiring
wiring circuit
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020504942A
Other languages
English (en)
Other versions
JPWO2019172023A1 (ja
Inventor
睦明 村上
雄樹 川島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kaneka Corp
Original Assignee
Kaneka Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kaneka Corp filed Critical Kaneka Corp
Publication of JPWO2019172023A1 publication Critical patent/JPWO2019172023A1/ja
Application granted granted Critical
Publication of JP7140822B2 publication Critical patent/JP7140822B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/20—Graphite
    • C01B32/21—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Organic Chemistry (AREA)
  • Geometry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geology (AREA)
  • Inorganic Chemistry (AREA)
  • General Life Sciences & Earth Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、グラファイトの配線を含む配線回路、およびその製造方法に関する。
半導体デバイスの高集積化が求められており、その内容はＣＭＯＳトランジスタの小型化と配線の微細化である。金属配線においては配線幅が３００ｎｍ以下（特に１００ｎｍ以下）になると、微細化に伴い結晶粒界や界面での電子の非弾性散乱が顕著になり、配線抵抗の急激な増大が起こる事が知られており、微細化に伴う耐電流密度特性の低下（すなわち電流を流す事が困難となる）が大きな問題となる（非特許文献１）。
この様な金属配線の微細化における課題解決のために、金属配線に代わり得る新しい材料の検討が行なわれており、その候補としてカーボンナノチューブ（ＣＮＴ）やグラフェンなどのナノカーボンの研究が盛んである。ナノチューブもグラフェンもその基本結合様式は炭素ＳＰ2結合からなるグラファイトである。ＳＰ2構造のカーボン（すなわちグラファイト）の電気伝導機構の特徴と、それが金属配線に代わり得る材料候補として考えられている理由は以下の通りである。
物質の電気伝導度はその物質中に存在する電子の数（キャリア濃度）とその電子の動き易さ（キャリア移動度）の積で表される。銅の電気伝導度が大きい理由はキャリア濃度が大きい事（８．９×１０22ｃｍ-3）に由来しているが、そのキャリア移動度の値は１６ｃｍ2／Ｖｓｅｃに過ぎない。一方、グラファイト結晶のキャリア濃度は約１×１０19ｃｍ-3程度であり，そのBasal面（以下ａ－ｂ面）方向のキャリア移動度は８０００～１４０００ｃｍ2／Ｖｓｅｃであって、銅に比べるとキャリア濃度は１／１００００～１／１０００００、キャリア移動度は７８０～８７５倍である。その結果、グラファイトａ－ｂ面方向の電気伝導度の大きさは銅のおよそ１／２０となる。このように、グラファイトは電気伝導度の観点からは銅に劣るが、電流を印加してもキャリア数が少ないために、微細銅配線において問題となるGrain Boundary EffectやSide Wall Effectの抑制には効果的であると考えられる。この事は線幅３００ｎｍ以下（特に１００ｎｍ以下）の微細配線における高品質グラファイト配線材料の可能性を示しており、グラファイト配線は微細化による抵抗化増加を防ぐ事が出来る可能性がある。
グラファイト配線が期待されている他の理由としては、グラファイトの耐熱温度（分解・昇華温度）がおよそ３４００℃であって、銅の融点（１０８４℃）より高いため、耐電流密度特性を大きく出来ることが挙げられる。また、高品質グラファイトは、銅の熱伝導度（Ｃｕ:４００Ｗ／ｍＫ）に比べて熱伝導度が大きいため（グラファイトａ－ｂ面方向：１０００～２０００Ｗ／ｍＫ）放熱効率を高く出来ると考えられ、大電流印加による発熱に耐える可能性を示している。さらに、グラファイトａ－ｂ面の抵抗は電流印加による発熱が生じてもほとんど増加しない。従って、銅の様に自己発熱により切断する事を回避できると考えられ、この様な温度特性も耐電流密度特性の向上に寄与すると考えられる。
しかし、従来のナノカーボンによって金属に代替する配線を実現する技術には大きな問題がある。ＣＮＴ配線は低抵抗化が困難で、微細配線が難しいという課題がある。低抵抗化が実現できない理由としてはＣＮＴが極めて細い短繊維状であるために接触抵抗が増加することが挙げられる。一方、グラフェン配線の提案としては、ＣＶＤ法により多層グラフェンを作製して配線を形成する提案（例えば、非特許文献２）がある。しかしながら、ＣＶＤ法によって作製されたグラフェン配線には必要な厚さと高電気伝導性が両立しないという問題がある。その理由は、ＣＶＤ法で良質な結晶性を有するグラフェン層が形成されるのは、金属触媒に接触した２～３層に過ぎず、（例えば４層としてもその厚さは約１．４ｎｍになる）それ以上の厚さでは結晶性の極めて低い層しか出来ない事に由来する。すなわちＣＶＤ法では２ｎｍ以上の厚さを有し、すべての層を高品質多層グラフェンとする事は極めて困難である。
これに対して、銅配線の代わりにグラファイト膜を用いる事を目指した本発明者らによる提案がある（特許文献１）。この提案には、厚さが９．６μｍ未満２０ｎｍ以上の範囲であり、面積が９ｍｍ2以上であり、２５℃におけるａ－ｂ面方向のキャリア移動度が８０００ｃｍ2／Ｖｓｅｃ以上であるグラファイト膜が、絶縁性の有機高分子フィルムまたは絶縁性の無機基板と積層された配線用積層板が記載され、グラファイト膜をレーザーによって部分的に除去して配線回路を形成する事、が記載されている。また、特許文献２には、グラファイトフィルムのａ－ｂ面と銅との接合体を作製し、耐電流密度特性を２×１０6Ａ／ｃｍ2以上とする複合配線材料が記載されている。
しかしこの手法では、２０ｎｍ以下のグラファイトのみからなる配線を作製する事が出来ないという問題があり、また３００ｎｍ以下の厚さのグラファイト膜を自立膜として取り扱う事は困難で、製造プロセスの確立が難しいという課題もある。さらに、高分子焼成法（詳細は後述）によって、高い電気伝導度やキャリア移動度特性を有する、３００ｎｍ以下（特に２０ｎｍ以下）の厚さのグラファイト膜の作製が困難であるという課題もある。
WO２０１５／０４５６４１ 特開２０１６－０２５０６８号公報
東芝レビュー、Vol.66, No2, 46 (2011) A. Naeemi and J.D. Meindi, Proc of the 11th IEEE IItC（2008）p．183 K. Nagashio, et al., J. Appl. Phys., 49, 051304(2010) Y. Zhang, et al., Appl. Phys. Lett., 86, 073104(2005) H. Al-Mumen, et al., Nano-Micro Lett., 6(2),116-124(2014) T. Feng, et al., Materials Lett., 73, 187(2012) C-M. Seah., et al., Carbon, 105, 496(2016)
本発明の課題は、半導体配線において必要な厚さを有し、高い電気伝導度、高いキャリア移動度を有するグラファイトの配線を含む配線回路、およびその製造方法を提供する。
本発明は、以下の配線回路に関する。
［１］グラファイトの配線を含む配線回路であり、配線の厚さが３ｎｍ以上３００ｎｍ未満であり、グラファイトの膜面方向の電気伝導度が１８０００Ｓ／ｃｍ以上であり、グラファイトの膜面方向のキャリア移動度が９５００ｃｍ2／Ｖｓｅｃ以上である配線回路。
［２］配線の断面積が０．５μｍ2以下である［１］に記載の配線回路。
［３］配線の線幅が１μｍ以下である［１］あるいは［２］に記載の配線回路。
また、本発明は、以下の配線回路の製造方法に関する。
［４］（１）グラファイト膜と基板を接合する接合工程、（２）グラファイト膜をプラズマエッチングによってグラファイト薄膜とするプラズマエッチング工程、（３）グラファイト薄膜をエッチングして配線回路を形成する配線回路形成工程を含む配線回路の製造方法であり、工程が（１）、（２）、（３）の順である配線回路の製造方法。
［５］基板がシリコン基板である［４］に記載の配線回路の製造方法。
［６］基板が表面に酸化膜が形成されたシリコン基板である［４］に記載の配線回路の製造方法。
［７］プラズマエッチングが、酸素プラズマエッチングあるいは空気プラズマエッチングである［４］～［６］のいずれかに記載の配線回路の製造方法。
［８］さらに、（４）グラファイト薄膜上にレジスト膜を形成するレジスト膜形成工程、（５）レジスト膜回路形成工程、（６）レジスト膜除去工程を含み、工程が（１）、（２）、（４）、（５）、（３）、（６）の順である［４］～［７］のいずれかに記載の配線回路の製造方法。
［９］さらに、（７）グラファイト膜清浄化工程を含み、工程が（７）、（１）、（２）、（４）、（５）、（３）、（６）の順である［８］に記載の配線回路の製造方法。
［１０］さらに、（８）基板面に金属層を形成する金属層形成工程を含み、工程が（８）、（１）、（２）、（４）、（５）、（３）、（６）の順である［８］あるいは［９］に記載の配線回路の製造方法。
［１１］金属層が、ニッケル、リン、ニッケル合金、リン合金、金および銀ロウからなる群より選ばれる［１０］に記載の配線回路の製造方法。
本発明のグラファイトの配線を含む配線回路は、高い電気伝導性を有し、銅からなる配線を含む配線回路に対して有用である。
図１は、配線回路の作製プロセスの手順の一例を示した図である。 図２は、プラズマエッチング装置の一例の概略断面図である。
（グラファイトの配線を含む配線回路）
グラファイトの配線とはグラファイトからなる配線であり、すなわち、グラファイトのみからなる配線、及びグラファイトを含む配線の両方を意味する。グラファイトの配線が、具備すべき第一の条件は膜面方向の電気伝導度である。本発明に用いられるグラファイトの膜面方向（グラファイトBasal面方向、以下ａ－ｂ面）の電気伝導度は、１８０００Ｓ／ｃｍ以上であり、１９０００Ｓ／ｃｍ以上がより好ましく、２００００Ｓ／ｃｍ以上がより好ましく、２１０００Ｓ／ｃｍ以上が最も好ましい。
電気伝導度が１８０００Ｓ／ｃｍ未満である場合には、発生するジュール熱が大きすぎて、配線用途に使用する事は難しい場合がある。電気伝導度は高いほど望ましいが、グラファイトの膜面方向の電気伝導度の理論値の上限は、２６０００Ｓ／ｃｍ程度と考えられている。
膜面方向の電気伝導度を高くするためには、グラファイトのａ－ｂ面が膜面方向と並行に高度に配向している事が必要である。このような配向性は、グラファイトの膜面方向と膜厚方向の電気伝導度の異方性を評価すればよい。本発明においてその異方性、（膜面方向の電気伝導度／膜厚方向の電気伝導度）の大きさは、６００倍以上である事が望ましく、８００倍以上である事はより好ましく、１０００倍以上である事は最も好ましい。
グラファイトの配線が具備すべき第２の条件は、膜面方向のキャリア移動度である。本発明のグラファイトの配線における膜面方向のキャリア移動度は９５００ｃｍ2／Ｖｓｅｃ以上であり、１００００ｃｍ2／Ｖｓｅｃ以上がより好ましく、１１０００ｃｍ2／Ｖｓｅｃ以上が最も好ましい。前記キャリア移動度の上限は、例えば１５０００ｃｍ2／Ｖｓｅｃである。
グラファイトの配線の耐電流密度特性がよいことが好ましい。耐電流密度特性の値は配線の断面積や形状、測定条件によって異なるため、グラファイト配線は同じ断面積、同じ形状、同じ測定条件で測定した銅配線の耐電流密度特性を上回る事が必要である。耐電流密度特性が配線の形状によって異なる事は、その放熱特性が配線の形状によって異なることに由来する。
本発明のグラファイトの配線の断面積は、０．５μｍ2以下が好ましく、０．４μｍ2以下がより好ましく、０．３μｍ2以下が最も好ましい。
また、断面積が０．５μｍ2であっても、例えば、厚さを５０ｎｍとし、線幅を１０μｍとする事によって耐電流密度特性はさらに向上する。しかし、グラファイト配線を用いる目的が金属配線の微細化に伴う急激な抵抗値増加防止であり、急激な抵抗値増加は配線幅が１μｍ以下において特に顕著に現われる現象である。従って本発明における配線の断面積が０．５μｍ2以下である場合には、実質的には線幅が１μｍ以下という条件が付加される。
すなわち、グラファイトの配線としては、以下の３条件満たす必要がある。
（１）配線の厚さが３ｎｍ以上３００ｎｍ未満である。
（２）グラファイトの膜面方向の電気伝導度が１８０００Ｓ／ｃｍ以上である。
（３）グラファイトの膜面方向のキャリア移動度が９５００ｃｍ2／Ｖｓｅｃ以上である。
特に、配線の断面積が０．５μｍ2以下（通常、０．００５μｍ2以上）であって、配線の線幅が１μｍ以下（通常、０．３μｍ以上）である場合にも、耐電流密度特性を５．０×１０6Ａ／ｃｍ2以上にでき、好ましくは１．０×１０7Ａ／ｃｍ2以上であり、より好ましくは１．５×１０7Ａ／ｃｍ2以上であり、上限は特に限定されないが、例えば５．０×１０7Ａ／ｃｍ2である。
（グラファイト膜の作製）
一般的なグラファイト作製法で、３ｎｍ以上３００ｎｍ未満の厚さと、上述の様な電気・電子物性を持つグラファイト膜を作製する事は難しい。特殊な高分子膜を熱処理してグラファイト化する方法（以下高分子焼成法）によって大面積グラファイトが得られるが、膜厚が３００ｎｍ以下になると焼成中にシワが多発し、さらにその取り扱いが難しいために高品質グラファイト膜の作製は極めて難しくなる。
本発明では、あらかじめ５００ｎｍ以上９．６μｍ未満の範囲の高品質グラファイト膜を作製し、回路形成工程でプラズマエッチングによって薄層化を行なうことが好ましい。これは第一に、膜厚が５００ｎｍ以上９．６μｍ未満の範囲であれば高品質グラファイト膜の作製が比較的容易である事、また、高配向性・高品質のグラファイト膜を用いてプラズマエッチングを行なえば、その条件選択によって均一にエッチングが進行し、薄層化してもその物性はほとんど変化しないという発見に基づいている。
本発明では、好ましくは、まず厚さ５００ｎｍ以上９．６μｍ未満の範囲であり、膜面方向の電気伝導度が１８０００Ｓ／ｃｍ以上であり、膜面方向のキャリア移動度が９５００ｃｍ2／Ｖｓｅｃ以上であるグラファイト膜を作製する。この様な電気伝導度、キャリア移動度等の特性を満足するものであれば基本的にグラファイト膜の製造方法についての制限はない。しかし、その製造方法として高分子焼成法は最も好ましい方法である。
高分子焼成法の一般的手法は以下の通りである。用いられる原料高分子としては、芳香族ポリイミド、ポリアミド、ポリキノキサリン、ポリパラフェニレンビニレン、ポリオキサジアゾール、ポリベンズイミダゾール、等の芳香族高分子である。これらの高分子の中でも、前記芳香族高分子がピロメリット酸無水物、あるいは３，３’，４，４’－ビフェニルテトラカルボン酸二無水物と、４，４－ジアミノジフェニルエーテル、ｐ－フェニレンジアミンのいずれかをそれぞれに組み合わせて作製されるポリイミドである事は特に好ましい。
高分子焼成法では出発物質である高分子フィルムを不活性ガス中で予備加熱し、炭素化を行う。不活性ガスは、窒素、アルゴンあるいはアルゴンと窒素の混合ガスが好ましく用いられる。予備加熱は通常１０００℃程度の温度で行う。通常ポリイミドフィルムは５００～６００℃付近で熱分解し、１０００℃付近で炭化する。
グラファイト化反応は、炭素化されたフィルムを超高温炉内にセットして行う。グラファイト化は不活性ガス中、通常２８００℃程度の温度で行う。処理温度は高ければ高いほど良質のグラファイトに転化出来る。グラファイト膜を得るための処理温度（最高処理温度）は通常２７００℃以上が好ましく、２８００℃以上の温度で処理する事がより好ましいとされている。
本発明におけるグラファイト作製法では、上記一般的な高分子焼成法と異なる２つの条件が必要となる。第一はグラファイト化の温度である。本発明において必要なグラファイト化の温度は３０００℃以上である。３１００℃以上の温度で処理する事がより好ましく、３２００℃以上である事は最も好ましい。グラファイト化の温度の上限は特に限定されないが、３３００℃程度であってもよい。当該最高処理温度での保持時間は、例えば、１０分以上、好ましくは２０分以上である。最高処理温度が３０００℃未満の場合、必要な物性を有するグラファイト膜を作製する事は難しい。
第二の条件は出発原料フィルムの厚さである。本発明において出発高分子フィルムの好ましい厚さは１μｍ～１９．２μｍの範囲である。芳香族ポリイミドにおいては３０００℃処理によって出発高分子の厚さはほぼ半分となるので、前記した出発高分子フィルムの厚さの範囲は、結果的に５００ｎｍ以上９．６μｍ未満のグラファイト薄膜が得られる事を意味する。この様なグラファイト化の最高処理温度と最適膜厚を選択する事により、膜面方向電気伝導度が１８０００Ｓ／ｃｍ以上、膜面方向のキャリア移動度が９５００ｃｍ2／Ｖｓｅｃ以上の特性を持つグラファイト薄膜を得る事が出来る。この様なグラファイト膜の厚さ領域は先に述べた一般的な高分子焼成法で得られる膜厚よりも薄く、膜面方向の電気伝導度の値も大きい。
（回路形成プロセス（概要））
グラファイト膜から、グラファイトの配線を含む配線回路を作製する。そのプロセスの一例を図１に示し、以下に説明する。
（ａ）高分子焼成法により、厚さ５００ｎｍ以上９．６μｍ未満の範囲、膜面方向の電気伝導度が１８０００Ｓ／ｃｍ以上であり、膜面方向のキャリア移動度が９５００ｃｍ2／Ｖｓｅｃ以上であるグラファイト膜（１）を作製する。また、シリコン基板（２）を用意する。
（ｂ）少なくともグラファイト膜の表面、好ましくはグラファイト膜（１）の表面、およびシリコン基板（２）の表面の両方の表面（３）を清浄化する（工程（７）とも呼ぶ）。
（ｃ）グラファイト膜（１）とシリコン基板（２）を、（４）の部分で接合する（工程（１））。
（ｄ）グラファイト膜（１）をプラズマエッチングによってグラファイト薄膜（５）とする（工程（２））。
（ｅ）グラファイト薄膜（５）上に、レジスト膜（６）を形成する（工程（４））。
（ｆ）露光によって、レジスト膜の回路パターン（７）を作製する（工程（５））。
（ｇ）レジスト膜除去によって露出したグラファイト薄膜（８）の部分を、エッチング除去する（工程（３））。
（ｈ）残されたレジスト膜を除去して（工程（６））グラファイトの配線を含む配線回路を完成させる。
また、必要に応じて、グラファイト薄膜からなる配線とシリコン基板からなる配線回路を積層し、さらに回路間を貫通するビアホールを形成して、ビアホールを導電性素材で穴埋めして複数の回路間を接続し、デバイスを完成することも可能である。
以下それぞれのプロセスについて記載する。
（プロセス１）
前記の方法に従って、厚さが５００ｎｍ以上９．６μｍ未満の範囲、膜面方向の電気伝導度が１８０００Ｓ／ｃｍ以上、膜面方向のキャリア移動度が９５００ｃｍ2／Ｖｓｅｃ以上であるグラファイト膜を作製する。
（プロセス２、３）
プロセス２（工程（７））においてはグラファイト膜の清浄化（例えば、水又は有機溶剤による洗浄、イオンビーム又はプラズマによる表面清浄）を行い、好ましくはグラファイト膜と基板表面の両方を清浄化（好ましくは洗浄）を行い、プロセス３（工程（１））において接合する。プロセス３を行う理由は、プロセス４（工程（２））において行なわれるプラズマエッチングは、グラファイト薄膜を基板上に貼り付けた状態で実施する事が好ましいからである。より具体的な理由は、グラファイト薄膜表面を水平に保持する事で均一な薄層化を推進できる、また基板に貼り付けた状態で薄層化、回路形成を行なうことで、以降のプロセスにおけるデバイス作製を容易に進める事が出来るからである。
グラファイト膜を貼り付ける基板に関しては特に制限はないが、微細な配線回路とするためには、シリコン基板、または表面に酸化シリコン膜が形成されたシリコン基板である事が好ましい。グラファイト膜とシリコン基板の接合は、全く接合層を介さない直接接合でも良く、何らかの接合層を介していても良い。
基板（好ましくはシリコン基板）とグラファイト膜の直接接合は、本発明のプロセスにとって好ましい接合手法である。直接接合は常温で行っても良く、４００℃以下の温度で行なっても良い。直接接合は真空中、または不活性ガス中で行なう事が好ましい。４００℃を超える温度で直接接合を行う事は、基板の材質（好ましくはシリコン）とグラファイトの膨張率の差によって剥がれが発生する事があり、好ましくない。良好な直接接合を実現するためにはグラファイト表面、および基板表面（好ましくはシリコン基板）表面が平滑で清浄である事が好ましく、表面を清浄化するためにイオンビームや、アルゴンプラズマ又は酸素プラズマで処理する事が好ましい。また、必要に応じて基板（好ましくはシリコン基板あるいは酸化シリコン基板）表面やグラファイト表面を、当該業者にとって既知の方法で活性化してもよい。
接合層を介して接着する場合、接合層はニッケル、ニッケル合金、リン、リン合金、金、銀ロウからなる群より選ばれる少なくとも１種である金属層である事が好ましく、より好ましくはニッケル、リン、ニッケル合金およびリン合金からなる群より選ばれる少なくとも１種である。接合層としての金属層は、基板面、グラファイト膜面の少なくともいずれかに形成すればよく、基板面に形成することが好ましい（工程（８））。金属による接合は加圧、加熱下で行い、これらの接合には最適な温度、圧力、処理時間を採用することができる。銀ロウの接合には、最適な温度、圧力、処理時間を採用することができる。加圧、加熱下で行う場合、４００℃以上、９００℃以下、加圧は１ｋｇｆ／ｃｍ2以上、３００ｋｇｆ／ｃｍ2以下である事が好ましい。接合に用いられる銀ロウの厚みは２μｍ以下が好ましく、より好ましくは１μｍ以下であり、通常０．５μｍ以上である。また、ニッケルによる接合は、８００～９００℃、加圧は１ｋgｆ／ｃｍ2以上、３００ｋｇｆ／ｃｍ2以下で行なう事が好ましい。接合に用いられるニッケル層は４０ｎｍ以下である事が好ましく、２０ｎｍ以下である事はより好ましく、１０ｎｍ以下である事はさらに好ましく、下限は特に限定されないが例えば５ｎｍである。
（プロセス４）（工程（２））
次にグラファイト膜をプラズマエッチング処理して薄層化する。プラズマは正の電荷を持つ粒子と負の電荷を持つ電子は電離状態で同程度分布し、電気的中性を保っている状態の事であり、プラズマによる薄層化によってグラファイトの物性が変化（劣化）しない事が重要である。幾つかのエッチング手法を検討した結果、プラズマエッチング法は、グラファイト膜の物性をほとんど変化させず好ましい速度で均一な薄層化を進行させる事が可能な優れた方法である事を見出した。中でも酸素プラズマ、空気プラズマ、水素プラズマによるエッチングは、エッチング速度、均一薄層化の点で最も優れた方法であり、酸素プラズマ、又は空気プラズマがより好ましい。
高配向性・高品質グラファイト膜を用いれば工業的なプロセスとして成立する程度のエッチング速度で薄層化しても、均一エッチングできる。ＣＶＤ法で作製した（数層の）多層グラフェンを極めて弱い条件の酸素プラズマでエッチングし、単層～数層（２～３層）のグラフェンを作製できる事が報告されている（非特許文献５～７）。この事は極めて弱い条件であればエッチングを均一に進行させる事が出来る事を意味している。しかしながら、速い速度でエッチングしても均一エッチングが可能である事は知られていなかった。例えば実施例に示す様に、３５０ｎｍ／３０分の速度でエッチングしても、平滑性は失われない。３５０ｎｍの厚さは１０００層以上のグラフェン層に相当する。
この様な速度でのエッチングが可能である理由は、母材であるグラファイトが高配向した素材であり、グラファイト層間は比較的弱いファンデル・ワールス力での結合であるために、プラズマエッチングが層間剥離と同じように進行する事に由っている。前記非特許文献５～７で開示されるようなＣＶＤ法によって作製された多層グラフェンのプラズマエッチングでは、ＣＶＤ法によってエッチングされる部分は結晶性の低い炭素層であると推定されるので、その様なアモルファス炭素部分をプラズマエッチングにより除去できる事は推定可能である。しかしながら、プラズマエッチングによって本発明の様な高品質グラファイト膜を層間剥離と同じような機構で薄層化できるという事は新たな発見である。
一方で、均一な薄層化実現にはエッチング条件も重要である。例えば、フッ素系（ＣＦ4など）の活性ガスを用いたプラズマエッチングはエッチング速度が速く、その反応条件を選択する事で本発明のグラファイト膜の均一薄層化を実現する事は難しく、２ｎｍ～３００ｎｍの範囲の厚さを制御する事は困難である。ただし、ＣＦ4などの活性ガスを用いたエッチングはグラファイト膜にビアホール（貫通孔）を形成する目的には有効に用いる事が出来る。
本発明において好ましいエッチング速度は、２００ｎｍ／分～０．２ｎｍ／分であり、５０ｎｍ／分～０．５ｎｍ／分である事はより好ましく、２０ｎｍ／分～１ｎｍ／分である事は最も好ましい。また、エッチングプロセスにおいてそのエッチング速度を変える事は有効である。たとえば、初期のエッチング速度を速くし、希望する厚さになってからエッチング速度を遅くするなどの方法が好ましく用いられる。
プラズマの生成に用いる電源の周波数によって放電方式を分類すると高周波放電（ＲＦ）とマイクロ波放電があり、さらにプラズマ発生の方式にはマイクロ波ＥＣＲプラズマ方式、容量結合型プラズマ方式（ＣＣＰ）、誘導結合型プラズマ方式（ＩＣＰ）がある。本発明においてグラファイトの物性を損なわず均一なエッチングが出来れば、その方式は制限されない。我々の用いた具体的な実験条件は後述するが、この様な条件は市販のＩＣＰプラズマ装置やＣＣＰプラズマ装置を用いて容易に再現する事が出来る。
基板（好ましくはシリコン基板）上に接合されたグラファイト膜はプラズマエッチングによって最適な厚さまで薄層化とする。このプロセスによって厚さ５００ｎｍ以上９．６μｍ未満のグラファイト膜を、３ｎｍ以上３００ｎｍ未満の範囲の厚さのグラファイト薄膜とする。原理的には９．６μｍ以上の厚さのグラファイト膜を用いても、エッチング時間を長くする等の方法で、３ｎｍ以上３００ｎｍ未満の範囲のグラファイト薄膜を作製する事が可能である。しかしながら、９．６μｍ以上の厚さのグラファイト膜をプラズマエッチングによって３００ｎｍ以下の厚さにする事は、時間的にもエネルギー的にも無駄が多い。
すなわち、本発明はあらかじめ厚さ５００ｎｍ以上９．６μｍ未満のグラファイト膜を作製し、プラズマエッチングによって３ｎｍ以上３００ｎｍ未満の範囲のグラファイト薄膜を作製する事を特徴としている。プラズマエッチングによって物性が劣化する事が無いため、作製が極めて困難な厚さが３ｎｍ以上３００ｎｍ未満、膜面方向の電気伝導度が１８０００Ｓ／ｃｍ以上、膜面方向のキャリア移動度が９５００ｃｍ2／Ｖｓｅｃ以上である高品質グラファイト薄膜を作製する事が出来る。
この様な厚さと物性を有するグラファイト薄膜を、プラズマエッチングプロセスを経ずに、直接作製する事が極めて困難な理由は２つある。第一はすでに述べた様に、高分子原料膜が極めて薄い場合には高品質グラファイトを得る事が難しくなるという点である。また、第二は３ｎｍ以上３００ｎｍ未満の範囲のグラファイト薄膜は、自立膜として単独で取り扱う事が困難であるため、たとえこの様なグラファイト薄膜を作製できたとしても、それを用いた微細回路形成プロセスの構築は事実上不可能であるという点である。この様に基板と一体でプラズマエッチングを行なう事により、３００ｎｍ以下（特に３００ｎｍ未満）のグラファイト配線接作製の課題を解決出来るが、特に本発明は２０ｎｍ以下のグラファイトの配線を形成するのに、好ましい手法となる。
（プロセス５）
シリコン基板上に接合され、最適な厚さに薄層化されたグラファイト薄膜の上面にフォトレジスト膜を形成する（工程（４））。レジスト膜は後工程であるグラファイト薄膜のエッチング（工程（３））の際に配線部分のグラファイト薄膜を保護する役目を果たす。レジスト膜としては、希望の配線幅の回路を作製出来る物であれば特に制限はないが、微細な回路パターン形成に用いられるマイクロフォトレジストは本発明の目的にとって好ましい。この様なマイクロフォトレジストを用いる事で１μｍ以下の線幅の配線パターンを形成する事ができる。
フォトレジストによるグラファイト薄膜からなる配線パターンの形成は、（ｐ１）表面洗浄、および表面を疎水性にして密着性を向上し塗布性能を上げるためのグラファイト薄膜表面処理、（ｐ２）フォトレジストの均一塗布、（ｐ３）溶媒を蒸発させる目的のプリベーク、（ｐ４）フォトマスクとグラファイト薄膜を位置合わせし、光を当ててパターンを転写する露光工程、（ｐ５）未露光部を除去する現像工程、（ｐ６）熱架橋で密着性を向上させる目的のポストベーク、の各プロセスに従って行なわれる。このプロセスでは半導体リソグラフィープロセスで用いられる既知の手法を好ましく使用する事ができる。ここで形成されたフォトレジストによる配線パターンはグラファイト薄膜によって形成される配線パターンと一致し、未露光部のフォトレジスト除去によって、次のプロセス（工程（３））で除かれるグラファイト薄膜が露出した状態となる。
（プロセス６、７）
次にグラファイト薄膜の露出部分をエッチングによって除去する（工程（３））。エッチングの手法には特に制限はなく半導体リソグラフィープロセスで用いられる既知の手法を好ましく使用する事ができる。中でも、グラファイト薄膜のエッチングにはプラズマエッチング、特に酸素プラズマ、水素プラズマによるエッチングが好ましく用いられる。不用なグラファイト部分を除去した後にフォトレジスト層を除去（工程（６））して、グラファイトの配線を含む配線回路を完成させる。フォトレジスト層の除去手法には特に制限はなく、半導体リソグラフィープロセスで用いられる既知の手法を好ましく使用する事ができる。
形成されたグラファイトの配線を含む配線に、別途さらに金属層を付与してもよい。この様な金属層はフォトレジストによる回路形成の前にグラファイト層表面に形成しておく事が好ましく、金属層はグラファイト配線の電気伝導度を改善する。金属層の形成方法としては、蒸着、スパッタ、ＣＶＤ等の各種乾式めっき、無電解めっき、電解メッキ等の湿式めっきのいずれも適用可能である。無電解めっきの種類としては無電解銅めっき、無電解ニッケルめっき、無電解金めっき、無電解銀めっき、無電解錫めっき等を挙げる事ができる。また、グラファイト層とシリコン基板との接合を金属によって行うと、その金属層を回路の一部として使用する事が出来る。形成された金属層の不要部分はプラズマエッチングの工程で取り除かれる。
（プロセス８）
上記の手法でシリコン上に形成されたグラファイトの配線を含む配線回路を、必要に応じて積層する。積層方法には特に制限はなく、通常のシリコン基板の積層方法を用いる事が出来る。複数枚のシリコン基板を直接接合する事は好ましい。
各層に形成されたグラファイト回路間を縦に接続するために、必要に応じて複数のシリコン基板を貫通するビアホール形成を行なう。この様なビアホール形成には、炭酸ガスレーザー、ＹＡＧレーザー、ＹＶＯ4レーザー、ファイバーレーザー、エキシマレーザーなどの公知の加工用レーザーによる穴あけを行なっても良く、例えば、ＣＦ4などの活性ガスを用いたプラズマエッチングによる穴あけを行なっても良い。
穴あけ後、形成された穴を導電性のペースト等によって充填し、縦配線（ビア）形成を行なう。ビア形成の手法として、良好な配線を実現するための多くの手法が知られており、本発明のグラファイト配線においても、当業者に知られているあらゆる手段によってビア形成を行う事が出来る。
作製されるグラファイトの配線は、金属配線回路とは異なり微細化によって抵抗値が増加する事がない。さらに、グラファイトの配線はその面方向の熱伝導度が極めて高いために放熱が効率的に行なわれるという特徴があり、またその熱膨張係数が極めて小さく熱膨張係数の差異による配線回路の脆化を防止できるという特徴もある。本発明のプロセスによってグラファイト配線が形成されたシリコン基板が作製されるが、この様なシリコン基板を用いた半導体デバイスは当業者に知られているあらゆる手段によって実現され得る。
本願は、２０１８年３月９日に出願された日本国特許出願第２０１８－０４２６４０号に基づく優先権の利益を主張するものである。２０１８年３月９日に出願された日本国特許出願第２０１８－０４２６４０号の明細書の全内容が、本願に参考のため援用される。
＜電気伝導度、キャリア移動度の測定＞
グラファイト薄膜の電気伝導度の測定はファン・デル・ポー法によって行った。測定は正方形（２０ｍｍ×２０ｍｍ）に切断した試料を用い、それぞれの４つの角（稜）に銀ペースト電極を取り付けて行った。用いた機器測定は、（株）東洋テクニカ製、比抵抗／ＤＣ＆ＡＣホール測定システム、Resi Test 8300である。
キャリア移動度、キャリア濃度の測定は電気伝導度測定に用いた試料に磁場を印加し、そのホール係数を測定する事で行った。グラファイトの様に電子とホールがほぼ同じ数だけ存在する場合の計算は、Ｎｅｗｔｏｎ法を用いてその解析を行う必要がある。この解析では、電子とホールの密度、両者の易動度で合計４個のパラメータがあり、３種の測定値、電気伝導度、ホール係数、磁気抵抗から３つの連立方程式となるので仮定が必要になる。その仮定はグラファイトでは電子とホールの移動度（あるいは密度）が等しいとする事であり、我々も上記仮定で数値計算によりキャリア密度、キャリア移動度を算出した。
＜グラファイト膜の作製＞
原料高分子膜を以下の方法で作製した。ピロメリット酸無水物と４，４’－ジアミノジフェニルエーテルをモル比で１／１の割合で合成したポリアミド酸の１８質量％のＤＭＦ溶液１００ｇに無水酢酸２０ｇとイソキノリン１０ｇからなる硬化剤を混合、攪拌し、遠心分離による脱泡の後、アルミ箔上に流延塗布し、さらスピンコーターを用いてアルミ箔上に１μｍ～１０μｍの範囲の均一な厚さのポリアミド酸フィルムを作製した。アミド酸溶液の濃度、回転数を変えることで厚さの調整を行なった。ポリアミド酸膜を１２０℃で１５０秒間、３００℃、４００℃、５００℃で各３０秒間加熱した後アルミ箔を除去し、厚さの異なる４種類のポリイミドフィルムを作製した。
ポリイミドフィルム（面積４０×４０ｍｍ2）を、電気炉を用いて窒素ガス中、１０℃／分の速度で１０００℃まで昇温し、１０００℃で１時間保って予備処理した。次に得られた炭素化シートを円筒状のグラファイトヒーターの内部にセットし、２０℃／分の昇温速度で３０００～３２００℃の処理温度（最高処理温度）まで昇温した。この温度で３０分間（処理時間）保持し、その後４０℃／分の速度で降温し、グラファイト膜を作製した。処理はアルゴン雰囲気で０．１０ＭＰａ（１．０ｋｇ／ｃｍ2）の加圧下で行った。最高処理温度を変える事で６種類のグラファイト膜を作製した。得られたグラファイト膜の面積は１４８０ｍｍ2～１２００ｍｍ2の範囲にあった。グラファイト膜の内部は極めて綺麗に配向した層構造で形成されており、グラファイト面方向に高い配向性を有する膜であった。
上記６種類のグラファイト膜（試料１～６）の最高処理温度（℃）、厚さ（μｍ）、膜面方向の電気伝導度（Ｓ／ｃｍ）、膜面方向のキャリア移動度（ｃｍ2／Ｖｓｅｃ）を表１に示した。これらのグラファイト膜は厚さが４．６μｍ～７２０ｎｍの範囲にあり、この様な厚さの範囲であれば、電気伝導度は１９０４０～２４３００Ｓ／ｃｍの範囲、キャリア移動度は９７００～１２２００ｃｍ2／Ｖｓｅｃ範囲であった。また、膜厚方向の電気伝導度は６．０～８．５ S／ｃｍの範囲であった。
＜プラズマエッチング装置＞
実施例で用いたＡＣプラズマエッチング装置（マグネトロン方式・交流電場方式）の概略図を図２に示した。装置は真空デバイス社製（ＰＩＢ－２０）である。この装置では放電電圧が０Ｖ～７００Ｖから、放電電流が０ｍＡ～５０ｍＡから選択できる。最大の仕事率（照射電力）は３５Ｗである。また、プラズマの種類は空気プラズマ、酸素プラズマ、アルゴンプラズマ、水素プラズマのいずれかから選択できる。動作圧は０～１００Ｐａから選択できる。
上記プラズマエッチング装置を用いて、エッチング条件とエッチング速度の関係を検討した。（１）空気プラズマ、照射電力３５Ｗの場合。エッチング速度１１．７ｎｍ／分、エッチングによって表面粗度は変化しない。（２）空気プラズマ、照射電力２８Ｗの場合。エッチング速度は１．７ｎｍ／分、表面粗度は向上する。（３）酸素プラズマ、照射電力３５Ｗの場合。エッチング速度は４８ｎｍ／分。エッチングによって表面粗さはほとんど変化しない。（４）酸素プラズマ、照射電力２８Ｗの場合。エッチング速度は６．７ｎｍ／分、表面粗度は向上する。
＜実施例１＞
試料１を用いてシリコン基板と銀ロウを用いた接合を行った。グラファイト膜およびシリコン基板を有機溶剤により洗浄の後、厚さ１μｍの銀ロウ（チタンを含む銀ロウ）、８３０℃で、１０分間加熱、加圧プレス（約１ｋｇｆ／ｃｍ2）処理によってグラファイト膜と接合した。剥離実験を行ったが、剥離はすべてグラファイト層間で起こり、シリコン基板界面との剥離は観察されなかった。この事から接合は極めて強固に行われていると結論した。次に、照射電力を３５Ｗとし、８８分間、酸素プラズマ照射し、さらに照射電力を２８Ｗとして１２分間酸素プラズマ中でエッチングした。その結果、得られたグラファイト薄膜の厚さは２８０ｎｍとなった。電気伝導度の値は２３３００Ｓ／ｃｍ、キャリア移動度の値は１１６００ｃｍ2／Ｖｓｅｃであった。この事からプラズマエッチングによって電気伝導度の値やキャリア移動度の値がほとんど変化しない事が分かった。
＜実施例２＞
試料２を用いた以外は実施例１と同様にシリコン基板との接合を行った。この事から十分な接合が行われていると結論した。次に、照射電力を３５Ｗとし、３５分間、酸素プラズマ照射し、さらに照射電力を２８Ｗとして４０分間酸素プラズマ中でエッチングした。得られたグラファイト薄膜の厚さは１２０ｎｍとなった。電気伝導度の値は２４０００Ｓ／ｃｍであり、キャリア移動度の値は１２０００ｃｍ2／Ｖｓｅｃであった。この事からプラズマエッチングによって電気伝導度の値やキャリア移動度の値がほとんど変化しない事が分かった。
＜実施例３＞
試料３とシリコン基板とのニッケル金属による接合を行った。シリコン基板上にニッケル金属層（厚さ１０ｎｍ程度と推定）を形成し、８００℃で加熱、加圧プレス（約１ｔ）処理によってグラファイト膜と接合した。剥離実験を行ったが、剥離はすべてグラファイト層間で起こり、シリコン基板界面との剥離は観察されなかった。この事から十分な接合が行われていると結論した。次に、照射電力を３５Ｗとし、２４分間、酸素プラズマ照射し、さらに照射電力を２８Ｗとして４０分間酸素プラズマ中でエッチングした。得られたグラファイト薄膜の厚さは８０ｎｍとなった。電気伝導度の値は２１２００Ｓ／ｃｍであり、キャリア移動度の値は１１８００ｃｍ2／Ｖｓであった。この事からプラズマエッチングによって電気伝導度の値やキャリア移動度の値がほとんど変化しない事が分かった。
＜実施例４＞
試料４を用いてシリコン基板との直接接合を試みた。最初にグラファイト膜の表面とシリコン基板表面をＡＣプラズマ装置（真空デバイス社製（ＰＩＢ－２０）マグネトロン、交流電場）を用いて表面清浄化を行なった。実験条件は、放電電圧／電流の値は電圧ＡＣ０～７００Ｖ／電流ＡＣ０～５０ｍＡ（最大３５Ｗ）である。酸素ガスを用いて５秒間プラズマに暴露し表面清浄化を行なった。次にシリコン基板とグラファイトを積層し、常温加圧（荷重：１０ｋｇｆ／ｃｍ2）した。加圧処理後、グラファイト面に接着テープを貼り付け剥離実験を行った。剥離実験の結果剥離はグラファイト層間で発生した。この結果からグラファイト膜とシリコン基板が接合されていると結論した。次に、照射電力を３５Ｗとし、１５分間、酸素プラズマ照射し、さらに照射電力を２８Ｗとして６５分間酸素プラズマ中でエッチングした。得られたグラファイト薄膜の厚さは４２ｎｍであった。電気伝導度の値は２０６００Ｓ／ｃｍであり、キャリア移動度の値は１００６０ｃｍ2／Ｖｓｅｃ範囲であった。この事からプラズマエッチングによって電気伝導度の値やキャリア移動度の値がほとんど変化しない事が分かった。
＜実施例５＞
試料５を用いた以外は実施例４と同様な接合実験を行なった。次に、照射電力を３５Ｗとし、９分間、酸素プラズマ照射し、さらに照射電力を２８Ｗとして４０分間酸素プラズマ中でエッチングした。得られたグラファイト薄膜の厚さは２６ｎｍであった。電気伝導度の値は１９０００Ｓ／ｃｍであり、キャリア移動度の値は９２００ｃｍ2／Ｖｓｅｃ範囲であった。この事からプラズマエッチングによって電気伝導度の値やキャリア移動度の値がほとんど変化しない事が分かった。
＜実施例６＞
試料６を用いてシリコン基板との直接接合を行った。最初にグラファイト膜の表面とシリコン基板表面をＡＣプラズマ装置（真空デバイス社製（ＰＩＢ－２０）マグネトロン、交流電場）を用いて表面清浄化を行なった。実験条件は、放電電圧／電流の値は電圧ＡＣ０～７００Ｖ／電流ＡＣ０～５０ｍＡ（最大３５Ｗ）である。酸素ガスを用いて５秒間プラズマに暴露し表面清浄化を行なった。次にシリコン基板とグラファイトを積層し、常温加圧（荷重：１０ｋｇｆ／ｃｍ2）した。加圧処理後、グラファイト面に接着テープを貼り付け剥離実験を行った。剥離実験の結果剥離はグラファイト層間で発生した。この結果からグラファイト膜とシリコン基板が直接接合されていると結論した。次に、照射電力を３５Ｗとし、１２分間、酸素プラズマ照射し、さらに照射電力を２８Ｗとして２０分間、酸素プラズマ中でエッチングした。得られたグラファイト薄膜の厚さは１４ｎｍであった。電気伝導度の値は２１８００Ｓ／ｃｍであり、キャリア移動度の値は１０１００ｃｍ2／Ｖｓｅｃであった。この事からプラズマエッチングによって電気伝導度の値やキャリア移動度の値がほとんど変化しない事が分かった。
＜実施例７＞
実施例６と同様に試料６を用いてシリコン基板との直接接合を行い、次に、照射電力を３５Ｗとし、１２分間、酸素プラズマ照射し、さらに照射電力を２８Ｗとして３００分間、空気プラズマ中でエッチングした。得られたグラファイト薄膜の厚さは８ｎｍであった。電気伝導度の値は２１０００Ｓ／ｃｍであり、キャリア移動度の値は９８００ｃｍ2／Ｖｓeｃの範囲であった。この事からプラズマエッチングによって電気伝導度の値やキャリア移動度の値がほとんど変化しない事が分かった。
＜実施例８＞
実施例６と同様に試料６を用いてシリコン基板との直接接合を行い、次に、照射電力を３５Ｗとし、１２分間、酸素プラズマ照射し、さらに照射電力を２８Ｗとして３５０分間、空気プラズマ中でエッチングした。得られたグラファイト膜の厚さは３．１ｎｍであった。電気伝導度の値は２０１００Ｓ／ｃｍであり、キャリア移動度の値は９５００ｃｍ2／Ｖｓｅｃであった。この事からプラズマエッチングによって電気伝導度の値やキャリア移動度の値がほとんど変化しない事が分かった。
以上の実施例１～８で得られたグラファイト薄膜の特性を表１にまとめた。
Figure 0007140822000001
＜実施例９＞
実施例１、４で作製されたグラファイト薄膜（膜厚２８０ｎｍ、４２ｎｍ）を回路形成プロセス５～プロセス８のプロセスに従って配線回路を形成した。作製した回路は幅１μｍ、長さ１０μｍである。得られた試料に直流電流を印加して耐電流密度特性を測定した。測定は不活性ガス（アルゴンまたは窒素）中、２５℃の環境下で行った。グラファイト回路の厚さが２８０ｎｍ（＝０．２８μｍ）である場合（すなわち、配線の断面積は１μｍ×０．２８μｍ＝０．２８μｍ2）、その耐電流密度特性は１．５×１０7Ａ／ｃｍ2であり、同じ形状の銅配線の耐電流密度特性と同等であった。グラファイト薄膜の厚さが４２ｎｍ（＝０．０４２μｍ）である場合（すなわち、配線の断面積は１μｍ×０．０４２μｍ＝０．０４２μｍ2）には、耐電流密度特性は向上し、１．９×１０7Ａ／ｃｍ2となり、この値は同じサイズの銅配線を上回るものであった。この事から厚さ２８０ｎｍ以下のグラファイト配線は銅配線よりも高い耐電流密度特性を有していると結論した。従ってこの様な手法によって得られるグラファイト配線回路は半導体微細回路としてきわめて有用である事が分かる。
 符号の簡単な説明
１ グラファイト膜
２ シリコン基板
３ グラファイト膜およびシリコン基板表面の清浄化部分
４ 接合部分
５ プラズマエッチングされたグラファイト薄膜
６ レジスト膜
７ レジスト膜の回路パターン
８ レジスト膜除去によって露出したグラファイト薄膜
９ グラファイトの配線を含む配線回路
１０ グラファイト膜
１１ 基板
１２ 高周波電源
１３ プラズマ（酸素、空気、または水素）

Claims (10)

  1. グラファイトの配線を含む配線回路であり、
    配線の厚さが３ｎｍ以上３００ｎｍ未満であり、
    グラファイトの膜面方向の電気伝導度が１８０００Ｓ／ｃｍ以上であり、
    グラファイトの膜面方向のキャリア移動度が９５００ｃｍ2／Ｖｓｅｃ以上である配線回路。
  2. 配線の断面積が０．５μｍ2以下である
    請求項１に記載の配線回路。
  3. 配線の線幅が１μｍ以下である
    請求項１あるいは請求項２に記載の配線回路。
  4. （１）グラファイト膜と基板を接合する接合工程、
    （２）グラファイト膜をプラズマエッチングによってグラファイト薄膜とするプラズマエッチング工程、
    （３）グラファイト薄膜をエッチングして配線回路を形成する配線回路形成工程を含む配線回路の製造方法であり、
    さらに、
    （４）グラファイト薄膜上にレジスト膜を形成するレジスト膜形成工程、
    （５）レジスト膜回路形成工程、
    （６）レジスト膜除去工程を含み、
    工程が（１）、（２）、（４）、（５）、（３）、（６）の順である配線回路の製造方法。
  5. 基板がシリコン基板である
    請求項４に記載の配線回路の製造方法。
  6. 基板が、表面に酸化膜が形成されたシリコン基板である
    請求項４に記載の配線回路の製造方法。
  7. プラズマエッチングが、酸素プラズマエッチングあるいは空気プラズマエッチングである請求項４～請求項６のいずれかに記載の配線回路の製造方法。
  8. さらに、
    （７）グラファイト膜清浄化工程を含み、
    工程が（７）、（１）、（２）、（４）、（５）、（３）、（６）の順である
    請求項４～請求項７のいずれかに記載の配線回路の製造方法。
  9. さらに、
    （８）基板面に金属層を形成する金属層形成工程を含み、
    工程が（８）、（１）、（２）、（４）、（５）、（３）、（６）の順である
    請求項４～請求項８のいずれかに記載の配線回路の製造方法。
  10. 金属層が、ニッケル、リン、ニッケル合金、リン合金、金、および銀ロウからなる群より選ばれる請求項９に記載の配線回路の製造方法。
JP2020504942A 2018-03-09 2019-02-26 配線回路、その製造方法 Active JP7140822B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018042640 2018-03-09
JP2018042640 2018-03-09
PCT/JP2019/007364 WO2019172023A1 (ja) 2018-03-09 2019-02-26 配線回路、その製造方法

Publications (2)

Publication Number Publication Date
JPWO2019172023A1 JPWO2019172023A1 (ja) 2021-03-04
JP7140822B2 true JP7140822B2 (ja) 2022-09-21

Family

ID=67846665

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020504942A Active JP7140822B2 (ja) 2018-03-09 2019-02-26 配線回路、その製造方法

Country Status (3)

Country Link
US (1) US11328953B2 (ja)
JP (1) JP7140822B2 (ja)
WO (1) WO2019172023A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7140822B2 (ja) * 2018-03-09 2022-09-21 株式会社カネカ 配線回路、その製造方法
US20210407883A1 (en) * 2018-12-28 2021-12-30 National Institute Of Advanced Industrial Science And Technology Graphite thin film/silicon substrate laminated assembly, process for producing the same, and substrate for enhanced heat discharge type electronic devices
JP7384368B2 (ja) * 2020-06-28 2023-11-21 深▲せん▼清華大学研究院 グラファイトアイランドスライディングブロックアレイの調製方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011113797A (ja) 2009-11-26 2011-06-09 Nec Corp 導電性細線、これを用いたデバイス、および導電性細線の形成方法
JP2012060010A (ja) 2010-09-10 2012-03-22 Fujitsu Ltd 半導体装置及びその製造方法
JP2012074682A (ja) 2010-08-29 2012-04-12 Shibaura Institute Of Technology 配線パターンの形成方法
WO2015045641A1 (ja) 2013-09-26 2015-04-02 株式会社カネカ グラファイトシート、その製造方法、配線用積層板、グラファイト配線材料、および配線板の製造方法
JP2016025068A (ja) 2014-07-24 2016-02-08 株式会社カネカ 配線材料、配線材料の製造方法、および配線材料を用いた配線板の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6953985B2 (en) * 2002-06-12 2005-10-11 Freescale Semiconductor, Inc. Wafer level MEMS packaging
US7859359B2 (en) * 2008-02-25 2010-12-28 Broadcom Corporation Method and system for a balun embedded in an integrated circuit package
US8451581B2 (en) * 2010-01-14 2013-05-28 Qualcomm Incorporated Passive coupler between package substrate and system board
JP5839267B2 (ja) * 2011-09-28 2016-01-06 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
US9449945B2 (en) * 2013-03-08 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Filter and capacitor using redistribution layer and micro bump layer
US9313851B2 (en) * 2014-05-19 2016-04-12 Infineon Technologies Ag Standby power for LED drivers
US20160301249A1 (en) * 2015-04-09 2016-10-13 Infineon Technologies Ag Communicating between galvanically isolated devices using waveguides
US9691743B2 (en) * 2015-09-21 2017-06-27 Nxp Usa, Inc. Localized redistribution layer structure for embedded component package and method
US9660037B1 (en) * 2015-12-15 2017-05-23 Infineon Technologies Austria Ag Semiconductor wafer and method
DE102016103790B8 (de) * 2016-03-03 2021-06-02 Infineon Technologies Ag Herstellung einer Packung unter Verwendung eines platebaren Verkapselungsmaterials
US10050316B2 (en) * 2016-05-13 2018-08-14 Infineon Technologies Ag Communication between battery cells
JPWO2017213167A1 (ja) * 2016-06-07 2019-03-07 株式会社カネカ グラファイトシート加工物、及びグラファイトシート加工物の製造方法
JP7140822B2 (ja) * 2018-03-09 2022-09-21 株式会社カネカ 配線回路、その製造方法
DE102019110840A1 (de) * 2019-04-26 2020-10-29 Infineon Technologies Ag Rf-vorrichtungen mit konformen antennen und verfahren zu deren herstellung
DE102019115307A1 (de) * 2019-06-06 2020-12-10 Infineon Technologies Ag Halbleitervorrichtungen mit planaren wellenleiter-übertragungsleitungen
DE102019128779B4 (de) * 2019-10-24 2021-05-12 Infineon Technologies Ag Hochfrequenz-Vorrichtung mit Hochfrequenz-Signalführungselement und zugehöriges Herstellungsverfahren

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011113797A (ja) 2009-11-26 2011-06-09 Nec Corp 導電性細線、これを用いたデバイス、および導電性細線の形成方法
JP2012074682A (ja) 2010-08-29 2012-04-12 Shibaura Institute Of Technology 配線パターンの形成方法
JP2012060010A (ja) 2010-09-10 2012-03-22 Fujitsu Ltd 半導体装置及びその製造方法
WO2015045641A1 (ja) 2013-09-26 2015-04-02 株式会社カネカ グラファイトシート、その製造方法、配線用積層板、グラファイト配線材料、および配線板の製造方法
JP2016025068A (ja) 2014-07-24 2016-02-08 株式会社カネカ 配線材料、配線材料の製造方法、および配線材料を用いた配線板の製造方法

Also Published As

Publication number Publication date
US20200402850A1 (en) 2020-12-24
US11328953B2 (en) 2022-05-10
WO2019172023A1 (ja) 2019-09-12
JPWO2019172023A1 (ja) 2021-03-04

Similar Documents

Publication Publication Date Title
JP7140822B2 (ja) 配線回路、その製造方法
TWI645981B (zh) 石墨片材、其製造方法、配線用積層板、石墨配線材料及配線板之製造方法
JP6546526B2 (ja) キャリア付銅箔及びコアレス支持体用積層板、並びに配線層付コアレス支持体及びプリント配線板の製造方法
US20200180963A1 (en) 3d graphene
Kostogrud et al. The main sources of graphene damage at transfer from copper to PET/EVA polymer
TWI426830B (zh) 雜訊抑制配線構件及其製造方法
JP2002280684A (ja) フレキシブル銅張回路基板とその製造方法
TW201124266A (en) Metalized polyimide film and flexible printed circuit board using the same
JPWO2015060419A1 (ja) グラフェン膜の製造方法
WO2019082795A1 (ja) 極薄銅箔及びキャリア付極薄銅箔、並びにプリント配線板の製造方法
JP2013212938A (ja) 黒鉛薄膜およびその製造方法
JP6440295B2 (ja) コイル
TWI460076B (zh) A substrate manufacturing method and a structure for simplifying the process
KR102258442B1 (ko) 그래핀 시트의 제조 방법 및 그 그래핀 시트
JP2021073157A (ja) グラファイト薄膜及び、その製造方法
Chen et al. Tunable Adhesion for All‐Dry Transfer of 2D Materials Enabled by the Freezing of Transfer Medium
JP2004082444A (ja) 金属層付き樹脂体および配線体
JP6353308B2 (ja) 配線材料、配線材料の製造方法、および配線材料を用いた配線板の製造方法
WO2020066457A1 (ja) 積層体および積層体の製造方法
Shang et al. Polyacrylonitrile as an Efficient Transfer Medium for Wafer‐scale Transfer of Graphene
JP2018195784A (ja) セラミックス回路基板の製造方法
WO2022211042A1 (ja) プリント配線基板用積層体および多層プリント配線基板用接合体
KR101206882B1 (ko) 이온빔 믹싱층을 포함하는 금속 인쇄 배선 회로기판 및 이의 제조방법
Yan et al. Towards bubble-free, centimeter-sized bilayer graphene enabled by backside lamination
JPH11274685A (ja) プリント回路基板の加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220816

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220830

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220908

R150 Certificate of patent or registration of utility model

Ref document number: 7140822

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150