JP7126701B2 - プッシュプル電圧共振型コンバータ回路 - Google Patents
プッシュプル電圧共振型コンバータ回路 Download PDFInfo
- Publication number
- JP7126701B2 JP7126701B2 JP2018220668A JP2018220668A JP7126701B2 JP 7126701 B2 JP7126701 B2 JP 7126701B2 JP 2018220668 A JP2018220668 A JP 2018220668A JP 2018220668 A JP2018220668 A JP 2018220668A JP 7126701 B2 JP7126701 B2 JP 7126701B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- inductor
- capacitor
- resonance
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Dc-Dc Converters (AREA)
Description
スイッチングレギュレータや、DC-DCコンバータにおいて、低ノイズを実現する為には、図47に示すような出力電圧と基準電圧を誤差増幅器で比較してその出力でトランジスタのオンオフを制御するという非常に効率の悪いリニアレギュレータを用いるか、図1に示すような安定化が困難なプッシュプル型共振型コンバータ回路しかなかった(非特許文献1)。
インダクタL1とトランスT1の中間タップとの接続側電圧VL1は、図2(b)で示すように正弦波を全波整流した時の波形である正弦全波の波形となりその平均値はVinとなる。
この回路は、電圧共振によりMOS-FETからなるスイッチング素子Q1のドレイン電圧Vds1が0Vとなったt2でONとなり、そのとき他方のMOS-FETからなるスイッチング素子Q2はOFFとなる。トランスT1には、電圧共振により正弦波の電圧が発生し、2次巻線にも図2(a)のように正弦波の電圧Vacが誘起する。それをD1、D2で整流し、L2とC3で平滑することで直流電圧を出力することが出来る。また、この回路は、自励コンバータとしても利用され、2次側を整流、平滑せずに、交流正弦波交流のまま、冷陰極間の点灯用に使用されることもある。
(1)LLC共振コンバータは、図48に示すL1とC3で直列共振回路を構成し、スイッチング周波数を共振点から高い方にずらす事で出力を制御している為、リアクタンス負荷となり、それだけでは、スイッチ素子のターンオン時は零電圧スイッチングであるがターンオフ時は完全な零電圧スイッチングにはならない。
その為、L1とC2で構成される並列共振回路による部分共振動作を組み合わせることにより、零電圧スイッチングを実現しているが、部分共振動作で零電圧スイッチングを実現する為に、ハイサイドMOS-FET1によるスイッチ動作とローサイドMOS-FET2のスイッチ動作においてごく短時間、両方がOFFとなるデッドタイムを設けることで部分共振動作を行う必要がある。
高周波で動作させる場合、デッドタイムの設定が困難になると想定され、高周波化には適していない。
(2)LLC共振コンバータでは、トランスにリーケージインダクタンスを持たせる為、トランスの設計が複雑となり、小型化、高周波化に適していない。
(3)LLC共振コンバータは、トランスを使用した絶縁型のコンバータ回路であり、非絶縁型には対応できない。従来の非絶縁型のコンバータでは、高速でスイッチングすることで高効率を実現しているが、低ノイズを実現したものはなかった。
低ノイズを実現するものとしては、図47に示すようなリニアレギュレータを使用することになるが、スイッチングレギュレータと比較すると効率が低いという課題があった。
(1)共振型コンバータ回路において、周波数変調においても共振を維持し、零電圧スイッチングを行うことで、高効率、かつ低ノイズのDC-DCコンバータを実現すること。
(2)また、LLC共振コンバータ回路の場合、直列共振と並列共振による部分共振を組み合わせる為、共振回路の設計が複雑になり、特殊なトランスの使用やゲート駆動波形にデッドタイムを設けることが必要であったが、特殊なトランス等を必要せず、デッドタイムを設定する必要もないことで、高周波化、及び装置の小型化を実現すること。
(3)さらに、トランスを使用しない非絶縁型コンバータ回路においても高効率、低ノイズを実現すること。
これらの回路における制御回路の構成例が図43に示され、このときの波形を図3に示している。
また、図44に示すようにスイッチ素子の零電圧を検出してスイッチ素子をONとすることで図4の波形なり、スイッチ素子に逆方向電流が流れている期間もONすることで低損失となる。また、回路構成によって、絶縁型に限らず非絶縁型も実現できる。これらの図3及び図4において、t=駆動周波数の周期、T=共振周波数の周期である。
また、図34から図37に示すように2系統出力にも対応可能であり、さらに、図38から図42に示すように励磁電流を制御することで双方向コンバータとしても応用可能である。このときは、図45に示すように励磁時間を制御する。
プッシュプル型の電圧共振コンバータ回路において、スイッチング周波数を低い方にずらすことによって、両方のスイッチが共にONの状態が出来、この間、共振エネルギーが保持された状態で一時停止していると同時に、励磁による共振エネルギーの補充が行われる。
これによって、共振の振幅を大きく可変でき、フィードバック制御によってDC-DCコンバータとして安定化することが可能になる。
図3、図4がこのときの動作波形である。
共振回路は図5に示すように一定期間ショートすることで周波数が変化しても共振を維持する。また、整流素子にスイッチ素子を使用することで、同期整流と共に、同期整流終了後、導通期間を延長することで励磁を行い、共振回路へエネルギーを供給することが可能となる。
このことは、入出力電圧条件が変化しても零電圧スイッチングを行うのに十分な共振を維持することができる。さらに、導通期間を大きくすることで、整流により受け取る電力よりも大きな電力を励磁することにより電力を供給することも可能となるので、双方向コンバータとして機能させることが可能である。図26は、このときの動作波形を示す。
本発明では、特殊なトランスを用いる必要は無く、シンプルな部品で構成できる為、小型化、高周波化も容易になる。さらに、それぞれの半サイクルの時間を別々に制御することで、2出力のDC-DCコンバータとして構成することができる。
後段に、前記出力整流平滑回路11の前記コンデンサC3と出力端子+Voutの間に、スイッチ素子Q5とインダクタL3の直列回路と、スイッチ素子Q6とインダクタL4の直列回路を互いに並列に配置し、前記スイッチ素子Q5と前記インダクタL3との接続点と前記スイッチ素子Q6と前記インダクタL4の接続点間にコンデンサC4を接続して共振回路10を構成し、前記スイッチ素子Q5と前記インダクタL3の接続点とGND間に整流用MOS-FETQ7を配置し、前記スイッチ素子Q6と前記インダクタL4の接続点とGND間に整流用MOS-FETQ8を配置し、前記出力端子+Voutと前記GND端子間にコンデンサC5を接続して降圧型回路を構成し、
前記昇圧型回路における前記整流用MOS-FETQ3とQ4に同期整流と共に励磁制御を加えて整流完了後もオンを維持し共振に必要な励磁電流を供給するための同期整流励磁制御回路18Aを接続し、前記降圧型回路における前記整流用MOS-FETQ7とQ8に同期整流と共に励磁制御を加えて整流完了後もオンを維持し共振に必要な励磁電流を供給するための同期整流励磁制御回路18Bを接続し、
前記出力端子+Voutから誤差増幅器13と周波数変調回路14を経て零電圧検出駆動回路17Aと零電圧検出駆動回路17Bに接続し、前記零電圧検出駆動回路17Bにより前記スイッチ素子Q5とQ6を常時オンとし、前記零電圧検出駆動回路17Aにより前記スイッチ素子Q1とQ2を共振周波数よりも低い駆動周波数で交互にオン、オフすることにより昇圧型とし、
前記零電圧検出駆動回路17Aにより前記スイッチ素子Q1とQ2を常時オフとし、前記零電圧検出駆動回路17Bにより前記スイッチ素子Q5とQ6を共振周波数よりも低い駆動周波数で交互にオン、オフすることにより降圧型として機能するようにしたことを特徴とする昇降圧型のプッシュプル電圧共振型コンバ-タ回路である。
後段に、前記インダクタL1とL2を共用し、前記インダクタL1の他端と出力端子+Voutの間に整流用MOS-FETQ7を接続するとともに、前記インダクタL2の他端と前記出力端子+Voutの間に整流用MOS-FETQ8を接続し、前記インダクタL1と前記整流用MOS-FETQ7の接続点と前記インダクタL2と前記整流用MOS-FETQ8の接続点間にコンデンサC3を接続して共振回路10を構成し、前記インダクタL1の他端と前記GND端子間にスイッチ素子Q5を接続するとともに、前記インダクタL2の他端と前記GND端子間にスイッチ素子Q6を接続し、前記出力端子+Voutと前記GND端子間にコンデンサC4を接続してコンデンサインプット方式の出力整流平滑回路11を接続し、前記整流用MOS-FETQ7とQ8に同期整流と共に励磁制御を加えて整流完了後もオンを維持し共振に必要な励磁電流を供給するための同期整流・励磁制御回路18Bを接続して降圧型回路を構成し、
前記出力端子+Voutから誤差増幅器13と周波数変調回路14を経て零電圧検出駆動回路17Aと零電圧検出駆動回路17Bを接続し、前記零電圧検出駆動回路17Bにより前記スイッチ素子Q5とQ6を常時オフとし、前記零電圧検出駆動回路17Aにより前記スイッチ素子Q1とQ2を共振周波数よりも低い駆動周波数で交互にオン、オフすることにより降圧型とし、
前記零電圧検出駆動回路17Aにより前記スイッチ素子Q1とQ2を常時オンとし、前記零電圧検出駆動回路17Bにより前記スイッチ素子Q5とQ6を共振周波数よりも低い駆動周波数で交互にオン、オフすることにより昇圧型として機能するようにしたことを特徴とする昇降圧型のプッシュプル電圧共振型コンバ-タ回路である。
後段に、前記整流用MOS-FETQ3と前記コンデンサC3の接続点と出力端子+Vout間に、スイッチ素子Q5とインダクタL3の直列回路を接続し、前記スイッチ素子Q5と並列に、スイッチ素子Q6とコンデンサC4の直列回路を接続して共振回路10を構成し、前記スイッチ素子Q5と前記インダクタL3の接続点と前記GND端子間に、整流用MOS-FETQ7を接続し、前記インダクタL3と前記出力端子+Vout間に、コンデンサインプット方式で整流、平滑するコンデンサC5からなる出力整流平滑回路11を接続し、前記整流用MOS-FETQ7に同期整流と共に励磁制御を加えて整流完了後もオンを維持し共振に必要な励磁電流を供給するための同期整流励磁制御回路18Bを接続し、前記スイッチ素子Q5、Q6に前記出力端子+Voutから誤差増幅器13と周波数変調回路14を介して零電圧検出駆動回路17Bに接続して前記スイッチ素子Q5、Q6を共振周波数よりも低い駆動周波数で交互に駆動することで出力電圧を可変することが可能な同期整流励磁制御降圧型回路を構成した
ことを特徴とするプッシュプル電圧共振型コンバ-タ回路である。
後段に、前記インダクタL1の他端と出力端子+Voutの間に、整流用MOS-FETQ7を接続し、前記インダクタL1の他端と前記GND端子の間に、スイッチ素子Q5を接続し、このスイッチ素子Q5と並列にコンデンサインプット方式で整流、平滑するコンデンサC3とスイッチ素子Q6の直列回路を接続し、前記整流用MOS-FETQ7に同期整流と共に励磁制御を加えて整流完了後もオンを維持し共振に必要な励磁電流を供給するための同期整流励磁制御回路18Bを接続し、前記スイッチ素子Q5とQ6に、前記出力端子+Voutから前記誤差増幅器13と前記周波数変調回路14を介して零電圧検出駆動回路17Bを接続して前記スイッチ素子Q5、Q6を共振周波数よりも低い駆動周波数で交互に駆動することで出力電圧を可変することが可能な同期整流励磁制御昇圧型とし
たことを特徴とするプッシュプル電圧共振型コンバ-タ回路である。
後段に、前記昇圧型回路側の整流用MOS-FETQ3とコンデンサC3との接続点と出力端子+Vout間に、スイッチ素子Q5とインダクタL3の直列回路を接続し、前記スイッチ素子Q5と並列に、スイッチ素子Q6とコンデンサC4の直列回路を接続して共振回路10を構成し、前記スイッチ素子Q5とインダクタL3の接続点とGND端子間に、整流用MOS-FETQ7を接続し、前記スイッチ素子Q6とコンデンサC4の接続点とGND端子間に、必要に応じて前記スイッチ素子Q6に代えて又は前記スイッチ素子Q6とともに整流用MOS-FETQ8を接続し、前記出力端子+VoutとGND端子間に、コンデンサC5からなるコンデンサインプット方式の出力整流平滑回路11に接続して降圧型回路を構成し、
前記出力端子+Voutから誤差増幅器13と双方向制御・周波数変調回路19を介して前記スイッチ素子Q1とQ2に接続した零電圧検出駆動回路17A1、前記整流用MOS-FETQ3とQ4に接続した零電圧検出駆動回路17A2、前記スイッチ素子Q5とQ6に接続した零電圧検出駆動回路17B1及び前記整流用MOS-FETQ7とQ8に接続した零電圧検出駆動回路17B2を制御して前記スイッチ素子Q5及びQ6を常時オンとし、スイッチ素子Q1及びQ2を共振周波数よりも低い駆動周波数で交互にオン、オフすることにより昇圧型とし、前記スイッチ素子Q1及びQ2を常時オフとし、スイッチ素子Q3及びQ4を共振周波数よりも低い駆動周波数で交互にオン、オフすることにより降圧型として機能するようにしたことを特徴とするプッシュプル電圧共振型コンバ-タ回路である。
後段に、前記インダクタL1の他方の端子とGND間に、スイッチ素子Q5を接続し、このスイッチ素子Q5と並列に、スイッチ素子Q6とコンデンサC3の直列回路を接続して共振回路10を構成し、前記インダクタL1の他方の端子と出力端子+Vout間に、整流用MOS-FETQ7を接続し、前記スイッチ素子Q6とコンデンサC3の接続点と出力端子+Vout間に、必要に応じて前記スイッチ素子Q6に代えて又は前記スイッチ素子Q6とともに整流用MOS-FETQ8を接続し、前記出力端子+VoutとGND端子間に、コンデンサC4からなるコンデンサインプット方式の出力整流平滑回路11に接続して降圧型回路を構成し、
前記出力端子+Voutから誤差増幅器13と双方向制御・周波数変調回路19を介して前記スイッチ素子Q1とQ2に接続した零電圧検出駆動回路17A1、前記整流用MOS-FETQ3とQ4に接続した零電圧検出駆動回路17A2、前記スイッチ素子Q5とQ6に接続した零電圧検出駆動回路17B1及び前記整流用MOS-FETQ7とQ8に接続した零電圧検出駆動回路17B2を制御して前記スイッチ素子Q5及びQ6を常時オフとし、スイッチ素子Q1及びQ2を共振周波数よりも低い駆動周波数で交互にオン、オフすることにより降圧型とし、前記スイッチ素子Q1及びQ2を常時オンとし、スイッチ素子Q3及びQ4を共振周波数よりも低い駆動周波数で交互にオン、オフすることにより昇圧型として機能するようにしたことを特徴とするプッシュプル電圧共振型コンバ-タ回路である。
(1)零電圧スイッチングを実現することで、スイッチング損失の無い高効率のスイッチングが実現し、同時にスイッチングノイズも極めて小さく、高効率、低ノイズのDC-DCコンバータを実現することが出来る。また、これは、絶縁型のDC-DCコンバータに限らず、非絶縁型DC-DCコンバータにおいても同様に可能である。
(2)本発明では、特殊なトランスを用いる必要は無く、シンプルな部品で構成できる為、小型化、高周波化も容易になる。
(3)さらに、2出力のDC-DCコンバータとして構成することも可能である。
(4)また、さらに、出力側から入力側への電力伝送も可能となるので双方向コンバータにも実現可能である。
(5)以上の結果、絶縁、非絶縁に限らず、DC-DCコンバータの高効率、低ノイズで高周波化、小型化が容易になる。
上述のように、図1に示す従来のプッシュプル型電圧共振コンバータ回路は、共振周波数でスイッチングを行う自励方式とするか、又は、共振周波数で駆動して使用していた。
しかし、外部からゲート駆動信号を与える他励動作の場合は、駆動周波数と共振周波数とは必ずしも一致しない。図3の動作波形は、スイッチ素子であるMOS-FETのゲート駆動周波数を共振周波数より低く設定されていた場合の動作波形を示している。t1時にVgs2がHとなりQ2がONとなると同時にQ1はOFFとなり、Q1のドレイン電圧Vds1は上昇し、正弦半波を描き駆動周波数の周期のt/2の時間で0Vに達する。
Q1のゲート電圧Vgs1はLであるが、共振によりQ1には正確には負電圧がかかり、ソースからドレインに対して逆方向に電流が流れる。この電流は、トランスのインダクタに蓄えられた励磁エネルギーが、Q1とQ2によって短絡され巡回している。Q1は、逆方向に電流が流れることによりMOS-FETの内部ダイオードの順方向電圧降下により若干の電力損失が発生するが、共振回路は1時的に共振を停止した状態となる。
以上のように、ゲート駆動周波数が共振周波数よりも低い場合は、MOS-FETのターンオン時もターンオフ時も零電圧スイッチングとなり、スイッチングロスは発生しない。ここで、ゲート駆動周波数の周期をt、共振周波数の周期をTとすると、t<Tであるから、Vdsの電圧は、共振周波数と駆動周波数が一致したとき(t=T)よりも(T/t)だけ高い電圧が発生するが、その平均値は、入力電圧であるVinに等しくなる。また、出力電圧は、チョークインプット型の平滑回路である場合、トランス2次巻き線を整流した平均値電圧となるので、ゲート駆動周波数が共振周波数よりも低い場合も、共振周波数と駆動周波数が一致した場合と同じ電圧となる。
ここで、注目すべき点として、Q1に逆方向に電流が流れている期間にQ1をONにすることで、内部ダイオードの順方向電圧降下による損失を改善することが出来る。Q2についても同様である。
図3(a)は、周波数変調で可能であるが(図7以下)、図3(b)は、ドレイン電圧が0Vに達したタイミングを検出してMOS-FETをオンとすることで実現可能(図27以下)である。
しかし、スイッチング駆動周波数を共振周波数よりも低い周波数にすると図3に示す波形のように、共振のピーク電圧が高くなる。駆動周波数が共振周波数よりも低い状態では、本来、ONしていない方のドレイン電圧が共振によって0Vに達し、MOS-FETの内部ダイオードに電流が流れる為に、その間、共振回路がMOS-FETの内部ダイオードを介してショートする。
実回路では、共振回路がショートするのみでなく共振用インダクタが励磁されているため、インダクタの電流が増加し、結果として共振の振幅が高くなる。
本発明は、以上のような現象を利用したものである。
本発明は、前記現象を利用して、図6に示すようにトランス巻き線の2次側をコンデンサインプット型の出力整流平滑回路11とすることによって出力電圧を取り出すと、スイッチング駆動周波数の変化に応じて出力電圧を可変することが可能になる。
図7は、出力から誤差増幅器13と周波数変調回路14を介してフィードバックすることでDC-DCコンバータ回路を構成した図6の回路のさらに実施回路例である。
この回路において、インダクタL1、トランスTの1次巻き線T11又はT12、コンデンサC2により共振回路10が構成され、この共振回路10に、MOS-FETからなるスイッチング素子Q1、Q2が接続される。前記トランスTの2次巻き線T21又はT22には、整流ダイオードD1、D2とコンデンサC3からなるコンデンサインプット型の出力整流平滑回路11が接続される。
前記誤差増幅器13と周波数変調回路14の具体例は、図43に示される。この図43において、前記周波数変調回路14は、プッシュプル電圧制御発振器15を含み、また、ドライバ回路16は、Q1ゲートトライバとQ2ゲートトライバとを有する。
この図7の回路により、前記図6の回路と同様に、スイッチング駆動周波数F2の変化に応じて出力電圧を可変することが可能になる。
具体的には、図19は、前記図7におけるダイオードD1、D2をMOS-FETQ3、Q4に代え、同期整流制御回路12でタイミング制御を行う例を示している。
図20は、前記図14におけるダイオードD1、D2をMOS-FETQ3、Q4に代え、同期整流制御回路12でタイミング制御を行う例を示している。
図21は、前記図15におけるダイオードD1、D2をMOS-FETQ3、Q4に代え、同期整流制御回路12でタイミング制御を行う例を示している。
図22は、前記図16におけるダイオードD1、D2をMOS-FETQ3、Q4に代え、同期整流制御回路12でタイミング制御を行う例を示している。
図23は、前記図17におけるダイオードD1、D2をMOS-FETQ3、Q4に代え、同期整流制御回路12でタイミング制御を行い、かつ、前記図17におけるダイオードD3、D4をMOS-FETQ7、Q8に代え、同期整流制御回路12でタイミング制御を行う例を示している。
図24は、前記図18におけるダイオードD1、D2をMOS-FETQ3、Q4に代え、同期整流制御回路12Aでタイミング制御を行い、かつ、前記図17におけるダイオードD3、D4をMOS-FETQ7、Q8に代え、同期整流制御回路12Bでタイミング制御を行う例を示している。
図25は、前記図11におけるダイオードD1、D2をMOS-FETQ3、Q4に代え、同期整流制御回路12でタイミング制御を行う例を示している。
ダイオード整流の場合、プッシュプル共振コンバータは、共振電圧を高くする方向に制御するので周波数制御のみで共振電圧よりも低い電圧を出力できない。実際にはコンデンサインプット型の整流を行うと共振電圧のピーク付近で平滑コンデンサに充電電流が流れるので、ピーク電圧がクリップされた波形になる。出力から取り出す電流が大きくなると、それに比例してクリップされる電圧は大きくなる。つまり、出力電流を取り出している状態では、共振電圧のピーク電圧よりも低い電圧を取り出すことが出来る。
しかし、このクリップされた電圧が入力電圧の約2倍以下になると、共振電圧が小さくなりスイッチング素子のVds電圧が0Vまで下がらず零電圧スイッチングが出来なくなる。この様子を、図20の昇圧型プッシュプル共振コンバータを例に説明する。
Vp=πVin×T/t (V)
となる。T=共振周波数の周期 t=スイッチング駆動周波数の周期
ここで、L1、C2による共振エネルギーelは、
el=1/2・C2Vp2 (J)
となる。
e2=1/2・C2Vp12+1/2・L1i12 (J)
となる。
次に、クリップ終了時の共振エネルギーe3は、
e3=1/2・C2Vp22 (J)
となる。
インダクタンスに蓄えられていた励磁電流は、Q3を通して出力コンデンサC3を充電する。
負荷に電流を流すことによって、共振エネルギーが減少しクリップ電圧は低下する。
クリップ電圧が低下するに従い、共振エネルギーの低下により共振電圧も低下するので電圧の傾きが緩やかになる。
そして、クリップ電圧が2Vinより低くなると、共振エネルギーが不足することで、Q1のドレイン電圧Vds1は、0Vまで達することが出来ず、零電圧スイッチングが出来なくなる。
この現象の解決方法として、図26(c)、(d)に示すように、同期整流を行うためのMOS-FETであるQ3が整流完了後も一定期間ON状態を維持することで、電流が逆流し、インダクタL1を逆方向に励磁する。
すると、クリップ完了後の共振エネルギーe4は、Q3により励磁した電流をi2とすると、
e4=1/2・C2Vp42+1/2・L1i22 (J)
となり、MOS-FETQ3が整流完了後のON時間によって励磁電流i2を共振回路に戻すことが出来、このエネルギーによってVds1は0Vに達することができる。
つまり、Vds1は、入力電圧を中心として電圧共振をしているが、入力電圧よりも高い電圧であれば、Q3により整流完了後、ONを維持し、共振に必要な励磁電流を供給することで共振を維持し、零電圧スイッチングを行うことが可能になる。
このときは、Q3、Q4で50%のデューティー比のONを行い、Q1、Q2のデューティー比を下げることで共振スイッチング動作が出来る。
図29の回路にて、同期整流用素子Q3、Q4は同期整流と共に、ON時間を延長することで、共振に必要な励磁電流を供給する。
励磁制御は、励磁電流を検出して制御する方法の他、励磁開始からの時間を設定して制御することができる。また、電圧が下降して0Vに達する時間をみて励磁電流を制御することでも制御可能である。
他の降圧型、反転型、昇降圧型においても同様に、同期整流用のMOS-FETが整流完了後にONを維持し、インダクタンスを励磁することで、共振を維持、本来の共振電圧よりも低い電圧においても励磁、共振の維持が可能である。
図28は絶縁型の回路構成例である。
具体的には、図27は、前記図19におけるプッシュプル型電圧共振コンバータ回路の1次側を零電圧検出駆動回路17とし、同期整流制御回路12を同期整流と共に励磁制御を加えた同期整流・励磁制御回路18とした実施回路図である。前記零電圧検出駆動回路17の具体的回路は、図44に示すように、前記零電圧検出駆動回路17には、前記プッシュプル電圧制御発信器15の非反転出力側に接続されたゲートドライバ17cと前記プッシュプル電圧制御発信器15の反転出力側に接続されたゲートドライバ17dとを有し、前記零電圧検出合成回路(非反転出力側)17aのOUTにはゲートドライバ17cを介してQ1のゲートに接続され、前記零電圧検出合成回路(反転出力側)17bのOUTにはゲートドライバ17dを介してQ2のゲートに接続されている。
前記零電圧検出合成回路(非反転出力側)17aと零電圧検出合成回路(反転出力側)17bの動作は次の通りである。
OSCIN=H又はVds=LでOUT=H
OSCIN=H→LでOUT=L
図28は、前記図25におけるプッシュプル型電圧共振コンバータ回路の1次側を零電圧検出駆動回路17とし、同期整流制御回路12を同期整流と共に励磁制御を加えた同期整流・励磁制御回路18とした実施回路図である。
プッシュプル共振コンバータは、二つのインダクタで構成されているものは、2出力の電源回路を構成することが出来る。このときも、共振を維持することは必須であるので、どちらのインダクタにおいても共振を維持するための励磁ができるだけのON時間を確保することが必要である。
具体的には、図35は、前記図29における昇圧型プッシュプル型電圧共振コンバータ回路において、一方の整流用Q3の出力側に平滑用のC3と誤差増幅器13Aと出力端子+Vout1を設け、他方の整流用Q4の出力側に平滑用のC4と誤差増幅器13Bと出力端子+Vout2を設けて2系統出力とした実施回路図である。
その他、前記図11及び図12に示すように、2つのトランスT1、T2で構成された絶縁型においても2系統出力の電源回路を構成することができる。
プッシュプル共振コンバータは、スイッチング用のMOS-FETでインダクタを励磁、同期整流用のMOS-FETで整流を行うと共にインダクタの励磁も行うことができる。
同期整流用のMOS-FETのON時間をさらに増やし、より多くの励磁をかけることによって逆方向に電力を伝送することが可能になる。
スイッチング用MOS-FETもターンオン時においては、共振によりドレイン電圧が0Vに達し、逆電流が流れているので、同期整流のMOS-FETと同様の電流が流れており、電力を受け取る逆電流と電力を送り出す順電流のどちらが多いかで電力の向きは変わる。
双方向電源は整流にもスイッチ素子を使うもので従来のものとメイン回路の構成は変わらないが、入力、出力、両方の電圧を監視し、送電方向に電力を供給する為にスイッチ素子のゲート駆動を行う必要がある。
図49は、そのときの動作波形を示したものである。
前記図29の双方向としない場合の回路では、1次側の駆動回路を零電圧検出駆動回路17、2次側の駆動回路を同期整流・励磁制御回路18としていたが、どちらもターンオンは、零電圧でONとなり、零電圧検出駆動回路17は、誤差増幅器13からの制御信号によって周波数又は周期を制御する。
それに対して、同期整流・励磁制御回路18は、誤差増幅器13からの制御信号によらず、単に共振の維持に必要な励磁電流を確保できるようにQ3、Q4を駆動している。
しかし、双方向電源においては、送電側は、誤差増幅器13Aと13Bの制御信号によって周波数又は周期を制御する必要があるため、Q1、Q2の駆動もQ3、Q4の駆動も零電圧検出駆動回路17Aと17Bとしている。
具体的には、前記図11は、図50のように、図14は、図51のように、図15は、図52のように、図16は、図53のように、図28は、図54のように、図29は、図55のように、図30は、図56のように、図31は、図57のように、図32は、図58のように、図33は、図59のように、図38は、図60のように、図39は、図61のように、図40は、図62のように、図42は、図63のように、それぞれシングル動作回路とすることができる。
図50から図65は、それぞれのプッシュプル共振コンバータにおいてトランス又はインダクタンスを1つとした回路例である。
図64と65における点線部については、Q2の代わりにQ4とし、Q6の代わりにQ8があれば、同様に動作可能である。
前記図50は、前記図11のトランスT1とT2のうち、T2を削除するとともに、ダイオードD1とD2のうち、D2を削除したプッシュプル電圧共振コンバータである。
Claims (28)
- 入力端子+VinとトランスT1の1次巻き線の中間端子間にインダクタL1を接続し、前記トランスT1の1次巻き線の両端子とGND端子間に、それぞれスイッチ素子Q1とQ2を接続し、前記トランスT1の1次巻き線の両端子間に共振用コンデンサC2を接続し、前記トランスT1の2次巻線の両端子と出力端子+Vout間に、それぞれ整流用MOS-FETQ3とQ4を接続し、前記出力端子+VoutとGND端子間に、コンデンサC3からなるコンデンサインプット方式で整流、平滑する出力整流平滑回路11を接続し、前記整流用MOS-FETQ3とQ4に同期整流と共に励磁制御を加えて整流完了後もオンを維持し共振に必要な励磁電流を供給するための同期整流励磁制御回路18を接続し、前記出力端子+Voutから誤差増幅器13と周波数変調回路14を経て零電圧検出駆動回路17により前記スイッチ素子Q1とQ2を共振周波数よりも低い駆動周波数で交互に駆動し、この駆動周波数に対応して出力電圧を可変することを可能にしたプッシュプル電圧共振型コンバ-タ回路。
- 入力端子+Vinに一方のトランスT1と他方のトランスT2のそれぞれの1次巻き線の一方端を接続し、前記一方のトランスT1の1次巻き線の他方端とGND端子に、スイッチ素子Q1を接続し、前記他方のトランスT2の1次巻き線の他方端とGND端子に、スイッチ素子Q2を接続し、前記一方のトランスT1の1次巻き線の他方端と前記他方のトランスT2の1次巻き線の他方端の間に共振用のコンデンサC2を接続して共振回路10を構成し、前記トランスT1とT2の2次巻線のそれぞれの一方端間を接続して出力端子+Voutに接続し、前記出力端子+Voutと前記GND端子の間に、コンデンサC3を接続してコンデンサインプット方式で整流、平滑する出力整流平滑回路11を構成し、前記トランスT1とT2の2次巻線のそれぞれの他方端とGND間に整流用MOS-FETQ3とQ4を接続し、前記整流用MOS-FETQ3とQ4に同期整流と共に励磁制御を加えて整流完了後もオンを維持し共振に必要な励磁電流を供給するための同期整流・励磁制御回路18を接続し、前記出力端子+Voutから誤差増幅器13と周波数変調回路14を経て零電圧検出駆動回路17により前記スイッチ素子Q1とQ2を共振周波数よりも低い駆動周波数で交互に駆動し、この駆動周波数に対応して出力電圧を可変することを可能にしたプッシュプル電圧共振型コンバ-タ回路。
- 入力端子+VinとGND端子間に、インダクタL1とスイッチ素子Q1の直列回路とインダクタL2とスイッチ素子Q2の直列回路を互いに並列に接続し、前記インダクタL1とスイッチ素子Q1の接続点と前記インダクタL2とスイッチ素子Q2の接続点の間にコンデンサC2を接続して共振回路10を構成し、前記インダクタL1とスイッチ素子Q1の接続点と出力端子+Voutとの間に整流用MOS-FETQ3を接続するとともに、前記インダクタL2とスイッチ素子Q2の接続点と出力端子+Voutとの間に整流用MOS-FETQ4を接続し、前記出力端子+Voutと前記GND端子間にコンデンサC3を接続してコンデンサインプット方式の出力整流平滑回路11を構成し、前記整流用MOS-FETQ3とQ4に同期整流と共に励磁制御を加えて整流完了後もオンを維持し共振に必要な励磁電流を供給するための同期整流励磁制御回路18を接続し、前記出力端子+Voutから誤差増幅器13と周波数変調回路14を経て零電圧検出駆動回路17により前記スイッチ素子Q1とQ2を共振周波数よりも低い駆動周波数で交互に駆動し、この駆動周波数に対応して出力電圧を入力電圧より高く可変することを可能にした昇圧型のプッシュプル電圧共振型コンバ-タ回路。
- 入力端子+Vinと出力端子+Vout間に、スイッチ素子Q1とインダクタL1の直列回路とスイッチ素子Q2とインダクタL2との直列回路を互いに並列に接続し、前記スイッチ素子Q1とインダクタL1の接続点と前記スイッチ素子Q2とインダクタL2との接続点間にコンデンサC2を接続して共振回路10を構成し、前記スイッチ素子Q1とインダクタL1の接続点とGND端子間に整流用MOS-FETQ3を接続するとともに、前記スイッチ素子Q2とインダクタL2との接続点間に整流用MOS-FETQ4を接続し、前記出力端子+Voutと前記GND端子間にコンデンサC3を接続し、前記整流用MOS-FETQ3とQ4に同期整流と共に励磁制御を加えて整流完了後もオンを維持し共振に必要な励磁電流を供給するための同期整流・励磁制御回路18を接続し、前記出力端子+Voutから誤差増幅器13と周波数変調回路14を経て零電圧検出駆動回路17により前記スイッチ素子Q1とQ2を共振周波数よりも低い駆動周波数で交互に駆動し、この駆動周波数に対応して出力電圧を入力電圧より低く可変することを可能にした降圧型のプッシュプル電圧共振型コンバ-タ回路。
- 入力端子+VinとGND端子間に、スイッチ素子Q1とインダクタL1の直列回路とスイッチ素子Q2とインダクタL2の直列回路を互いに並列に接続し、前記スイッチ素子Q1と前記インダクタL1の接続点と前記スイッチ素子Q2と前記インダクタL2との接続点間にコンデンサC2を接続して共振回路10を構成し、前記スイッチ素子Q1と前記インダクタL1の接続点と出力端子-Vout間に整流用MOS-FETQ3を接続するとともに、前記スイッチ素子Q2と前記インダクタL2との接続点と前記出力端子-Vout間に整流用MOS-FETQ4を接続し、出力端子+Voutと前記GND端子間にコンデンサC3を接続してコンデンサインプット方式の出力整流平滑回路11を構成し、前記整流用MOS-FETQ3とQ4に同期整流と共に励磁制御を加えて整流完了後もオンを維持し共振に必要な励磁電流を供給するための同期整流励磁制御回路18を接続し、前記出力端子+Voutから誤差増幅器13と周波数変調回路14を経て零電圧検出駆動回路17により前記スイッチ素子Q1とQ2を共振周波数よりも低い駆動周波数で交互に駆動し、この駆動周波数に対応して出力電圧を入力電圧に反転して出力することを可能にした反転型のプッシュプル電圧共振型コンバ-タ回路。
- 前段に、入力端子+VinとGND端子間に、インダクタL1とスイッチ素子Q1の直列回路とインダクタL2とスイッチ素子Q2の直列回路を並列に接続し、前記インダクタL1と前記スイッチ素子Q1の接続点と、前記インダクタL2と前記スイッチ素子Q2の接続点との間にコンデンサC2を接続して共振回路10を構成し、前記インダクタL1と前記スイッチ素子Q1の接続点と、前記インダクタL2と前記スイッチ素子Q2の接続点とを直接、整流用MOS-FETQ3とQ4とコンデンサC3からなるコンデンサインプット方式の出力整流平滑回路11に接続して昇圧型回路を構成し、
後段に、前記出力整流平滑回路11の前記コンデンサC3と出力端子+Voutの間に、スイッチ素子Q5とインダクタL3の直列回路と、スイッチ素子Q6とインダクタL4の直列回路を互いに並列に配置し、前記スイッチ素子Q5と前記インダクタL3との接続点と前記スイッチ素子Q6と前記インダクタL4の接続点間にコンデンサC4を接続して共振回路10を構成し、前記スイッチ素子Q5と前記インダクタL3の接続点とGND間に整流用MOS-FETQ7を配置し、前記スイッチ素子Q6と前記インダクタL4の接続点とGND間に整流用MOS-FETQ8を配置し、前記出力端子+Voutと前記GND端子間にコンデンサC5を接続して降圧型回路を構成し、
前記昇圧型回路における前記整流用MOS-FETQ3とQ4に同期整流と共に励磁制御を加えて整流完了後もオンを維持し共振に必要な励磁電流を供給するための同期整流励磁制御回路18Aを接続し、前記降圧型回路における前記整流用MOS-FETQ7とQ8に同期整流と共に励磁制御を加えて整流完了後もオンを維持し共振に必要な励磁電流を供給するための同期整流励磁制御回路18Bを接続し、
前記出力端子+Voutから誤差増幅器13と周波数変調回路14を経て零電圧検出駆動回路17Aと零電圧検出駆動回路17Bに接続し、前記零電圧検出駆動回路17Bにより前記スイッチ素子Q5とQ6を常時オンとし、前記零電圧検出駆動回路17Aにより前記スイッチ素子Q1とQ2を共振周波数よりも低い駆動周波数で交互にオン、オフすることにより昇圧型とし、
前記零電圧検出駆動回路17Aにより前記スイッチ素子Q1とQ2を常時オフとし、前記零電圧検出駆動回路17Bにより前記スイッチ素子Q5とQ6を共振周波数よりも低い駆動周波数で交互にオン、オフすることにより降圧型として機能するようにしたことを特徴とする昇降圧型のプッシュプル電圧共振型コンバ-タ回路。 - 前段に、入力端子+Vinに、スイッチ素子Q1とインダクタL1の直列回路とスイッチ素子Q2とインダクタL2の直列回路を並列に接続し、前記スイッチ素子Q1と前記インダクタL1の接続点と前記スイッチ素子Q2と前記インダクタL2の接続点の間にコンデンサC2を接続して共振回路10を構成し、前記スイッチ素子Q1と前記インダクタL1の接続点とGND端子間に、整流用MOS-FETQ3を接続するとともに、前記スイッチ素子Q2と前記インダクタL2の接続点とGND端子間に整流用MOS-FETQ4を接続し、前記整流用MOS-FETQ3とQ4に同期整流と共に励磁制御を加えて整流完了後もオンを維持し共振に必要な励磁電流を供給するための同期整流・励磁制御回路18Aを接続して降圧型回路を構成し、
後段に、前記インダクタL1とL2を共用し、前記インダクタL1の他端と出力端子+Voutの間に整流用MOS-FETQ7を接続するとともに、前記インダクタL2の他端と前記出力端子+Voutの間に整流用MOS-FETQ8を接続し、前記インダクタL1と前記整流用MOS-FETQ7の接続点と前記インダクタL2と前記整流用MOS-FETQ8の接続点間にコンデンサC3を接続して共振回路10を構成し、前記インダクタL1の他端と前記GND端子間にスイッチ素子Q5を接続するとともに、前記インダクタL2の他端と前記GND端子間にスイッチ素子Q6を接続し、前記出力端子+Voutと前記GND端子間にコンデンサC4を接続してコンデンサインプット方式の出力整流平滑回路11を接続し、前記整流用MOS-FETQ7とQ8に同期整流と共に励磁制御を加えて整流完了後もオンを維持し共振に必要な励磁電流を供給するための同期整流・励磁制御回路18Bを接続して降圧型回路を構成し、
前記出力端子+Voutから誤差増幅器13と周波数変調回路14を経て零電圧検出駆動回路17Aと零電圧検出駆動回路17Bを接続し、前記零電圧検出駆動回路17Bにより前記スイッチ素子Q5とQ6を常時オフとし、前記零電圧検出駆動回路17Aにより前記スイッチ素子Q1とQ2を共振周波数よりも低い駆動周波数で交互にオン、オフすることにより降圧型とし、
前記零電圧検出駆動回路17Aにより前記スイッチ素子Q1とQ2を常時オンとし、前記零電圧検出駆動回路17Bにより前記スイッチ素子Q5とQ6を共振周波数よりも低い駆動周波数で交互にオン、オフすることにより昇圧型として機能するようにしたことを特徴とする昇降圧型のプッシュプル電圧共振型コンバ-タ回路。 - 入力端子+VinにトランスT1の1次巻き線の一方の端子を接続し、前記トランスT1の1次巻き線の他方の端子とGND端子間に、スイッチ素子Q1を接続し、このスイッチ素子Q1と並列に、共振用のコンデンサC2とスイッチ素子Q2の直列回路を接続して共振回路10を構成し、前記トランスT1の2次巻き線の一方の端子と出力端子+Voutの間に、コンデンサインプット方式で整流、平滑するコンデンサC3からなる出力整流平滑回路11を接続し、前記トランスT1の2次巻き線の他方の端子とGND端子の間に、整流用MOS-FETQ3を接続し、この整流用MOS-FETQ3に同期整流と共に励磁制御を加えて整流完了後もオンを維持し共振に必要な励磁電流を供給するための同期整流励磁制御回路18を接続し、前記出力端子+Voutから誤差増幅器13と周波数変調回路14と零電圧検出駆動回路を介してフィ-ドバックして前記スイッチ素子Q1、Q2に結合することにより、前記スイッチ素子Q1、Q2を共振周波数よりも低い駆動周波数で交互に駆動することで出力電圧を可変することが可能な同期整流励磁制御型のプッシュプル電圧共振型コンバ-タ回路。
- 入力端子-VinとGND端子間に、インダクタL1とスイッチ素子Q1の直列回路を接続し、前記スイッチ素子Q1と並列に、スイッチ素子Q2とコンデンサC2の直列回路を接続して共振回路10を構成し、前記インダクタL1と前記スイッチ素子Q1の接続点と出力端子+Voutの間に、整流用MOS-FETQ3を接続し、前記出力端子+Voutと前記GND端子間にコンデンサC3を接続してコンデンサインプット方式で整流、平滑する出力整流平滑回路11を接続し、前記整流用MOS-FETQ3に同期整流と共に励磁制御を加えて整流完了後もオンを維持し共振に必要な励磁電流を供給するための同期整流励磁制御回路18を接続し、前記出力端子+Voutから誤差増幅器13と周波数変調回路14と零電圧検出駆動回路17を介してフィ-ドバックして前記スイッチ素子Q1、Q2に結合することにより、前記スイッチ素子Q1、Q2を共振周波数よりも低い駆動周波数で交互に駆動することで出力電圧を可変することが可能な同期整流励磁制御昇圧型のプッシュプル電圧共振型コンバ-タ回路。
- 入力端子+Vinと出力端子+Vout間に、スイッチ素子Q1とインダクタL1の直列回路を接続し、前記スイッチ素子Q1と並列に、スイッチ素子Q2とコンデンサC2の直列回路を接続して共振回路10を構成し、前記スイッチ素子Q1と前記インダクタL1の接続点とGND端子間に、整流用MOS-FETQ3を接続し、前記インダクタL1と前記出力端子+Vout間に、コンデンサインプット方式で整流、平滑するコンデンサC3からなる出力整流平滑回路11を接続し、前記整流用MOS-FETQ3に同期整流と共に励磁制御を加えて整流完了後もオンを維持し共振に必要な励磁電流を供給するための同期整流励磁制御回路18を接続し、前記出力端子+Voutから誤差増幅器13と周波数変調回路14と零電圧検出駆動回路17を介してフィ-ドバックして前記スイッチ素子Q1、Q2に結合することにより、前記スイッチ素子Q1、Q2を共振周波数よりも低い駆動周波数で交互に駆動することで出力電圧を可変することが可能な同期整流励磁制御降圧型のプッシュプル電圧共振型コンバ-タ回路。
- 入力端子+VinとGND端子間に、スイッチ素子Q1とインダクタL1の直列回路を接続し、前記スイッチ素子Q1と並列に、スイッチ素子Q2とコンデンサC2の直列回路を接続して共振回路10を構成し、前記スイッチ素子Q1と前記インダクタL1の接続点と出力端子+Vout間に、整流用MOS-FETQ3を接続し、前記出力端子+Voutと前記GND端子間にコンデンサC3を接続してコンデンサインプット方式で整流、平滑する出力整流平滑回路11を構成し、前記整流用MOS-FETQ3に同期整流と共に励磁制御を加えて整流完了後もオンを維持し共振に必要な励磁電流を供給するための同期整流励磁制御回路18を接続し、前記出力端子+Voutから誤差増幅器13と周波数変調回路14と零電圧検出駆動回路17を介してフィ-ドバックして前記スイッチ素子Q1、Q2に結合することにより、前記スイッチ素子Q1、Q2を共振周波数よりも低い駆動周波数で交互に駆動することで出力電圧を可変することが可能な同期整流励磁制御反転型のプッシュプル電圧共振型コンバ-タ回路。
- 前段に、入力端子+VinとGND端子間に、インダクタL1とスイッチ素子Q1の直列回路を接続し、前記スイッチ素子Q1と並列に、スイッチ素子Q2とコンデンサC2の直列回路を接続して共振回路10を構成し、前記インダクタL1と前記スイッチ素子Q1の接続点と前記GND端子間に、整流用MOS-FETQ3とコンデンサインプット方式で整流、平滑するコンデンサC3からなる出力整流平滑回路11を接続し、前記整流用MOS-FETQ3に同期整流と共に励磁制御を加えて整流完了後もオンを維持し共振に必要な励磁電流を供給するための同期整流励磁制御回路18Aを接続し、前記スイッチ素子Q1、Q2に出力端子+Voutから誤差増幅器13と周波数変調回路14を介して零電圧検出駆動回路17Aを接続して前記スイッチ素子Q1、Q2を共振周波数よりも低い駆動周波数で交互に駆動することで出力電圧を可変することが可能な同期整流励磁制御昇圧型回路を構成し、
後段に、前記整流用MOS-FETQ3と前記コンデンサC3の接続点と出力端子+Vout間に、スイッチ素子Q5とインダクタL3の直列回路を接続し、前記スイッチ素子Q5と並列に、スイッチ素子Q6とコンデンサC4の直列回路を接続して共振回路10を構成し、前記スイッチ素子Q5と前記インダクタL3の接続点と前記GND端子間に、整流用MOS-FETQ7を接続し、前記インダクタL3と前記出力端子+Vout間に、コンデンサインプット方式で整流、平滑するコンデンサC5からなる出力整流平滑回路11を接続し、前記整流用MOS-FETQ7に同期整流と共に励磁制御を加えて整流完了後もオンを維持し共振に必要な励磁電流を供給するための同期整流励磁制御回路18Bを接続し、前記スイッチ素子Q5、Q6に前記出力端子+Voutから誤差増幅器13と周波数変調回路14を介して零電圧検出駆動回路17Bに接続して前記スイッチ素子Q5、Q6を共振周波数よりも低い駆動周波数で交互に駆動することで出力電圧を可変することが可能な同期整流励磁制御降圧型回路を構成した
ことを特徴とするプッシュプル電圧共振型コンバ-タ回路。 - 前段に、入力端子+VinとインダクタL1の一端の間に、スイッチ素子Q1を接続し、このスイッチ素子Q1と並列に、スイッチ素子Q2とコンデンサC2の直列回路を接続して共振回路10を構成し、前記スイッチ素子Q1と前記インダクタL1の接続点とGND端子間に、整流用MOS-FETQ3を接続し、この整流用MOS-FETQ3に同期整流と共に励磁制御を加えて整流完了後もオンを維持し共振に必要な励磁電流を供給するための同期整流励磁制御回路18Aを接続し、前記スイッチ素子Q1とQ2に、出力端子+Voutから誤差増幅器13と周波数変調回路14を介して零電圧検出駆動回路17Aを接続して前記スイッチ素子Q1、Q2を共振周波数よりも低い駆動周波数で交互に駆動することで出力電圧を可変することが可能な同期整流励磁制御降圧型とし、
後段に、前記インダクタL1の他端と出力端子+Voutの間に、整流用MOS-FETQ7を接続し、前記インダクタL1の他端と前記GND端子の間に、スイッチ素子Q5を接続し、このスイッチ素子Q5と並列にコンデンサインプット方式で整流、平滑するコンデンサC3とスイッチ素子Q6の直列回路を接続し、前記整流用MOS-FETQ7に同期整流と共に励磁制御を加えて整流完了後もオンを維持し共振に必要な励磁電流を供給するための同期整流励磁制御回路18Bを接続し、前記スイッチ素子Q5とQ6に、前記出力端子+Voutから前記誤差増幅器13と前記周波数変調回路14を介して零電圧検出駆動回路17Bを接続して前記スイッチ素子Q5、Q6を共振周波数よりも低い駆動周波数で交互に駆動することで出力電圧を可変することが可能な同期整流励磁制御昇圧型とし
たことを特徴とするプッシュプル電圧共振型コンバ-タ回路。 - 入力端子+Vinを2つのトランスT1とT2の1次巻き線のそれぞれの一方の端子に接続し、前記一方のトランスT1の1次巻き線の他方の端子とスイッチ素子Q1の直列回路の接続点と、他方のトランスT2の1次巻き線の他方の端子とスイッチ素子Q2の直列回路の接続点との間に共振用のコンデンサC2を接続して共振回路10を構成し、前記2つのトランスT1とT2の2次巻線のそれぞれの一方の端子を、それぞれ2つの出力端子+Vout1と+Vout2に接続するとともに、それぞれコンデンサC3とC4からなるコンデンサインプット方式の出力整流平滑回路に接続し、前記2つのトランスT1とT2のそれぞれの他方の出力端子に、それぞれ整流用MOS-FETからなる整流素子Q3とQ4を接続し、前記スイッチ素子Q1とQ2に、零電圧検出駆動回路17を接続し、前記それぞれの整流用MOS-FETからなる整流素子Q3とQ4に整流完了後もオンを維持し共振に必要な励磁電流を供給するための同期整流励磁制御回路18を接続し、前記2つのそれぞれの出力端子+Vout1と+Vout2からそれぞれ誤差増幅器13Aと13Bと周波数変調回路14を介して、前記零電圧検出駆動回路17にて前記スイッチ素子Q1とQ2に、前記共振回路10の共振周波数よりも低い駆動周波数で交互に駆動することにより、前記駆動周波数に対応して出力電圧を可変することを可能としたことを特徴とする2出力同期整流励磁制御のプッシュプル電圧共振型コンバ-タ回路。
- 入力端子+Vinに、2つのインダクタL1とL2のそれぞれの一方の端子に接続し、前記インダクタL1とスイッチ素子Q1の接続点と、前記インダクタL2とスイッチ素子Q2の接続点との間にコンデンサC2を接続して共振回路10を構成し、前記インダクタL1とスイッチ素子Q1の接続点に、MOS-FETからなる整流素子Q3とコンデンサC3からなる出力整流平滑回路11を介して一方の出力端子+Vout1に接続し、前記インダクタL2とスイッチ素子Q2の接続点に、MOS-FETからなる整流素子Q4とコンデンサC4からなる出力整流平滑回路11を介して他方の出力端子+Vout2に接続し、前記整流素子Q3とQ4を整流完了後もオンを維持し共振に必要な励磁電流を供給するための同期整流励磁制御回路18でタイミング制御を行い、前記出力端子+Vout1と+Vout2のいずれかからの出力を、それぞれの誤差増幅器13Aと13Bから周波数変調回路14と零電圧検出駆動回路17を経て帰還して前記スイッチ素子Q1、Q2を共振周波数よりも低い周波数で交互に駆動することで、出力電圧を可変することが可能な2出力同期整流励磁制御昇圧型のプッシュプル電圧共振型コンバ-タ回路。
- 入力端子+Vinと一方の出力端子+Vout1間に、スイッチ素子Q1とインダクタL1の直列回路を接続し、前記入力端子+Vinと他方の出力端子+Vout2間に、スイッチ素子Q2とインダクタL2の直列回路を接続し、前記インダクタL1と前記スイッチ素子Q1の接続点と前記スイッチ素子Q2と前記インダクタL2の接続点間にコンデンサC2を接続して共振回路10を構成し、前記スイッチ素子Q1と前記インダクタL1の接続点とGND間に整流用MOS-FETQ3を配置し、前記スイッチ素子Q2と前記インダクタL2の接続点と前記GND間に整流用MOS-FETQ4を配置し、前記整流用MOS-FETQ3とQ4に、タイミング制御を行う整流完了後もオンを維持し共振に必要な励磁電流を供給するための同期整流励磁制御回路18を接続し、前記インダクタL1と前記一方の出力端子+Vout1間にコンデンサC3を配置してコンデンサインプット方式の出力整流平滑回路11を接続し、前記インダクタL2と前記他方の出力端子+Vout2間にコンデンサC4を配置してコンデンサインプット方式の出力整流平滑回路11を接続し、前記出力端子+Vout1と+Vout2のいずれかからの出力を、それぞれの誤差増幅器13Aと13Bから周波数変調回路14と零電圧検出駆動回路17を経て帰還して前記スイッチ素子Q1、Q2を共振周波数よりも低い周波数で交互に駆動することで、出力電圧を可変することが可能な2出力同期整流励磁制御降圧型のプッシュプル電圧共振型コンバ-タ回路。
- 入力端子+VinとGND端子間に、スイッチ素子Q1とインダクタL1の直列回路とスイッチ素子Q2とインダクタL2の直列回路を互いに並列に接続し、前記スイッチ素子Q1と前記インダクタL1の接続点と前記スイッチ素子Q2と前記インダクタL2の接続点間にコンデンサC2を接続して共振回路を構成し、前記スイッチ素子Q1と前記インダクタL1の接続点に整流用MOS-FETQ3とコンデンサインプット方式の出力整流平滑回路11のコンデンサC3を介して一方の出力端子+Vout1に接続し、前記スイッチ素子Q2と前記インダクタL2の接続点に整流用MOS-FETQ4とコンデンサインプット方式の出力整流平滑回路11のコンデンサC34介して他方の出力端子+Vout2に接続し、前記整流用MOS-FETQ3とQ4にタイミング制御を行う整流完了後もオンを維持し共振に必要な励磁電流を供給するための同期整流励磁制御回路18を接続し、前記出力端子+Vout1と+Vout2のいずれかからの出力を、それぞれの誤差増幅器13Aと13Bから周波数変調回路14と零電圧検出駆動回路17を経て帰還して前記スイッチ素子Q1、Q2を共振周波数よりも低い周波数で交互に駆動することで、出力電圧を可変することが可能な2出力同期整流励磁制御反転型のプッシュプル電圧共振型コンバ-タ回路。
- 入力端子+VinとGND間に、インダクタL1とスイッチ素子Q1の直列回路と、インダクタL2とスイッチ素子Q2の直列回路を互いに並列に接続し、前記インダクタL1とスイッチ素子Q1の接続点と、前記インダクタL2とスイッチ素子Q2の接続点との間にコンデンサC2を接続して共振回路10を構成し、前記インダクタL1とスイッチ素子Q1の接続点と出力端子+Vout間に、整流用MOS-FETQ3とコンデンサC3からなるコンデンサインプット方式の出力整流平滑回路11を接続し、前記インダクタL2とスイッチ素子Q2の接続点と前記出力端子+Vout間に、整流用MOS-FETQ4を接続し、前記入力端子+Vinから誤差増幅器13Aと双方向制御周波数変調回路19を経て零電圧検出駆動回路17Aにより前記スイッチ素子Q1とQ2を共振周波数よりも低い周波数で交互に駆動して入力した電力伝送と、前記出力端子+Voutから誤差増幅器13Bと前記双方向制御周波数変調回路19を経て零電圧検出駆動回路17Bにより前記整流用MOS-FETQ3とQ4を共振周波数よりも低い周波数で交互に駆動して入力した電力伝送を互いに逆向きに伝送可能とした昇圧型双方向プッシュプル電圧共振型コンバ-タ回路。
- 入力端子+Vinと出力端子+Voutの間に、スイッチ素子Q1とインダクタL1の直列回路と、スイッチ素子Q2とインダクタL2の直列回路を互いに並列に配置し、前記インダクタL1とスイッチ素子Q1の接続点と前記スイッチ素子Q2とインダクタL2の接続点間にコンデンサC2を接続して共振回路10を構成し、前記スイッチ素子Q1とインダクタL1の接続点とGND間に整流用MOS-FETQ3を配置し、前記スイッチ素子Q2とインダクタL2の接続点とGND間に整流用MOS-FETQ4を配置し、前記インダクタL1と前記インダクタL2の他端側と前記出力端子+Voutの間にコンデンサC3からなるコンデンサインプット方式の出力整流平滑回路11を接続し、前記入力端子+Vinから誤差増幅器13Aと双方向制御周波数変調回路19を経て零電圧検出駆動回路17Aにより前記スイッチ素子Q1とQ2を共振周波数よりも低い周波数で交互に駆動して入力した電力伝送と、前記出力端子+Voutから誤差増幅器13Bと前記双方向制御周波数変調回路19を経て零電圧検出駆動回路17Bにより前記整流用MOS-FETQ3とQ4を共振周波数よりも低い周波数で交互に駆動して入力した電力伝送を互いに逆向きに伝送可能とした降圧型双方向プッシュプル電圧共振型コンバ-タ回路。
- 入力端子+VinとGND端子の間に、スイッチ素子Q1とインダクタL1の直列回路と、スイッチ素子Q2とインダクタL2の直列回路を互いに並列に配置し、前記スイッチ素子Q1とインダクタL1の接続点と前記スイッチ素子Q2とインダクタL2の接続点間にコンデンサC2を接続して共振回路を構成し、前記スイッチ素子Q1とインダクタL1の接続点と前記スイッチ素子Q2とインダクタL2の接続点のそれぞれから整流用MOS-FETQ3と整流用MOS-FETQ4を介在し、かつ、コンデンサインプット方式の出力整流平滑回路11のコンデンサC3を介して出力端子+Voutに接続し、前記入力端子+Vinから誤差増幅器13Aと双方向制御周波数変調回路19を経て零電圧検出駆動回路17Aにより前記スイッチ素子Q1とQ2を共振周波数よりも低い周波数で交互に駆動して入力した電力伝送と、前記出力端子+Voutから誤差増幅器13Bと前記双方向制御周波数変調回路19を経て零電圧検出駆動回路17Bにより前記整流用MOS-FETQ3とQ4を共振周波数よりも低い周波数で交互に駆動して入力した電力伝送を互いに逆向きに伝送可能とした反転型双方向プッシュプル電圧共振型コンバ-タ回路。
- 入力端子+VinとトランスT1の1次巻き線の中間端子間にインダクタL1を接続し、前記トランスT1の1次巻き線の両端子とGND端子間に、それぞれスイッチ素子Q1とQ2を接続し、前記トランスT1の1次巻き線の両端子間に共振用コンデンサC2を接続し、前記トランスT1の2次巻線側の両端子と出力端子+Vout間に、それぞれ整流用MOS-FETQ3とQ4を接続し、前記出力端子+VoutとGND端子間に、コンデンサC3からなるコンデンサインプット方式で整流、平滑する出力整流平滑回路11を接続し、前記入力端子+Vinから誤差増幅器13Aと双方向制御周波数変調回路19を経て零電圧検出駆動回路17Aにより前記スイッチ素子Q1とQ2を共振周波数よりも低い周波数で交互に駆動して入力した電力伝送と、前記出力端子+Voutから誤差増幅器13Bと前記双方向制御周波数変調回路19を経て零電圧検出駆動回路17Bにより前記整流用MOS-FETQ3とQ4を共振周波数よりも低い周波数で交互に駆動して入力した電力伝送を互いに逆向きに伝送可能とした絶縁型双方向プッシュプル電圧共振型コンバ-タ回路。
- 入力端子+Vinに一方のトランスT1と他方のトランスT2のそれぞれの1次巻き線の一方端を接続し、前記一方のトランスT1の1次巻き線の他方端とGND端子に、スイッチ素子Q1を接続し、前記他方のトランスT2の1次巻き線の他方端とGND端子に、スイッチ素子Q2を接続し、前記一方のトランスT1の1次巻き線の他方端と前記他方のトランスT2の1次巻き線の他方端の間に共振用のコンデンサC2を接続して共振回路10を構成し、前記トランスT1とT2の2次巻線のそれぞれの一方端間を接続して出力端子+Voutとの間に、コンデンサC3からなるコンデンサインプット方式で整流、平滑する出力整流平滑回路11を接続し、前記トランスT1とT2の2次巻線のそれぞれの他方端とGND間にMOS-FETQ3とQ4を接続し、前記入力端子+Vinから誤差増幅器13Aと双方向制御周波数変調回路19を経て零電圧検出駆動回路17Aにより前記スイッチ素子Q1とQ2を共振周波数よりも低い周波数で交互に駆動して入力した電力伝送と、前記出力端子+Voutから誤差増幅器13Bと前記双方向制御周波数変調回路19を経て零電圧検出駆動回路17Bにより前記MOS-FETQ3とQ4を共振周波数よりも低い周波数で交互に駆動して入力した電力伝送を互いに逆向きに伝送可能とした絶縁型双方向プッシュプル電圧共振型コンバ-タ回路。
- 入力端子+VinとGND間に、インダクタL1とスイッチ素子Q1の直列回路を接続し、前記スイッチ素子Q1と並列に、コンデンサC2とスイッチ素子Q2の直列回路を並列に接続し、前記インダクタL1とスイッチ素子Q1の接続点と出力端子+Voutの間に、整流用MOS-FETQ3を接続し、前記コンデンサC2とスイッチ素子Q2の接続点と前記出力端子+Voutの間に、必要に応じて前記スイッチ素子Q2に代えて又は前記スイッチ素子Q2とともに整流用MOS-FETQ4を接続し、前記出力端子+VoutとGND端子間に、コンデンサC3からなるコンデンサインプット方式の出力整流平滑回路11を接続し、前記入力端子+Vinから誤差増幅器13Aを介して双方向制御周波数変調回路19に接続し、前記出力端子+Voutから誤差増幅器13Bを介して前記双方向制御周波数変調回路19に接続し、前記双方向制御周波数変調回路19から零電圧検出駆動回路17Aを介して前記スイッチ素子Q1とQ2に接続して前記スイッチ素子Q1とQ2を共振周波数よりも低い周波数で交互に駆動し、前記入力端子+Vinからの電力伝送と、前記双方向制御周波数変調回路19から零電圧検出駆動回路17bを介して前記スイッチ素子Q3とQ4に接続して前記スイッチ素子Q3とQ4を共振周波数よりも低い周波数で交互に駆動することで、前記入力端子+Vinからの電力伝送との逆方向の電力伝送を可能とした昇圧型双方向プッシュプル電圧共振型コンバ-タ回路。
- 入力端子+Vinと出力端子+Voutの間に、スイッチ素子Q1とインダクタL1の直列回路を接続し、前記スイッチ素子Q1と並列に、スイッチ素子Q2とコンデンサC2の直列回路を接続して共振回路10を構成し、前記スイッチ素子Q1とインダクタL1の一方の端子との接続点とGND端子間に整流用MOS-FETQ3を接続し、前記コンデンサC2とスイッチ素子Q2の接続点とGND端子の間に、必要に応じて前記スイッチ素子Q2に代えて又は前記スイッチ素子Q2とともに整流用MOS-FETQ4を接続し、前記インダクタL1の他方の端子と出力端子+Voutの間に、コンデンサC3からなるコンデンサインプット方式の出力整流平滑回路11を接続し、前記入力端子+Vinから誤差増幅器13Aを介して双方向制御周波数変調回路19に接続し、前記出力端子+Voutから誤差増幅器13Bを介して前記双方向制御周波数変調回路19に接続し、前記双方向制御周波数変調回路19から零電圧検出駆動回路17Aを介して前記スイッチ素子Q1とQ2を共振周波数よりも低い周波数で交互に駆動し、前記入力端子+Vinからの電力伝送と前記双方向制御周波数変調回路19から零電圧検出駆動回路17Bを介して前記整流用MOS-FETQ3とQ4を共振周波数よりも低い周波数で交互に駆動することで、前記入力端子+Vinからの電力伝送と前記出力端子+Voutからの逆方向の電力伝送を可能とした降圧型双方向プッシュプル電圧共振型コンバ-タ回路。
- 入力端子+VinとGND端子間に、スイッチ素子Q1とインダクタL1を接続し、前記スイッチ素子Q1と並列に、スイッチ素子Q2とコンデンサC2の直列回路を接続して共振回路を構成し、前記スイッチ素子Q1とインダクタL1の接続点と出力端子+Voutの間に、整流用MOS-FETQ3を接続し、前記スイッチ素子Q2とコンデンサC2の接続点と出力端子+Voutの間に、必要に応じて前記スイッチ素子Q2に代えて又は前記スイッチ素子Q2とともに整流用MOS-FETQ4を接続し、前記出力端子+VoutとGND端子間に、コンデンサインプット方式の出力整流平滑回路11のコンデンサC3を接続し、前記入力端子+Vinから誤差増幅器13Aを介して双方向制御周波数変調回路19に接続し、前記出力端子+Voutから誤差増幅器13Bを介して前記双方向制御周波数変調回路19に接続し、前記双方向制御周波数変調回路19から零電圧検出駆動回路17Aを介して前記スイッチ素子Q1とQ2を共振周波数よりも低い周波数で交互に駆動し、前記双方向制御周波数変調回路19から零電圧検出駆動回路17Bを介して前記整流用MOS-FETQ3とQ4を共振周波数よりも低い周波数で交互に駆動することで、前記入力端子+Vinからの電力伝送と前記出力端子+Voutからの電力伝送の逆方向の電力伝送を可能とした反転型双方向プッシュプル電圧共振型コンバ-タ回路。
- 入力端子+VinにトランスT1の1次巻き線の一方端子を接続し、前記トランスT1の1次巻き線の他方端子とGND端子間に、スイッチ素子Q1を接続し、前記スイッチ素子Q1と並列に、スイッチ素子Q2と共振用のコンデンサC2の直列回路を接続して共振回路10を構成し、前記トランスT1の2次巻き線の一方端子にコンデンサインプット方式で整流、平滑するコンデンサC3からなる出力整流平滑回路11と出力端子+Voutを接続し、前記トランスT1の2次巻き線の他方端子とGND端子間に、整流用MOS-FETQ3を接続し、この整流用MOS-FETQ3と並列に、必要に応じて前記コンデンサC2とスイッチ素子Q2に代えて又は前記コンデンサC2とスイッチ素子Q2とともにコンデンサC4と整流用MOS-FETQ4を接続し、前記入力端子+Vinから誤差増幅器13Aを介して双方向制御周波数変調回路19に接続し、前記出力端子+Voutから誤差増幅器13Bを介して前記双方向制御周波数変調回路19に接続し、前記双方向制御周波数変調回路19から零電圧検出駆動回路17Aを介して前記スイッチ素子Q1とQ2を共振周波数よりも低い周波数で交互に駆動し、前記双方向制御周波数変調回路19から零電圧検出駆動回路17Bを介して前記整流用MOS-FETQ3とQ4を共振周波数よりも低い周波数で交互に駆動することで、前記入力端子+Vinからの電力伝送と前記出力端子+Voutからの電力伝送の逆方向の電力伝送を可能とした絶縁型双方向プッシュプル電圧共振型コンバ-タ回路。
- 前段に、入力端子+VinとGND端子間に、インダクタL1とスイッチ素子Q1の直列回路を接続し、このスイッチ素子Q1と並列に、コンデンサC2とスイッチ素子Q2の直列回路を接続して共振回路10を構成し、前記インダクタL1とスイッチ素子Q1の接続点とGND端子間に、整流用MOS-FETQ3とコンデンサC3からなるコンデンサインプット方式の出力整流平滑回路11に接続し、前記コンデンサC2とスイッチ素子Q2の接続点と前記整流用MOS-FETQ3とコンデンサC3との接続点に、必要に応じて前記スイッチ素子Q2に代えて又は前記スイッチ素子Q2とともに整流用MOS-FETQ4を接続して昇圧型回路を構成し、
後段に、前記昇圧型回路側の整流用MOS-FETQ3とコンデンサC3との接続点と出力端子+Vout間に、スイッチ素子Q5とインダクタL3の直列回路を接続し、前記スイッチ素子Q5と並列に、スイッチ素子Q6とコンデンサC4の直列回路を接続して共振回路10を構成し、前記スイッチ素子Q5とインダクタL3の接続点とGND端子間に、整流用MOS-FETQ7を接続し、前記スイッチ素子Q6とコンデンサC4の接続点とGND端子間に、必要に応じて前記スイッチ素子Q6に代えて又は前記スイッチ素子Q6とともに整流用MOS-FETQ8を接続し、前記出力端子+VoutとGND端子間に、コンデンサC5からなるコンデンサインプット方式の出力整流平滑回路11に接続して降圧型回路を構成し、
前記出力端子+Voutから誤差増幅器13と双方向制御・周波数変調回路19を介して前記スイッチ素子Q1とQ2に接続した零電圧検出駆動回路17A1、前記整流用MOS-FETQ3とQ4に接続した零電圧検出駆動回路17A2、前記スイッチ素子Q5とQ6に接続した零電圧検出駆動回路17B1及び前記整流用MOS-FETQ7とQ8に接続した零電圧検出駆動回路17B2を制御して前記スイッチ素子Q5及びQ6を常時オンとし、スイッチ素子Q1及びQ2を共振周波数よりも低い駆動周波数で交互にオン、オフすることにより昇圧型とし、前記スイッチ素子Q1及びQ2を常時オフとし、スイッチ素子Q3及びQ4を共振周波数よりも低い駆動周波数で交互にオン、オフすることにより降圧型として機能するようにしたことを特徴とするプッシュプル電圧共振型コンバ-タ回路。 - 前段に、入力端子+VinとインダクタL1の一方の端子間に、スイッチ素子Q1を接続し、このスイッチ素子Q1と並列に、スイッチ素子Q2とコンデンサC2の直列回路を接続して共振回路10を構成し、前記スイッチ素子Q1とインダクタL1の接続点とGND端子間に、整流用MOS-FETQ3を接続し、前記スイッチ素子Q2とコンデンサC2の接続点とGND端子間に、必要に応じて前記スイッチ素子Q2に代えて又は前記スイッチ素子Q2とともに整流用MOS-FETQ4を接続して降圧型回路を構成し、
後段に、前記インダクタL1の他方の端子とGND間に、スイッチ素子Q5を接続し、このスイッチ素子Q5と並列に、スイッチ素子Q6とコンデンサC3の直列回路を接続して共振回路10を構成し、前記インダクタL1の他方の端子と出力端子+Vout間に、整流用MOS-FETQ7を接続し、前記スイッチ素子Q6とコンデンサC3の接続点と出力端子+Vout間に、必要に応じて前記スイッチ素子Q6に代えて又は前記スイッチ素子Q6とともに整流用MOS-FETQ8を接続し、前記出力端子+VoutとGND端子間に、コンデンサC4からなるコンデンサインプット方式の出力整流平滑回路11に接続して降圧型回路を構成し、
前記出力端子+Voutから誤差増幅器13と双方向制御・周波数変調回路19を介して前記スイッチ素子Q1とQ2に接続した零電圧検出駆動回路17A1、前記整流用MOS-FETQ3とQ4に接続した零電圧検出駆動回路17A2、前記スイッチ素子Q5とQ6に接続した零電圧検出駆動回路17B1及び前記整流用MOS-FETQ7とQ8に接続した零電圧検出駆動回路17B2を制御して前記スイッチ素子Q5及びQ6を常時オフとし、スイッチ素子Q1及びQ2を共振周波数よりも低い駆動周波数で交互にオン、オフすることにより降圧型とし、前記スイッチ素子Q1及びQ2を常時オンとし、スイッチ素子Q3及びQ4を共振周波数よりも低い駆動周波数で交互にオン、オフすることにより昇圧型として機能するようにしたことを特徴とするプッシュプル電圧共振型コンバ-タ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018220668A JP7126701B2 (ja) | 2018-11-26 | 2018-11-26 | プッシュプル電圧共振型コンバータ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018220668A JP7126701B2 (ja) | 2018-11-26 | 2018-11-26 | プッシュプル電圧共振型コンバータ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020089079A JP2020089079A (ja) | 2020-06-04 |
JP7126701B2 true JP7126701B2 (ja) | 2022-08-29 |
Family
ID=70909369
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018220668A Active JP7126701B2 (ja) | 2018-11-26 | 2018-11-26 | プッシュプル電圧共振型コンバータ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7126701B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11594948B2 (en) | 2021-02-09 | 2023-02-28 | Excelsys Tecnologies Ltd. | Reduced power consumption for LLC resonant converter under light load |
KR102389150B1 (ko) * | 2022-01-20 | 2022-04-21 | 김부광 | 엘리베이터의 비상구출장치 |
JP2024025424A (ja) * | 2022-08-12 | 2024-02-26 | 株式会社日立製作所 | スイッチング電源回路、及び、スイッチング電源回路を備える電子装置 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000223293A (ja) | 1999-02-01 | 2000-08-11 | Hitachi Ltd | 放電灯点灯回路装置、液晶モジュール及び情報機器 |
JP2001112253A (ja) | 1999-10-06 | 2001-04-20 | Matsushita Electric Works Ltd | Dc−dcコンバータ |
JP2006050700A (ja) | 2004-08-02 | 2006-02-16 | Flying Mole Corp | プッシュプルスィッチング電力変換装置 |
JP2006246565A (ja) | 2005-03-01 | 2006-09-14 | Sharp Corp | スイッチング電源装置 |
WO2009022508A1 (ja) | 2007-08-10 | 2009-02-19 | Taiheiyo Cement Corporation | 直流高電圧電源装置 |
JP2016213995A (ja) | 2015-05-12 | 2016-12-15 | Tdk株式会社 | 共振インバータおよび共振型電源装置 |
JP2017103872A (ja) | 2015-11-30 | 2017-06-08 | 株式会社デンソー | プッシュプル型dc/dcコンバータ |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07264844A (ja) * | 1994-03-23 | 1995-10-13 | Michihiko Nagao | 直流チョッパの並列接続時におけるロスレススナバ回路とその駆動方式 |
JP3374301B2 (ja) * | 1994-07-07 | 2003-02-04 | 株式会社キジマ | プッシュプルインバ−タ |
JPH11136959A (ja) * | 1997-10-28 | 1999-05-21 | Matsushita Electric Works Ltd | インバータ装置 |
JP2003259644A (ja) * | 2002-02-27 | 2003-09-12 | Sony Corp | スイッチングコンバータ回路 |
JP2014079108A (ja) * | 2012-10-11 | 2014-05-01 | Tdk Corp | スイッチング電源装置 |
JP5995139B2 (ja) * | 2012-10-12 | 2016-09-21 | 富士電機株式会社 | 双方向dc/dcコンバータ |
JP6029619B2 (ja) * | 2014-06-16 | 2016-11-24 | オリジン電気株式会社 | コンバータ及びコンバータの制御方法 |
-
2018
- 2018-11-26 JP JP2018220668A patent/JP7126701B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000223293A (ja) | 1999-02-01 | 2000-08-11 | Hitachi Ltd | 放電灯点灯回路装置、液晶モジュール及び情報機器 |
JP2001112253A (ja) | 1999-10-06 | 2001-04-20 | Matsushita Electric Works Ltd | Dc−dcコンバータ |
JP2006050700A (ja) | 2004-08-02 | 2006-02-16 | Flying Mole Corp | プッシュプルスィッチング電力変換装置 |
JP2006246565A (ja) | 2005-03-01 | 2006-09-14 | Sharp Corp | スイッチング電源装置 |
WO2009022508A1 (ja) | 2007-08-10 | 2009-02-19 | Taiheiyo Cement Corporation | 直流高電圧電源装置 |
JP2016213995A (ja) | 2015-05-12 | 2016-12-15 | Tdk株式会社 | 共振インバータおよび共振型電源装置 |
JP2017103872A (ja) | 2015-11-30 | 2017-06-08 | 株式会社デンソー | プッシュプル型dc/dcコンバータ |
Also Published As
Publication number | Publication date |
---|---|
JP2020089079A (ja) | 2020-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4262886B2 (ja) | ダブルエンデッド絶縁d.c.−d.c.コンバータ | |
JP5447507B2 (ja) | スイッチング電源装置 | |
JP7126701B2 (ja) | プッシュプル電圧共振型コンバータ回路 | |
US20050099827A1 (en) | Resonant converter and control method thereof | |
US7342811B2 (en) | Lossless clamp circuit for DC-DC converters | |
JP4649299B2 (ja) | Dc−dcコンバータ | |
JP4238871B2 (ja) | スイッチング電源装置 | |
WO2005091483A1 (ja) | Dc−dcコンバータ | |
JPWO2009025157A1 (ja) | スイッチング電源装置 | |
CN112039343B (zh) | 电源装置 | |
US11843316B2 (en) | Wide-voltage-range DC-DC converters | |
JP6107848B2 (ja) | 双方向dc/dcコンバータ | |
US6429629B1 (en) | Switch-mode power supplies | |
US20140197809A1 (en) | Switching regulator including charge pump | |
JP4452466B2 (ja) | 電力変換装置及びデッドタイム生成器 | |
JP2008054378A (ja) | Dc−dcコンバータ | |
JPWO2009066486A1 (ja) | 絶縁型dc−dcコンバータ | |
JP3934654B2 (ja) | Dc−dcコンバータ | |
Bell | Introduction to push-pull and cascaded power converter topologies | |
JP2010068701A (ja) | Dc−dcコンバータ | |
JP2005304289A (ja) | Dc−dcコンバータ | |
US20170310223A1 (en) | Power adapter and method for fixing dc voltage gain thereof | |
KR101005065B1 (ko) | 유전체 장벽형 무수은 평판 형광램프용 플라이백 포워드 결합 컨버터 회로 | |
JP2004166420A (ja) | 多出力スイッチング電源装置 | |
JP2011217486A (ja) | 昇圧コンバータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211026 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211130 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20220105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220317 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220415 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220425 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220801 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220809 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7126701 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |