JP7126631B1 - 電力変換装置及び制御装置 - Google Patents

Abstract

電流抑制制御部（１００）は、電力変換器を電圧源として動作させるための基準電圧指令値（Ｖｄｂｓ，Ｖｑｂｓ）の補正項（ΔＶｄ，ΔＶｑ）を算出する。補正項（ΔＶｄ，ΔＶｑ）は、電力変換器の出力電流（Ｉｓｙｓ）を制御上限値（Ｉｍａｘ）以下に抑制するための、２軸の回転座標系上での電流指令値（Ｉｄ＊、Ｉｑ＊）に対する、２軸に変換された出力電流（Ｉｄ，Ｉｑ）のそれぞれの電流偏差（ΔＩｄ，ΔＩｑ）を補償する様に算出される。比例制御部（１４０）は、２軸の同軸内で電流偏差（ΔＩｄ，ΔＩｑ）を補正項（ΔＶｄ，ΔＶｑ）に反映する比例器（１４１，１４２）を有する。非干渉制御部（１５０）は、異なる２軸間で電流偏差（ΔＩｄ，ΔＩｑ）を補正項（ΔＶｄ，ΔＶｑ）に反映する積分器（１５１，１５２）を有する。

Description

本開示は、電力変換装置及び制御装置に関する。

近年、電力系統に対して、太陽光発電設備等の分散型電源による再生可能エネルギーの導入が進んでいる。分散型電源は電力変換器を介して電力系統に接続されるため、再生可能エネルギーの導入量が増加すると、電力系統に接続される同期機の割合が減少することにより、周波数変動に対する電力系統の慣性力が低下することが懸念される。

このため、系統に連系している電力変換装置に同期機と同様な挙動をさせることによって、減少した慣性力を補う仮想同期機制御が提案されている。具体的には、電圧制御型の仮想同期機制御機能を有する電力変換器（以下、「仮想同期機」とも称する）は、模擬対象となる同期発電機が電力系統に接続される場合の挙動を模擬するように制御される。

例えば、特開２０１９－８０４７６号公報（特許文献１）には、仮想同期機制御のための出力指令値に従った交直変換器の電圧指令値の演算において、電力系統に短絡事故が発生した際には、交直変換器の出力電流が電流制限値を超えない様に仮想同期機の内部インピーダンスを変化させる出力電流抑制部による制御を行うことが記載されている。

特開２０１９－８０４７６号公報

仮想同期機は電圧源として動作するため、電力系統で短絡事故が発生して連系点の電圧が低下すると、仮想同期機の出力電圧と連系点電圧との電圧差が大きくなる。このため、電力変換器の出力電流が過大となることにより、当該電力変換器が保護停止することが問題となる。

この問題に対して、特許文献１では、電力系統に短絡事故が発生した際には、仮想同期機の内部インピーダンスを変化させて、電圧源としての電圧指令値を演算することで、過電流が発生しない様に上記電圧差を減少させる制御が行われる。従って、特許文献１の技術では、系統事故の際に適切な電流抑制効果を得るためには、仮想同期機の内部インピーダンスの変化量を適切に設定することが必要となる。

しかしながら、系統インピーダンスは負荷状況等によって変化する他、短絡事故の態様によっても変化するため、系統インピーダンスに対応させて、特許文献１の出力電流抑制部における、仮想同期機の内部インピーダンスの変化量（増大量）を適切化することが難しくなる。この結果、過電流の抑制効果を安定的に得られないことが懸念される。

本開示のある局面における目的は、電力系統に連系された電力変換器を、電圧源として動作させるとともに過電流の発生を抑制する制御を安定的に行うことが可能な電力変換装置及び制御装置を提供することである。

本開示のある実施の形態に従うと、電力変換装置が提供される。電力変換装置は、少なくとも１個の電力変換器と、制御装置とを備える。電力変換器は、スイッチング素子を含んで構成されて、直流電力源からの直流電力を交流電力に変換して電力系統に出力する。制御装置は、電力変換器における電力変換を制御する。制御装置は、電圧制御部と、電流抑制制御部と、スイッチング制御部とを含む。電圧制御部は、電力系統とは異なる周波数及び位相の交流電圧を出力する電圧源として電力変換器を動作させるための基準電圧指令値を生成する。電流抑制制御部は、電力変換器からの出力電流及び基準電圧指令値に基づいて、出力電流を予め定められた制御上限値以下に抑制するための補正項を基準電圧指令値に反映した電圧指令値を生成する。スイッチング制御部は、補正項が反映された電圧指令値に従って電力変換器のスイッチング素子のオンオフを制御する。電流抑制制御部は、電流指令値生成部と、制御演算部と、電圧指令値補正部とを有する。電流指令値生成部は、出力電流を制御上限値以下に抑制するための、２軸の回転座標系上での第１軸及び第２軸の電流指令値を生成する。制御演算部は、第１軸及び第２軸の電流指令値に対する、回転座標系上に変換された第１軸及び第２軸の出力電流のそれぞれの電流偏差を補償するための補正項を回転座標系上で算出する。電圧指令値補正部は、基準電圧指令値に正項を反映して電圧指令値を算出する。制御演算部は、比例器と、積分器とを有する。比例器は、第１軸の電流偏差を第１軸の補正項に反映するとともに、第２軸の電流偏差を第２軸の補正項に反映するように構成される。積分器は、第１軸の電流偏差を第２軸の補正項に反映するとともに、第２軸の電流偏差を第１軸の補正項に反映するように構成される。

本開示の他のある実施の形態に従うと、直流電力源からの直流電力を交流電力に変換して電力系統に出力するための、スイッチング素子を含んで構成された電力変換器の制御装置が提供される。制御装置は、電圧制御部と、電流抑制制御部と、スイッチング制御部とを備える。電圧制御部は、電力系統とは異なる周波数及び位相の交流電圧を出力する電圧源として電力変換器を動作させるための基準電圧指令値を生成する。電流抑制制御部は、電力変換器からの出力電流及び基準電圧指令値に基づいて、出力電流を予め定められた制御上限値以下に抑制するための補正項を基準電圧指令値に反映した電圧指令値を生成する。スイッチング制御部は、補正項が反映された電圧指令値に従って電力変換器のスイッチング素子のオンオフを制御する。電流抑制制御部は、電流指令値生成部と、制御演算部と、電圧指令値補正部とを含む。電流指令値生成部は、出力電流を制御上限値以下に抑制するための、２軸の回転座標系上での第１軸及び第２軸の電流指令値を生成する。制御演算部は、第１軸及び第２軸の電流指令値に対する、回転座標系上に変換された第１軸及び第２軸の出力電流のそれぞれの電流偏差を補償するための補正項を回転座標系上で算出する。電圧指令値補正部は、基準電圧指令値に正項を反映して電圧指令値を算出する。制御演算部は、比例器と、積分器とを有する。比例器は、第１軸の電流偏差を第１軸の補正項に反映するとともに、第２軸の電流偏差を第２軸の補正項に反映するように構成される。積分器は、第１軸の電流偏差を第２軸の補正項に反映するとともに、第２軸の電流偏差を第１軸の補正項に反映するように構成される。

本開示によれば、電力系統に連系された電力変換器を、電圧源として動作させるとともに過電流の発生を抑制する制御を安定的に行うことができる。

本実施の形態に係る電力変換装置の適用例である電力変換システムの構成を説明するブロック図である。 図１に示された電力変換器の構成の一例を示す回路図である。 図１に示された制御装置のハードウェア構成例を示すブロック図である。 図１に示された電流抑制制御部の構成を説明するブロック図である。 本実施の形態に係る電力変換装置の制御対象の伝達関数を説明するブロック図である。 電流抑制制御部の変形例を説明するブロック図である。 本実施の形態に係る電力変換装置の他の適用例を説明するブロック図である。

以下に、本開示の実施の形態について、図面を参照して詳細に説明する。なお、以下では、図中の同一又は相当部分には同一符号を付して、その説明は原則的に繰返さないものとする。

＜システム構成の説明＞
図１は、本実施の形態に係る電力変換装置の適用例である電力変換システムの構成を説明するブロック図である。電力変換システムは、電力系統２と、変圧器３と、電力変換装置６と、電流検出器７と、電圧検出器８と、蓄電要素４０とを含む。電力変換装置６は、制御装置１０と、電力変換器２０とを含む。

電力変換器２０は、直流電力を蓄積する蓄電要素４０と、三相交流の電力系統２との間でＤＣ／ＡＣ電力変換を実行する。具体的には、電力変換器２０は、変圧器３を介して電力系統２に接続されており、蓄電要素４０からの直流電力を交流電力に変換して、交流電力を電力系統２に出力する。この際に、電力変換器２０は、後述する様に、制御装置１０によって電圧源として制御される。

図２には、電力変換器２０の構成例を説明する回路図が示される。
図２を参照して、蓄電要素４０は、直列接続されたキャパシタ４１，４２を含む。尚、蓄電要素４０としては、キャパシタの他、二次電池を始めとする直流電力の貯蔵素子を任意に適用することができる。蓄電要素４０は「直流電力源」の一実施例に対応する。

電力変換器２０は、３レベル変換器としての３レベルインバータ２１ｕ，２１ｖ，２１ｗを有する。３レベルインバータ２１ｕ，２１ｖ，２１ｗの各々は、トライアックで構成された４個のスイッチング素子を有する公知の構成であり、蓄電要素４０と並列接続されたキャパシタの直流電圧を、４個のスイッチング素子のＰＷＭ（Pulse Modulation Control）制御によって、正弦波状の交流電圧に変換する。

図２中に示された、３レベルインバータ２１ｕ，２１ｖ，２１ｗのそれぞれに入力される制御信号Ｓｇｕ，Ｓｇｖ，Ｓｇｗは、上記ＰＷＭ制御によって生成された、各３レベルインバータにおける４個のスイッチング素子のオンオフ制御信号（４個分）を包括して示すものである。

３レベルインバータ２１ｕ，２１ｖ，２１ｗは、三相の送電線にそれぞれ１２０度ずつ位相が異なる正弦波状の交流電圧を出力する。これにより、電力変換器２０は、三相の３レベル変換器として動作する。

尚、電力変換器２０については、ＤＣ／ＡＣ電力変換機能を有するものであれば、２レベル変換器、又は、モジュラーマルチレベル変換器等の自励式変換器によって構成することが可能である。又、ＤＣ側、即ち、「直流電力源」については、蓄電要素４０に代えて、直流送電線による直流系統が接続されてもよい。

再び図１を参照して、電流検出器７は、電力系統２（より具体的には、電力変換器２０の連系点）の三相の交流電流を検出する。具体的には、電流検出器７は、電力変換器２０から電力系統２へ出力される、ａ相の交流電流Ｉａ、ｂ相の交流電流Ｉｂ、及び、ｃ相の交流電流Ｉｃを検出する。交流電流Ｉａ，Ｉｂ，Ｉｃは、制御装置１０へ入力される。以下、交流電流Ｉａ，Ｉｂ，Ｉｃを交流電流Ｉｓｙｓとも総称する。尚、電流抑制制御部１００へ入力される交流電流Ｉｓｙｓは、電力系統２に対する電力変換器２０からの「出力電流」に相当する。電流抑制制御部１００へ入力される交流電流Ｉｓｙｓ（Ｉａ，Ｉｂ，Ｉｃ）については、変圧器３の一次側（電力変換器２０側）で検出されてもよい。

電圧検出器８は、電力系統２（より具体的には、電力変換器２０の連系点）の三相の交流電圧を検出する。具体的には、電圧検出器８は、電力系統２のａ相の交流電圧Ｖａ、ｂ相の交流電圧Ｖｂ、およびｃ相の交流電圧Ｖｃを検出する。交流電圧Ｖａ，Ｖｂ，Ｖｃは、制御装置１０へ入力される。以下、交流電圧Ｖａ，Ｖｂ，Ｖｃを交流電圧Ｖｓｙｓとも総称する。

制御装置１０は、電力変換器２０の制御機能としての、電圧制御部１２と、三相電圧指令生成部１４と、ＰＷＭ制御部１６と、電流抑制制御部１００とを含む。

図３には、制御装置１０のハードウェア構成例が示される。図３には、コンピュータによって制御装置１０を構成する例が示される。

図３を参照して、制御装置１０は、１つ以上の入力変換器７０と、１つ以上のサンプルホールド（Ｓ／Ｈ）回路７１と、マルチプレクサ（ＭＵＸ）７２と、Ａ／Ｄ変換器７３と、１つ以上のＣＰＵ（Central Processing Unit）７４と、ＲＡＭ（Random Access Memory）７５と、ＲＯＭ（Read Only Memory）７６と、１つ以上の入出力インターフェイス７７と、補助記憶装置７８とを含む。また、制御装置１０は、構成要素間を相互に接続するバス７９を含む。

入力変換器７０は、入力チャンネルごとに補助変成器を有する。各補助変成器は、図１の電流検出器７および電圧検出器８による検出信号を、後続する信号処理に適した電圧レベルの信号に変換する。

サンプルホールド回路７１は、入力変換器７０ごとに設けられる。サンプルホールド回路７１は、対応の入力変換器７０から受けた電気量を表す信号を規定のサンプリング周波数でサンプリングして保持する。

マルチプレクサ７２は、複数のサンプルホールド回路７１に保持された信号を順次選択する。Ａ／Ｄ変換器７３は、マルチプレクサ７２によって選択された信号をデジタル値に変換する。なお、複数のＡ／Ｄ変換器７３を設けることによって、複数の入力チャンネルの検出信号に対して並列的にＡ／Ｄ変換を実行するようにしてもよい。

ＣＰＵ７４は、制御装置１０の全体を制御し、プログラムに従って演算処理を実行する。揮発性メモリとしてのＲＡＭ７５及び不揮発性メモリとしてのＲＯＭ７６は、ＣＰＵ７４の主記憶として用いられる。ＲＯＭ７６は、プログラム及び信号処理用の設定値などを収納する。補助記憶装置７８は、ＲＯＭ７６に比べて大容量の不揮発性メモリであり、プログラム及び電気量検出値のデータなどを格納する。

入出力インターフェイス７７は、ＣＰＵ７４及び外部装置の間で通信する際のインターフェイス回路である。

なお、図２の例とは異なり、制御装置１０の少なくとも一部をＦＰＧＡ（Field Programmable Gate Array）および、ＡＳＩＣ（Application Specific Integrated Circuit）等の回路を用いて構成することも可能である。

再び図１を参照して、電圧制御部１２、三相電圧指令生成部１４、ＰＷＭ制御部１６、及び、電流抑制制御部１００の各機能は、制御装置１０によるハードウェア処理、及び／又は、ソフトウェア処理によって実現される。

電圧制御部１２は、電力変換器２０を仮想同期機として動作させるための電圧指令値として、２軸（ｄ－ｑ軸）の回転座標系での電圧指令値Ｖｄｂｓ，Ｖｑｂｓを生成する。以下では、電圧制御部１２による電圧指令値Ｖｄｂｓ，Ｖｑｂｓについて、基準電圧指令値Ｖｄｂｓ，Ｖｑｂｓと称する。

電流抑制制御部１００は、基準電圧指令値Ｖｄｂｓ，Ｖｑｂｓに対して、過大電流を抑制するための電流抑制制御による補正項を反映することで、最終的なｄ－ｑ軸の電圧指令値Ｖｄ＊，Ｖｑ＊を生成する。

三相電圧指令生成部１４は、ｄ－ｑ軸の電圧指令値Ｖｄ＊，Ｖｑ＊を、予め定められた二相／三相座標変換によって三相の電圧指令値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊に変換する。電流抑制制御による補正量が零の場合は、電圧指令値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊は、位相が１２０度ずつずれた正弦波電圧となる。

ＰＷＭ制御部１６は、三相の電圧指令値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊の各々とキャリア信号とを比較するＰＷＭ制御によって、図２に示された３レベルインバータ２１ｕ，２１ｖ，２１ｗのそれぞれの４個のスイッチング素子のオンオフ制御信号Ｓｇｕ，Ｓｇｖ，Ｓｇｗを生成する。

３レベルインバータ２１ｕは、オンオフ制御信号Ｓｇｕに従って４個のスイッチング素子がオンオフ動作することによって、電圧指令値Ｖｕ＊に従う正弦波状の交流電圧を出力する。同様に、３レベルインバータ２１ｖは、オンオフ制御信号Ｓｇｖに従ってスイッチング動作することによって、電圧指令値Ｖｖ＊に従う正弦波状の交流電圧を出力し、３レベルインバータ２１ｗは、オンオフ制御信号Ｓｇｗに従ってスイッチング動作することによって、電圧指令値Ｖｗ＊に従う正弦波状の交流電圧を出力する。電力変換器２０は、この様にスイッチング動作することで、電圧指令値に従ってスイッチング動作することで、電力系統２とは異なる振幅及び位相の交流電圧を出力する電圧源として動作することが理解される。

尚、電圧制御部１２では、同期発電機が電力系統に接続される場合の挙動を模擬するための基準電圧指令値Ｖｄｂｓ，Ｖｑｂｓについて、任意の公知の技術によって作成することができる。例えば、特許文献１において、出力電流抑制部の動作を停止させて内部インピーダンスを一定とした状態で生成された電圧指令値（三相）を３相／２相変換して得られるｄ－ｑ軸の電圧指令値が、電圧制御部１２によって生成される基準電圧指令値Ｖｄｂｓ，Ｖｑｂｓと等価である。

即ち、本実施の形態では、電流抑制制御部１００によって基準電圧指令値が補正されない場合には、Ｖｄ＊＝Ｖｄｂｓ，Ｖｄ＊＝Ｖｑｂｓにそのまま設定されて、電力変換器２０は、通常の仮想同期機制御のための電圧源として制御されることになる。

＜制御系の詳細な説明＞
次に、本実施の形態で配置される、過大電流を抑制するための電流抑制制御部１００の構成について説明する。

図４は、電流抑制制御部１００の構成を説明するブロック図である。
図４に示される様に、電流抑制制御部１００は、座標変換部１１０と、電流指令値生成部１２０と、偏差演算部１３０と、比例制御部１４０と、非干渉制御部１５０と、調整ゲイン乗算部１７０と、電圧指令値補正部１８０とを含む。

座標変換部１１０は、電流検出器７によって検出された三相の交流電流Ｉｓｙｓを三相／二相（３φ／ｄｑ）変換して、２軸の回転座標系のｄ軸電流Ｉｄ及びｑ軸電流Ｉｑを生成する。

電流指令値生成部１２０は、座標変換部１２１，１２２と、リミッタ１２５とを有する。座標変換部１２１は、ｄ軸電流Ｉｄ及びｑ軸電流Ｉｑを、ｄ－ｑ軸上で極座標（ｒθ）変換することで、電流振幅Ｉｍａｇ及び電流位相θｉを出力する。

電流振幅Ｉｍａｇ及び電流位相θｉは、ｄ軸電流Ｉｄ及びｑ軸電流Ｉｑを用いると、下記の式（１），（２）で示される。

Ｉｍａｇ＝√（Ｉｄ²＋Ｉｑ²） …（１）
θｉ＝ｔａｎ^-1（Ｉｑ／Ｉｄ） …（２）
リミッタ１２５は、電流振幅Ｉｍａｇが予め定められた制御上限値Ｉｍａｘ以上のときに、当該制御上限値Ｉｍａｘを出力する。一方で、リミッタ１２５は、Ｉｍａｇ＜Ｉｍａｘのときには、座標変換部１２１からの電流振幅Ｉｍａｇを出力する。ここでは、交流電流Ｉｓｙｓの電流振幅と、式（１）で求められる電流振幅Ｉｍａｇが等しいものとして説明を進めるので、リミッタ１２５での上限値は、交流電流Ｉｓｙｓの制御上限値と同じ値に設定することができる。一方で、交流電流Ｉｓｙｓの電流振幅が、式（１）で求められるｄ－ｑ軸上の電流振幅ＩｍａｇのＫ倍（Ｋ：定数）となる様に、座標変換部１１０での三相／二相変換が行われる場合には、リミッタ１２５の上限値は、制御上限値Ｉｍａｘの（１／Ｋ）倍に設定されることになる。

座標変換部１２２は、リミッタ１２５からの出力値を振幅とし、座標変換部１２１から出力された電流位相θｉを、極座標からｄ－ｑ座標に変換して、ｄ軸の電流指令値Ｉｄ＊及びｑ軸の電流指令値Ｉｑ＊を生成する。

従って、電流指令値Ｉｄ＊及びＩｑ＊の位相、即ち、Ｉｄ＊及びＩｑ＊の比（Ｉｑ＊／Ｉｄ＊は、交流電流Ｉｓｙｓの検出値から生成されたｄ軸電流Ｉｄ及びｑ軸電流Ｉｑの比（Ｉｑ／Ｉｄ）と同じである。一方で、電流指令値Ｉｄ＊及びＩｑ＊の振幅、即ち、√（Ｉｄ＊²＋Ｉｑ＊²）は、リミッタ１２５によって、制御上限値Ｉｍａｘ以下に制限されている。

この結果、電流指令値生成部１２０によって生成される電流指令値Ｉｄ＊及びＩｑ＊は、電流振幅Ｉｍａｇが制御上限値Ｉｍａｘ以下であるときには、ｄ軸電流Ｉｄ及びｑ軸電流Ｉｑとそれぞれ等しくなる。

一方で、電流振幅Ｉｍａｇが制御上限値Ｉｍａｘよりも大きいと、電流指令値Ｉｄ＊及びＩｑ＊は、振幅（√（Ｉｄ＊²＋Ｉｑ＊²））が制御上限値Ｉｍａｘであり、かつ、Ｉｄ＊及びＩｑ＊の比は、Ｉｄ及びＩｑの比と同じになる様に設定される。

偏差演算部１３０は、減算器１３１及び１３２を有する。減算器１３１は、ｄ軸の電流指令値Ｉｄ＊からｄ軸電流Ｉｄを減算して、電流偏差ΔＩｄを算出する。同様に、減算器１３２は、ｑ軸の電流指令値Ｉｑ＊からｑ軸電流Ｉｑを減算して、電流偏差ΔＩｑを算出する。

比例制御部１４０は、比例器１４１及び１４２を有する。比例器１４１は、減算器１３１から出力された電流偏差ΔＩｄに制御ゲインＫｃｃを乗算した値（Ｋｃｃ・ΔＩｄ）を出力する。同様に、比例器１４２は、減算器１３２から出力された電流偏差ΔＩｑに制御ゲインＫｃｃを乗算した値（Ｋｃｃ・ΔＩｑ）を出力する。

非干渉制御部１５０は、時定数Ｔｃの積分器１５１，１５２と、減算器１６１と、加算器１６２とを有する。積分器１５１は、比例器１４１の出力値（Ｋｃｃ・ΔＩｄ）の積分値を加算器１６２へ出力する。積分器１５２は、比例器１４２の出力値（Ｋｃｃ・ΔＩｑ）の積分値を減算器１６１へ出力する。

減算器１６１は、比例器１４１の出力値（Ｋｃｃ・ΔＩｄ）から、積分器１５２の出力値を減算した値を出力する。加算器１６２は、比例器１４２の出力値（Ｋｃｃ・ΔＩｑ）と積分器１５１の出力値との加算値を出力する。

調整ゲイン乗算部１７０は、乗算器１７１及び１７２を有する。乗算器１７１は、減算器１６１の出力値に調整ゲインＫｃｍｐを乗算した値を、ｄ軸電圧指令値の補正項ΔＶｄとして出力する。同様に、乗算器１７２は、加算器１６２の出力値に調整ゲインＫｃｍｐを乗算した値を、ｑ軸電圧指令値の補正項ΔＶｑとして出力する。

この結果、電流偏差ΔＩｄ，ΔＩｑを補償するための電圧指令値の補正項ΔＶｄ及びΔＶｑは、下記の式（３），（４）によって示される。この様に、偏差演算部１３０、比例制御部１４０、非干渉制御部１５０、及び、調整ゲイン乗算部１７０によって、「制御演算部」の一実施例を構成することができる。

ΔＶｄ＝Ｋｃｍｐ・Ｋｃｃ（ΔＩｄ－ΔＩｑ／（ｓ・Ｔｃ）） …（３）
ΔＶｑ＝Ｋｃｍｐ・Ｋｃｃ（ΔＩｑ＋ΔＩｄ／（ｓ・Ｔｃ）） …（４）
電圧指令値補正部１８０は、減算器１８１及び１８２を有する。減算器１８１は、電圧制御部１２（図１）からの基準電圧指令値Ｖｄｂｓから、乗算器１７１から出力された補正項ΔＶｄを減算して、電圧指令値Ｖｄ＊を生成する。同様に、減算器１８２は、電圧制御部１２（図１）からの基準電圧指令値Ｖｑｂｓから、乗算器１７２から出力された補正項ΔＶｑを減算して、電圧指令値Ｖｑ＊を生成する。

図１で説明した様に、電圧指令値Ｖｄ＊，Ｖｑ＊は、三相電圧指令生成部１４に入力されて、座標変換部１１０での三相／二相変換の逆変換によって、三相の電圧指令値Ｖｕ＊、Ｖｖ＊、Ｖｗ＊に変換される。ＰＷＭ制御部１６は、電圧指令値Ｖｕ＊、Ｖｖ＊、Ｖｗ＊に従ったＰＷＭ制御により、図２に示された３レベルインバータ２１ｕ，２１ｖ，２１ｗのそれぞれの４個のスイッチング素子のオンオフ制御信号Ｓｇｕ，Ｓｇｖ，Ｓｇｗを生成する。即ち、三相電圧指令生成部１４及びＰＷＭ制御部１６によって、「スイッチング制御部」の一実施例を構成することができる。

この様に、本実施の形態では、電圧指令値Ｖｄ＊，Ｖｑ＊は、電力変換器２０を仮想同期機として動作させるための基準電圧指令値Ｖｄｂｓ，Ｖｑｂｓに対して、電流指令値Ｉｄ＊，Ｉｑ＊に対する電流偏差ΔＩｄ，ΔＩｑを補償するための補正項ΔＶｄ，ΔＶｑを反映することで生成される。

電流指令値生成部１２０では、交流電流Ｉｓｙｓの電流振幅が制御上限値Ｉｍａｘ以下である場合には、Ｉｄ＊＝Ｉｄ、かつ、Ｉｑ＊＝Ｉｑに設定されるので、ΔＩｄ＝ΔＩｑ＝０になるので、補正項ΔＶｄ＝ΔＶｑ＝０となる。この場合には、基準電圧指令値Ｖｄｂｓ，Ｖｑｂｓが、そのまま電圧指令値Ｖｄ＊，Ｖｑ＊に設定される。これにより、電力変換器２０は、仮想同期機として動作する。

これに対して、交流電流Ｉｓｙｓの電流振幅が制御上限値Ｉｍａｘよりも大きい場合には、電流指令値Ｉｄ＊，Ｉｑ＊は、交流電流Ｉｓｙｓの振幅を制御上限値Ｉｍａｘ相当に制御するための指令値として設定される。この結果、電流偏差ΔＩｄ，ΔＩｑは、制御上限値Ｉｍａｘに対する、ｄ軸電流Ｉｄ及びｑ軸電流Ｉｑによる電流振幅の超過分に従って設定される。

従って、電流抑制制御部１００において、補正項ΔＶｄ，ΔＶｑは、電流偏差ΔＩｄ，ΔＩｄを補償する様に算出されることで、交流電流Ｉｓｙｓの振幅が予め決められた制御上限値Ｉｍａｘよりも大きいときに、当該電流振幅を基準値まで抑制する様に設定されることが理解される。

この様な電流抑制制御部１００による電流抑制制御には、非干渉制御部１５０によって、電流偏差ΔＩｄを補正項ΔＶｑに作用させるとともに、電流偏差ΔＩｑを補正項ΔＶｄに作用させる、ｄ－ｑ軸間の非干渉化が積分制御によって実行されている。

図５には、本実施の形態に係る電力変換装置の制御対象の伝達関数を説明するブロック図が示される。

図５では、電力変換器２０の出力電圧を入力とし、電流検出器７によって検出される交流電流Ｉｓｙｓを出力とする制御対象２１の伝達関数が、ｄ－ｑ座標軸上で示される。即ち、制御対象２１への入力は、電力変換器２０の出力電圧を三相／二相変換したｄ軸電圧Ｖｄ及びｑ軸電圧Ｖｄで示される。このｄ軸電圧Ｖｄ及びｑ軸電圧Ｖｄは、図４に示された電圧指令値Ｖｄ＊（Ｖｄ＊＝Ｖｄｂｓ－ΔＶｄ）及び電圧指令値Ｖｑ＊（Ｖｑ＊＝Ｖｑｂｓ－ΔＶｑ）に制御される。

制御対象２１の出力は、電流検出器７によって検出される交流電流Ｉｓｙｓを三相／二相変換したｄ軸電流Ｉｄ及びｑ軸電流Ｉｑで示される。このｄ軸電流Ｉｄ及びｑ軸電流Ｉｑは、図４の座標変換部１１０の出力値に相当する。

制御対象２１は、電力変換器２０及び電力系統２のインピーダンスを合成したものに相当する。従って、ｄ－ｑ座標軸上における、電力変換器２０の抵抗成分Ｒｃ，インダクタンス成分Ｌｃと、電力系統２の抵抗成分Ｒｓ，インダクタンス成分Ｌｓと、電力変換器２０の出力電圧（交流電圧）の角周波数ωを用いて、ｄ軸電圧Ｖｄ，ｑ軸電圧Ｖｑと、ｄ軸電流Ｉｄ，ｑ軸電流Ｉｑとの間の伝達関数２６ｄ，２６ｑ，２７ｄ，２７ｑ、２８，２９が定められる。

伝達関数２６ｄ，２７ｄは、ｄ軸での電圧Ｖｄ及び電流Ｉｄの間の相互作用を示しており、伝達関数２６ｑ，２７ｑは、ｑ軸での電圧Ｖｑ及び電流Ｉｑの間の相互作用を示している。伝達関数２６ｄ，２７ｄによる相互作用は、電流偏差ΔＩｄを用いて電圧指令値Ｖｄ＊を算出するフィードバック制御によって補償することができる。同様に、伝達関数２６ｑ，２７ｑによる相互作用についても、電流偏差ΔＩｑを用いて電圧指令値Ｖｑ＊を算出するフィードバック制御によって補償することができる。

しかしながら、制御対象２１には、ｄ軸電流Ｉｄがｑ軸電流Ｖｑに作用する伝達関数２８、及び、ｑ軸電流Ｉｑがｄ軸電流Ｖｄに作用する伝達関数２９が更に存在する。従って、非干渉制御部１５０によって、ｄ軸の電流偏差ΔＩｄをｑ軸の電圧指令値Ｖｄ＊に反映するとともに、ｑ軸の電流偏差ΔＩｄをｑ軸の電圧指令値Ｖｄ＊に反映する、非干渉化が必要となる。

一方で、伝達関数２８，２９には、電力系統２のインダクタンス成分Ｌｓが含まれる。電力変換器２０のインダクタンス成分Ｌｃは回路定数に従って正確に推定できる一方で、インダクタンス成分Ｌｓは、電力系統２の状況、例えば、負荷状況や、地絡事故の発生有無、及び、地絡事故の発生位置等によって変化するため、正確に推定することが困難である。

従って、図４に示される様に、非干渉制御部１５０において、積分制御による非干渉化を伴って補正項ΔＶｄ，ΔＶｑを算出することで、電力系統２のインダクタンス成分Ｌｓが正確に推定できていなくても、電流偏差ΔＩｄ，ΔＩｑを補償してゼロにするための電圧指令値Ｖｄ＊，Ｖｑ＊を設定することが可能となる。

逆に言えば、電力系統２のインダクタンス成分Ｌｓが正確に推定できれば、積分制御ではなく、伝達関数２８，２９に従って設定された制御ゲインを用いた比例制御によって非干渉制御を実現することも可能である。しかしながら、比例制御によって非干渉制御を行う場合には、インダクタンス成分Ｌｓの推定誤差が、電流抑制制御部１００による電流抑制効果を不安定化することが懸念される。これに対して、本実施の形態では、積分制御によって非干渉制御を行うことにより、電力系統２のインダクタンス成分Ｌｓの推定を要することなく電流抑制制御部１００による電流抑制効果を安定化できる。

この様に、本実施の形態に係る電力変換装置によれば、電力系統に連系された電力変換器を電圧源として動作させる制御において、電力系統での地絡事故等によって電力変換器の出力電流が増加した際に、過電流の発生を抑制する制御を安定的に行うことができる。

＜電流抑制制御部の変形例＞
図６には、電流抑制制御部の変形例を説明するブロック図が示される。

図６に示される、変形例に係る電流抑制制御部１０１は、図４の電流抑制制御部１００と比較して、非干渉制御部１５０に代えて、非干渉制御部１５０ｘを含む点で異なる。非干渉制御部１５０ｘは、非干渉制御部１５０の構成に加えて、積分リセット部２００，２０１を更に有する。又、リミッタ１２５は、制御信号ＯＣｏｆｆを更に生成する。電流抑制制御部１０１のこれ以外の構成は、図４の電流抑制制御部１００と同様であるので詳細な説明は繰り返さない。

リミッタ１２５は、交流電流Ｉｓｙｓの振幅が制御上限値Ｉｍａｘ以下であり、電流抑制制御が不要であるときに、制御信号ＯＣｏｆｆを「１」に設定する。一方で、リミッタ１２５は、交流電流Ｉｓｙｓの振幅が制御上限値Ｉｍａｘよりも大きく、電流抑制制御が必要であるときには、制御信号ＯＣｏｆｆを「０」に設定する。

積分リセット部２００は、減算器２０２と、乗算器２０４と、ゲート２０６とを有する。ゲート２０６は、制御信号ＯＣｏｆｆに従って、積分器１５１の出力ノードから入力ノードでの帰還ループの形成／遮断を制御する。制御信号ＯＣｏｆｆ＝「１」のときには、積分器１５１の帰還ループが形成される一方で、制御信号ＯＣｏｆｆ＝「０」のときには、当該帰還ループは遮断される。

乗算器２０４は、帰還ループの形成時に、積分器１５１の出力値にリセットゲインＫｒｓｔを乗算した値を出力する。基本的には、Ｋｒｓｔ＝１．０に設定される。減算器２０２は、比例器１４１の出力値（Ｋｃｃ・ΔＩｄ）から乗算器２０４の出力値を減算した値を、積分器１５１に入力する。

同様に、積分リセット部２１０は、減算器２１２と、乗算器２１４と、ゲート２１６とを有する。ゲート２１６は、ゲート２０６と同様に、制御信号ＯＣｏｆｆ＝「１」のときに積分器１５２の帰還ループを形成する。一方で、制御信号ＯＣｏｆｆ＝「０」のときには、積分器１５２の帰還ループは遮断される。

乗算器２１４は、帰還ループの形成時に、積分器１５２の出力値に、乗算器２０４と同様のリセットゲインＫｒｓｔを乗算した値を出力する。減算器２１２は、比例器１４２の出力値（Ｋｃｃ・ΔＩＱ）から乗算器２１４の出力値を減算した値を、積分器１５２に入力する。

制御信号ＯＣｏｆｆ＝「１」のときには、積分器１５１，１５２の帰還ループが形成されることにより、積分器１５１，１５２の出力値が、積分器１５１の入力値から減算される。

上述の様に、制御信号ＯＣｏｆｆは、交流電流Ｉｓｙｓの電流抑制制御が不要であるときに「１」に設定される。従って、ＯＣｏｆｆ＝１のときには、電流偏差ΔＩｄ＝ΔＩｑ＝０である。この結果、ＯＣｏｆｆ＝１になると、積分器１５１，１５２の出力値がゼロにクリアされることが理解される。

これに対して、制御信号ＯＣｏｆｆは、交流電流Ｉｓｙｓの電流抑制制御が必要であるときには「０」に設定される。ＯＣｏｆｆ＝０のときには、積分器１５１，１５２の帰還ループは非形成とされるので、積分器１５１及び１５２には、比例器１４１及び１４２の出力値がそれぞれ入力される。このとき、電流抑制制御部１０１の動作は、電流抑制制御部１００と同様である。これにより、図４で説明した電流抑制制御部１００と同様に、電流抑制制御を安定的に実行することができる。

電流抑制制御部１０１では、電流振幅の増大時に対応させて限定的に、積分制御による非干渉化を伴う電流抑制制御が実行される。積分リセット部２００，２０１を設けることにより、電流抑制制御の非実行時に、電流抑制制御で使用した積分項が影響を与えることを防止できる。これにより、電力変換器２０の制御を安定化することができる。

＜電力変換装置の適用例＞
図７には、本実施の形態に係る電力変換装置の他の適用例が示される。

図７の適用例では、本実施の形態に係る電力変換装置６は、複数個（ｎ個）の電力変換器２０（１）～２０（ｎ）を並列動作させることで大容量化を実現する回路構成を有する。

具体的には、電力変換器２０（１）～２０（ｎ）の各々は、図１の電力変換器２０と同様に制御装置１０からのオンオフ制御信号Ｓｇ（１）～Ｓｇ（ｎ）に従ってスイッチング制御されることで、図１の蓄電要素４０に対応する直流電力源２５０からの直流電圧を三相の交流電圧に変換する。即ち、図７に示されたオンオフ制御信号Ｓｇ（１）～Ｓｇ（ｎ）の各々は、三相分のオンオフ制御信号（例えば、図２におけるＳｇｕ，Ｓｇｖ，Ｓｇｗ）を包括するものである。

電力変換器２０（１）～２０（ｎ）から出力された正弦波状の交流電圧は、一次側が電力変換器２０（１）～２０（ｎ）とそれぞれ接続された多重巻線ＴＲ（１）～ＴＲ（ｎ）多重変圧器２３０で合成されて、電力線２１５へ出力される。電力線２１５は、図１の変圧器３に相当する主変圧器２２０を介して、図１の電力系統２に含まれる高圧電力線２６０に接続される。

図７の構成例においても、制御装置１０は、図４又は図６の構成によって、ｄ軸電圧指令値Ｖｄ＊及びｑ軸電圧指令値Ｖｑ＊を生成する。そして、ｄ－ｑ軸の電圧指令値Ｖｄ＊，Ｖｑ＊を二相／三相変換する際に、交流電圧指令値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊は、電力変換器２０（１）～２０（ｎ）の各々について個別に生成される。これにより、本実施の形態での電流抑制制御が反映された共通の電圧指令値Ｖｄ＊，Ｖｑ＊を用いて、電力変換器２０（１）～２０（ｎ）を並列動作することで、電力変換装置６の大容量化を図ることができる。

尚、本実施の形態では、電圧制御部１２において、電力変換器２０を電圧源として動作させるための電圧指令値を、電力変換器２０を仮想同期機として動作させる様に生成する例を説明したが、当該電圧指令値は、当該仮想同期機制御によって生成されることが限定されるものではない。即ち、本実施の形態に係る電力変換装置は、電力系統２とは異なる振幅及び位相の交流電圧を出力する電圧源として電力変換器２０を動作させるための任意の制御方式によって生成される電圧指令値（２軸の回転座標系上）に対して、図４又は図６で説明した電流抑制制御部１００，１０１を作用させることで実現される。

又、本実施の形態では、電流抑制制御部１００，１０１において、電力変換器２０から出力された交流電流Ｉｓｙｓの振幅を抑制する例を説明したが、交流電流Ｉｓｙｓの他の指標（例えば、実効値）を予め定められた制御上限値以下に抑制する様に、電流指令値生成部１２０を構成することも可能である。

上述の実施の形態として例示した構成は、本開示の構成の一例であり、別の公知の技術と組み合わせることも可能であるし、本開示の要旨を逸脱しない範囲で、一部を省略する等、変更して構成することも可能である。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。

２ 電力系統、３ 変圧器、６ 電力変換装置、７ 電流検出器、８ 電圧検出器、１０ 制御装置、１２ 電圧制御部、１４ 三相電圧指令生成部、１６ ＰＷＭ制御部、２０ 電力変換器、２１ 制御対象、２１ｕ，２１ｖ，２１ｗ ３レベルインバータ、２６ｄ，２６ｑ，２７ｄ，２７ｑ，２８，２９ 伝達関数、１００，１０１ 電流抑制制御部、１１０，１２１，１２２ 座標変換部、１２０ 電流指令値生成部、１２５ リミッタ、１３０ 偏差演算部、１４０ 比例制御部、１４１，１４２ 比例器、１５０，１５０ｘ 非干渉制御部、１５１，１５２ 積分器、１６２ 加算器、１７０ 調整ゲイン乗算部、１７１，１７２，２０４，２１４ 乗算器、１８０ 電圧指令値補正部、２００，２０１，２１０ 積分リセット部、２０６，２１６ ゲート、２１５ 電力線、２２０ 主変圧器、２３０ 多重変圧器、２５０ 要素、２６０ 高圧電力線、Ｉｓｙｓ 交流電流、Ｉｄ 電流（ｄ軸）、Ｉｄ＊ 電流指令値（ｄ軸）、Ｉｑ 電流（ｑ軸）、Ｉｑ＊ 電流指令値（ｑ軸）、Ｉｍａｘ 制御上限値、Ｋｃｃ 制御ゲイン、Ｋｃｍｐ 調整ゲイン、Ｋｒｓｔ リセットゲイン、ＯＣｏｆｆ 制御信号（積分リセット）、Ｓｇ（１）～Ｓｇ（ｎ），Ｓｇｕ，Ｓｇｖ，Ｓｇｗ オンオフ制御信号、Ｖｓｙｓ 交流電圧、Ｖｄｂｓ，Ｖｑｂｓ 基準電圧指令値、Ｖｄ＊ 電圧指令値（ｄ軸）、Ｖｑ＊ 電圧指令値（ｑ軸）、Ｖｕ＊，Ｖｖ＊，Ｖｗ＊ 交流電圧指令値。

Claims (7)

1. 直流電力源からの直流電力を交流電力に変換して電力系統に出力するための、スイッチング素子を含んで構成された少なくとも１個の電力変換器と、
   前記電力変換器における電力変換を制御する制御装置とを備え、
   前記制御装置は、
   前記電力系統とは異なる周波数及び位相の交流電圧を出力する電圧源として前記電力変換器を動作させるための基準電圧指令値を生成する電圧制御部と、
   前記電力変換器からの出力電流の検出値に基づいて、前記出力電流を予め定められた制御上限値以下に抑制する電流抑制制御のための補正項を算出するとともに、前記電圧制御部による前記基準電圧指令値に対して前記補正項を反映することによって前記電力変換器の電圧指令値を生成する電流抑制制御部と、
   前記電圧指令値に従って前記電力変換器の前記スイッチング素子のオンオフを制御するスイッチング制御部とを含み、
   前記電流抑制制御部は、
   ２軸の回転座標系上での第１軸及び第２軸の電流指令値を生成する電流指令値生成部と、
   前記第１軸及び第２軸の電流指令値に対する、前記検出値が前記回転座標系上に変換された第１軸及び第２軸の出力電流のそれぞれの電流偏差を算出するとともに、算出された前記第１軸及び前記第２軸の前記電流偏差を補償するための前記第１軸及び前記第２軸の前記補正項を前記回転座標系上で算出する制御演算部と、
   前記基準電圧指令値と前記補正項とを用いて前記電圧指令値を算出する電圧指令値補正部とを有し、
   前記電流指令値生成部は、前記出力電流が前記制御上限値よりも大きいときには、前記制御上限値に対応する前記第１軸及び第２軸の出力電流を、前記第１軸及び第２軸の電流指令値に設定する一方で、前記出力電流が前記制御上限値よりも小さいときには、前記検出値が変換された前記第１軸及び第２軸の出力電流と同等に前記第１軸及び第２軸の電流指令値を設定し、
   前記制御演算部は、
   前記第１軸の前記電流偏差に比例ゲインを乗算して出力する第１の比例器と、
   前記第２軸の前記電流偏差に比例ゲインを乗算して出力する第２の比例器と、
   前記補正項を算出するための非干渉制御部とを含み、
   前記非干渉制御部は、
   前記第１軸の電流偏差の積分値に積分ゲインを乗算して出力する第１の積分器と、
   前記第２軸の電流偏差の積分値に積分ゲインを乗算して出力する第２の積分器とを含み、
   前記非干渉制御部は、前記第１の比例器の出力と前記第２の積分器の出力とを用いて前記第１軸の前記補正項を算出するとともに、前記第２の比例器の出力と前記第１の積分器の出力とを用いて前記第２軸の前記補正項を算出する様に構成され、
   前記電圧指令値補正部は、前記回転座標系上に変換された前記第１軸の前記基準電圧指令値と前記非干渉制御部による前記第１軸の補正項とを用いて前記第１軸の前記電圧指令値を算出するとともに、前記回転座標系上に変換された前記第２軸の前記基準電圧指令値と前記非干渉制御部による前記第２軸の補正項とを用いて前記第２軸の前記電圧指令値を算出する、電力変換装置。
2. 前記制御演算部において、前記出力電流が前記制御上限値よりも小さいときには、前記第１軸及び第２軸の電流偏差の各々の算出値はゼロである、請求項１記載の電力変換装置。
3. 前記非干渉制御部は、前記出力電流が前記制御上限値であるときに、前記第１の積分器の出力値、及び、前記第２の積分器の出力値の各々をゼロにクリアする積分リセット部を更に有する、請求項１又は２に記載の電力変換装置。
4. 前記電力変換器は、複数個配置され、
   前記複数個の電力変換器は、多重変圧器を介して前記電力系統に並列に接続され、
   前記制御装置は、前記補正項が反映された共通の前記電圧指令値に従って、前記複数個の電力変換器を並列に動作させる、請求項１～３のいずれか１項に記載の電力変換装置。
5. 直流電力源からの直流電力を交流電力に変換して電力系統に出力するための、スイッチング素子を含んで構成された電力変換器の制御装置であって、
   前記電力系統とは異なる周波数及び位相の交流電圧を出力する電圧源として前記電力変換器を動作させるための基準電圧指令値を生成する電圧制御部と、
   前記電力変換器からの出力電流の検出値に基づいて、前記出力電流を予め定められた制御上限値以下に抑制する電流抑制制御のための補正項を算出するとともに、前記電圧制御部による前記基準電圧指令値に対して前記補正項を反映することによって前記電力変換器の電圧指令値を生成する電流抑制制御部と、
   前記電圧指令値に従って前記電力変換器の前記スイッチング素子のオンオフを制御するスイッチング制御部とを備え、
   前記電流抑制制御部は、
   ２軸の回転座標系上での第１軸及び第２軸の電流指令値を生成する電流指令値生成部と、
   前記第１軸及び第２軸の電流指令値に対する、前記検出値が前記回転座標系上に変換された第１軸及び第２軸の出力電流のそれぞれの電流偏差を算出するとともに、算出された前記第１軸及び前記第２軸の前記電流偏差を補償するための前記第１軸及び前記第２軸の前記補正項を前記回転座標系上で算出する制御演算部と、
   前記基準電圧指令値と前記補正項とを用いて前記電圧指令値を算出する電圧指令値補正部とを含み、
   前記電流指令値生成部は、前記出力電流が前記制御上限値よりも大きいときには、前記制御上限値に対応する前記第１軸及び第２軸の出力電流を、前記第１軸及び第２軸の電流指令値に設定する一方で、前記出力電流が前記制御上限値よりも小さいときには、前記検出値が変換された前記第１軸及び第２軸の出力電流と同等に前記第１軸及び第２軸の電流指令値を設定し、
   前記制御演算部は、
   前記第１軸の前記電流偏差に比例ゲインを乗算して出力する第１の比例器と、
   前記第２軸の前記電流偏差に比例ゲインを乗算して出力する第２の比例器と、
   前記補正項を算出するための非干渉制御部とを含み、
   前記非干渉制御部は、
   前記第１軸の電流偏差の積分値に積分ゲインを乗算して出力する第１の積分器と、
   前記第２軸の電流偏差の積分値に積分ゲインを乗算して出力する第２の積分器とを含み、
   前記非干渉制御部は、前記第１の比例器の出力と前記第２の積分器の出力とを用いて前記第１軸の前記補正項を算出するとともに、前記第２の比例器の出力と前記第１の積分器の出力とを用いて前記第２軸の前記補正項を算出する様に構成され、
   前記電圧指令値補正部は、前記回転座標系上に変換された前記第１軸の前記基準電圧指令値と前記非干渉制御部による前記第１軸の補正項とを用いて前記第１軸の前記電圧指令値を算出するとともに、前記回転座標系上に変換された前記第２軸の基準電圧指令値と前記非干渉制御部による前記第２軸の補正項とを用いて前記第２軸の前記電圧指令値を算出する、制御装置。
6. 前記制御演算部において、前記出力電流が前記制御上限値よりも小さいときには、前記第１軸及び第２軸の電流偏差の各々の算出値はゼロである、請求項５記載の制御装置。
7. 前記非干渉制御部は、前記出力電流が前記制御上限値以下であるときに、前記第１の積分器の出力値、及び、前記第２の積分器の出力値の各々をゼロにクリアする積分リセット部を更に有する、請求項５又は６に記載の制御装置。

Images