JP7125535B2 - 磁気トンネル接合及びその製造方法 - Google Patents
磁気トンネル接合及びその製造方法 Download PDFInfo
- Publication number
- JP7125535B2 JP7125535B2 JP2021500283A JP2021500283A JP7125535B2 JP 7125535 B2 JP7125535 B2 JP 7125535B2 JP 2021500283 A JP2021500283 A JP 2021500283A JP 2021500283 A JP2021500283 A JP 2021500283A JP 7125535 B2 JP7125535 B2 JP 7125535B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- depositing
- substrate
- degrees celsius
- pinning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
- H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
- H01F41/30—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
- H01F41/302—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/32—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
- H10N50/85—Magnetic active materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/329—Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Thin Magnetic Films (AREA)
Description
[0018] 一実施形態では、デバイスを製造する方法が、磁気トンネル接合積層体を形成することを含む。磁気トンネル接合積層体を形成することは、物理的気相堆積(PVD)を介して、緩衝堆積温度にある基板上に緩衝層を堆積させること、PVDを介して、緩衝層上にシード層を堆積させることであって、シード層の堆積中に基板が摂氏200度から摂氏600度の範囲内のシード層堆積温度にある、シードを堆積させること、PVDを介して、緩衝層上に第1のピンニング層を堆積させることであって、第1のピンニング層の堆積中に基板が第1のピンニング層堆積温度にある、第1のピンニング層を堆積させること、PVDを介して、第1のピンニング層上に合成反フェリ磁性(SyF)結合層を堆積させることであって、SyF結合層の堆積中に基板がSyF結合層温度にある、SyF結合層を堆積させること、PVDを介して、基板が第2のピンニング層堆積温度にある間に、SyF結合層上に第2のピンニング層を堆積させること、基板温度を第2のピンニング層堆積温度から摂氏約-270度から摂氏約100度の範囲内にある構造ブロッキング層堆積温度まで下げること、及び、PVDを介して、基板が構造ブロッキング層堆積温度にある間に、第2のピンニング層上に構造ブロッキング層を堆積させることを含む。
[0021] 本開示の実施形態は、磁気トンネル接合(MTJ)積層体、並びにSTT MRAMメモリセル及びメモリに関する。ここで、MTJ積層体は、MTJ積層体が上部電極と下部電極との間に挟まれるように、上部電極及び下部電極を含む膜積層体内に組み込まれる。MTJ積層体をパターニングして、磁気抵抗ランダムアクセスメモリ(MRAM)内で使用される複数の個別メモリセルを形成することができる。MRAMセルの各MTJ積層体内には、2つの磁性層が存在し、一方の磁性層は固定された極性を有し、他方は、層の両端間に電圧を印加するか又はその磁性層に電流を印加することによって切り替えることができる極性を有する。MRAMの両端間の電気抵抗は、第1の磁性層と第2の磁性層との間の相対的な極性に基づいて変化する。第1の磁性層と第2の磁性層は、本明細書では、磁気基準層と磁気記憶層と称される。MTJ積層体から形成されたメモリセルは、セルの両端間に印加された電圧が存在するとき、又はセルを通過する電流が存在するときに動作する。十分な強度の電圧の印加に応じて、切り替え可能な磁性層の極性が変更され得る。加えて、セルの抵抗は、磁気記憶層の磁気極性を切り替えるために必要とされる閾値を下回る比較的低い電圧で、セルの両端間の電流対電圧の関係性を測定することによって特定され得る。
Claims (15)
- デバイスを製造する方法であって、
磁気トンネル接合積層体を形成することを含み、前記磁気トンネル接合積層体を形成することが、
PVDを介して、基板が緩衝層堆積温度にある間に、前記基板上に緩衝層を堆積させることと、
PVDを介して、前記緩衝層上にシード層を堆積させることであって、前記基板が、前記シード層の堆積中に摂氏200度から摂氏600度の範囲内のシード層堆積温度にある、シード層を堆積させることと、
PVDを介して、前記シード層上に第1のピンニング層を堆積させることであって、前記基板が、前記第1のピンニング層の堆積中に第1のピンニング層堆積温度にある、第1のピンニング層を堆積させることと、
PVDを介して、前記第1のピンニング層上に合成反フェリ磁性(SyF)結合層を堆積させることであって、前記基板が、前記SyF結合層の堆積中にSyF結合層堆積温度にある、SyF結合層を堆積させることと、
PVDを介して、前記基板が第2のピンニング層堆積温度にある間に、前記SyF結合層上に第2のピンニング層を堆積させることと、
PVDを介して、前記基板が構造ブロッキング層堆積温度にある間に、前記第2のピンニング層上に構造ブロッキング層を堆積させることと、
PVDを介して、前記構造ブロッキング層と接触するように磁気基準層を堆積させることと、
PVDを介して、前記磁気基準層と接触するようにトンネルバリア層を堆積させることと、
PVDを介して、前記トンネルバリア層と接触するように磁気記憶層を堆積させることと
を含み、
前記緩衝層堆積温度が、ほぼ室温であり、前記第1のピンニング層堆積温度が、前記シード層堆積温度以下であり、前記SyF結合層堆積温度が、前記第1のピンニング層堆積温度以下であり、前記第2のピンニング層堆積温度が、前記第1のピンニング層堆積温度以下である、方法。 - デバイスを製造する方法であって、
磁気トンネル接合積層体を形成することを含み、前記磁気トンネル接合積層体を形成することが、
PVDを介して、基板上に配置された緩衝層上にシード層を堆積させることであって、前記基板が、前記シード層の堆積中に摂氏200度から摂氏600度の範囲内のシード層堆積温度にある、シード層を堆積させることと、
PVDを介して、前記シード層上に第1のピンニング層を堆積させることであって、前記基板が、前記第1のピンニング層の堆積中に第1のピンニング層堆積温度にある、第1のピンニング層を堆積させることと、
PVDを介して、前記第1のピンニング層上に合成反フェリ磁性(SyF)結合層を堆積させることであって、前記基板が、前記SyF結合層の堆積中にSyF結合層堆積温度にある、SyF結合層を堆積させることと、
PVDを介して、前記基板が第2のピンニング層堆積温度にある間に、前記SyF結合層上に第2のピンニング層を堆積させることと、
前記基板の温度を、前記第2のピンニング層堆積温度から、摂氏約-270度から摂氏約100度の範囲内にある構造ブロッキング層堆積温度まで下げることと、
PVDを介して、前記基板が前記構造ブロッキング層堆積温度にある間に、前記第2のピンニング層上に構造ブロッキング層を堆積させることと、
PVDを介して、前記構造ブロッキング層と接触するように磁気基準層を堆積させることと、
PVDを介して、前記磁気基準層と接触するようにトンネルバリア層を堆積させることと、
PVDを介して、前記トンネルバリア層と接触するように磁気記憶層を堆積させることとを含む、方法。 - 前記トンネルバリア層を堆積させることが、
前記基板が第1のトンネルバリア層堆積温度にある間に、前記トンネルバリア層の第1の部分を堆積させること、
前記基板の温度を、摂氏約300度から摂氏約600度の範囲内にある第2のトンネルバリア層堆積温度まで上げること、
前記トンネルバリア層の第2の部分を堆積させることであって、前記第1の部分が、前記トンネルバリア層の全体的な厚さの10%から90%を占める、第2の部分を堆積させること、及び
前記トンネルバリア層の前記第2の部分を堆積させた後で、前記基板の前記温度を、摂氏約-270度から摂氏約100度の範囲内にある堆積後温度まで下げることを含む、請求項1または2に記載の方法。 - デバイスを製造する方法であって、
磁気トンネル接合積層体を形成することを含み、前記磁気トンネル接合積層体を形成することが、
PVDを介して、基板上に配置された緩衝層上にシード層を堆積させることであって、前記基板が、前記シード層の堆積中に摂氏200度から摂氏600度の範囲内のシード層堆積温度にある、シード層を堆積させることと、
PVDを介して、前記シード層上に第1のピンニング層を堆積させることであって、前記基板が、前記第1のピンニング層の堆積中に第1のピンニング層堆積温度にある、第1のピンニング層を堆積させることと、
PVDを介して、前記第1のピンニング層上に合成反フェリ磁性(SyF)結合層を堆積させることであって、前記基板が、前記SyF結合層の堆積中にSyF結合層堆積温度にある、SyF結合層を堆積させることと、
PVDを介して、前記基板が第2のピンニング層堆積温度にある間に、前記SyF結合層上に第2のピンニング層を堆積させることと、
PVDを介して、前記基板が構造ブロッキング層堆積温度にある間に、前記第2のピンニング層上に構造ブロッキング層を堆積させることと、
PVDを介して、前記構造ブロッキング層と接触するように磁気基準層を堆積させることと、
PVDを介して、前記磁気基準層と接触するようにトンネルバリア層を堆積させることと、
PVDを介して、前記トンネルバリア層と接触するように磁気記憶層を堆積させることと、
前記磁気記憶層を形成した後で、前記基板の温度を、摂氏約300度から摂氏約600度の範囲内まで上げることと、
前記基板の温度を、摂氏約-270度から摂氏約100度の範囲内にあるキャッピング層堆積温度まで下げることと、
前記磁気記憶層上にキャッピング層の第1の中間層を堆積させることと、
前記第1の中間層上に前記キャッピング層の第2の中間層を堆積させることと、
前記第2の中間層上にハードマスク層を堆積させることと
を含み、
前記トンネルバリア層を堆積させることが、
前記基板が第1のトンネルバリア層堆積温度にある間に、前記トンネルバリア層の第1の部分を堆積させること、
前記基板の温度を、摂氏約300度から摂氏約600度の範囲内にある第2のトンネルバリア層堆積温度まで上げること、
前記トンネルバリア層の第2の部分を堆積させることであって、前記第1の部分が、前記トンネルバリア層の全体的な厚さの10%から90%を占める、第2の部分を堆積させること、及び
前記トンネルバリア層の前記第2の部分を堆積させた後で、前記基板の前記温度を、摂氏約-270度から摂氏約100度の範囲内にある堆積後温度まで下げることを含む、方法。 - 指示命令を含むコンピュータ可読媒体であって、前記指示命令が、計算システムに、
基板上に形成された緩衝層上にシード層を堆積させること、
前記シード層上に第1のピンニング層を堆積させること、
前記第1のピンニング層上に合成反フェリ磁性(SyF)結合層を堆積させること、
前記SyF結合層上に第2のピンニング層を堆積させること、
前記第2のピンニング層上に構造ブロッキング層を堆積させること、
磁気基準層の堆積前に、前記基板の温度を、摂氏約-270度から摂氏約100度の範囲内にある磁気基準層堆積温度まで冷却すること、
前記構造ブロッキング層上に前記磁気基準層を堆積させること、
基板が第1のトンネルバリア層堆積温度にある間に、前記磁気基準層上にトンネルバリア層の第1の部分を堆積させること、
前記基板の温度を、摂氏約300度から摂氏約600度の範囲内にある第2のトンネルバリア層堆積温度まで上げること、
前記第1の部分上に前記トンネルバリア層の第2の部分を堆積させることであって、前記第1の部分が、前記トンネルバリア層の全体的な厚さの10%から90%を占める、第2の部分を堆積させること、
前記基板の前記温度を、摂氏約-270から摂氏約100度の範囲内にある磁気記憶層堆積温度まで下げること、
前記基板が前記磁気記憶層堆積温度にある間に、前記トンネルバリア層上に磁気記憶層を堆積させること、
前記磁気記憶層の堆積後に、前記基板の前記温度を摂氏約300から摂氏約600度の範囲内まで上げること、
続いて、前記基板の前記温度を、摂氏約-270度から摂氏約100度の範囲内にあるキャッピング層堆積温度まで下げること、
前記基板が前記キャッピング層堆積温度にある間に、前記磁気記憶層上にキャッピング層の第1の中間層を堆積させることであって、前記磁気記憶層が第1の結晶構造を含み、前記第1の中間層が第2の結晶構造を含み、前記第1の結晶構造と前記第2の結晶構造が異なる、第1の中間層を堆積させること、
前記基板が前記キャッピング層堆積温度にある間に、前記第1の中間層上に前記キャッピング層の第2の中間層を堆積させること、及び
前記キャッピング層の前記第2の中間層上にハードマスク層を堆積させること、を実行させるように構成されている、コンピュータ可読媒体。 - 指示命令を含むコンピュータ可読媒体であって、前記指示命令が、計算システムに、
基板上に形成された緩衝層上にシード層を堆積させること、
前記シード層上に第1のピンニング層を堆積させること、
前記第1のピンニング層上に合成反フェリ磁性(SyF)結合層を堆積させること、
前記SyF結合層上に第2のピンニング層を堆積させること、
前記第2のピンニング層上に構造ブロッキング層を堆積させること、
前記構造ブロッキング層上に磁気基準層を堆積させること、
基板が第1のトンネルバリア層堆積温度にある間に、前記磁気基準層上にトンネルバリア層の第1の部分を堆積させること、
前記基板の温度を、摂氏約300度から摂氏約600度の範囲内にある第2のトンネルバリア層堆積温度まで上げること、
前記第1の部分上に前記トンネルバリア層の第2の部分を堆積させることであって、前記第1の部分が、前記トンネルバリア層の全体的な厚さの10%から90%を占める、第2の部分を堆積させること、
前記基板の前記温度を、摂氏約-270から摂氏約100度の範囲内にある磁気記憶層堆積温度まで下げること、
前記基板が前記磁気記憶層堆積温度にある間に、前記トンネルバリア層上に磁気記憶層を堆積させること、
前記基板が摂氏約300度から摂氏約600度の範囲内のキャッピング層堆積温度にある間に、前記磁気記憶層上にキャッピング層の第1の中間層を堆積させることであって、前記磁気記憶層が第1の結晶構造を含み、前記第1の中間層が同じ結晶構造を含む、第1の中間層を堆積させること、及び
前記基板が前記キャッピング層堆積温度にある間に、前記第1の中間層上に前記キャッピング層の第2の中間層を堆積させること、を実行させるように構成されている、コンピュータ可読媒体。 - 磁気トンネル接合積層体を製造する方法であって、
基板上に緩衝層を堆積させること、
前記緩衝層上にシード層を堆積させることであって、前記シード層を堆積させる前又は前記シード層を堆積させた後のうちの少なくとも一方で、前記基板が摂氏約300度から摂氏約600度の範囲内の温度にある、シード層を堆積させること、
前記シード層上に第1のピンニング層を堆積させること、
前記第1のピンニング層上にSyF結合層を堆積させること、
前記SyF結合層上に第2のピンニング層を堆積させること、
前記第2のピンニング層上に構造ブロッキング層を堆積させること、
前記構造ブロッキング層上に磁気基準層を堆積させること、
前記磁気基準層上にトンネルバリア層を堆積させること、
前記トンネルバリア層を堆積させた後で、摂氏約-270度から摂氏約20度の範囲内であるように前記基板の温度を確立すること、
前記トンネルバリア層上に磁気記憶層を堆積させること、
前記磁気記憶層を堆積させた後で、摂氏約300度から摂氏約600度の範囲内であるように前記基板の温度を確立すること、
続いて、前記基板の前記温度を、摂氏約-270度から摂氏約100度の範囲内まで下げること、
前記磁気記憶層上にキャッピング層の第1の中間層を堆積させること、
前記第1の中間層上に前記キャッピング層の第2の中間層を堆積させること、及び
前記キャッピング層の前記第2の中間層上にハードマスク層を堆積させること
を含む、方法。 - 前記第1の中間層の前記堆積中に、前記基板が、摂氏約-270度から摂氏約100度の範囲内のキャッピング層堆積温度にある、請求項7に記載の方法。
- 前記基板が前記キャッピング層堆積温度にある間に、前記第1の中間層上に前記キャッピング層の前記第2の中間層が堆積される、請求項8に記載の方法。
- 前記磁気記憶層が第1の結晶構造を含み、前記第1の中間層が第2の結晶構造を含み、前記第1の結晶構造と前記第2の結晶構造が異なる、請求項7に記載の方法。
- 前記構造ブロッキング層、前記磁気基準層、前記トンネルバリア層、及び前記磁気記憶層が、それぞれ、体心立法(bcc)結晶構造を有し、前記第2のピンニング層及び前記SyF結合層が、それぞれ、面心立法(fcc)結晶構造を有する、請求項7から10のいずれか一項に記載の方法。
- 前記第1のピンニング層が、少なくとも1つの二重層と上層とを含み、前記第1のピンニング層の前記少なくとも1つの二重層が、1Åから8Åの厚さを有するコバルト(Co)の中間層、及び1Åから8Åの厚さを有するプラチナ(Pt)又はニッケル(Ni)の中間層を含み、
前記第2のピンニング層が、二重層又は上層のうちの少なくとも一方を含み、前記第2のピンニング層の前記二重層が、1Åから8Åの厚さを有するコバルト(Co)の中間層、及び1Åから8Åの厚さを有するプラチナ(Pt)又はニッケル(Ni)の中間層を含み、
前記構造ブロッキング層が、タンタル(Ta)、モリブデン(Mo)、タングステン(W)、又はそれらの組み合わせを含む、請求項7から10のいずれか一項に記載の方法。 - 磁気トンネル接合積層体を製造する方法であって、
構造ブロッキング層上に磁気基準層を堆積させることであって、基板上に前記構造ブロッキング層が形成される、磁気基準層を堆積させること、
前記磁気基準層上にトンネルバリア層を堆積させること、
前記トンネルバリア層を堆積させた後で、摂氏約-270度から摂氏約20度の範囲内であるように前記基板の温度を確立すること、
前記トンネルバリア層上に磁気記憶層を堆積させること、
前記磁気記憶層を堆積させた後で、摂氏約300度から摂氏約600度の範囲内であるように前記基板の温度を確立すること、
続いて、前記基板の前記温度を、摂氏約-270度から摂氏約100度の範囲内まで下げること、
前記磁気記憶層上にキャッピング層の第1の中間層を堆積させること、
前記第1の中間層上に前記キャッピング層の第2の中間層を堆積させること、及び
前記キャッピング層の前記第2の中間層上にハードマスク層を堆積させること
を含む、方法。 - 前記磁気基準層を堆積させる前に、前記基板上に緩衝層を堆積させることと、
前記緩衝層上にシード層を堆積させることであって、前記シード層を堆積させる前又は前記シード層を堆積させた後のうちの少なくとも一方で、前記基板が摂氏約300度から摂氏約600度の範囲内の温度にある、シード層を堆積させることと、
前記シード層上に第1のピンニング層を堆積させることと、
前記第1のピンニング層上にSyF結合層を堆積させることと、
前記SyF結合層上に第2のピンニング層を堆積させることと、
前記第2のピンニング層上に前記構造ブロッキング層を堆積させることとを更に含む、請求項13に記載の方法。 - 前記トンネルバリア層を堆積させることが、
前記基板が第1のトンネルバリア層堆積温度にある間に、前記トンネルバリア層の第1の部分を堆積させること、
前記基板の温度を、摂氏約300度から摂氏約600度の範囲内にある第2のトンネルバリア層堆積温度まで上げること、及び
前記トンネルバリア層の第2の部分を堆積させることであって、前記第1の部分が、前記トンネルバリア層の全体的な厚さの10%から90%を占める、第2の部分を堆積させることを含む、請求項13に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/029,844 | 2018-07-09 | ||
US16/029,844 US10468592B1 (en) | 2018-07-09 | 2018-07-09 | Magnetic tunnel junctions and methods of fabrication thereof |
PCT/US2019/035457 WO2020013930A1 (en) | 2018-07-09 | 2019-06-04 | Magnetic tunnel junctions and methods of fabrication thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021532571A JP2021532571A (ja) | 2021-11-25 |
JP7125535B2 true JP7125535B2 (ja) | 2022-08-24 |
Family
ID=68391782
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021500283A Active JP7125535B2 (ja) | 2018-07-09 | 2019-06-04 | 磁気トンネル接合及びその製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US10468592B1 (ja) |
JP (1) | JP7125535B2 (ja) |
KR (1) | KR102445327B1 (ja) |
CN (1) | CN112335064A (ja) |
TW (1) | TWI750479B (ja) |
WO (1) | WO2020013930A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10957849B2 (en) * | 2018-05-24 | 2021-03-23 | Applied Materials, Inc. | Magnetic tunnel junctions with coupling-pinning layer lattice matching |
US10910557B2 (en) * | 2018-09-14 | 2021-02-02 | Applied Materials, Inc. | Apparatus and methods of fabricating a magneto-resistive random access memory (MRAM) device |
US10784310B2 (en) * | 2018-11-08 | 2020-09-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cooling for PMA (perpendicular magnetic anisotropy) enhancement of STT-MRAM (spin torque transfer-magnetic random access memory) devices |
EP3739640B1 (en) * | 2019-05-13 | 2022-08-24 | IMEC vzw | A layer stack for a magnetic tunnel junction device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015198523A1 (ja) | 2014-06-24 | 2015-12-30 | 富士電機株式会社 | 磁性薄膜および磁性薄膜を含む応用デバイス |
WO2016125200A1 (ja) | 2015-02-02 | 2016-08-11 | キヤノンアネルバ株式会社 | 垂直磁化型mtj素子の製造方法 |
WO2017134697A1 (ja) | 2016-02-01 | 2017-08-10 | キヤノンアネルバ株式会社 | 磁気抵抗効果素子の製造方法 |
CN108232003A (zh) | 2016-12-21 | 2018-06-29 | 上海磁宇信息科技有限公司 | 一种垂直型磁电阻元件及其制造方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6958927B1 (en) * | 2002-10-09 | 2005-10-25 | Grandis Inc. | Magnetic element utilizing spin-transfer and half-metals and an MRAM device using the magnetic element |
WO2006022183A1 (ja) * | 2004-08-27 | 2006-03-02 | Japan Science And Technology Agency | 磁気抵抗素子及びその製造方法 |
US7598579B2 (en) | 2007-01-30 | 2009-10-06 | Magic Technologies, Inc. | Magnetic tunnel junction (MTJ) to reduce spin transfer magnetization switching current |
KR101746615B1 (ko) * | 2010-07-22 | 2017-06-14 | 삼성전자 주식회사 | 자기 메모리 소자 및 이를 포함하는 메모리 카드 및 시스템 |
US9028910B2 (en) | 2010-12-10 | 2015-05-12 | Avalanche Technology, Inc. | MTJ manufacturing method utilizing in-situ annealing and etch back |
US20130064971A1 (en) * | 2011-09-13 | 2013-03-14 | Matthew J. Carey | Method for making a current-perpendicular-to-the-plane (cpp) magnetoresistive (mr) sensor with an antiparallel free (apf) structure formed of an alloy requiring post-deposition high temperature annealing |
US9093639B2 (en) | 2012-02-21 | 2015-07-28 | Western Digital (Fremont), Llc | Methods for manufacturing a magnetoresistive structure utilizing heating and cooling |
KR101446338B1 (ko) * | 2012-07-17 | 2014-10-01 | 삼성전자주식회사 | 자기 소자 및 그 제조 방법 |
JP6251130B2 (ja) * | 2013-06-17 | 2017-12-20 | アイメックImec | 磁気メモリ素子 |
US9564582B2 (en) | 2014-03-07 | 2017-02-07 | Applied Materials, Inc. | Method of forming magnetic tunneling junctions |
KR101537715B1 (ko) | 2014-04-18 | 2015-07-21 | 한양대학교 산학협력단 | 메모리 소자 |
KR102277490B1 (ko) | 2014-07-18 | 2021-07-14 | 삼성전자주식회사 | 자기 기억 소자 및 그의 형성 방법 |
US9768377B2 (en) * | 2014-12-02 | 2017-09-19 | Micron Technology, Inc. | Magnetic cell structures, and methods of fabrication |
US9634237B2 (en) * | 2014-12-23 | 2017-04-25 | Qualcomm Incorporated | Ultrathin perpendicular pinned layer structure for magnetic tunneling junction devices |
US20160351799A1 (en) | 2015-05-30 | 2016-12-01 | Applied Materials, Inc. | Hard mask for patterning magnetic tunnel junctions |
US11245069B2 (en) | 2015-07-14 | 2022-02-08 | Applied Materials, Inc. | Methods for forming structures with desired crystallinity for MRAM applications |
KR102567975B1 (ko) * | 2016-07-12 | 2023-08-17 | 삼성전자주식회사 | 자기 소자 |
-
2018
- 2018-07-09 US US16/029,844 patent/US10468592B1/en active Active
-
2019
- 2019-06-04 JP JP2021500283A patent/JP7125535B2/ja active Active
- 2019-06-04 WO PCT/US2019/035457 patent/WO2020013930A1/en active Application Filing
- 2019-06-04 CN CN201980040112.0A patent/CN112335064A/zh active Pending
- 2019-06-04 KR KR1020217003998A patent/KR102445327B1/ko active IP Right Grant
- 2019-06-06 TW TW108119625A patent/TWI750479B/zh active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015198523A1 (ja) | 2014-06-24 | 2015-12-30 | 富士電機株式会社 | 磁性薄膜および磁性薄膜を含む応用デバイス |
JP2016009753A (ja) | 2014-06-24 | 2016-01-18 | 富士電機株式会社 | 磁性薄膜および磁性薄膜を含む応用デバイス |
US20160372657A1 (en) | 2014-06-24 | 2016-12-22 | Fuji Electric Co., Ltd. | Magnetic thin film and application device including magnetic thin film |
WO2016125200A1 (ja) | 2015-02-02 | 2016-08-11 | キヤノンアネルバ株式会社 | 垂直磁化型mtj素子の製造方法 |
US20170317274A1 (en) | 2015-02-02 | 2017-11-02 | Canon Anelva Corporation | Method of manufacturing perpendicular mtj device |
WO2017134697A1 (ja) | 2016-02-01 | 2017-08-10 | キヤノンアネルバ株式会社 | 磁気抵抗効果素子の製造方法 |
US20180331280A1 (en) | 2016-02-01 | 2018-11-15 | Canon Anelva Corporation | Manufacturing method of magneto-resistive effect device |
CN108232003A (zh) | 2016-12-21 | 2018-06-29 | 上海磁宇信息科技有限公司 | 一种垂直型磁电阻元件及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2020013930A1 (en) | 2020-01-16 |
CN112335064A (zh) | 2021-02-05 |
US10468592B1 (en) | 2019-11-05 |
KR102445327B1 (ko) | 2022-09-21 |
TW202017213A (zh) | 2020-05-01 |
TWI750479B (zh) | 2021-12-21 |
JP2021532571A (ja) | 2021-11-25 |
KR20210019122A (ko) | 2021-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7125535B2 (ja) | 磁気トンネル接合及びその製造方法 | |
TWI821274B (zh) | 磁性穿隧接合結構及其製造方法 | |
US9935261B1 (en) | Dielectric encapsulation layer for magnetic tunnel junction (MTJ) devices using radio frequency (RF) sputtering | |
JP7100150B2 (ja) | 調整可能な大きい垂直磁気異方性を有する磁気トンネル接合 | |
KR102649026B1 (ko) | 결합-피닝 층 격자 정합을 갖는 자기 터널 접합들 | |
TW202105385A (zh) | 用於磁性隧道接面應用的頂緩衝層 | |
US10038138B1 (en) | High temperature volatilization of sidewall materials from patterned magnetic tunnel junctions | |
JP7507693B2 (ja) | 磁気トンネル接合構造及びその製造方法 | |
US11522126B2 (en) | Magnetic tunnel junctions with protection layers | |
US10910557B2 (en) | Apparatus and methods of fabricating a magneto-resistive random access memory (MRAM) device | |
CN112652709A (zh) | 磁性隧道结的种子层形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210310 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210310 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220310 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220315 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220530 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220719 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220812 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7125535 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |