JP2021532571A - 磁気トンネル接合及びその製造方法 - Google Patents

磁気トンネル接合及びその製造方法 Download PDF

Info

Publication number
JP2021532571A
JP2021532571A JP2021500283A JP2021500283A JP2021532571A JP 2021532571 A JP2021532571 A JP 2021532571A JP 2021500283 A JP2021500283 A JP 2021500283A JP 2021500283 A JP2021500283 A JP 2021500283A JP 2021532571 A JP2021532571 A JP 2021532571A
Authority
JP
Japan
Prior art keywords
layer
substrate
degrees celsius
temperature
depositing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021500283A
Other languages
English (en)
Other versions
JP7125535B2 (ja
Inventor
リン シュエ，
チー ホン チン，
シャオトン ワン，
ロンジュン ワン，
マヘンドラ パカラ，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2021532571A publication Critical patent/JP2021532571A/ja
Application granted granted Critical
Publication of JP7125535B2 publication Critical patent/JP7125535B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/30—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
    • H01F41/302—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/32—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/329—Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Thin Magnetic Films (AREA)

Abstract

本開示の実施形態は、磁気トンネル接合積層体の製造向けのシステム及び方法のためのものである。本製造は、（１）シード層を堆積させる前に、基板上に緩衝層を堆積させた後で基板を加熱すること、（２）構造ブロッキング層を堆積させる前に、第２のピンニング層を堆積させた後で基板を冷却すること、（３）トンネルバリア層の堆積中に基板を加熱し、次いで、トンネルバリア層の堆積が完了した後で、基板を冷却すること、（４）トンネルバリア層上に磁気記憶層を堆積させた後で、基板を加熱すること、及び（５）キャッピング層の第１の中間層を堆積させる前に、磁気記憶層を堆積させた後で基板を冷却すること、のうちの１以上を含む方法を介して行うことができる。【選択図】図１Ａ

Description

[0001] 本開示の実施形態は、広くは、磁気ランダムアクセスメモリ（MRAM）用途向けの磁気トンネル接合構造を製造することに関する。
[0002] スピントランスファートルク磁気ランダムアクセスメモリ、すなわちSTT-MRAMは、そのメモリセルに磁気トンネル接合構造を採用し、２つの強磁性層が、薄い絶縁層又は「誘電体」層によって互いから離間されている。磁性層の一方は、固定された磁気極性を有し、他方は、自由層と称されてよく、２つの状態の間で選択的に変更可能な磁気極性を有する。磁性層が、垂直磁気異方性を有する場合、変更可能な極性層の極性は、磁気トンネル接合構造すなわち「MTJ」構造を含む膜層の積層体の深さ方向において、固定された極性層と同じ極性を有するか、又は固定された極性層とは逆の極性を有するかの間で切り替えることができる。MTJの両端間の電気抵抗は、固定された極性層に対して変更可能な極性層の極性の関数である。２つの層の極性が、MTJの深さ方向において同じである場合、MTJの両端間の電気抵抗は低く、MTJの深さ方向において互いに逆であるときに、MTJの両端間の電気抵抗は高くなる。したがって、セルの両端間の電気抵抗は、０又は１の値を示すために使用することができ、したがって、例えば、低抵抗状態を０のデータ値を有するものとして使用し、高抵抗状態を１のデータ値として使用することによって、データ値を記憶することができる。
[0003] MTJ積層体を形成するために、第１のピンニング層及び第２のピンニング層、並びに第１のピンニング層と第２のピンニング層との間にある合成反フェリ磁性（SyF）結合層を含む、膜層積層体が製造される。第１のピンニング層と第２のピンニング層のモーメントは、層間交換結合効果によりSyF結合層を介して結合されている。ある厚さを有するSyF結合層は、第１のピンニング層と第２のピンニング層の磁気モーメントの逆平行（anti-parallel）位置合わせを維持する。第１のピンニング層は、典型的には、自由層から離れるほど、より大きな磁気モーメントを有し、これは、積層体の残りの部分からの自由層への双極子場を最小化する助けとなり得る。
[0004] MTJが、非磁性層によって分離された２つ以上の強磁性層を含む合成反フェリ磁性（SyF）層を採用する場合、SyF結合は、その高温処理、例えば、摂氏約４００度以上の温度での処理の後に失われ得る。
[0005] したがって、処理温度に耐え得る改善されたMTJ積層体が、依然として必要とされている。
[0006] 本開示の上述の特徴を詳細に理解することができるように、上記で簡単に要約された本開示のより具体的な説明は、実施形態を参照することによって得られる。そのうちの幾つかの実施形態は添付の図面で例示されている。しかし、添付図面は例示的な実施形態のみを示すものであり、したがって、本開示の範囲を限定すると見なすべきではなく、その他の等しく有効な実施形態も許容され得ることに留意されたい。
[0007] 本開示の実施形態に従って製造される例示的な磁気トンネル接合（MTJ）積層体の概略図である。 [0008] 本開示の実施形態による、磁気トンネル接合（MTJ）積層体を含むメモリデバイスを製造する方法のフロー図である。 [0009] 本開示の実施形態による、MTJ積層体の緩衝層の拡大図である。 [0010] 本開示の実施形態による、MTJ積層体の第１のピンニング層の拡大図である。 [0011] 本開示の実施形態による、MTJ積層体の第２のピンニング層の拡大図である。 [0012] 本開示の実施形態による、MTJ積層体の例示的なトンネルバリア層の拡大図である。 [0013] 本開示の実施形態による、MTJ積層体の例示的な磁気記憶層の拡大図である。 [0014] 本開示の一実施形態による、例示的なキャッピング層１２２の拡大図である。 [0015] 本開示の実施形態による、MTJ積層体を製造するように構成された物理的気相堆積（PVD）チャンバの概略図である。 [0016] 本開示の実施形態による、PVDチャンバ内で使用される例示的なターゲットカートリッジである。
[0017] 理解し易くするために、可能な場合には、図面に共通する同一の要素を指し示すのに同一の参照番号が使用されている。一実施形態の要素及び特徴は、更なる記述がなくとも、他の実施形態に有益に組み込まれ得ると考えられている。
発明の概要
[0018] 一実施形態では、デバイスを製造する方法が、磁気トンネル接合積層体を形成することを含む。磁気トンネル接合積層体を形成することは、物理的気相堆積（PVD）を介して、緩衝堆積温度にある基板上に緩衝層を堆積させること、PVDを介して、緩衝層上にシード層を堆積させることであって、シード層の堆積中に基板が摂氏２００度から摂氏６００度の範囲内のシード層堆積温度にある、シードを堆積させること、PVDを介して、緩衝層上に第１のピンニング層を堆積させることであって、第１のピンニング層の堆積中に基板が第１のピンニング層堆積温度にある、第１のピンニング層を堆積させること、PVDを介して、第１のピンニング層上に合成反フェリ磁性（SyF）結合層を堆積させることであって、SyF結合層の堆積中に基板がSyF結合層温度にある、SyF結合層を堆積させること、PVDを介して、基板が第２のピンニング層堆積温度にある間に、SyF結合層上に第２のピンニング層を堆積させること、基板温度を第２のピンニング層堆積温度から摂氏約−２７０度から摂氏約１００度の範囲内にある構造ブロッキング層堆積温度まで下げること、及び、PVDを介して、基板が構造ブロッキング層堆積温度にある間に、第２のピンニング層上に構造ブロッキング層を堆積させることを含む。
[0019] 一実施形態では、コンピュータ可読媒体に含まれた指示命令が、計算システムに、緩衝層上にシード層を堆積させることであって、シード層の堆積中に基板が摂氏２００度から摂氏６００度の範囲内のシード層堆積温度にある、シード層を堆積させること、基板が第１のピンニング層堆積温度にある間に、緩衝層上に第１のピンニング層を堆積させること、基板が合成反フェリ磁性（SyF）結合層堆積温度にある間に、第１のピンニング層上にSyF結合層を堆積させること、SyF結合層上に第２のピンニング層を堆積させること、基板温度を第２のピンニング層堆積温度から摂氏約−２７０度から摂氏約１００度の範囲内にある構造ブロッキング層堆積温度まで下げること、及び、続いて、基板が構造ブロッキング層堆積温度にある間に、第２のピンニング層上に構造ブロッキング層を堆積させることを、実行させるように構成されている。
[0020] 一実施形態では、磁気トンネル接合を製造する方法が、物理的気相堆積（PVD）を介して、基板上のSyF結合層上に第２のピンニング層を堆積させることであって、第２のピンニング層を堆積させた後で、基板が摂氏約−２７０度から摂氏約１００度の範囲内の第２のピンニング層堆積温度にある、第２のピンニング層を堆積させること、PVDを介して、基板が摂氏約−２７０度から摂氏約１００度の範囲内の構造ブロッキング層堆積温度にある間に、第２のピンニング層上に構造ブロッキング層を堆積させること、及び、PVDを介して、磁気基準層の堆積中に基板が摂氏約−２７０度から摂氏約１００度の範囲内の磁気基準層堆積温度にある間に、構造ブロッキング層上に磁気基準層を堆積させることを含む。本実施形態では、該方法が、PVDを介して、磁気基準層上にトンネルバリア層を堆積させることを更に含む。磁気基準層上にトンネルバリア層を堆積させることは、基板が第１のトンネルバリア堆積温度にある間に、トンネルバリア層の第１の部分を堆積させること、基板温度を摂氏約３００度から摂氏約６００度の範囲内の第２のトンネルバリア層堆積温度まで上げること、及び、トンネルバリア層の第２の部分を堆積させることによって行われる。その場合、第１の部分は、トンネルバリア層の全体的な厚さの１０％から９０％を占める。
詳細な説明
[0021] 本開示の実施形態は、磁気トンネル接合（MTJ）積層体、並びにSTT MRAMメモリセル及びメモリに関する。ここで、MTJ積層体は、MTJ積層体が上部電極と下部電極との間に挟まれるように、上部電極及び下部電極を含む膜積層体内に組み込まれる。MTJ積層体をパターニングして、磁気抵抗ランダムアクセスメモリ（MRAM）内で使用される複数の個別メモリセルを形成することができる。MRAMセルの各MTJ積層体内には、２つの磁性層が存在し、一方の磁性層は固定された極性を有し、他方は、層の両端間に電圧を印加するか又はその磁性層に電流を印加することによって切り替えることができる極性を有する。MRAMの両端間の電気抵抗は、第１の磁性層と第２の磁性層との間の相対的な極性に基づいて変化する。第１の磁性層と第２の磁性層は、本明細書では、磁気基準層と磁気記憶層と称される。MTJ積層体から形成されたメモリセルは、セルの両端間に印加された電圧が存在するとき、又はセルを通過する電流が存在するときに動作する。十分な強度の電圧の印加に応じて、切り替え可能な磁性層の極性が変更され得る。加えて、セルの抵抗は、磁気記憶層の磁気極性を切り替えるために必要とされる閾値を下回る比較的低い電圧で、セルの両端間の電流対電圧の関係性を測定することによって特定され得る。
[0022] 本明細書で説明されるMTJ積層体は、基板上に薄膜層を堆積させ、究極的にはそれらの堆積した膜層をパターニングし、エッチングするために、堆積チャンバを含む複数のチャンバを使用して形成される。本明細書で説明されるMTJ積層体を形成するために使用される堆積チャンバは、物理的気相堆積（PVD）チャンバを含む。従来のMTJ積層体製造では、基板の温度が、約室温（摂氏２０度〜摂氏２５度）から摂氏約３５０度未満であり、MTJ積層体の層の堆積の間で及びその間に変更されない場合がある。対照的に、本明細書で説明されるシステム及び方法を使用して、MTJは、MTJ積層体の様々な層の堆積の間で及びその間に、基板の温度が上昇、下降、又は保持される一連の堆積動作において製造される。MTJ積層体製造中の温度の変動は、各層の所望の格子（結晶性の）構造の形成を改善及び促進し、層間の格子整合を改善する。本開示の実施形態に従って製造されたMTJ積層体は、摂氏約４００度での約３時間のアニーリング動作を含んで、製造後に処理され、アニーリング後のロバストな磁気特性と電気特性の両方、並びに層間の粗さの低減を示す。
[0023] MTJ積層体の形成中に使用される本明細書で説明される堆積温度は、基板支持体を加熱若しくは冷却することによって、又は放射加熱ランプを使用することによって、或いは５３２nmレーザー若しくは８１０nmレーザーなどのレーザーを介して基板を加熱することによって実現することができる。基板の温度制御は、格子構造の改善された制御をもたらし、したがって、層間の格子整合を改善することができ、それによって、摂氏４００度のオーダーの後続の高温処理に耐えることができる、よりロバスト（robust）なMTJ積層体を生成する。堆積の前、最中、又は後に基板を加熱すると、下層の格子テクスチャ（texture）に沿った堆積材料層の成長が促進される。層堆積の間に温度を保持することによって、下層の格子構造と同じである上層の格子構造の形成を容易にすることもできる。逆に、層堆積の前、最中、又は後に基板を冷却することは、堆積された層が下層の格子構造を形成することを妨げ、堆積された層の格子構造を維持する。
[0024] 一実施形態では、MTJ積層体基板が、（１）シード層が堆積される前に、基板上に緩衝層が堆積された後で加熱され、（２）構造ブロッキング層が堆積される前に、第２のピンニング層が堆積された後で冷却され、（３）トンネルバリア層の堆積中に加熱され、次いで、トンネルバリア層の堆積が完了した後で冷却され、（４）トンネルバリア層上に磁気記憶層が堆積された後で加熱され、（５）キャッピング層の第１の中間層の意図された格子構造に応じて、第１の中間層が堆積される前に、磁気記憶層が堆積された後で冷却される、うちの１以上であってよい。
[0025] 一実施例では、第１の層が、面心立方（fcc）結晶構造を有し、第２の層が、fcc構造を有するように第１の層の上に堆積されるときに、基板は、第１の層（又は層の第１の中間層）の堆積中又は堆積後に加熱されてよく、第２の層がfcc構造を形成するように、第２の層（又は層の第２の中間層）の堆積中、上昇した温度が維持されてよい。逆に、第１の層がfccの結晶構造を有し、第２の層が体心立方（bcc）構造を有するように第１の層の上に堆積される場合、基板は、第１の層の堆積中又は堆積後に冷却されてよい。第２の層が、bcc構造を形成し、下層のfcc構造を採用しないように、第２の層の堆積中に低温が維持されてよい。
[0026] MTJ積層体を形成するために使用される、本明細書で説明されるPVD動作では、チャンバが減圧状態に維持されている間に、スパッタリングチャンバ内で、アルゴン（Ar）、ヘリウム（He）、クリプトン（Kr）、及び／又はキセノン（Xe）などの不活性ガスや希ガスから、プラズマが生成される。本明細書で使用されるPVDチャンバは、少なくとも１つのスパッタリングターゲットを更に含み、基板は、スパッタリングターゲットの概して平坦な表面に対向して内部に配置される。スパッタリングターゲットは、電気的に駆動されるように電源に接続されるか、又は、プラズマを介して電源の回路内の陰極状態を自己確立して、例えば、スパッタリングチャンバの接地部分を接地する。基板は、スパッタリングチャンバ内のペデスタル又は別の構造上に配置され、ペデスタル又は別の構造は、浮遊電位であっても、接地に接続されても、又は、バイアスされて、アノード若しくは接地回路にプラズマを誘導するためにカソードターゲット内にアノードを形成してもよい。スパッタリングチャンバ内の不活性ガス原子の正にイオン化された部分は、負にバイアスされたターゲットに電気的に引き付けられ、したがって、プラズマのイオンがターゲットに衝突し、それによって、ターゲット材料の原子を放出させ、基板上に堆積させて、基板上の（１以上の）ターゲット材料を含む薄膜を形成する。
[0027] 図１Ａは、磁気トンネル接合（MTJ）積層体の概略図である。図１Ａは、タングステン（W）、窒化タンタル（TaN）、窒化チタン（Tin）の導電層、又はそれらの他の金属層を含む、基板１０２を含む、MTJ積層体１００Ａを示している。幾つかの実施例では、基板１０２が、１以上のトランジスタ、ビット若しくはソースライン、及び他のメモリライン（前もってその中又はその上に製造されている）、又は、MRAMメモリを形成するために使用され、前もってその上に製造若しくは形成される他の素子を含む。その上にMTJ積層体が形成される基板は、２００mm未満の直径、２００mmの直径、約３００mm、約４５０mmの直径、又は他の直径を含む寸法を有してよく、円形又は矩形若しくは正方形の板を有してよい。MTJ積層体１００Ａ内の緩衝層１０４は、内部に基板を有するPVDチャンバ内で１以上のターゲットをスパッタリングすることによって基板１０２上に形成され、ここでは、CoxFeyBz、TaN、Ta、又はそれらの組み合わせのうちの１以上の層を含む。シード層１０６は、PVDチャンバ内でのスパッタリングを介して緩衝層１０４の上に堆積され、緩衝層１０４とシード層１０６との間の格子不整合を低減させ又は排除することによって、MTJ積層体１００Ａ内で続いて堆積される層の接着及びシーディング（seeding）を改善するために使用される。一実施形態では、シード層１０６が、fcc格子構造を含む。緩衝層１０４は、基板へのシード層１０６の接着を改善するために、MTJ積層体１００Ａ内で使用される。ここで、シード層１０６は、プラチナ（Pt）、クロム（Cr）、又はルテニウム（Ru）を含み、内部に基板を有するPVDチャンバ内で、Pt、Cr、若しくはRu、又はそれらの合金のターゲットをスパッタリングすることによって形成される。
[0028] 第１のピンニング層１０８が、スパッタリングによってシード層１０６上に形成され、fcc格子構造を有する。第１のピンニング層１０８は、Co層及び／又は１以上の二重層を含む。各二重層は、Coの第１の中間層と、ニッケル（Ni）又はプラチナ（Pt）の第２の中間層とを含む。合成反フェリ磁性（SyF）結合層１１０は、ここで、スパッタリングによって第１のピンニング層１０８の上に形成され、形成されたままのfcc格子構造を有する。SyF結合層１１０は、そのターゲットからスパッタリングされたルテニウム（Ru）、ロジウム（Rh）、Cr、又はイリジウム（Ir）から形成されてよい。第２のピンニング層１１２は、スパッタリングによってSyF結合層１１０の上に形成される。形成されたままの第２のピンニング層１１２は、fcc格子構造を有し、単一のコバルト（Co）層及び／又はCoの第１の中間層とニッケル（Ni）若しくはプラチナ（Pt）の第２の中間層とを含む二重層を含むことができる。SyF結合層１１０は、第１のピンニング層１０８と第２のピンニング層１１２との間に位置付けられ、第１のピンニング層１０８と第２のピンニング層１１２の表面原子を、磁場に曝露されたときに、SyF結合層１１０の表面原子と整列させ、それによって、第１のピンニング層１０８と第２のピンニング層１１２のそれぞれの磁気モーメントの配向をピンニング（ピン止め）する。第１のピンニング層１０８と第２のピンニング層１１２は、それぞれ、同様な磁気モーメントを有し、したがって、外部磁場がMTJ積層体１００Ａに印加されたときに、同様に反応することとなる。SyF結合層１１０は、第１のピンニング層１０８と第２のピンニング層１１２の磁気モーメントの逆平行（anti-parallel）位置合わせを維持する。
[0029] 第２のピンニング層１１２の上には、ここで、タンタル（Ta）、モリブデン（Mo）、タングステン（W）、又はこれらの組み合わせを含む、構造ブロッキング層１１４が形成される。構造ブロッキング層１１４は、形成されたままのbcc格子構造を有し、第１のピンニング層１０８及び第２のピンニング層１１２の結晶構造とは異なるその結晶構造のために採用される。構造ブロッキング層１１４は、MTJ積層体１００Ａと、MRAMメモリセルを形成するためにMTJ積層体１００Ａに接続され得る金属接点と、の間の短絡の形成を防止する。更に、MTJ積層体１００Ａでは、磁気基準層１１６が、PVDチャンバ内でスパッタリングすることによって、構造ブロッキング層１１４の上に形成される。トンネルバリア層１１８が、磁気基準層１１６の上に形成され、磁気記憶層１２０が、トンネルバリア層１１８の上に形成される。磁気基準層１１６、トンネルバリア層１１８、及び磁気記憶層１２０は、それぞれbcc格子構造を有する。トンネルバリア層１１８、磁気基準層１１６、及び磁気記憶層１２０のそれぞれは、１以上のPVDチャンバ内でプラズマを使用して、１以上のターゲットをスパッタリングすることによって形成される。磁気基準層１１６と磁気記憶層１２０は、それぞれ、組成が異なり得るCoxFeyBz合金を含む。更に、磁気記憶層１２０は、Ta、Mo、W、若しくはHf、又はそれらの組み合わせのうちの１以上の層を含んでよい。トンネルバリア層１１８は、絶縁材料を含み、MgOのような誘電体材料から製造されてよい。MTJ積層体１００Ａのトンネルバリア層１１８内で大きなトンネル磁気抵抗比（TMR）を生成するように、トンネルバリア層１１８の組成と厚さが、それぞれ選択される。TMRは、MTJ積層体１００Ａ内の抵抗の逆平行状態（Rap）から平行状態（Rp）への変化を測定したものであり、式（（Rap-Rp）／Rp）を使用してパーセントで表すことができる。MTJ積層体１００Ａにバイアスを印加すると、トンネルバリア層１１８は、スピン偏極電子によって横断され、このトンネルバリア層１１８を通る電子の透過は、磁気基準層１１６と磁気記憶層１２０との間の電気伝導をもたらす。
[0030] PVDチャンバ内でのスパッタリングによって、キャッピング層１２２が、磁気記憶層１２０上に形成され、本実施形態では、複数の中間層を含む。キャッピング層１２２は、第１のキャッピング中間層１２２Ａと第２のキャッピング中間層１２２Ｂを含む。第１のキャッピング中間層１２２Ａは、MgO及び／又は鉄酸化物などの誘電体材料から製造することができ、キャッピング中間層１２２ＡRu及び／又はIrを更に含んでよい。Ru、Ir、Ta、又はそれらの組み合わせなどの金属材料を含む第２のキャッピング中間層１２２Ｂが、第１のキャッピング中間層１２２Ａの上に形成される。第１のキャッピング中間層１２２Ａは、ハードマスクエッチングのためのエッチング停止層として作用し、MTJ積層体１００Ａを腐食から保護する。第２のキャッピング中間層１２２Ｂは、図１Ｂに関して以下で説明されるように、MTJ積層体１００Ａが後でパターニングされるときに、トランジスタ又は接点と電気的に通じるように構成されている。第１のキャッピング中間層１２２Ａと第２のキャッピング中間層１２２Ｂの格子構造は、それぞれの中間層の組成に応じて変化し得る。MTJ積層体１００Ａを保護するための第２のキャッピング中間層１２２Ｂの上のハードマスク層１２４は、その後の動作中にパターニングされてよい。ハードマスク層１２４は、その組成に応じて様々なプロセスで形成することができる。
[0031] PVDシステムは、図３において以下で示されている例示的なチャンバなどの１以上のPVDスパッタリングチャンバを含んでよい。１以上のPVDスパッタリングチャンバは、中央ロボット基板移送チャンバに連結されている。中央ロボット基板移送チャンバは、それに連結された装填ステーションと、それに連結されたスパッタリングチャンバとの間で、基板を移動させるように構成されている。PVDシステムは、例えば、１０×１０−９Torrのベース減圧に維持される。それによって、その上にMTJ積層体が形成されている基板は、基板上でのMTJ膜層積層体の製造中にPDVチャンバの間で及びPVDチャンバ間で移動されるときに、外部の雰囲気に曝露されない。MTJ積層体製造中の温度の変動は、所望の格子構造、例えば面心立法や体心立法などの層を形成する。MTJ積層体形成中の温度制御は、層間及びその間の格子整合を改善し、その結果、摂氏約４００度のオーダーの温度でのアニーリングの後で、その磁気特性及び電気特性を維持する、よりロバストなMTJ積層体をもたらす。
[0032] 図１Ｂは、MTJ積層体１００Ａを含むメモリデバイスを製造する方法１００Ｂのフロー図である。方法１００Ｂは、スパッタリングによって薄膜層を堆積させるように構成されたPVDシステムの複数のPVDチャンバ内で部分的に実行される。基板１０２は、PVDシステムの中央ロボット移送チャンバを介して、スパッタリングチャンバの間及びスパッタリングチャンバ間で移動されてよく、図１ＡのMTJ積層体１００Ａ及び本開示の実施形態に従って製造された以下で示され説明されるMTJ積層体を含む、様々な薄膜層を形成することができる。従来のMTJ積層体製造方法とは対照的に、方法１００Ｂの動作は、摂氏約２０度から摂氏約６００度のオーダーの温度で行われてよく、基板温度は、本明細書で説明される動作の間、前、並びに／又は後で、基板支持ペデスタル内のヒータ、放射加熱ランプ、及び／若しくはレーザーアニーリング装置を介して調整され得る。方法１００Ｂの間の温度の調整は、MTJ積層体１００Ａの層間の格子構造形成及び格子整合を促進し、摂氏４００度のオーダーの処理動作に耐え得る、よりロバストなMTJ積層体を生成する。本明細書で説明される（１以上の）やり方で動作することができる例示的なPVDチャンバが、図３において以下で示される。
[0033] したがって、図１Ａの層は、方法１００Ｂに関して本明細書で参照される。方法１００Ｂの動作は、アルゴン（Ar）、ヘリウム（He）、クリプトン（Kr）、キセノン（Xe）、酸素（O2）、又は窒素（N2）を含む１以上のガスをプラズマ種として使用して、１以上のPVDチャンバ内で実行される。PVDチャンバ内の処理圧力は、方法１００Ｂ中に、約２mTorrから約３mTorrであってよい。基板１０２は、MTJ積層体１００Ａのそれぞれの層に使用される（１以上の）スパッタリングターゲットの組成に応じて、PVDチャンバの間で及びPVDチャンバ間で移動されてよい。方法１００Ｂでは、動作１２６において、基板が、ガス抜き及びArガスプラズマ内又はHe／Hプラズマ内での予洗浄を含む動作を受ける。動作１２６で説明された基板１０２は、以前の動作中に形成されたMTJ接点（基板１０２とは別にして図示せず）を含む複数の層を含むことができる。方法１００Ｂ中、基板は、中央ロボット基板移送チャンバを通るか又は介してプロセスチャンバ間で移動されてよい。動作１２８Ｂでは、基板１０２が、中央ロボット基板移送チャンバから複数のPVDチャンバのうちのPVDチャンバに移送される。続いて、動作１３０では、緩衝層１０４が、PVDチャンバのターゲットにおけるスパッタリングによって、基板１０２上に堆積される。１kWから１００kWの電力が、本明細書で説明される１以上のPVDチャンバに印加されて、Arの一部分をイオン化し、動作１３０で使用されるプラズマを生成する。ターゲットの放出された表面原子は、基板１０２上に堆積して、緩衝層１０４を形成する。動作１３０で緩衝層１０４を形成する間、CoxFeyBz、TaN、及び／又はTaを含む１以上のスパッタリングターゲットが、Arプラズマを使用して、PVDチャンバ内でスパッタリングされて、緩衝層１０４を形成する。緩衝層１０４がTaであるか又はTaを含む一実施形態では、緩衝層１０４が、Taターゲット及びArプラズマを使用して、PVDチャンバ内でスパッタリングされる。
[0034] 一実施形態では、動作１３０が、基板１０２が室温（摂氏約２０度から摂氏約２５度）であるときに実行されてよい。一実施例では、基板温度が、基板支持ペデスタル内の複数のヒータを介して制御され、他の実施例では、温度を制御するために、基板上で放射加熱ランプ又はレーザーアニールの動作が実行されてよい。緩衝層１０４がTaNであるか又はTaNを含む一実施例では、窒素ガス（N2）がPVDチャンバ中に存在し、TaスパッタリングターゲットをスパッタリングするためにArプラズマが使用されるときに、動作１３０が実行されて、TaNを含む緩衝層１０４が形成される。緩衝層１０４がTaNであるか又はTaNを含む別の一実施例では、緩衝層１０４を形成するために、TaNスパッタリングターゲット及びArプラズマを使用して、PVDチャンバ内で動作１３０が実行される。緩衝層１０４及びそれに続く層の形成中に、使用される１以上のPVDチャンバは、温度が以下で説明されるように変化する間に減圧に維持される。続いて、動作１３２では、シード層１０６が、PVDチャンバ内でターゲットをスパッタリングすることによって緩衝層１０４上に堆積される。シード層１０６は、動作１３２で堆積したままのfcc格子構造を有する。動作１３２中、シード層１０６の堆積中の基板１０２の温度は、摂氏約２００度から摂氏約６００度の範囲内であり、幾つかの実施形態では、摂氏約３５０度から摂氏約５００度の範囲内である。
[0035] 第１のピンニング層１０８は、動作１３４において、PVDチャンバ内でターゲットをスパッタリングすることによって、シード層１０６上に堆積される。第１のピンニング層１０８は、MTJ積層体１００Ａにおいて図示されており、Arプラズマを使用して１以上のターゲットをスパッタリングすることによって、動作１３４において、PVDチャンバ内で堆積されてよい。動作１３４での第１のピンニング層１０８の堆積中の基板１０２の温度は、摂氏約２００度から摂氏約６００度の範囲内であり、動作１３２中の基板温度以下である。動作１３４中の基板温度は、下にあるシード層１０６と同じ格子構造である第１のピンニング層１０８のfcc格子構造の形成を促進する。第１のピンニング層１０８がCo層である一実施例では、PVDチャンバ内でArプラズマを使用してCoターゲットがスパッタリングされる。第１のピンニング層１０８が１以上の二重層を含む一実施例では、動作１３４が、二重層の第１の中間層を形成するためにCoスパッタリングターゲットを使用し、二重層の第２の中間層を形成するために異なる元素を含む別のスパッタリングターゲットを使用する。実施形態に応じて、Coスパッタリングターゲットと他の元素（ニッケルやプラチナなど）のスパッタリングターゲットは、複数のターゲットを使用して同じPVDチャンバ内でArプラズマを使用してスパッタリングされてよく、又は二重層の各層が個別のPVDチャンバ内で形成されてよい。
[0036] 一実施形態では、第１のピンニング層１０８を堆積させるために、キセノン（Xe）又はアルゴン（Ar）ガスが、約２sccm〜４０sccmの流量でPVDチャンバ内に導入され、その間、プラズマを生成するために、５０Wから10000Wの電力が、負電圧でターゲットに印加される。別の一実施例では、Xe又はArガスが、５sccmから２０sccmの流量で、幾つかの実施例では、１０sccmの流量で、PVDチャンバに導入される。別の一実施例では、第１のピンニング層１０８を形成するために使用される１以上のスパッタリングターゲットに印加される電力が、１００Wから８００Wである。別の一実施例では、１以上のスパッタリングターゲットに印加される電力が、４００Wであってよい。第１のピンニング層１０８の組成に応じて、Xeガスを、動作１３４において、PVDチャンバ内のスパッタリング動作で使用して、プラズマを生成してよい。というのも、Xeは、Arよりも重いガスであり、したがって、Ar又は他のより軽いガスを使用して生成されたイオンよりも高い原子量を有するイオンを生成するからである。したがって、Xeプラズマは、Arプラズマよりも大きいエネルギーでターゲットに衝突し、Ptなどの層をスパッタリング堆積させるために使用されてよい。本開示における第１のピンニング層１０８の一実施例では、Xe、Ar、又はそれらの混合物が、約１０sccmからの流量でPVDチャンバの中に導入され、４００Wの電力が、負電圧でターゲットに印加されて、Ar又はXeプラズマを生成する。
[0037] 第１のピンニング層１０８の二重層は、動作１３４において、Coターゲットと、Pt若しくはNi、又はそれらの組み合わせ若しくは合金から形成されたターゲットとを含む、複数のターゲットを含むPVDチャンバ内、又は個別のPVDチャンバ内で形成されてよい。個別のPVDチャンバでは、１つのPVDチャンバが、Coターゲットを含み、他のPVDチャンバが、Pt若しくはNi、又はそれらの組み合わせ若しくは合金のターゲットを含む。一実施例では、複数のスパッタリングターゲットが、単一のPVDチャンバ内に配置され、Arプラズマ及び／又はXeプラズマを使用してスパッタリングされる。Coターゲットと他の元素のターゲットのそれぞれを、本明細書で説明されるシールドを使用してプラズマに選択的に曝露させて、二重層のCo中間層を形成し、他の元素の中間層を形成して、結果として得られる二重層を形成することができる。図２Ｂで示されているように、中間層の堆積は、第１のピンニング層１０８の複数の二重層を形成するために、複数の反復で、動作１３４において繰り返されてよい。
[0038] PVDチャンバ内でAr、Kr、又はXeプラズマを使用して、Ru、Cr、Rh、又はIrのターゲットをスパッタリングすることによって、動作１３６において、第１のピンニング層１０８上にSyF結合層１１０が堆積される。一実施例では、SyF結合層１１０が、Ru、Cr、Rh、又はIrのスパッタリングターゲットを使用して、動作１３６においてPVDチャンバ内で堆積される。一実施形態では、動作１３６中の基板１０２の温度は、動作１３４における基板温度以下であり、これは、上述のように、摂氏約２００度から摂氏約６００度の範囲内である。動作１３６での基板温度は、下にある第１のピンニング層１０８のfcc格子構造と整合する、SyF結合層１１０のfcc格子構造の形成を促進する。動作１３６でSyF結合層１１０を形成する一実施例では、Kr又はXeをプラズマガスとして使用して、PVDチャンバ内でIrスパッタリングターゲットがスパッタリングされる。そこからプラズマが生成されるところのXeガス又はKrガスは、１０sccmから２５sccmの流量で、幾つかの実施例では、１６sccmのガス流量で、PVDチャンバの中に導入される。動作１３６でSyF結合層１１０を形成する別の一実施例では、PVDチャンバ内で、Arプラズマを使用して、Ruスパッタリングターゲットがスパッタリングされる。Ruターゲットをスパッタリングするためにそこからプラズマが生成されるところのArガスは、２sccmから１０sccmのガス流量でPVDチャンバに導入され、幾つかの実施例では、Arガスの流量が６sccmである。更に、動作１３６における一実施例では、Kr、Xe、又はArガスがPVDチャンバ内で使用されるときに、１５０Wと３００Wの間の電力が負電圧でターゲットに印加されて、Kr、Xe、又はArプラズマを生成し、維持する。幾つかの実施例では、約２５０Wの電力が使用される。
[0039] 第２のピンニング層１１２は、動作１３８において、PVDチャンバ内でSyF結合層１１０上に堆積される。動作１３８中、基板１０２の温度は、動作１３６中の基板１０２の温度とほぼ同じである（摂氏約２００度から摂氏約６００度）。形成されたままの第２のピンニング層１１２は、fcc格子構造を有し、これは、下にあるSyF結合層１１０のfcc格子構造と整合する。第２のピンニング層１１２のfcc格子構造の形成は、動作１３８中の温度によって促進される。一実施例では、第２のピンニング層１１２が、PVDチャンバ内でCoターゲット及びArプラズマを使用してCoから形成される。別の一実施例では、第２のピンニング層１１２が、二重層を含み、二重層と接触するように形成されたCo層を含んでも含まなくてもよい。
[0040] 少なくとも１つの二重層が第２のピンニング層１１２の一部として形成される実施例では、第１のピンニング層１０８の一部として形成される上述した二重層と同様のやり方で、PVDのチャンバ内で形成される。一実施形態では、第２のピンニング層１１２が、少なくとも１つの二重層の上に形成された最大１０Åまでの厚さのCo層を更に含む。一実施形態では、第２のピンニング層１１２が、０．３nmから１５nmの全体的な厚さを有してよい。PVDチャンバ内でプラズマを生成するためにXeガスが使用される一実施形態では、Xeガスが、約２sccmから約４０sccm、又は５sccmから２０sccmの流量でPVDチャンバの中に導入され、幾つかの実施形態では、Xeガスが、約１０sccmの流量でPVDチャンバの中に導入される。第２のピンニング層１１２の形成中に、５０Wから約１０００Wの電力が、負電圧でターゲットに印加されて、Ar及び／又はXeプラズマを生成し、維持する。幾つかの実施例では、１００Wから６００Wの電力が、負電圧でターゲットに印加されて、Ar及び／又はXeプラズマを生成し、維持し、幾つかの実施形態では、約２００ Wの電力が、負電圧でターゲットに印加される。一実施形態では、動作１３８Ａにおいて、動作１３８での第２のピンニング層１１２の堆積に続いて、基板１０２の温度が、摂氏約−２００から摂氏約１００度、又は摂氏約−２００度から摂氏約２５度の範囲内の温度に下げられる。基板１０２の温度は、動作１３８Ａで下げられ、fcc格子構造を有する第２のピンニング層１１２を冷却し、それによって、以下で説明されるように、引き続いて堆積された層が、bcc格子構造などの他の格子構造を形成する。
[0041] 構造ブロッキング層１１４は、動作１４０において、bcc格子構造を含むように堆積される。動作１４０における構造ブロッキング層１１４のbcc格子構造の形成は、動作１４０における構造ブロッキング層１１４の堆積の前に、動作１３８Ａにおいて基板温度を下げることによって促進される。一実施形態では、構造ブロッキング層１１４が、PDVチャンバ内で形成される。そのチャンバは、構造ブロッキング層１１４の意図された組成に応じて、Ta、Mo、及び／又はWを含むスパッタリングターゲットを含む。動作１４０中、基板１０２の温度は、動作１３８Ａで確立された範囲内、例えば、摂氏約−２７０度から摂氏約１００度であってよい。基板温度は、動作１４０中、一定の温度に保つことができ、又は動作１３８における温度から摂氏−２７０度から摂氏約１００度の範囲内の別の温度まで上昇させることができる。動作１４０における堆積温度は、bcc格子構造としての構造ブロッキング層１１４の形成を促進し、これとは対称的に、より高い堆積温度は、構造ブロッキング層１１４が、下にある第２のピンニング層１１２のfcc格子構造などの他の格子構造を望ましくないように形成し得る。
[0042] 続いて、動作１４２において、磁気基準層１１６が、構造ブロッキング層１１４上に堆積される。磁気基準層１１６は、CoxFeyBzの合金であるスパッタリングターゲットを使用して、又はCo、Fe、若しくはBの個々のスパッタリングターゲットを使用して、或いは、例えばCoFeターゲット及びBターゲットなどの合金スパッタリングターゲット及び（１以上の）単一元素スパッタリングターゲットの組み合わせによって、PVDのチャンバ内で形成することができる。動作１４２中、基板の温度は、摂氏約−２７０度から摂氏約１００度の範囲内であり、動作１４０における基板温度以上である。形成されたままの磁気基準層１１６は、bcc格子構造を有し、これは、下にある構造ブロッキング層１１４のbcc格子構造と整合する。
[0043] トンネルバリア層１１８が、動作１４４において、磁気基準層１１６上に堆積される。トンネルバリア層１１８は、動作１４４において、bcc格子構造を有するように堆積される。動作１４４中の基板１０２の温度は、以下で説明するように変化する。一実施例では、基板が、動作１４２向けに使用されるのと同じ温度（摂氏約−２７０度から摂氏約１００度）である第１の温度にある間に、トンネルバリア層１１８の第１の部分が、動作１４４中に堆積される。この実施例では、トンネルバリア層１１８の第１の部分が堆積された後、基板温度が、摂氏約３００度から摂氏約６００度、又は摂氏約４５０から摂氏約５００度の範囲内の第２の温度まで上昇し、トンネルバリア層１１８の第２の部分が、第２の温度で堆積される。トンネルバリア層１１８の全体的な厚さは、約１Åから約１５Åである。トンネルバリア層１１８の第１の部分は、トンネルバリア層１１８の全体的な厚さの約１０％から約９０％、又は全体的な厚さの４０％から６０％であってよい。動作１４４の一実施例では、トンネルバリア層１１８が、MgOなどの金属-酸化物ターゲット及びArガスベースのプラズマを使用して、PVDチャンバ内で形成される。代替的な一実施形態では、トンネルバリア層１１８が、動作１４４において、金属‐酸化物を形成するために、O2がPVDチャンバ内に存在する間に、Mg、Ti、Hf、Ta、又はAlなどの金属ターゲット、及びArガスベースのプラズマを使用して、PVDチャンバ内で形成される。
[0044] 動作１４４Ａでは、動作１４４でトンネルバリア層１１８を形成した後で、基板１０２の温度が、トンネルバリア層１１８のbcc格子構造を促進するように修正される。動作１４４Ａ中、基板温度は、動作１４４でのトンネルバリア層１１８の第２の部分の堆積に使用される第２の温度（摂氏３００から摂氏６００の範囲内）から、摂氏−２７０度から摂氏約１００度、又は摂氏約−２００度から摂氏約２５度の範囲内の温度まで下げられる。動作１４４でのトンネルバリア層１１８の第１の部分と第２の部分の堆積の間に加熱することによって、トンネルバリア層１１８の全体にわたってbcc格子構造の形成が促進される。動作１４４Ａにおけるその後の冷却は、トンネルバリア層内の望ましくない格子構造の形成を阻止する助けとなる
[0045] 動作１４６では、磁気記憶層１２０が、PVDチャンバ内で形成される。動作１４６中の基板の温度は、摂氏−２７０度から摂氏約１００度の範囲内であってよい。磁気記憶層１２０は、形成されたままのbcc格子構造を有する。磁気記憶層１２０の形成は、意図された組成に応じて様々なやり方で行われ得る。磁気記憶層１２０は、CoxFeyBzの１以上の層、及び、幾つかの実施例では、Ta、Mo、W、又はHfの１以上の層を含んでよい。したがって、PVDチャンバ内での磁気記憶層１２０の堆積は、Arプラズマと、CoxFeyBz合金ターゲット、若しくはCo、Fe、及びBの個々のターゲット、又はCoFeターゲット及びBターゲットなどの合金ターゲット及び元素ターゲットの組み合わせを含んでよい。磁気記憶層１２０がTa、Mo、W、又はHfを含む実施例では、Ta、Mo、W、又はHfのスパッタリングターゲットが、Arから生成されたプラズマを使用して、チャンバ内でスパッタリングされる。
[0046] 一実施例では、磁気記憶層１２０が、CoxFeyBz及びTa、Mo、W、又はHfの層を形成するために使用される上述のものなどの、１以上のターゲットを露出又は保護するためのシールドを調整することによって、Arを使用して生成されたプラズマを使用して、単一のPVDチャンバ内で形成されてよい。別の一実施例では、磁気記憶層１２０のCoxFeyBz層が、Arプラズマを使用して、CoxFeyBz合金ターゲットを使用して、PVDチャンバ内でスパッタリングされる。別の一実施例では、CoxFeyBz層が、個々のCo、Fe、及びBターゲット並びにArガスベースのプラズマを使用して、PVDチャンバ内で形成される。更に別の一実施例では、CoxFeyBz層が、Arガスベースのプラズマと、合金ターゲット及び化合物元素ターゲット（例えば、CoFeターゲット及びBターゲット）とを使用して、PVDチャンバ内で形成される。磁気記憶層１２０のTa、Mo、W、又はHf層は、Taターゲット、Moターゲット、Wターゲット、又はHfターゲットを使用して、PVDチャンバ内でスパッタリングされてよい。動作１４８では、キャッピング層１２２の第１のキャッピング中間層１２２Ａが、磁気記憶層１２０上に堆積される。
[0047] 一実施形態では、磁気記憶層１２０の堆積に続く動作１４６Ａにおいて、基板１０２の温度を更に修正することができる。動作１４６Ａにおける基板温度の修正の一実施例では、基板温度を、最初に、摂氏約３００度から摂氏約６００度、又は摂氏約３５０度から摂氏約４５０度の範囲内の温度に上昇させる。動作１４６において、磁気記憶層１２０を堆積させた後で加熱することによって、磁気記憶層１２０の格子構造が、bcc格子構造としてより容易に形成される。更に、動作１４６Ｂにおいて、任意選択的に、基板１０２は、動作１４６Ａで加熱した後に、摂氏約−２７０度から摂氏約１００度、又は摂氏約−２００度から摂氏約２５度の範囲内の温度に冷却される。動作１４６Ｂは、この実施例では任意選択的である。というのも、磁気記憶層１２０は、bcc格子構造を有するように形成され、したがって、動作１４６Ｂが実行されるか否かは、第１のキャッピング中間層１２２Ａの意図された格子構造に応じるからである。以下で説明される第１のキャッピング中間層１２２Ａが、fcc格子構造などのbcc格子構造とは異なる格子構造を有する場合、動作１４６Ｂは、動作１４８における第１のキャッピング中間層の形成の前に実行されてよい。別の一実施例では、第１のキャッピング中間層１２２Ａが、bcc格子構造、例えば、下にある磁気記憶層１２０と同じ格子構造で形成される場合、動作１４６Ｂは、動作１４８の前に実行されなくてよい。
[0048] 一実施形態では、動作１４８において、キャッピング層１２２の第１のキャッピング中間層１２２Ａが、非酸化物層が形成されるPVDチャンバとは異なり得るPVDチャンバ内で形成される。というのも、動作１４８中、酸化物層が形成されるとき、ArプラズマとO2の両方がPVDチャンバ内に存在するからである。第１のキャッピング中間層１２２Ａは、Arプラズマを使用して、Mgターゲットをスパッタリングすることによって、動作１４８でPVDチャンバ内に堆積される。O2も、そのPVDチャンバ内に存在する。動作１４８における別の一実施例では、第１のキャッピング中間層１２２Ａが、MgOスパッタリングターゲット及びArプラズマを使用して、PVDチャンバ内で形成される。第１のキャッピング中間層１２２Ａを形成するために、MgOや鉄含有酸化物が使用される本実施例では、第１のキャッピング中間層１２２Ａが、形成されたままのbcc格子構造を有してよい。この実施例では、第１のキャッピング中間層１２２Ａが、下にある磁気記憶層１２０と同じ格子構造なので、動作１４６Ａにおける任意選択的な冷却は使用されなくてもよい。第１のキャッピング中間層１２２Ａが、トンネルバリア層１１８と同じ材料（例えば、Mg）から形成される一実施例では、動作１４４に使用されるPVDチャンバが、第１のキャッピング中間層１２２Ａを形成するために動作１４８で使用されるのと同じPVDチャンバであってよい。第１のキャッピング中間層１２２Ａの別の一実施例では、第１のキャッピング中間層１２２Ａが、Ru及び／又はIrから形成され、bcc格子構造を有する下にある磁気記憶層１２０とは異なるfcc格子構造を有する。この実施例では、動作１４８で第１のキャッピング中間層１２２Ａを形成する前に、動作１４６Ａを使用して基板温度が下げられる。動作１５０では、第２のキャッピング中間層１２２Ｂが、第１のキャッピング中間層１２２Ａ上に堆積される。動作１５０は、動作１４８でO2が使用される場合、第１のキャッピング中間層１２２Ａをスパッタリングするために使用されたものとは別の異なるPVDのチャンバ内で行われてよい。というのも、第１のキャッピング中間層１２２Ａを形成するためにPVDチャンバ内でO2が使用されないからである。第２のキャッピング中間層１２２Ｂは、Arプラズマと、Ru、Ir、及び／又はTaから成る１以上のスパッタリングターゲットとを使用して、PVDチャンバ内で形成される。第２のキャッピング中間層１２２Ｂの組成に応じて、動作１５０は、例えば、動作１３６でSyF結合層１１０を形成するためにも使用されるPVDチャンバ内で行われてよい。第２のキャッピング層は、Ta及び／又はRu及び／又はIrを含み、fcc格子を有してよい。
[0049] 更に、方法１００Ｂでは、動作１５２において、ハードマスク層１２４が、PVDチャンバ内で、第２のキャッピング中間層１２２Ｂの上に堆積される。MTJ積層体１００Ａで使用されるハードマスク層１２４の種類に応じて、動作１５２は、O2の存在下で又はO2が存在しない状態で行われてよい。例えば、ハードマスク層１２４が、金属-酸化物ハードマスクである場合、動作１５２中に、金属-酸化物層を形成するために１以上の金属スパッタリングターゲットと共にO2及びArベースのプラズマを使用することができ、或いは、ハードマスク層１２４を堆積させるために金属-酸化物スパッタリングターゲットを使用することができ、この場合、動作１５０でハードマスク層１２４を形成するためにO2を使用しない。ハードマスク層１２４がアモルファスカーボン又はスピンオンカーボンである幾つかの実施形態では、動作１５２が、CVDチャンバ又はスピンオン堆積チャンバ内で行われる。動作１５２における基板温度は、形成されるハードマスクの種類に応じて変化する。動作１２６〜１５２で形成されたMTJ積層体１００Ａは、方法１００Ｂの動作１５４によって集合的に示される１以上のプロセスを受けることができる。これらの動作には、高温（摂氏４００度のオーダー）動作を含めることができる。一実施例では、動作１５４におけるプロセスが、予パターニングアニール動作（pre-patterning anneal operation）を含んでよく、それに続いて、MTJパターニング動作が行われる。代替的な一実施形態では、動作１５４におけるMTJパターニングが、ハードマスク層１２４をパターニングするなどの複数のプロセスを含んでよく、ハードマスク層１２４がパターニングされた後に、パターニングされたハードマスク層をエッチングマスクとして使用して、MTJ積層体１００Ａをエッチングして、MTJ積層体１００Ａから複数の個別のピラーを形成する動作を更に含んでよい。
[0050] 動作１５４における代替的な一実施形態では、MTJ積層体１００Ａ内の（１以上の）磁気記憶層及び（１以上の）磁気基準層を含む、膜積層体の格子構造を、修復、圧縮、及び強化するために、熱アニーリング動作が実行される。動作１５４で実行される熱アニーリングは、少なくとも（１以上の）磁気基準層１１６及び（１以上の）磁気記憶層１２０の材料を更に結晶化させるように作用することができる。これらの層の堆積時の（１以上の）磁気基準層及び（１以上の）磁気記憶層の結晶化は、所望の電気特性及び機械特性を維持しながら、MTJ積層体１００Ａの垂直異方性を確立する。方法１００Ｂの動作の後で製造されるMTJ積層体の実施形態が、以下で図示され、説明される。それらの実施形態は、動作１５４で実行される熱アニーリング動作の後、及び／又は、摂氏４００度のオーダーの高温で行われる追加の又は代替的なバックエンド処理動作の間、第１及び第２のピンニング層の堆積したままの面心立法（fcc）<111>結晶構造を維持するように構成されている。
[0051] 図２Ａ〜図２Fは、本開示の実施形態に従って製造されたMTJ積層体の層の概略図である。図２Ａは、本開示の実施形態による、緩衝層１０４の拡大図である。緩衝層１０４は、タンタル（Ta）若しくはTaN、又はTaとTaNの層状積層体を含み、幾つかの実施例では、CoxFeyBzを、単独で又はTa、TaN、若しくはTa／TaN層状積層体との組み合わせで含む。緩衝層１０４の一実施例では、緩衝層１０４が、少なくとも１つの二重層２０４Ｄを含む。少なくとも１つの二重層２０４Ｄは、少なくとも１つの二重層２０４Ｄの少なくとも１回の反復で、基板１０２上に交互様式で形成された第１の緩衝中間層２０４Ａ及び第２の緩衝中間層２０４Ｂを含む。この実施例では、第１の緩衝中間層２０４ＡがTaを含み、第２の緩衝中間層２０４ＢがTaNを含み、第１の緩衝中間層２０４Ａが基板１０２と接触している。別の一実施例では、第１の緩衝中間層２０４ＡがTaNを含み、第２の緩衝中間層２０４ＢがTaを含み、したがって、TaNが基板１０２と直接接触している。緩衝層１０４の他の実施例では、図１Ａで示されるように、CoxFeyBzが、緩衝層１０４に単独で使用され、したがって、基板１０２と直接接触するだろう。別の一実施例では、図２Ａで示されているように、第３の緩衝層２０４Ｃが、少なくとも１つの二重層２０４Ｄの上に形成される。この実施例では、第３の緩衝層２０４Ｃが、CoxFeyBzから製造され、最大１０Åまでの厚さで形成される。したがって、緩衝層１０４の構成に応じて、緩衝層１０４の厚さは、１Åから６０Åの範囲内である。第３の緩衝層２０４Ｃ（CoxFeyBz）が採用される一実施例では、zは約１０重量%から約４０重量%であり、yは約２０重量%から約６０重量%であり、xは７０重量％以下である。
[0052] 図２Ｂは、本開示の一実施形態による、第１のピンニング層１０８の拡大図である。第１のピンニング層１０８は、少なくとも１つの二重層２３０から製造され、２つ以上の二重層２３０が採用されるときに、それらの２つ以上の二重層は、二重層積層体２３４を形成すると言うことができる。各二重層２３０は、第１の中間層２０８Ａ及び第２の中間層２０８Ｂから製造される。第１のピンニング層１０８の二重層は、（X／Y）n、（２０８Ａ／２０８Ｂ）nとして表され、ここで、各二重層は、第１の材料Xと第２の異なる材料Yとの組み合わせであり、nは、第１のピンニング層１０８内の二重層の数である。一実施形態では、XがCoであり、YがPt又はNiのうちの一方である。図２Ｂの実施例では、n＝４であるが、代替的な実施形態では、nは１から１０である。一実施形態では、少なくとも１つの二重層２３０が、約２Åから約１６Åの厚さを有する。一実施例では、第１の中間層２０８Ａが、Coを含み、約１Åから約８Åの厚さを有し、第２の中間層２０８Ｂが、Pt若しくはNi、又はそれらの組み合わせ若しくは合金を含み、約１Åから約８Åの厚さを有する。第１のピンニング層１０８の更に別の一実施形態では、少なくとも１つの二重層２３０が、シード層１０６上に直接的に且つそれと接触するように形成され、上層２０８Ｃが、少なくとも１つの二重層２３０の頂部の上に形成される。上層２０８Cは、SyF結合層１１０と接触している。一実施形態では、上層２０８Cが、約１Åから約１０Åの厚さを有する。この実施例では、上層２０８CがCoである。実施形態に応じて、第１のピンニング層１０８の全体的な厚さは、１nmから約１８nmである。他の実施例では、第１のピンニング層１０８とシード層１０６との間に、MTJ積層体の特性に悪影響を及ぼさない１以上の遷移層が形成されてよい。
[0053] 図２Cは、本開示の実施形態による、第２のピンニング層１１２の拡大図である。一実施形態では、第２のピンニング層１１２が、少なくとも１つの二重層２３２から製造される。各二重層２３２は、Coであってよい第１の中間層２１２Ａと、Pt若しくはNi、又はそれらの組み合わせ若しくは合金であってよい第２の中間層２１２Ｂとを含む。二重層２３２などの２つ以上の二重層が、第２のピンニング層１１２内で採用されたときに、２つ以上の二重層は、二重層積層体２３６と称され得る。したがって、図１Ｂの動作１３８では、１以上の二重層が堆積されるときに、個別のスパッタリングターゲットを使用して、二重層２３２の第１の中間層２０８Ａと第２の中間層２０８Ｂを形成することができる。第２のピンニング層１１２の少なくとも１つの二重層２３２は、（X／Y）n、（２１２Ａ／２１２Ｂ）nとして表され、ここで、nは二重層の数である。図２Ｃの実施例では、n＝４であるが、代替的な実施形態では、nは１から５である。一実施形態では、少なくとも１つの二重層２３２が、約２Åから約１６Åの全体的な厚さを有する。一実施例では、第１の中間層２１２Ａが、約１Åから約８Åの厚さを有するCo層であり、第２の中間層２１２Ｂが、約１Åから約８Åの厚さを有する。様々な実施形態では、第２の中間層２１２Ｂが、Ni若しくはPt、又はこれらの組み合わせ若しくは合金を含む。
[0054] 更に別の一実施形態では、第２のピンニング層１１２が、少なくとも１つの二重層２３２の頂部の上に形成されたCoの上層２１２Ｃを含む。第２のピンニング層１１２の他の実施例では、上層２１２Ｃが存在しない。一実施形態では、上層２１２Ｃが、約１Åから約１０Åの厚さを有する。実施形態に応じて、第２のピンニング層１１２の全体的な厚さは、０．３nmから１５nmである。第２のピンニング層１１２は、本明細書で説明されるように、少なくとも１つの二重層２３２を含む１以上の層を含んでよい。幾つかの実施例では、少なくとも１つの二重層２３２と第２のピンニング層１１２との間、若しくは少なくとも１つの二重層２３２とSyF結合層１１０との間、又はそれらの両方に、遷移層が採用されてよく、そのような（１以上の）遷移層は、MTJ積層体の性能に影響を及ぼさない。
[0055] 一実施形態では、第１のピンニング層１０８と第２のピンニング層１１２が、それぞれ、同じ中間層の組成及び／又は異なる中間層の厚さを有する。代替的な一実施形態では、第１のピンニング層１０８と第２のピンニング層１１２は、それぞれ、異なる組成及び／又は厚さを有する。一実施形態では、第１のピンニング層１０８が、Coの第１の中間層及びPtの第２の中間層を含む、少なくとも１つの二重層を含み、少なくとも１つの二重層の上に形成されたCo上層を更に含む。一実施例では、第２のピンニング層１１２が、SyF結合層１１０の上に形成され、１以上の二重層を含む。一実施形態では、第２のピンニング層１１２の１以上の二重層が、Coの第１の中間層及びPtの第２の中間層を含む。別の一実施形態では、第１のピンニング層１０８が、Coの第１の中間層及びNiの第2の中間層を含む、少なくとも１つの二重層を含み、更に、Co上層がIrから形成されたSyF結合層１１０と接触するように、少なくとも１つの二重層の上に形成されたCo上層を更に含む。この実施例では、第２のピンニング層１１２が、１以上の二重層を含む。この実施例では、第２のピンニング層１１２の１以上の二重層が、Coの第１の中間層及びPtの第２の中間層を含む。
[0056] 図２Ｄは、本開示の実施形態による、例示的なトンネルバリア層１１８の拡大図である。トンネルバリア層１１８は、全体的な厚さT１１８を有する。図１Ｂの動作１４４で上述したように、第１の部分１１８Ａは、動作１４２に使用されるのと同じ温度又は実質的に同様な温度（摂氏−２７０度から摂氏約１００度）であってよい第１の温度で堆積される。この実施例では、トンネルバリア層１１８の第１の部分１１８Ａが堆積された後、基板温度は、摂氏約３００度から摂氏約６００度の範囲内に上げられ、トンネルバリア層１１８の第２の部分１１８Ｂが形成される。第１の部分１１８Ａは、基板１０２が第１の温度にある間に、厚さT118Aで形成することができる。厚さT118Aは、トンネルバリア層１１８の全体的な厚さT１１８の約１０％から約９０％、又は全体的な厚さの４０％から６０％である。第２の部分１１８Ｂは、第２の厚さT118Bで形成することができ、T118BとT118Aの合計は、トンネルバリア層１１８の全体的な厚さT118である。トンネルバリア層１１８の全体的な厚さは、約１Åから約１５Åである。
[0057] 図２Ｅは、本開示の実施形態による、例示的な磁気記憶層１２０の拡大図である。図２Ｅで示されているように、磁気記憶層１２０の第１の磁性層２２０Ａと磁気記憶層１２０の第２の磁性層２２０Ｂは、それぞれ、CoxFeyBzから製造される。Ta、Mo、W、Hf、又はそれらの組み合わせから製造された第３の層２２０Ｃが、それらの間に配置され、ホウ素、酸素、又は他のドーパントなどのドーパントを含む。したがって、磁気記憶層１２０は、３つの層、すなわち、第１の磁性層２２０Ａ及び第２の磁性層２２０Ｂ、並びに第１の磁性層２２０Ａと第２の磁性層２２０Ｂとの間に配置された第３の層２２０Ｃから製造される。第３の層２２０Ｃは、基板平面（例えば、基板１０２に垂直な平面）に垂直なピンニング（ピン止め）モーメントを強め、これは、磁気異方性、すなわち構造の磁気特性の方向依存性を促進する。
[0058] 図２Ｆは、本開示の一実施形態による、例示的なキャッピング層１２２の拡大図である。キャッピング層１２２の全体的な厚さは、２Åから１２０Åであり、幾つかの実施形態では、キャッピング層の全体的な所望の厚さ（例えば、図２Ｆで示されているような中間層の全てを含む）は、約６０Åである。一実施形態では、キャッピング層１２２が、複数の中間層を含む。第１のキャッピング中間層２２２Ａは、磁気記憶層１２０上に直接的に形成されたMgO又は別の鉄含有酸化物から製造されて、約２Åから約１０Åの厚さを有する。第１のキャッピング中間層２２２Ａの頂部の上に、Ru、Ir、又はそれらの組み合わせの第２のキャッピング中間層２２２Ｂが、１Åから約３０Åの厚さで形成される。一実施形態では、任意選択的に、第３のキャッピング中間層２２２Ｃが、第２のキャッピング中間層２２２Ｂ上に、１Åから約３０Åの厚さで、Taから形成される。したがって、キャッピング層１２２の幾つかの実施形態は、第３のキャッピング中間層２２２Ｃを含まない。一実施形態では、任意選択的に、第２のキャッピング中間層２２２Ｄが、第３のキャッピング中間層２２２Ｃ上に形成され、Ru、Ir、又はそれらの組み合わせから、最大５０Åまでの厚さで形成される。様々な実施形態では、キャッピング層１２２が、第１のキャッピング中間層２２２Ａのみ、若しくは第１のキャッピング中間層２２２Ａ及び第２のキャッピング中間層２２２Ｂ、又は第１のキャッピング中間層２２２Ａ、第２のキャッピング中間層２２２Ｂ、及び第３のキャッピング中間層２２２Ｃ、すなわち、第１、第２、及び第３のキャッピング層２２２Ａ〜２２２Ｃを含む。幾つかの実施形態では、MTJ積層体の性能が（１以上の）遷移層によって悪影響を受けないように、遷移層が、第１のキャッピング中間層２２２Ａ、第２のキャッピング中間層２２２Ｂ、及び第３のキャッピング中間層２２２Ｃのうちの幾つか又は全部の間で使用されてよく、或いは、キャッピング層１２２と磁気記憶層１２０との間にあってもよい。
[0059] 図３は、本明細書で説明される実施形態による、PVDチャンバ３００を示している。上述のように、複数のPVDチャンバを採用して、MTJ積層体１００Ａを形成することができる。PVDチャンバ３００は、MTJ積層体１００Ａの１以上の層を形成するように構成することができる例示的なPVDチャンバである。PVDチャンバ３００は、チャンバ上部３３０、チャンバ下部３３２、及びチャンバ壁３２８を備える。ターゲット支持体３０２は、少なくとも１つのスパッタリングターゲットを備えたターゲットカートリッジ３０４を受け入れるようになっており、チャンバ上部３３０に連結されている。幾つかの実施形態では、ターゲット支持体３０２が、本明細書で説明される遮蔽ターゲットなどの回転可能ターゲットを支持及び／又は駆動するようになっていてよい。ターゲットカートリッジ３０４は、銅ベースの材料などの導電性材料から製造されてよく、又はターゲット３０６Ａ若しくは３０６Ｂなどのカートリッジに連結されたターゲットと同じ材料から製造されてもよい。代替的な実施形態では、カートリッジが、非導電性材料から製造されてよく、導電性要素を備えてよい。例示的なPVDチャンバ３００が本明細書で示されているが、複数のPVDチャンバを上述のように使用して、MTJ積層体を形成することができ、一部のPVDチャンバは、酸化物層又は窒化物層を形成するように構成されてよく、１以上のターゲットが提供される場合、１以上のPVDチャンバが、図３で示されるように構成されてよい。一実施例では、PVDチャンバ３００が、３０６Ａ及び３０６Ｂとして図示されている１以上のスパッタリングターゲットを備え得るターゲットカートリッジ３０４を含む。ターゲットカートリッジ３０４は、図４において以下で説明される。遮蔽機構３０８は、ターゲット支持体３０２に対向して配置され、方法１００Ｂで説明されたMTJ積層体形成中に、ターゲットカートリッジ３０４内の１以上のターゲット（３０６Ａ／３０６Ｂ）を、プラズマから選択的に遮蔽する。遮蔽機構３０８は、方法１００Ｂの種々の動作において回転されてよく、１以上のターゲット（３０６Ａ、３０６Ｂ）を、連続的に又は同時にPVDチャンバ内のプラズマに曝露することができる。
[0060] 更に、例示的なPVDチャンバ３００内では、基板支持ペデスタル３２０が、チャンバ下部３３２に向かってターゲットカートリッジ３０４の反対側に配置され、ペデスタル３２０が、上述のように堆積のために所定の温度にあるとき、基板３１０が、基板支持ペデスタル３２０上に配置される。基板支持ペデスタル３２０は、連結された又は内部に配置された１以上の加熱要素３１８を有してよい。加熱要素３１８を使用して、図１Ｂで上述されたものなどのMTJ積層体形成動作中に、基板３１０の温度を上げたり下げたりすることができる。コントローラ３２４が、PVDチャンバ３００と通信し、MTJ積層体を形成するための複数の指示命令を実行するように構成されている。コントローラ３２４は、例えば、計算システムに方法１００Ｂを実行させるように構成された、コンピュータ可読媒体からの指示命令を実行するように構成されている。コントローラ３２４によって実行される指示命令は、どの１以上のターゲット３０６Ａ／３０６Ｂが堆積プロセス中に露出若しくは遮蔽されるか、PVDチャンバの圧力、並びに／又はMTJ積層体の各層の形成前、形成中、及び形成後のPVDチャンバの温度を含む、方法１００Ｂの様々な態様を含んでよい。指示命令は、PVDチャンバ３００以外の別のPVDチャンバに基板を移送するかどうか、及び／又は何時移送するかを更に含んでよい。図３は、基板支持ペデスタル３２０を示しているが、基板支持体向けに他の構成が採用されてもよい。PVDチャンバ３００は、カソード（例えば、ターゲットカートリッジ３０４及び／又は（１以上の）ターゲット３０６Ａ／３０６Ｂであってよい）とアノード（例えば、基板３１０であってよい）に電圧を印加するための電源３１２を更に含む。一実施例として、図３では、ターゲット３０６Ａ及び３０６Ｂが、カソードとして示され、基板支持ペデスタル３２０が、アノードとして示されている。幾つかの実施例では、各ターゲット３０６Ａ及び３０６Ｂが、別個の電極として働く。印加電圧は、処理領域３３０内に電界を生成し、これを使用して、ターゲットカートリッジ３０４内の１以上のターゲット３０６Ａ／３０６Ｂをスパッタリングするためのプラズマを生成することができる。本明細書で説明される実施形態によるPVDチャンバ３００は、チャンバ壁３２８内に形成された第１のガス入口３１４と第２のガス入口３１６に連結されたガスマニホールド（図示せず）を有してよい。ガスマニホールドは、PVDチャンバ３００が、酸化物層及び／若しくは窒化物層又は中間層を形成するように構成されている場合、プラズマを生成するために使用することができるAr、Xe、及びKr、更には、HeとH2、及び／又はO2若しくはN2などのガスを含む、ガス源（図示せず）からガスを供給するように構成されている。一実施形態では、第１のガス入口３１４が、コーティングされる基板表面に向けてガスを供給する。第１のガス入口３１４は、堆積プロセス中に基板に第１のガスを供給するために、基板受入部分３０８に向けられてよい。第２のガス入口３１６は、PVDチャンバ３００内でプラズマに変えられるガス（例えば、アルゴンのような希ガス）を供給するために設けられてよい。第１のガス入口３１４及び第２のガス入口３１６の場所及び位置は、実施形態に応じて変更することができる。幾つかの実施例では、３つ以上のガス入口が、PVDチャンバ３００内で採用されてよい。
[0061] PVDチャンバ３００の動作中、例えば、MTJ積層体の形成中に、基板３１０を所定の温度にするように基板内のヒータ３１８が調整される。別の一実施例では、PVDチャンバ３００が、基板３１０の温度を上昇又は下降させるために使用される複数の放射加熱ランプ３２６を備える。複数の放射加熱ランプ３２６は、基板支持ペデスタル３２０の下に配置されるように図３で示されているが、他の実施例では、複数の放射加熱ランプ３２６が、基板３１０の上方、及び／又は基板３１０に対してチャンバ内の他の位置に配置されてよい。更に他の実施形態では、レーザーを使用して、基板３１０の温度を制御することができる。レーザーは、レーザーチャンバ内で動作するように構成されてよい。レーザーチャンバは、PVDチャンバ３００に連結され、又はこれもまたPVDチャンバ３００に連結された移送チャンバに連結されている。基板の温度の調整は、コントローラ３２４によって実行されるMTJ積層体製造指示命令の実行に応じて行われてよい。これらの指示命令は、MTJ積層体の層を形成するために使用される材料やそれらの層の意図される格子構造を含む要因に応じてよい。
[0062] 図４は、本開示の実施形態による、例示的なターゲットカートリッジである。図４は、図３のターゲットカートリッジ３０４と同様であってよいターゲットカートリッジ４０２を示している。ターゲットカートリッジ４０２は、複数のスパッタリングターゲット４０４Ａ、４０４Ｂ、４０４Ｃ、及び４０４Ｄを備える。図４には４つのスパッタリングターゲットが示されているが、幾つかの実施例では、単一のターゲットが使用され、他の実施例では、２〜１０又はそれより上の数のターゲットが使用されてよい。各ターゲット４０４Ａ、４０４Ｂ、４０４Ｃ、及び４０４Ｄは、１つの元素又は合金若しくは化合物を含んでよい。図３の遮蔽機構３０８は、様々な層の堆積中に、１以上のスパッタリングターゲットを選択的に露出するように移動されてよい。支持構造物４０６が、スパッタリングターゲット４０４Ａ、４０４Ｂ、４０４Ｃ、及び４０４Ｄを更に分離するように構成されている。支持構造物４０６は、隣接するターゲット間の壁として作用し、図３の遮蔽機構３０８と協働するように作用して、堆積中に１以上のターゲットをプラズマから隔離する。ターゲットカートリッジ４０２は、図４では円形状を有するものとして示されているが、他の実施形態では、多角形、楕円形、又は他の形状寸法をターゲットカートリッジ向けに使用することができる。同様に、スパッタリングターゲット４０４Ａ、４０４Ｂ、４０４Ｃ、及び４０４Ｄは、図４では、円形状を有し、同様な形状及びサイズであるように示されているが、多角形を含む様々な形状寸法を代替的な実施形態で採用することができ、スパッタリングターゲットは、形状とサイズの両方で変更することができる。
[0063] 本明細書で説明されるシステム及び方法を使用して、MTJ積層体の様々な層の層堆積中、前、及び／又は後に、基板温度を変更することによって、改善されたMTJ積層体が製造される。様々な層の堆積中の基板温度は、下層の格子構造と同じである層の格子構造の形成を促進するか、又は、下層の上部に堆積された層が下層のものとは異なる格子構造を形成するように、下層のテクスチャをブロックするように調整され得る。したがって、結果として得られたMTJ積層体は、格子整合が改善され、摂氏４００度のオーダーの温度での処理の後で複数の磁気特性及び電気特性を維持するように製造される。
[0064] 以上の説明は本開示の実施形態を対象としているが、本開示の基本的な範囲から逸脱せずに本開示の他の実施形態及び更なる実施形態が考案されてよく、本開示の範囲は、以下の特許請求の範囲によって規定される。
[0048] 一実施形態では、動作１４８において、キャッピング層１２２の第１のキャッピング中間層１２２Ａが、非酸化物層が形成されるPVDチャンバとは異なり得るPVDチャンバ内で形成される。というのも、動作１４８中、酸化物層が形成されるとき、ArプラズマとO2の両方がPVDチャンバ内に存在するからである。第１のキャッピング中間層１２２Ａは、Arプラズマを使用して、Mgターゲットをスパッタリングすることによって、動作１４８でPVDチャンバ内に堆積される。O2も、そのPVDチャンバ内に存在する。動作１４８における別の一実施例では、第１のキャッピング中間層１２２Ａが、MgOスパッタリングターゲット及びArプラズマを使用して、PVDチャンバ内で形成される。第１のキャッピング中間層１２２Ａを形成するために、MgOや鉄含有酸化物が使用される本実施例では、第１のキャッピング中間層１２２Ａが、形成されたままのbcc格子構造を有してよい。この実施例では、第１のキャッピング中間層１２２Ａが、下にある磁気記憶層１２０と同じ格子構造なので、動作１４６Ａにおける任意選択的な冷却は使用されなくてもよい。第１のキャッピング中間層１２２Ａが、トンネルバリア層１１８と同じ材料（例えば、Mg）から形成される一実施例では、動作１４４に使用されるPVDチャンバが、第１のキャッピング中間層１２２Ａを形成するために動作１４８で使用されるのと同じPVDチャンバであってよい。第１のキャッピング中間層１２２Ａの別の一実施例では、第１のキャッピング中間層１２２Ａが、Ru及び／又はIrから形成され、bcc格子構造を有する下にある磁気記憶層１２０とは異なるfcc格子構造を有する。この実施例では、動作１４８で第１のキャッピング中間層１２２Ａを形成する前に、動作１４６Ａを使用して基板温度が下げられる。動作１５０では、第２のキャッピング中間層１２２Ｂが、第１のキャッピング中間層１２２Ａ上に堆積される。動作１５０は、動作１４８でO2が使用される場合、第１のキャッピング中間層１２２Ａをスパッタリングするために使用されたものとは別の異なるPVDのチャンバ内で行われてよい。というのも、第２のキャッピング中間層１２２Ｂを形成するためにPVDチャンバ内でO2が使用されないからである。第２のキャッピング中間層１２２Ｂは、Arプラズマと、Ru、Ir、及び／又はTaから成る１以上のスパッタリングターゲットとを使用して、PVDチャンバ内で形成される。第２のキャッピング中間層１２２Ｂの組成に応じて、動作１５０は、例えば、動作１３６でSyF結合層１１０を形成するためにも使用されるPVDチャンバ内で行われてよい。第２のキャッピング層は、Ta及び／又はRu及び／又はIrを含み、fcc格子を有してよい。
[0051] 図２Ａ〜図２Fは、本開示の実施形態に従って製造されたMTJ積層体の層の概略図である。図２Ａは、本開示の実施形態による、緩衝層１０４の拡大図である。緩衝層１０４は、タンタル（Ta）若しくはTaN、又はTaとTaNの層状積層体を含み、幾つかの実施例では、CoxFeyBzを、単独で又はTa、TaN、若しくはTa／TaN層状積層体との組み合わせで含む。緩衝層１０４の一実施例では、緩衝層１０４が、少なくとも１つの二重層２０４Ｄを含む。少なくとも１つの二重層２０４Ｄは、少なくとも１つの二重層２０４Ｄの少なくとも１回の反復で、基板１０２上に交互様式で形成された第１の緩衝中間層２０４Ａ及び第２の緩衝中間層２０４Ｂを含む。この実施例では、第１の緩衝中間層２０４ＡがTaを含み、第２の緩衝中間層２０４ＢがTaNを含み、第１の緩衝中間層２０４Ａが基板１０２と接触している。別の一実施例では、第１の緩衝中間層２０４ＡがTaNを含み、第２の緩衝中間層２０４ＢがTaを含み、したがって、TaNが基板１０２と直接接触している。緩衝層１０４の他の実施例では、図１Ａで示されるように、CoxFeyBzが、緩衝層１０４に単独で使用され、したがって、基板１０２と直接接触するだろう。別の一実施例では、図２Ａで示されているように、第３の緩衝層２０４Ｃが、少なくとも１つの二重層２０４Ｄの上に形成される。この実施例では、第３の緩衝層２０４Ｃが、CoxFeyBzから製造され、最大１０Åまでの厚さで形成される。したがって、緩衝層１０４の構成に応じて、緩衝層１０４の厚さは、１Åから６０Åの範囲内である。Co x Fe y B z の第３の緩衝層２０４Ｃが採用される一実施例では、zは約１０重量%から約４０重量%であり、yは約２０重量%から約６０重量%であり、xは７０重量％以下である。

Claims (15)

  1. デバイスを製造する方法であって、
    磁気トンネル接合積層体を形成することを含み、前記磁気トンネル接合積層体を形成することが、
    PVDを介して、基板上に配置された緩衝層上にシード層を堆積させることであって、前記基板が、前記シード層の堆積中に摂氏２００度から摂氏６００度の範囲内のシード層堆積温度にある、シード層を堆積させることと、
    PVDを介して、前記緩衝層上に第１のピンニング層を堆積させることであって、前記基板が、前記第１のピンニング層の堆積中に第１のピンニング層堆積温度にある、第１のピンニング層を堆積させることと、
    PVDを介して、前記第１のピンニング層上に合成反フェリ磁性（SyF）結合層を堆積させることであって、前記基板が、前記SyF結合層の堆積中にSyF結合層堆積温度にある、SyF結合層を堆積させることと、
    PVDを介して、前記基板が第２のピンニング層堆積温度にある間に、前記SyF結合層上に第２のピンニング層を堆積させることと、
    PVDを介して、前記基板が構造ブロッキング層堆積温度にある間に、前記第２のピンニング層上に構造ブロッキング層を堆積させることと、
    PVDを介して、前記構造ブロッキング層と接触するように磁気基準層を堆積させることと、
    PVDを介して、前記磁気基準層と接触するようにトンネルバリア層を堆積させることと、
    PVDを介して、前記トンネルバリア層と接触するように磁気記憶層を堆積させることとを含む、方法。
  2. 前記シード層堆積温度が、ほぼ室温であり、前記第１のピンニング層堆積温度が、前記シード層堆積温度以下であり、前記SyF結合層堆積温度が、前記第１のピンニング層堆積温度以下であり、前記第２のピンニング層堆積温度が、前記第１のピンニング層堆積温度以下である、請求項１に記載の方法。
  3. 前記基板温度を、前記第２のピンニング層堆積温度から、摂氏約−２７０度から摂氏約１００度の範囲内にある前記構造ブロッキング層堆積温度まで下げることを更に含む、請求項１に記載の方法。
  4. 前記トンネルバリア層を堆積させることが、
    前記基板が第１のトンネルバリア層堆積温度にある間に、前記トンネルバリア層の第１の部分を堆積させること、
    前記基板温度を、摂氏約３００度から摂氏約６００度の範囲内にある第２のトンネルバリア層堆積温度まで上げること、
    前記トンネルバリア層の第２の部分を堆積させることであって、前記第１の部分が、前記トンネルバリア層の全体的な厚さの１０％から９０％を占める、第２の部分を堆積させること、及び
    前記トンネルバリア層の前記第２の部分を堆積させた後で、前記基板の前記温度を、摂氏約−２７０度から摂氏約１００度の範囲内にある堆積後温度まで下げることを含む、請求項１に記載の方法。
  5. 前記磁気記憶層を形成した後で、前記基板の温度を、摂氏約３００度から摂氏約６００度の範囲内まで上げること、
    前記基板温度を、摂氏約−２７０度から摂氏約１００度の範囲内にあるキャッピング層堆積温度まで下げること、
    前記磁気記憶層上にキャッピング層の第１の中間層を堆積させること、
    前記第１の中間層上に前記キャッピング層の第２の中間層を堆積させること、及び
    前記第２の中間層上にハードマスク層を堆積させることを更に含む、請求項４に記載の方法。
  6. 指示命令を含むコンピュータ可読媒体であって、前記指示命令が、計算システムに、
    緩衝層上にシード層を堆積させること、
    前記緩衝層上に第１のピンニング層を堆積させること、
    前記第１のピンニング層上に合成反フェリ磁性（SyF）結合層を堆積させること、
    前記SyF結合層上に第２のピンニング層を堆積させること、
    前記第２のピンニング層上に構造ブロッキング層を堆積させること、
    前記構造ブロッキング層上に磁気基準層を堆積させること、
    基板が第１のトンネルバリア層堆積温度にある間に、前記磁気基準層上にトンネルバリア層の第１の部分を堆積させること、
    前記基板の温度を、摂氏約３００度から摂氏約６００度の範囲内にある第２のトンネルバリア層堆積温度まで上げること、
    前記第１の部分上に前記トンネルバリア層の第２の部分を堆積させることであって、前記第１の部分が、前記トンネルバリア層の全体的な厚さの１０％から９０％を占める、第２の部分を堆積させること、
    前記基板の前記温度を、摂氏約３００から摂氏約６００度の範囲内にある磁気記憶層堆積温度まで下げること、及び
    前記基板が前記磁気記憶層堆積温度にある間に、前記トンネルバリア層上に磁気記憶層を堆積させること、を実行させるように構成されている、コンピュータ可読媒体。
  7. 前記指示命令が、
    前記磁気基準層の前記堆積前に、前記基板の前記温度を、摂氏約−２７０度から摂氏約１００度の範囲内にある磁気基準層堆積温度まで冷却すること、
    前記磁気記憶層の堆積後に、前記基板の前記温度を摂氏約３００から摂氏約６００度の範囲内まで上げること、
    続いて、前記基板の前記温度を、摂氏約−２７０度から摂氏約１００度の範囲内にあるキャッピング層堆積温度まで下げること、
    前記基板が前記キャッピング層堆積温度にある間に、前記磁気記憶層上にキャッピング層の第１の中間層を堆積させることであって、前記磁気記憶層が第１の結晶構造を含み、前記第１の中間層が第２の結晶構造を含み、前記第１の結晶構造と前記第２の結晶構造が異なる、第１の中間層を堆積させること、
    前記基板が前記キャッピング層堆積温度にある間に、前記第１の中間層上に前記キャッピング層の第２の中間層を堆積させること、及び
    前記キャッピング層の前記第２の中間層上にハードマスク層を堆積させること、を実行するように更に構成されている、請求項６に記載のコンピュータ可読媒体。
  8. 前記指示命令が、
    前記基板が摂氏約３００度から摂氏約６００度の範囲内のキャッピング層堆積温度にある間に、前記磁気記憶層上にキャッピング層の第１の中間層を堆積させることであって、前記磁気記憶層が第１の結晶構造を含み、前記第１のキャッピング中間層が同じ結晶構造を含む、第１の中間層を堆積させること、及び
    前記基板が前記キャッピング層堆積温度にある間に、前記第１の中間層上に前記キャッピング層の第２の中間層を堆積させること、を実行するように更に構成されている、請求項６に記載のコンピュータ可読媒体。
  9. 磁気トンネル接合積層体を製造する方法であって、
    構造ブロッキング層上に磁気基準層を堆積させることであって、基板上に第２のピンニング層が形成される、磁気基準層を堆積させること、
    前記磁気基準層上にトンネルバリア層を堆積させること、
    前記トンネルバリア層を堆積させた後で、摂氏約−２７０度から摂氏約２０度の範囲内であるように前記基板の温度を確立すること、及び
    前記トンネルバリア層上に磁気記憶層を堆積させることを含む、方法。
  10. 前記磁気基準層を堆積させる前に、前記基板上に緩衝層を堆積させることと、
    前記緩衝層上にシード層を堆積させることであって、前記シード層を堆積させる前又は前記シード層を堆積させた後のうちの少なくとも一方で、前記基板が摂氏約３００度から摂氏約６００度の範囲内の温度にある、シード層を堆積させることと、
    前記シード層上に第１のピンニング層を堆積させることと、
    前記第１のピンニング層上にSyF結合層を堆積させることと、
    前記SyF結合層上に第２のピンニング層を堆積させることと、
    前記SyF結合層上に前記構造ブロッキング層を堆積させることとを更に含む、請求項９に記載の方法。
  11. 前記磁気記憶層を堆積させた後で、摂氏約３００度から摂氏約６００度の範囲内であるように前記基板の温度を確立すること、
    続いて、前記基板の前記温度を、摂氏約−２７０度から摂氏約１００度の範囲内まで下げること、
    前記磁気記憶層上にキャッピング層の第１の中間層を堆積させること、
    前記第１の中間層上に前記キャッピング層の第２の中間層を堆積させること、及び
    前記キャッピング層の前記第２の中間層上にハードマスク層を堆積させることを更に含む、請求項１０に記載の方法。
  12. 前記第１の中間層の前記堆積中に、前記基板が、摂氏約−２７０度から摂氏約１００度の範囲内のキャッピング層堆積温度にある、請求項１１に記載の方法。
  13. 前記基板が前記キャッピング層堆積温度にある間に、前記第１の中間層上に前記キャッピング層の前記第２の中間層が堆積される、請求項１２に記載の方法。
  14. 前記磁気記憶層が第１の結晶構造を含み、前記第１の中間層が第２の結晶構造を含み、前記第１の結晶構造と前記第２の結晶構造が異なる、請求項９に記載の方法。
  15. 前記構造ブロッキング層、前記磁気基準層、前記トンネルバリア層、及び前記磁気記憶層が、それぞれ、体心立法（bcc）結晶構造を有し、前記第２のピンニング層及び前記SyF結合層が、それぞれ、面心立法（fcc）結晶構造を有する、請求項１０に記載の方法。
JP2021500283A 2018-07-09 2019-06-04 磁気トンネル接合及びその製造方法 Active JP7125535B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/029,844 2018-07-09
US16/029,844 US10468592B1 (en) 2018-07-09 2018-07-09 Magnetic tunnel junctions and methods of fabrication thereof
PCT/US2019/035457 WO2020013930A1 (en) 2018-07-09 2019-06-04 Magnetic tunnel junctions and methods of fabrication thereof

Publications (2)

Publication Number Publication Date
JP2021532571A true JP2021532571A (ja) 2021-11-25
JP7125535B2 JP7125535B2 (ja) 2022-08-24

Family

ID=68391782

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021500283A Active JP7125535B2 (ja) 2018-07-09 2019-06-04 磁気トンネル接合及びその製造方法

Country Status (6)

Country Link
US (1) US10468592B1 (ja)
JP (1) JP7125535B2 (ja)
KR (1) KR102445327B1 (ja)
CN (1) CN112335064A (ja)
TW (1) TWI750479B (ja)
WO (1) WO2020013930A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10957849B2 (en) * 2018-05-24 2021-03-23 Applied Materials, Inc. Magnetic tunnel junctions with coupling-pinning layer lattice matching
US10910557B2 (en) * 2018-09-14 2021-02-02 Applied Materials, Inc. Apparatus and methods of fabricating a magneto-resistive random access memory (MRAM) device
US10784310B2 (en) * 2018-11-08 2020-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Cooling for PMA (perpendicular magnetic anisotropy) enhancement of STT-MRAM (spin torque transfer-magnetic random access memory) devices
EP3739640B1 (en) * 2019-05-13 2022-08-24 IMEC vzw A layer stack for a magnetic tunnel junction device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015198523A1 (ja) * 2014-06-24 2015-12-30 富士電機株式会社 磁性薄膜および磁性薄膜を含む応用デバイス
WO2016125200A1 (ja) * 2015-02-02 2016-08-11 キヤノンアネルバ株式会社 垂直磁化型ｍｔｊ素子の製造方法
WO2017134697A1 (ja) * 2016-02-01 2017-08-10 キヤノンアネルバ株式会社 磁気抵抗効果素子の製造方法
CN108232003A (zh) * 2016-12-21 2018-06-29 上海磁宇信息科技有限公司 一种垂直型磁电阻元件及其制造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6958927B1 (en) * 2002-10-09 2005-10-25 Grandis Inc. Magnetic element utilizing spin-transfer and half-metals and an MRAM device using the magnetic element
WO2006022183A1 (ja) * 2004-08-27 2006-03-02 Japan Science And Technology Agency 磁気抵抗素子及びその製造方法
US7598579B2 (en) 2007-01-30 2009-10-06 Magic Technologies, Inc. Magnetic tunnel junction (MTJ) to reduce spin transfer magnetization switching current
KR101746615B1 (ko) * 2010-07-22 2017-06-14 삼성전자 주식회사 자기 메모리 소자 및 이를 포함하는 메모리 카드 및 시스템
US9028910B2 (en) 2010-12-10 2015-05-12 Avalanche Technology, Inc. MTJ manufacturing method utilizing in-situ annealing and etch back
US20130064971A1 (en) * 2011-09-13 2013-03-14 Matthew J. Carey Method for making a current-perpendicular-to-the-plane (cpp) magnetoresistive (mr) sensor with an antiparallel free (apf) structure formed of an alloy requiring post-deposition high temperature annealing
US9093639B2 (en) 2012-02-21 2015-07-28 Western Digital (Fremont), Llc Methods for manufacturing a magnetoresistive structure utilizing heating and cooling
KR101446338B1 (ko) * 2012-07-17 2014-10-01 삼성전자주식회사 자기 소자 및 그 제조 방법
JP6251130B2 (ja) * 2013-06-17 2017-12-20 アイメックＩｍｅｃ 磁気メモリ素子
US9564582B2 (en) 2014-03-07 2017-02-07 Applied Materials, Inc. Method of forming magnetic tunneling junctions
KR101537715B1 (ko) 2014-04-18 2015-07-21 한양대학교 산학협력단 메모리 소자
KR102277490B1 (ko) 2014-07-18 2021-07-14 삼성전자주식회사 자기 기억 소자 및 그의 형성 방법
US9768377B2 (en) * 2014-12-02 2017-09-19 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
US9634237B2 (en) * 2014-12-23 2017-04-25 Qualcomm Incorporated Ultrathin perpendicular pinned layer structure for magnetic tunneling junction devices
US20160351799A1 (en) 2015-05-30 2016-12-01 Applied Materials, Inc. Hard mask for patterning magnetic tunnel junctions
US11245069B2 (en) 2015-07-14 2022-02-08 Applied Materials, Inc. Methods for forming structures with desired crystallinity for MRAM applications
KR102567975B1 (ko) * 2016-07-12 2023-08-17 삼성전자주식회사 자기 소자

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015198523A1 (ja) * 2014-06-24 2015-12-30 富士電機株式会社 磁性薄膜および磁性薄膜を含む応用デバイス
JP2016009753A (ja) * 2014-06-24 2016-01-18 富士電機株式会社 磁性薄膜および磁性薄膜を含む応用デバイス
US20160372657A1 (en) * 2014-06-24 2016-12-22 Fuji Electric Co., Ltd. Magnetic thin film and application device including magnetic thin film
WO2016125200A1 (ja) * 2015-02-02 2016-08-11 キヤノンアネルバ株式会社 垂直磁化型ｍｔｊ素子の製造方法
US20170317274A1 (en) * 2015-02-02 2017-11-02 Canon Anelva Corporation Method of manufacturing perpendicular mtj device
WO2017134697A1 (ja) * 2016-02-01 2017-08-10 キヤノンアネルバ株式会社 磁気抵抗効果素子の製造方法
US20180331280A1 (en) * 2016-02-01 2018-11-15 Canon Anelva Corporation Manufacturing method of magneto-resistive effect device
CN108232003A (zh) * 2016-12-21 2018-06-29 上海磁宇信息科技有限公司 一种垂直型磁电阻元件及其制造方法

Also Published As

Publication number Publication date
JP7125535B2 (ja) 2022-08-24
WO2020013930A1 (en) 2020-01-16
CN112335064A (zh) 2021-02-05
US10468592B1 (en) 2019-11-05
KR102445327B1 (ko) 2022-09-21
TW202017213A (zh) 2020-05-01
TWI750479B (zh) 2021-12-21
KR20210019122A (ko) 2021-02-19

Similar Documents

Publication Publication Date Title
JP7125535B2 (ja) 磁気トンネル接合及びその製造方法
TWI821274B (zh) 磁性穿隧接合結構及其製造方法
US8993351B2 (en) Method of manufacturing tunneling magnetoresistive element
JP7100150B2 (ja) 調整可能な大きい垂直磁気異方性を有する磁気トンネル接合
KR102649026B1 (ko) 결합-피닝 층 격자 정합을 갖는 자기 터널 접합들
TW202105385A (zh) 用於磁性隧道接面應用的頂緩衝層
JP7507693B2 (ja) 磁気トンネル接合構造及びその製造方法
US11522126B2 (en) Magnetic tunnel junctions with protection layers
JP6538590B2 (ja) 半導体構造での層の上面を保護する方法
US10910557B2 (en) Apparatus and methods of fabricating a magneto-resistive random access memory (MRAM) device
CN112652709A (zh) 磁性隧道结的种子层形成方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210310

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210310

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220530

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220719

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220812

R150 Certificate of patent or registration of utility model

Ref document number: 7125535

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150