JP7121797B2 - 高密度マルチコンポーネント及びシリアルパッケージ - Google Patents

高密度マルチコンポーネント及びシリアルパッケージ Download PDF

Info

Publication number
JP7121797B2
JP7121797B2 JP2020513548A JP2020513548A JP7121797B2 JP 7121797 B2 JP7121797 B2 JP 7121797B2 JP 2020513548 A JP2020513548 A JP 2020513548A JP 2020513548 A JP2020513548 A JP 2020513548A JP 7121797 B2 JP7121797 B2 JP 7121797B2
Authority
JP
Japan
Prior art keywords
component
electronic
interposer
high density
mechanical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020513548A
Other languages
English (en)
Other versions
JP2020534675A (ja
Inventor
ジェームズ エー. バーク
ジョン バルチチュード
ガレン ダブリュー. ミラー
ジョン イー. マコーネル
Original Assignee
ケメット エレクトロニクス コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/699,654 external-priority patent/US10681814B2/en
Priority claimed from US15/804,515 external-priority patent/US10707145B2/en
Priority claimed from US15/852,799 external-priority patent/US10178770B1/en
Application filed by ケメット エレクトロニクス コーポレーション filed Critical ケメット エレクトロニクス コーポレーション
Publication of JP2020534675A publication Critical patent/JP2020534675A/ja
Application granted granted Critical
Publication of JP7121797B2 publication Critical patent/JP7121797B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657Stacked arrangements of devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02Mountings
    • H01G2/06Mountings specially adapted for mounting on a printed-circuit support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/224Housing; Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/38Multiple capacitors, i.e. structural combinations of fixed capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/40Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/642Capacitive arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/141One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/147Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026Bonding areas specifically adapted for layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/13198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199Material of the matrix
    • H01L2224/1329Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/13198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298Fillers
    • H01L2224/13299Base material
    • H01L2224/133Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354Coating
    • H01L2224/1356Disposition
    • H01L2224/13562On the entire exposed surface of the core
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354Coating
    • H01L2224/13599Material
    • H01L2224/1369Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1451Function
    • H01L2224/14515Bump connectors having different functions
    • H01L2224/14517Bump connectors having different functions including bump connectors providing primarily mechanical bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605Shape
    • H01L2224/16057Shape in side view
    • H01L2224/16058Shape in side view being non uniform along the bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16104Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16105Disposition relative to the bonding area, e.g. bond pad the bump connector connecting bonding areas being not aligned with respect to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H01L2224/16267Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171Disposition
    • H01L2224/1718Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171Disposition
    • H01L2224/1718Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17183On contiguous sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/2902Disposition
    • H01L2224/29021Disposition the layer connector being disposed in a recess of the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201Structure
    • H01L2224/32012Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32104Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/32105Disposition relative to the bonding area, e.g. bond pad the layer connector connecting bonding areas being not aligned with respect to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32104Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/32106Disposition relative to the bonding area, e.g. bond pad the layer connector connecting one bonding area to at least two respective bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/32147Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the layer connector connecting to a bonding area disposed in a recess of the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/32148Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the layer connector connecting to a bonding area protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32237Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32265Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H01L2224/32268Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component the layer connector connecting to a bonding area protruding from the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48475Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • H01L2224/8182Diffusion bonding
    • H01L2224/81825Solid-liquid interdiffusion
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/8184Sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81894Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/81895Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862Heat curing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83874Ultraviolet [UV] curing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83877Moisture curing, i.e. curing by exposing to humidity, e.g. for silicones and polyurethanes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/0651Wire or wire-like electrical connections from device to substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06513Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06517Bump or bump-like direct electrical connections from device to substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06572Auxiliary carrier between devices, the carrier having an electrical connection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/10155Shape being other than a cuboid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15158Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159Side view
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431Details of mounted components
    • H05K2201/10507Involving several components
    • H05K2201/10515Stacked components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431Details of mounted components
    • H05K2201/10507Involving several components
    • H05K2201/1053Mounted components directly electrically connected to each other, i.e. not via the PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10636Leadless chip, e.g. chip capacitor or resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Powder Metallurgy (AREA)

Description

本発明は電子部品の高密度パッケージ及びパッケージの製造方法に関し、限られたフットプリントで機能性の向上を実現する。より具体的には、本発明は特に、さまざまな電子部品の直列接続を可能にする、インターポーザ、高温導電性接着剤(HTCA)及び高温絶縁性接着剤(HTIA)の組合せを含む高密度パッケージに関する。
[関連出願の相互参照]
本願は2017年9月8日に出願された係属中の米国特許出願第15/699,654号に基づき優先権を主張する2017年11月6日に出願された係属中の米国特許出願第15/804,515号に基づき優先権を主張する一部継続出願であり、それら両方の出願は引用することにより本明細書中に援用される。本願はさらに2017年12月22日に出願された係属中の米国特許出願第15/852,799号に基づき優先権を主張する一部継続出願であり、その出願も引用することにより本明細書中に援用される。
デバイスの小型化が進行する中、エレクトロニクス分野において機能性の向上が絶えず求められている。この「小型化」と呼ばれるものに対する要望は、部品や実装技術などに関わる研究熱意を支配するまでになっている。その努力の大半が回路基板上の電子部品のフットプリントを削減することに充てられる一方、ごく最近では、部品を積層することに努力が払われ、それによって部品は基板の表面面積を占める代わりに基板の上下の空間を占めるようになった。
積層された多層セラミックコンデンサ(MLCC)が本発明の譲受人に譲渡された米国特許第9,472,342号(McConnell他)に記載され、それは引用することにより本明細書に援用される。その中で、リードレスの多層セラミックコンデンサがスタック状に形成されており、2以上のMLCCが遷移的液相焼結(TLPS)接着剤を使ってそれらの終端部で接合されている。その結果得られるスタックは、TLPSはハンダ付け温度ではリフローされないので、ハンダ付けなどの当該技術分野で既知の技術を使って表面実装される。
リードレススタックは有益ではあるが、電気的に並列にしかコンデンサを提供できないためにアプリケーションが幾分制限される。電気的に直列接続の電子部品を必要とする多くのアプリケーションが存在する。部品の直列接続はスタックの場合とは異なり個々の部品の端から端までのターミナルを接合することで達成されるが、これにより実装に必要なスペースが増大し、小型化に対する絶大な要望に逆らうことになる。
直列接続ができる複数の部品を含むとともに回路基板上のパッケージのフットプリントを抑制できる、そのようなパッケージに対するニーズが継続して存在する。本明細書に開示される改良されたパッケージは、好ましくは少なくとも1つのMLCCを含む複数の部品を含み、該パッケージ内の電子部品の少なくともいくつかは直列接続される。
本発明は高密度マルチコンポーネントパッケージに関する。
より具体的には、本発明はパッケージ内の異なる部品が直列接続又は並列接続が可能となる高密度マルチコンポーネントパッケージに関する。
本発明の格別な特徴は垂直方向か水平方向かのいずれかで回路基板上に高密度パッケージを実装できることである。
本明細書に開示する実施例は高密度マルチコンポーネントパッケージ及び高密度マルチコンポーネントパッケージを製造する方法について提供される。高密度マルチコンポーネントパッケージは少なくとも2つの電子部品を含み、該電子部品のうちの各電子部品は第1外部終端と第2外部終端とを含む。少なくとも1つのインターポーザが、該インターポーザにインターコネクトによって接続される隣接する電子部品間に存在し、該インターポーザはアクティブインターポーザとメカニカルインターポーザから選択される。隣接する電子部品は直列接続される。
さらに別の実施例が電子回路として提供される。該電子回路は少なくとも2つの電子部品を含む高密度マルチコンポーネントパッケージを含み、各電子部品は第1外部終端と第2外部終端を含む。インターポーザが隣接する電子部品間にあり、該インターポーザはアクティブインターポーザとメカニカルインターポーザから選択される。隣接する電子部品は直列接続される。回路基板が設けられ、該回路基板はトレースを含み、少なくとも1つのトレースがアクティブトレースであり、少なくとも1つのトレースがメカニカルパッドである。第1電子部品の少なくとも1つの第1外部終端が1つのアクティブトレースと電気的に接触し、第2電子部品の少なくとも1つの第2外部終端がメカニカルパッドと電気的に接触する。
さらに別の実施例が高密度マルチコンポーネントパッケージを形成する方法として提供され、該方法は:
各電子部品が第1外部終端と第2外部終端とを含む少なくとも2つの電子部品を提供すること;
少なくとも1つのインターポーザが隣接する電子部品間にあり、該インターポーザはアクティブインターポーザとメカニカルインターポーザから選択される電子部品のスタックを形成すること;及び
インターコネクトにより第1外部終端をインターポーザの第1トレースに接続し、第2外部終端をインターポーザの第2トレースに接続して隣接する電子部品を直列接続すること;を含む。
さらに別の実施例が電子回路を形成する方法として提供され、該方法は:
各電子部品が第1外部終端と第2外部終端とを含む少なくとも2つの電子部品を提供すること;
少なくとも1つのインターポーザが隣接する電子部品間にあり、該インターポーザはアクティブインターポーザとメカニカルインターポーザから選択される電子部品のスタックを形成すること;
インターコネクトにより第1外部終端をインターポーザの第1トレースに接続し、第2外部終端をインターポーザの第2トレースに接続して隣接する電子部品を直列接続すること;
少なくとも1つのトレースがアクティブトレースであり、少なくとも1つのトレースがメカニカルパッドであるトレースを含む回路基板を提供すること;
インターコネクトにより第1電子部品の少なくとも1つの第1外部終端を1つのアクティブトレースに接続すること;及び
インターコネクトにより第2電子部品の少なくとも1つの第2外部終端をメカニカルパッドに接続すること;を含む。
さらに別の実施例が高密度マルチコンポーネントパッケージとして提供される。該パッケージは各電子部品が第1外部終端と第2外部終端とを含む少なくとも2つの電子部品を有する。少なくとも1つの第1接着剤が隣接する電子部品の隣接する第1外部終端間にある。少なくとも1つの第2接着剤が隣接する電子部品間にあり、少なくとも2つの隣接する電子部品が直列接続される。第1接着剤と第2接着剤は高温導電性接着剤と高温絶縁性接着剤から独立して選択される。
さらに別の実施例が電子回路として提供される。該電子回路はパッケージが少なくとも2つの電子部品を含み、各電子部品が第1外部終端と第2外部終端とを含む高密度マルチコンポーネントパッケージを有し、少なくとも1つの第1接着剤が隣接する第1外部終端間にあり、少なくとも1つの第2接着剤が隣接する電子部品間にあり、少なくとも2つの隣接する電子部品が直列接続される。第1接着剤と第2接着剤は高温導電性接着剤と高温絶縁性接着剤から独立して選択される。該電子回路はさらにトレースのうち少なくとも1つのトレースがアクティブトレースであり、少なくとも1つのトレースがメカニカルパッドであるトレースを含む回路基板を含む。第1電子部品の少なくとも1つの第1外部終端が1つのアクティブトレースと電気的に接触する。第2電子部品の少なくとも1つの第2外部終端がメカニカルパッドと電気的に接触する。
さらに別の実施例が高密度マルチコンポーネントパッケージを形成する方法として提供される。該方法は:
各電子部品が第1外部終端と第2外部終端とを含む少なくとも2つの電子部品を提供すること;
隣接する電子部品のスタックを形成すること;
隣接する第1外部終端をその間にある第1接着剤で接続すること;及び
隣接する電子部品をその間にある第2接着剤で接続すること;を含み、
前記第1接着剤と第2接着剤が高温導電性接着剤と高温絶縁性接着剤とからなる群から独立して選択され;
隣接する電子部品が直列接続される。
さらに別の実施例が少なくとも2つの電子部品を含む高密度マルチコンポーネントパッケージとして提供される。各電子部品が第1外部終端と第2外部終端とを含む。少なくとも1つの電気的接続が隣接する電子部品の隣接する第1外部終端間に存在する。少なくとも1つの機械的接続が隣接する電子部品間に存在する。隣接する電子部品が直列接続される。少なくとも2つの隣接する電子部品が直列接続される。
さらに別の実施例が高密度マルチコンポーネントパッケージを形成する方法として提供され、該方法は:
各電子部品が第1外部終端と第2外部終端とを含む少なくとも2つの電子部品を提供すること;
電子部品のスタックを形成すること;
隣接する電子部品の隣接する第1外部終端の間に少なくとも1つの電気的接続を形成すること;及び
隣接する電子部品の間に少なくとも1つの機械的接続を形成すること;を含み、
前記隣接する電子部品は直列接続される。
本発明の実施例の概略側面図である。 本発明の実施例の概略側面図である。 本発明の実施例の概略側面図である。 本発明の実施例の概略側面図である。 本発明の実施例の概略側面図である。 本発明の実施例の概略側面図である。 本発明の実施例の概略側面図である。 本発明の実施例の概略側面断面図である。 本発明の実施例の概略側面断面図である。 本発明の実施例の概略側面断面図である。 本発明の実施例の概略上面図である。 本発明の実施例の概略上面図である。 本発明の実施例の概略上面図である。 本発明の実施例の概略上面図である。 本発明の実施例の概略電気回路図である。 本発明の実施例の概略電気回路図である。 本発明の実施例の概略側面図である。 本発明の実施例の概略側面図である。 本発明の実施例の概略上面図である。 本発明の実施例の概略側面図である。 本発明の実施例の概略上面図である。 本発明の実施例の概略側面図である。 本発明の実施例の概略電気回路図である。 本発明の実施例の概略電気回路図である。 本発明の実施例の概略側面図である。 本発明の実施例の概略側面図である。 本発明の実施例の概略側面図である。 本発明の実施例の概略側面図である。 本発明の実施例の概略電気回路図である。 本発明の実施例の概略電気回路図である。 本発明の実施例の概略電気回路図である。 本発明の実施例の概略側面図である。 本発明の実施例の概略側面図である。 本発明の実施例の概略側面図である。 本発明の実施例の概略側面断面図である。 本発明の実施例の概略側面断面図である。 本発明の実施例の概略側面断面図である。 本発明の実施例の概略側面断面図である。 本発明の実施例の概略電気回路図である。 本発明の実施例の概略上面断面図である。 本発明の実施例の概略上面断面図である。 本発明の実施例の概略上面断面図である。 本発明の実施例の概略電気回路図である。 本発明の実施例の概略電気回路図である。 本発明の実施例の概略電気回路図である。 本発明の実施例の概略側面断面図である。 本発明の実施例の概略上面断面図である。 本発明の実施例の概略側面断面図である。 本発明の実施例の概略側面断面図である。 本発明の実施例の概略上面断面図である。 本発明の実施例の概略上面断面図である。 本発明の実施例の概略上面断面図である。 本発明の実施例の概略上面断面図である。 本発明の実施例の概略上面断面図である。
本発明は、電子部品の少なくともいくつかは直列接続され、パッケージが回路基板上に必要とする表面面積を最小限に抑える、電子部品の高密度マルチコンポーネントパッケージに関する。より具体的には、本発明は、高温導電性接着剤(HTCA)と、高温絶縁性接着剤(HTIA)と、隣接する電子部品の隣接する外部終端間又は隣接する電子部品間のインターポーザとの組合せを含む電子部品のスタックに関する。インターポーザは電子部品のスタック内で隣接する各部品の1つのターミナル間を接続する。さらにインターポーザは高電圧のアプリケーションにおいてアーク放電を避けるために部品間の絶縁及び/又は分離を提供する。
一実施例において、電子部品のパッケージは最も外側の部品の終端部が回路に電気的接続されて表面実装される。高密度マルチコンポーネントパッケージは混合された電子部品を含む高密度パッケージを形成するために使われ、電子部品を電気的に直列及び並列に接続するフレキシビリティを提供し、それによってさまざまな構成を備えた多機能部品の高密度パッケージが可能となる。
一実施例において、隣接する電子部品間のHTCAとHTIAの組合せにより直列接続が可能になる。本発明において、HTCAは電子部品のスタック内の隣接する部品のターミナル間に電気的な接続を提供する。HTIAは隣接する部品間に機械的な結合と電気的な絶縁を提供する。HTCAとHTIAの組合せにより電子部品が直列及び並列に接続されて高密度パッケージ内に配置されることが可能になる。この組合せは垂直又は水平実装を行う上で都合がよい。一実施例において、電子部品のパッケージは最も外側の部品の終端部を回路に電気的接続して表面実装ができる。高密度マルチコンポーネントパッケージは混合された電子部品を含む高密度パッケージを形成するために使われ、電子部品を電気的に直列及び並列に接続するフレキシビリティを提供し、それによってさまざまな構成を備えた多機能部品の高密度パッケージが可能となる。HTCAとHTIAは同じプロセスで又は別々に接合される。さらに、電子部品は接合されたスタックに形成されて、その後該スタックは回路基板に実装されるか又は回路基板への実装とスタックの形成が同時であってもよい。
インターポーザを使って隣接する電子部品間の直列接続を形成するために、以下に記載するように、一実施例として、インターポーザは貫通ビアホール又はインターポーザの基板の周りの導電性ラップとしてインターポーザを使った電気的接続を形成する。トレースの構成部分であるハンダパッドは、好ましくはそのようなビアやラップに使われて電子部品の外部終端に機械的及び電気的な結合を形成する。ビアは導電性の材料で充填されてもされなくともよい。充填されない場合、製品組み立て時にビアは相互接続材料により充填されて電子部品を反対側に接続してもよい。焼結金属ペースト、導電性接着剤、又はTLPSは、組み立てプロセスの間流れ出ることがなく硬化又は焼結することで組み立て部品の接続を形成するので、適切なインターコネクトとなる。このような導電性パッドはどんな導電性金属を使って形成してもよい。有機インターポーザの場合に銅とアルミウムが一般的であるが、無機インターポーザに対しては厚くとも薄くともどんな導電性金属も使用できる。これらはオーバーメッキにより保護されてもよい。
本発明は、開示するうえで不可欠、かつそれに限定されることのない部分を構成する図を参照して説明される。さまざまな図を通して同じ要素にはそれに従って番号が付されている。
インターポーザが図1及び2の概略断面図に示されている。図1において、インターポーザ10は基板16を貫通するビア14により形成されるアクティブパッド12を含み、それにより基板の両側の導電性パッド18の間に電気的接続を提供する。メカニカルパッド20は基板上のそれに対向する機械的パッドとは電気的に接触されない。図2において、アクティブパッド12はラップアラウンドパッドの形をとり、機械的パッド20は基板16の表面でトレースの一部分になる。少なくとも1つのアクティブパッドと少なくとも1つのオプショナルな機械的パッドを備えたインターポーザは本明細書においてアクティブインターポーザと呼ぶことにする。充填されないビア14’を備えたインターポーザが図1Aに示されており、ビア14’は製品組み立ての前又はその途中に充填される。
本発明の一実施例は、高密度マルチコンポーネントパッケージ30が概略側面図に示される図3を参照して説明される。図3には、それに限定されることはないが説明のために4つの電子部品が示されている。各電子部品は図を説明するためだけの目的で任意の番号が付されている。図3において、インターポーザ10が隣接する電子部品の間にある。各電子部品はアクティブパッド12と電気的に接触する1つの外部終端32を有しそれにより電気的接続を形成し、及びメカニカルパッド20に接触しかつ接着される1つの外部終端を有し、それにより機械的接続を形成する。図3において、アクティブパッドは電気的接続を形成するビアによって電気的に接続される、基板の両側の導電性パッドとして表される。外部終端は、本明細書の他の部分でも説明されるように、好ましくは導電性接着剤、ハンダ、ポリマーハンダ、TLPS接合材、焼結金属インターコネクト、拡散ハンダ又はダイレクト銅ボンドなどのインターコネクト34によりパッドに接合される。隣接するインターポーザのアクティブパッドとメカニカルパッドは交互に配置されそれにより電子部品1の任意の外部終端32で始まり、電子部品4の外部終端32で終わる電子経路を提供する。従って4つの電子部品は直列接続される。本発明を例示するのに4つの電子部品は十分な数であるが、本発明は2つの電子部品から任意の数の電子部品まで増やすことが可能であり、多様なバリエーションが実現されることが容易に理解されるであろう。電子部品の数は少なくとも2つから100までが好ましい。
本発明の一実施例が図4を参照して記載され、高密度マルチコンポーネントパッケージ30が概略側面図に示されている。図4において、4つの電子部品が説明のために例示されるがそれに限定はされない。各電子部品は図の説明だけの目的で任意に番号が付されている。図4において、HTCA’s310とHTIA’s311が隣接する電子部品の隣接する外部終端の間にある。各電子部品は1つの外部終端32がHTCA310を使って隣接する外部終端と電気的に接続されるか、又は好ましくは隣接する外部終端間のHTIA311による電気絶縁性結合により物理的に接続される。HTCAは電気的接続を形成し、HTIAは機械的接続を形成する。図4において、電子部品1の任意の外部終端32で始まり、電子部品4の外部終端32で終わる電子経路が形成される。従って、4つの電子部品は全て直列接続される。本発明を例示するのに4つの電子部品は十分な数であるが、本発明は2つの電子部品から任意の数の電子部品まで増やすことが可能であり、多様なバリエーションが実現されることが容易に理解される。電子部品の数は少なくとも2つから100までが好ましい。
図5及び6を参照して本発明の一実施例が記載され、基板36に垂直に実装された高密度マルチコンポーネントパッケージが概略側面断面図に示されている。基板36上のアクティブ回路トレース38が外部終端32と32に機能的に電子接続される。外部終端32が、外部終端とインターポーザ間のインターコネクトと同じであっても違っていてもよい、インターコネクト42によりアクティブ回路トレース38に直接接続される。コネクタ-44が外部終端32とアクティブトレース38に電気的に接触し、アクティブトレース38は装置の電子回路にとって不可欠である。コネクタはワイヤやジャンパー線のような電気的接続であってそれ以外のさらなる機能を提供しないものでもよいし、あるいはコネクタは電気部品のような機能的な接続であってもよい。具体的には、コネクタは好ましくは抵抗器、ヒューズ、インダクタ、又はフレキシブル回路を含む。メカニカルパッド40は機械的な安定性を提供し、インターコネクト42によって外部終端32に直接接続される。
本発明の一実施例が図7,8,9を参照して記載され、フレックス回路がコネクタとして使われる。図7を参照すると、概略断面図で示されるフレックス回路コネクタ144がフレキシブル基板160を含む。任意ではあるが、好ましくはメカニカルパッド20が機械的な堅牢性のために、図9の32のような外部終端に対して機械的接続を提供する。一対の導電性パッド18がトレース146と電気的に接続されるビア14と電気的に接続される。1つの導電性パッドが外部終端32に電気的に接触され、1つの導電性パッドが回路トレース38に電気的に接触される。
本発明の一実施例が図10及び11を参照して記載され、回路基板36に水平に実装された高密度マルチコンポーネントパッケージが概略上面図に示されている。図10及び11において、外部終端32と32が回路トレース46に電気的に接触するアクティブトレース38と38にそれぞれ接続されて、各外部終端32が回路基板のトレースに接続され、残りの外部終端は図示されないインターコネクトにより、好ましくはハンダパッド43を介してメカニカルパッド40に接続されている。図10及び11において、電子部品は全て直列接続される。図11において、HTIA311は電子部品が回路基板に機械的に固定される際にオプショナルに使用される。それでもHTIA311は機械的安定性を提供するので使用することが好ましく、基板実装プロセスの前にかつ基板への実装とは独立して電子部品のスタックの製造を可能にする。これにより、基板の組立の前に部品試験を実施することが容易になる。
本発明の一実施例が図12及び13を参照して記載され、基板36に実装された高密度マルチコンポーネントパッケージが概略上面図に示されている。図12において、図10及び11に対して電子回路1及び4が図示のように実装され説明される。電子部品2及び3はインターコネクト34又はHTCA310を使って直接その間に電気的接続を形成するので、電子部品2及び3は電気的に並列接続される。一般的な概略電気回路図が図14に示され、電子部品2及び3が直列接続された電子部品1及び4の間に並列接続されている。概略電気回路図が図15に示され、電気回路1はインダクタであり、電気回路2及び3はMLCCであり、電気回路4はヒューズであり、それによってヒューズ付きインダクタコンデンサ高密度コンポーネントを提供している。
本発明の一実施例が図16A及び16Bを参照して記載され、インターポーザ50が示されている。図16Aにおいて、インターポーザはメカニカルパッド20を含み、それらは基板16上の対向するメカニカルパッドとは電気的に接続されていない。図16Bにおいてメカニカルパッド20は基板16の表面上の電気的に孤立したトレースの一部分である。図16A及び16Bに示されたインターポーザは以下の説明から分かるようにアクティブパッドを有さず、本明細書では以後メカニカルインターポーザと呼ぶ。
本発明の一実施例が図17、18、19及び20を参照して記載され、装置の電子回路の一部が図17及び19に概略上面図として示され、図18及び20に概略側面図として示される。説明のために、一連のパッド58は連続番号が付されている。隣接するパッドを接続するトレース54が電気的に接続されたパッドにより指定される。トレースは接続されるパッドを含めて電路となる。例えば、トレース5423はパッド58と58間に導電性を提供する。メカニカルインターポーザ50又はHTIA311が隣接する電子部品間にあって、パッド58と58はトレース56によって回路に接続性を与えている。外部終端で電気部品2及び3と電気的に並列接続される二次的電気部品5は直列及び並列の電気的接続の組合せを提供し、電気部品5はパッケージ111によって占有される回路基板36の表面積を増加させない。二次的電気部品とはスタックの周辺にあってスタックに電気的に接続される電気部品である。5つの電気部品を例に挙げて説明したが、電気部品の数及び配置は本明細署に示されるものに限定されない。
図17、18,19及び20に示されたパッケージの代表的な回路図が図21に示されており、電子部品1、2、3、及び4は電気的に直列接続され、電子部品5は電子部品2及び3と電気的に並列接続される。代表的な実施例が図22に示され、電子部品1はインダクタであり、電子部品2及び3はMLCCであり、電子部品5は抵抗器であり、電子部品4はヒューズである。
本発明の一実施例が図23及び24を参照して記載され、基板36に実装された高密度マルチコンポーネントパッケージが概略部分断面図に示されている。図23及び24において、電子部品が並列に隣接するスタックに形成され二次的電子部品Pが電子部品N及びM間に架けられている。電子部品Pはブリッジされるこれらの部品間に機能性を与える付加的な電子部品であってもよいし、又は電子部品Pはジャンパー線、導電性ワイヤ又は導体箔によって提供されるような導電性を提供してもよい。一実施例において、電子部品Pはインターポーザであってもよいし、又は2つのアクティブパッドと、これらのアクティブパッド間の電気的接続のためにその間にあるトレースとを備えたフレキシブル回路であってもよい。それに限定されないが、図示されるように、パッド62は図示されない回路トレースに電気的につながるアクティブパッドであり、パッド60は回路に電気的に接続されないメカニカルパッドである。オーバーモールディング64が表面アーク放電を防ぎ、水分浸透に対しバリアを生成し、又は機械的配置を容易にするために含まれてもよい。
本発明のさらなる実施例において、回路基板へのアクティブ接続の数を増やすことにより高密度コンポーネントパッケージ内に電気フィルタを達成することができる。Pi、T、及びLCフィルタはフィードスルー又は表面実装のいずれかに幅広く使われるが、これらのパッケージの小型化を引き続きはかること及び高密度表面実装ソリューションを提供することが切望されている。Piフィルタパッケージの例が図25及び26に示され、電子部品2がインダクタであり、電子部品1及び3がMLCCである。インダクタの入出力はMLCCを通してアーストレース51に接続され、それによってPiフィルタに対し図27に示される概略電気回路が形成される。図25及び26にはアクティブ回路トレースのみが示され、他のノンアクティブパッドは機械的安定性を増加させるための機械的結合として加えられる。“LC”フィルタに対する概略電子回路図が図28に示され、“T”フィルタに対しては図29に示される。
接続される部品がフェースダウンの終端を有する場合、再配向ビアを備えたアクティブインターポーザ70が図30に示されるように使われて導電性パッド18がビア14を介して導電性パッド72に電気的に接続される。図31又は図32に示されるように使われると、再配向ビアに接続され直列接続を形成することでフェースダウンターミナルの1つが回路に接続され他は次の部品76の1つのターミナルに接続される。各パッド74は必要に応じ独立してメカニカルパッド又は導電性パッドのいずれかとなり得て、それによって電子部品のデザインと高密度マルチコンポーネントパッケージの機能性にフレキシビリティをもたせることができる。
本発明の一実施例が図33及び34を参照して記載される。図33及び34において、複数の部品1~8が、例えば、1と2又は3と4又は5と6又は7と8の1つの面で隣接する部品として示され、メカニカルパッド20又はHTCA310を使って通常の電気的接続により直列に接続される。2及び3のような隣接する並列の電子部品に対する機械的接合はメカニカルパッド20又はHTIA311により提供される。ビア14によりインターポーザをまたがって接続されたアクティブパッド18により、又はHTCA310により、隣接する部品はアクティブインターポーザ10をまたがって電気的に接触される。複数のパッド及びアクティブパッド、メカニカルパッド、HTCA又はHTIAの組合せを提供することにより、限られた空間内に部品の配置を多数行うことが可能になる。
本発明の一実施例が図35及び36を参照して記載される。
図35において、複数のインターポーザが直列及び並列の電気的接続を形成するためのフレキシビリティを示している。本明細書に説明される直列の電気的接続は、スタック内部の部品間に使用され単独でアクティブインターポーザかメカニカルインターポーザとなり得るスタック内インターポーザ210により可能となる。好ましくはアクティブインターポーザであるスタック間インターポーザ211は隣接する部品のスタックSとSとの間の電気的接続を提供する。図を説明すると、スタックSは部品1、2、及び3を含み、スタックSは部品4、5、及び6を含む。図を説明すると、スタック間インターポーザは隣接する部品3と6と、及び隣接する部品2と5の間にビア14により電気的に接続されるアクティブパッド18を有し、それによって電気的に直列接続される2つの部品群2-5及び3-6をパッケージに形成し、各群が図37の電気回路図に示されるように部品1及び4と電気的に直列接続される。図35において、パッケージは回路基板36上のアクティブ回路トレース38と電気的に接触し、機械的なサポートのために設けられたメカニカルパッド40によって支持される。あるいは、例えばメカニカルパッド40がアクティブ回路であってもよく、それによりスタックの一部例えば部品1のみの使用を可能にして、部品1の機能性を維持してこの図においてトレース38と40間を分離することができる。
図35及び36に示された実施例はパッケージ内の個別の部品の試験を可能にする。
図36において、HTCA310とHTIA311との組合せが直列及び並列接続のフレキシビリティをもたらす。スタック間HTCA310は隣接する部品スタックSとSの間に導電性を提供する。図を説明すると、スタックSは部品1、2、3を含み、スタックSは部品4、5、6を含む。図を説明すると、隣接する部品3と6及び隣接する部品2と5は電気的に直列接続される2つの部品群2-5及び3-6をパッケージに形成し、各群が図37の電気回路図に示されるように部品1及び4と電気的に直列接続される。図36において、パッケージは回路基板36上のアクティブ回路トレース38に電気的に接触し、機械的なサポートのために設けられたメカニカルパッド40によって支持される。あるいは、例えばメカニカルパッド40がアクティブ回路であってもよく、それによりスタックの一部例えば部品1のみの使用を部品1の機能性を維持して可能にしこの図においてトレース38と40間を分離することができる。これによりパッケージ内の個別の部品の試験を可能にする。
本発明の一実施例が図38、39、及び40を参照して記載され、多端子部品を分離パッドにより回路に接続することが可能なパッケージが提供される。図38、39、及び40においてそれに限定されない3つの部品が示されている。図38においてアクティブインターポーザが隣接する部品間にあり、各部品の各外部終端が回路トレースに電気的に接触する。図40において、多端子部品をHTCA310及びHTIA311を使用して回路に接続することが可能なパッケージが提供される。図40においてそれに限定されない3つの部品が示され、隣接する部品間のHTCA及び各部品の各外部終端により回路トレースと電気的に接触する。パッケージに求められる機能に応じて、回路トレース151のいくつかがアクティブになり、又はメカニカルになることが可能である。例として、トレース151、151及び151を図41に示す回路図を形成するように使用して、部品1及び3がインダクタであり、部品2がコンデンサの場合は図29に示すTフィルタを形成することができる。あるいは、トレース151、151及び151を図42に示す回路図を形成するように使用して、部品1がインダクタであり、部品2がコンデンサの場合は図28に示すLC又はLフィルタを形成することができる。HTCAとHTIAを交互に配置して使用することで又はインターポーザを使って同等の構成にすることで回路トレース151,151,151及び151は図43の回路図を形成し、部品1及び3がコンデンサ、部品2がインダクタの場合図27のPiフィルタを形成する。単一のパッケージが複数機能を提供する。部品数を多くすることができるので、機能性は事実上無限となり得ることが理解される。
本発明の一実施例が図44を参照して記載される。図44において、機能的インターポーザ200が概略断面図に示され、該機能的インターポーザは機能的パッド300を含み、少なくとも1つの部品1が該機能的パッドにその間で電気的に接触する。導電性パッド302がトレースに電気的に接触して、数に制限されずに追加の部品2-4に対する電気的接続を形成する。機能的パッド及び導電性パッドがそれぞれアクティブトレース38に電気的に接触する。パッケージはオーバーモールディング64によって包まれてもよい。
本発明の一実施例が図45の概略断面図に示される。図45において、2つの電子部品が示され、該2つの電子部品は電子部品のスタックの一部であることを前提とする。図45において、外部終端32及び32が本明細書中の他の箇所にも記載されるようにHTCA310を介して電気接触される。外部終端32及び32はその間に代わりのスペーサ9が配置されて電気接触されない。該スペーサはエアギャップや非導電性の材料であってもよく、非導電性材料はHTIAでもよい。好ましくは導電性ではない二次接着剤112は安定化をはかるため隣接する電子部品の本体を接着する。接着剤は1つの電子部品の1つの外部終端と接触し、隣接する電子部品の本体と接触する。本発明の目的のために、二次的接着剤は、少なくとも1つの電子部品の少なくとも1つの本体に機械的に接触し、そうでなければ第2電子部品の本体か、第2電子部品の外部終端か、又はハンダパッドに機械的に接触する、接着剤である。
本発明の一実施例が図46の概略側面図に示され、電子部品の2つのスタックが基板36に垂直にそれに限定されない1-8で示されている。スペーサ17が設けられ、隣接する電子部品の隣接する外部終端間の絶縁体として機能する。図46に表されるスタックは図11に示されるように水平に実装されることも可能であり、交互に配置されるHTCA310とHTIA311及びスペーサ17が使用されて本明細書の別の箇所にも記載されるように直列及び並列の電気的接続の組合せが可能となる。
本発明の一実施例が図47の概略側面図に示される。図47において、HTIA311が隣接する電子部品間にあり、それによりスタックされた電子部品の直列接続を可能にする。本明細書の別の箇所に記載されるように、隣接する外部終端はHTCA310により電気的に接続される。図47に表されるスタックは図35に示されるように水平に実装され、スペーサをさらに含めて交互に配置されたHTCAとHTIAが使用され、それによって、本明細書の別の箇所に記載されるように、直列及び並列の電気的接続の組合せを可能にする。
本明細書の一実施例が概略的に図48及び48Aに示され、説明のために、不要な電気的干渉を除去するのに適切なPiフィルタとして表される。好ましくはコンデンサである一対の電子部品1及び2が導体19からなるインダクタを介して誘導物質31の少なくとも1つの層及び任意的な電気絶縁材料10により直列接続される。より好ましくは該導体は両側に誘導物質を有する。アクティブインターポーザの一部となり得るインターコネクト12が電気導電性を電子部品に与える。好ましくは、インターポーザとなり得る任意的な電気絶縁材料がインダクタの外側層を形成する。特に好ましい実施例では、誘導物質は金属フレーク複合材料である。特に好ましい誘導物質は好ましくはフレーク状の鉄、アルミニウム、及びシリコンの少なくとも1つの合金を含む。導体箔又はリード線のサンドイッチ状に形成されたインダクタは誘導物質内に又はその周りに導電路を形成する。
インダクタの一実施例が図50の部分断面図に示され、誘導物質31が導体19に挟まれている。隣接する導体への電気的接続はビア12を使用して行う。インダクタの代替の実施例は図51の部分断面図に示され、誘導物質の隣接する層はずらして配置されそれによりHTCA310等の導電性材料を介する導電性を可能にする。誘導物質及び導体の層の数は特に限定されず、誘導物質及び導体各層の厚みは求められる誘導性能を得るために調節されてもよい。
電磁干渉抑制体を備えたpiフィルタの代替の実施例が図49の概略断面図に示され、インダクタは図51に示されるようなずらした層を含む。
本発明の格別な効果はインダクタンスの改善である。図10又は図11に示すような水平方向に実装される高密度マルチコンポーネントスタックは電子部品と回路基板との間の経路長が短くなるので浮遊インダクタンスが減少し、従って等価直列インダクタンス(ESL)も減少する。MLCCの場合、水平方向の2.9nHと比較して垂直方向では0.9nHのESLが達成される。等価直列抵抗(ESR)も低下させられるがESRはAC電圧が印加されるとき浪費されるパワーに直接比例するのでこのことは特に重要である。このことはMLCCにとって特別な利点である。何故ならば、電子部品が水平姿勢の中でMLCCの内部電極は垂直方向でありそのことはインダクタンスのためには有利であり抵抗長が低下してESRを減少させる。
各電子部品はジャンパー線、ワイヤ、コンデンサ、抵抗器、バリスタ、インダクタ、ダイオード、ヒューズ、過電圧放電装置、センサ、スイッチ、静電気放電サプレッサ、電磁妨害サプレッサ、半導体、及び集積回路からなる群から好ましくは独立して選択される。ダイオードは発光ダイオードでもよい。より好ましくは、電子素子はコンデンサ、抵抗器、バリスタ、インダクタ、ダイオード、ヒューズ、過電圧放電装置、センサ、スイッチ、ワイヤ、ジャンパー線、電磁妨害サプレッサ、又は静電気放電サプレッサからなる群から選択される。好ましくはコンデンサはMLCCであり、より好ましくは電子部品の少なくとも1つがMLCCである。
特に好ましい電磁妨害サプレッサは磁性粉、好ましくはアニール処理された軟磁性粉末を含む。鉄、アルミニウム、及びシリコンの少なくとも1つを含む合金からなるフレーク状の磁性粒子が本発明を実施するうえで特に適切である。
電子部品の外部終端は、それらがHTCA又はHTIAにより、あるいはハンダ、導電性接着剤、ポリマーハンダ、TLPS接合材、焼結金属インターコネクト、拡散ハンダ、又はダイレクト銅ボンドなどのインターコネクトによりアクティブ又はメカニカルのパッドに接続され得る限り本明細書において特に限定されない。TLPSは電子部品の外部終端とパッド間の好ましいインターコネクトである。本明細書に詳しく述べるように、外部終端はTLPSの一部分となり、TLPSの付加的な部分は結合される外部終端間に挿入されるか又は外部終端が結合される表面と一体化される。TLPSの材料は、リードフレーム仕上げ、部品接続、又は内部電極のいずれかとして、銀、錫、金、銅、プラチナ、パラジウム、ニッケル又はこれらの組合せを含む表面仕上げに対応して2つの表面間の導電性冶金結合を形成する。
遷移的液相焼結(TLPS)接着剤が電子部品に対して終端を形成し又は外部終端をハンダパッドや隣接する外部終端の表面に接続することでインターコネクトとして機能する。TLPSの終端は異なる表面仕上げとともに異なる長さの電子部品に対応できる利点がある。さらに、ハンダボールが形成されないために電子部品は互いの上面にTLPSのみを挟んで積層されることが可能であり、しかもハンダ接続技術に関し通常はクリーニングを必要とするギャップが生成されることがない。電子部品がMLCCの場合、TLPSは電子部品の内部電極に直接接合されて外部終端を低温で形成できる。一実施例において、熱圧着プロセスを用いて高密度終端を作成でき、それによって改善された外部リード取り付け接合部を形成できる。
ハンダは一次リフローの後で組成が変化しない合金である。ハンダは唯一の融点を有しており何度でもくり返し融解される。もっとも一般的なハンダは60%Sn40%Pbである。ハンダはエレクトロニクス分野において材料を選択することで電子部品間、回路基板間、又は基板間の機械的及び電気的なインターコネクトを提供する。ハンダは大量生産のアセンブリプロセスに非常にマッチしている。ハンダの物理的な特性は単にハンダ合金を作るために使われる金属の比率を変えることで変更できる。本明細書において、ハンダが引用される場合、ほぼ同じ温度で何度も繰り返し融解され得る少なくとも2つの金属の合金を意味する。
遷移的液相焼結(TLPS)接合はハンダとは区別できる。TLPSの材料は高温に晒す前の、従って材料の熱履歴を区別できる2以上の金属又は金属合金の混合物である。TLPSの材料は高温に晒す前は低い融点を示し、そして高温に晒されてから高い融点を示す。最初の融点は低融点金属又は2つの低融点金属の合金に由来する。二次的融点は、低融点金属又は合金が高融点金属と新しい合金を形成するときに形成される金属間化合物の融点であり、それにより一層高い融点を有する金属間化合物を創出する。TLPSの材料は接合される金属の表面間に冶金結合を形成する。錫/鉛又は鉛(Pb)フリーハンダとは異なり、金属間接合を形成するときTLPS接着剤は拡散しない。TLPS系のリワークは二次的リフロー温度が高温のため非常に困難となる。遷移的液相焼結とは、2以上のTLPS適合材料を相互に接触させて低融点金属が融解するのに十分な温度まで加熱するときに結果として生じる冶金学的状態を表すプロセスに対して与えられた用語である。TLPSプロセス又はインターコネクトをつくるために、これらの金属の少なくとも1つは錫(Sn)又はインジウム(In)などの低融点を有する金属の群から選択され、2番目の金属は銅(Cu)又は銀(Ag)などの高融点を有する群から選択される。SnとCuとを接触させて温度を上げると、SnとCuはCuSn金属間化合物を形成し、その結果生じる融点は低融点を有する金属の融点よりも高くなる。InとAgの場合には、Inをそれが融解するまで十分に加熱するとInがAgの中に拡散して固溶体を生成し結果的にはInそれ自体よりも高い融点を持つことになる。TLPSの用語は一般的にこのプロセスを引用するために使用され、TLPS適合材料が2以上のTLPS適合金属間に冶金結合を形成するために使用される。TLPSは電気的かつ機械的なインターコネクトを提供し、それは比較的低い温度(300℃未満)で形成することが可能であり、600℃を超える二次的再融解温度を有する。これらの温度はTLPS適合金属の異なる組み合わせにより決定される。拡散又は焼結のスピードは、時間温度関数で表され、金属の組合せが異なれば相違する。結果として得られるのは新たな融点を有する固溶体であって、その融点は高融点金属の融点に近いものになる。
TLPS技術は好ましくは比較的フラットな2つの合わせ面の間に機械的かつ電気的な導電性冶金結合を形成するのに特に適している。TLPSプロセスに通常使われる金属は2つの金属群から選択される。ひとつはインジウム、錫、鉛、アンチモン、ビスマス、カドミウム、亜鉛、ガリウム、テルリウム、水銀、タリウム、セレニウム、又はポロニウム等の低融点金属からなり、第2の群は銀、銅、アルミウム、金、プラチナ、パラジウム、ベリリウム、ロジウム、ニッケル、コバルト、鉄、及びモリブデン等の高融点金属からなり、拡散された固溶体を生成する。
接合部内に含まれる潜在的なボイドを除去するためにフラックスフリープロセスを使うことが極めて望ましい。TLPSは焼結ベースのプロセスなので、接合ラインが一様かつボイドフリーである。ハンダにとって必要なフラックスは接合部に取り込まれその後焼き尽くされてボイドを残す。半導体産業に関連して、特にダイアタッチプロセスの場合にこれらのボイドは集積回路(I/C)内部にホットスポットを生成し、それによって早期故障を招いて信頼性問題を引き起こす。TLPSは焼結プロセスでありフラックスがないので、この問題に対応できる。2つの金属が合わさって加熱されると、低融点金属が高融点金属内に拡散して合わせ面のエリアに亘って固溶体を生成する。
途切れずに一様な接合ラインを生成するには合わせ面がフラットで同一平面状に形成されており、合わせ面全体にわたり密着されていることが必須である。求められる合わせ面のフラット性はこの技術のアプリケーションも制限する。何故ならば多くの表面は良い接合部をつくるために十分にフラットではないからである。
ペースト状のTLPSを使用することで起伏のある表面を接合できる。より具体的には、ペースト状のTLPSを使用することで凹凸のある2つ表面を密着されない又は連続する接触ラインで接合できる。TLPSに適合する金属粒子のコアが液体キャリア材料と結合してペーストを形成し、該ペーストがメッキや焼結圧膜及び/又はメッキされた焼結圧膜などの混在する表面処理技術が施された、フラットではなく一様でもない2つの表面間に塗布されて、その後最も低い融点を有する金属の融点まで加熱されその温度を十分な時間保持して接合部を形成する。1つの金属の粒子コアがペーストの複数の金属に対するニーズを不要にするので金属の比率は問題とならない。さらにコア粒子として約960℃の高い融点を有する金属である、銀を使用することで単一粒子を生成することができ、その後157℃の融点を有するインジウム等の低融点金属を有する金属シェルでその粒子をコーティングする。
さらに二段階のリフローを遷移的液相焼結プロセスに使用でき、第1ステップでは導電性冶金接合がTLPSの合金プロセスに使われる金属に応じて5秒から5分の範囲の比較的短い時間サイクルを使って180℃から280℃の低温で形成される。第2ステップでは、部品は200℃から300℃の温度範囲を使って、これに限定されないが5分から60分の比較的長い時間等温時効処理を施される。初期結合を形成するために必要な比較的短い時間は自動処理にうまく適合する。別の方法では、単一のステップ処理が使われて、TLPSは外部リードと電子素子との間に例えば250℃から325℃の温度を例えば10秒から30秒間継続させてターミナル又は導電性の冶金結合を形成する。175℃から210℃のような比較的低い温度は例えば10から30分の比較的長い継続時間が使われる。これは電子部品自体が温度に対し敏感である場合に特に有用である。
ペーストをつくるためフラックス及び溶媒と混合されたインジウムパウダーを塗布してNiでオーバーメッキされその後約5ミクロン(200μインチ)の銀でオーバーメッキされた銅のベースメタルを有する2つのクーポンの間にTLPS冶金結合を形成する。インジウムペーストを上記のメッキされた表面を有するクーポンに施してサンプルを作成し、その後2つのクーポンを相互に接触させて150℃まで加熱して5秒間維持し、続いて温度を約320℃まで高めて約60秒間維持する。このように作成されたサンプルの接合力はせん断応力4,177psiに匹敵する85-94ポンドの範囲の引張り重量を示し、平均7ポンドの5-9ポンドの範囲の引きはがし重量が達成された。これらの結果は約3000psiのせん断力と7-10ポンドの範囲の引きはがし力を有するSnPbハンダの結果に匹敵する。ひとつの大きな違いは、AgIn接合が600℃を超える二次的融解温度に耐えられることである。これらの結果は、2つの銀メッキされたクーポンを接合するために使われるInペーストが現行のSnPbハンダよりも強いと言わないまでも少なくともそれと同等であると同時にSnPbハンダよりはるかに高い二次的融解温度を有し、従って、高温かつ鉛フリーのインターコネクトのアプリケーションに最適な材料を生み出すことを示している。TLPSペーストまたはプリフォームは2つの目的のため内部に不活性充てん剤を含んでも良い。目的の1つは高価な金属によるコストを抑えるためであり、第2の目的は電子素子の非終端部と露出された内部電極に直接電気的かつ冶金学的結合をつくるためである。コストは、特に、高融点金属部分の一部を不活性材料又はより低コストの導電性材料と置き換えてギャップを充填する場合に低減できる。高融点金属の代わりに使用される特に好ましいフィラーは、300℃を超える融点を備えるセラミック、ガラス、又はガラス遷移温度(T)が200℃を超える高温ポリマーなどの非金属である。一例としてポリイミドなどの熱硬化性ポリマーがある。高融点金属をこれらの非金属の一つと置き換えることによる2つの特別な利点の1つは、TLPSのアクティブな低融点金属がTLPS接合を形成している間に拡散により消費されないことである。低融点を有するガラスの群から選択される場合の不活性フィラーの第2の利点は、TLPSペースト又はプリフォームの混合物内のガラスが例えばMLCCの終端されずに露出されたセラミック体の露出されたガラスフリットとともに結合を形成することである。この非金属物質もスプレーやメッキなどの方法により低融点金属でコーティングされる。
銀、ナノ銀、及びナノ銅の焼結金属インターコネクトもインターコネクトの形成に使われる。結果として生じるインターコネクトは低温焼結プロセスを使って形成できるが、形成された結合部は銀960℃の場合のように金属に関連した高い融点を有する。しかし、これらのプロセスは大抵の場合はバッチ操作で長時間の高圧を要し、CuSnTLPSと比べてスループットを制限する。さらに、ナノサイズの金属は極めて高価になりうる。
拡散ハンダ付けもインターコネクトを形成する接合方法として使われる。これは従来のハンダ付けと拡散接合プロセスの特徴を組み合わせるものである。このプロセスは溶融ハンダの薄い層と部品の上の金属との間の化学反応に依拠して接合温度で固体である1以上の金属間化合物相を形成する。ハンダのような低融点金属は高融点金属と化学反応するので、これも広義のTLPSと解釈できる。
ダイレクト銅ボンディングも使用できるが、これは主としてダイアタッチに使われる高温拡散プロセスであるので、いくつかの部品にとっては有害となり得る。
外部終端をハンダパッドに接着させる方法は、一方の面が高融点金属を有し、その合わせ面が低融点金属を有する2つの合わせ面をコーティングすることを含む。該コーティングプロセスは蒸着又はメッキからなってもよい。第2の方法は、低融点金属又は2以上の低融点金属の合金からつくられたプリフォームフィルムを高融点金属でコーティングされた2つのフラットな表面間に挟むことである。第3の方法は、銅のような高融点金属の粒子からなるペースを生成し、その後2つの合金化された低融点金属の粒子を添加して、接続される表面を洗浄し合剤ペーストを形成するための金属粒子に対する液体成分として機能する兼用液の中に混入させることである。
述べたようなサイクルタイムで2つの金属の十分な拡散が得られず最大の二次的リフロー温度が達成されない場合、接合部に第2の加熱プロセスが施されることになる。この場合、接合部又はアセンブリは低温融点金属の融点よりも高い温度に晒されて15分から2時間その状態が維持される。時間と温度は二次的アセンブリプロセス又は環境アプリケーションの最終的な条件によって決められた望ましい二次的リフロー温度を提供するために変更できる。インジウム/銀のTLPSの場合、600℃を超える二次的融解温度が達成される。
適切な表面間にTLPS合金接合部を形成するためにペーストを塗布することの他に、TLPS合金接合部はプリフォームによっても達成される。簡単に述べれば、プリフォームはTLPSを構成する低融点の要素の薄膜である。あるいは、溶媒を除去するためにペーストをキャスティングと乾燥することでプリフォームを製造してもよい。結果として得られる固体のプリフォームは接合される表面間に置かれる。この場合、乾燥後の強度を高めるためペーストに適切なバインダを加えることが肝要である。この場合はいずれも、プリフォームはそれが接合される表面になじむことができるように可鍛性があることが重要である。
多くのアプリケーションで高度の多孔性が許容される。しかし高湿度環境即ち回路基板の実装プロセスの過酷な環境下では水や他の化学物質が結合部に浸透して結合部を損傷する場合があるため多孔性は望ましくない。本発明にかかる望ましい実施例は従って熱圧着接合プロセスを使う遷移的液相焼結接合部内に低度の多孔性を有する終端を形成することである。このプロセスは単一工程において225℃から300℃の温度範囲で15秒から30秒間のプロセス時間を使うことにより自動化にとって適切なプロセスであるというさらなる利点もある。リードが使用される場合、熱圧着接合処理と組み合わせた、30秒未満の低温の1工程で、外部終端を電子素子に接続するアプリケーションに対して強固な接合部を形成することができる。
さらに、熱圧着接合処理は、高密度冶金結合を接触面間に形成する支援を行うので、ポリマーハンダを使用する場合は好ましい処理方法である。熱圧着の利点は二次的接続プロセスに対しより強固な結合及び高い強度での接続が達成されることである。0.5から4.5キログラム/cm(7.1to64psi)及びより好ましくは0.6から0.8キログラム/cm(8.5to11psi)の圧着力を開示することが本明細書において熱圧着を十分に説明することになる。約0.63キログラム/cm(9psi)が開示の例として特に適切な圧力である。
以下の特徴を示す最小限の多孔性を備える接合部を生成することが極めて望ましい:引きはがし試験で示す強い機械強度、張力、高せん断導電性、150℃から225℃の範囲の低いプロセス温度、300℃を超える二次的リフロー温度、一様でない表面間に形成される密着性又は0.015インチ以内のギャップを有すること。
HTCAは銀などの高融点金属でコーティングされた表面に結合部を形成するために使用されるペースト内に含有されたインジウムなどの単一の金属を含む、インターコネクトとなる。インジウムが銀に拡散することで低融点の遷移的液相が形成され、それがその後化学反応してより高い融点を有する結合部を達成する。この結合部の形成にとって低融点のペーストにおいて高い拡散スピードを達成することが重要である。ボイドが減少しかつ一様な相が得られる等最終的な接合の望ましい特性を達成するために、他の金属をペーストに添加することが望ましい。しかし、低融点材料の高度の拡散性を維持することが重要である。このため、低融点金属の他に1以上の金属が求められる場合はペーストを形成する前にメタルパウダーをコーティングすることによりこれらの金属が組み込まれることが好ましい。融点が最も低い金属を融点がより高い金属にコーティングすることはアクティブな表面を維持するために好ましい。コーティングによりペーストの異なる金属元素間の拡散長を縮減させ、1以上の追加のメタルパウダーを単一のメタルペーストに単に混合する場合とは対照的に好ましい相がより簡単に形成される望ましい効果も発揮できる。
HTCAなど導電性接着剤は通常銀又は金の粒子で満たされた架橋ポリマーであり、それは特定の温度範囲、一般的には150℃で硬化または架橋することで、接合される材料に機械的結合部を形成する。その導電性は相互に密着する金属粒子によりポリマーマトリクスの範囲内に生成され、1つの粒子から他の粒子への導電路を形成する。バインダは本来有機物であるので、それらは通常150℃から約300℃の範囲の比較的低い温度性能を有する。導電性エポキシは一旦硬化すればリワークされない。TLPS接合部とは異なり、高温や腐食環境に晒されると高分子結合を分解し金属粒子を酸化させて電気的特性を劣化させる。インターコネクトの電気的及び機械的双方の性能が損なわれESRを増加させ機械的な強度を減少させる結果をもたらすことになる。
ポリマーハンダのHTCAはPb/Sn合金系又はSn/Sb等の鉛フリー系に基づく従来のハンダシステムからなり、それらは洗浄剤として機能する架橋ポリマーと結合する。架橋ポリマーはさらにエポキシ樹脂接着剤等の架橋高分子結合を形成することができ、それは金属の融解相の間に形成されてハンダ合金及び機械的高分子結合を形成する。ポリマーハンダの利点はその高分子結合がハンダの融点以上の温度でさらに機械的結合力を与えることにあり、それによってハンダの融点を超える5から80℃の範囲でより高い操作温度をハンダ接合に与えることができる。ポリマーハンダは現行のハンダ合金を同じペースト内の架橋ポリマーと組み合わせてそれが加熱などで硬化されると冶金結合と機械的結合の両方を提供して高温でハンダ接合力を増加させる。しかし、上限温度と接合力は材料の物理的特性によってのみ改良されてきた。実用的な上限値300℃は変わらないが、TLPSにより生成された結合部はより高い温度を達成できる。
高温絶縁性接着剤は熱又は湿度硬化接着剤、紫外線硬化接着剤、又は感圧接着剤であってもよい。特に好ましい高温絶縁性接着剤は、エポキシ樹脂、フェノールホルムアルデヒド樹脂、フェノールメラミンホルムアルデヒド樹脂、フェノールネオプレン、レソルシノールホルムアルデヒド、ポリエステル、ポリイミド、シアノアクリレート、アクリル、スチレンブロック共重合体、スチレンブタジエン共重合体、ポリウレタン、ポリアリーレン、ポリスルフィド、ポリアミド、シリコン、及びワックス等を含む。HTIAが選択されて状況によってはHTCAと同時に結合部を形成してもよいし、別々の接合プロセスを提供するのが良い場合もある。HTIA接合プロセスは加圧、加熱、UV硬化、湿気硬化、又はホットメルト堆積により達成される。さらに、HTIAは十分なサイズを有し誘電特性を有する不活性フィラーを含有することで回路/スタックの設計と使用条件によって必要とされる隣接する部品間の最小限度の誘電体間隔を確保する。
インターポーザの構成材料は標準的なプリント回路基板(PCB)材料が使用に適しているとはいえ、本明細書において特に限定されない。特に積層板、繊維強化樹脂、セラミック充填樹脂、特殊材料、及びフレキシブル基板が適する。難燃性(FR)積層板がインターポーザ材料として特に適しており具体的には、FR-1,FR-2,FR-3,FR-4,FR-5又はFR-6が該当する。FR-2はフェノール紙、フェノールコットンペーパー、又はフェノールホルムアルデヒド樹脂を含侵させた紙である。FR-4はエポキシ樹脂を含侵させた編まれたガラス繊維の布である。複合エポキシ材料(CEM)は適切であり、特に、それぞれがコットンペーパー、エポキシ樹脂の不識ガラス繊維又はガラス繊維織物等の補強材を含む、CEM-1,CEM-2,CEM-3,CEM-4又はCEM-5が適切である。G-5,G-7,G-9,G-10,G-11等のガラス基板(G)が幅広く使用され、それぞれがエポキシ樹脂のガラス繊維織物であるG-10及びG-11を備えたものが最も好ましい。RF-35のようにセラミックが充填され又はガラス繊維で強化され得るポリテトラフルオロエチレン(PTFE)が特に適切な基板である。ポリエーテルケトン(PEEK)、アルミナ、又はイットリア安定化ジルコニア等の電子グレードセラミック材料は、96%Alと99.6%Alが市販のため入手が容易なので、入手可能である。ビスマレイミドトリアジン(BT)エポキシ樹脂は特に適切な基板材料である。フレキシブル基板はカプトン又はユーピレックスとして市販のポリイミド箔、又はピララックスとして市販されているポリイミド-フルオロポリマー複合材等の一般的ポリイミドである。42アロイ、インバール、コバール等の鉄合金やCu、リン青銅、又はBeCu等の非鉄材料も使用される。
パッケージやパッケージの一部は非導電性のポリマーや樹脂によりオーバーモールディングされる。オーバーモールディングに使用される材料は本明細書では特に限定されない。オーバーモールディングは、パッケージやその内部の電子部品を回路の他の素子との電気的相互作用から隔離し、又はパッケージやその内部の電子部品を環境の変化から保護するためになされる。オーバーモールディングは光学装置や機械装置によって確認できる特定の形状に適用できるので、ラベリングやピックアンドプレース装置に使用することもできる。さらに、パッケージはケース、シェル、又はプラグイン電気回路として使う他のアセンブリや現行のアセンブリ手段によりパッケージに接続された市販される電気的接続具を使うアセンブリに機械的に封入することができる。
本発明は好ましい実施例を参照して説明したが、それに限定されることはない。本明細書に具体的に述べられなかった追加の実施例や改良が実現されるかもしれないが、それらはここに添付された特許請求の範囲により具体的に記載される発明の範囲に含まれる。

Claims (120)

  1. 各電子部品が第1外部終端と第2外部終端とを含む少なくとも2つの電子部品と;
    隣接する電子部品の間の少なくとも1つのインターポーザであって、前記隣接する電子部品はインターコネクトにより前記少なくとも1つのインターポーザの前記インターポーザに接続されたインターポーザと;を備え、
    前記各隣接する電子部品が直列に接続され、
    前記少なくとも1つのインターポーザの前記インターポーザはアクティブインターポーザ及びメカニカルインターポーザから独立して選択され、
    アクティブインターポーザはアクティブパッドとメカニカルパッドと基板とを含み、各アクティブパッドは、前記基板の反対側の対応するアクティブパッドに電気的に接続され、各メカニカルパッドは、前記基板の前記反対側の対応するメカニカルパッドに電気的に接続されず、
    前記各隣接する電子部品の少なくとも1つのために、前記第1外部終端は、前記基板上で互いに対向する前記2つの前記アクティブパッドの一方によって電気的に接続され、前記第2外部終端は、2つの前記メカニカルパッドの一方にそれぞれ接触しかつ接着され、前記2つのメカニカルパッドの他方に電気的に接続されず、前記2つのメカニカルパッドは前記基板上で互いに対向し、
    メカニカルインターポーザは、基板とメカニカルパッドとを含み、アクティブパッドを含まず、
    前記メカニカルインターポーザに接続された前記隣接する電子部品は、一方の電子部品の前記第1外部終端および前記第2外部終端の一方に接続された第1パッドと、他方の電子部品の前記第1外部終端および前記第2外部終端の一方に接続された第2パッドと、前記第1パッドおよび前記第2パッドを電気的に接続するトレースと、によって電気的に接続される、高密度マルチコンポーネントパッケージ。
  2. 前記少なくとも1つのインターポーザはアクティブインターポーザを含む、請求項1に記載の高密度マルチコンポーネントパッケージ。
  3. 前記少なくとも1つのインターポーザはメカニカルインターポーザを含む、請求項1に記載の高密度マルチコンポーネントパッケージ。
  4. 前記各電子部品は、コンデンサ、抵抗器、バリスタ、インダクタ、ダイオード、ヒューズ、過電圧放電装置、センサ、スイッチ、静電気放電サプレッサ、半導体、及び集積回路からなる群から独立して選択される、請求項1に記載の高密度マルチコンポーネントパッケージ。
  5. 前記電子部品の少なくとも1つがMLCCである、請求項4に記載の高密度マルチコンポーネントパッケージ。
  6. 前記各電子部品は、MLCC、抵抗器、バリスタ、インダクタ、ダイオード、ヒューズ、過電圧放電装置、センサ、スイッチ、及び静電気放電サプレッサからなる群から選択される、請求項4に記載の高密度マルチコンポーネントパッケージ。
  7. 前記電子部品の少なくとも1つが発光ダイオードである、請求項6に記載の高密度マルチコンポーネントパッケージ。
  8. 前記電子部品の少なくとも1つがMLCCである、請求項6に記載の高密度マルチコンポーネントパッケージ。
  9. 全ての電子部品が直列接続される、請求項1に記載の高密度マルチコンポーネントパッケージ。
  10. 少なくとも2つの追加の電子部品をさらに含み、前記少なくとも2つの追加の電子部品が電気的に並列接続される、請求項1に記載の高密度マルチコンポーネントパッケージ。
  11. アクティブインターポーザ及びメカニカルインターポーザから独立して選択される前記少なくとも1つのインターポーザの複数のインターポーザを含む、請求項1に記載の高密度マルチコンポーネントパッケージ。
  12. 前記複数のインターポーザの各インターポーザがアクティブインターポーザである、請求項11に記載の高密度マルチコンポーネントパッケージ。
  13. 前記複数のインターポーザの各インターポーザがメカニカルインターポーザである、請求項11に記載の高密度マルチコンポーネントパッケージ。
  14. 前記複数のインターポーザは、少なくとも1つのアクティブインターポーザ及び少なくとも1つのメカニカルインターポーザを含む、請求項11に記載の高密度マルチコンポーネントパッケージ。
  15. 前記電子部品のうち少なくとも1つの部品が隣接する部品に前記インターコネクトにより直接接続される、請求項1に記載の高密度マルチコンポーネントパッケージ。
  16. 前記電子部品は少なくとも1つのスタックを形成する、請求項1に記載の高密度マルチコンポーネントパッケージ。
  17. 二次的電気部品をさらに含む、請求項16に記載の高密度マルチコンポーネントパッケージ。
  18. 少なくとも2つのスタックを含み、前記二次的電気部品は前記スタックをつなぐ、請求項17に記載の高密度マルチコンポーネントパッケージ。
  19. 前記二次的電気部品は少なくとも2つの前記電子部品に電気的に並列である、請求項17に記載の高密度マルチコンポーネントパッケージ。
  20. 前記少なくとも1つのインターコネクトは、ハンダ、導電性接着剤、ポリマーハンダ、及び遷移的液相焼結接着剤からなる群から選択される、請求項1に記載の高密度マルチコンポーネントパッケージ。
  21. 前記少なくとも1つのインターコネクトは、高融点金属と低融点金属を含む遷移的液相焼結接着剤である、請求項20に記載の高密度マルチコンポーネントパッケージ。
  22. 前記低融点金属は、インジウム、錫、鉛、アンチモン、ビスマス、カドミウム、亜鉛、ガリウム、テルリウム、水銀、タリウム、セレニウム、又はポロニウムからなる群から選択される、請求項21に記載の高密度マルチコンポーネントパッケージ。
  23. 前記高融点金属は、銀、銅、アルミニウム、金、プラチナ、パラジウム、ベリリウム、ロジウム、ニッケル、コバルト、鉄、及びモリブデンからなる群から選択される、請求項1に記載の高密度マルチコンポーネントパッケージ。
  24. 前記遷移的液相焼結接着剤は、錫及び銅、又はインジウム及び銀を含む、請求項1に記載の高密度マルチコンポーネントパッケージ。
  25. 少なくとも1つの前記外部終端は、銀、錫、金、銅、プラチナ、パラジウム、及びニッケルからなる群から選択される、請求項に記載の高密度マルチコンポーネントパッケージ。
  26. Pi型フィルタ、T型フィルタ、及びLCフィルタからなる群から選択される、請求項に記載の高密度マルチコンポーネントパッケージ。
  27. 高密度マルチコンポーネントパッケージを備えた電子回路であって、前記高密度マルチコンポーネントパッケージは、
    各電子部品が第1外部終端と第2外部終端とを含む少なくとも2つの電子部品と;
    隣接する電子部品の間のインターポーザと;
    トレースのうち少なくとも1つのトレースがアクティブトレースであり、トレースのうち少なくとも1つのトレースがメカニカルトレースであるトレースを含む回路基板と;を含み、
    前記インターポーザはアクティブインターポーザ及びメカニカルインターポーザから選択され、
    アクティブインターポーザはアクティブパッドとメカニカルパッドと基板とを含み、各アクティブパッドは、前記基板の反対側の対応するアクティブパッドに電気的に接続され、各メカニカルパッドは、前記基板の前記反対側の対応するメカニカルパッドに電気的に接続されず、
    前記各隣接する電子部品のために、前記第1外部終端は、前記基板上で互いに対向する前記2つの前記アクティブパッドによって電気的に接続され、前記第2外部終端は、2つの前記メカニカルパッドの一方にそれぞれ接触しかつ接着され、前記2つのメカニカルパッドの他方に電気的に接続されず、前記2つのメカニカルパッドは前記基板上で互いに対向し、
    メカニカルインターポーザは、基板とメカニカルパッドとを含み、アクティブパッドを含まず、
    前記隣接する電子部品が直列に接続され、
    前記電子部品のうち第1電子部品の少なくとも1つの第1外部終端は少なくとも1つの前記アクティブトレースと電気的に接触し;
    前記電子部品のうち第2電子部品の少なくとも1つの第2外部終端は少なくとも1つのメカニカルトレースと電気的に接触し、
    前記メカニカルインターポーザに接続された前記隣接する電子部品は、一方の電子部品の前記第1外部終端および前記第2外部終端の一方に接続された第1パッドと、他方の電子部品の前記第1外部終端および前記第2外部終端の一方に接続された第2パッドと、前記第1パッドおよび前記第2パッドを電気的に接続するトレースと、によって電気的に接続される、電子回路。
  28. 前記高密度マルチコンポーネントパッケージは前記回路基板の上に垂直に実装される、請求項27に記載の電子回路。
  29. 少なくとも1つの前記外部終端及び少なくとも1つの前記アクティブトレース間にコネクタをさらに含む、請求項28に記載の電子回路。
  30. 前記コネクタは電気的接続部及び機能的接続部からなる群から選択される、請求項29に記載の電子回路。
  31. 前記コネクタは追加の電子部品である、請求項30に記載の電子回路。
  32. 前記追加の電子部品は、コンデンサ、抵抗器、バリスタ、インダクタ、ダイオード、ヒューズ、過電圧放電装置、センサ、スイッチ、静電気放電サプレッサ、半導体、及び集積回路からなる群から独立して選択される、請求項3に記載の電子回路。
  33. 前記追加の電子部品はMLCCである、請求項32に記載の電子回路。
  34. 前記追加の電子部品は、抵抗器、及びヒューズからなる群から選択される、請求項32に記載の電子回路。
  35. 前記高密度マルチコンポーネントパッケージは前記回路基板の上に水平に実装される、請求項27に記載の電子回路。
  36. 少なくとも1つの前記アクティブトレースは隣接する外部終端を電気的に接続する、請求項35に記載の電子回路。
  37. 前記インターポーザはアクティブインターポーザである、請求項27に記載の電子回路。
  38. 前記インターポーザはメカニカルインターポーザである、請求項27に記載の電子回路。
  39. 前記各電子部品は、MLCC、抵抗器、バリスタ、インダクタ、ダイオード、ヒューズ、過電圧放電装置、センサ、スイッチ、静電気放電サプレッサ、半導体、及び集積回路からなる群から独立して選択される、請求項27に記載の電子回路。
  40. 前記電子部品の少なくとも1つは、MLCC、抵抗器、バリスタ、インダクタ、ダイオード、ヒューズ、過電圧放電装置、センサ、スイッチ、及び静電気放電サプレッサからなる群から独立して選択される、請求項39に記載の電子回路。
  41. 前記電子部品の少なくとも1つがMLCCである、請求項39に記載の電子回路。
  42. 前記電子部品の少なくとも1つが発光ダイオードである、請求項39に記載の電子回路。
  43. 全ての電子部品が直列接続される、請求項27に記載の電子回路。
  44. 電気的に並列接続される少なくとも2つの追加の電子部品をさらに含む、請求項27に記載の電子回路。
  45. アクティブインターポーザ及びメカニカルインターポーザから選択される前記インターポーザの複数のインターポーザをさらに含む、請求項27に記載の電子回路。
  46. 前記複数のインターポーザの少なくとも1つのインターポーザがアクティブインターポーザである、請求項45に記載の電子回路。
  47. 前記複数のインターポーザの各インターポーザがメカニカルインターポーザである、請求項45に記載の電子回路。
  48. 前記複数のインターポーザは、少なくとも1つのアクティブインターポーザ及び少なくとも1つのメカニカルインターポーザを含む、請求項45に記載の電子回路。
  49. 前記電子部品のうち少なくとも1つの電子部品が隣接する電子部品にインターコネクトにより直接接続される、請求項27に記載の電子回路。
  50. 前記電子部品は少なくとも1つのスタックを形成する、請求項27に記載の電子回路。
  51. 二次的電気部品をさらに含む、請求項50に記載の電子回路。
  52. 少なくとも2つのスタックを含み、前記二次的電気部品は前記スタックをつなぐ、請求項51に記載の電子回路。
  53. 前記二次的電気部品は少なくとも2つの前記電子部品に電気的に並列である、請求項51に記載の電子回路。
  54. 前記隣接する電子部品はインターコネクトにより前記インターポーザに接続され、前記インターコネクトは、ハンダ、導電性接着剤、ポリマーハンダ、及び遷移的液相焼結接着剤からなる群から選択される、請求項27に記載の電子回路。
  55. 前記インターコネクトは、高融点金属と低融点金属を含む遷移的液相焼結接着剤である、請求項54に記載の電子回路。
  56. 前記低融点金属は、インジウム、錫、鉛、アンチモン、ビスマス、カドミウム、亜鉛、ガリウム、テルリウム、水銀、タリウム、セレニウム、又はポロニウムからなる群から選択される、請求項55に記載の電子回路。
  57. 前記高融点金属は、銀、銅、アルミニウム、金、プラチナ、パラジウム、ベリリウム、ロジウム、ニッケル、コバルト、鉄、及びモリブデンからなる群から選択される、請求項55に記載の電子回路。
  58. 前記遷移的液相焼結接着剤は、錫及び銅、又はインジウム及び銀を含む、請求項55に記載の電子回路。
  59. 少なくとも1つの前記外部終端は、銀、錫、金、銅、プラチナ、パラジウム、及びニッケルからなる群から選択される、請求項27に記載の電子回路。
  60. Pi型フィルタ、T型フィルタ、及びLCフィルタからなる群から選択される、請求項27に記載の電子回路。
  61. 各電子部品が第1外部終端と第2外部終端を含む少なくとも2つの電子部品を供給すること;及び
    隣接する電子部品の間の少なくとも1つのインターザとともに前記電子部品のスタックを形成すること;を含み、
    前記少なくとも1つのインターポーザの各インターポーザはアクティブインターポーザ及びメカニカルインターポーザから独立して選択され、
    アクティブインターポーザはアクティブパッドとメカニカルパッドと基板とを含み、各アクティブパッドは、前記基板の反対側の対応するアクティブパッドに電気的に接続され、各メカニカルパッドは、前記基板の前記反対側の対応するメカニカルパッドに電気的に接続されず、
    前記各隣接する電子部品の少なくとも1つのために、前記第1外部終端は、前記基板上で互いに対向する前記2つの前記アクティブパッドの一方にインターコネクトによって電気的に接続され、前記第2外部終端は、2つの前記メカニカルパッドの一方に前記インターコネクトによってそれぞれ接触しかつ接着され、前記2つのメカニカルパッドの他方に電気的に接続されず、前記2つのメカニカルパッドは前記基板上で互いに対向し、
    メカニカルインターポーザは、基板とメカニカルパッドとを含み、アクティブパッドを含まず、
    前記隣接する電子部品が直列接続され
    前記メカニカルインターポーザに接続された前記隣接する電子部品は、一方の電子部品の前記第1外部終端および前記第2外部終端の一方に接続された第1パッドと、他方の電子部品の前記第1外部終端および前記第2外部終端の一方に接続された第2パッドと、前記第1パッドおよび前記第2パッドを電気的に接続するトレースと、によって電気的に接続される、高密度マルチコンポーネントパッケージを形成する方法。
  62. 前記少なくとも1つのインターポーザはアクティブインターポーザを含む、請求項61に記載の高密度マルチコンポーネントパッケージを形成する方法。
  63. 前記少なくとも1つのインターポーザはメカニカルインターポーザを含む、請求項61に記載の高密度マルチコンポーネントパッケージを形成する方法。
  64. 前記各電子部品は、コンデンサ、抵抗器、バリスタ、インダクタ、ダイオード、ヒューズ、過電圧放電装置、センサ、スイッチ、静電気放電サプレッサ、半導体、及び集積回路からなる群から独立して選択される、請求項61に記載の高密度マルチコンポーネントパッケージを形成する方法。
  65. 前記電子部品の少なくとも1つがMLCCである、請求項64に記載の高密度マルチコンポーネントパッケージを形成する方法。
  66. 前記各電子部品は、MLCC、抵抗器、バリスタ、インダクタ、ダイオード、ヒューズ、過電圧放電装置、センサ、スイッチ、及び静電気放電サプレッサからなる群から選択される、請求項64に記載の高密度マルチコンポーネントパッケージを形成する方法。
  67. 前記電子部品の少なくとも1つが発光ダイオードである、請求項66に記載の高密度マルチコンポーネントパッケージを形成する方法。
  68. 前記電子部品の少なくとも1つがMLCCである、請求項66に記載の高密度マルチコンポーネントパッケージを形成する方法。
  69. 全ての電子部品が直列接続される、請求項61に記載の高密度マルチコンポーネントパッケージを形成する方法。
  70. 少なくとも2つの追加の電子部品をさらに含み、前記少なくとも2つの追加の電子部品が電気的に並列接続される、請求項61に記載の高密度マルチコンポーネントパッケージを形成する方法。
  71. アクティブインターポーザ及びメカニカルインターポーザから独立して選択される前記少なくとも1つのインターポーザの複数のインターポーザを含む、請求項61に記載の高密度マルチコンポーネントパッケージを形成する方法。
  72. 前記複数のインターポーザの各インターポーザはアクティブインターポーザである、請求項71に記載の高密度マルチコンポーネントパッケージを形成する方法。
  73. 前記複数のインターポーザの各インターポーザはメカニカルインターポーザである、請求項71に記載の高密度マルチコンポーネントパッケージを形成する方法。
  74. 前記複数のインターポーザは、少なくとも1つのアクティブインターポーザ及び少なくとも1つのメカニカルインターポーザを含む、請求項71に記載の高密度マルチコンポーネントパッケージ。
  75. 前記電子部品のうち少なくとも1つの電子部品が隣接する電子部品にインターコネクトにより直接接続される、請求項61に記載の高密度マルチコンポーネントパッケージを形成する方法。
  76. 前記電子部品は少なくとも1つのスタックを形成する、請求項61に記載の高密度マルチコンポーネントパッケージを形成する方法。
  77. 二次的電気部品をさらに含む、請求項76に記載の高密度マルチコンポーネントパッケージを形成する方法。
  78. 少なくとも2つのスタックを含み、前記二次的電気部品は前記スタックをつなぐ、請求項77に記載の高密度マルチコンポーネントパッケージを形成する方法。
  79. 前記二次的電気部品は少なくとも2つの前記電子部品に電気的に並列である、請求項77に記載の高密度マルチコンポーネントパッケージを形成する方法。
  80. 記インターコネクトは、ハンダ、導電性接着剤、ポリマーハンダ、及び遷移的液相焼結接着剤からなる群から選択される、請求項61に記載の高密度マルチコンポーネントパッケージを形成する方法。
  81. 記インターコネクトは、高融点金属と低融点金属を含む遷移的液相焼結接着剤である、請求項80に記載の高密度マルチコンポーネントパッケージを形成する方法。
  82. 前記低融点金属は、インジウム、錫、鉛、アンチモン、ビスマス、カドミウム、亜鉛、ガリウム、テルリウム、水銀、タリウム、セレニウム、又はポロニウムからなる群から選択される、請求項81に記載の高密度マルチコンポーネントパッケージを形成する方法。
  83. 前記高融点金属は、銀、銅、アルミニウム、金、プラチナ、パラジウム、ベリリウム、ロジウム、ニッケル、コバルト、鉄、及びモリブデンからなる群から選択される、請求項81に記載の高密度マルチコンポーネントパッケージを形成する方法。
  84. 前記遷移的液相焼結接着剤は、錫及び銅、又はインジウム及び銀を含む、請求項81に記載の高密度マルチコンポーネントパッケージを形成する方法。
  85. 少なくとも1つの前記第1外部終端は、銀、錫、金、銅、プラチナ、パラジウム、及びニッケルからなる群から選択される、請求項61に記載の高密度マルチコンポーネントパッケージを形成する方法。
  86. 前記高密度マルチコンポーネントパッケージは、Pi型フィルタ、T型フィルタ、及びLCフィルタからなる群から選択される、請求項61に記載の高密度マルチコンポーネントパッケージを形成する方法。
  87. 高密度マルチコンポーネントパッケージを形成することを含む、電子回路を形成する方法であって、
    前記高密度マルチコンポーネントパッケージを形成することは、
    各電子部品が第1外部終端と第2外部終端とを含む少なくとも2つの電子部品を供給すること;及び
    前記電子部品のうちの第1電子部品と前記電子部品のうちの第2電子部品との間にインターポーザとともに前記電子部品のスタックを形成すること;を含み、
    前記インターポーザはアクティブインターポーザ及びメカニカルインターポーザから独立して選択され、
    アクティブインターポーザはアクティブパッドとメカニカルパッドと基板とを含み、各アクティブパッドは、前記基板の反対側の対応するアクティブパッドに電気的に接続され、各メカニカルパッドは、前記基板の前記反対側の対応するメカニカルパッドに電気的に接続されず、
    前記第1電子部品のために、前記第1外部終端は、前記基板上で互いに対向する前記2つの前記アクティブパッドの1つによってインターコネクトに電気的に接続され、前記第2外部終端は、前記インターコネクトによって2つの前記メカニカルパッドの一方にそれぞれ接触しかつ接着され、前記2つのメカニカルパッドの他方に電気的に接続されず、前記2つのメカニカルパッドは前記基板上で互いに対向し、
    メカニカルインターポーザは、基板とメカニカルパッドとを含み、アクティブパッドを含まず、
    前記第1及び第2電子部品が直列に接続され、
    前記高密度マルチコンポーネントパッケージを形成することは、
    トレースのうち少なくとも1つのトレースがアクティブトレースであり、トレースのうち少なくとも1つのトレースがメカニカルトレースであるトレースを含む回路基板を供給すること;
    前記第1電子部品の少なくとも1つの前記第1外部終端を前記インターコネクトとともに前記アクティブトレースの1つと電気的に接触させること;及び
    前記第2電子部品の少なくとも1つの前記第2外部終端を前記インターコネクトとともに前記メカニカルトレースの1つと電気的に接触させること;をさらに含み、
    前記メカニカルインターポーザに接続された前記隣接する電子部品は、一方の電子部品の前記第1外部終端および前記第2外部終端の一方に接続された第1パッドと、他方の電子部品の前記第1外部終端および前記第2外部終端の一方に接続された第2パッドと、前記第1パッドおよび前記第2パッドを電気的に接続するトレースと、によって電気的に接続される、電子回路を形成する方法。
  88. 前記高密度マルチコンポーネントパッケージは前記回路基板の上に垂直に実装される、請求項87に記載の電子部品を形成する方法。
  89. 前記外部終端及び前記アクティブトレース間にコネクタをさらに含む、請求項88に記載の電子部品を形成する方法。
  90. 前記コネクタは電気的接続部及び機能的接続部からなる群から選択される、請求項89に記載の電子部品を形成する方法。
  91. 前記コネクタは追加の電子部品である、請求項90に記載の電子部品を形成する方法。
  92. 前記追加の電子部品は、コンデンサ、抵抗器、バリスタ、インダクタ、ダイオード、ヒューズ、過電圧放電装置、センサ、スイッチ、静電気放電サプレッサ、半導体、及び集積回路からなる群から独立して選択される、請求項91に記載の電子部品を形成する方法。
  93. 前記追加の電子部品はMLCCである、請求項92に記載の電子部品を形成する方法。
  94. 前記追加の電子部品は、抵抗器、及びヒューズからなる群から選択される、請求項92に記載の電子部品を形成する方法。
  95. 前記高密度マルチコンポーネントパッケージは前記回路基板の上に水平に実装される、請求項87に記載の電子部品を形成する方法。
  96. 隣接する外部終端を電気的に接続するトレースの少なくとも1つをさらに備える、請求項95に記載の電子部品を形成する方法。
  97. 前記インターポーザはアクティブインターポーザである、請求項87に記載の電子部品を形成する方法。
  98. 前記インターポーザはメカニカルインターポーザである、請求項87に記載の電子部品を形成する方法。
  99. 前記各電子部品は、コンデンサ、抵抗器、バリスタ、インダクタ、ダイオード、ヒューズ、過電圧放電装置、センサ、スイッチ、静電気放電サプレッサ、半導体、及び集積回路からなる群から独立して選択される、請求項87に記載の電子部品を形成する方法。
  100. 前記各電子部品は、MLCC、抵抗器、バリスタ、インダクタ、ダイオード、ヒューズ、過電圧放電装置、センサ、スイッチ、及び静電気放電サプレッサからなる群から選択される、請求項99に記載の電子部品を形成する方法。
  101. 前記電子部品の少なくとも1つが発光ダイオードである、請求項100に記載の電子部品を形成する方法。
  102. 前記電子部品の少なくとも1つがMLCCである、請求項100に記載の電子部品を形成する方法。
  103. 全ての電子部品が直列接続される、請求項87に記載の電子部品を形成する方法。
  104. 少なくとも2つの追加の電子部品をさらに含み、前記少なくとも2つの追加の電子部品が電気的に並列接続される、請求項87に記載の電子部品を形成する方法。
  105. アクティブインターポーザ及びメカニカルインターポーザから独立して選択される前記各インターポーザの複数のインターポーザを含む、請求項87に記載の電子部品を形成する方法。
  106. 前記複数のインターポーザの各インターポーザがアクティブインターポーザである、請求項105に記載の電子部品を形成する方法。
  107. 前記複数のインターポーザの各インターポーザがメカニカルインターポーザである、請求項105に記載の電子部品を形成する方法。
  108. 前記複数のインターポーザは、少なくとも1つのアクティブインターポーザ及び少なくとも1つのメカニカルインターポーザを含む、請求項105に記載の電子部品を形成する方法。
  109. 前記電子部品のうち少なくとも1つの電子部品が隣接する電子部品に前記インターコネクトにより直接接続される、請求項87に記載の電子部品を形成する方法。
  110. 前記電子部品は少なくとも1つのスタックを形成する、請求項87に記載の電子部品を形成する方法。
  111. 二次的電気部品をさらに含む、請求項110に記載の電子部品を形成する方法。
  112. 少なくとも2つのスタックを含み、前記二次的電気部品は前記スタックをつなぐ、請求項111に記載の電子部品を形成する方法。
  113. 前記二次的電気部品は少なくとも2つの前記電子部品に電気的に並列である、請求項111に記載の電子部品を形成する方法。
  114. 前記インターコネクトは、ハンダ、導電性接着剤、ポリマーハンダ、及び遷移的液相焼結接着剤からなる群から選択される、請求項87に記載の電子部品を形成する方法。
  115. 前記インターコネクトは、高融点金属と低融点金属を含む遷移的液相焼結接着剤である、請求項114に記載の電子部品を形成する方法。
  116. 前記低融点金属は、インジウム、錫、鉛、アンチモン、ビスマス、カドミウム、亜鉛、ガリウム、テルリウム、水銀、タリウム、セレニウム、又はポロニウムからなる群から選択される、請求項115に記載の電子部品を形成する方法。
  117. 前記高融点金属は、銀、銅、アルミニウム、金、プラチナ、パラジウム、ベリリウム、ロジウム、ニッケル、コバルト、鉄、及びモリブデンからなる群から選択される、請求項115に記載の電子部品を形成する方法。
  118. 前記遷移的液相焼結接着剤は、錫及び銅、又はインジウム及び銀を含む、請求項115に記載の電子部品を形成する方法。
  119. 前記高密度マルチコンポーネントパッケージは、Pi型フィルタ、T型フィルタ、及びLCフィルタからなる群から選択される、請求項87に記載の電子部品を形成する方法。
  120. 少なくとも1つの前記第1外部終端は、銀、錫、金、銅、プラチナ、パラジウム、及びニッケルからなる群から選択される、請求項87に記載の電子部品を形成する方法。
JP2020513548A 2017-09-08 2018-09-10 高密度マルチコンポーネント及びシリアルパッケージ Active JP7121797B2 (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US15/699,654 2017-09-08
US15/699,654 US10681814B2 (en) 2017-09-08 2017-09-08 High density multi-component packages
US15/804,515 US10707145B2 (en) 2017-09-08 2017-11-06 High density multi-component packages
US15/804,515 2017-11-06
US15/852,799 2017-12-22
US15/852,799 US10178770B1 (en) 2017-12-22 2017-12-22 Higher density multi-component and serial packages
PCT/US2018/050142 WO2019051346A1 (en) 2017-09-08 2018-09-10 HIGH-DENSITY MULTI-COMPONENT HOUSINGS IN SERIES

Publications (2)

Publication Number Publication Date
JP2020534675A JP2020534675A (ja) 2020-11-26
JP7121797B2 true JP7121797B2 (ja) 2022-08-18

Family

ID=65635251

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020513548A Active JP7121797B2 (ja) 2017-09-08 2018-09-10 高密度マルチコンポーネント及びシリアルパッケージ

Country Status (4)

Country Link
EP (1) EP3679599A4 (ja)
JP (1) JP7121797B2 (ja)
CN (1) CN111052347B (ja)
WO (1) WO2019051346A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116097382A (zh) * 2020-09-10 2023-05-09 基美电子公司 谐振多层陶瓷电容器
KR20220078887A (ko) 2020-12-04 2022-06-13 삼성전기주식회사 전자 부품

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280862A (ja) 2001-03-19 2002-09-27 Murata Mfg Co Ltd 複合型lcフィルタ回路及び複合型lcフィルタ部品
JP2005216884A (ja) 2004-01-27 2005-08-11 Matsushita Electric Ind Co Ltd 回路基板およびチップ部品実装方法
WO2008001641A1 (fr) 2006-06-27 2008-01-03 Panasonic Corporation Substrat d'interconnexion et structure de montage de circuits électroniques
US20130016488A1 (en) 2011-06-27 2013-01-17 Kemet Electronics Corporation Stacked leaded array
US20130284501A1 (en) 2012-04-27 2013-10-31 Kemet Electronics Corporation Coefficient of thermal expansion compensating compliant component
JP2015509659A (ja) 2012-02-08 2015-03-30 アップル インコーポレイテッド 三次元的な、複数の受動部品による構造
JP2016225369A (ja) 2015-05-27 2016-12-28 Tdk株式会社 電子部品
JP2017073481A (ja) 2015-10-08 2017-04-13 Tdk株式会社 電子部品

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9472342B2 (en) * 2010-05-26 2016-10-18 Kemet Electronics Corporation Leadless multi-layered ceramic capacitor stacks
US10366836B2 (en) * 2010-05-26 2019-07-30 Kemet Electronics Corporation Electronic component structures with reduced microphonic noise
JP2012248812A (ja) * 2011-05-31 2012-12-13 Sumitomo Electric Ind Ltd 半導体光集積素子の製造方法
DE102013215149A1 (de) 2013-08-01 2015-02-19 Conti Temic Microelectronic Gmbh Mehrstufiges Dichtsystem zum Einsatz in einem Kraftfahrzeugsteuergerät
KR101607020B1 (ko) * 2014-10-23 2016-04-11 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판
KR102139763B1 (ko) * 2015-01-08 2020-07-31 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판
JP6358132B2 (ja) * 2015-03-03 2018-07-18 オムロン株式会社 立体回路構造体
US9867285B2 (en) * 2015-06-09 2018-01-09 Apple Inc. Printed circuit board components
KR102184562B1 (ko) * 2015-10-01 2020-12-01 삼성전기주식회사 복합 전자부품 및 그 실장 기판
CN205542769U (zh) * 2015-11-30 2016-08-31 奥特斯(中国)有限公司 电子装置和电子设备
US10224149B2 (en) * 2015-12-09 2019-03-05 Kemet Electronics Corporation Bulk MLCC capacitor module

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280862A (ja) 2001-03-19 2002-09-27 Murata Mfg Co Ltd 複合型lcフィルタ回路及び複合型lcフィルタ部品
JP2005216884A (ja) 2004-01-27 2005-08-11 Matsushita Electric Ind Co Ltd 回路基板およびチップ部品実装方法
WO2008001641A1 (fr) 2006-06-27 2008-01-03 Panasonic Corporation Substrat d'interconnexion et structure de montage de circuits électroniques
US20130016488A1 (en) 2011-06-27 2013-01-17 Kemet Electronics Corporation Stacked leaded array
JP2015509659A (ja) 2012-02-08 2015-03-30 アップル インコーポレイテッド 三次元的な、複数の受動部品による構造
US20130284501A1 (en) 2012-04-27 2013-10-31 Kemet Electronics Corporation Coefficient of thermal expansion compensating compliant component
JP2016225369A (ja) 2015-05-27 2016-12-28 Tdk株式会社 電子部品
JP2017073481A (ja) 2015-10-08 2017-04-13 Tdk株式会社 電子部品

Also Published As

Publication number Publication date
EP3679599A4 (en) 2021-05-26
CN111052347A (zh) 2020-04-21
CN111052347B (zh) 2024-03-01
WO2019051346A1 (en) 2019-03-14
EP3679599A1 (en) 2020-07-15
JP2020534675A (ja) 2020-11-26

Similar Documents

Publication Publication Date Title
US10707145B2 (en) High density multi-component packages
US10790094B2 (en) Method of forming a leadless stack comprising multiple components
US10984955B2 (en) Electronic component structures with reduced microphonic noise
US10068707B2 (en) Leadless multi-layered ceramic capacitor stacks
EP2577694B1 (en) Electronic component termination and assembly by means of transient liquid phase sintering and polymer solder pastes
US10757810B2 (en) High density multi-component packages
US10757811B2 (en) Higher density multi-component and serial packages
EP3343576B1 (en) Leadless multi-layered ceramic capacitor stacks
US6297564B1 (en) Electronic devices employing adhesive interconnections including plated particles
JP2022119920A (ja) バルクmlccコンデンサモジュール
JP7334285B2 (ja) マルチコンポーネントからなるリードレススタック
JP7121797B2 (ja) 高密度マルチコンポーネント及びシリアルパッケージ
US20180254147A1 (en) Face Down MLCC
US11923151B2 (en) Structural lead frame
KR100201045B1 (ko) 전기적 접속을 위한 도전성 복합물 및 이를 이용한 방법
JP2931940B2 (ja) プリント回路基板の接続構造
EP3306631A2 (en) Leadless stack comprising multiple components
EP0805616A1 (en) Electrically conductive compositions
JPH0311694A (ja) 半導体icの接続方法
JP2002280513A (ja) ピン付き配線基板およびこれを用いた電子装置

Legal Events

Date Code Title Description
A529 Written submission of copy of amendment under article 34 pct

Free format text: JAPANESE INTERMEDIATE CODE: A529

Effective date: 20200424

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210608

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220315

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220712

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220805

R150 Certificate of patent or registration of utility model

Ref document number: 7121797

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150