JP7114036B1 - ガラスインターポーザ - Google Patents

ガラスインターポーザ Download PDF

Info

Publication number
JP7114036B1
JP7114036B1 JP2021070373A JP2021070373A JP7114036B1 JP 7114036 B1 JP7114036 B1 JP 7114036B1 JP 2021070373 A JP2021070373 A JP 2021070373A JP 2021070373 A JP2021070373 A JP 2021070373A JP 7114036 B1 JP7114036 B1 JP 7114036B1
Authority
JP
Japan
Prior art keywords
glass substrate
glass
wiring
interposer
wiring portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021070373A
Other languages
English (en)
Other versions
JP2022165139A (ja
Inventor
陽照 大山
俊介 齊藤
雄三 三好
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NSC Co Ltd
Original Assignee
NSC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NSC Co Ltd filed Critical NSC Co Ltd
Priority to JP2021070373A priority Critical patent/JP7114036B1/ja
Priority to PCT/JP2022/017463 priority patent/WO2022224855A1/ja
Priority to TW111114625A priority patent/TW202305973A/zh
Priority to JP2022107231A priority patent/JP2022165424A/ja
Application granted granted Critical
Publication of JP7114036B1 publication Critical patent/JP7114036B1/ja
Publication of JP2022165139A publication Critical patent/JP2022165139A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/32Holders for supporting the complete device in operation, i.e. detachable fixtures
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】生産コストを抑えつつガラスインターポーザの狭ピッチ化を実現することが可能なガラス基板およびこのガラス基板を用いたガラスインターポーザを提供する。【解決手段】ガラス基板12は、複数のスルーホール126を有する。このガラス基板12は、主面における配線形成予定位置に設けられた配線充填用凹部128と、スルーホール126および配線充填用凹部128にそれぞれ配置された導電性材料からなる貫通配線部122および面内配線部124を備える。面内配線部124の上面とガラス基板12の主面とは、同一平面上に配置されており、かつ、それぞれ平滑面を有する。【選択図】図1

Description

本発明は、ガラス基板およびこれを用いたガラスインターポーザに関する。
従来、インターポーザの材料としては、シリコン系材料や樹脂系材料が広く採用されてきた。
ところが、接続パッド(バンプ)の狭ピッチ化、および配線の微細化への対応を考慮したとき、シリコン系材料だと生産コストが高くなるというデメリットがあり、樹脂系材料だと微細化を図りにくいというデメリットがあった。
そこで、従来技術の中には、ガラス材料を用いてガラスインターポーザを構成するものがあった(例えば、特許文献1参照。)。この技術によれば、メタライゼーションというガラス特有の技術課題を解決し、好適なガラスインターポーザが実現するとされている。
特開2019-044212号公報
しかしながら、上述の特許文献1を含む従来のガラスインターポーザは、ガラス基板上にガラス以外の複数の材料で構成される多層配線層を形成しているため、接続パッド(バンプ)の狭ピッチ化および配線の微細化が困難になることがあった。
例えば、ガラスと多層配線層との間の熱膨張率の差から反りが発生したり、積層時の外力によって多層配線層が変形したりするというデメリットがあった。
さらに、多層配線層が樹脂で構成されている場合には、上述のように微細化が困難であり、しかも、多層配線層を形成するための工程が多工程におよぶため、生産コストが高くなる傾向があった。
本発明の目的は、生産コストを抑えつつガラスインターポーザの狭ピッチ化を実現することが可能なガラス基板およびこのガラス基板を用いたガラスインターポーザを提供することである。
本発明に係るガラス基板は、複数の微細貫通孔を有する。微細貫通孔の直径は、5μm~500μm程度の範囲であり、例えば、レーザアシストエッチングによって形成される。
このガラス基板は、配線充填用凹部および配線部を備える。配線充填用凹部は、ガラス基板の主面における配線形成予定位置に設けられる。配線充填用凹部の例としては、微細配線が配置される微細溝や所望領域をカバーするように広がった凹部等が挙げられるが、これらに限定されるものではない。
配線部は、銅やクロム等の金属材料をはじめとする導電性材料からなっており微細貫通孔および配線充填用凹部にそれぞれ配置される。
この配線部のうち配線充填用凹部に配置された配線部の上面とガラス基板の主面とは同一平面上に配置され、かつ、それぞれ平滑面を有している。このような構成を実現するためには、例えば、配線充填用凹部に配線部を充填した後、ガラス基板主面の全域を化学的機械研磨処理等によって磨くと良い。
上述の構成において、配線充填用凹部に配置された配線部の上面の平滑面とガラス基板の主面の平滑面との表面粗さRaは、それぞれ10nm以下であれば良く、1nm以下であることが好ましい。
その理由は、ガラス基板の主面の平滑性が高まれば高まるほど、ガラス基板どうしを接合してガラスインターポーザを構成し易くなるからである。さらには、化学的機械研磨処理等によって平滑面の表面粗さRaが0.5nm以下(さらに好ましくは0.1nm以下)にまで平滑化されると常温接合によってガラス基板を容易に接合できるようになる。
複数のガラス基板どうしの密着性を高め、これらを積層させることによって多層配線構造を有するインターポーザを構成することによって、熱膨張による反りがなく、外力によって変形しにくい多層配線構造を安価に形成することが可能になる。
特に、ガラス基板は大型化や超薄化を実現し易いため、樹脂、セラミックス、シリコン等の他の材料を採用する場合に比較して、狭ピッチのインターポーザを生産する際のコストを抑え易い。
この発明によれば、生産コストを抑えつつガラスインターポーザの狭ピッチ化を実現することが可能になる。
本発明の一実施形態に係るガラスインターポーザの概略構成を示す図である。 ガラスインターポーザの製造方法の一例を示す図である。 配線充填用凹部の形成手法の一例を示す図である。 スルーホールの形成手法の一例を示す図である。 ガラスインターポーザの製造に用いるエッチング装置の一例を示す図である。 貫通配線部および面内配線部の形成手法の一例を示す図である。 ガラスインターポーザの製造に用いるエッチング装置の他の例を示す図である。 配線充填用凹部およびスルーホールの形成手法の他の例を示す図である。
図1(A)~図1(D)は、本発明の一実施形態としてのガラスインターポーザ10の概略を示している。ガラスインターポーザ10は、プローブカード2によって位置調整自在に支持されている。この実施形態では、ガラスインターポーザ10をプローブカード2において用いる例を説明するが、ガラスインターポーザ10は半導体メモリ等の他の用途に用いることが可能である。
プローブカード2は、テスタ等に接続されるとともに移動自在に構成されたプローバ4に取り付けられている。プローブカード2は、ステージ(図示省略)の上の測定対象物6(例えば、半導体集積回路が形成されたシリコンウエハ等)の電気特性を測定するように構成されている。
ガラスインターポーザ10における測定対象物6に対向する主面にはプローブ支持基板8が接続される。このプローブ支持基板8は、複数のプローブ9を有している。なお、プローブ9は図解の便宜上の数のみ図示している。プローブ支持基板8は、複数の貫通孔を有する樹脂、セラミックス、シリコン等で構成されるが、ガラスインターポーザ10と同様、ガラス部材を採用することも可能である。
ガラスインターポーザ10は、プローブ支持基板8に設けられたプローブ9のピッチを、プローブカード2に設けられたスプリング電極7のピッチに適合させるように構成される。具体的には、図1(B)に示す、互いに配置ピッチが異なる接続パッド70と接続パッド90との間を導通させるように構成される。
図1(B)に示すように、ガラスインターポーザ10は、複数のガラス基板12を積層するように構成されている。この実施形態では、ガラスインターポーザ10は、3枚のガラス基板12を常温接合させて構成しているが、ガラス基板12の数や接合手法はこれらには限定されない。
ガラスインターポーザ10を構成するガラス基板12は、互いにほぼ同様の構成であるため、ここでは便宜上、単一のガラス基板12について説明する。
ガラス基板12は、図1(C)および図1(D)に示すように、スルーホール126の内壁面に設けられた貫通配線部122、およびスルーホール126の開口部からガラス基板12の主面の所定部分に回路パターンとして設けられた面内配線部124を備える。面内配線部124は、配線充填用凹部128に充填されるように配置されている。
この実施形態では、貫通配線部122および面内配線部124は共に銅メッキ層によって構成されるが、導電性を有する層であればこれには限定されない。上述した貫通配線部122、面内配線部124、接続パット70、接続パッド90、および必要に応じてスルーホール126内やその近傍に設けられる導電ペースト(銀、クロム、窒化ケイ素等)によって、プローブ9とスプリング電極7とが電気的に接続される。
ガラス基板12では、配線充填用凹部128内の面内配線部124の上面とガラス基板12の主面とが同一平面上に配置されている、さらに、面内配線部124の上面とガラス基板12の主面とがそれぞれ表面粗さ1Raが1nm以下になるように表面処理されている。
このような構成を採用する理由は、ガラス基板12どうしを接合させ易くするためである。ガラス基板12の接合面に凹凸があるとガラス基板12を積層してガラスインターポーザ10を構成することが困難になるが、面内配線部124の上面を含むガラス基板12の主面全域を平滑化することによって、ガラス基板12どうしの接合が行い易い。例えば、常温接合によってガラス基板12どうしを接合する場合には、表面粗さ1Raが1nm以下、より好ましくは0.1nm~0.5nm程度、さらに好ましくは0.1nm以下であることが好ましい。また接着剤等を用いる場合でも、ガラス基板12が表面粗さ10nm以下程度の平滑さを有していることが好ましい。
続いて、図2(A)~図2(E)を用いて、ガラス基板12を製造する手法の一例を説明する。まず、図2(A)および図2(B)に示すようにガラス基板12の主面における回路パターン形成位置に配線充填用凹部128が設けられる。配線充填用凹部128は、例えば、フォトレジスト、クロムマスク、耐エッチング性フィルム等を用いて選択的にエッチングをすることによって形成される。
その後、図2(C)に示すように、スルーホール126が設けられる。スルーホール126は、いわゆるレーザアシストエッチング等によって形成される。この実施形態では、直径50μm~100μm程度のスルーホール126を形成しているが、スルーホール126の直径はレーザのビーム径を調整することによって5μm~500μm程度の範囲に適宜設定することが可能である。
続いて、図2(D)に示すように、貫通配線部122および面内配線部124が形成される。ここでは、無電解銅メッキによって1μm程度の銅シード層を形成した後、電解メッキによって50~60μmの銅メッキ層を形成している。さらに、必要に応じて、クロム等の導電性ペーストをスルーホール126に充填している。
ただし、貫通配線部122および面内配線部124の形成手法はこれには限定されない。例えば、貫通配線部122および面内配線部124について、スパッタリングでTiやTiW等の密着層および銅シード層を形成する手法を採用することも可能である。また、銅シード層を形成する際にゾルゲル法による金属酸化物膜形成やプライマを使用しても良い。
そして、図2(E)に示すように、CMP(Chemical Mechanical Polishing)処理、すなわち化学的機械研磨処理によって面内配線部124の上面を含むガラス基板12の主面全域が表面処理される。
この実施形態においては、SeO等の研磨剤(砥粒)が有する表面化学作用と、スラリに含まれる化学成分の作用とによって、ガラス基板12の主面とスラリとの相対運動による機械的研磨効果が増大される。この結果、表面粗さ1Raが0.1nm以下の常温接合のために十分に平滑な研磨面を得ることが可能になる。
主面に対してCMP処理が施されたガラス基板12は、ガラスインターポーザ10を構成するために必要な数だけ常温接合によって積層されることになる。常温接合の手法としては、表面活性化法や原子拡散接合法等の公知の接合方法が挙げられる。
図3(A)~図3(C)は、図2(B)を用いて説明したガラス基板12の主面に配線充填用凹部128を形成する様子を示したものである。
ここでは、まず、図3(A)に示すように、ガラス基板12の主面に耐エッチング性のフォトレジスト30を塗布し、露光・現像等によって所望位置のフォトレジスト30を除去することによって配線充填用凹部128の形成位置を露出させている。
その後、図3(B)に示すように、エッチング処理によってガラス基板12の所望位置を溶解させることによって配線充填用凹部128を形成する。そして、図3(C)に示すように、配線充填用凹部128を形成した後にフォトレジスト30を除去している。なお、フォトレジスト30による処理に代えて、ガラス基板12の主面に耐エッチング性フィルムを貼付した後、レーザ処理で所望位置のフィルムを除去することによって、配線充填用凹部128の形成位置を露出させたり、クロムマスクよる処理やその他の手法によって同様の処理を行ったりしても良い。
図4(A)および図4(B)は、ガラス基板12にスルーホール126を形成する手法の一例を示している。このでは、ガラス基板12におけるスルーホール126が形成されるべき位置にレーザビームを照射することによって、この位置にエッチングされやすい性質の改質部を形成する。
レーザビームは、ガラス基板12におけるスルーホール126の形成予定位置をエッチングされ易い性質に改質できる限り、その種類および照射条件は特に限定されない。この実施形態では、レーザヘッドから、短パルスレーザ(例えばピコ秒レーザ、フェムト秒レーザ)から発振されるレーザビームが照射されているが、例えば、CO2レーザ、ナノ秒レーザ等を用いても良い。
また、この実施形態では、レーザビームの平均レーザエネルギが、約30μJ~300μJ程度になるように出力制御が行われているが、これに限定されるものでもない。
レーザビームは、適宜、その集光領域が調整されることが好ましい。ここでは、レーザビームの集光領域がガラス基板12の厚み方向の全域にわたるように調整することによって、スルーホール126が容易に形成されやすくなる。
上述のレーザ加工処理に続いて、上述の改質部をエッチングすることによってガラス基板12にスルーホール126が形成される。
エッチング処理は、例えば、図5(A)および図5(B)に示すような枚葉式スプレイエッチング方式のエッチング装置50を用いて行われる。ガラス基板12は、エッチング装置50に導入され、フッ酸および塩酸等を含むエッチング液によるエッチング処理が施される。通常、フッ酸1~10重量%、塩酸5~20重量%程度を含むエッチング液が用いられ、必要に応じて適宜、界面活性剤等が併用される。
エッチング装置50では、図5(A)および図5(B)に示すように、搬送ローラによってガラス基板12を搬送しつつ、エッチングチャンバ52内でガラス基板12の主面にエッチング液を接触させることによって、ガラス基板12に対するエッチング処理が行われる。
エッチング装置50におけるエッチングチャンバ52の後段には、ガラス基板12に付着したエッチング液を洗い流すための洗浄チャンバ53が設けられているため、ガラス基板12はエッチング液が取り除かれた状態でエッチング装置50から排出される。
このようにレーザ加工によってエッチングをアシストする手法によって、エッチング処理時間を極限まで最小化することが可能になる。
この結果、スルーホール126の形成時にガラス基板12の表面が粗面化したり、スルーホール126の形状がいびつになったりしにくくなる。スルーホール126の径は、5μm~500μm程度の範囲で適宜調整することが可能である。
原則として、ガラス基板12の板厚が薄ければ、スルーホール126の径を小さくし易くなる。その理由は、エッチング処理において、スルーホール126の径がレーザビーム径よりも微増するからである。
この微増化に対する対策として、エッチング処理において、酸化チタン等のフッ素錯化剤や、水酸化カリウム、水酸化ナトリウム等のアルカリを添加することにより、エッチング処理におけるスルーホール126の溝幅の微増化が抑制されることが出願人の実験によって明らかになっている。このため、必要に応じて、エッチング液にフッ素錯化剤やアルカリを適量添加することによって、スルーホール126の径や形状を調整することが可能になる。
続いて、図6(A)および図6(B)に示すように、貫通配線部122および面内配線部124の形成処理と、ガラス基板12に対するCMP処理が行われる。上述したように、ここでは、無電解銅メッキによって1μm程度の銅シード層を形成した後、電解メッキによって50~60μmの銅メッキ層を形成している。
なお、スルーホール126の直径が100μmを超える場合には、電解メッキのみでスルーホール126に導電性材料を充填することが困難になる傾向があるため、クロム等の導電性ペーストをスルーホール126に適宜充填することが好ましい。通常、スルーホール126内の銅メッキ層の厚みの1.1~1.5倍程度の厚みの銅メッキ層がガラス基板12の両主面に形成される。
そして、図6(E)に示すように、CMP(Chemical Mechanical Polishing)処理、すなわち化学的機械研磨処理によって面内配線部124の上面を含むガラス基板12の主面全域が表面処理される。
この実施形態においては、SeO等の研磨剤(砥粒)が有する表面化学作用と、スラリに含まれる化学成分の作用とによって、ガラス基板12の主面とスラリとの相対運動による機械的研磨効果が増大される。この結果、表面粗さ1Raが10nmから0.1nm以下までの範囲に調整可能になり、常温接合のために十分に平滑な研磨面を得ることが可能になる。
主面に対してCMP処理が施されたガラス基板12は、ガラスインターポーザ10を構成するために必要な数だけ常温接合によって積層されることになる。
上述の実施形態によれば、ガラス基板への微細孔形成やメタライゼーションを好適に行うことが可能になり、しかも、接続パッドの狭ピッチ化に対応したガラスインターポーザ10を安価に実現することが可能になる。
上述のレーザアシストエッチングを適宜外形加工に用いることにより、ガラス基板12が異形形状(例えば、角にアールを有する多角形、円形、楕円形等)であっても適切に外形加工することが可能である。
上述の実施形態では、スプレイエッチング方式のエッチング装置50によってエッチング処理を行う例を示したがこれには限定されない。例えば、図7(A)に示すように、オーバーフロー型のエッチングチャンバ54において、オーバーフローしたエッチング液に接触しながらガラス基板12が搬送される構成を採用することも可能である。
さらには、図7(B)に示すように、エッチング液が収納されたエッチング槽56に、キャリアに収納された単数または複数のガラス基板12を浸漬させるディップ式のエッチングを採用することも可能である。
もちろん、この図に示すように、ガラス基板12の形状は円形だけでなく、四角形であっても良い。また、適宜、冶具を準備することによって、あらゆる形状のガラス基板12にも対応することが可能である。
ガラス基板12のサイズが小さくて、搬送やハンドリングに支障がでる可能性があるときは、耐エッチング性を備えたメッシュ部材を支持トレイ、カゴ、冶具等のキャリア部材を用いることも可能である。
また、図8(A)~図8(C)に示すように、レーザアシストエッチングを利用して、スルーホール126および配線充填用凹部128を同時に形成することも可能である。
この場合、図8(A)に示すように、ガラス基板12における配線充填用凹部128を形成すべき領域を、レーザ焦点を調整しつつレーザビームを照射することによって改質する。
さらに、図8(B)に示すように、スルーホール126の形成位置をレーザビームによって改質する。そして、図8(C)に示すように、エッチング処理によって改質部分を溶解させることで、スルーホール126および配線充填用凹部128が同時に形成されることになる。
上述の実施形態の説明は、すべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。さらに、本発明の範囲には、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
10-ガラスインターポーザ
12-ガラス基板
122-貫通配線部
124-面内配線部
126-スルーホール
128-配線充填用凹部

Claims (1)

  1. 複数の微細貫通孔を有するガラス基板を複数接合してなるガラスインターポーザであって、
    前記ガラス基板は、
    前記ガラス基板の主面における配線形成予定位置に設けられた配線充填用凹部と、
    前記微細貫通孔および前記配線充填用凹部にそれぞれ配置された導電性材料からなる配線部と、
    を少なくとも備え、
    前記配線充填用凹部に配置された配線部の上面とガラス基板の主面とが同一平面上に配置されており、かつ、それぞれ平滑面を有し、かつ、
    前記配線充填用凹部に配置された配線部の上面の平滑面とガラス基板の主面の平滑面との表面粗さRaがそれぞれ1nm以下であり、かつ、
    前記ガラス基板どうしを常温接合によって複数接合してなる
    ガラスインターポーザ
JP2021070373A 2021-04-19 2021-04-19 ガラスインターポーザ Active JP7114036B1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021070373A JP7114036B1 (ja) 2021-04-19 2021-04-19 ガラスインターポーザ
PCT/JP2022/017463 WO2022224855A1 (ja) 2021-04-19 2022-04-11 ガラス基板およびガラスインターポーザ
TW111114625A TW202305973A (zh) 2021-04-19 2022-04-18 玻璃基板及玻璃中介層
JP2022107231A JP2022165424A (ja) 2021-04-19 2022-07-01 ガラス基板およびガラスインターポーザ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021070373A JP7114036B1 (ja) 2021-04-19 2021-04-19 ガラスインターポーザ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022107231A Division JP2022165424A (ja) 2021-04-19 2022-07-01 ガラス基板およびガラスインターポーザ

Publications (2)

Publication Number Publication Date
JP7114036B1 true JP7114036B1 (ja) 2022-08-08
JP2022165139A JP2022165139A (ja) 2022-10-31

Family

ID=82748836

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021070373A Active JP7114036B1 (ja) 2021-04-19 2021-04-19 ガラスインターポーザ
JP2022107231A Pending JP2022165424A (ja) 2021-04-19 2022-07-01 ガラス基板およびガラスインターポーザ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022107231A Pending JP2022165424A (ja) 2021-04-19 2022-07-01 ガラス基板およびガラスインターポーザ

Country Status (3)

Country Link
JP (2) JP7114036B1 (ja)
TW (1) TW202305973A (ja)
WO (1) WO2022224855A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005259801A (ja) 2004-03-09 2005-09-22 Matsushita Electric Ind Co Ltd 多層ガラス基板の製造方法
JP2014236102A (ja) 2013-05-31 2014-12-15 凸版印刷株式会社 貫通電極付き配線基板、その製造方法及び半導体装置
JP2017204527A (ja) 2016-05-10 2017-11-16 凸版印刷株式会社 配線回路基板及びその製造方法
JP2019036607A (ja) 2017-08-10 2019-03-07 リード・エレクトロニクス株式会社 回路付きガラス基板含有多層配線板及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005259801A (ja) 2004-03-09 2005-09-22 Matsushita Electric Ind Co Ltd 多層ガラス基板の製造方法
JP2014236102A (ja) 2013-05-31 2014-12-15 凸版印刷株式会社 貫通電極付き配線基板、その製造方法及び半導体装置
JP2017204527A (ja) 2016-05-10 2017-11-16 凸版印刷株式会社 配線回路基板及びその製造方法
JP2019036607A (ja) 2017-08-10 2019-03-07 リード・エレクトロニクス株式会社 回路付きガラス基板含有多層配線板及びその製造方法

Also Published As

Publication number Publication date
TW202305973A (zh) 2023-02-01
JP2022165424A (ja) 2022-10-31
WO2022224855A1 (ja) 2022-10-27
JP2022165139A (ja) 2022-10-31

Similar Documents

Publication Publication Date Title
US10790209B2 (en) Wiring circuit substrate, semiconductor device, method of producing the wiring circuit substrate, and method of producing the semiconductor device
JP7298603B2 (ja) ガラスデバイスの製造方法
JP3530149B2 (ja) 配線基板の製造方法及び半導体装置
TWI447874B (zh) 佈線板,半導體裝置及其等製造方法
TW508789B (en) Semiconductor device and fabrication method, circuit substrate and electronic machine therefor
TWI761852B (zh) 貫通電極基板及其製造方法、以及安裝基板
TW200525669A (en) Semiconductor device and method of fabricating the same
JP2009094545A (ja) 半導体装置の製造方法
JP2006049819A (ja) 半導体搭載用配線基板、その製造方法、及び半導体パッケージ
JP6840935B2 (ja) 配線回路基板の製造方法
JP5378585B2 (ja) 半導体装置
TW200423373A (en) Electronic parts packaging structure and method of manufacturing the same
TW200403828A (en) Semiconductor device and method of manufacturing the same
JP2017143140A (ja) 配線回路基板用のコア基板の製造方法、配線回路基板の製造方法、および半導体装置の製造方法
JP2023081264A (ja) 多層配線基板の製造方法
JP7114036B1 (ja) ガラスインターポーザ
JP5498864B2 (ja) 配線基板及び配線基板の製造方法
JP2006054307A (ja) 基板の製造方法
JP2005150417A (ja) 半導体装置用基板及びその製造方法並びに半導体装置
KR102396144B1 (ko) 글래스 인터포저 제조 방법
WO2024062808A1 (ja) 配線基板
JP2023028803A (ja) 積層ガラス基板
JP2022012491A (ja) 配線基板及び配線基板の製造方法
JPS6086840A (ja) 半導体装置の製造方法
JP2009253236A (ja) 積層半導体回路基板およびそれを用いた積層半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220630

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220719

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220719

R150 Certificate of patent or registration of utility model

Ref document number: 7114036

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150