JP7100980B2 - Ｌｅｄパッケージ - Google Patents
Ｌｅｄパッケージ Download PDFInfo
- Publication number
- JP7100980B2 JP7100980B2 JP2018007883A JP2018007883A JP7100980B2 JP 7100980 B2 JP7100980 B2 JP 7100980B2 JP 2018007883 A JP2018007883 A JP 2018007883A JP 2018007883 A JP2018007883 A JP 2018007883A JP 7100980 B2 JP7100980 B2 JP 7100980B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- back surface
- led package
- led chip
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims description 80
- 230000002093 peripheral effect Effects 0.000 claims description 50
- 229920005989 resin Polymers 0.000 claims description 41
- 239000011347 resin Substances 0.000 claims description 41
- 239000000203 mixture Substances 0.000 claims description 40
- 238000007789 sealing Methods 0.000 claims description 40
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 229910052718 tin Inorganic materials 0.000 claims description 6
- 239000003822 epoxy resin Substances 0.000 claims description 5
- 229910052738 indium Inorganic materials 0.000 claims description 5
- 229920000647 polyepoxide Polymers 0.000 claims description 5
- 229920003002 synthetic resin Polymers 0.000 claims description 5
- 239000000057 synthetic resin Substances 0.000 claims description 5
- 230000005496 eutectics Effects 0.000 claims description 3
- 239000000463 material Substances 0.000 description 53
- 239000004065 semiconductor Substances 0.000 description 44
- 238000004519 manufacturing process Methods 0.000 description 22
- 239000010931 gold Substances 0.000 description 18
- 238000007747 plating Methods 0.000 description 14
- 230000008018 melting Effects 0.000 description 7
- 238000002844 melting Methods 0.000 description 7
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 230000008646 thermal stress Effects 0.000 description 7
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 5
- 229910052709 silver Inorganic materials 0.000 description 5
- 239000004332 silver Substances 0.000 description 5
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 238000010521 absorption reaction Methods 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000001771 vacuum deposition Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 229920000106 Liquid crystal polymer Polymers 0.000 description 2
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 239000004954 Polyphthalamide Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229920006375 polyphtalamide Polymers 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
- H01L33/56—Materials, e.g. epoxy or silicone resin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/64—Heat extraction or cooling elements
- H01L33/641—Heat extraction or cooling elements characterized by the materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/64—Heat extraction or cooling elements
- H01L33/642—Heat extraction or cooling elements characterized by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/06181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
Description
本発明は、裏面電極を有するＬＥＤチップを適用したＬＥＤパッケージに関する。
特許文献１には、裏面電極を有するＬＥＤチップを適用したＬＥＤパッケージの一例が開示されている。当該ＬＥＤパッケージでは、絶縁性基体に実装用導電パターンおよびボンディングワイヤ接合用導電パターンが形成されている。ＬＥＤチップの裏面電極は、ダイボンド（接合材）により実装用導電パターンに接合されている。また、ボンディングワイヤ接合用導電パターンには、ボンディングワイヤの一端が接続されており、ボンディングワイヤの他端は、ＬＥＤチップの表面電極に接続されている。ダイボンドには、導電性を有する銀ペーストが適用されている。
ここで、銀ペーストは吸湿性を有する材料であるため、ダイボンドに銀ペーストを適用した場合、ＬＥＤパッケージの使用時にダイボンドが湿気を吸収することがある。ダイボンドが湿気を吸収すると、ダイボンドを介したＬＥＤチップへの電力供給効率が低下することが懸念される。また、銀ペーストは、電気導電率が比較的低いため、ダイボンドに銀ペーストを適用したＬＥＤパッケージは、より高出力型のＬＥＤチップの適用にあたっては不向きであるという課題がある。
本発明は上述の事情に鑑み、使用時の信頼性を確保しつつ、より高出力型のＬＥＤチップを適用することが可能なＬＥＤパッケージを提供することをその課題とする。
本発明によれば、厚さ方向において互いに反対側を向く表面および裏面と、前記裏面に設けられた第１裏面電極と、を有するＬＥＤチップと、前記第１裏面電極に導通する第１端子と、前記第１裏面電極と前記第１端子とを接合する第１接合層と、を備えるＬＥＤパッケージであって、前記第１接合層の組成は、Ａｕを含む金属共晶であり、前記ＬＥＤチップの厚さ方向視において、前記第１接合層には、前記第１裏面電極の周縁の内側に向けて陥入する第１湾曲部が形成されていることを特徴とするＬＥＤパッケージが提供される。
本発明の実施において好ましくは、前記第１接合層の組成は、ＳｎおよびＩｎの少なくともいずれかを含む。
本発明の実施において好ましくは、前記ＬＥＤチップの厚さ方向視において、前記第１端子と前記第１接合層との境界は、前記第１裏面電極の周縁よりも外側に位置する区間を有する。
本発明の実施において好ましくは、前記ＬＥＤチップの厚さ方向視において、前記第１裏面電極の周縁は、前記裏面の周縁よりも内側に位置する。
本発明の実施において好ましくは、前記ＬＥＤチップは、前記裏面に交差する切欠面をさらに有し、前記切欠面は、前記裏面に対して傾斜している。
本発明の実施において好ましくは、前記ＬＥＤチップを覆い、かつ透光性を有する封止樹脂をさらに備え、前記封止樹脂は、前記第１湾曲部に接している。
本発明の実施において好ましくは、前記封止樹脂は、エポキシ樹脂を含む。
本発明の実施において好ましくは、前記ＬＥＤチップの厚さ方向に対して直交する方向において、前記第１端子から離間した第２端子をさらに備え、前記ＬＥＤチップは、前記表面に設けられた表面電極をさらに有し、前記表面電極は、前記第２端子に導通している。
本発明の実施において好ましくは、前記表面電極と前記第２端子とを接続するワイヤをさらに備える。
本発明の実施において好ましくは、前記ＬＥＤチップは、前記裏面に設けられ、かつ前記第１裏面電極から離間した第２裏面電極をさらに有し、前記ＬＥＤチップの厚さ方向に対して直交する方向において、前記第１端子から離間し、かつ前記第２裏面電極に導通する第２端子と、前記第２裏面電極と前記第２端子とを接合する第２接合層と、をさらに備え、前記第２接合層の組成は、前記第１接合層の組成と同一であり、前記ＬＥＤチップの厚さ方向視において、前記第２接合層には、前記第２裏面電極の周縁の内側に向けて陥入する第２湾曲部が形成されている。
本発明の実施において好ましくは、前記ＬＥＤチップの厚さ方向視において、前記第２端子と前記第２接合層との境界は、前記第２裏面電極の周縁よりも外側に位置する区間を有する。
本発明の実施において好ましくは、前記封止樹脂は、前記第２湾曲部に接している。
本発明の実施において好ましくは、前記表面と同方向を向く基板主面と、前記基板主面とは反対側を向く基板裏面と、を有し、かつ前記第１端子および前記第２端子を支持する基板をさらに備え、前記第１端子および前記第２端子の各々は、前記基板主面に配置された主面部と、前記基板裏面に配置された裏面部と、前記主面部と前記裏面部とを連結する中間部と、を有する。
本発明の実施において好ましくは、前記基板は、前記基板主面および前記基板裏面の双方に交差し、かつ前記第１端子および前記第２端子が互いに離間する方向に離間した一対の基板側面をさらに有し、前記基板には、各々の前記基板側面から凹み、かつ前記基板主面から前記基板裏面に到達する凹溝が形成され、前記中間部は、前記凹溝に配置されている。
本発明の実施において好ましくは、前記表面と同方向を向く頂面と、前記頂面から凹む凹部と、を有し、かつ前記第１端子および前記第２端子を支持する合成樹脂製のケースをさらに備え、前記ＬＥＤチップおよび前記封止樹脂は、ともに前記凹部に収容されている。
本発明の実施において好ましくは、前記凹部は、前記頂面に対して平行に配置された底面と、前記頂面と前記底面とを連結し、かつ前記ＬＥＤチップを囲む内周面と、を有し、前記内周面は、前記底面に対して傾斜している。
本発明の実施において好ましくは、前記底面から、前記第１端子および前記第２端子のそれぞれ一部ずつが露出している。
本発明にかかるＬＥＤパッケージによれば、使用時の信頼性を確保しつつ、より高出力型のＬＥＤチップを適用することが可能となる。
本発明のその他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。
本発明を実施するための形態（以下「実施形態」という。）について、添付図面に基づいて説明する。
〔第１実施形態〕
図１～図１１に基づき、本発明の第１実施形態にかかるＬＥＤパッケージＡ１０について説明する。ＬＥＤパッケージＡ１０は、基板１０、第１端子２０１、第２端子２０２、ＬＥＤチップ３０、第１接合層３１１、ワイヤ４０、封止樹脂５０および被覆材５１を備える。ここで、図１および図２は、理解の便宜上、封止樹脂５０を透過して示している。これらの図において、透過した封止樹脂５０の外形を想像線（二点鎖線）で示している。図９は、理解の便宜上、ＬＥＤチップ３０のうち、第１裏面電極３０２Ａ（詳細は後述）以外の構成を透過している。図１０および図１１の断面位置は、図８と同一である。
図１～図１１に基づき、本発明の第１実施形態にかかるＬＥＤパッケージＡ１０について説明する。ＬＥＤパッケージＡ１０は、基板１０、第１端子２０１、第２端子２０２、ＬＥＤチップ３０、第１接合層３１１、ワイヤ４０、封止樹脂５０および被覆材５１を備える。ここで、図１および図２は、理解の便宜上、封止樹脂５０を透過して示している。これらの図において、透過した封止樹脂５０の外形を想像線（二点鎖線）で示している。図９は、理解の便宜上、ＬＥＤチップ３０のうち、第１裏面電極３０２Ａ（詳細は後述）以外の構成を透過している。図１０および図１１の断面位置は、図８と同一である。
これらの図に示すＬＥＤパッケージＡ１０は、第１端子２０１および第２端子２０２が基板１０に支持された表面実装型のものである。図１および図２に示すように、ＬＥＤチップ３０の厚さ方向ｚ視（以下「平面視」という。）において、ＬＥＤパッケージＡ１０は、矩形状である。ここで、説明の便宜上、ＬＥＤチップ３０の厚さ方向ｚ（以下、単に「厚さ方向ｚ」という。）に対して直交するＬＥＤパッケージＡ１０の長手方向を第１方向ｘと呼ぶ。また、厚さ方向ｚおよび第１方向ｘの双方に対して直交するＬＥＤパッケージＡ１０の短手方向を第２方向ｙと呼ぶ。
基板１０は、図１に示すように、第１端子２０１、第２端子２０２および封止樹脂５０を支持する電気絶縁部材である。基板１０は、たとえばガラスエポキシ樹脂やアルミナ（Ａｌ2Ｏ3）などから構成される。図２および図３に示すように、平面視における基板１０は、第１方向ｘに延びる矩形状である。基板１０は、基板主面１１、基板裏面１２および一対の基板側面１３を有する。
図１～図６（図４を除く）に示すように、基板主面１１は、一方の厚さ方向ｚを向く。基板主面１１には、第１端子２０１の第１主面部２１Ａ（詳細は後述）と、第２端子２０２の第２主面部２１Ｂ（詳細は後述）とが配置されている。また、本実施形態では、基板主面１１には、被覆材５１が配置されている。
図１～図６（図２および図３を除く）に示すように、基板裏面１２は、他方の厚さ方向ｚを向く。このため、基板主面１１および基板裏面１２は、厚さ方向ｚにおいて互いに反対側を向く。基板裏面１２には、ＬＥＤパッケージＡ１０を対象となる配線基板に実装するための第１端子２０１の第１裏面部２２Ａ（詳細は後述）と、第２端子２０２の第２裏面部２２Ｂ（詳細は後述）とが配置されている。
図１～図５に示すように、一対の基板側面１３は、各々が基板主面１１および基板裏面１２の双方に交差している。一対の基板側面１３は、第１端子２０１および第２端子２０２が互いに離間する第１方向ｘに離間している。ここで、説明の便宜上、一対の基板側面１３のうち、一方の基板側面１３を第１面１３１と呼び、他方の基板側面１３を第２面１３２と呼ぶ。
図１～図６（図２を除く）に示すように、基板１０には、各々の基板側面１３から凹み、かつ基板主面１１から基板裏面１２に到達した凹溝１４が形成されている。本実施形態では、厚さ方向ｚにおける凹溝１４の断面は、半円状である。凹溝１４は、第１面１３１から凹む第１領域１４１と、第２面１３２から凹む第２領域１４２とを有する。第１領域１４１には、第１端子２０１の第１中間部２３Ａ（詳細は後述）が配置されている。第２領域１４２には、第２端子２０２の第２中間部２３Ｂ（詳細は後述）が配置されている。
第１端子２０１は、図１～図６（図４および図５を除く）に示すように、ＬＥＤチップ３０が搭載される導電部材である。第１端子２０１は、第１接合層３１１を介してＬＥＤチップ３０の第１裏面電極３０２Ａ（詳細は後述）に導通している。第１端子２０１は、Ｃｕ（銅）箔と、Ｃｕ箔の上に積層されためっき層とから構成される。当該めっき層の組成は、たとえばＮｉ（ニッケル）、Ｐｄ（パラジウム）およびＡｕ（金）を含む。また、当該めっき層の組成は、Ａｇ（銀）であってもよい。なお、当該めっき層は、電解めっきにより形成される。第１端子２０１は、主面部２１、裏面部２２および中間部２３を有する。ここで、説明の便宜上、第１端子２０１の主面部２１を第１主面部２１Ａと呼び、第１端子２０１の裏面部２２を第１裏面部２２Ａと呼び、第１端子２０１の中間部２３を第１中間部２３Ａと呼ぶ。後述するＬＥＤパッケージＡ２０においても、これらと同一の呼称をとる。
図２、図３および図６に示すように、第１主面部２１Ａは、基板主面１１に配置されている。第１主面部２１Ａは、第１基部領域２１１Ａ、第１接続領域２１２Ａおよび連結領域２１３を有する。第１基部領域２１１Ａは、平面視において半円環状である。第１基部領域２１１Ａの周縁の一部が、基板主面１１と第１面１３１（基板側面１３）および第１領域１４１（凹溝１４）との境界に位置する。このうち、基板主面１１と第１領域１４１との境界において、第１基部領域２１１Ａに第１中間部２３Ａがつながっている。第１接続領域２１２Ａは、ＬＥＤチップ３０を搭載している。平面視において、第１接続領域２１２Ａの周縁は、ＬＥＤチップ３０の周縁よりも外側に位置する。連結領域２１３は、第１基部領域２１１Ａと第１接続領域２１２Ａとを連結している。平面視において、連結領域２１３は、第１方向ｘに延びる帯状である。
図４および図６に示すように、第１裏面部２２Ａは、基板裏面１２に配置されている。第１裏面部２２Ａの周縁の一部が、基板裏面１２と第１面１３１（基板側面１３）および第１領域１４１（凹溝１４）との境界に位置する。このうち、基板裏面１２と第１領域１４１との境界において、第１裏面部２２Ａに第１中間部２３Ａがつながっている。
図３～図６に示すように、第１中間部２３Ａは、第１領域１４１（凹溝１４）に配置され、かつ第１主面部２１Ａ（第１基部領域２１１Ａ）と第１裏面部２２Ａとを連結している。このため、第１端子２０１において、第１主面部２１Ａおよび第１裏面部２２Ａは、第１中間部２３Ａにより相互に導通している。
第２端子２０２は、図１～図６（図４および図５を除く）に示すように、第１方向ｘにおいて第１端子２０１から離間している。第２端子２０２は、ワイヤ４０を介してＬＥＤチップ３０の表面電極３０１（詳細は後述）に導通している。第２端子２０２の組成は、第１端子２０１の組成と同一である。第２端子２０２は、第１端子２０１と同じく主面部２１、裏面部２２および中間部２３を有する。ここで、説明の便宜上、第２端子２０２の主面部２１を第２主面部２１Ｂと呼び、第２端子２０２の裏面部２２を第２裏面部２２Ｂと呼び、第２端子２０２の中間部２３を第２中間部２３Ｂと呼ぶ。後述するＬＥＤパッケージＡ２０においても、これらと同一の呼称をとる。
図２、図３および図６に示すように、第２主面部２１Ｂは、基板主面１１に配置されている。第２主面部２１Ｂは、第２基部領域２１１Ｂおよび第２接続領域２１２Ｂを有する。第２基部領域２１１Ｂは、平面視において半円環状である。第２基部領域２１１Ｂの周縁の一部が、基板主面１１と第２面１３２（基板側面１３）および第２領域１４２（凹溝１４）との境界に位置する。このうち、基板主面１１と第２領域１４２との境界において、第２基部領域２１１Ｂに第２中間部２３Ｂがつながっている。第２接続領域２１２Ｂは、平面視において、第２基部領域２１１Ｂから第１接続領域２１２Ａ（第１主面部２１Ａ）に向けて延びる帯状である。第２接続領域２１２Ｂには、ワイヤ４０が接続されている。
図４および図６に示すように、第２裏面部２２Ｂは、基板裏面１２に配置されている。第２裏面部２２Ｂの周縁の一部が、基板裏面１２と第２面１３２（基板側面１３）および第２領域１４２（凹溝１４）との境界に位置する。このうち、基板裏面１２と第２領域１４２との境界において、第２裏面部２２Ｂに第２中間部２３Ｂがつながっている。
図３～図６に示すように、第２中間部２３Ｂは、第２領域１４２（凹溝１４）に配置され、かつ第２主面部２１Ｂ（第２基部領域２１１Ｂ）と第２裏面部２２Ｂとを連結している。このため、第２端子２０２において、第２主面部２１Ｂおよび第２裏面部２２Ｂは、第２中間部２３Ｂにより相互に導通している。
ＬＥＤチップ３０は、図７に示すように、表面電極３０１、第１裏面電極３０２Ａ、基材３０３、ｐ型半導体層３０４、ｎ型半導体層３０５および活性層３０６を有する。これらのうち、ｐ型半導体層３０４およびｎ型半導体層３０５に挟まれた活性層３０６が、ＬＥＤチップ３０の発光領域である。また、ＬＥＤチップ３０は、表面３０Ａ、裏面３０Ｂおよび側面３０Ｃを有する。表面３０Ａは、厚さ方向ｚ（図７の上方）を向き、かつｐ型半導体層３０４の一部を構成している。裏面３０Ｂは、厚さ方向ｚ（図７の下方）を向き、かつ基材３０３の一部を構成している。このため、表面３０Ａおよび裏面３０Ｂは、厚さ方向ｚにおいて互いに反対側を向いている。側面３０Ｃは、表面３０Ａおよび裏面３０Ｂの双方に交差している。側面３０Ｃは、複数の領域を有しており、各々の領域は、基材３０３、ｐ型半導体層３０４、ｎ型半導体層３０５および活性層３０６のそれぞれ一部ずつを構成している。本実施形態では、基材３０３を構成する材料は、ＧａＡｓ（ヒ化ガリウム）である。ｐ型半導体層３０４およびｎ型半導体層３０５を構成する主要材料には、たとえばＧａＮ（窒化ガリウム）が適用されている。活性層３０６を構成する材料には、Ａｌ（アルミニウム）Ｇａ（ガリウム）Ｉｎ（インジウム）Ｐ（リン）が適用されている。
図７に示すように、表面電極３０１は、表面３０Ａに設けられている。表面電極３０１は、ＬＥＤチップ３０のｐ側電極（アノード）に該当する。表面電極３０１の組成は、たとえばＡｕである。表面電極３０１にはワイヤ４０が接続されているため、表面電極３０１は、第２端子２０２に導通している。また、第１裏面電極３０２Ａは、裏面３０Ｂに設けられている。第１裏面電極３０２Ａは、ＬＥＤチップ３０のｎ側電極（カソード）に該当する。第１裏面電極３０２Ａの組成は、たとえばＴｉ（チタン）およびＡｕを含む。第１裏面電極３０２Ａは、第１接合層３１１を介して第１接続領域２１２Ａ（第１端子２０１の第１主面部２１Ａ）に対向している。本実施形態では、裏面３０Ｂの全体にわたって第１裏面電極３０２Ａが設けられている。
第１接合層３１１は、図７に示すように、第１裏面電極３０２Ａと第１端子２０１（第１主面部２１Ａの第１接続領域２１２Ａ）とを接合する導電部材である。このため、第１裏面電極３０２Ａは、第１端子２０１に導通している。第１接合層３１１は、いわゆるＬＥＤチップ３０のダイボンディング材である。第１接合層３１１の組成は、Ａｕを含む金属共晶である。本実施形態では、第１接合層３１１の組成は、ＡｕおよびＳｎ（錫）を含む。ＡｕとＳｎとの組成比（重量比）が８：２である場合、第１接合層３１１の融点は２８８℃である。また、第１接合層３１１の組成は、ＡｕおよびＩｎを含むものであってもよい。第１接合層３１１は、第１裏面電極３０２Ａに積層されている。ＬＥＤチップ３０を第１端子２０１に接合する際は、第１接合層３１１が第１端子２０１に接した状態で、Ｎ2（窒素）などの不活性気体中でのリフローにより第１接合層３１１を溶融させる。冷却により第１接合層３１１が固化すると、ＬＥＤチップ３０が第１端子２０１に接合される。
図８および図９に示すように、平面視において、第１接合層３１１には、第１裏面電極３０２Ａの周縁（図８に示す位置Ｐ０）の内側に向けて陥入する第１湾曲部３１１Ａ（図８に示す位置Ｐ１まで陥入）が形成されている。第１湾曲部３１１Ａは、リフローにより第１接合層３１１が溶融した際、表面張力のバランスにより形成されるものと考えられる。本実施形態では、平面視において、第１端子２０１（第１主面部２１Ａの第１接続領域２１２Ａ）と第１接合層３１１との境界３１１Ｂ（図８に示す位置Ｐ２）は、第１裏面電極３０２Ａの周縁よりも外側に位置する区間を有する。
図１０は、ＬＥＤパッケージＡ１０の第１変形例であるＬＥＤパッケージＡ１１を示す部分拡大断面図である。ＬＥＤパッケージＡ１１では、平面視において、第１裏面電極３０２Ａの周縁（図１０に示す位置Ｐ０）は、裏面３０Ｂの周縁（図１０に示す位置Ｐ３）よりも内側に位置する。
また、図１１は、ＬＥＤパッケージＡ１０の第２変形例であるＬＥＤパッケージＡ１２を示す部分拡大断面図である。ＬＥＤパッケージＡ１２では、ＬＥＤチップ３０は、裏面３０Ｂ（図１１に示す位置Ｐ３がその周縁位置）および側面３０Ｃ（図１１に示す位置Ｐ４がその周縁位置）の双方に交差する切欠面３０Ｄを有する。切欠面３０Ｄは、裏面３０Ｂに対して傾斜している。本変形例のＬＥＤチップ３０においては、裏面３０Ｂの周縁全周にわたって切欠面３０Ｄが構成されている。
ワイヤ４０は、図２、図３および図６に示すように、ＬＥＤチップ３０の表面電極３０１と、第２端子２０２（第２主面部２１Ｂの第２接続領域２１２Ｂ）とを接続する導電部材である。ワイヤ４０の組成は、たとえばＡｕである。
封止樹脂５０は、図１および図６に示すように、基板主面１１に支持され、かつＬＥＤチップ３０およびワイヤ４０を覆っている。図２および図６に示すように、封止樹脂５０は、平面視において第１方向ｘに互いに離間した一対の外縁５０１を有する。外縁５０１は、被覆材５１に接し、かつ平面視において凹溝１４に重なる区間を有する。封止樹脂５０の組成は、透光性を有する合成樹脂を含む。当該合成樹脂は、たとえばエポキシ樹脂や、シリコーンが含有されたエポキシ樹脂などである。封止樹脂５０の組成には、蛍光体（図示略）が含まれていてもよい。たとえば、ＬＥＤチップ３０が青色光を発する場合、黄色の蛍光体を封止樹脂５０に含有させることによって、ＬＥＤパッケージＡ１０から白色光が出射される。図８に示すように、封止樹脂５０は、第１接合層３１１に形成された第１湾曲部３１１Ａに接している。
被覆材５１は、図１～図６（図３および図４を除く）に示すように、基板主面１１に配置され、かつ平面視において凹溝１４の少なくとも一部に重なる電気絶縁部材である。被覆材５１は、たとえばソルダ－レジストフィルムである。本実施形態では、被覆材５１は、平面視において凹溝１４の全部と重なり、かつ第１基部領域２１１Ａ（第１端子２０１の第１主面部２１Ａ）および第２基部領域２１１Ｂ（第２端子２０２の第２主面部２１Ｂ）を覆っている。
次に、図１２～図１８に基づき、ＬＥＤパッケージＡ１０のＬＥＤチップ３０および第１接合層３１１の製造方法の第１例について説明する。本例により製造されるＬＥＤチップ３０および第１接合層３１１は、図７に示すものを対象とする。
最初に、図１２に示すように、厚さ方向ｚを向く表面８１Ａを有する基材８１を用意した後、エピタキシャル成長により表面８１Ａにｎ型半導体層８２１、活性層８２２およびｐ型半導体層８２３の順にこれらを形成する。基材８１が、ＬＥＤチップ３０の基材３０３に相当する。本実施形態では、基材８１は、ＧａＡｓを材料とするウエハである。また、ｎ型半導体層８２１、活性層８２２およびｐ型半導体層８２３が、それぞれＬＥＤチップ３０のｎ型半導体層３０５、活性層３０６およびｐ型半導体層３０４に相当する。
次いで、図１３に示すように、ｐ型半導体層８２３の一部の領域に、複数の表面電極３０１を形成する。複数の表面電極３０１は、フォトリソグラフィによりマスクを形成した後、真空蒸着により形成される。複数の表面電極３０１を形成した後、マスクと、当該マスクに付着した余分な金属層とを除去する。
次いで、図１４に示すように、ｎ型半導体層８２１、活性層８２２およびｐ型半導体層８２３のそれぞれ一部ずつを、ドライエッチングにより格子状に除去する。本工程により、表面８１Ａからメサ状に突出した複数のｐ型半導体層３０４、ｎ型半導体層３０５および活性層３０６が、表面電極３０１の各々に対応して形成される。また、本工程により除去されたｎ型半導体層８２１、活性層８２２およびｐ型半導体層８２３のそれぞれ一部ずつは、格子状の溝８４として現れる。
次いで、図１５に示すように、複数の表面電極３０１にシート８９を貼り付けた後、基材８１を反転させて、厚さ方向ｚにおいて表面８１Ａとは反対側に位置する面を含む基材８１の一部を、ウェットエッチングにより除去する。
次いで、図１６に示すように、厚さ方向ｚにおいて表面８１Ａとは反対側を向く基材８１の面の全体に、第１裏面電極３０２Ａを真空蒸着により形成する。
次いで、図１７に示すように、第１裏面電極３０２Ａに複数の第１接合層３１１を形成する。複数の第１接合層３１１は、フォトリソグラフィによりマスクを形成した後、真空蒸着により形成される。複数の第１接合層３１１を形成した後、マスクと、当該マスクに付着した余分な金属層とを除去する。
最後に、図１８に示すように、複数の第１接合層３１１にシート８９を貼り付ける。そして、基材８１を再度反転させ、かつ複数の表面電極３０１からシート８９を除去した後、基材８１および第１裏面電極３０２Ａをダイシングにより個片に分割する。本工程において分割された当該個片が、ＬＥＤチップ３０および第１接合層３１１となる。以上の工程を経ることによって、ＬＥＤパッケージＡ１０におけるＬＥＤチップ３０および第１接合層３１１が製造される。
次に、図１９～図２５に基づき、ＬＥＤパッケージＡ１０のＬＥＤチップ３０および第１接合層３１１の製造方法の第２例について説明する。
最初に、図１９に示すように、厚さ方向ｚを向く表面８１１Ａを有する第１基材８１１を用意した後、表面８１１Ａに第１反射層８３１を形成する。本実施形態では、第１基材８１１は、Ｓｉ（ケイ素）を材料とするウエハであり、第１反射層８３１の組成は、Ａｕである。第１反射層８３１は、真空蒸着により形成される。第１基材８１１が、ＬＥＤチップ３０の基材３０３に相当する。
次いで、図２０に示すように、厚さ方向ｚを向く表面８１２Ａを有する第２基材８１２を用意した後、エピタキシャル成長により表面８１２Ａにｎ型半導体層８２１、活性層８２２、ｐ型半導体層８２３および第２反射層８３２の順にこれらを形成する。本実施形態では、基材８１は、ＧａＡｓを材料とするウエハである。また、ｎ型半導体層８２１、活性層８２２およびｐ型半導体層８２３が、それぞれＬＥＤチップ３０のｎ型半導体層３０５、活性層３０６およびｐ型半導体層３０４に相当する。第２反射層８３２の組成は、Ａｕである。第２反射層８３２は、真空蒸着によりｐ型半導体層８２３に接して形成される。
次いで、図２１に示すように、図１９に示す工程で得られた第１基材８１１に、図２０に示す工程で得られた第２基材８１２を接合させた後、第２基材８１２を除去する。第１基材８１１と第２基材８１２との接合は、第１反射層８３１に第２反射層８３２を接触させた後、不活性気体中での熱処理により第１反射層８３１および第２反射層８３２を合金にすることによって行われる。このとき、第１反射層８３１および第２反射層８３２の合金による反射層８３が得られる。第２基材８１２の除去は、ウェットエッチングにより行われる。
次いで、図２２に示すように、ｎ型半導体層８２１に接する複数の表面電極３０１を形成する。複数の表面電極３０１は、図１３と同様に、フォトリソグラフィによりｎ型半導体層８２１にマスクを形成した後、真空蒸着により形成される。
次いで、図２３に示すように、ｎ型半導体層８２１、活性層８２２およびｐ型半導体層８２３のそれぞれ一部ずつを、ドライエッチングまたはウェットエッチングにより格子状に除去する。本工程により、反射層８３から厚さ方向ｚにおいて第１基材８１１とは反対側にメサ状に突出した複数のｐ型半導体層３０４、ｎ型半導体層３０５および活性層３０６が、表面電極３０１の各々に対応して形成される。また、本工程により除去されたｎ型半導体層８２１、活性層８２２およびｐ型半導体層８２３のそれぞれ一部ずつは、格子状の溝８４として現れる。
次いで、図２４に示すように、第１基材８１１を反転させた後、表面８１１Ａとは反対側を向く第１基材８１１の面の全体を覆う第１裏面電極３０２Ａと、第１裏面電極３０２Ａを覆う第１接合層３１１とを形成する。第１裏面電極３０２Ａおよび第１接合層３１１は、この順にそれぞれ真空蒸着により形成される。
最後に、図２５に示すように、第１基材８１１を再度反転させた後、反射層８３、第１基材８１１、第１裏面電極３０２Ａおよび第１接合層３１１を溝８４に沿ったダイシングにより個片に分割する。分割にあたっては、各々の個片が表面電極３０１を取り囲む状態となるようにする。本工程において分割された当該個片が、ＬＥＤチップ３０および第１接合層３１１となる。以上の工程を経ることによって、ＬＥＤパッケージＡ１０におけるＬＥＤチップ３０および第１接合層３１１が製造される。本製法によって得られたＬＥＤチップ３０の基材３０３の組成は、Ｓｉである。また、本製法によって得られたＬＥＤチップ３０は、基材３０３とｐ型半導体層３０４との間に反射層３０７を有する。反射層３０７は、図２１に示す工程によって得られた反射層８３の一部である。反射層３０７の組成は、Ａｕである。反射層３０７は、活性層３０６から発せられた光を反射して、ＬＥＤチップ３０から発せられる光束量を増加させる機能を果たす。
次に、ＬＥＤパッケージＡ１０の作用効果について説明する。
ＬＥＤパッケージＡ１０は、ＬＥＤチップ３０の第１裏面電極３０２Ａと第１端子２０１とを接合する第１接合層３１１を備える。第１接合層３１１の組成は、Ａｕを含む金属共晶である。このような組成をとると、第１接合層３１１の吸湿が防止されるため、ＬＥＤチップ３０への電力供給効率の低下を回避することができる。あわせて、第１接合層３１１は、Ａｇペーストよりも接合強度が高く、かつ電気導電率が高い。このため、より高出力型のＬＥＤチップ３０を適用することができる。また、平面視において、第１接合層３１１には、第１裏面電極３０２Ａの周縁よりも内側に向けて陥入する第１湾曲部３１１Ａが形成されている。ここで、第１接合層３１１には、ＬＥＤチップ３０から発生した熱に起因した熱応力が繰り返し作用する。ＬＥＤチップ３０の出力が高くなるほど、当該熱応力は大きくなる。そこで、このような構成をとることによって、平面視において比較的肉厚の第１湾曲部３１１Ａの内方に熱応力が集中し、かつ平面視において第１端子２０１と第１接合層３１１との境界３１１Ｂにおける熱応力が緩和される。このため、境界３１１Ｂに熱応力に起因した亀裂が発生することを抑制され、第１接合層３１１に流れる電流の低下を防止できる。したがって、ＬＥＤパッケージＡ１０によれば、ＬＥＤパッケージＡ１０の使用時の信頼性を確保しつつ、より高出力型のＬＥＤチップ３０を適用することが可能となる。
第１接合層３１１の組成は、ＡｕおよびＳｎを含む。このような組成をとると、第１接合層３１１の融点を低下させることができる。ただし、第１接合層３１１の融点は、半田の融点よりも高く設定される。このため、ＬＥＤパッケージＡ１０をリフローにより実装する際、第１接合層３１１が溶融することを防止できる。なお、第１接合層３１１の組成をＡｕおよびＩｎを含む場合であっても、第１接合層３１１の融点を低下させ、かつ半田の融点よりも高く設定することができる。
ＬＥＤパッケージＡ１０では、平面視において、第１端子２０１（第１主面部２１Ａの第１接続領域２１２Ａ）と第１接合層３１１との境界３１１Ｂは、第１裏面電極３０２Ａの周縁よりも外側に位置する区間を有する。このような構成をとることによって、第１端子２０１に接する第１接合層３１１の面積がより大きく確保されるため、ＬＥＤチップ３０から発せられた熱を、より効率よくＬＥＤパッケージＡ１０の外部に放出することができる。
ＬＥＤパッケージＡ１０の第１変形例であるＬＥＤパッケージＡ１１では、平面視において、第１裏面電極３０２Ａの周縁は、裏面３０Ｂの周縁よりも内側に位置する。このような構成をとることによって、ＬＥＤパッケージＡ１０の製造において、ＬＥＤチップ３０を個片にする際、第１裏面電極３０２Ａの周縁に金属バリが発生することを抑制できる。これにより、ＬＥＤチップ３０をダイボンディングにより第１端子２０１（第１主面部２１Ａの第１接続領域２１２Ａ）に搭載する際、第１端子２０１に対しＬＥＤチップ３０が不安定な状態となることを回避できる。
ＬＥＤパッケージＡ１０では、封止樹脂５０は、第１接合層３１１に形成された第１湾曲部３１１Ａに接している。このような構成をとることによって、ＬＥＤチップ３０から発生した熱により第１接合層３１１が熱膨張をした場合であっても、第１湾曲部３１１Ａに接する封止樹脂５０が第１接合層３１１のひずみに追随する。このため、基板主面１１の近傍における封止樹脂５０のひずみが軽減され、封止樹脂５０が基板主面１１から剥離することを抑制できる。
また、ＬＥＤパッケージＡ１０の第２変形例であるＬＥＤパッケージＡ１２では、ＬＥＤチップ３０は、裏面３０Ｂに交差する切欠面３０Ｄを有する。切欠面３０Ｄは、裏面３０Ｂに対して傾斜している。このような構成をとることによって、第１接合層３１１に形成された第１湾曲部３１１Ａに封止樹脂５０が、より回り込みやすくなる。このため、上述の基板主面１１の近傍における封止樹脂５０のひずみが、より軽減されることとなり、封止樹脂５０が基板主面１１から剥離することを、より効果的に抑制できる。また、このような構成をとることによって、ＬＥＤパッケージＡ１０の製造において、ＬＥＤチップ３０を個片にする際、第１裏面電極３０２Ａの周縁に金属バリが発生することを抑制できる。
〔第２実施形態〕
図２６～図３２に基づき、本発明の第２実施形態にかかるＬＥＤパッケージＡ２０について説明する。これらの図において、先述したＬＥＤパッケージＡ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図２６は、理解の便宜上、封止樹脂５０を透過して示しており、透過した封止樹脂５０の外形を想像線で示している。図３０および図３２は、理解の便宜上、ＬＥＤチップ３０のうち、第１裏面電極３０２Ａおよび第２裏面電極３０２Ｂ以外の構成を透過している。
図２６～図３２に基づき、本発明の第２実施形態にかかるＬＥＤパッケージＡ２０について説明する。これらの図において、先述したＬＥＤパッケージＡ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図２６は、理解の便宜上、封止樹脂５０を透過して示しており、透過した封止樹脂５０の外形を想像線で示している。図３０および図３２は、理解の便宜上、ＬＥＤチップ３０のうち、第１裏面電極３０２Ａおよび第２裏面電極３０２Ｂ以外の構成を透過している。
ＬＥＤパッケージＡ２０は、第１端子２０１の第１主面部２１Ａと、第２端子２０２の第２主面部２１Ｂとの構成と、ＬＥＤチップ３０の構造形式と、第１接合層３１１および第２接合層３１２を備える点とが先述したＬＥＤパッケージＡ１０と異なる。ＬＥＤパッケージＡ２０は、ＬＥＤパッケージＡ１０と同じく、第１端子２０１および第２端子２０２が基板１０に支持された表面実装型のものである。なお、ＬＥＤパッケージＡ２０では、ワイヤ４０が省略されている。
本実施形態では、図２６および図２８に示すように、ＬＥＤチップ３０は、第１端子２０１の第１主面部２１Ａと、第２端子２０２の第２主面部２１Ｂとの双方に搭載されている。なお、本実施形態にかかる第１端子２０１および第２端子２０２の組成は、ＬＥＤパッケージＡ１０の第１端子２０１および第２端子２０２の組成と同一である。
図２６に示すように、第１端子２０１の第１主面部２１Ａは、第１基部領域２１１Ａ、第１接続領域２１２Ａおよび第１連結領域２１３Ａを有する。本実施形態にかかる第１基部領域２１１Ａの構成は、ＬＥＤパッケージＡ１０の第１基部領域２１１Ａの構成と同一である。第１接続領域２１２Ａには、第１接合層３１１を介してＬＥＤチップ３０の第１裏面電極３０２Ａが接続されている。このため、第１端子２０１は、第１裏面電極３０２Ａに導通している。平面視において、第１接続領域２１２Ａの周縁は、第１裏面電極３０２Ａの周縁よりも外側に位置する。第１連結領域２１３Ａは、第１基部領域２１１Ａと第１接続領域２１２Ａとを連結している。平面視において、第１連結領域２１３Ａは、第１方向ｘに延びる帯状である。
図２６に示すように、第２端子２０２の第２主面部２１Ｂは、第２基部領域２１１Ｂ、第２接続領域２１２Ｂおよび第２連結領域２１３Ｂを有する。本実施形態にかかる第２基部領域２１１Ｂの構成は、ＬＥＤパッケージＡ１０の第２基部領域２１１Ｂの構成と同一である。第２接続領域２１２Ｂには、第２接合層３１２（詳細は後述）を介してＬＥＤチップ３０の第２裏面電極３０２Ｂ（詳細は後述）が接続されている。このため、第２端子２０２は、第２裏面電極３０２Ｂに導通している。平面視において、第２接続領域２１２Ｂの周縁は、第２裏面電極３０２Ｂの周縁よりも外側に位置する。第２連結領域２１３Ｂは、第２基部領域２１１Ｂと第２接続領域２１２Ｂとを連結している。平面視において、第２連結領域２１３Ｂは、第１方向ｘに延びる帯状である。
図２８に示すように、ＬＥＤチップ３０は、第１裏面電極３０２Ａおよび第２裏面電極３０２Ｂを有し、かつ表面電極３０１が省略されている。第１裏面電極３０２Ａおよび第２裏面電極３０２Ｂは、ともにＬＥＤチップ３０の裏面３０Ｂに設けられている。第２裏面電極３０２Ｂは、第１方向ｘにおいて第１裏面電極３０２Ａから離間している。第１裏面電極３０２Ａは、ＬＥＤチップ３０のｐ側電極（アノード）に該当する。第２裏面電極３０２Ｂは、ＬＥＤチップ３０のｎ側電極（カソード）に該当する。したがって、本実施形態にかかるＬＥＤチップ３０は、いわゆるフリップチップである。なお、ＬＥＤチップ３０は、ＬＥＤパッケージＡ１０と同様に、リフローにより第１端子２０１および第２端子２０２に接合される。
本実施形態にかかる第１接合層３１１の組成および製法は、先述したＬＥＤパッケージＡ１０の第１接合層３１１と同一である。図２９および図３０に示すように、本実施形態においても平面視において、第１接合層３１１には、第１裏面電極３０２Ａの周縁（図２９に示すＰ０）の内側に向けて陥入する第１湾曲部３１１Ａ（図２９に示す位置Ｐ１まで陥入）が形成されている。第１湾曲部３１１Ａに封止樹脂５０が接している。また、平面視において、第１端子２０１（第１主面部２１Ａの第１接続領域２１２Ａ）と第１接合層３１１との境界３１１Ｂ（図２９に示す位置Ｐ２）は、第１裏面電極３０２Ａの周縁よりも外側に位置する区間を有する。
図３１に示すように、第２接合層３１２は、第２裏面電極３０２Ｂと第２端子２０２（第２主面部２１Ｂの第２接続領域２１２Ｂ）とを接合する導電部材である。第２接合層３１２の組成および製法は、本実施形態にかかる第１接合層３１１と同一である。図３１および図３２に示すように、平面視において、第２接合層３１２には、第２裏面電極３０２Ｂの周縁（図３１に示す位置Ｐ０）の内側に向けて陥入する第２湾曲部３１２Ａ（図３１に示す位置Ｐ１まで陥入）が形成されている。第２湾曲部３１２Ａに封止樹脂５０が接している。第２湾曲部３１２Ａが形成されるメカニズムは、先述したＬＥＤパッケージＡ１０の第１接合層３１１に形成される第１湾曲部３１１Ａと同様と考えられる。また、平面視において、第２端子２０２と第２接合層３１２との境界３１２Ｂ（図３１に示す位置Ｐ２）は、第２裏面電極３０２Ｂの周縁よりも外側に位置する区間を有する。
次に、ＬＥＤパッケージＡ２０の作用効果について説明する。
ＬＥＤパッケージＡ２０は、ＬＥＤパッケージＡ１０と同一構成である第１接合層３１１に加え、第１接合層３１１と組成が同一である第２接合層３１２を備える。このため、第１接合層３１１および第２接合層３１２の吸湿が防止され、ＬＥＤチップ３０への電力供給効率の低下を回避できるとともに、より高出力型のＬＥＤチップ３０を適用することができる。また、平面視において、第２接合層３１２には、第２裏面電極３０２Ｂの周縁よりも内側に向けて陥入する第２湾曲部３１２Ａが形成されている。このため、ＬＥＤチップ３０から発生した熱応力によって、第１接合層３１１および第２接合層３１２の双方に亀裂が発生することを抑制できる。したがって、ＬＥＤパッケージＡ２０によっても、ＬＥＤパッケージＡ２０の使用時の信頼性を確保しつつ、より高出力型のＬＥＤチップ３０を適用することが可能となる。
本実施形態にかかるＬＥＤチップ３０は、いわゆるフリップチップであるため、ＬＥＤパッケージＡ２０では、ワイヤ４０が省略されている。このため、ワイヤ４０を配置するためのスペースが不要となることから、ＬＥＤパッケージＡ２０の寸法をＬＥＤパッケージＡ１０の寸法と同一としたとき、たとえば輝度向上のためにＬＥＤチップ３０をより大型化にすることができる。あるいは、ＬＥＤチップ３０の寸法をＬＥＤパッケージＡ１０のＬＥＤチップ３０の寸法と同一とすれば、ＬＥＤパッケージＡ２０の寸法をより小型化にすることができる。
〔第３実施形態〕
図３３～図４０に基づき、本発明の第３実施形態にかかるＬＥＤパッケージＡ３０について説明する。これらの図において、先述したＬＥＤパッケージＡ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図３３および図３４は、理解の便宜上、封止樹脂５０を透過して示している。図４０は、理解の便宜上、ＬＥＤチップ３０のうち、第１裏面電極３０２Ａ以外の構成を透過している。
図３３～図４０に基づき、本発明の第３実施形態にかかるＬＥＤパッケージＡ３０について説明する。これらの図において、先述したＬＥＤパッケージＡ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図３３および図３４は、理解の便宜上、封止樹脂５０を透過して示している。図４０は、理解の便宜上、ＬＥＤチップ３０のうち、第１裏面電極３０２Ａ以外の構成を透過している。
ＬＥＤパッケージＡ３０は、第１端子２０１および第２端子２０２の構成と、基板１０に代えてケース６０を備える点が先述したＬＥＤパッケージＡ１０と異なる。図３３に示すように、ＬＥＤパッケージＡ３０は、第１端子２０１および第２端子２０２がケース６０に支持された表面実装型のものである。なお、図３８～図４０に示すように、本実施形態にかかるＬＥＤチップ３０および第１接合層３１１の構成は、ＬＥＤパッケージＡ１０のＬＥＤチップ３０および第１接合層３１１の構成と同一である。このため、ここでのＬＥＤチップ３０および第１接合層３１１についての説明は省略する。
図３４～図３７に示すように、第１端子２０１は、ＬＥＤチップ３０を搭載し、かつ第１裏面電極３０２Ａに導通する導電部材である。第１端子２０１は、その組成にＣｕを含むリードフレームから構成される。第１端子２０１の厚さは、１００～２００μｍである。第１端子２０１は、第１接続部２４Ａ、第１実装部２５Ａおよび第１連結部２６Ａを有する。
図３４～図３７（図３５を除く）に示すように、第１接続部２４Ａは、第１方向ｘおよび第２方向ｙの双方に沿って配置され、かつＬＥＤチップ３０が搭載される部分である。第１接続部２４Ａの一部は、ケース６０に覆われている。ケース６０に覆われた第１接続部２４Ａの一部は、厚さ方向ｚにおいて両側からケース６０に挟まれた構成となっている。このため、第１端子２０１は、第１接続部２４Ａにおいてケース６０に支持された状態となっている。図３６および図３７に示すように、第１接続部２４Ａにおいて、ＬＥＤチップ３０の表面３０Ａと同方向の向く面（図３６の上方を向く面）には、内部導電層２８が形成されている。ＬＥＤパッケージＡ３０では、内部導電層２８は、Ａｇめっき層である。内部導電層２８は、Ｐｄめっき層、Ａｕめっき層の順に積層された複数のめっき層でもよい。
図３６および図３７に示すように、第１実装部２５Ａは、第１方向ｘおよび第２方向ｙの双方に沿って配置され、かつ厚さ方向ｚにおいて第１接続部２４Ａから離間した部分である。第１実装部２５Ａは、ＬＥＤパッケージＡ３０の外部に配置されている。図３７に示すように、第１実装部２５Ａにおいて、厚さ方向ｚを向く面には、外部導電層２９が形成されている。ＬＥＤパッケージＡ３０では、外部導電層２９は、Ａｇめっき層、またはＰｄめっき層、Ａｕめっき層の順に積層された複数のめっき層である。外部導電層２９は、これらのめっき層に対してＳｎめっき層をさらに被覆してもよい。
図３４～図３６に示すように、第１連結部２６Ａは、第２方向ｙおよび厚さ方向ｚの双方に沿って配置され、かつ第１接続部２４Ａと第１実装部２５Ａとを連結する部分である。第１連結部２６Ａは、ＬＥＤパッケージＡ３０の外部に配置されている。図３６に示すように、第１連結部２６Ａにおいて、第１方向ｘを向く面には、外部導電層２９が形成されている。
図３４～図３６に示すように、第２端子２０２は、第１方向ｘにおいて第１端子２０１から離間し、かつワイヤ４０を介して表面電極３０１に導通する導電部材である。第２端子２０２は、第１端子２０１と同一のリードフレームから構成される。このため、第２端子２０２の組成および厚さは、第１端子２０１の組成および厚さと同一である。第２端子２０２は、第２接続部２４Ｂ、第２実装部２５Ｂおよび第２連結部２６Ｂを有する。
図３４～図３７（図３５を除く）に示すように、第２接続部２４Ｂは、第１方向ｘおよび第２方向ｙの双方に沿って配置され、かつワイヤ４０が接続される部分である。第２接続部２４Ｂの一部は、ケース６０に覆われている。ケース６０に覆われた第２接続部２４Ｂの一部は、厚さ方向ｚにおいて両側からケース６０に挟まれた構成となっている。このため、第２端子２０２は、第２接続部２４Ｂにおいてケース６０に支持された状態となっている。図３６および図３７に示すように、第２接続部２４Ｂにおいて、ＬＥＤチップ３０の表面３０Ａと同方向の向く面（図３５の上方を向く面）には、内部導電層２８が形成されている。
図３５および図３６に示すように、第２実装部２５Ｂは、第１方向ｘおよび第２方向ｙの双方に沿って配置され、かつ厚さ方向ｚにおいて第２接続部２４Ｂから離間した部分である。第２実装部２５Ｂは、ＬＥＤパッケージＡ３０の外部に配置されている。図３６に示すように、第２実装部２５Ｂにおいて、厚さ方向ｚを向く面には、外部導電層２９が形成されている。
図３４～図３６に示すように、第２連結部２６Ｂは、第２方向ｙおよび厚さ方向ｚの双方に沿って配置され、かつ第２接続部２４Ｂと第２実装部２５Ｂとを連結する部分である。第２連結部２６Ｂは、ＬＥＤパッケージＡ３０の外部に配置されている。図３６に示すように、第２連結部２６Ｂにおいて、第１方向ｘを向く面には、外部導電層２９が形成されている。
ケース６０は、図３３～図３７に示すように、第１端子２０１および第２端子２０２を支持する部材である。ケース６０は、白色の合成樹脂製である。ケース６０の材料は、たとえばポリフタルアミド（ＰＰＡ）、または液晶ポリマー（ＬＣＰ）である。なお、ケース６０の材料は、これらに限定されず、機械的強度が高く、かつ耐熱性に優れた材料であれば多岐にわたる。ケース６０は、頂面６１および凹部６２を有する。
図３４～図３７（図３５を除く）に示すように、頂面６１は、ＬＥＤチップ３０の表面３０Ａと同方向を向く。また、図３３～図３７（図３５を除く）に示すように、凹部６２は、頂面６１から厚さ方向ｚに向けて凹む中空領域である。凹部６２には、ＬＥＤチップ３０、ワイヤ４０および封止樹脂５０が収容されている。凹部６２は、底面６２１および内周面６２２を有する。底面６２１は、頂面６１に対して平行に配置され、かつ外縁が円形状をなす。底面６２１から、第１端子２０１の第１接続部２４Ａと、第２端子２０２の第２接続部２４Ｂとのそれぞれ一部ずつが露出している。内周面６２２は、円形状をなす頂面６１の内縁と、底面６２１の外縁とを連結し、かつＬＥＤチップ３０を囲んでいる。内周面６２２は、底面６２１に対して傾斜した曲面である。このため、凹部６２は、円錐台状の中空領域である。なお、図３９に示すように、凹部６２に収容された封止樹脂５０は、第１接合層３１１の第１湾曲部３１１Ａに接している。
次に、ＬＥＤパッケージＡ３０の作用効果について説明する。
ＬＥＤパッケージＡ３０は、ＬＥＤパッケージＡ１０と同一構成である第１接合層３１１を備える。このため、第１接合層３１１の吸湿が防止され、ＬＥＤチップ３０への電力供給効率の低下を回避できるとともに、より高出力型のＬＥＤチップ３０を適用することができる。また、ＬＥＤチップ３０から発生した熱応力によって、第１接合層３１１に亀裂が発生することを抑制できる。したがって、ＬＥＤパッケージＡ３０によっても、ＬＥＤパッケージＡ３０の使用時の信頼性を確保しつつ、より高出力型のＬＥＤチップ３０を適用することが可能となる。
ＬＥＤパッケージＡ３０では、ＬＥＤチップ３０を収容する凹部６２を有するケース６０を備える。凹部６２は、底面６２１に対して傾斜し、かつＬＥＤチップ３０を囲む内周面６２２を有する。このような構成をとることによって、ＬＥＤチップ３０から発せられた光は、内周面６２２で反射し、凹部６２において光が拡散された状態となる。このことは、ＬＥＤパッケージＡ３０から発せられる光の輝度の向上に寄与する。
ＬＥＤパッケージＡ３０の第１接合層３１１の組成は、ＬＥＤパッケージＡ１０の第１接合層３１１の組成と同一である。このため、リフローによりＬＥＤチップ３０を第１端子２０１（第１接続部２４Ａ）に接合させる際、ケース６０が焦げ付くことを回避することができる。
本発明は、先述した実施形態に限定されるものではない。本発明の各部の具体的な構成は、種々に設計変更自在である。
Ａ１０，Ａ１１，Ａ１２，Ａ２０，Ａ３０：ＬＥＤパッケージ
１０：基板
１１：基板主面
１２：基板裏面
１３：基板側面
１３１：第１面
１３２：第２面
１４：凹溝
１４１：第１領域
１４２：第２領域
２０１：第１端子
２０２：第２端子
２１：主面部
２１Ａ：第１主面部
２１Ｂ：第２主面部
２１１：基部領域
２１１Ａ：第１基部領域
２１１Ｂ：第２基部領域
２１２：接続領域
２１２Ａ：第１接続領域
２１２Ｂ：第２接続領域
２１３：連結領域
２１３Ａ：第１連結領域
２１３Ｂ：第２連結領域
２４Ａ：第１接続部
２４Ｂ：第２接続部
２５Ａ：第１実装部
２５Ｂ：第２実装部
２６Ａ：第１連結部
２６Ｂ：第２連結部
２８：内部導電層
２９：外部導電層
３０：ＬＥＤチップ
３０Ａ：表面
３０Ｂ：裏面
３０Ｃ：側面
３０Ｄ：切欠面
３０１：表面電極
３０２Ａ：第１裏面電極
３０２Ｂ：第２裏面電極
３０３：基材
３０４：ｐ型半導体層
３０５：ｎ型半導体層
３０６：活性層
３０７：反射層
３１１：第１接合層
３１１Ａ：第１湾曲部
３１１Ｂ：境界
３１２：第２接合層
３１２Ａ：第２湾曲部
３１２Ｂ：境界
４０：ワイヤ
５０：封止樹脂
５１：被覆材
６０：ケース
６１：頂面
６２：凹部
６２１：底面
６２２：内周面
８１：基材
８１Ａ：表面
８１１：第１基材
８１１Ａ：表面
８１２：第２基材
８１２Ａ：表面
８２１：ｎ型半導体層
８２２：活性層
８２３：ｐ型半導体層
８３：反射層
８３１：第１反射層
８３２：第２反射層
８４：溝
８９：シート
ｚ：厚さ方向
ｘ：第１方向
ｙ：第２方向
１０：基板
１１：基板主面
１２：基板裏面
１３：基板側面
１３１：第１面
１３２：第２面
１４：凹溝
１４１：第１領域
１４２：第２領域
２０１：第１端子
２０２：第２端子
２１：主面部
２１Ａ：第１主面部
２１Ｂ：第２主面部
２１１：基部領域
２１１Ａ：第１基部領域
２１１Ｂ：第２基部領域
２１２：接続領域
２１２Ａ：第１接続領域
２１２Ｂ：第２接続領域
２１３：連結領域
２１３Ａ：第１連結領域
２１３Ｂ：第２連結領域
２４Ａ：第１接続部
２４Ｂ：第２接続部
２５Ａ：第１実装部
２５Ｂ：第２実装部
２６Ａ：第１連結部
２６Ｂ：第２連結部
２８：内部導電層
２９：外部導電層
３０：ＬＥＤチップ
３０Ａ：表面
３０Ｂ：裏面
３０Ｃ：側面
３０Ｄ：切欠面
３０１：表面電極
３０２Ａ：第１裏面電極
３０２Ｂ：第２裏面電極
３０３：基材
３０４：ｐ型半導体層
３０５：ｎ型半導体層
３０６：活性層
３０７：反射層
３１１：第１接合層
３１１Ａ：第１湾曲部
３１１Ｂ：境界
３１２：第２接合層
３１２Ａ：第２湾曲部
３１２Ｂ：境界
４０：ワイヤ
５０：封止樹脂
５１：被覆材
６０：ケース
６１：頂面
６２：凹部
６２１：底面
６２２：内周面
８１：基材
８１Ａ：表面
８１１：第１基材
８１１Ａ：表面
８１２：第２基材
８１２Ａ：表面
８２１：ｎ型半導体層
８２２：活性層
８２３：ｐ型半導体層
８３：反射層
８３１：第１反射層
８３２：第２反射層
８４：溝
８９：シート
ｚ：厚さ方向
ｘ：第１方向
ｙ：第２方向
Claims (16)
- 厚さ方向において互いに反対側を向く表面および裏面と、前記裏面に設けられた第１裏面電極と、を有するＬＥＤチップと、
前記第１裏面電極に導通する第１端子と、
前記第１裏面電極と前記第１端子とを接合する第１接合層と、を備え、
前記第１接合層の組成は、Ａｕを含む金属共晶であり、
前記厚さ方向に視て、前記第１接合層には、前記第１裏面電極の周縁の内側に向けて陥入する第１湾曲部が形成されており、
前記第１端子と前記第１裏面電極との間に位置し、かつ前記第１湾曲部を通るとともに、前記厚さ方向を法線方向とする境界面を設定すると、
前記第１接合層は、前記第１端子と前記境界面との間に位置する第１層と、前記境界面と前記第１裏面電極との間に位置する第２層と、を含み、
前記厚さ方向に視て、前記第１層は、前記ＬＥＤチップよりもはみ出した部分を含み、
前記第２層は、前記第１裏面電極の周縁に接している、ＬＥＤパッケージ。 - 前記第１接合層の組成は、ＳｎおよびＩｎの少なくともいずれかを含む、請求項１に記載のＬＥＤパッケージ。
- 前記厚さ方向に視て、前記第１裏面電極の周縁は、前記裏面の周縁よりも内側に位置する、請求項１または２に記載のＬＥＤパッケージ。
- 前記ＬＥＤチップは、前記裏面に交差する切欠面を有し、
前記切欠面は、前記裏面に対して傾斜している、請求項１ないし３のいずれかに記載のＬＥＤパッケージ。 - 前記ＬＥＤチップを覆い、かつ透光性を有する封止樹脂をさらに備え、
前記封止樹脂は、前記第１湾曲部に接している、請求項１ないし４のいずれかに記載のＬＥＤパッケージ。 - 前記封止樹脂は、エポキシ樹脂を含む、請求項５に記載のＬＥＤパッケージ。
- 前記第１端子から前記厚さ方向に対して直交する方向に離れた第２端子をさらに備え、
前記ＬＥＤチップは、前記表面に設けられた表面電極を有し、
前記表面電極は、前記第２端子に導通している、請求項５または６に記載のＬＥＤパッケージ。 - 前記表面電極と前記第２端子とを接続するワイヤをさらに備える、請求項７に記載のＬＥＤパッケージ。
- 前記ＬＥＤチップは、前記裏面に設けられ、かつ前記第１裏面電極から離れた第２裏面電極を有し、
前記第１端子から前記厚さ方向に対して直交する方向に離れるとともに、前記第２裏面電極に導通する第２端子と、
前記第２裏面電極と前記第２端子とを接合する第２接合層と、をさらに備え、
前記第２接合層の組成は、前記第１接合層の組成と同一であり、
前記厚さ方向に視て、前記第２接合層には、前記第２裏面電極の周縁の内側に向けて陥入する第２湾曲部が形成されている、請求項５または６に記載のＬＥＤパッケージ。 - 前記厚さ方向に視て、前記第２端子と前記第２接合層との境界は、前記第２裏面電極の周縁よりも外側に位置する区間を含む、請求項９に記載のＬＥＤパッケージ。
- 前記封止樹脂は、前記第２湾曲部に接している、請求項９または１０に記載のＬＥＤパッケージ。
- 前記厚さ方向において前記表面と同じ側を向く基板主面と、前記基板主面とは反対側を向く基板裏面と、を有するとともに、前記第１端子および前記第２端子を支持する基板をさらに備え、
前記第１端子および前記第２端子の各々は、前記基板主面に配置された主面部と、前記基板裏面に配置された裏面部と、前記主面部と前記裏面部とを連結する中間部と、を有する、請求項７ないし１１のいずれかに記載のＬＥＤパッケージ。 - 前記基板は、前記基板主面および前記基板裏面につながり、かつ前記第１端子および前記第２端子が離れる方向と同じ方向に離れた一対の基板側面を有し、
前記基板には、前記一対の基板側面の各々から凹み、かつ前記基板主面から前記基板裏面に至る凹溝が形成されており、
前記中間部は、前記凹溝に配置されている、請求項１２に記載のＬＥＤパッケージ。 - 前記厚さ方向において前記表面と同じ側を向く頂面と、前記頂面から凹む凹部と、を有するとともに、前記第１端子および前記第２端子を支持する合成樹脂製のケースをさらに備え、
前記ＬＥＤチップおよび前記封止樹脂は、前記凹部に収容されている、請求項７ないし１１のいずれかに記載のＬＥＤパッケージ。 - 前記凹部は、前記頂面に対して平行に配置された底面と、前記頂面と前記底面とを連結し、かつ前記ＬＥＤチップを囲む内周面と、を有し、
前記内周面は、前記底面に対して傾斜している、請求項１４に記載のＬＥＤパッケージ。 - 前記底面から、前記第１端子および前記第２端子の各々の一部が露出している、請求項１５に記載のＬＥＤパッケージ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018007883A JP7100980B2 (ja) | 2018-01-22 | 2018-01-22 | Ｌｅｄパッケージ |
| CN201811116886.0A CN110071209B (zh) | 2018-01-22 | 2018-09-21 | Led封装 |
| US16/165,798 US10700250B2 (en) | 2018-01-22 | 2018-10-19 | LED package |
| US16/884,973 US10964870B2 (en) | 2018-01-22 | 2020-05-27 | LED package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018007883A JP7100980B2 (ja) | 2018-01-22 | 2018-01-22 | Ｌｅｄパッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019129170A JP2019129170A (ja) | 2019-08-01 |
| JP7100980B2 true JP7100980B2 (ja) | 2022-07-14 |
Family
ID=67298210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018007883A Active JP7100980B2 (ja) | 2018-01-22 | 2018-01-22 | Ｌｅｄパッケージ |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US10700250B2 (ja) |
| JP (1) | JP7100980B2 (ja) |
| CN (1) | CN110071209B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7100980B2 (ja) * | 2018-01-22 | 2022-07-14 | ローム株式会社 | Ｌｅｄパッケージ |
| KR20210081512A (ko) * | 2019-12-23 | 2021-07-02 | 삼성디스플레이 주식회사 | 표시 장치 및 제조 방법 |
| JP1693552S (ja) * | 2021-04-09 | 2021-08-23 | ||
| JP1693553S (ja) * | 2021-04-09 | 2021-08-23 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001177151A (ja) | 1999-12-21 | 2001-06-29 | Sharp Corp | チップ部品型ｌｅｄ |
| JP2006128266A (ja) | 2004-10-27 | 2006-05-18 | Kyocera Corp | 発光装置およびその製造方法ならびに照明装置 |
| JP2011071444A (ja) | 2009-09-28 | 2011-04-07 | Toyoda Gosei Co Ltd | 発光素子 |
| US20160141278A1 (en) | 2014-11-18 | 2016-05-19 | PlayNitride Inc. | Light emitting device |
| US20180019234A1 (en) | 2016-07-13 | 2018-01-18 | Innolux Corporation | Display devices and methods for forming the same |
Family Cites Families (58)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4875617A (en) * | 1987-01-20 | 1989-10-24 | Citowsky Elya L | Gold-tin eutectic lead bonding method and structure |
| US5110761A (en) * | 1988-09-09 | 1992-05-05 | Motorola, Inc. | Formed top contact for non-flat semiconductor devices |
| JPH06204352A (ja) * | 1992-12-25 | 1994-07-22 | Ngk Spark Plug Co Ltd | 半導体セラミックパッケージ用基体及び蓋体 |
| JPH0828580B2 (ja) * | 1993-04-21 | 1996-03-21 | 日本電気株式会社 | 配線基板構造及びその製造方法 |
| JPH10200153A (ja) * | 1997-01-10 | 1998-07-31 | Furukawa Electric Co Ltd:The | 受／発信光モジュール |
| JP3662402B2 (ja) * | 1997-11-07 | 2005-06-22 | 三菱電機株式会社 | 光半導体モジュール |
| JP4897133B2 (ja) * | 1999-12-09 | 2012-03-14 | ソニー株式会社 | 半導体発光素子、その製造方法および配設基板 |
| US20020014702A1 (en) * | 2000-03-10 | 2002-02-07 | Nazir Ahmad | Packaging structure and method |
| US6683387B1 (en) * | 2000-06-15 | 2004-01-27 | Advanced Micro Devices, Inc. | Flip chip carrier package with adapted landing pads |
| US6500760B1 (en) * | 2001-08-02 | 2002-12-31 | Sandia Corporation | Gold-based electrical interconnections for microelectronic devices |
| US7423337B1 (en) * | 2002-08-19 | 2008-09-09 | National Semiconductor Corporation | Integrated circuit device package having a support coating for improved reliability during temperature cycling |
| TW200520123A (en) * | 2003-10-07 | 2005-06-16 | Matsushita Electric Ind Co Ltd | Method for mounting semiconductor chip and semiconductor chip-mounted board |
| US9029196B2 (en) * | 2003-11-10 | 2015-05-12 | Stats Chippac, Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
| KR100568006B1 (ko) * | 2003-12-12 | 2006-04-07 | 삼성전자주식회사 | 플립 칩 패키지의 오목형 솔더 범프 구조 형성 방법 |
| JP4502690B2 (ja) * | 2004-04-13 | 2010-07-14 | 富士通株式会社 | 実装基板 |
| DE102005047106B4 (de) * | 2005-09-30 | 2009-07-23 | Infineon Technologies Ag | Leistungshalbleitermodul und Verfahren zur Herstellung |
| US8174116B2 (en) * | 2007-08-24 | 2012-05-08 | Nec Corporation | Spacer, and its manufacturing method |
| US7888782B2 (en) * | 2007-10-26 | 2011-02-15 | Infineon Technologies Ag | Apparatus and method configured to lower thermal stresses |
| US8188592B2 (en) * | 2007-10-26 | 2012-05-29 | Infineon Technologies Ag | Apparatus and method configured to lower thermal stresses |
| CN105006462B (zh) * | 2009-06-18 | 2019-03-01 | 罗姆股份有限公司 | 半导体装置 |
| EP2367399A1 (de) * | 2010-03-02 | 2011-09-21 | Saint-Gobain Glass France | Scheibe mit einem elektrischen Anschlusselement |
| US8017447B1 (en) * | 2010-08-03 | 2011-09-13 | Linear Technology Corporation | Laser process for side plating of terminals |
| US8827733B2 (en) * | 2011-03-15 | 2014-09-09 | Omron Corporation | Connecting terminal with a fixed portion and a contact |
| JP2014519149A (ja) * | 2011-05-10 | 2014-08-07 | サン−ゴバン グラス フランス | 電気的な接続素子を備えているガラス板 |
| AU2012252670B2 (en) * | 2011-05-10 | 2015-05-21 | Saint-Gobain Glass France | Pane having an electrical connection element |
| EP3751960B1 (de) * | 2011-05-10 | 2022-04-27 | Saint-Gobain Glass France | Scheibe mit einem elektrischen anschlusselement |
| JP6260814B2 (ja) * | 2011-06-02 | 2018-01-17 | パナソニックＩｐマネジメント株式会社 | 電子部品実装方法、電子部品搭載装置および電子部品実装システム |
| US8884432B2 (en) * | 2011-06-08 | 2014-11-11 | Tessera, Inc. | Substrate and assembly thereof with dielectric removal for increased post height |
| KR101768836B1 (ko) * | 2011-07-04 | 2017-08-16 | 쌩-고벵 글래스 프랑스 | 전기 연결 요소를 갖춘 창유리의 제조 방법 |
| WO2013132953A1 (ja) * | 2012-03-05 | 2013-09-12 | 株式会社村田製作所 | 接合方法、電子装置の製造方法、および電子部品 |
| US9263412B2 (en) * | 2012-03-09 | 2016-02-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaging methods and packaged semiconductor devices |
| JP6107117B2 (ja) * | 2012-03-22 | 2017-04-05 | 豊田合成株式会社 | 固体装置及びその製造方法 |
| KR102129146B1 (ko) * | 2012-03-30 | 2020-07-02 | 루미리즈 홀딩 비.브이. | 밀봉된 반도체 발광 장치 |
| JP2013219090A (ja) | 2012-04-04 | 2013-10-24 | Sankyo Kasei Co Ltd | Ｌｅｄパッケージ |
| JP6147976B2 (ja) * | 2012-09-26 | 2017-06-14 | ローム株式会社 | 発光装置、および、発光ユニットの製造方法 |
| US10269747B2 (en) * | 2012-10-25 | 2019-04-23 | Taiwan Semiconductor Manufacturing Company | Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices |
| US9806045B2 (en) * | 2013-08-29 | 2017-10-31 | Taiwan Semiconductor Manufacturing Company Ltd. | Interconnection structure including a metal post encapsulated by solder joint having a concave outer surface |
| US9449934B2 (en) * | 2013-12-04 | 2016-09-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Solder joint structure for ball grid array in wafer level package |
| US9691686B2 (en) * | 2014-05-28 | 2017-06-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Contact pad for semiconductor device |
| JP6483498B2 (ja) * | 2014-07-07 | 2019-03-13 | ローム株式会社 | 電子装置およびその実装構造 |
| KR102347394B1 (ko) * | 2015-02-12 | 2022-01-06 | 삼성전자주식회사 | 회로 기판을 포함하는 전자 장치 |
| US9606308B2 (en) * | 2015-02-27 | 2017-03-28 | International Business Machines Corporation | Three dimensional self-alignment of flip chip assembly using solder surface tension during solder reflow |
| KR101731700B1 (ko) * | 2015-03-18 | 2017-04-28 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스 및 그 제조 방법 |
| US10275699B2 (en) * | 2015-06-11 | 2019-04-30 | Feitian Technologies Co., Ltd. | Smart card and method for manufacturing same |
| US9941450B2 (en) * | 2015-06-18 | 2018-04-10 | Articulated Technologies, Llc | Roll-to-roll fabricated light sheet and encapsulated semiconductor device |
| KR102429873B1 (ko) * | 2015-08-31 | 2022-08-05 | 삼성전자주식회사 | 이방성 도전 재료와 이방성 도전 재료를 포함하는 전자소자 및 그 제조방법 |
| DE112017002424T5 (de) * | 2016-05-11 | 2019-01-31 | Mitsubishi Electric Corp. | Halbleitereinheit und verfahren zur herstellung einer halbleitereinheit |
| US10643965B2 (en) * | 2016-05-25 | 2020-05-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method of forming a joint assembly |
| KR101926713B1 (ko) * | 2016-07-18 | 2018-12-07 | 엘비세미콘 주식회사 | 반도체 패키지 및 그 제조방법 |
| US10283467B2 (en) * | 2016-08-29 | 2019-05-07 | Chengwei Wu | Semiconductor package |
| JP6933794B2 (ja) * | 2016-12-01 | 2021-09-08 | 富士通株式会社 | 光モジュール及び光モジュールの製造方法 |
| TWI790984B (zh) * | 2017-01-26 | 2023-01-21 | 晶元光電股份有限公司 | 發光元件 |
| DE102017104886A1 (de) * | 2017-03-08 | 2018-09-13 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement |
| US20180286734A1 (en) * | 2017-03-28 | 2018-10-04 | X-Celeprint Limited | Micro-device pockets for transfer printing |
| US10720751B2 (en) * | 2017-09-27 | 2020-07-21 | Advanced Semiconductor Engineering, Inc. | Optical package structure, optical module, and method for manufacturing the same |
| JP7100980B2 (ja) * | 2018-01-22 | 2022-07-14 | ローム株式会社 | Ｌｅｄパッケージ |
| JP2019149472A (ja) * | 2018-02-27 | 2019-09-05 | 株式会社東芝 | 半導体装置及びダイシング方法 |
| JP2020025034A (ja) * | 2018-08-08 | 2020-02-13 | ローム株式会社 | Ｌｅｄパッケージ、ｌｅｄ表示装置 |
-
2018
- 2018-01-22 JP JP2018007883A patent/JP7100980B2/ja active Active
- 2018-09-21 CN CN201811116886.0A patent/CN110071209B/zh active Active
- 2018-10-19 US US16/165,798 patent/US10700250B2/en active Active
-
2020
- 2020-05-27 US US16/884,973 patent/US10964870B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001177151A (ja) | 1999-12-21 | 2001-06-29 | Sharp Corp | チップ部品型ｌｅｄ |
| JP2006128266A (ja) | 2004-10-27 | 2006-05-18 | Kyocera Corp | 発光装置およびその製造方法ならびに照明装置 |
| JP2011071444A (ja) | 2009-09-28 | 2011-04-07 | Toyoda Gosei Co Ltd | 発光素子 |
| US20160141278A1 (en) | 2014-11-18 | 2016-05-19 | PlayNitride Inc. | Light emitting device |
| US20180019234A1 (en) | 2016-07-13 | 2018-01-18 | Innolux Corporation | Display devices and methods for forming the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US10700250B2 (en) | 2020-06-30 |
| CN110071209B (zh) | 2022-11-29 |
| US20200287114A1 (en) | 2020-09-10 |
| JP2019129170A (ja) | 2019-08-01 |
| CN110071209A (zh) | 2019-07-30 |
| US10964870B2 (en) | 2021-03-30 |
| US20190229247A1 (en) | 2019-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10535807B2 (en) | Light-emitting device | |
| JP7100980B2 (ja) | Ｌｅｄパッケージ | |
| JP4122784B2 (ja) | 発光装置 | |
| TWI384648B (zh) | Semiconductor light emitting device | |
| JP6892261B2 (ja) | Ｌｅｄパッケージ | |
| JP5528900B2 (ja) | 発光素子モジュール | |
| JP5446006B2 (ja) | 膜上にｌｅｄチップを有するｌｅｄプラットフォーム | |
| JP4277508B2 (ja) | 半導体発光装置 | |
| TWI458140B (zh) | 發光裝置封裝元件 | |
| JP5519383B2 (ja) | 半導体発光装置 | |
| JP2007335462A (ja) | 半導体複合素子およびその製造方法 | |
| TWI335114B (en) | Optimized contact design for thermosonic bonding of flip-chip devices | |
| JP5695785B1 (ja) | 発光装置 | |
| CN114156398A (zh) | 焊料凸块及其焊盘、半导体器件及其制备方法、封装件、背光单元及照明设备 | |
| CN113906576A (zh) | 发光装置和发光装置的制造方法 | |
| JP4895493B2 (ja) | 樹脂封止型発光装置 | |
| KR20140090418A (ko) | 광소자용 기판 및 이를 포함하는 발광 다이오드 패키지 | |
| KR102332716B1 (ko) | 반도체 패키지 | |
| US20230138210A1 (en) | Semiconductor device | |
| WO2021192788A1 (ja) | 半導体装置 | |
| KR101894673B1 (ko) | 발광 다이오드 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201208 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220111 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220303 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220628 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220704 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7100980 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |