JP7087509B2 - 情報処理装置及び回路装置 - Google Patents
情報処理装置及び回路装置 Download PDFInfo
- Publication number
- JP7087509B2 JP7087509B2 JP2018051729A JP2018051729A JP7087509B2 JP 7087509 B2 JP7087509 B2 JP 7087509B2 JP 2018051729 A JP2018051729 A JP 2018051729A JP 2018051729 A JP2018051729 A JP 2018051729A JP 7087509 B2 JP7087509 B2 JP 7087509B2
- Authority
- JP
- Japan
- Prior art keywords
- control unit
- supply
- reset release
- clock
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
- G03G15/00—Apparatus for electrographic processes using a charge pattern
- G03G15/50—Machine control of apparatus for electrographic processes using a charge pattern, e.g. regulating differents parts of the machine, multimode copiers, microprocessor control
- G03G15/5004—Power supply control, e.g. power-saving mode, automatic power turn-off
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J29/00—Details of, or accessories for, typewriters or selective printing mechanisms not otherwise provided for
- B41J29/38—Drives, motors, controls or automatic cut-off devices for the entire printing mechanism
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
- G03G15/00—Apparatus for electrographic processes using a charge pattern
- G03G15/50—Machine control of apparatus for electrographic processes using a charge pattern, e.g. regulating differents parts of the machine, multimode copiers, microprocessor control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Sources (AREA)
- Microcomputers (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
Description
請求項2に記載の発明は、第1の電源の供給を受けて動作し、デバイスに依存しない制御を実行する第1の制御部と、第2の電源の供給を受けて動作し、前記第1の制御部からの命令に基づいてデバイスの制御を実行する第2の制御部と、常時電源の供給を受けて動作し、前記第1の電源が供給されるまで、前記第1の制御部への第1のクロック信号の供給を制限し、前記第2の電源が供給されるまで、前記第2の制御部への第2のクロック信号の供給を制限するクロック管理部と、常時電源の供給を受けて動作し、前記第1のクロック信号による動作が開始されるまで、前記第1の制御部への第1のリセット解除信号の供給を制限し、前記第2のクロック信号による動作が開始されるまで、前記第2の制御部への第2のリセット解除信号の供給を制限するリセット解除管理部と、を有する情報処理装置であり、前記第1のリセット解除信号及び前記第2のリセット解除信号の供給の制限を個別に制御するか共通に制御するかは切り替えが可能である、情報処理装置である。
請求項3に記載の発明は、前記第1のクロック信号と前記第2のクロック信号の供給は、1本のイネーブル信号線によって制御される、請求項1又は2に記載の情報処理装置である。
請求項4に記載の発明は、前記第1のリセット解除信号と前記第2のリセット解除信号は、共通の信号線を通じて供給される、請求項3に記載の情報処理装置である。
請求項5に記載の発明は、前記第1のクロック信号の供給は、第1のイネーブル信号線で制御され、前記第2のクロック信号の供給は、第2のイネーブル信号線によって制御される、請求項1又は2に記載の情報処理装置である。
請求項6に記載の発明は、前記第1のクロック信号の供給と前記第2のクロック信号の供給は個別に制御され、前記第1のリセット解除信号と前記第2のリセット解除信号は、共通の信号線を通じて供給される、請求項5に記載の情報処理装置である。
請求項7に記載の発明は、前記第1のクロック信号の供給と前記第2のクロック信号の供給は個別のタイミングで制御され、前記第1のリセット解除信号と前記第2のリセット解除信号は個別の信号線を通じて供給される、請求項5に記載の情報処理装置である。
請求項8に記載の発明は、前記第1のクロック信号の供給と前記第2のクロック信号の供給は共通のタイミングで制御され、前記第1のリセット解除信号と前記第2のリセット解除信号は共通の信号線を通じて供給される、請求項5に記載の情報処理装置である。
請求項9に記載の発明は、前記クロック管理部と前記リセット解除管理部のうち少なくとも1つは、前記第1の制御部と前記第2の制御部の外部に設けられる、請求項1又は2に記載の情報処理装置である。
請求項10に記載の発明は、前記クロック管理部と前記リセット解除管理部はモジュール化されている、請求項9に記載の情報処理装置である。
請求項11に記載の発明は、前記第1の制御部に、前記第1の電源の供給を受けて動作する外付けの基板が接続されている場合、前記クロック管理部は、前記第1の電源が供給されるまで、前記基板への前記第1のクロック信号の供給を制限し、前記リセット解除管理部は、前記第1の制御部の動作が開始されるまで、前記基板への前記第1のリセット解除信号の供給を制限する、請求項1又は2に記載の情報処理装置である。
請求項12に記載の発明は、前記クロック管理部は、前記第1の電源と前記第2の電源の両方の供給が開始されるまで、前記第1のクロック信号の供給と前記第2のクロック信号の供給を制限し、前記リセット解除管理部は、前記第1の電源と前記第2の電源の両方の供給が開始されるまで、前記第1のリセット解除信号の供給と前記第2のリセット解除信号の供給を制限する、請求項1又は2に記載の情報処理装置である。
請求項13に記載の発明は、前記制御の切り替えは、前記第1の制御部が直接又は間接に制御する対象に応じ又は目的に応じて切り替えられる、請求項1又は2に記載の情報処理装置である。
請求項14に記載の発明は、前記制御の切り替えは、前記第1の制御部が制御する対象毎に又は目的に応じて切り替えられる、請求項1又は2に記載の情報処理装置である。
請求項15に記載の発明は、第1の電源の供給を受けて動作し、デバイスに依存しない制御を実行する第1の制御部と、第2の電源の供給を受けて動作し、前記第1の制御部からの命令に基づいてデバイスの制御を実行する第2の制御部と、常時電源の供給を受けて動作し、前記第1の電源が供給されるまで、前記第1の制御部への第1のクロック信号の供給を制限し、当該第1のクロック信号による動作が開始されるまで、当該第1の制御部への第1のリセット解除信号の供給を制限する第1の管理部と、常時電源の供給を受けて動作し、前記第2の電源が供給されるまで、前記第2の制御部への第2のクロック信号の供給を制限し、当該第2のクロック信号による動作が開始されるまで、当該第2の制御部への第2のリセット解除信号の供給を制限する第2の管理部と、を有する情報処理装置であり、前記第1のクロック信号及び前記第2のクロック信号の供給の制限を個別に制御するか又は共通に制御するかは切り替えが可能である、情報処理装置である。
請求項16に記載の発明は、第1の電源の供給を受けて動作し、デバイスに依存しない制御を実行する第1の制御部と、第2の電源の供給を受けて動作し、前記第1の制御部からの命令に基づいてデバイスの制御を実行する第2の制御部と、常時電源の供給を受けて動作し、前記第1の電源が供給されるまで、前記第1の制御部への第1のクロック信号の供給を制限し、当該第1のクロック信号による動作が開始されるまで、当該第1の制御部への第1のリセット解除信号の供給を制限する第1の管理部と、常時電源の供給を受けて動作し、前記第2の電源が供給されるまで、前記第2の制御部への第2のクロック信号の供給を制限し、当該第2のクロック信号による動作が開始されるまで、当該第2の制御部への第2のリセット解除信号の供給を制限する第2の管理部と、を有する情報処理装置であり、前記第1のリセット解除信号及び前記第2のリセット解除信号の供給の制限を個別に制御するか共通に制御するかは切り替えが可能である、情報処理装置である。
請求項17に記載の発明は、第1の電源の供給を受けて動作する、デバイスに依存しない制御を実行する第1の制御部であり、第2の電源の供給を受けてデバイスを制御する第2の制御部に対して命令を与える当該第1の制御部と、常時電源の供給を受けて動作し、前記第1の電源が供給されるまで、前記第1の制御部への第1のクロック信号の供給を制限し、前記第2の電源が供給されるまで、前記第2の制御部への第2のクロック信号の供給を制限するクロック管理部と、常時電源の供給を受けて動作し、前記第1のクロック信号による動作が開始されるまで、前記第1の制御部への第1のリセット解除信号の供給を制限し、前記第2のクロック信号による動作が開始されるまで、前記第2の制御部への第2のリセット解除信号の供給を制限するリセット解除管理部と、を有する回路装置であり、前記第1のクロック信号及び前記第2のクロック信号の供給の制限を個別に制御するか又は共通に制御するかは切り替えが可能である、回路装置である。
請求項18に記載の発明は、第1の電源の供給を受けて動作する、デバイスに依存しない制御を実行する第1の制御部であり、第2の電源の供給を受けてデバイスを制御する第2の制御部に対して命令を与える当該第1の制御部と、常時電源の供給を受けて動作し、前記第1の電源が供給されるまで、前記第1の制御部への第1のクロック信号の供給を制限し、前記第2の電源が供給されるまで、前記第2の制御部への第2のクロック信号の供給を制限するクロック管理部と、常時電源の供給を受けて動作し、前記第1のクロック信号による動作が開始されるまで、前記第1の制御部への第1のリセット解除信号の供給を制限し、前記第2のクロック信号による動作が開始されるまで、前記第2の制御部への第2のリセット解除信号の供給を制限するリセット解除管理部と、を有する回路装置であり、前記第1のリセット解除信号及び前記第2のリセット解除信号の供給の制限を個別に制御するか共通に制御するかは切り替えが可能である、回路装置である。
請求項19に記載の発明は、第1の電源の供給を受けて動作する、デバイスに依存しない制御を実行する第1の制御部であり、第2の電源の供給を受けてデバイスを制御する第2の制御部に対して命令を与える当該第1の制御部と、常時電源の供給を受けて動作し、前記第1の電源が供給されるまで、前記第1の制御部への第1のクロック信号の供給を制限し、当該第1のクロック信号による動作が開始されるまで、当該第1の制御部への第1のリセット解除信号の供給を制限する第1の管理部と、常時電源の供給を受けて動作し、前記第2の電源が供給されるまで、前記第2の制御部への第2のクロック信号の供給を制限し、当該第2のクロック信号による動作が開始されるまで、当該第2の制御部への第2のリセット解除信号の供給を制限する第2の管理部と、を有する回路装置であり、前記第1のクロック信号及び前記第2のクロック信号の供給の制限を個別に制御するか又は共通に制御するかは切り替えが可能である、回路装置である。
請求項20に記載の発明は、第1の電源の供給を受けて動作する、デバイスに依存しない制御を実行する第1の制御部であり、第2の電源の供給を受けてデバイスを制御する第2の制御部に対して命令を与える当該第1の制御部と、常時電源の供給を受けて動作し、前記第1の電源が供給されるまで、前記第1の制御部への第1のクロック信号の供給を制限し、当該第1のクロック信号による動作が開始されるまで、当該第1の制御部への第1のリセット解除信号の供給を制限する第1の管理部と、常時電源の供給を受けて動作し、前記第2の電源が供給されるまで、前記第2の制御部への第2のクロック信号の供給を制限し、当該第2のクロック信号による動作が開始されるまで、当該第2の制御部への第2のリセット解除信号の供給を制限する第2の管理部と、を有する回路装置であり、前記第1のリセット解除信号及び前記第2のリセット解除信号の供給の制限を個別に制御するか共通に制御するかは切り替えが可能である、回路装置である。
請求項2記載の発明によれば、リセット解除信号の供給の方式を使用の開始後に変更できる。
請求項3記載の発明によれば、電源の供給の順序によらず、複数の制御部の正常動作を可能にできる。
請求項4記載の発明によれば、電源の供給の順序によらず、複数の制御部の正常動作を可能にできる。
請求項5記載の発明によれば、電源の供給の順序によらず、複数の制御部の正常動作を可能にできる。
請求項6記載の発明によれば、電源の供給の順序によらず、複数の制御部の正常動作を可能にできる。
請求項7記載の発明によれば、電源の供給の順序によらず、複数の制御部の正常動作を可能にできる。
請求項8記載の発明によれば、電源の供給の順序によらず、複数の制御部の正常動作を可能にできる。
請求項9記載の発明によれば、電源の供給の順序によらず、複数の制御部の正常動作を可能にできる。
請求項10記載の発明によれば、電源の供給の順序によらず、複数の制御部の正常動作を可能にできる。
請求項11記載の発明によれば、電源の供給の順序によらず、複数の制御部の正常動作を可能にできる。
請求項12記載の発明によれば、電源の供給の順序によらず、複数の制御部の正常動作を可能にできる。
請求項13記載の発明によれば、クロック信号の供給の方式を使用の開始後に変更できる。
請求項14記載の発明によれば、リセット解除信号の供給の方式を使用の開始後に変更できる。
請求項15記載の発明によれば、クロック信号の供給の方式を使用の開始後に変更できる。
請求項16記載の発明によれば、リセット解除信号の供給の方式を使用の開始後に変更できる。
請求項17記載の発明によれば、クロック信号の供給の方式を使用の開始後に変更できる。
請求項18記載の発明によれば、リセット解除信号の供給の方式を使用の開始後に変更できる。
請求項19記載の発明によれば、クロック信号の供給の方式を使用の開始後に変更できる。
請求項20記載の発明によれば、リセット解除信号の供給の方式を使用の開始後に変更できる。
<実施の形態>
<装置構成>
図1は、実施の形態に係る画像形成装置100の構成例を説明する図である。
画像形成装置100は、記録材(以下、「用紙」と記す場合もある。)に画像を形成する情報処理装置の一例である。図1に示す画像形成装置100は、複製物を生成するコピー機能、原稿の画像を読み取るスキャン機能、他機との間でファックス画像を受け渡しするファックス送受信機能、用紙に画像を記録する印刷機能等を備えている。コピー機能は、スキャン機能と印刷機能とを組み合わせることで実現される。
また、画像形成装置100は、これらの機能の一部を選択的に組み合わせた装置構成を有してもよい。
ここでの画像形成装置100は、情報処理装置の一例である。なお、画像形成ユニット130も、情報処理装置の一例である。
ユーザインタフェース部110及び画像読取ユニット120は、デバイスの一例である。
ユーザインタフェース部110は、ユーザからの指示を受け付ける操作受付部とユーザに対して情報を提供する表示部とを有している。
画像読取ユニット120は、原稿に形成されている画像を光学的に読み取る画像読取部と、画像読取部に原稿を搬送する原稿搬送部とを備えている。
画像形成ユニット130は、電子写真方式又はインクジェット方式により用紙に画像を形成する画像形成部と、画像形成部に対して用紙を供給する用紙供給部と、画像が形成された用紙を排出する用紙排出部と、用紙の表裏を反転して画像形成部に案内する反転搬送部とを備えている。ここでの画像形成部は、制御部が制御の対象とするデバイスの一例である。
図2は、画像形成ユニット130のうち制御系のハードウェア部分を説明する図である。
制御系は、デバイスに依存しない制御を実行するシステム制御部150と、システム制御部150からの命令に基づいてデバイス(例えば画像読取部、画像形成部)を制御するデバイス制御部151とを有している。デバイス制御部151には、システム制御部150から与えられた命令をデバイスに応じた信号に変換する機能が内蔵されている。
システム制御部150は、第1の制御部の一例であり、デバイス制御部151は、第2の制御部の一例である。
システム制御部150の開発の周期は、デバイス制御部151よりも短い。例えばシステム制御部150の開発の周期は約2年であるのに対し、デバイス制御部151の開発の周期は約6年~8年である。
この開発の周期の違いのため、システム制御部150とデバイス制御部151は、独立に開発されている。
本実施の形態の場合、通信線160として、PCIE(Peripheral Component Interconnect Express)を使用する。
システム制御部150とデバイス制御部151は、それぞれ異なる電源が供給される。図2においては、システム制御部150用の電源をV1、デバイス制御部151用の電源をV2で記す。V1は第1の電源の一例であり、V2は第2の電源の一例である。
システム制御部150は、クロック信号CLK1とリセット解除信号RST1で動作する。CLK1は第1のクロック信号であり、RST1は第1のリセット解除信号である。
デバイス制御部151は、クロック信号CLK2とリセット解除信号RST2で動作する。CLK2は第2のクロック信号であり、RST2は第2のリセット解除信号である。
例えばシステム制御部150が正常に動作するには、電源V1がクロック信号CLK1よりも先に供給され、クロック信号CLK1がリセット解除信号RST1よりも先に供給されることが必要である。
ところで、クロック信号CLK1及びCLK2は、単一のクロック源から発生される。クロック源には電源V1又は電源V2が接続され、接続された電源の供給が開始されることでクロックの出力が可能になる。例えば電源V1に接続されたクロック源では、電源V1の供給が開始されることで、クロック信号CLK1及びCLK2の出力が可能になる。
例えば要因がシステム側にある場合、電源V1の供給が開始された後に電源V2の供給が開始され、例えば要因がデバイス側にある場合、電源V2の供給が開始された後に電源V1の供給が開始される。
このため、クロック源が接続されている電源とは異なる電源で動作する制御部においては、電源の供給とクロック信号の供給が正しい順序で実行されない可能性がある。
また、リセット解除信号RST1は電源V1に連動し、リセット解除信号RST2は電源V2に連動して発生される。このため、クロック源への電源の供給が後になると、クロック信号の供給とリセット解除信号の供給が正しい順序で実行されない可能性がある。
具体的には、クロック管理部170は、常時電源の供給を受けて動作し、電源V1が供給されるまで、システム制御部150へのクロック信号CLK1の供給を制限し、電源V2が供給されるまで、デバイス制御部151へのクロック信号CLK2の供給を制限する。
また、リセット解除管理部171は、常時電源の供給を受けて動作し、クロック信号CLK1による動作が開始されるまで、システム制御部150へのリセット解除信号RST1の供給を制限し、クロック信号CLK2による動作が開始されるまで、デバイス制御部151へのリセット解除信号RST2の供給を制限する。
図2においては、クロック管理部170及びリセット解除管理部171をシステム制御部150及びデバイス制御部151の外部に配置しているが、それぞれをシステム制御部150及びデバイス制御部151のいずれか一方に内蔵してもよい。
また、クロック管理部170は、システム制御部150に内蔵され、リセット解除管理部171は、デバイス制御部151に内蔵されてもよい。
また、クロック管理部170は、デバイス制御部151に内蔵され、リセット解除管理部171は、システム制御部150に内蔵されてもよい。
また、クロック管理部170だけがシステム制御部150及びデバイス制御部151のうちの一方に内蔵され、リセット解除管理部171はシステム制御部150及びデバイス制御部151の外部に配置されてもよい。
また、リセット解除管理部171だけがシステム制御部150及びデバイス制御部151のうちの一方に内蔵され、クロック管理部170はシステム制御部150及びデバイス制御部151の外部に配置されてもよい。
なお、クロック管理部170とリセット解除管理部171は、1つのモジュールとして構成されていてもよい。
また、システム制御部150と、クロック管理部170と、リセット解除管理部171は、1つの回路装置として構成されていてもよい。前述したように、システム制御部150の開発の周期はデバイス制御部151の開発の周期よりも短いためである。
なお、クロック管理部170とリセット解除管理部171のうちシステム制御部150の制御に用いる部分を独立の回路構成としてもよい。ここでの回路構成は第1の管理部の一例である。
また、クロック管理部170とリセット解除管理部171のうちデバイス制御部151の制御に用いる部分を独立の回路構成としてもよい。ここでの回路構成は第2の管理部の一例である。
以下では、システム制御部150及びデバイス制御部151に対するクロック信号CLK1、CLK2及びリセット解除信号RST1、RST2の供給の仕方の観点から制御系の構成例を説明する。
図3は、クロック信号の供給が個別かつリセット解除信号の供給が共通の場合におけるクロック管理部170及びリセット解除管理部171の構成例を説明する図である。
図4は、構成例1に係るタイミング管理部181の内部構成を説明する図である。
図3では、システム制御部150を制御部Aと表記し、デバイス制御部151を制御部Bと表記する。
このため、制御部Aに対応する電源、クロック信号、リセット解除信号等は符号Aで区別し、制御部Bに対応する電源、クロック信号、リセット解除信号等は符号Bで区別する。
また、制御部Bの通信部B(154)には、電源VB、クロック信号CLK_Bが与えられている。
なお、制御部Aの通信部A(153)と制御部Bの通信部B(154)には、共通の2次リセット解除信号RST_Cが与えられている。
タイミング管理部181は、制御部A用のクロックイネーブル信号ENB_Aと制御部B用のクロックイネーブル信号ENB_Bを生成し、クロック生成部184の動作を制御する。各イネーブル信号は、タイミング管理部181内のクロックイネーブル生成部191が生成する。
クロックイネーブル生成部191は、電源VA及びVBを監視し、電源VAの供給を検出すると、クロックイネーブル信号ENB_Aをオン状態に変化させ、電源VBの供給を検出すると、クロックイネーブル信号ENB_Bをオン状態に変化させる。勿論、クロックイネーブル生成部191は常時電源で動作している。
クロック生成部184は、接続されている電源(電源VA及びVBのいずれか)で動作する。
クロック生成部184は、電源の電位とクロックイネーブル信号ENB_Aの電位との論理積(負論理和)をクロック信号CLK_Aとして出力し、電源の電位とクロックイネーブル信号ENB_Bの電位との論理積(負論理和)をクロック信号CLK_Bとして出力する。
すなわち、クロック生成部184からクロック信号CLK_A及びCLK_Bが出力されるには、クロックイネーブル信号ENB_A及びENB_Bがオン状態であるだけでは足りず、電源がオン状態であるだけでは足りない。
本実施の形態の場合、リセット解除管理部171は、クロック管理部170との間で、タイミング管理部181を共用している。
リセット解除部A(182)は、制御部A用の電源VAで動作し、電源VAの供給を検出すると、制御部A用の1次リセット解除信号RST_Aをオン状態に変化させる。
リセット解除部B(183)は、制御部B用の電源VBで動作し、電源VBの供給を検出すると、制御部B用の1次リセット解除信号RST_Bを生成する。
ここで、リセット解除部A(182)及びリセット解除部B(183)は、例えば集積回路(IC)によって構成される。リセット解除部A(182)及びリセット解除部B(183)は、例えば監視の対象とする電源がオン状態に変化してから予め定めた時間だけ信号を遅延する遅延回路(又は計時手段)を有している。
この構成例の場合、リセット解除信号生成部192は、制御部Aと制御部Bを同時にリセットする。そこで、リセット解除信号生成部192は、1次リセット解除信号RST_Aと1次リセット解除信号RST_Bの論理積(負論理和)を共通の2次リセット解除信号RST_Cとして出力する。
図5は、クロック信号の供給とリセット解除信号の供給がいずれも個別の場合におけるクロック管理部170及びリセット解除管理部171の構成例を説明する図である。
図6は、構成例2に係るタイミング管理部181の内部構成を説明する図である。
図5には図3との対応部分に対応する符号を付して示しており、図6には図4との対応部分に対応する符号を付して示している。
この構成例の場合、制御部Aには2次リセット解除信号RST_A1が与えられ、制御部Bには2次リセット解除信号RST_B1が与えられる。すなわち、リセット解除信号は、個々の制御部に応じて用意される。
このタイミング管理部181も常時電源で動作し、クロックイネーブル生成部191を用いて制御部A用のクロックイネーブル信号ENB_Aと制御部B用のクロックイネーブル信号ENB_Bをそれぞれ生成する。
クロックイネーブル生成部191とクロック生成部184の動作は、構成例1と共通であるので省略する。
この構成例の場合も、リセット解除部A(182)は、電源VAの供給を検出すると、予め定めた時間後に1次リセット解除信号RST_Aをオン状態に変化させる。同様に、リセット解除部B(183)は、電源VBの供給を検出すると、予め定めた時間後に1次リセット解除信号RST_Bをオン状態に変化させる。
1次リセット解除信号RST_A及びRST_Bは、それぞれタイミング管理部181のリセット解除信号生成部192に与えられる。
クロック生成部184が電源VAで動作する場合、タイミング管理部181は、2次リセット解除信号RST_A1として1次リセット解除信号RST_Aをそのまま出力し、2次リセット解除信号RST_B1として1次リセット解除信号RST_Aと1次リセット解除信号RST_Bの論理積(負論理和)を出力する。
電源VAの供給によって制御部A用のクロック信号CLK_Aの出力が開始されるので、電源VBの供給開始を待たずに、制御部A用の2次リセット解除信号RST_A1の出力が可能になるためである。一方、制御部Bに対する2次リセット解除信号RST_B1の出力は、電源VA及びVBの両方の供給が開始されるまで遅延される。
クロック生成部184が電源VBで動作する場合、タイミング管理部181は、2次リセット解除信号RST_B1として1次リセット解除信号RST_Bをそのまま出力し、2次リセット解除信号RST_A1として1次リセット解除信号RST_Aと1次リセット解除信号RST_Bの論理積(負論理和)を出力する。
やはり、電源VBの供給によって制御部B用のクロック信号CLK_Bの出力が開始されるので、電源VAの供給開始を待たずに、制御部B用の2次リセット解除信号RST_Bの出力が可能になるためである。一方、制御部Aに対する2次リセット解除信号RST_A1の出力は、電源VA及びVBの両方の供給が開始されるまで遅延される。
図7は、クロック信号の供給が個別かつリセット解除信号の供給が共通の場合におけるクロック管理部170及びリセット解除管理部171の構成例を説明する図である。
図8は、構成例1に係るタイミング管理部181の内部構成を説明する図である。
図7には、図3との対応部分に対応する符号を付して示しており、図8には図4との対応部分に対応する符号を付して示している。
前述した構成例1(図3参照)との違いは、この構成例では、制御部A用のクロック信号CLK_Aと制御部B用のクロック信号CLK_Bの生成に共通のイネーブル信号ENB_Cが用いられる点である。
この構成例におけるクロック生成部184は、クロックイネーブル信号ENB_Cがオン状態に変化すると、制御部A用のクロック信号CLK_Aと制御部B用のクロック信号CLK_Bの出力を同時に開始する。
因みに、構成例1のように、制御部A用のクロックイネーブル信号ENB_Aと制御部B用のクロックイネーブル信号ENB_Bを別々に生成する場合でも、クロック生成部184を遅い方のクロックイネーブル信号の入力に合わせれば、この構成例3と同様に動作させることが可能である。
なお、リセット解除部A(182)、リセット解除部B(183)、リセット解除信号生成部192の動作は、構成例1と共通であるので省略する。
以下では、前述した構成例1~3を具体化した幾つかの実施例について説明する。
図9は、実施例1に係る制御系のハードウェア構成の一例を示す図である。
図9には、図3~図8に対応する部分に対応する符号を付して示している。
なお、図9では、クロック生成部184とリセット解除部A(182)を制御部Aに内蔵し、リセット解除部B(183)を制御部Bに内蔵している。
ただし、クロック生成部184が電源VAで動作する条件を満たす限り、タイミング管理部181、リセット解除部A(182)、リセット解除部B(183)、クロック生成部184の配置は任意である。
図10は、実施例1-1に係るハードウェア構成の一例を示す図である。
図10には図9との対応部分に対応する符号を付して示している。
実施例1-1に係るハードウェア構成の場合、タイミング管理部181(クロックイネーブル生成部191、リセット解除信号生成部192)が制御部Bに内蔵され、クロック信号CLK_A、CLK_Bと2次リセット解除信号RST_A1、RST_B1とが個別に制御されている。
このハードウェア構成は、構成例2(図5参照)の一例である。
(A)は電源VAの波形、(B)は原始クロックCLKの波形、(C)は制御部A用の1次リセット解除信号RST_Aの波形、(D)は電源VBの波形、(E)は制御部B用の1次リセット解除信号RST_Bの波形、(F)は制御部A用のクロックイネーブル信号ENB_Aの波形、(G)は制御部Aに供給されるクロック信号CLK_Aの波形、(H)は制御部B用のクロックイネーブル信号ENB_Bの波形、(I)は制御部Bに供給されるクロック信号CLK_Bの波形、(J)は制御部Aに供給される2次リセット解除信号RST_A1の波形、(K)は制御部Bに供給される2次リセット解除信号RST_B1の波形である。
この変化は、常時電源で動作している制御部B内のクロックイネーブル生成部191(図10参照)によって検出される。
電源VAがオン状態に変化したことを検出したクロックイネーブル生成部191は、制御部A用のクロックイネーブル信号ENB_A(F参照)をオン状態に変化させる。
電源VAの供給を受けて動作するクロック生成部184(図10参照)は、クロックイネーブル信号ENB_Aが入力されると、クロック信号CLK_A(G参照)の出力を開始する。
このため、制御部Aに対するクロック信号CLK_Aの供給は、電源VAの供給よりも後になる。
なお、クロック生成部184には、不図示のクロック源が含まれている。クロック源は、電源の供給に連動して原始クロックCLK(B参照)を生成する。
リセット解除部A(182)は、電源VAの供給(オン状態)を検出してから予め定めた時間だけ遅れて1次リセット解除信号RST_A(C参照)をオン状態に変化させる。
このため、常時電源で動作するリセット解除信号生成部192(図10参照)から制御部A内の通信部A(153)への2次リセット解除信号RST_A1(J参照)の供給は、クロック信号CLK_Aよりも後になる。
なお、図10は、1次リセット解除信号RST_Aをそのまま2次リセット解除信号RST_A1として用いている場合を描いている。
従って、制御部Aの通信部A(153)は、正常に動作を開始する。
この後、通信部A(153)は、初期化処理が実行可能な状態になり、リンクパルスの出力を開始する。
この変化は、常時電源で動作している制御部B内のクロックイネーブル生成部191(図10参照)によって検出される。
電源VBがオン状態に変化したことを検出したクロックイネーブル生成部191は、制御部B用のクロックイネーブル信号ENB_B(H参照)をオン状態に変化させる。
クロック生成部184(図10参照)は、電源VAの供給を受けて既に動作を開始しているため、クロックイネーブル信号ENB_Bが入力されると、クロック信号CLK_B(I参照)の出力を開始する。
このため、制御部Bに対するクロック信号CLK_Bの供給は、電源VBの供給よりも後になる。
リセット解除部B(183)は、電源VBの供給(オン状態)を検出してから予め定めた時間だけ遅れて1次リセット解除信号RST_B(E参照)をオン状態に変化させる。
このため、リセット解除信号生成部192から制御部B内の通信部B(154)への2次リセット解除信号RST_B1(K参照)の供給は、クロック信号CLK_Bの供給よりも後になる。
このように、制御部Bの通信部B(154)には、電源VBの供給が開始された後にクロック信号CLK_Bが与えられ、更にその後、2次リセット解除信号RST_B1が与えられる。
従って、制御部Bの通信部B(154)は、正常に動作を開始する。
この後、通信部B(154)は、初期化処理が実行可能な状態になり、リンクパルスの出力を開始する。
結果的に、通信部A(153)と通信部B(154)の間でリンクが確立し、制御部Aと制御部Bの通信が可能になる。
(A)は電源VAの波形、(B)は原始クロックCLKの波形、(C)は制御部A用の1次リセット解除信号RST_Aの波形、(D)は電源VBの波形、(E)は制御部B用の1次リセット解除信号RST_Bの波形、(F)は制御部A用のクロックイネーブル信号ENB_Aの波形、(G)は制御部Aに供給されるクロック信号CLK_Aの波形、(H)は制御部B用のクロックイネーブル信号ENB_Bの波形、(I)は制御部Bに供給されるクロック信号CLK_Bの波形、(J)は制御部Aに供給される2次リセット解除信号RST_A1の波形、(K)は制御部Bに供給される2次リセット解除信号RST_B1の波形である。
この変化は、常時電源で動作している制御部B内のクロックイネーブル生成部191(図10参照)によって検出される。
電源VBがオン状態に変化したことを検出したクロックイネーブル生成部191は、制御部B用のクロックイネーブル信号ENB_B(H参照)をオン状態に変化させる。
このクロックイネーブル信号ENB_Bは、クロック生成部184(図10参照)に供給されるが、電源VAで動作するクロック生成部184は動作していない。
従って、電源VBがオン状態になってもクロック信号CLK_B(I参照)の出力は開始されない。
リセット解除部B(183)は、電源VBの供給(オン状態)を検出してから予め定めた時間だけ遅れて1次リセット解除信号RST_B(E参照)をオン状態に変化させる。
この1次リセット解除信号RST_Bは、常時電源で動作するリセット解除信号生成部192(図10参照)に与えられる。
ただし、リセット解除信号生成部192は、制御部A用の1次リセット解除信号RST_B(E参照)と制御部B用の1次リセット解除信号RST_A(C参照)との論理積(負論理和)を2次リセット解除信号RST_B1(K参照)として出力するため、2次リセット解除信号RST_B1は依然としてオフ状態のままである。
つまり、電源VAが供給される前に、クロック信号CLK_B(I参照)と2次リセット解除信号RST_B1(K参照)が制御部Bに供給されることはない。
電源VAがオン状態に変化すると、制御部A内にあるクロック生成部184(図10参照)は原始クロックCLK(B参照)の生成を開始する。
前述したように、クロック生成部184には、既に、オン状態のクロックイネーブル信号ENB_B(H参照)が与えられている。従って、クロック生成部184は、原始クロックの生成を開始すると同時に、制御部B用のクロック信号CLK_B(I参照)の出力を開始する。
このように、制御部Bに対するクロック信号CLK_Bの供給は、電源VBの供給よりも後になる。
電源VAがオン状態に変化したことを検出したクロックイネーブル生成部191は、制御部A用のクロックイネーブル信号ENB_A(F参照)をオン状態に変化させる。
オン状態のクロックイネーブル信号ENB_Aが与えられたクロック生成部184は、電源VAの供給開始に同期して制御部A用のクロック信号CLK_A(G参照)の出力を開始する。
従って、制御部Aに対するクロック信号CLK_Aの供給は、電源VAの供給よりも後になる。
リセット解除部A(182)は、電源VAの供給(オン状態)を検出してから予め定めた時間だけ遅れて1次リセット解除信号RST_A(C参照)をオン状態に変化させる。
この1次リセット解除信号RST_Aは、リセット解除信号生成部192(図10参照)に与えられる。
前述したように、リセット解除信号生成部192には、既にオン状態に変化した制御部B用の1次リセット解除信号RST_Bが入力されている。従って、制御部A用の1次リセット解除信号RST_Aがオン状態に変化するのに同期して、制御部A用の2次リセット解除信号RST_A1(J参照)と制御部B用の2次リセット解除信号RST_B1(K参照)がオン状態に変化する。
従って、制御部Aの通信部A(153)と制御部Bの通信部B(154)は、共に正常に動作を開始する。
この後、通信部A(153)と通信部B(154)は、初期化処理が実行可能な状態になり、リンクパルスの出力を開始する。
結果的に、通信部A(153)と通信部B(154)の間でリンクが確立し、制御部Aと制御部Bの通信が可能になる。
図13は、実施例1-2に係るハードウェア構成の一例を示す図である。
図13には図9との対応部分に対応する符号を付して示している。
実施例1-2に係るハードウェア構成の場合、タイミング管理部181(クロックイネーブル生成部191、リセット解除信号生成部192)が制御部Bに内蔵される。
実施例1-2に係るハードウェア構成では、実施例1-1(図10参照)の場合とは異なり、クロック信号CLK_A、CLK_Bだけを個別に制御する。
すなわち、制御部Aと制御部Bは、共通の2次リセット解除信号RST_Cでリセットする。
なお、この実施例では、共通の2次リセット解除信号RST_Cの生成に共通のクロックイネーブル信号ENB_Cを使用する。従って、図13に示すハードウェア構成は、構成例3(図7参照)の一例である。
例えばクロックイネーブル信号ENB_Aとクロックイネーブル信号ENB_Bがオン状態に変化するタイミングを揃えることで、共通のクロックイネーブル信号ENB_Cと同じ動作が実現される。
(A)は電源VAの波形、(B)は原始クロックCLKの波形、(C)は制御部A用の1次リセット解除信号RST_Aの波形、(D)は電源VBの波形、(E)は制御部B用の1次リセット解除信号RST_Bの波形、(F)は共通のクロックイネーブル信号ENB_Cの波形、(G)は制御部Aに供給されるクロック信号CLK_Aの波形、(H)は共通のクロックイネーブル信号ENB_Cの波形、(I)は制御部Bに供給されるクロック信号CLK_Bの波形、(J)は共通の2次リセット解除信号RST_Cの波形、(K)は共通の2次リセット解除信号RST_Cの波形である。
すなわち、共通のクロックイネーブル信号ENB_Cの波形を(F)と(H)の2箇所に記載している。
また、図14では、構成例2のように2次リセット解除信号を個別に制御する場合も想定して、共通の2次リセット解除信号RST_Cの波形を、制御部A用の2次リセット解除信号RST_A1と制御部B用の2次リセット解除信号RST_B1に割り当てる例を記載している。
すなわち、共通の2次リセット解除信号RST_Cの波形を(J)と(K)の2箇所に記載している。
この変化は、常時電源で動作している制御部Bのクロックイネーブル生成部191(図13参照)によって検出される。
ただし、共通のクロックイネーブル信号ENB_Cがオン状態に変化するのは電源VAと電源VBの両方がオン状態であることである。
従って、電源VAだけがオン状態に変化しても、共通のクロックイネーブル信号ENB_Cはオフ状態のままである。
一方で、クロック生成部184は、制御部Aの電源VAで動作する。このため、電源VAがオン状態になると、原始クロックCLK(B参照)の生成が開始される。ただし、この原始クロックは外部に出力されない。
リセット解除部A(182)は、電源VAの供給(オン状態)を検出してから予め定めた時間だけ遅れて1次リセット解除信号RST_A(C参照)をオン状態に変化させる。
オン状態に変化した制御部A用の1次リセット解除信号RST_Aは、常時電源で動作しているリセット解除信号生成部192に与えられる。
ただし、共通の2次リセット解除信号RST_C(J、K参照)がオン状態に変化するのは、制御部A用の1次リセット解除信号RST_Aと制御部B用の1次リセット解除信号RST_Bの両方がオン状態にあることである。
従って、電源VAだけがオン状態に変化しても、共通の2次リセット解除信号RST_Cはオフ状態のままである。
この変化は、常時電源で動作している制御部B内のクロックイネーブル生成部191(図13参照)によって検出される。
前述したように、クロックイネーブル生成部191では、既に電源VAのオン状態を検出している。
従って、クロックイネーブル生成部191は、この電源VBのオン状態への変化を検出したタイミングで、共通のクロックイネーブル信号ENB_C(F、H参照)をオン状態に変化させる。
このため、制御部Aに対するクロック信号CLK_Aの供給は、電源VAの供給よりも後になる。
同様に、制御部Bに対するクロック信号CLK_Bの供給は、電源VBの供給よりも後になる。
制御部B用の1次リセット解除信号RST_Bがオン状態に変化した時点で、制御部A用の1次リセット解除信号RST_Aはオン状態に変化している。
従って、リセット解除信号生成部192(図13参照)は、制御部B用の1次リセット解除信号RST_Bがオン状態に変化した時点から共通の2次リセット解除信号RST_C(J、K参照)をオン状態に変化させる。
このため、制御部Aの通信部A(153)に対する共通の2次リセット解除信号RST_Aの供給は、クロック信号CLK_Aの供給よりも後になる。
同様に、制御部Bの通信部B(154)に対する共通の2次リセット解除信号RST_Bの供給は、クロック信号CLK_Bの供給よりも後になる。
従って、制御部Aの通信部A(153)と制御部Bの通信部B(154)は、共に正常に動作を開始する。
この後、通信部A(153)と通信部B(154)は、初期化処理が実行可能な状態になり、リンクパルスの出力を開始する。
結果的に、通信部A(153)と通信部B(154)の間でリンクが確立し、制御部Aと制御部Bの間での通信が可能になる。
(A)は電源VAの波形、(B)は原始クロックCLKの波形、(C)は制御部A用の1次リセット解除信号RST_Aの波形、(D)は電源VBの波形、(E)は制御部B用の1次リセット解除信号RST_Bの波形、(F)は共通のクロックイネーブル信号ENB_Cの波形、(G)は制御部Aに供給されるクロック信号CLK_Aの波形、(H)は共通のクロックイネーブル信号ENB_Cの波形、(I)は制御部Bに供給されるクロック信号CLK_Bの波形、(J)は共通の2次リセット解除信号RST_Cの波形、(K)は共通の2次リセット解除信号RST_Cの波形である。
この変化は、常時電源で動作している制御部B内のクロックイネーブル生成部191(図13参照)によって検出される。
ただし、共通のクロックイネーブル信号ENB_C(F、H参照)がオン状態に変化するのは、電源VAと電源VBの両方がオン状態にあることである。
従って、電源VBだけがオン状態に変化しても、共通のクロックイネーブル信号ENB_Cはオフ状態のままである。
リセット解除部B(183)は、電源VBの供給(オン状態)を検出してから予め定めた時間だけ遅れて1次リセット解除信号RST_B(E参照)をオン状態に変化させる。
オン状態に変化した制御部B用の1次リセット解除信号RST_Bは、常時電源で動作しているリセット解除信号生成部192に与えられる。
ただし、共通の2次リセット解除信号RST_C(J、K参照)がオン状態に変化するのは、制御部A用の1次リセット解除信号RST_Aと制御部B用の1次リセット解除信号RST_Bの両方がオン状態にあることである。
従って、電源VAだけがオン状態に変化しても、共通の2次リセット解除信号RST_Cはオフ状態のままである。
クロック生成部184は、制御部Aの電源VAで動作する。このため、電源VAがオン状態になると、原始クロックCLK(B参照)の生成が開始される。
電源VAのオン状態への変化は、常時電源で動作している制御部Bのクロックイネーブル生成部191(図13参照)によって検出される。
電源VAがオン状態に変化した時点で、電源VBは既にオン状態である。
従って、電源VAがオン状態に変化すると、クロックイネーブル生成部191は、共通のクロックイネーブル信号ENB_C(F、H参照)をオン状態に変化させる。
前述したように、クロック生成部184は、原始クロックCLKの生成を開始している。
従って、クロックイネーブル信号ENB_Cがオン状態に変化すると、制御部A用のクロック信号CLK_A(G参照)の出力と制御部B用のクロック信号CLK_B(I参照)の出力が開始される。
このため、クロック信号CLK_Aの供給は電源VAの供給後になる。また、クロック信号CLK_Bの供給は電源VBの供給後になる。
リセット解除部A(182)は、電源VAの供給(オン状態)を検出してから予め定めた時間だけ遅れて1次リセット解除信号RST_A(C参照)をオン状態に変化させる。
この時点で、リセット解除信号生成部192(図13参照)に入力される制御部B用の1次リセット解除信号RST_B(E参照)は既にオン状態である。
よって、リセット解除信号生成部192は、制御部A用の1次リセット解除信号RST_Aがオン状態に変化した時点から共通の2次リセット解除信号RST_C(J、K参照)をオン様態に変化させる。
従って、制御部Aの通信部A(153)にオン状態の共通の2次リセット解除信号RST_Cが与えられるのは、クロック信号CLK_Aが与えられた後になる。
また、制御部Bの通信部B(154)にオン状態の共通の2次リセット解除信号RST_Cが与えられるのは、クロック信号CLK_Bが与えられた後になる。
この後、通信部A(153)と通信部B(154)は、初期化処理が実行可能な状態になり、リンクパルスの出力を開始する。
結果的に、通信部A(153)と通信部B(154)の間でリンクが確立し、制御部Aと制御部Bの通信が可能になる。
図16は、実施例2に係る制御系のハードウェア構成の一例を示す図である。
図16には、図3~図8に対応する部分に対応する符号を付して示している。
なお、図16では、リセット解除部A(182)を制御部Aに内蔵し、リセット解除部B(183)とクロック生成部184を制御部Bに内蔵している。
ただし、クロック生成部184が電源VBで動作する条件を満たす限り、タイミング管理部181、リセット解除部A(182)、リセット解除部B(183)、クロック生成部184の配置は任意である。
図17は、実施例2-1に係るハードウェア構成の一例を示す図である。
図17には図16との対応部分に対応する符号を付して示している。
実施例2-1に係るハードウェア構成の場合、タイミング管理部181(クロックイネーブル生成部191、リセット解除信号生成部192)が制御部Bに内蔵され、クロック信号CLK_A、CLK_Bと2次リセット解除信号RST_A1、RST_B1が個別に制御されている。
このハードウェア構成は、構成例2(図5参照)の一例である。
(A)は電源VAの波形、(B)は原始クロックCLKの波形、(C)は制御部A用の1次リセット解除信号RST_Aの波形、(D)は電源VBの波形、(E)は制御部B用の1次リセット解除信号RST_Bの波形、(F)は制御部A用のクロックイネーブル信号ENB_Aの波形、(G)は制御部Aに供給されるクロック信号CLK_Aの波形、(H)は制御部B用のクロックイネーブル信号ENB_Bの波形、(I)は制御部Bに供給されるクロック信号CLK_Bの波形、(J)は制御部Aに供給される2次リセット解除信号RST_A1の波形、(K)は制御部Bに供給される2次リセット解除信号RST_B1の波形である。
この変化は、常時電源で動作しているクロックイネーブル生成部191(図17参照)で検出される。
電源VAのオン状態への変化を検出したクロックイネーブル生成部191は、制御部A用のクロックイネーブル信号ENB_A(F参照)をオン状態に変化させる。
オン状態に変化したクロックイネーブル信号ENB_Aは、クロック生成部184に供給される。
ただし、クロック生成部184に供給される電源VB(D参照)はオフ状態であり、原始クロックCLK(B参照)の出力は開始していない。このため、制御部A用のクロックイネーブル信号ENB_Aがオン状態になっても制御部A用のクロック信号CLK_A(G参照)の出力は開始されない。
この変化を検出したリセット解除部A(182)は、変化を検出してから予め定めた時間後に、制御部A用の1次リセット解除信号RST_A(C参照)をオン状態に変化させる。この1次リセット解除信号RST_Aは、制御部Bのリセット解除信号生成部192に与えられるが、リセット解除信号生成部192はこの時点で動作していない。従って、1次リセット解除信号RST_Aがオン状態になっても、制御部A用の2次リセット解除信号RST_A1(J参照)は出力されない。
電源VBがオン状態に変化すると、制御部B内のクロック生成部184(図17参照)は、原始クロックCLK(B参照)の生成を開始する。
この時点で、制御部Aのクロックイネーブル信号ENB_A(F参照)は、既にオン状態である。従って、電源VBがオン状態に変化した時点から制御部A用のクロック信号CLK_A(G参照)の出力が開始される。
すなわち、制御部Aの通信部A(153)には、電源VAの供給後にクロック信号CLK_Aの供給が開始される。
電源VBのオン状態への変化を検出したクロックイネーブル生成部191は、クロック生成部184(図17参照)に与える制御部B用のクロックイネーブル信号ENB_B(H参照)をオン状態に変化させる。
この時点以降、クロック生成部184(図17参照)は、制御部B用のクロック信号CLK_B(I参照)の出力を開始する。
すなわち、制御部Bの通信部B(154)には、電源VBの供給後にクロック信号CLK_Bの供給が開始される。
リセット解除部B(183)は、変化を検出してから予め定めた時間後に、1次リセット解除信号RST_B(E参照)をオン状態に変化させる。
この1次リセット解除信号RST_Bは、常時電源で動作しているリセット解除信号生成部192(図17参照)に与えられる。
この時点で、リセット解除信号生成部192には、既にオン状態の1次リセット解除信号RST_A(C参照)が与えられている。
従って、制御部B内のリセット解除部B(183)からオン状態の1次リセット解除信号RST_Bが入力された時点から制御部A用の2次リセット解除信号RST_A1が出力される。
なお、リセット解除信号生成部192は、制御部B用の2次リセット解除信号RST_B1(K参照)として1次リセット解除信号RST_Bをそのまま出力する。
このように、制御部A内の通信部A(153)への2次リセット解除信号RST_A1の供給はクロック信号CLK_Aの供給よりも遅く、制御部B内の通信部B(154)への2次リセット解除信号RST_B1の供給はクロック信号CLK_Bの供給よりも遅くなる。
従って、制御部Aの通信部A(153)と制御部Bの通信部B(154)は共に正常に動作を開始する。
この後、通信部A(153)及び154は、初期化処理が実行可能な状態になり、リンクパルスの出力を開始する。
結果的に、通信部A(153)と通信部B(154)の間でリンクが確立し、制御部Aと制御部Bの間での通信が可能になる。
(A)は電源VAの波形、(B)は原始クロックCLKの波形、(C)は制御部A用の1次リセット解除信号RST_Aの波形、(D)は電源VBの波形、(E)は制御部B用の1次リセット解除信号RST_Bの波形、(F)は制御部A用のクロックイネーブル信号ENB_Aの波形、(G)は制御部Aに供給されるクロック信号CLK_Aの波形、(H)は制御部B用のクロックイネーブル信号ENB_Bの波形、(I)は制御部Bに供給されるクロック信号CLK_Bの波形、(J)は制御部Aに供給される2次リセット解除信号RST_A1の波形、(K)は制御部Bに供給される2次リセット解除信号RST_B1の波形である。
この変化は、常時電源で動作しているクロックイネーブル生成部191(図17参照)で検出される。
電源VBのオン状態への変化を検出したクロックイネーブル生成部191は、制御部B用のクロックイネーブル信号ENB_B(H参照)をオン状態に変化させる。
オン状態に変化したクロックイネーブル信号ENB_Bは、クロック生成部184に供給される。
クロック生成部184のクロック源は、電源VBがオン状態になった時点から原始クロックCLK(B参照)の生成を開始する。従って、オン状態のクロックイネーブル信号ENB_Bが与えられた時点から制御部B用のクロック信号CLK_B(I参照)の出力が開始される。
すなわち、制御部B用のクロック信号CLK_Bは電源VBより後に供給される。
リセット解除部B(183)は、変化を検出してから予め定めた時間後に、1次リセット解除信号RST_B(E参照)をオン状態に変化させる。
オン状態に変化した制御部B用の1次リセット解除信号RST_Bは、常時電源で動作しているリセット解除信号生成部192(図17参照)に与えられる。
図17は、リセット解除信号を個別に制御する場合である。従って、リセット解除信号生成部192は、入力した1次リセット解除信号RST_Bを2次リセット解除信号RST_B1(K参照)として通信部B(154)(図17参照)に出力する。
このように、2次リセット解除信号RST_B1の供給は、クロック信号CLK_Bの供給が開始された後に実行される。
従って、制御部Bの通信部B(154)は、正常に動作を開始する。この後、通信部B(154)は、初期化処理が実行可能な状態になり、リンクパルスの出力を開始する。
電源VAのオン状態への変化は、常時電源で動作しているクロックイネーブル生成部191(図17参照)によって検出される。
この変化を検出したクロックイネーブル生成部191は、制御部A用のクロックイネーブル信号ENB_A(F参照)をオン状態に変化させる。
この時点で、クロック生成部184は既に動作を開始している。従って、オン状態のクロックイネーブル信号ENB_Aが入力されたクロック生成部184は、制御部A用のクロック信号CLK_A(G参照)の出力を開始する。
このように、制御部Aの通信部A(153)へのクロック信号CLK_Aの供給は、電源VAの供給後に実行される。
リセット解除部A(182)は、変化の検出から予め定めた時間の経過後、制御部A用の1次リセット解除信号RST_A(C参照)をオン状態に変化させる。
この1次リセット解除信号RST_Aは、制御部B内のリセット解除信号生成部192に与えられる。
このように、制御部Aへの2次リセット解除信号RST_A1の供給はクロック信号CLK_Aの供給よりも遅くなる。
従って、制御部Aの通信部B(154)は、正常に動作を開始する。
この後、制御部Aの通信部A(153)は、初期化処理が実行可能な状態になり、リンクパルスの出力を開始する。
結果的に、通信部A(153)と通信部B(154)の間でリンクが確立し、制御部Aと制御部Bの間での通信が可能になる。
図20は、実施例2-2に係るハードウェア構成の一例を示す図である。
図20には図16との対応部分に対応する符号を付して示している。
実施例2-2に係るハードウェア構成の場合、タイミング管理部181(クロックイネーブル生成部191、リセット解除信号生成部192)が制御部Bに内蔵され、クロック信号CLK_A、CLK_Bが個別に制御されている。
なお、実施例2-2に係るハードウェア構成では、実施例2-1(図17参照)とは異なり、共通の2次リセット解除信号RST_Cを使用する。
このハードウェア構成は、構成例3(図7参照)の一例である。
例えばクロックイネーブル信号ENB_Aとクロックイネーブル信号ENB_Bがオン状態に変化するタイミングを揃えることで、共通のクロックイネーブル信号ENB_Cと同じ動作が実現される。
(A)は電源VAの波形、(B)は原始クロックCLKの波形、(C)は制御部A用の1次リセット解除信号RST_Aの波形、(D)は電源VBの波形、(E)は制御部B用の1次リセット解除信号RST_Bの波形、(F)は共通のクロックイネーブル信号ENB_Cの波形、(G)は制御部Aに供給されるクロック信号CLK_Aの波形、(H)は共通のクロックイネーブル信号ENB_Cの波形、(I)は制御部Bに供給されるクロック信号CLK_Bの波形、(J)は共通の2次リセット解除信号RST_Cの波形、(K)は共通の2次リセット解除信号RST_Cの波形である。
すなわち、共通のクロックイネーブル信号ENB_Cの波形を(F)と(H)の2箇所に記載している。
また、図21では、構成例2のように2次リセット解除信号を個別に制御する場合も想定して、共通の2次リセット解除信号RST_Cの波形を、制御部A用の2次リセット解除信号RST_A1と制御部B用の2次リセット解除信号RST_B1に割り当てる例を記載している。
すなわち、共通の2次リセット解除信号RST_Cの波形を(J)と(K)の2箇所に記載している。
この変化は、常時電源で動作している制御部Bのクロックイネーブル生成部191(図20参照)によって検出される。
ただし、共通のクロックイネーブル信号ENB_Cがオン状態に変化するのは電源VAと電源VBの両方がオン状態であるときである。
従って、電源VAだけがオン状態に変化しても、共通のクロックイネーブル信号ENB_Cはオフ状態のままである。
リセット解除部A(182)は、変化の検出から予め定めた時間の経過後、1次リセット解除信号RST_A(C参照)をオン状態に変化させる。
オン状態に変化した1次リセット解除信号RST_Aは、制御部Bのリセット解除信号生成部192(図20参照)に与えられる。
ただし、リセット解除信号生成部192が共通の2次リセット解除信号RST_Cをオン状態に変化させるのは、制御部A用の1次リセット解除信号RST_Aと制御部B用の1次リセット解除信号RST_Bの両方がオン状態にあることである。
従って、電源VAだけがオン状態になっても共通の2次リセット解除信号RST_C(J、K参照)はオフ状態のままである。
電源VBがオン状態に変化すると、クロック生成部184(図20)は、原始クロックCLK(B参照)の生成を開始する。
電源VBのオン状態への変化は、クロックイネーブル生成部191(図20参照)が検出する。
電源VBがオン状態に変化した時点で、電源VAは既にオン状態である。
従って、クロックイネーブル生成部191は、共通イネーブル信号ENB_C(F、H参照)をオン状態に変化させる。
このように、制御部Aの通信部A(153)には電源VAがオン状態になった後にクロック信号CLK_Aが供給される。
また、制御部Bの通信部B(154)には電源VBがオン状態になった後にクロック信号CLK_Bが供給される。
変化を検出したリセット解除部B(183)は、変化の検出から予め定めた時間の経過後に、制御部B用の1次リセット解除信号RST_B(E参照)をオン状態に変化させる。
制御部B用の1次リセット解除信号RST_Bのオン状態への変化は、常時電源で動作しているリセット解除信号生成部192によって検知される。
ここで、リセット解除信号生成部192は、制御部A用の1次リセット解除信号RST_Aと制御部B用の1次リセット解除信号RST_Bの論理積(負論理和)を共通の2次リセット解除信号RST_C(J、K参照)として出力する。
従って、制御部B用の1次リセット解除信号RST_Bがオン状態に変化した時点から、共通の2次リセット解除信号RST_Cがオン状態に変化する。
また、制御部Bの通信部B(154)にはクロック信号CLK_Bの供給が開始された後に共通の2次リセット解除信号RST_Cが供給される。
従って、制御部Aと制御部Bはともに正常に動作を開始する。この後、通信部A(153)及び154は、初期化処理が実行可能な状態になり、それぞれリンクパルスの出力を開始する。
結果的に、通信部A(153)と通信部B(154)の間でリンクが確立し、制御部Aと制御部Bの間での通信が可能になる。
(A)は電源VAの波形、(B)は原始クロックCLKの波形、(C)は制御部A用の1次リセット解除信号RST_Aの波形、(D)は電源VBの波形、(E)は制御部B用の1次リセット解除信号RST_Bの波形、(F)は共通のクロックイネーブル信号ENB_Cの波形、(G)は制御部Aに供給されるクロック信号CLK_Aの波形、(H)は共通のクロックイネーブル信号ENB_Cの波形、(I)は制御部Bに供給されるクロック信号CLK_Bの波形、(J)は共通の2次リセット解除信号RST_Cの波形、(K)は共通の2次リセット解除信号RST_Cの波形である。
電源VBがオン状態に変化すると、クロック生成部184(図20参照)は、原始クロックCLK(B参照)の生成を開始する。
電源VBのオン状態への変化は、常時電源で動作するクロックイネーブル生成部191によって検出される。
ただし、クロックイネーブル生成部191(図20参照)は、電源VAと電源VBの両方がオン状態であることを条件として共通イネーブル信号ENB_C(F、H参照)をオン状態に変化させる。
従って、この時点の共通イネーブル信号ENB_Cは、オフ状態のままである。すなわち、制御部A用のクロック信号CLK_A(G参照)と制御部B用のクロック信号CLK_B(I参照)は出力されない。
リセット解除部B(183)は、この変化の検出から予め定めた時間の経過後に、1次リセット解除信号RST_B(E参照)をオン状態に変化させる。
この1次リセット解除信号RST_Bは、リセット解除信号生成部192(図20参照)に与えられる。
この実施例におけるリセット解除信号生成部192は、制御部A用の1次リセット解除信号RST_A(C参照)と制御部B用の1次リセット解除信号RST_B(E参照)の論理積(負論理和)を共通の2次リセット解除信号RST_Cとして出力する。従って、電源VBだけがオン状態であっても、共通の2次リセット解除信号RST_Cはオフ状態のままである。
電源VAがオン状態に変化すると、クロックイネーブル生成部191が共通イネーブル信号ENB_C(F、H参照)をオン状態に変化させる。
この共通イネーブル信号ENB_Cは、電源VBと同期して動作を開始しているクロック生成部184(図20参照)に与えられる。
クロック生成部184は、制御部A用のクロック信号CLK_A(G参照)を制御部A内の通信部A(153)に与え、制御部B用のクロック信号CLK_B(I参照)を制御部B内の通信部B(154)に与える。
このように、制御部Aの通信部A(153)には電源VAがオン状態になった後にクロック信号CLK_Aが供給される。
また、制御部Bの通信部B(154)には電源VBがオン状態になった後にクロック信号CLK_Bが供給される。
リセット解除部A(182)は、この変化の検出から予め定めた時間後に、1次リセット解除信号RST_A(C参照)をオン状態に変化させる。
この1次リセット解除信号RST_Aは、常時電源で動作しているリセット解除信号生成部192に与えられる。
この時点で、リセット解除信号生成部192には、オン状態の1次リセット解除信号RST_B(E参照)が既に与えられている。
このため、リセット解除信号生成部192は、共通の2次リセット解除信号RST_C(J、K参照)をオン状態に変化させる。
また、制御部Bの通信部B(154)にはクロック信号CLK_Bの供給が開始された後に共通の2次リセット解除信号RST_Cが供給される。
従って、制御部Aの通信部A(153)と制御部Bの通信部B(154)は、ともに正常に動作を開始する。
この後、通信部A(153)及び154は、初期化処理が実行可能な状態になり、それぞれリンクパルスの出力を開始する。
結果的に、通信部A(153)と通信部B(154)の間でリンクが確立し、制御部Aと制御部Bの間での通信が可能になる。
図23は、実施例3に係る制御系のハードウェア構成の一例を示す図である。
図23には、図10との対応部分に対応する符号を付して示している。
すなわち、実施例3は、実施例1-1の応用例である。
実施例3が実施例1-1と異なる点は、制御部Aに通信デバイス200が接続される点と、通信デバイス200との通信に用いる通信部155が制御部Aに設けられる点である。通信デバイス200は、基板の一例である。
図23に示すように、通信部155には電源VAが供給されている。
また、通信部155には、クロック生成部184からクロック信号CLK_Cが与えられている。
また、通信部155には、通信部A(153)と同じく、2次リセット解除信号RST_A1が与えられている。
拡張ボードには、例えばCPUの処理能力を高めるアクセラレータ、画像処理を高速化する画像処理ボードが含まれる。アクセラレータには、例えばCPUアクセラレータ、グラフィックスアクセラレータ、3次元表示を高速化する3次元アクセラレータ、暗号通信を高速化するSSL(Secure Socket Layer)アクセラレータが含まれる。
実施例1-1の変形例であるので、クロック生成部184は電源VAで動作する。
ここで、電源VAが電源VBより早くオンした場合を考える。
電源VAがオン状態になると、通信部A(153)(図23参照)に供給されるクロック信号CLK_A(G参照)と通信部155(図23参照)に供給されるクロック信号CLK_C(不図示)の出力が開始される。
その後、制御部A内のリセット解除部A(182)(図23参照)は、1次リセット解除信号RST_A(C参照)をオン状態に切り替える。ここでの1次リセット解除信号RST_Aは、そのまま2次リセット解除信号RST_A1(J参照)として通信部A(153)及び155に与えられる。
すなわち、通信部A(153)及び155には、電源VAの供給が開始された後にクロック信号CLK_Aが供給され、このクロック信号CLK_Aの供給が開始された後に2次リセット解除信号RST_A1が供給される。
以後、制御部Aは、通信デバイス200と通信可能となり、通信デバイス200の機能を使用可能な状態になる。
一方で、電源VBはオフ状態であるので、制御部B用のクロックイネーブル信号ENB_B(H参照)はオン状態に変化せず、クロック生成部184から制御部B用のクロック信号CLK_B(I参照)が出力されることはない。
このような動作が可能であるのは、実施例1-1がクロック信号CLK_A(CLK_C)及びCLK_Bと2次リセット解除信号RST_A1及びRST_B1をそれぞれ個別に制御しているからである。
従って、実施例3は、外付けされた通信デバイス200の機能を用いることができる構成である。
ただし、外付けされた通信デバイス200との通信のために電力消費するので消費電力は、外付けされている通信デバイス200が存在しない場合に比して大きくなる。
ただし、視点を変えれば、実施例1-2に示す構成は、実施例1-1に比して電力消費が少なくなる。
以上、本発明の実施の形態について説明したが、本発明の技術的範囲は上述の実施の形態に記載の範囲に限定されない。上述の実施の形態に、種々の変更又は改良を加えたものも、本発明の技術的範囲に含まれることは、特許請求の範囲の記載から明らかである。
(A)は電源VAの波形、(B)は原始クロックCLKの波形、(C)は制御部A用の1次リセット解除信号RST_Aの波形、(D)は電源VBの波形、(E)は制御部B用の1次リセット解除信号RST_Bの波形、(F)は制御部A用のクロックイネーブル信号ENB_Aの波形、(G)は制御部Aに供給されるクロック信号CLK_Aの波形、(H)は制御部B用のクロックイネーブル信号ENB_Bの波形、(I)は制御部Bに供給されるクロック信号CLK_Bの波形、(J)は制御部Aと制御部Bに共通に供給される2次リセット解除信号RST_C波形である。
ここでは、図24に示す出力タイミングを、電源VAが電源VBより早くオンする場合を表しているので、図11との相違点の観点から説明する。
この場合、リセット解除信号生成部は、実施例1-2の場合(図14参照)のように、制御部Aの1次リセット解除信号RST_Aと制御部Bの1次リセット解除信号RST_Bの両方がオン状態に変化するまで、共通の2次リセット解除信号RST_Cの出力が遅延されることになる。
勿論、クロック信号CLK_A及びCLK_Bのいずれに対しても、共通の2次リセット解除信号RST_Cの出力が遅れることになるので、制御部Aの通信部A(153)も制御部Bの通信部B(154)も正常に動作する。
(A)は電源VAの波形、(B)は原始クロックCLKの波形、(C)は制御部A用の1次リセット解除信号RST_Aの波形、(D)は電源VBの波形、(E)は制御部B用の1次リセット解除信号RST_Bの波形、(F)は制御部A用のクロックイネーブル信号ENB_Aの波形、(G)は制御部Aに供給されるクロック信号CLK_Aの波形、(H)は制御部B用のクロックイネーブル信号ENB_Bの波形、(I)は制御部Bに供給されるクロック信号CLK_Bの波形、(J)は制御部Aと制御部Bに共通に供給される2次リセット解除信号RST_C波形である。
ここでは、図25に示す出力タイミングを、電源VAが電源VBより早くオンする場合を表しているので、図12との相違点の観点から説明する。
図25の出力タイミングは、基本的に図12の出力タイミングと同じになる。従って、制御部Aの通信部A(153)も制御部Bの通信部B(154)も正常に動作する。
図26は、動作モードの切り替え機能を説明する図である。
図26の場合、タイミング管理部181に動作モード切替部220が接続されており、動作モード切替部220がタイミング管理部181に対して動作モードを指示している。
ここでのタイミング管理部181は、実施例1-1(図10参照)のように、クロックイネーブル信号ENB_A及びENB_Bを個別に出力するクロックイネーブル生成部191(図10参照)と、2次リセット解除信号RST_A1及びRST_B1を個別に出力するリセット解除信号生成部192を有しているものとする。
また、2次リセット解除信号RST_A1及びRST_B1を個別モードで動作させる場合には、異なる出力タイミングでのオン状態への変化が許容される。一方、2次リセット解除信号RST_A1及びRST_B1を共通モードで動作させる場合には、オン状態への変化が共通になるように制御される。
図27では、物理的なスイッチによる切り替えの場合には、動作モードの切り替え用のレジスタを用意すればよい。図中のオプションクロック(CLK)とオプションリセット(RST)は、外付けされた通信デバイス200(図23参照)との通信に用いられる通信部155(図23)に与えられるクロック信号とリセット解除信号に対応する。また、標準クロック(CLK)と標準リセット(RST)は、いずれも通信部A(153)(図9参照)及び154(図9参照)に与えられるクロック信号とリセット解除信号である。
図27の場合、目的による切り替えの例として、電力優先と機能優先の例を示している。機能優先は、例えば通信デバイス200(図23参照)との通信が可能な個別モードに対応する。また、例えば電力優先は、通信デバイス200との通信ができない共通モードに対応する。
Claims (20)
- 第1の電源の供給を受けて動作し、デバイスに依存しない制御を実行する第1の制御部と、
第2の電源の供給を受けて動作し、前記第1の制御部からの命令に基づいてデバイスの制御を実行する第2の制御部と、
常時電源の供給を受けて動作し、前記第1の電源が供給されるまで、前記第1の制御部への第1のクロック信号の供給を制限し、前記第2の電源が供給されるまで、前記第2の制御部への第2のクロック信号の供給を制限するクロック管理部と、
常時電源の供給を受けて動作し、前記第1のクロック信号による動作が開始されるまで、前記第1の制御部への第1のリセット解除信号の供給を制限し、前記第2のクロック信号による動作が開始されるまで、前記第2の制御部への第2のリセット解除信号の供給を制限するリセット解除管理部と、
を有する情報処理装置であり、
前記第1のクロック信号及び前記第2のクロック信号の供給の制限を個別に制御するか又は共通に制御するかは切り替えが可能である、情報処理装置。 - 第1の電源の供給を受けて動作し、デバイスに依存しない制御を実行する第1の制御部と、
第2の電源の供給を受けて動作し、前記第1の制御部からの命令に基づいてデバイスの制御を実行する第2の制御部と、
常時電源の供給を受けて動作し、前記第1の電源が供給されるまで、前記第1の制御部への第1のクロック信号の供給を制限し、前記第2の電源が供給されるまで、前記第2の制御部への第2のクロック信号の供給を制限するクロック管理部と、
常時電源の供給を受けて動作し、前記第1のクロック信号による動作が開始されるまで、前記第1の制御部への第1のリセット解除信号の供給を制限し、前記第2のクロック信号による動作が開始されるまで、前記第2の制御部への第2のリセット解除信号の供給を制限するリセット解除管理部と、
を有する情報処理装置であり、
前記第1のリセット解除信号及び前記第2のリセット解除信号の供給の制限を個別に制御するか共通に制御するかは切り替えが可能である、情報処理装置。 - 前記第1のクロック信号と前記第2のクロック信号の供給は、1本のイネーブル信号線によって制御される、請求項1又は2に記載の情報処理装置。
- 前記第1のリセット解除信号と前記第2のリセット解除信号は、共通の信号線を通じて供給される、請求項3に記載の情報処理装置。
- 前記第1のクロック信号の供給は、第1のイネーブル信号線で制御され、前記第2のクロック信号の供給は、第2のイネーブル信号線によって制御される、請求項1又は2に記載の情報処理装置。
- 前記第1のクロック信号の供給と前記第2のクロック信号の供給は個別に制御され、
前記第1のリセット解除信号と前記第2のリセット解除信号は、共通の信号線を通じて供給される、請求項5に記載の情報処理装置。 - 前記第1のクロック信号の供給と前記第2のクロック信号の供給は個別のタイミングで制御され、
前記第1のリセット解除信号と前記第2のリセット解除信号は個別の信号線を通じて供給される、請求項5に記載の情報処理装置。 - 前記第1のクロック信号の供給と前記第2のクロック信号の供給は共通のタイミングで制御され、
前記第1のリセット解除信号と前記第2のリセット解除信号は共通の信号線を通じて供給される、請求項5に記載の情報処理装置。 - 前記クロック管理部と前記リセット解除管理部のうち少なくとも1つは、前記第1の制御部と前記第2の制御部の外部に設けられる、請求項1又は2に記載の情報処理装置。
- 前記クロック管理部と前記リセット解除管理部はモジュール化されている、請求項9に記載の情報処理装置。
- 前記第1の制御部に、前記第1の電源の供給を受けて動作する外付けの基板が接続されている場合、
前記クロック管理部は、前記第1の電源が供給されるまで、前記基板への前記第1のクロック信号の供給を制限し、
前記リセット解除管理部は、前記第1の制御部の動作が開始されるまで、前記基板への前記第1のリセット解除信号の供給を制限する、請求項1又は2に記載の情報処理装置。 - 前記クロック管理部は、前記第1の電源と前記第2の電源の両方の供給が開始されるまで、前記第1のクロック信号の供給と前記第2のクロック信号の供給を制限し、
前記リセット解除管理部は、前記第1の電源と前記第2の電源の両方の供給が開始されるまで、前記第1のリセット解除信号の供給と前記第2のリセット解除信号の供給を制限する、請求項1又は2に記載の情報処理装置。 - 前記制御の切り替えは、前記第1の制御部が直接又は間接に制御する対象に応じ又は目的に応じて切り替えられる、請求項1又は2に記載の情報処理装置。
- 前記制御の切り替えは、前記第1の制御部が制御する対象毎に又は目的に応じて切り替えられる、請求項1又は2に記載の情報処理装置。
- 第1の電源の供給を受けて動作し、デバイスに依存しない制御を実行する第1の制御部と、
第2の電源の供給を受けて動作し、前記第1の制御部からの命令に基づいてデバイスの制御を実行する第2の制御部と、
常時電源の供給を受けて動作し、前記第1の電源が供給されるまで、前記第1の制御部への第1のクロック信号の供給を制限し、当該第1のクロック信号による動作が開始されるまで、当該第1の制御部への第1のリセット解除信号の供給を制限する第1の管理部と、
常時電源の供給を受けて動作し、前記第2の電源が供給されるまで、前記第2の制御部への第2のクロック信号の供給を制限し、当該第2のクロック信号による動作が開始されるまで、当該第2の制御部への第2のリセット解除信号の供給を制限する第2の管理部と、
を有する情報処理装置であり、
前記第1のクロック信号及び前記第2のクロック信号の供給の制限を個別に制御するか又は共通に制御するかは切り替えが可能である、情報処理装置。 - 第1の電源の供給を受けて動作し、デバイスに依存しない制御を実行する第1の制御部と、
第2の電源の供給を受けて動作し、前記第1の制御部からの命令に基づいてデバイスの制御を実行する第2の制御部と、
常時電源の供給を受けて動作し、前記第1の電源が供給されるまで、前記第1の制御部への第1のクロック信号の供給を制限し、当該第1のクロック信号による動作が開始されるまで、当該第1の制御部への第1のリセット解除信号の供給を制限する第1の管理部と、
常時電源の供給を受けて動作し、前記第2の電源が供給されるまで、前記第2の制御部への第2のクロック信号の供給を制限し、当該第2のクロック信号による動作が開始されるまで、当該第2の制御部への第2のリセット解除信号の供給を制限する第2の管理部と、
を有する情報処理装置であり、
前記第1のリセット解除信号及び前記第2のリセット解除信号の供給の制限を個別に制御するか共通に制御するかは切り替えが可能である、情報処理装置。 - 第1の電源の供給を受けて動作する、デバイスに依存しない制御を実行する第1の制御部であり、第2の電源の供給を受けてデバイスを制御する第2の制御部に対して命令を与える当該第1の制御部と、
常時電源の供給を受けて動作し、前記第1の電源が供給されるまで、前記第1の制御部への第1のクロック信号の供給を制限し、前記第2の電源が供給されるまで、前記第2の制御部への第2のクロック信号の供給を制限するクロック管理部と、
常時電源の供給を受けて動作し、前記第1のクロック信号による動作が開始されるまで、前記第1の制御部への第1のリセット解除信号の供給を制限し、前記第2のクロック信号による動作が開始されるまで、前記第2の制御部への第2のリセット解除信号の供給を制限するリセット解除管理部と、
を有する回路装置であり、
前記第1のクロック信号及び前記第2のクロック信号の供給の制限を個別に制御するか又は共通に制御するかは切り替えが可能である、回路装置。 - 第1の電源の供給を受けて動作する、デバイスに依存しない制御を実行する第1の制御部であり、第2の電源の供給を受けてデバイスを制御する第2の制御部に対して命令を与える当該第1の制御部と、
常時電源の供給を受けて動作し、前記第1の電源が供給されるまで、前記第1の制御部への第1のクロック信号の供給を制限し、前記第2の電源が供給されるまで、前記第2の制御部への第2のクロック信号の供給を制限するクロック管理部と、
常時電源の供給を受けて動作し、前記第1のクロック信号による動作が開始されるまで、前記第1の制御部への第1のリセット解除信号の供給を制限し、前記第2のクロック信号による動作が開始されるまで、前記第2の制御部への第2のリセット解除信号の供給を制限するリセット解除管理部と、
を有する回路装置であり、
前記第1のリセット解除信号及び前記第2のリセット解除信号の供給の制限を個別に制御するか共通に制御するかは切り替えが可能である、回路装置。 - 第1の電源の供給を受けて動作する、デバイスに依存しない制御を実行する第1の制御部であり、第2の電源の供給を受けてデバイスを制御する第2の制御部に対して命令を与える当該第1の制御部と、
常時電源の供給を受けて動作し、前記第1の電源が供給されるまで、前記第1の制御部への第1のクロック信号の供給を制限し、当該第1のクロック信号による動作が開始されるまで、当該第1の制御部への第1のリセット解除信号の供給を制限する第1の管理部と、
常時電源の供給を受けて動作し、前記第2の電源が供給されるまで、前記第2の制御部への第2のクロック信号の供給を制限し、当該第2のクロック信号による動作が開始されるまで、当該第2の制御部への第2のリセット解除信号の供給を制限する第2の管理部と、
を有する回路装置であり、
前記第1のクロック信号及び前記第2のクロック信号の供給の制限を個別に制御するか又は共通に制御するかは切り替えが可能である、回路装置。 - 第1の電源の供給を受けて動作する、デバイスに依存しない制御を実行する第1の制御部であり、第2の電源の供給を受けてデバイスを制御する第2の制御部に対して命令を与える当該第1の制御部と、
常時電源の供給を受けて動作し、前記第1の電源が供給されるまで、前記第1の制御部への第1のクロック信号の供給を制限し、当該第1のクロック信号による動作が開始されるまで、当該第1の制御部への第1のリセット解除信号の供給を制限する第1の管理部と、
常時電源の供給を受けて動作し、前記第2の電源が供給されるまで、前記第2の制御部への第2のクロック信号の供給を制限し、当該第2のクロック信号による動作が開始されるまで、当該第2の制御部への第2のリセット解除信号の供給を制限する第2の管理部と、
を有する回路装置であり、
前記第1のリセット解除信号及び前記第2のリセット解除信号の供給の制限を個別に制御するか共通に制御するかは切り替えが可能である、回路装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018051729A JP7087509B2 (ja) | 2018-03-19 | 2018-03-19 | 情報処理装置及び回路装置 |
US16/297,729 US11327522B2 (en) | 2018-03-19 | 2019-03-11 | Information processing apparatus and circuit device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018051729A JP7087509B2 (ja) | 2018-03-19 | 2018-03-19 | 情報処理装置及び回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019164553A JP2019164553A (ja) | 2019-09-26 |
JP7087509B2 true JP7087509B2 (ja) | 2022-06-21 |
Family
ID=67905638
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018051729A Active JP7087509B2 (ja) | 2018-03-19 | 2018-03-19 | 情報処理装置及び回路装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11327522B2 (ja) |
JP (1) | JP7087509B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012137946A (ja) | 2010-12-27 | 2012-07-19 | Renesas Electronics Corp | 半導体装置 |
JP2013254376A (ja) | 2012-06-07 | 2013-12-19 | Canon Inc | 半導体集積回路、情報処理装置 |
JP2014071485A (ja) | 2012-09-27 | 2014-04-21 | Canon Inc | 記録装置 |
JP2015140003A (ja) | 2014-01-30 | 2015-08-03 | 京セラドキュメントソリューションズ株式会社 | 画像形成装置 |
JP2016167203A (ja) | 2015-03-10 | 2016-09-15 | キヤノン株式会社 | 情報処理装置、情報処理装置の制御方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4231116B2 (ja) | 1998-03-30 | 2009-02-25 | 株式会社東芝 | 画像形成装置 |
JP2007233718A (ja) * | 2006-03-01 | 2007-09-13 | Canon Inc | 制御装置及び半導体集積回路 |
JP5581906B2 (ja) | 2010-09-01 | 2014-09-03 | 株式会社リコー | 画像処理装置、画像処理装置の制御方法、画像処理装置の制御プログラム及び記録媒体 |
JP5807332B2 (ja) * | 2011-01-14 | 2015-11-10 | 富士ゼロックス株式会社 | 画像形成装置およびプログラム |
US9118458B1 (en) * | 2014-04-24 | 2015-08-25 | Telefonaktiebolaget L M Ericsson (Publ) | Clock phase alignment |
US9939863B2 (en) * | 2014-10-17 | 2018-04-10 | Toshiba Memory Corporation | Power control system and storage system |
JP2016181054A (ja) | 2015-03-23 | 2016-10-13 | 富士ゼロックス株式会社 | データ処理装置 |
US10234505B1 (en) * | 2017-02-27 | 2019-03-19 | Xilinx, Inc. | Clock generation for integrated circuit testing |
-
2018
- 2018-03-19 JP JP2018051729A patent/JP7087509B2/ja active Active
-
2019
- 2019-03-11 US US16/297,729 patent/US11327522B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012137946A (ja) | 2010-12-27 | 2012-07-19 | Renesas Electronics Corp | 半導体装置 |
JP2013254376A (ja) | 2012-06-07 | 2013-12-19 | Canon Inc | 半導体集積回路、情報処理装置 |
JP2014071485A (ja) | 2012-09-27 | 2014-04-21 | Canon Inc | 記録装置 |
JP2015140003A (ja) | 2014-01-30 | 2015-08-03 | 京セラドキュメントソリューションズ株式会社 | 画像形成装置 |
JP2016167203A (ja) | 2015-03-10 | 2016-09-15 | キヤノン株式会社 | 情報処理装置、情報処理装置の制御方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2019164553A (ja) | 2019-09-26 |
US11327522B2 (en) | 2022-05-10 |
US20190286185A1 (en) | 2019-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5410659B2 (ja) | 画像形成装置、画像形成方法及び画像形成システム | |
JP6429549B2 (ja) | 半導体集積回路、半導体集積回路を備えた装置、半導体集積回路におけるクロックの制御方法、並びにプログラム。 | |
JP5355369B2 (ja) | データ処理装置、データ処理システム及びデータ処理装置での表示を制御する表示制御方法 | |
US20090083559A1 (en) | Electronic device and method of controlling power thereof | |
US20090066676A1 (en) | Data line driving circuit, electro-optical apparatus, and electronic apparatus | |
JP7087509B2 (ja) | 情報処理装置及び回路装置 | |
JP5718305B2 (ja) | 画像形成装置 | |
JP2000147842A (ja) | 両面印刷装置 | |
CN104052902A (zh) | 存储器控制装置以及图像形成装置 | |
US9395942B2 (en) | Printing apparatus, method of controlling the same, and storage medium | |
JP2006277619A (ja) | メモリ制御システム及び画像形成装置 | |
JP5361248B2 (ja) | 画像形成装置、画像形成方法、記憶媒体及びプログラム | |
US20040105688A1 (en) | Image forming apparatus, image forming system, and image forming operation control method | |
JP6724535B2 (ja) | 画像データ送信装置、伝送方法及び画像処理システム | |
JPH06195179A (ja) | 印字装置 | |
JP5471472B2 (ja) | 画像形成装置 | |
JP5821406B2 (ja) | 画像処理装置、省電力制御方法及び省電力制御プログラム | |
US7343511B2 (en) | Method and apparatus for data transfer, image forming apparatus, and computer product | |
JP6199225B2 (ja) | 画像形成装置 | |
JP2783949B2 (ja) | Ledプリンタ | |
JP2004082626A (ja) | カラー印刷装置及びその制御方法 | |
JP2007283735A (ja) | プリンタ制御装置 | |
JP2017074735A (ja) | Led駆動回路、画像形成装置 | |
JP2020127161A (ja) | 情報処理装置 | |
JP2007226737A (ja) | シリアル通信装置、紙搬送装置および画像形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220404 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220510 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220523 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7087509 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |