JP7079579B2 - Image display device, signal processing method and signal processing program - Google Patents
Image display device, signal processing method and signal processing program Download PDFInfo
- Publication number
- JP7079579B2 JP7079579B2 JP2017159565A JP2017159565A JP7079579B2 JP 7079579 B2 JP7079579 B2 JP 7079579B2 JP 2017159565 A JP2017159565 A JP 2017159565A JP 2017159565 A JP2017159565 A JP 2017159565A JP 7079579 B2 JP7079579 B2 JP 7079579B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel value
- random
- value
- video signal
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of El Displays (AREA)
Description
本発明は、画像を表示する画像表示装置、信号処理方法及び信号処理プログラムに関する。 The present invention relates to an image display device for displaying an image, a signal processing method, and a signal processing program.
近年、高解像度ディスプレイの開発が盛んに行われており、非常に繊細な映像表示が可能となっている。ところが、既存のディスプレイの駆動手法では、動画像において動きぼやけ等の画質妨害が発生するという動画質の課題がある。そこで、黒挿入又は発光時間の制御(例えば、特許文献1及び2参照)等、様々な動画質向上手法が提案されている。
In recent years, high-resolution displays have been actively developed, and very delicate image display is possible. However, the existing display driving method has a problem of moving image quality that image quality interference such as motion blurring occurs in a moving image. Therefore, various moving image quality improving methods such as black insertion or control of light emission time (see, for example,
動画質の根本的な解決のためには、ディスプレイのフレームレートの向上が必須である。しかしながら、既存のディスプレイの駆動手法は、高フレームレート化に必ずしも適していなかった。
ディスプレイにおいて階調を表示するための駆動手法には、主に、階調値に応じて発光素子にかかる電圧又は電流を調整するアナログ変調の方式と、階調値に応じてパルスの幅又は発光回数を調整するデジタル変調の方式が存在する。
Improving the frame rate of the display is essential for a fundamental solution to video quality. However, the existing display driving method is not always suitable for increasing the frame rate.
The drive method for displaying the gradation on the display is mainly an analog modulation method that adjusts the voltage or current applied to the light emitting element according to the gradation value, and the pulse width or light emission according to the gradation value. There is a digital modulation method that adjusts the number of times.
市販されている液晶テレビ及び有機ELテレビでは、アナログ変調の方式が広く使用されている。しかし、低輝度を表現するためには、低電圧での制御が必要になるため、駆動速度の向上におけるボトルネックとなっていた。
一方、デジタル変調の方式には、DLP(登録商標)プロジェクタ及びプラズマディスプレイで用いられている時分割駆動方式があり、この方式は、一定の電圧で駆動できるため高速な駆動が可能となるが、階調表現を行うために多くのサブフィールドを必要とする。また、サブフィールド駆動には、色割れによる画質劣化の問題がある。これを防ぐには、さらに多くのサブフィールドを必要とするため、高フレームレート化は難しかった。
In commercially available liquid crystal televisions and organic EL televisions, an analog modulation method is widely used. However, in order to express low brightness, it is necessary to control at a low voltage, which has been a bottleneck in improving the driving speed.
On the other hand, as a digital modulation method, there is a time division drive method used in DLP (registered trademark) projectors and plasma displays, and this method can be driven at a constant voltage, so that high-speed drive is possible. Many subfields are required to express gradation. Further, the subfield drive has a problem of image quality deterioration due to color cracking. To prevent this, it was difficult to increase the frame rate because more subfields were required.
本発明は、デジタル駆動の安定性及び高速性を保ちつつ、高フレームレートの映像を表示できる画像表示装置、信号処理方法及び信号処理プログラムを提供することを目的とする。 An object of the present invention is to provide an image display device, a signal processing method, and a signal processing program capable of displaying a high frame rate image while maintaining the stability and high speed of digital driving.
本発明に係る画像表示装置は、映像信号をガンマ補正し、補正後の映像信号のレベルと表示輝度との関係を線形に変換するガンマ変換部と、1から前記補正後の映像信号の画素値の取り得る最大値までのランダム値を出力するランダム信号発生部と、前記画素値が前記ランダム値以上の場合に前記画素値を1に、前記ランダム値未満の場合に前記画素値を0に変換するディザ処理部と、を備える。 The image display device according to the present invention has a gamma conversion unit that gamma-corrects a video signal and linearly converts the relationship between the corrected video signal level and display brightness, and a pixel value of the corrected video signal from 1. A random signal generator that outputs a random value up to the maximum possible value, and converts the pixel value to 1 when the pixel value is equal to or greater than the random value, and converts the pixel value to 0 when the pixel value is less than the random value. It is equipped with a dither processing unit.
前記画像表示装置は、複数の表示パネルがタイル状に並べられた表示部と、前記複数の表示パネルに対応して、映像フレームを分割した複数の画像データを生成する映像分割部と、を備えてもよい。 The image display device includes a display unit in which a plurality of display panels are arranged in a tile shape, and a video division unit that generates a plurality of image data by dividing a video frame corresponding to the plurality of display panels. You may.
本発明に係る信号処理方法は、映像信号をガンマ補正し、補正後の映像信号のレベルと表示輝度との関係を線形に変換するガンマ変換ステップと、1から前記補正後の映像信号の画素値の取り得る最大値までのランダム値を出力するランダム信号発生ステップと、前記画素値が前記ランダム値以上の場合に前記画素値を1に、前記ランダム値未満の場合に前記画素値を0に変換するディザ処理ステップと、をコンピュータが実行する。 The signal processing method according to the present invention includes a gamma conversion step of gamma-correcting a video signal and linearly converting the relationship between the corrected video signal level and display brightness, and the pixel value of the corrected video signal from 1. A random signal generation step that outputs a random value up to the maximum possible value, and converts the pixel value to 1 when the pixel value is equal to or greater than the random value, and converts the pixel value to 0 when the pixel value is less than the random value. The computer performs the dithering steps to be performed.
本発明に係る信号処理プログラムは、映像信号をガンマ補正し、補正後の映像信号のレベルと表示輝度との関係を線形に変換するガンマ変換ステップと、1から前記補正後の映像信号の画素値の取り得る最大値までのランダム値を出力するランダム信号発生ステップと、前記画素値が前記ランダム値以上の場合に前記画素値を1に、前記ランダム値未満の場合に前記画素値を0に変換するディザ処理ステップと、をコンピュータに実行させるためのものである。 The signal processing program according to the present invention has a gamma conversion step of gamma-correcting a video signal and linearly converting the relationship between the corrected video signal level and display brightness, and the pixel value of the corrected video signal from 1. A random signal generation step that outputs a random value up to the maximum possible value, and converts the pixel value to 1 when the pixel value is equal to or greater than the random value, and converts the pixel value to 0 when the pixel value is less than the random value. It is for letting the computer execute the dither processing step to be performed.
本発明によれば、画像表示装置は、デジタル駆動の安定性及び高速性を保ちつつ、高フレームレートの映像を表示できる。 According to the present invention, the image display device can display a high frame rate image while maintaining the stability and high speed of digital driving.
以下、本発明の実施形態の一例について説明する。
図1は、本実施形態に係る画像表示装置1の機能構成を示すブロック図である。
画像表示装置1は、映像入力部11と、信号処理部13と、行駆動ドライバ部14と、列駆動ドライバ部15と、表示パネル16とを備える。
Hereinafter, an example of the embodiment of the present invention will be described.
FIG. 1 is a block diagram showing a functional configuration of the
The
映像入力部11は、映像信号が入力されると、この映像信号に含まれるフレームの画像データを入力バッファに一時的に格納し、処理タイミングに合わせて順次、後段の信号処理部13へ提供する。
When the video signal is input, the
信号処理部13は、映像入力部11から画像データを受け付け、データの書き込み及び発光のタイミングを制御するデータを生成して、行駆動ドライバ部14及び列駆動ドライバ部15へ送信する。
The
行駆動ドライバ部14には、水平方向に配される複数の選択信号線が接続される。行駆動ドライバ部14は、複数の選択信号線のそれぞれに選択信号を供給する。また、行駆動ドライバ部14には、水平方向に沿う、複数の発光時間制御信号線が接続される。各発光時間制御信号線には、この発光時間制御信号線が配された水平方向に沿う領域に存在する発光時間制御用トランジスタが複数接続される。
A plurality of selection signal lines arranged in the horizontal direction are connected to the row
列駆動ドライバ部15には、垂直方向に配される複数のデータ信号線が接続される。列駆動ドライバ部15は、複数のデータ信号線のそれぞれに各画素の画像データ信号を供給する。 A plurality of data signal lines arranged in the vertical direction are connected to the column drive driver unit 15. The column drive driver unit 15 supplies the image data signal of each pixel to each of the plurality of data signal lines.
表示パネル16は、ホールド型の画像表示モジュールである。より具体的な一例としては、表示パネル16は、アクティブマトリクス型の有機EL表示モジュールである。
The
ここで、例えば、映像入力部11にフレームレート1200Hzの映像が入力されたとする。信号処理部13は、バッファリングされた画像データを、ランダムディザにより1bit化する。1bit化されたデータは列駆動ドライバ部15へ送られ、行駆動ドライバ部14の書込み信号のタイミングに合わせ、各画素回路へON又はOFFの値が書き込まれる。画像表示装置1は、この動作を全ての水平ラインについて行うことで、1フレームの映像を表示できる。さらに、画像表示装置1は、1フレームの映像表示の動作を1秒間に1200回以上行うことで1200Hzの表示が可能となり、同時に視覚の積分効果により階調を表現することができる。
Here, for example, it is assumed that a video having a frame rate of 1200 Hz is input to the
図2は、本実施形態に係る信号処理部13の機能構成を示すブロック図である。
信号処理部13は、ガンマ変換部131と、ランダム信号発生部132と、ディザ処理部133と、映像バッファ部134とを備える。
FIG. 2 is a block diagram showing a functional configuration of the
The
ガンマ変換部131は、画像データをガンマ補正し、補正後の画像データのレベル(画素値)と表示輝度との関係を線形に変換する。
デジタル駆動により、表示パネル16のガンマ特性は線形となる。通常、撮像された映像における信号レベルと表示輝度との間の伝達関数は非線形となるため、ガンマ変換部131では、逆ガンマ変換を行うことにより、信号レベルと表示輝度との関係を線形となるように変換する。
The
Due to the digital drive, the gamma characteristic of the
ランダム信号発生部132は、1から補正後の映像信号の画素値の取り得る最大値までのランダム値を出力し、ディザ処理部133に提供する。
例えば、入力映像信号の画素値が10bitであるとすると、ランダム信号発生部132は、1~1023(210-1)の間の値を持つランダム値xを出力する。
The random
For example, assuming that the pixel value of the input video signal is 10 bits, the random
ディザ処理部133は、映像信号の画素値aがランダム値x以上の場合に画素値aを1に、ランダム値x未満の場合に画素値aを0に変換し、画素値を1bit化する。
The
映像バッファ部134は、ディザ処理部133により1bit化された画像データを一時的に記憶し、フレームレートに合わせて適時、列駆動ドライバ部15に提供する。
The
図3は、本実施形態に係る表示パネル16の各画素を構成する回路の一例を示す図である。
ここでは、有機ELパネルの画素構造を例示している。
FIG. 3 is a diagram showing an example of a circuit constituting each pixel of the
Here, the pixel structure of the organic EL panel is illustrated.
選択信号に応じてゲート電圧Vgaが印加されると同時に、画像データレベルに応じたデータ電圧Vdaが印加されると、ゲートトランジスタTr1を介してキャパシタC1に一定の電荷が蓄積される。
さらに、発光時間制御信号に応じて駆動電圧Vddが印加されることにより、駆動トランジスタTr2を介して有機EL素子Delに電流が流れ発光する。
When the gate voltage Vga is applied according to the selection signal and at the same time the data voltage Vda corresponding to the image data level is applied, a constant charge is accumulated in the capacitor C1 via the gate transistor Tr1.
Further, when the drive voltage Vdd is applied according to the light emission time control signal, a current flows through the drive transistor Tr2 to the organic EL element Del to emit light.
図4は、本実施形態に係る表示パネル16における各駆動信号の電圧波形を例示する図である。
FIG. 4 is a diagram illustrating a voltage waveform of each drive signal in the
行駆動ドライバ部14は、ゲート制御のための選択信号に基づき、各水平ラインにゲート電圧Vgaを印加する。1水平ラインの走査時間は、1200Hzの場合0.8μsec程度以下の時間であり、行駆動ドライバ部14は、1ラインずつ順次にゲート電圧Vgaを印加する。また、駆動電圧Vddを印加し続け画素に駆動電流を供給することで、1フレームの期間発光が持続する。
The row
列駆動ドライバ部15は、送られてきた1bitの映像データに基づき、各水平ラインの書込み信号に合わせて一定のデータ電圧Vdaで各画素にデータを書き込む。1200Hzで1080本の水平ラインを駆動する場合、1水平ラインの駆動時間は約0.8μsec程度以下となるが、デジタル駆動により、データ電圧はOn/Offの2つの状態のみであり、適度な電圧で書込むことが可能であるため、高速に書き込むことが可能となる。書込みされた画素では、Tr2のソース-ドレイン間に一定の電流が流れて有機EL素子Delが発光する。 The column drive driver unit 15 writes data to each pixel at a constant data voltage Vda according to the write signal of each horizontal line based on the transmitted 1-bit video data. When driving 1080 horizontal lines at 1200 Hz, the drive time of one horizontal line is about 0.8 μsec or less, but due to digital drive, the data voltage is only in two states of On / Off, which is an appropriate voltage. Since it is possible to write with, it is possible to write at high speed. In the written pixel, a constant current flows between the source and drain of Tr2, and the organic EL element Del emits light.
図5は、本実施形態に係るディザ処理部133により1bit化した画像を例示する図である。
なお、この図は、1bit化したカラー画像をグレースケールで示している。
ランダムディザにより画素値が1bit化された映像は、1フレームのみでは図のように、ある程度映像を認識できるもののノイズ感が非常に高く、自然な映像とはならない。
FIG. 5 is a diagram illustrating an image converted into 1 bit by the
In this figure, a 1-bit color image is shown in gray scale.
An image in which the pixel value is converted to 1 bit by random dither can recognize the image to some extent with only one frame, but the noise feeling is very high, and the image does not become a natural image.
本実施形態の画像表示装置1は、このような1bit化された映像を用いて、視覚の積分効果により映像の階調を表現する。デジタル駆動による高フレームレート化により、積分されるフレーム数が増大するため、画像表示装置1は、より自然な映像を表現できる。
The
図6は、本実施形態に係る視覚の積分効果をシミュレーションした画像を示す第1の図である。
この例は、ランダムディザによる画素値が1bitの映像フレームを20枚平滑化した画像を示している。視覚の積分効果は、1/60sec程度ということが知られているため、1200Hzのフレームレートでは、20枚のフレームを平滑化したものと同様になる。
なお、この図は、カラー画像をグレースケールで示している。
FIG. 6 is a first diagram showing an image simulating the visual integral effect according to the present embodiment.
This example shows an image obtained by smoothing 20 video frames having a pixel value of 1 bit by random dither. Since it is known that the visual integration effect is about 1/60 sec, at a frame rate of 1200 Hz, it is the same as that of smoothing 20 frames.
In this figure, the color image is shown in gray scale.
図7は、本実施形態に係る視覚の積分効果をシミュレーションした画像を示す第2の図である。
この例は、フレームレートが12000Hzの場合の視覚積分効果を考慮して、1/60secに相当する200フレームを平滑化した画像を示している。
なお、この図は、カラー画像をグレースケールで示している。
FIG. 7 is a second diagram showing an image simulating the visual integral effect according to the present embodiment.
This example shows an image in which 200 frames corresponding to 1/60 sec are smoothed in consideration of the visual integration effect when the frame rate is 12000 Hz.
In this figure, the color image is shown in gray scale.
本実施形態によれば、画像表示装置1は、デジタル駆動を用いることで、一定の電圧での制御により駆動を高速化すると同時に、映像表示に用いるビット深度を1bitにまで削減することで、高フレームレートを実現した。さらに、画像表示装置1は、ランダムディザを用いて各画素を2値化し、1000Hz以上の高フレームレートにしたため、視覚の積分効果によりノイズは平滑化され、通常の自然な映像を表示できた。この結果、画像表示装置1は、各映像フレームに割り当てるビット数を1サブピクセルあたり1bitとしても、階調性のある映像を表示できる。
According to the present embodiment, the
以上、本発明の実施形態について説明したが、本発明は前述した実施形態に限るものではない。また、本実施形態に記載された効果は、本発明から生じる最も好適な効果を列挙したに過ぎず、本発明による効果は、本実施形態に記載されたものに限定されるものではない。 Although the embodiments of the present invention have been described above, the present invention is not limited to the above-described embodiments. Moreover, the effects described in the present embodiment are merely a list of the most preferable effects resulting from the present invention, and the effects according to the present invention are not limited to those described in the present embodiment.
本実施形態では、表示パネル16が1枚でディスプレイ(表示部)が構成される場合を説明したが、これには限られない。
画像表示装置1の表示部は、複数の表示パネル16がタイル状に並べられたマルチディスプレイであってもよい。
In the present embodiment, the case where the display (display unit) is configured by one
The display unit of the
図8は、第1変形例に係るマルチディスプレイを有する画像表示装置1における信号処理部13の機能構成を示すブロック図である。
信号処理部13は、複数の表示パネル16に対応して、映像フレームを分割した複数の画像データを生成する映像分割部135をさらに備える。
FIG. 8 is a block diagram showing a functional configuration of the
The
映像分割部135は、複数の表示パネルに対応して、映像フレームを分割した複数の画像データを生成し、映像バッファ部134を介して各表示パネル16に対応する列駆動ドライバ部15へ提供する。
複数の表示パネル16には、映像フレームを分割した一部の画像データがそれぞれ入力され、この結果、マルチディスプレイ全体として1枚の映像フレームが表示される。
The
A part of the image data obtained by dividing the video frame is input to the plurality of
画像表示装置1は、複数の表示パネル16を並列に駆動(分割駆動)することで、映像フレームの描画を高速化でき、フレームレートを向上できる。
図7では、12000Hzにおけるシミュレーション例を示したが、従来の1枚のディスプレイで1080本の水平ラインを12000Hzで駆動する場合、1水平ラインの駆動時間は約80nsec程度となる。このように駆動時間が短くなる場合、マルチディスプレイによる分割駆動を適用すれば、現状のトランジスタの性能でも10000Hz以上の高フレームレート化を実現することが可能である。
なお、分割駆動は、マルチディスプレイには限られず、例えば基板に貫通電極を形成して裏面から配線することにより、1枚のディスプレイでも実現できる。この場合、分割駆動する個々の領域(表示エリア)がマルチディスプレイの各表示パネル16に対応する。
By driving a plurality of
FIG. 7 shows an example of simulation at 12000 Hz, but when 1080 horizontal lines are driven at 12000 Hz with a single conventional display, the drive time of one horizontal line is about 80 nsec. When the drive time is shortened in this way, it is possible to realize a high frame rate of 10000 Hz or more even with the performance of the current transistor by applying the split drive by the multi-display.
The split drive is not limited to the multi-display, and can be realized by forming a through electrode on the substrate and wiring from the back surface, for example, with a single display. In this case, each area (display area) to be divided and driven corresponds to each
図9は、第2変形例に係るマルチディスプレイを有する画像表示装置1の機能構成を示すブロック図である。
画像表示装置1は、さらに映像分割部12を備える。
FIG. 9 is a block diagram showing a functional configuration of an
The
映像分割部12は、映像入力部11から受け取った映像フレームを、複数の表示パネル16に対応して分割した複数の画像データを生成する。分割された画像データは、複数の表示パネル16それぞれに対応する複数の信号処理部13に対して、それぞれ入力される。
The
複数の信号処理部13により、1つの映像フレームが並列処理されるため、処理負荷が低減し、画像表示装置1は、映像フレームの描画を高速化でき、フレームレートを向上できる。
Since one video frame is processed in parallel by the plurality of
本実施形態では、映像信号の各画素値を1bit化する場合を説明したが、これには限られず、2bit又は3ビット等でもよく、取り得る値の数を減少させることにより同様の効果が期待できる。 In the present embodiment, the case where each pixel value of the video signal is made into 1 bit has been described, but the present invention is not limited to this, and 2 bits or 3 bits may be used, and the same effect can be expected by reducing the number of possible values. can.
また、本実施形態では表示パネル16として、有機ELパネルを例に説明したが、これには限られず、例えばDLP(登録商標)を使用したプロジェクタ等であっても、同様の方式を適用できる。この場合、時分割されたサブフィールド毎に、ランダムディザによる各画素の2値化が行われる。
Further, in the present embodiment, the organic EL panel has been described as an example of the
本実施形態では、主に画像表示装置1の構成と動作について説明したが、本発明はこれに限られず、各構成要素を備え、ディスプレイに画像を表示するための方法、又はプログラムとして構成されてもよい。
In the present embodiment, the configuration and operation of the
さらに、画像表示装置1の機能を実現するためのプログラムをコンピュータで読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することによって実現してもよい。
Further, even if a program for realizing the function of the
ここでいう「コンピュータシステム」とは、OSや周辺機器等のハードウェアを含むものとする。また、「コンピュータで読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ROM、CD-ROM等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。 The term "computer system" as used herein includes hardware such as an OS and peripheral devices. Further, the "computer-readable recording medium" refers to a portable medium such as a flexible disk, a magneto-optical disk, a ROM, or a CD-ROM, and a storage device such as a hard disk built in a computer system.
さらに「コンピュータで読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムを送信する場合の通信線のように、短時刻の間、動的にプログラムを保持するもの、その場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリのように、一定時刻プログラムを保持しているものも含んでもよい。また、上記プログラムは、前述した機能の一部を実現するためのものであってもよく、さらに前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるものであってもよい。 Furthermore, a "computer-readable recording medium" is a communication line that transmits a program via a network such as the Internet or a communication line such as a telephone line, and dynamically holds the program for a short period of time. It may also include a program that holds a program for a certain period of time, such as a volatile memory inside a computer system that is a server or a client in that case. Further, the above program may be for realizing a part of the above-mentioned functions, and may be further realized for realizing the above-mentioned functions in combination with a program already recorded in the computer system. ..
1 画像表示装置
11 映像入力部
12 映像分割部
13 信号処理部
14 行駆動ドライバ部
15 列駆動ドライバ部
16 表示パネル
131 ガンマ変換部
132 ランダム信号発生部
133 ディザ処理部
134 映像バッファ部
135 映像分割部
1
Claims (4)
前記補正後の映像信号の画素値が取り得る0以上の値の範囲から、正の整数のランダム値を出力するランダム信号発生部と、
前記画素値が前記ランダム値以上の場合に前記画素値を1に、前記ランダム値未満の場合に前記画素値を0に変換するディザ処理部と、を備え、
フレームレートが1200Hz以上となるように駆動し、視覚の積分効果により前記画素値の階調を表現する画像表示装置。 A gamma converter that gamma-corrects the video signal and linearly converts the relationship between the corrected video signal level and the display brightness,
A random signal generator that outputs a random value of a positive integer from a range of values of 0 or more that the pixel value of the corrected video signal can take.
It is provided with a dither processing unit that converts the pixel value to 1 when the pixel value is equal to or greater than the random value, and converts the pixel value to 0 when the pixel value is less than the random value.
An image display device that drives the frame rate to 1200 Hz or higher and expresses the gradation of the pixel values by the visual integration effect.
前記複数の表示パネルに対応して、映像フレームを分割した複数の画像データを生成する映像分割部と、を備える請求項1に記載の画像表示装置。 A display unit in which multiple display panels are arranged in tiles,
The image display device according to claim 1, further comprising a video dividing unit that generates a plurality of image data obtained by dividing a video frame corresponding to the plurality of display panels.
前記補正後の映像信号の画素値が取り得る0以上の値の範囲から、正の整数のランダム値を出力するランダム信号発生ステップと、
前記画素値が前記ランダム値以上の場合に前記画素値を1に、前記ランダム値未満の場合に前記画素値を0に変換するディザ処理ステップと、をコンピュータが実行し、
フレームレートが1200Hz以上となるように駆動し、視覚の積分効果により前記画素値の階調を表現する信号処理方法。 A gamma conversion step that gamma-corrects the video signal and linearly converts the relationship between the corrected video signal level and the display brightness,
A random signal generation step that outputs a random value of a positive integer from a range of values of 0 or more that the pixel value of the corrected video signal can take.
A computer executes a dithering step of converting the pixel value to 1 when the pixel value is equal to or greater than the random value, and converting the pixel value to 0 when the pixel value is less than the random value.
A signal processing method in which a frame rate is driven to be 1200 Hz or higher and the gradation of the pixel value is expressed by a visual integral effect.
前記補正後の映像信号の画素値が取り得る0以上の値の範囲から、正の整数のランダム値を出力するランダム信号発生ステップと、
前記画素値が前記ランダム値以上の場合に前記画素値を1に、前記ランダム値未満の場合に前記画素値を0に変換するディザ処理ステップと、をコンピュータに実行させ、
フレームレートが1200Hz以上となるように駆動し、視覚の積分効果により前記画素値の階調を表現させるための信号処理プログラム。 A gamma conversion step that gamma-corrects the video signal and linearly converts the relationship between the corrected video signal level and the display brightness,
A random signal generation step that outputs a random value of a positive integer from a range of values of 0 or more that the pixel value of the corrected video signal can take.
A computer is made to execute a dithering step of converting the pixel value to 1 when the pixel value is equal to or greater than the random value and converting the pixel value to 0 when the pixel value is less than the random value.
A signal processing program for driving the frame rate to 1200 Hz or higher and expressing the gradation of the pixel values by the visual integration effect.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017159565A JP7079579B2 (en) | 2017-08-22 | 2017-08-22 | Image display device, signal processing method and signal processing program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017159565A JP7079579B2 (en) | 2017-08-22 | 2017-08-22 | Image display device, signal processing method and signal processing program |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019039958A JP2019039958A (en) | 2019-03-14 |
JP7079579B2 true JP7079579B2 (en) | 2022-06-02 |
Family
ID=65725611
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017159565A Active JP7079579B2 (en) | 2017-08-22 | 2017-08-22 | Image display device, signal processing method and signal processing program |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7079579B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111292674A (en) * | 2020-02-26 | 2020-06-16 | 福建华佳彩有限公司 | Display driving method and device with high image quality |
JP7483537B2 (en) | 2020-07-27 | 2024-05-15 | 日本放送協会 | Image display device, signal processing method, and signal processing program |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001298617A (en) | 2000-04-13 | 2001-10-26 | Canon Inc | Threshold matrix and method and device for gradation reproduction using it |
JP2004029639A (en) | 2002-06-28 | 2004-01-29 | Canon Inc | Method for reducing the number of bits |
US20130155319A1 (en) | 2011-12-19 | 2013-06-20 | Sony Corporation | Usage of dither on interpolated frames |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05333831A (en) * | 1992-05-28 | 1993-12-17 | Kyocera Corp | Gradational display control circuit |
JPH07244273A (en) * | 1994-03-02 | 1995-09-19 | Optrex Corp | Liquid crystal display device |
JPH1195251A (en) * | 1997-09-19 | 1999-04-09 | Sony Corp | Liquid crystal display device |
-
2017
- 2017-08-22 JP JP2017159565A patent/JP7079579B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001298617A (en) | 2000-04-13 | 2001-10-26 | Canon Inc | Threshold matrix and method and device for gradation reproduction using it |
JP2004029639A (en) | 2002-06-28 | 2004-01-29 | Canon Inc | Method for reducing the number of bits |
US20130155319A1 (en) | 2011-12-19 | 2013-06-20 | Sony Corporation | Usage of dither on interpolated frames |
Also Published As
Publication number | Publication date |
---|---|
JP2019039958A (en) | 2019-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5058524B2 (en) | Display device and driving method thereof | |
KR101146408B1 (en) | Display and Driving Method thereof | |
JP4634364B2 (en) | Driving device and driving method for liquid crystal display device | |
JP2005173387A (en) | Image processing method, driving method of display device and display device | |
KR101995866B1 (en) | Display apparatus and control method thereof | |
US8243212B2 (en) | Display apparatus, display monitor and television receiver | |
CN110599948A (en) | Driving method of display device | |
JP7079579B2 (en) | Image display device, signal processing method and signal processing program | |
JP2020003550A (en) | Display device and display controller | |
JP5895446B2 (en) | Liquid crystal display element driving apparatus, liquid crystal display apparatus, and liquid crystal display element driving method | |
KR20080002304A (en) | Display device | |
JP2016212180A (en) | Light source driving device, light source driving method, and display | |
JP2022098574A (en) | Source driver and display device | |
CN112349246A (en) | Display device and method of driving display panel of display device | |
US20190279577A1 (en) | Digital control driving method and driving display device | |
KR20170081050A (en) | Organic light emitting display device, timing controller and method for driving the timing controller | |
JP7483537B2 (en) | Image display device, signal processing method, and signal processing program | |
JP2021076791A (en) | Image display device, drive method, and drive program | |
JP2013088745A (en) | Liquid crystal display device | |
JP5375795B2 (en) | Liquid crystal display device, driving device and driving method for liquid crystal display element | |
JP6799419B2 (en) | Image display device, drive method and drive program | |
KR102509878B1 (en) | Method for time division driving and device implementing thereof | |
KR20190081830A (en) | organic light emitting display device | |
TWI792583B (en) | Driving method of self-luminous display, row driving circuit, self-luminous display device and information processing device | |
KR102221155B1 (en) | Organic light emitting display device and method for driving the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210803 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210914 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220329 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220411 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220426 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220523 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7079579 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |