JP2019039958A - Image display device, signal processing method and signal processing program - Google Patents
Image display device, signal processing method and signal processing program Download PDFInfo
- Publication number
- JP2019039958A JP2019039958A JP2017159565A JP2017159565A JP2019039958A JP 2019039958 A JP2019039958 A JP 2019039958A JP 2017159565 A JP2017159565 A JP 2017159565A JP 2017159565 A JP2017159565 A JP 2017159565A JP 2019039958 A JP2019039958 A JP 2019039958A
- Authority
- JP
- Japan
- Prior art keywords
- pixel value
- value
- random
- signal
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of El Displays (AREA)
Abstract
Description
本発明は、画像を表示する画像表示装置、信号処理方法及び信号処理プログラムに関する。 The present invention relates to an image display device that displays an image, a signal processing method, and a signal processing program.
近年、高解像度ディスプレイの開発が盛んに行われており、非常に繊細な映像表示が可能となっている。ところが、既存のディスプレイの駆動手法では、動画像において動きぼやけ等の画質妨害が発生するという動画質の課題がある。そこで、黒挿入又は発光時間の制御（例えば、特許文献１及び２参照）等、様々な動画質向上手法が提案されている。 In recent years, high-resolution displays have been actively developed, and very delicate video display is possible. However, in the existing display driving method, there is a problem of moving image quality that image quality interference such as motion blur occurs in a moving image. Therefore, various moving image quality improvement methods such as black insertion or light emission time control (see, for example, Patent Documents 1 and 2) have been proposed.
動画質の根本的な解決のためには、ディスプレイのフレームレートの向上が必須である。しかしながら、既存のディスプレイの駆動手法は、高フレームレート化に必ずしも適していなかった。
ディスプレイにおいて階調を表示するための駆動手法には、主に、階調値に応じて発光素子にかかる電圧又は電流を調整するアナログ変調の方式と、階調値に応じてパルスの幅又は発光回数を調整するデジタル変調の方式が存在する。
In order to fundamentally solve the video quality, it is essential to improve the display frame rate. However, existing display driving methods are not necessarily suitable for increasing the frame rate.
The driving method for displaying gradation in a display mainly includes an analog modulation method for adjusting a voltage or a current applied to a light emitting element according to a gradation value, and a pulse width or light emission according to the gradation value. There is a digital modulation method for adjusting the number of times.
市販されている液晶テレビ及び有機ＥＬテレビでは、アナログ変調の方式が広く使用されている。しかし、低輝度を表現するためには、低電圧での制御が必要になるため、駆動速度の向上におけるボトルネックとなっていた。
一方、デジタル変調の方式には、ＤＬＰ（登録商標）プロジェクタ及びプラズマディスプレイで用いられている時分割駆動方式があり、この方式は、一定の電圧で駆動できるため高速な駆動が可能となるが、階調表現を行うために多くのサブフィールドを必要とする。また、サブフィールド駆動には、色割れによる画質劣化の問題がある。これを防ぐには、さらに多くのサブフィールドを必要とするため、高フレームレート化は難しかった。
Analog modulation systems are widely used in commercially available liquid crystal televisions and organic EL televisions. However, in order to express low luminance, control at a low voltage is required, which has been a bottleneck in improving driving speed.
On the other hand, the digital modulation method includes a time-division driving method used in DLP (registered trademark) projectors and plasma displays. This method can be driven at a constant voltage, so that high-speed driving is possible. Many subfields are required to perform gradation expression. Further, the subfield drive has a problem of image quality deterioration due to color breakup. In order to prevent this, it is difficult to increase the frame rate because more subfields are required.
本発明は、デジタル駆動の安定性及び高速性を保ちつつ、高フレームレートの映像を表示できる画像表示装置、信号処理方法及び信号処理プログラムを提供することを目的とする。 An object of the present invention is to provide an image display device, a signal processing method, and a signal processing program capable of displaying a high frame rate video while maintaining the stability and high speed of digital driving.
本発明に係る画像表示装置は、映像信号をガンマ補正し、補正後の映像信号のレベルと表示輝度との関係を線形に変換するガンマ変換部と、１から前記補正後の映像信号の画素値の取り得る最大値までのランダム値を出力するランダム信号発生部と、前記画素値が前記ランダム値以上の場合に前記画素値を１に、前記ランダム値未満の場合に前記画素値を０に変換するディザ処理部と、を備える。 An image display apparatus according to the present invention includes a gamma conversion unit that performs gamma correction on a video signal and linearly converts a relationship between the level of the corrected video signal and display luminance, and a pixel value of the corrected video signal from 1 to A random signal generator for outputting a random value up to the maximum possible value, and converting the pixel value to 1 when the pixel value is equal to or greater than the random value, and converting the pixel value to 0 when the pixel value is less than the random value A dither processing unit.
前記画像表示装置は、複数の表示パネルがタイル状に並べられた表示部と、前記複数の表示パネルに対応して、映像フレームを分割した複数の画像データを生成する映像分割部と、を備えてもよい。 The image display device includes a display unit in which a plurality of display panels are arranged in a tile shape, and a video dividing unit that generates a plurality of image data obtained by dividing a video frame corresponding to the plurality of display panels. May be.
本発明に係る信号処理方法は、映像信号をガンマ補正し、補正後の映像信号のレベルと表示輝度との関係を線形に変換するガンマ変換ステップと、１から前記補正後の映像信号の画素値の取り得る最大値までのランダム値を出力するランダム信号発生ステップと、前記画素値が前記ランダム値以上の場合に前記画素値を１に、前記ランダム値未満の場合に前記画素値を０に変換するディザ処理ステップと、をコンピュータが実行する。 The signal processing method according to the present invention includes a gamma conversion step of gamma-correcting a video signal and linearly converting a relationship between the level of the corrected video signal and display luminance, and a pixel value of the corrected video signal from 1 to A random signal generating step for outputting a random value up to a maximum value that can be taken, and converting the pixel value to 1 when the pixel value is equal to or greater than the random value, and converting the pixel value to 0 when the pixel value is less than the random value The computer executes a dither processing step.
本発明に係る信号処理プログラムは、映像信号をガンマ補正し、補正後の映像信号のレベルと表示輝度との関係を線形に変換するガンマ変換ステップと、１から前記補正後の映像信号の画素値の取り得る最大値までのランダム値を出力するランダム信号発生ステップと、前記画素値が前記ランダム値以上の場合に前記画素値を１に、前記ランダム値未満の場合に前記画素値を０に変換するディザ処理ステップと、をコンピュータに実行させるためのものである。 The signal processing program according to the present invention includes a gamma conversion step of gamma-correcting a video signal and linearly converting a relationship between the level of the corrected video signal and display luminance, and pixel values of the corrected video signal from 1 to A random signal generating step for outputting a random value up to a maximum value that can be taken, and converting the pixel value to 1 when the pixel value is equal to or greater than the random value, and converting the pixel value to 0 when the pixel value is less than the random value And a dither processing step for causing the computer to execute.
本発明によれば、画像表示装置は、デジタル駆動の安定性及び高速性を保ちつつ、高フレームレートの映像を表示できる。 According to the present invention, the image display apparatus can display an image with a high frame rate while maintaining the stability and high speed of digital driving.
以下、本発明の実施形態の一例について説明する。
図１は、本実施形態に係る画像表示装置１の機能構成を示すブロック図である。
画像表示装置１は、映像入力部１１と、信号処理部１３と、行駆動ドライバ部１４と、列駆動ドライバ部１５と、表示パネル１６とを備える。
Hereinafter, an example of an embodiment of the present invention will be described.
FIG. 1 is a block diagram illustrating a functional configuration of the image display apparatus 1 according to the present embodiment.
The image display device 1 includes a video input unit 11, a signal processing unit 13, a row drive driver unit 14, a column drive driver unit 15, and a display panel 16.
映像入力部１１は、映像信号が入力されると、この映像信号に含まれるフレームの画像データを入力バッファに一時的に格納し、処理タイミングに合わせて順次、後段の信号処理部１３へ提供する。 When the video signal is input, the video input unit 11 temporarily stores the image data of the frame included in the video signal in the input buffer, and sequentially provides it to the subsequent signal processing unit 13 in accordance with the processing timing. .
信号処理部１３は、映像入力部１１から画像データを受け付け、データの書き込み及び発光のタイミングを制御するデータを生成して、行駆動ドライバ部１４及び列駆動ドライバ部１５へ送信する。 The signal processing unit 13 receives image data from the video input unit 11, generates data for controlling data writing and light emission timing, and transmits the data to the row drive driver unit 14 and the column drive driver unit 15.
行駆動ドライバ部１４には、水平方向に配される複数の選択信号線が接続される。行駆動ドライバ部１４は、複数の選択信号線のそれぞれに選択信号を供給する。また、行駆動ドライバ部１４には、水平方向に沿う、複数の発光時間制御信号線が接続される。各発光時間制御信号線には、この発光時間制御信号線が配された水平方向に沿う領域に存在する発光時間制御用トランジスタが複数接続される。 A plurality of selection signal lines arranged in the horizontal direction are connected to the row drive driver unit 14. The row drive driver unit 14 supplies a selection signal to each of the plurality of selection signal lines. The row drive driver unit 14 is connected to a plurality of light emission time control signal lines along the horizontal direction. Each light emission time control signal line is connected with a plurality of light emission time control transistors existing in a region along the horizontal direction where the light emission time control signal line is arranged.
列駆動ドライバ部１５には、垂直方向に配される複数のデータ信号線が接続される。列駆動ドライバ部１５は、複数のデータ信号線のそれぞれに各画素の画像データ信号を供給する。 A plurality of data signal lines arranged in the vertical direction are connected to the column drive driver unit 15. The column drive driver unit 15 supplies an image data signal of each pixel to each of the plurality of data signal lines.
表示パネル１６は、ホールド型の画像表示モジュールである。より具体的な一例としては、表示パネル１６は、アクティブマトリクス型の有機ＥＬ表示モジュールである。 The display panel 16 is a hold-type image display module. As a more specific example, the display panel 16 is an active matrix type organic EL display module.
ここで、例えば、映像入力部１１にフレームレート１２００Ｈｚの映像が入力されたとする。信号処理部１３は、バッファリングされた画像データを、ランダムディザにより１ｂｉｔ化する。１ｂｉｔ化されたデータは列駆動ドライバ部１５へ送られ、行駆動ドライバ部１４の書込み信号のタイミングに合わせ、各画素回路へＯＮ又はＯＦＦの値が書き込まれる。画像表示装置１は、この動作を全ての水平ラインについて行うことで、１フレームの映像を表示できる。さらに、画像表示装置１は、１フレームの映像表示の動作を１秒間に１２００回以上行うことで１２００Ｈｚの表示が可能となり、同時に視覚の積分効果により階調を表現することができる。 Here, for example, it is assumed that a video having a frame rate of 1200 Hz is input to the video input unit 11. The signal processing unit 13 converts the buffered image data into 1 bit by random dither. The 1-bit data is sent to the column drive driver unit 15, and an ON or OFF value is written to each pixel circuit in accordance with the timing of the write signal of the row drive driver unit. The image display device 1 can display one frame of video by performing this operation for all horizontal lines. Furthermore, the image display device 1 can perform 1200 Hz display by performing an image display operation of one frame at least 1200 times per second, and can simultaneously express gradation by visual integration effect.
図２は、本実施形態に係る信号処理部１３の機能構成を示すブロック図である。
信号処理部１３は、ガンマ変換部１３１と、ランダム信号発生部１３２と、ディザ処理部１３３と、映像バッファ部１３４とを備える。
FIG. 2 is a block diagram illustrating a functional configuration of the signal processing unit 13 according to the present embodiment.
The signal processing unit 13 includes a gamma conversion unit 131, a random signal generation unit 132, a dither processing unit 133, and a video buffer unit 134.
ガンマ変換部１３１は、画像データをガンマ補正し、補正後の画像データのレベル（画素値）と表示輝度との関係を線形に変換する。
デジタル駆動により、表示パネル１６のガンマ特性は線形となる。通常、撮像された映像における信号レベルと表示輝度との間の伝達関数は非線形となるため、ガンマ変換部１３１では、逆ガンマ変換を行うことにより、信号レベルと表示輝度との関係を線形となるように変換する。
The gamma conversion unit 131 performs gamma correction on the image data, and linearly converts the relationship between the level (pixel value) of the corrected image data and the display luminance.
By the digital driving, the gamma characteristic of the display panel 16 becomes linear. Usually, since the transfer function between the signal level and the display luminance in the captured video is non-linear, the gamma conversion unit 131 linearizes the relationship between the signal level and the display luminance by performing inverse gamma conversion. Convert as follows.
ランダム信号発生部１３２は、１から補正後の映像信号の画素値の取り得る最大値までのランダム値を出力し、ディザ処理部１３３に提供する。
例えば、入力映像信号の画素値が１０ｂｉｔであるとすると、ランダム信号発生部１３２は、１〜１０２３（２１０−１）の間の値を持つランダム値ｘを出力する。
The random signal generation unit 132 outputs a random value from 1 to a maximum value that can be taken by the pixel value of the corrected video signal, and provides the random value to the dither processing unit 133.
For example, if the pixel value of the input video signal is 10 bits, the random signal generator 132 outputs a random value x having a value between 1 and 1023 (2 10 −1).
ディザ処理部１３３は、映像信号の画素値ａがランダム値ｘ以上の場合に画素値ａを１に、ランダム値ｘ未満の場合に画素値ａを０に変換し、画素値を１ｂｉｔ化する。 The dither processing unit 133 converts the pixel value a to 1 when the pixel value a of the video signal is greater than or equal to the random value x, converts the pixel value a to 0 when the pixel value is less than the random value x, and converts the pixel value to 1 bit.
映像バッファ部１３４は、ディザ処理部１３３により１ｂｉｔ化された画像データを一時的に記憶し、フレームレートに合わせて適時、列駆動ドライバ部１５に提供する。 The video buffer unit 134 temporarily stores the 1-bit image data by the dither processing unit 133 and provides it to the column drive driver unit 15 at an appropriate time according to the frame rate.
図３は、本実施形態に係る表示パネル１６の各画素を構成する回路の一例を示す図である。
ここでは、有機ＥＬパネルの画素構造を例示している。
FIG. 3 is a diagram illustrating an example of a circuit constituting each pixel of the display panel 16 according to the present embodiment.
Here, the pixel structure of the organic EL panel is illustrated.
選択信号に応じてゲート電圧Ｖｇａが印加されると同時に、画像データレベルに応じたデータ電圧Ｖｄａが印加されると、ゲートトランジスタＴｒ１を介してキャパシタＣ１に一定の電荷が蓄積される。
さらに、発光時間制御信号に応じて駆動電圧Ｖｄｄが印加されることにより、駆動トランジスタＴｒ２を介して有機ＥＬ素子Ｄｅｌに電流が流れ発光する。
When the gate voltage Vga is applied according to the selection signal and at the same time the data voltage Vda according to the image data level is applied, a constant charge is accumulated in the capacitor C1 via the gate transistor Tr1.
Further, when the drive voltage Vdd is applied in accordance with the light emission time control signal, a current flows through the organic EL element Del via the drive transistor Tr2 to emit light.
図４は、本実施形態に係る表示パネル１６における各駆動信号の電圧波形を例示する図である。 FIG. 4 is a diagram illustrating voltage waveforms of the drive signals in the display panel 16 according to the present embodiment.
行駆動ドライバ部１４は、ゲート制御のための選択信号に基づき、各水平ラインにゲート電圧Ｖｇａを印加する。１水平ラインの走査時間は、１２００Ｈｚの場合０．８μｓｅｃ程度以下の時間であり、行駆動ドライバ部１４は、１ラインずつ順次にゲート電圧Ｖｇａを印加する。また、駆動電圧Ｖｄｄを印加し続け画素に駆動電流を供給することで、１フレームの期間発光が持続する。 The row drive driver unit 14 applies a gate voltage Vga to each horizontal line based on a selection signal for gate control. The scanning time for one horizontal line is about 0.8 μsec or less in the case of 1200 Hz, and the row driving driver unit 14 applies the gate voltage Vga sequentially for each line. Further, by continuing to apply the drive voltage Vdd and supplying a drive current to the pixels, light emission lasts for one frame.
列駆動ドライバ部１５は、送られてきた１ｂｉｔの映像データに基づき、各水平ラインの書込み信号に合わせて一定のデータ電圧Ｖｄａで各画素にデータを書き込む。１２００Ｈｚで１０８０本の水平ラインを駆動する場合、１水平ラインの駆動時間は約０．８μｓｅｃ程度以下となるが、デジタル駆動により、データ電圧はＯｎ／Ｏｆｆの２つの状態のみであり、適度な電圧で書込むことが可能であるため、高速に書き込むことが可能となる。書込みされた画素では、Ｔｒ２のソース−ドレイン間に一定の電流が流れて有機ＥＬ素子Ｄｅｌが発光する。 The column drive driver unit 15 writes data to each pixel with a constant data voltage Vda in accordance with the write signal of each horizontal line based on the transmitted 1-bit video data. When driving 1080 horizontal lines at 1200 Hz, the driving time of one horizontal line is about 0.8 μsec or less, but the data voltage is only two states of On / Off by digital driving, It is possible to write at a high speed. In the written pixel, a constant current flows between the source and drain of Tr2, and the organic EL element Del emits light.
図５は、本実施形態に係るディザ処理部１３３により１ｂｉｔ化した画像を例示する図である。
なお、この図は、１ｂｉｔ化したカラー画像をグレースケールで示している。
ランダムディザにより画素値が１ｂｉｔ化された映像は、１フレームのみでは図のように、ある程度映像を認識できるもののノイズ感が非常に高く、自然な映像とはならない。
FIG. 5 is a diagram exemplifying an image converted to 1 bit by the dither processing unit 133 according to the present embodiment.
This figure shows a 1-bit color image in gray scale.
An image in which the pixel value is converted to 1 bit by random dither can recognize the image to some extent as shown in the figure with only one frame, but the noise is very high, and the image is not natural.
本実施形態の画像表示装置１は、このような１ｂｉｔ化された映像を用いて、視覚の積分効果により映像の階調を表現する。デジタル駆動による高フレームレート化により、積分されるフレーム数が増大するため、画像表示装置１は、より自然な映像を表現できる。 The image display apparatus 1 according to the present embodiment uses such a 1-bit image to express the gradation of the image by visual integration effect. Since the number of frames to be integrated is increased by increasing the frame rate by digital driving, the image display apparatus 1 can express more natural video.
図６は、本実施形態に係る視覚の積分効果をシミュレーションした画像を示す第１の図である。
この例は、ランダムディザによる画素値が１ｂｉｔの映像フレームを２０枚平滑化した画像を示している。視覚の積分効果は、１／６０ｓｅｃ程度ということが知られているため、１２００Ｈｚのフレームレートでは、２０枚のフレームを平滑化したものと同様になる。
なお、この図は、カラー画像をグレースケールで示している。
FIG. 6 is a first diagram showing an image simulating the visual integration effect according to the present embodiment.
This example shows an image obtained by smoothing 20 video frames having a 1-bit pixel value by random dither. Since the visual integration effect is known to be about 1/60 sec, the frame rate of 1200 Hz is the same as that obtained by smoothing 20 frames.
In this figure, the color image is shown in gray scale.
図７は、本実施形態に係る視覚の積分効果をシミュレーションした画像を示す第２の図である。
この例は、フレームレートが１２０００Ｈｚの場合の視覚積分効果を考慮して、１／６０ｓｅｃに相当する２００フレームを平滑化した画像を示している。
なお、この図は、カラー画像をグレースケールで示している。
FIG. 7 is a second diagram showing an image simulating the visual integration effect according to the present embodiment.
This example shows an image obtained by smoothing 200 frames corresponding to 1/60 sec in consideration of the visual integration effect when the frame rate is 12000 Hz.
In this figure, the color image is shown in gray scale.
本実施形態によれば、画像表示装置１は、デジタル駆動を用いることで、一定の電圧での制御により駆動を高速化すると同時に、映像表示に用いるビット深度を１ｂｉｔにまで削減することで、高フレームレートを実現した。さらに、画像表示装置１は、ランダムディザを用いて各画素を２値化し、１０００Ｈｚ以上の高フレームレートにしたため、視覚の積分効果によりノイズは平滑化され、通常の自然な映像を表示できた。この結果、画像表示装置１は、各映像フレームに割り当てるビット数を１サブピクセルあたり１ｂｉｔとしても、階調性のある映像を表示できる。 According to the present embodiment, the image display device 1 uses digital drive to speed up the drive by control with a constant voltage, and at the same time, reduces the bit depth used for video display to 1 bit, thereby increasing the speed. Realized the frame rate. Furthermore, since the image display device 1 binarizes each pixel using random dither to obtain a high frame rate of 1000 Hz or higher, the noise is smoothed by the visual integration effect, and a normal natural image can be displayed. As a result, the image display device 1 can display a video with gradation even when the number of bits allocated to each video frame is 1 bit per subpixel.
以上、本発明の実施形態について説明したが、本発明は前述した実施形態に限るものではない。また、本実施形態に記載された効果は、本発明から生じる最も好適な効果を列挙したに過ぎず、本発明による効果は、本実施形態に記載されたものに限定されるものではない。 As mentioned above, although embodiment of this invention was described, this invention is not restricted to embodiment mentioned above. Further, the effects described in the present embodiment are merely a list of the most preferable effects resulting from the present invention, and the effects of the present invention are not limited to those described in the present embodiment.
本実施形態では、表示パネル１６が１枚でディスプレイ（表示部）が構成される場合を説明したが、これには限られない。
画像表示装置１の表示部は、複数の表示パネル１６がタイル状に並べられたマルチディスプレイであってもよい。
In the present embodiment, the case where the display (display unit) is configured with one display panel 16 is described, but the present invention is not limited to this.
The display unit of the image display device 1 may be a multi-display in which a plurality of display panels 16 are arranged in a tile shape.
図８は、第１変形例に係るマルチディスプレイを有する画像表示装置１における信号処理部１３の機能構成を示すブロック図である。
信号処理部１３は、複数の表示パネル１６に対応して、映像フレームを分割した複数の画像データを生成する映像分割部１３５をさらに備える。
FIG. 8 is a block diagram illustrating a functional configuration of the signal processing unit 13 in the image display device 1 having a multi-display according to the first modification.
The signal processing unit 13 further includes a video dividing unit 135 that generates a plurality of image data obtained by dividing a video frame corresponding to the plurality of display panels 16.
映像分割部１３５は、複数の表示パネルに対応して、映像フレームを分割した複数の画像データを生成し、映像バッファ部１３４を介して各表示パネル１６に対応する列駆動ドライバ部１５へ提供する。
複数の表示パネル１６には、映像フレームを分割した一部の画像データがそれぞれ入力され、この結果、マルチディスプレイ全体として１枚の映像フレームが表示される。
The video dividing unit 135 generates a plurality of image data obtained by dividing the video frame corresponding to the plurality of display panels, and provides the generated image data to the column driving driver unit 15 corresponding to each display panel 16 via the video buffer unit 134. .
A part of the image data obtained by dividing the video frame is input to the plurality of display panels 16, and as a result, one video frame is displayed as the entire multi-display.
画像表示装置１は、複数の表示パネル１６を並列に駆動（分割駆動）することで、映像フレームの描画を高速化でき、フレームレートを向上できる。
図７では、１２０００Ｈｚにおけるシミュレーション例を示したが、従来の１枚のディスプレイで１０８０本の水平ラインを１２０００Ｈｚで駆動する場合、１水平ラインの駆動時間は約８０ｎｓｅｃ程度となる。このように駆動時間が短くなる場合、マルチディスプレイによる分割駆動を適用すれば、現状のトランジスタの性能でも１００００Ｈｚ以上の高フレームレート化を実現することが可能である。
なお、分割駆動は、マルチディスプレイには限られず、例えば基板に貫通電極を形成して裏面から配線することにより、１枚のディスプレイでも実現できる。この場合、分割駆動する個々の領域（表示エリア）がマルチディスプレイの各表示パネル１６に対応する。
The image display device 1 can drive a plurality of display panels 16 in parallel (divided drive), thereby speeding up drawing of a video frame and improving the frame rate.
FIG. 7 shows a simulation example at 12000 Hz. However, when 1080 horizontal lines are driven at 12000 Hz with one conventional display, the driving time of one horizontal line is about 80 nsec. When the driving time is shortened in this way, it is possible to realize a high frame rate of 10,000 Hz or more even with the performance of the current transistor by applying divided driving by multi-display.
Note that the division drive is not limited to a multi-display, and can be realized by a single display, for example, by forming a through electrode on a substrate and wiring from the back surface. In this case, each area (display area) to be divided and driven corresponds to each display panel 16 of the multi-display.
図９は、第２変形例に係るマルチディスプレイを有する画像表示装置１の機能構成を示すブロック図である。
画像表示装置１は、さらに映像分割部１２を備える。
FIG. 9 is a block diagram showing a functional configuration of the image display device 1 having a multi-display according to the second modification.
The image display device 1 further includes a video dividing unit 12.
映像分割部１２は、映像入力部１１から受け取った映像フレームを、複数の表示パネル１６に対応して分割した複数の画像データを生成する。分割された画像データは、複数の表示パネル１６それぞれに対応する複数の信号処理部１３に対して、それぞれ入力される。 The video dividing unit 12 generates a plurality of image data obtained by dividing the video frame received from the video input unit 11 corresponding to the plurality of display panels 16. The divided image data is input to the plurality of signal processing units 13 corresponding to the plurality of display panels 16, respectively.
複数の信号処理部１３により、１つの映像フレームが並列処理されるため、処理負荷が低減し、画像表示装置１は、映像フレームの描画を高速化でき、フレームレートを向上できる。 Since one video frame is processed in parallel by the plurality of signal processing units 13, the processing load is reduced, and the image display apparatus 1 can speed up the drawing of the video frame and improve the frame rate.
本実施形態では、映像信号の各画素値を１ｂｉｔ化する場合を説明したが、これには限られず、２ｂｉｔ又は３ビット等でもよく、取り得る値の数を減少させることにより同様の効果が期待できる。 In the present embodiment, the case where each pixel value of the video signal is converted to 1 bit has been described. However, the present invention is not limited to this, and may be 2 bits or 3 bits. The same effect can be expected by reducing the number of possible values. it can.
また、本実施形態では表示パネル１６として、有機ＥＬパネルを例に説明したが、これには限られず、例えばＤＬＰ（登録商標）を使用したプロジェクタ等であっても、同様の方式を適用できる。この場合、時分割されたサブフィールド毎に、ランダムディザによる各画素の２値化が行われる。 In the present embodiment, the organic EL panel has been described as an example of the display panel 16. However, the present invention is not limited to this, and the same method can be applied even to a projector using DLP (registered trademark), for example. In this case, binarization of each pixel is performed by random dither for each time-divided subfield.
本実施形態では、主に画像表示装置１の構成と動作について説明したが、本発明はこれに限られず、各構成要素を備え、ディスプレイに画像を表示するための方法、又はプログラムとして構成されてもよい。 In the present embodiment, the configuration and operation of the image display apparatus 1 have been mainly described. However, the present invention is not limited to this, and includes each component and is configured as a method or program for displaying an image on a display. Also good.
さらに、画像表示装置１の機能を実現するためのプログラムをコンピュータで読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することによって実現してもよい。 Further, the present invention may be realized by recording a program for realizing the functions of the image display device 1 on a computer-readable recording medium, causing the computer system to read and execute the program recorded on the recording medium. Good.
ここでいう「コンピュータシステム」とは、ＯＳや周辺機器等のハードウェアを含むものとする。また、「コンピュータで読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ、ＣＤ−ＲＯＭ等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。 The “computer system” here includes an OS and hardware such as peripheral devices. The “computer-readable recording medium” refers to a storage device such as a portable medium such as a flexible disk, a magneto-optical disk, a ROM, and a CD-ROM, and a hard disk built in the computer system.
さらに「コンピュータで読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムを送信する場合の通信線のように、短時刻の間、動的にプログラムを保持するもの、その場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリのように、一定時刻プログラムを保持しているものも含んでもよい。また、上記プログラムは、前述した機能の一部を実現するためのものであってもよく、さらに前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるものであってもよい。 Furthermore, “computer-readable recording medium” means that a program is dynamically held for a short time, like a communication line when transmitting a program via a network such as the Internet or a communication line such as a telephone line. It is also possible to include one that holds a program for a certain time, such as a volatile memory inside a computer system that becomes a server or client in that case. Further, the program may be for realizing a part of the above-described functions, and may be capable of realizing the above-described functions in combination with a program already recorded in the computer system. .
１ 画像表示装置
１１ 映像入力部
１２ 映像分割部
１３ 信号処理部
１４ 行駆動ドライバ部
１５ 列駆動ドライバ部
１６ 表示パネル
１３１ ガンマ変換部
１３２ ランダム信号発生部
１３３ ディザ処理部
１３４ 映像バッファ部
１３５ 映像分割部
DESCRIPTION OF SYMBOLS 1 Image display apparatus 11 Image | video input part 12 Image | video division part 13 Signal processing part 14 Row drive driver part 15 Column drive driver part 16 Display panel 131 Gamma conversion part 132 Random signal generation part 133 Dither processing part 134 Video buffer part 135 Video division part
Claims (4)
「１」から前記補正後の映像信号の画素値の取り得る最大値までのランダム値を出力するランダム信号発生部と、
前記画素値が前記ランダム値以上の場合に前記画素値を「１」に、前記ランダム値未満の場合に前記画素値を「０」に変換するディザ処理部と、を備える画像表示装置。 A gamma conversion unit that performs gamma correction on the video signal and linearly converts the relationship between the level of the corrected video signal and the display brightness;
A random signal generator for outputting a random value from “1” to a maximum value that can be taken by a pixel value of the corrected video signal;
And a dither processing unit that converts the pixel value to “1” when the pixel value is equal to or greater than the random value, and converts the pixel value to “0” when the pixel value is less than the random value.
前記複数の表示パネルに対応して、映像フレームを分割した複数の画像データを生成する映像分割部と、を備える請求項１に記載の画像表示装置。 A display unit in which a plurality of display panels are arranged in a tile shape;
The image display device according to claim 1, further comprising: a video dividing unit that generates a plurality of image data obtained by dividing a video frame in correspondence with the plurality of display panels.
「１」から前記補正後の映像信号の画素値の取り得る最大値までのランダム値を出力するランダム信号発生ステップと、
前記画素値が前記ランダム値以上の場合に前記画素値を「１」に、前記ランダム値未満の場合に前記画素値を「０」に変換するディザ処理ステップと、をコンピュータが実行する信号処理方法。 A gamma conversion step for gamma-correcting the video signal and linearly converting the relationship between the level of the corrected video signal and the display brightness;
A random signal generation step of outputting a random value from “1” to a maximum value that can be taken by a pixel value of the corrected video signal;
A signal processing method in which a computer executes a dither processing step of converting the pixel value to “1” when the pixel value is greater than or equal to the random value and converting the pixel value to “0” when the pixel value is less than the random value .
「１」から前記補正後の映像信号の画素値の取り得る最大値までのランダム値を出力するランダム信号発生ステップと、
前記画素値が前記ランダム値以上の場合に前記画素値を「１」に、前記ランダム値未満の場合に前記画素値を「０」に変換するディザ処理ステップと、をコンピュータに実行させるための信号処理プログラム。 A gamma conversion step for gamma-correcting the video signal and linearly converting the relationship between the level of the corrected video signal and the display brightness;
A random signal generation step of outputting a random value from “1” to a maximum value that can be taken by a pixel value of the corrected video signal;
A signal for causing a computer to execute a dither processing step of converting the pixel value to “1” when the pixel value is equal to or greater than the random value and converting the pixel value to “0” when the pixel value is less than the random value. Processing program.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017159565A JP7079579B2 (en) | 2017-08-22 | 2017-08-22 | Image display device, signal processing method and signal processing program |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017159565A JP7079579B2 (en) | 2017-08-22 | 2017-08-22 | Image display device, signal processing method and signal processing program |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019039958A true JP2019039958A (en) | 2019-03-14 |
| JP7079579B2 JP7079579B2 (en) | 2022-06-02 |
Family
ID=65725611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017159565A Active JP7079579B2 (en) | 2017-08-22 | 2017-08-22 | Image display device, signal processing method and signal processing program |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7079579B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111292674A (en) * | 2020-02-26 | 2020-06-16 | 福建华佳彩有限公司 | Display driving method and device with high image quality |
| JP7483537B2 (en) | 2020-07-27 | 2024-05-15 | 日本放送協会 | Image display device, signal processing method, and signal processing program |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05333831A (en) * | 1992-05-28 | 1993-12-17 | Kyocera Corp | Gradational display control circuit |
| JPH07244273A (en) * | 1994-03-02 | 1995-09-19 | Optrex Corp | Liquid crystal display device |
| JPH1195251A (en) * | 1997-09-19 | 1999-04-09 | Sony Corp | Liquid crystal display device |
| JP2001298617A (en) * | 2000-04-13 | 2001-10-26 | Canon Inc | Threshold matrix and method and device for gradation reproduction using it |
| JP2004029639A (en) * | 2002-06-28 | 2004-01-29 | Canon Inc | Method for reducing the number of bits |
| US20130155319A1 (en) * | 2011-12-19 | 2013-06-20 | Sony Corporation | Usage of dither on interpolated frames |
-
2017
- 2017-08-22 JP JP2017159565A patent/JP7079579B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05333831A (en) * | 1992-05-28 | 1993-12-17 | Kyocera Corp | Gradational display control circuit |
| JPH07244273A (en) * | 1994-03-02 | 1995-09-19 | Optrex Corp | Liquid crystal display device |
| JPH1195251A (en) * | 1997-09-19 | 1999-04-09 | Sony Corp | Liquid crystal display device |
| JP2001298617A (en) * | 2000-04-13 | 2001-10-26 | Canon Inc | Threshold matrix and method and device for gradation reproduction using it |
| JP2004029639A (en) * | 2002-06-28 | 2004-01-29 | Canon Inc | Method for reducing the number of bits |
| US20130155319A1 (en) * | 2011-12-19 | 2013-06-20 | Sony Corporation | Usage of dither on interpolated frames |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111292674A (en) * | 2020-02-26 | 2020-06-16 | 福建华佳彩有限公司 | Display driving method and device with high image quality |
| JP7483537B2 (en) | 2020-07-27 | 2024-05-15 | 日本放送協会 | Image display device, signal processing method, and signal processing program |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7079579B2 (en) | 2022-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5058524B2 (en) | Display device and driving method thereof | |
| JP2005173387A (en) | Image processing method, driving method of display device and display device | |
| KR101146408B1 (en) | Display and Driving Method thereof | |
| KR20210124599A (en) | Display device | |
| CN109308865B (en) | Display panel, control device, display device, and method for driving display panel | |
| JP2008003549A (en) | Apparatus and method for driving liquid crystal display device | |
| US8243212B2 (en) | Display apparatus, display monitor and television receiver | |
| JP2022546109A (en) | Display panel driving device, driving method, and display device | |
| KR101263533B1 (en) | Display Device | |
| JP7079579B2 (en) | Image display device, signal processing method and signal processing program | |
| KR20140137243A (en) | Display device and display device driving mtehod | |
| KR20140106013A (en) | Display device for reducing dynamic false contour | |
| US20190279577A1 (en) | Digital control driving method and driving display device | |
| KR20170081050A (en) | Organic light emitting display device, timing controller and method for driving the timing controller | |
| JP7483537B2 (en) | Image display device, signal processing method, and signal processing program | |
| JP4788819B2 (en) | Electro-optical device and electronic apparatus | |
| JP2021076791A (en) | Image display device, drive method, and drive program | |
| JP2013088745A (en) | Liquid crystal display device | |
| JP5375795B2 (en) | Liquid crystal display device, driving device and driving method for liquid crystal display element | |
| JP6799419B2 (en) | Image display device, drive method and drive program | |
| KR102509878B1 (en) | Method for time division driving and device implementing thereof | |
| TWI792583B (en) | Driving method of self-luminous display, row driving circuit, self-luminous display device and information processing device | |
| KR20190081830A (en) | organic light emitting display device | |
| US11756474B2 (en) | Display device and driving method thereof | |
| KR101330737B1 (en) | Display Device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200629 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210803 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210914 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220208 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220329 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220411 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220426 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220523 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7079579 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |