以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は原則として繰り返さない。
[実施の形態1]
図1は実施の形態1に従う過電流保護装置1の機能を説明するための機能ブロック図である。図1に示されるように、過電流保護装置1は、電源電圧Vinに接続される入力端子INと、負荷100に接続される出力端子OUTと、入力端子INおよび出力端子OUTの間に設けられたスイッチである電界効果トランジスタ(FET:Field Effect Transistor)11と、検出部22と、制御部13とを備える。電圧Voutは出力端子OUTにおける電圧である。電流Ioutは負荷100を流れる電流である。FET11はNchのMOSFET(Metal Oxide Semiconductor Field Effect Transistor)である。入力端子INおよび出力端子OUTの間に設けられるスイッチは、たとえばPchのMOSFET、あるいはバイポーラトランジスタであってもよい。
FET11は、入力端子INに接続されるドレイン端子Dと、出力端子OUTに接続されるソース端子Sと、ゲート端子Gとを含む。FET11のゲート端子Gは、制御部13と接続されている。
検出部22はFET11のドレイン端子Dに接続されている。検出部22はFET11のソース端子Sに接続されている。
検出部22はFET11を流れる電流を監視する。FET11を流れる電流が所定の閾値を超えて過電流となっている状態がある程度の時間継続した場合、検出部22は遮断信号を制御部13へ出力する。制御部13は、検出部22からの遮断信号に応じてFET11のゲート端子Gを制御し、FET11を遮断する。
過電流保護装置1は、FET11を流れる電流が過電流となってからFET11を遮断するまでをある程度の時間遅延させることで、ヒューズと同様に、瞬間的に発生する突入電流によってはFET11を遮断しない。
過電流の程度が大きいほど、負荷100が過電流に耐えられる時間は短くなる。過電流の程度が大きいほどFET11を遮断するまでの遅延時間は短くするべきである。そうであるにも関わらず、FET11を遮断するまでの遅延時間が常に一定であると、過電流の程度に応じた適切なタイミングでFET11の遮断が行なわれない可能性がある。たとえば、過電流の程度が大きいとき、FET11の遮断を行なうべきタイミングを過ぎてもFET11の遮断が行なわれない可能性がある。逆に、過電流の程度が小さいとき、FET11の遮断するタイミングが到来していないにも関わらず不要なFET11の遮断が行なわれる可能性がある。
このような問題に鑑みて、実施の形態1においては、過電流の程度に応じて遅延時間が変化する構成とする。具体的には、検出部22は、FET11を流れる電流が第1の閾値Iocp1を超えている状態が第1の遅延時間L1継続した場合に制御部13へ遮断信号を出力する。検出部22は、FET11を流れる電流が第2の閾値Iocp2(>Iocp1)を超えている状態が第2の遅延時間L2(<L1)継続した場合に制御部13へ遮断信号を出力する。このように過電流の程度に応じて遅延時間を段階的に設けることにより、過電流保護装置1はヒューズに近い特性を実現できる。
なお、過電流保護装置1には許容電流Itol(>Iocp2)が設定されている。許容電流Itolを超える電流が流れると過電流保護装置1自身が破壊される可能性が高まる。許容電流Itolが設定されていることは以下で説明する実施の形態2~4においても同様である。
図2は図1の検出部22の構成を説明するための機能ブロック図である。図2に示されるように、検出部22はオペアンプ1201と第1検出回路121と第2検出回路122とを含む。
オペアンプ1201の第1端子はFET11のドレイン端子Dに接続されている。オペアンプ1201の第1端子にはオフセット電圧として許容電圧Vtolが設定されている。オペアンプ1201の第2端子はFET11のソース端子Sに接続されている。
オペアンプ1201は、過電流保護装置1を流れる電流が許容電流Itolに達した場合に、その旨を示す信号(以下では「制限信号」ともいう。)を遅延なく制御部13へ出力する。制御部13は制限信号に応じてFET11を流れる電流を許容電流Itolに制限する。
オペアンプ1201は、たとえば地絡、あるいは短絡により、許容電流Itolよりも大きい電流が流れて過電流保護装置1が破壊されるのを防止するために設けられている。具体的には、オペアンプ1201はFET11のドレイン端子Dとソース端子Sとの間の電圧が許容電圧Vtolを超えているか否かを判定する。オペアンプ1201は、FET11のドレイン端子Dとソース端子Sとの間の電圧が許容電圧Vtolを超えた場合、制限信号を遅延なく制御部13へ出力する。
FET11のオン抵抗をRonとすると、以下の式(1)が成立する。
Vtol = Ron・Itol …(1)
すなわち、FET11のドレイン端子Dとソース端子Sとの間の電圧が許容電圧Vtolを超えているか否かを判定することは、FET11を流れる電流が許容電流Itolを超えているか否かを判定することを意味する。
制御部13は制限信号に応じて、FET11を流れる電流が許容電流Itolを超えないようにFET11のゲート端子Gとソース端子Sとの間の電圧を制御する。
第1検出回路121はコンパレータ1211と遅延回路1212とを含む。コンパレータ1211の第1端子はFET11のドレイン端子Dに接続されている。コンパレータ1211の第1端子にはオフセット電圧として電圧Vocp1が設定されている。コンパレータ1211の第2端子はFET11のソース端子Sに接続されている。
コンパレータ1211はFET11のドレイン端子Dとソース端子Sとの間の電圧が電圧Vocp1を超えているか否かを判定する。コンパレータ1211は、FET11のドレイン端子Dとソース端子Sとの間の電圧がVocp1を超えた場合、その旨を示す信号(以下では「超過信号」ともいう。)を遅延回路1212へ出力する。
FET11のオン抵抗をRonとすると、以下の式(2)が成立する。
Vocp1 = Ron・Iocp1 …(2)
すなわち、FET11のドレイン端子Dとソース端子Sとの間の電圧が電圧Vocp1を超えているか否かを判定することは、FET11を流れる電流が第1の閾値Iocp1を超えているか否かを判定することを意味する。
遅延回路1212は、コンパレータ1211から超過信号を第1の遅延時間L1の間継続して受信した場合に制御部13へ遮断信号を出力する。遅延回路1212は、図示しないが、たとえばカウンタ回路、あるいはコンデンサの両端電圧が所定の電圧となるまでの時間を遅延時間とするものが含まれる。
第2検出回路122はコンパレータ1221と遅延回路1222とを含む。コンパレータ1221の第1端子はFET11のドレイン端子Dに接続されている。コンパレータ1221の第1端子にはオフセット電圧として電圧Vocp2が設定されている。コンパレータ1221の第2端子はFET11のソース端子Sに接続されている。
コンパレータ1221はFET11のドレイン端子Dとソース端子Sとの間の電圧が電圧Vocp2を超えているか否かを判定する。コンパレータ1221は、FET11のドレイン端子Dとソース端子Sとの間の電圧がVocp2を超えた場合には、その旨を示す信号を遅延回路1222へ出力する。
FET11のオン抵抗をRonとすると、以下の式(3)が成立する。
Vocp2 = Ron・Iocp2 …(3)
すなわち、FET11のドレイン端子Dとソース端子Sとの間の電圧が電圧Vocp2を超えているか否かを判定することは、FET11を流れる電流が第2の閾値Iocp2を超えているか否かを判定することを意味する。
遅延回路1222は、コンパレータ1221からFET11のドレイン端子Dとソース端子Sとの間の電圧がVocp2を超えた旨を示す信号を第2の遅延時間L2の間継続して受信した場合に制御部13へ遮断信号を出力する。
図3は、第1検出回路121の動作を説明するためのタイムチャートである。図3に示されるように、時刻t1から時刻t2の間に負荷100が作動したことによる突入電流が生じている。この突入電流は、第1の閾値Iocp1,第2の閾値Iocp2のいずれも超えている。しかし、この突入電流がこれらの閾値を超えている時間は、第1の遅延時間L1および第2の遅延時間L2いずれよりも短い。そのため、第1検出回路121および第2検出回路122はいずれも遮断信号を出力しない。
電流Ioutは時刻t3から時刻t4までの間および時刻t5から時刻t6までの間において第1の閾値Iocp1を超えている。しかし、時刻t3から時刻t4までの時間は第1の遅延時間L1よりも短い。第1検出回路121は時刻t3の直後においては制御部13へ遮断信号を出力しない。一方、時刻t5から時刻t6までの時間は第1の遅延時間L1に達している。第1検出回路121は時刻t6の直後に制御部13へ遮断信号を出力する。制御部13は遮断信号に応じてFET11を遮断する。
図4は、第2検出回路122の動作を説明するためのタイムチャートである。図4に示されるように、時刻t7から時刻t8までの間において、電流Ioutは第2の閾値Iocp2を超えている。時刻t7から時刻t8までの時間は第2の遅延時間L2に達している。第2検出回路122は時刻t8の直後に制御部13へ遮断信号を出力する。制御部13は遮断信号に応じてFET11を遮断する。
図5は、短絡または地絡のような異常事態が生じた場合の検出部22の動作を説明するためのタイムチャートである。図5に示されるように、時刻t9において、たとえば地絡、あるいは短絡が生じたことにより、電流Ioutは急激に大きくなって許容電流Itolに達している。オペアンプ1201は、時刻t9の直後に制限信号を制御部13へ出力する。制御部13は制限信号に応じてFET11を制御して、FET11を流れる電流を許容電流Itolに制限する。
時刻t9から時刻t10までの間において、電流Ioutは第2の閾値Iocp2を超えている。時刻t9から時刻t10までの時間は第2の遅延時間L2に達している。第2検出回路122は時刻t10の直後に制御部13へ遮断信号を出力する。制御部13は遮断信号に応じてFET11を遮断する。
以上のように、過電流保護装置1は、電流Ioutの程度に応じて段階的に設けられた遅延時間により、適切なタイミングでFET11を遮断することができる。すなわち、過電流保護装置1においては、メンテナンスフリーでありながらヒューズに近い特性を実現することができる。その結果、過電流保護装置1を、FET11を遮断しても交換する必要がない、ヒューズの代替品として使用することができる。
[実施の形態1の変形例]
実施の形態1においては、検出部22が2つの検出回路を含む場合について説明した。検出部22が備える検出回路の数は2に限られない。実施の形態1の変形例では、検出部22が備える検出回路の数が3以上の場合について説明する。
実施の形態1の変形例が実施の形態1と異なるのは、検出部が含む検出回路の数がN(>2)であるという点である。それ以外の構成については実施の形態1と同様であるため説明を繰り返さない。
図6は、実施の形態1の変形例に従う過電流保護装置1Aの機能を説明するための機能ブロック図である。図6に示されるように、検出部22Aは、第1検出回路,第2検出回路,…,第N検出回路を含む。各検出回路は、実施の形態1で説明した第1および第2検出回路と同様の構成で、コンパレータと遅延回路とを含む。各検出回路は第1の閾値Iocp1,第2の閾値Iocp2,…第Nの閾値IocpNを持つ。これら閾値および許容電流Itolの大小関係は以下の関係式(4)となっている。
Iocp1<Iocp2<…<IocpN<Itol …(4)
各検出回路は、第1の遅延時間L1,第2の遅延時間L2,…,第Nの遅延時間LNをもつ。これら遅延時間の大小関係は以下の関係式(5)となっている。
L1>L2>…>LN …(5)
つまり、電流の閾値が大きくなるほどこの閾値に対応する遅延時間は短くなる。
図7は、ヒューズの特性(a)と過電流保護装置1Aの特性(b)とを併せて示した図である。図7(a)に示されるように、ヒューズは溶断電流が大きくなるほど溶断時間が短くなる。図7(b)に示されるように、過電流保護装置1Aにおいても電流の閾値が大きくなるほど遅延時間が短くなるように設定されている。
以上のように、過電流保護装置1Aは、電流Ioutの程度に応じて段階的に設けられた遅延時間により、適切なタイミングでFET11を遮断することができる。すなわち、過電流保護装置1Aにおいては、メンテナンスフリーでありながらヒューズに近い特性を実現することができる。その結果、過電流保護装置1Aを、FET11を遮断しても交換する必要がない、ヒューズの代替品として使用することができる。
過電流保護装置1Aには、電流の閾値を3段階以上設けることにより、電流の閾値が2段階の過電流保護装置1と比べて、よりヒューズに近い特性を持たせることができる。
実施の形態1においては、制御部13は制限信号に応じてFET11を流れる電流を許容電流Itolに制限する場合について説明した。制御部13は制限信号に応じてFET11を遮断しても構わない。図8は、実施の形態1の他の変形例に従う過電流保護装置1Bの機能を説明するための機能ブロック図である。図8に示されるように、過電流保護装置1Bにおいて検出部22Bは、オペアンプ1201に替わりコンパレータ1201Bを含む。コンパレータ1201Bは、過電流保護装置1Bを流れる電流が許容電流Itolに達した場合に、制限信号を遅延なく制御部13Bへ出力する。制御部13Bは制限信号に応じてFET11を遮断する。このような構成によっても許容電流Itolよりも大きい電流が流れて過電流保護装置1Bが破壊されるのを防止することができる。
実施の形態1においては、検出部22はFET11のドレイン端子Dとソース端子Sとの電圧差から負荷100へ出力される電流Ioutを検知する場合について説明した。検出部22が電流Ioutを検知する方法は、この方法に限られない。例えば、図9に示される過電流保護装置1Cのように、FET11のソース端子と出力端子OUTとの間に設けられた抵抗14の両端の電圧差から電流Ioutを検知してもよい。
[実施の形態2]
実施の形態1においては、制御部13は、FET11を一度遮断すると、その後FET11を自動的には導通状態に復帰させない構成について説明した。実施の形態2においては、制御部13がFET11を遮断した後、所定の時間経過後に制御部13がFET11を導通状態に復帰させる場合について説明する。
実施の形態2が実施の形態1と異なるのは、制御部13がFET11を遮断した後、所定の時間経過後にFET11を導通状態に復帰させるという点である。これ以外の構成については実施の形態1と同様のため説明を繰り返さない。
図10は、実施の形態2における電流Ioutのタイムチャートである。図10に示されるように、電流Ioutは時刻t11から時刻t12の間において第1の閾値Iocp1を超えている。時刻t11から時刻t12までの時間は第1の遅延時間L1に達している。第1検出回路121は時刻t12の直後に制御部13へ遮断信号を出力する。制御部13は遮断信号に応じてFET11を遮断する。
制御部13は、FET11を時刻t12の直後に遮断してから所定の時間S1が経過した時刻t13においてFET11を導通状態へ復帰させる。電流Ioutは時刻t13においても第1の閾値Iocp1を超えており、その状態が第1の遅延時間L1が経過した時刻t14まで継続する。第1検出回路121は時刻t14の直後に制御部13へ遮断信号を出力する。制御部13は遮断信号に応じてFET11を遮断する。
制御部13は、FET11を時刻t14の直後に遮断してから所定の時間S1が経過した時刻t15においてFET11を導通状態へ復帰させる。電流Ioutは時刻t15においては第1の閾値Iocp1を下回っている。第1検出回路121は遮断信号を制御部13へ出力しない。
以上のように、実施の形態2に従う過電流保護装置は、実施の形態1と同様の効果をもつとともに、一度遮断したFET11を所定の時間経過後に自動的に導通状態に復帰させることにより、電流Ioutが正常な状態に戻っている場合に負荷への継続的な電力供給を再開できる。
[実施の形態3]
実施の形態1においては、検出部22が遅延時間の異なる複数の検出回路を含むことにより、電流Ioutの程度に応じた遅延時間を実現する構成について説明した。電流Ioutの程度に応じた遅延時間を実現する方法は、遅延時間の異なる複数の検出回路を用いる方法に限られない。実施の形態3においては、電流Ioutに応じて遅延時間を動的に変更する場合について説明する。
実施の形態3が実施の形態1と異なるのは、実施の形態3に従う過電流保護装置が、電流Ioutに応じて遅延時間を動的に変更する調整部を含むことである。これら以外の点は実施の形態1と同様であるため説明を繰り返さない。なお、説明の都合上、図11には第1検出回路のみが描かれているが、検出部が含む検出回路は複数であっても構わない。このことは以下で説明する実施の形態4においても同様である。
図11は、実施の形態3に従う過電流保護装置3の機能を説明するための機能ブロック図である。図11に示されるように、過電流保護装置3は検出部32と調整部34とを含む。
検出部32は第1検出回路321を含む。第1検出回路321は遅延回路3212を含む。
調整部34は遅延回路3212と接続されている。調整部34はFET11のドレイン端子Dに接続されている。調整部34はFET11のソース端子Sに接続されている。
調整部34は、FET11を流れる電流Ioutに応じて、遅延回路3212の遅延時間を調整する。図12は、電流Ioutと調整部34が設定する遅延時間との関係を示す図である。図12に示されるように、FET11を流れる電流が大きくなるほど、調整部34によって遅延時間は短く設定される。
以上のように、過電流保護装置3は、電流Ioutの程度に応じて遅延時間を可変に設定することにより、適切なタイミングでFET11を遮断することができる。すなわち、過電流保護装置3は、ヒューズに近い特性を実現することができる。その結果、過電流保護装置3は、ヒューズの代替品として使用することができる。
過電流保護装置3は、電流Ioutに応じて動的に遅延時間を変化させることにより、遅延時間の設定が段階的である実施の形態1に従う過電流保護装置と比べて、遅延時間の変化を連続的とすることができるため、よりヒューズに近い特性をもつ。
調整部34は、電流Ioutの程度に応じて遅延時間を動的に設定する。遅延時間の設定にあたって基準とするのは電流Ioutに限られない。電流Ioutと相関関係がある物理量であればどのようなものでも構わない。たとえば、電流Ioutが大きくなるとFET11の温度は高くなる。調整部34はFET11の温度に基づいて遅延時間を設定してもよい。図13は、FET11の温度と調整部が設定する遅延時間との関係を示す図である。図13に示されるように、FET11の温度が高くなるほど、調整部34により遅延時間は短く設定される。
[実施の形態4]
実施の形態3において遅延時間は調整部によって変更される。しかし、過電流保護装置の使用者が遅延時間を設定することはできない。実施の形態4においては、遅延回路の構成要素である抵抗またはコンデンサを、過電流保護装置の外部から使用者が変更可能とすることで遅延回路の遅延時間を可変とする場合について説明する。
実施の形態4が実施の形態1と異なる点は、遅延回路を構成する抵抗またはコンデンサが過電流保護装置の外部から変更可能であるという点である。それ以外の構成は実施の形態1と同様であるため説明を繰り返さない。
検出部に含まれる遅延回路が、コンデンサを含み、当該コンデンサの両端電圧が所定の電圧となるまでの時間を遅延時間とするものである場合、遅延回路を流れる電流Iと、遅延回路に含まれるコンデンサの容量Cと、当該コンデンサの両端電圧が所定の電圧Vthとなるまでの時間、すなわち遅延回路の遅延時間Lとの間には、およそ以下の関係式(6)が成り立つことが知られている。
L = C・Vth/I …(6)
すなわち、電流Iまたは容量Cを変更することにより遅延時間Lを変更することができる。実施の形態4においては、このことを利用して遅延回路の遅延時間を可変とする。
図14は、実施の形態4に従う過電流保護装置4の機能を説明するための機能ブロック図である。図14に示されるように、過電流保護装置4は検出部42を備える。検出部42は第1検出回路421を含む。第1検出回路421は遅延回路4212を有する。遅延回路4212は内部回路450と抵抗44とを有する。抵抗44は過電流保護装置4の外部から取り付けられている。抵抗44は他の抵抗と交換可能である。
図15は、図14の内部回路450の構成を示すための回路図である。図15に示されるように、内部回路450は、コンデンサ45と、FET46と、定電流源47と、カレントミラー回路48とを有する。抵抗44およびコンデンサ45の各々はカレントミラー回路48に接続されている。定電流源47はカレントミラー回路48に定電流を供給する。
内部回路450がコンパレータ1211から超過信号を受けると、FET46が遮断される。その結果、それまでFET46を流れていた電流Iがコンデンサ45に供給され始める。コンデンサ45の両端電圧が所定の電圧Vthに達すると制御部13へ遮断信号が出力される。
コンデンサ45に供給される電流Iはカレントミラー回路の作用により抵抗44を流れる電流と同じである。抵抗44を流れる電流は抵抗値Rにより変化するから、抵抗値Rによって電流Iを変化させることができる。
以上から、コンデンサ45の両端電圧が所定の電圧Vthに達するまでの時間、すなわち遅延回路4212の遅延時間Lは、式(6)より抵抗44の抵抗値を大きくすることにより長くすることができる。
図16は、実施の形態4に従う他の過電流保護装置4Aの機能を説明するための機能ブロック図である。図16に示されるように、過電流保護装置4Aは検出部42Aを備える。検出部42Aは第1検出回路421Aを含む。第1検出回路421Aは遅延回路4212Aを有する。遅延回路4212Aは内部回路450Aとコンデンサ45Aとを有する。コンデンサ45Aは過電流保護装置4Aの外部から取り付けられている。コンデンサ45Aは他のコンデンサと交換可能である。
図17は、図16の内部回路450Aの構成を示すための回路図である。図17に示されるように、内部回路450Aは、コンデンサ45Aと、FET46Aと、定電流源47Aとを有する。電流Iは定電流源47Aから供給される電流である。
内部回路450Aがコンパレータ1211から超過信号を受けると、FET46Aは遮断される。その結果、それまではFET46Aを流れていた電流Iがコンデンサ45Aに供給され始める。コンデンサ45Aの両端電圧が所定の電圧Vthに達すると制御部13へ遮断信号が出力される。
コンデンサ45Aの両端電圧が所定の電圧Vthに達するまでの時間、すなわち遅延回路4212Aの遅延時間Lは、式(6)よりコンデンサ45Aの容量値を大きくするほど長くすることができる。
コンデンサ45Aは容量値が可変のコンデンサであってもよい。容量値が可変のコンデンサを用いることで、コンデンサ45Aを他のコンデンサに交換することなくその容量値を変更することで、遅延回路4212Aの遅延時間を変更することができる。
以上のように、実施の形態4に従う過電流保護装置は、使用される環境に応じて設定された遅延時間により、適切なタイミングでFET11を遮断することができる。すなわち、この過電流保護装置においては、メンテナンスフリーでありながらヒューズに近い特性を実現することができる。その結果、この過電流保護装置を、FET11を遮断しても交換する必要がない、ヒューズの代替品として使用することができる。
実施の形態1~4においては、許容電流が設定されている場合について説明した。許容電流が設定されていることは必須ではない。以下では、許容電流が設定されていない場合について説明する。
[実施の形態5]
図18は、実施の形態5に従う過電流保護装置5の機能を説明するための機能ブロック図である。図18に示される過電流保護装置5においては、図2に示される過電流保護装置1の検出部22が検出部52に置き換えられている。検出部52の構成は、検出部22からオペアンプ1201が除かれた構成である。その他の構成については同様であるため説明を繰り返さない。
過電流保護装置5は、過電流保護装置1と同様に、電流Ioutの程度に応じて段階的に設けられた遅延時間により、適切なタイミングでFET11を遮断することができる。すなわち、過電流保護装置5においては、メンテナンスフリーでありながらヒューズに近い特性を実現することができる。その結果、過電流保護装置5を、FET11を遮断しても交換する必要がない、ヒューズの代替品として使用することができる。
[実施の形態5の変形例]
実施の形態5においては、検出部52が2つの検出回路を含む場合について説明した。検出部52が備える検出回路の数は2に限られない。実施の形態5の変形例では、検出部52が備える検出回路の数が3以上の場合について説明する。
図19は、実施の形態5の変形例に従う過電流保護装置5Aの機能を説明するための機能ブロック図である。図19に示される過電流保護装置5Aにおいては、図6に示される過電流保護装置1Aの検出部22Aが検出部52Aに置き換えられている。検出部52Aの構成は、検出部22Aの構成からオペアンプ1201が除かれた構成である。その他の構成については同様であるため説明を繰り返さない。
過電流保護装置5Aは、過電流保護装置1Aと同様に、電流Ioutの程度に応じて段階的に設けられた遅延時間により、適切なタイミングでFET11を遮断することができる。すなわち、過電流保護装置5Aにおいては、メンテナンスフリーでありながらヒューズに近い特性を実現することができる。その結果、過電流保護装置5Aを、FET11を遮断しても交換する必要がない、ヒューズの代替品として使用することができる。
過電流保護装置5Aには、電流の閾値を3段階以上設けることにより、電流の閾値が2段階の過電流保護装置5と比べて、よりヒューズに近い特性を持たせることができる。
[実施の形態6]
実施の形態5においては、検出部52が遅延時間の異なる複数の検出回路を含むことにより、電流Ioutの程度に応じた遅延時間を実現する構成について説明した。電流Ioutの程度に応じた遅延時間を実現する方法は、遅延時間の異なる複数の検出回路を用いる方法に限られない。実施の形態6においては、電流Ioutに応じて遅延時間を動的に変更する場合について説明する。
図20は、実施の形態6に従う過電流保護装置6の機能を説明するための機能ブロック図である。図20に示される過電流保護装置6においては、図11に示される過電流保護装置3の検出部32が検出部62に置き換えられている。検出部62の構成は、検出部32の構成からオペアンプ1201が除かれた構成である。その他の構成については同様であるため、説明を繰り返さない。
過電流保護装置6は、過電流保護装置3と同様に、電流Ioutの程度に応じて遅延時間を可変に設定することにより、適切なタイミングでFET11を遮断することができる。すなわち、過電流保護装置6は、ヒューズに近い特性を実現することができる。その結果、過電流保護装置6は、ヒューズの代替品として使用することができる。
過電流保護装置6は、電流Ioutに応じて動的に遅延時間を変化させることにより、遅延時間の設定が段階的である実施の形態5に従う過電流保護装置と比べて、遅延時間の変化を連続的とすることができるため、よりヒューズに近い特性をもつ。
[実施の形態7]
実施の形態6において遅延時間は調整部によって変更される。しかし、過電流保護装置の使用者が遅延時間を設定することはできない。実施の形態7においては、遅延回路の構成要素である抵抗またはコンデンサを、過電流保護装置の外部から使用者が変更可能とすることで遅延回路の遅延時間を可変とする場合について説明する。
図21は、実施の形態7に従う過電流保護装置7の機能を説明するための機能ブロック図である。図21に示される過電流保護装置7においては、図14に示される過電流保護装置4の検出部42が検出部72に置き換えられている。検出部72の構成は、検出部42からオペアンプ1201が除かれた構成である。その他の構成については同様であるため、説明を繰り返さない。
図22は、実施の形態7に従う他の過電流保護装置7Aの機能を説明するための機能ブロック図である。図22に示される過電流保護装置7Aは、図16に示される過電流保護装置4Aの検出部42Aが検出部72Aに置き換えられている。検出部72Aの構成は、検出部42Aの構成からオペアンプ1201が除かれた構成である。その他の構成については同様であるため説明を繰り返さない。
実施の形態7に従う過電流保護装置は、実施の形態4に従う過電流保護装置と同様に、使用される環境に応じて設定された遅延時間により、適切なタイミングでFET11を遮断することができる。すなわち、この過電流保護装置においては、メンテナンスフリーでありながらヒューズに近い特性を実現することができる。その結果、この過電流保護装置を、FET11を遮断しても交換する必要がない、ヒューズの代替品として使用することができる。
[実施の形態8]
図23は、実施の形態8に従う電子機器8の全体構成を示す概略図である。図23において、電子機器8は、回路81と抵抗82とを備える。回路81は、入力端子TAと、出力端子TBと、接地端子TGと、内部回路812と、を含む。回路81はさらに、第1の保護回路814Aおよび第2の保護回路814Bを含んでもよい。
抵抗82は、接地端子TGと接地との間に接続される。抵抗82は、接地端子TGを介して回路81から接地へと流れる電流を制限する。
内部回路812は、入力端子TAと出力端子TBとの間に接続され、入力端子TAにおいて電源から電源電圧Vinを受けて動作して、出力端子TBから負荷100へと電圧Voutを出力する。たとえば、内部回路812は、負荷100への電圧の供給および遮断を切り替えるためのロードスイッチ、または、電圧レギュレータであってもよいが、これに限定されない。
以上のような構成を有する電子機器8において、内部回路812が過電圧等によって破壊し導通故障した場合を考える。このとき、内部回路812のインピーダンスが0Ωに近くなるため、電流は入力端子TAと内部回路812と接地端子TGとを介して接地へと流れこむ。
ここで抵抗82がない場合には、内部回路812が低インピーダンスであるため、電源ラインがほぼ接地状態となってしまう。そうすると、大電流が流れ得て、電子機器8の発熱の原因となり得る。
本実施の形態においては、接地端子と接地との間に抵抗82を設けることによって、内部回路812を通過する電流の大きさを、抵抗82によって制限することができる。このとき、内部回路を通って接地端子TGを流れる電流値をIbiasとし、抵抗82の抵抗値をR8とすると、電源電圧Vinとの間には、Ibias=Vin/R8という関係が成立する。本実施の形態において、たとえば抵抗値R8は100Ω、電源電圧Vinは10Vとする。このとき、電流値Ibiasは100mAに制限される。抵抗値R8は、内部回路812の短絡時に生じる電流が所望の大きさ以下となるように適宜選択すればよい。
このように、接地端子TGと接地との間に抵抗82を設けることによって、内部回路の導通故障時に内部回路812を通過する電流の大きさを、抵抗82によって制限することができる。
内部回路の導通故障は、過電圧で生じ得るため、本実施の形態においては、内部回路への過電圧印加を防止するために保護回路814をさらに備えている。
第1の保護回路814Aおよび第2の保護回路814Bは、内部回路812に過大な電圧が印加されたときに、内部回路812に印加される電圧を所定の電圧に保つために使用される。第1の保護回路814Aおよび第2の保護回路814Bは、たとえば、ツェナーダイオードである。第1の保護回路814Aのカソードは入力端子TAに接続され、アノードは接地端子TGに接続される。第1の保護回路814Aは、入力端子TAに所定の大きさより大きい電圧が印加されると降伏し、電流を接地端子TGへと流す。第2の保護回路814Bのカソードは出力端子TBに接続され、アノードは接地端子TGに接続される。第2の保護回路814Bは、出力端子TBに所定の大きさより大きい電圧が印加されると降伏し、電流を接地端子TGへと流す。
このように、保護回路814を設けることによって、内部回路への過電圧の印加を抑制することができる。
図24は、実施の形態8に従う電子機器8において、入力電圧が過大となった場合の電圧Vinと電圧VGと電位ΔVの変化を示すタイムチャートである。図24の縦軸は、入力端子TAに印加される電圧Vinと、接地端子TGに印加される電圧VGと、入力端子TAと接地端子TGとの間の電位ΔVとを示す。図24の横軸は時間を示す。
時刻t41までの間は、電源によって入力端子TAに定常的な電源電圧Vinが印加されている。
時刻t41にたとえば電源にノイズが発生し、入力端子TAに入力される電源電圧Vinが急激に増加し始める。時刻t42に電源電圧Vinが第1の保護回路814Aのクランプ電圧である電圧Vclampを上回ると、第1の保護回路814Aが導通し、第1の保護回路814Aに印加される電圧である電位ΔVは、電圧Vclampに保たれる。このとき、接地端子TGの電圧VGは、時刻t42から時刻t43の間、Vinと電圧Vclampの差分の電圧だけ上昇する。
以上のように、電源電圧Vinが過電圧状態となった場合、第1の保護回路814Aによって、内部回路への過電圧の印加が抑制され、内部回路の故障が防止される。
また、仮に第1の保護回路814Aが導通故障により短絡した場合であっても、第1の保護回路814Aが接地端子TGに接続されているため、第1の保護回路814Aを通って接地へと流れる電流を抵抗82によって制限することができる。
以上のように、本発明に係る電子機器において、回路内から接地へと向かう電流経路に抵抗を設けることによって、内部回路の導通故障が生じた場合であっても、回路内を通過する電流を制限することができる。
[実施の形態9]
図25は、電子機器がロードスイッチである場合の全体構成を示す概略図である。図25を参照し、本実施の形態に係る電子機器8Aは、内部回路812A内にスイッチ31と、スイッチ31を駆動するための制御回路30とを備える。制御回路30は、検出部32と、制御部33とを含む。本実施の形態に係る電子機器8Aの他の部分の構成は、実施の形態8に係る電子機器8の対応する部分と同様の構成であるので、詳しい説明を繰り返さない。
スイッチ31は、入力端子TAと出力端子TBとの間に接続され、制御回路30により制御されて入力端子TAから出力端子TBへの電圧の供給と遮断とを切り替える。本実施の形態において、スイッチ31は、MOSFETである場合を例として説明するが、スイッチ31はこれに限らず、バイポーラトランジスタなど、入出力用の端子および入出力を制御するための制御端子を有するいずれの種類の出力トランジスタを用いてもよい。スイッチ31のドレインは入力端子TAに接続され、ソースは出力端子TBに接続され、ゲートは制御部33に接続される。
検出部32は、スイッチ31のドレインと、スイッチ31のソースとに接続される。また、検出部32は、接地端子TGを介して接地に接続されている。検出部32は、スイッチ31のドレイン―ソース間の電圧に基づいて、スイッチ31を流れる電流を検出する。検出部32は、検出した電流と所定の閾値との比較に基づいて、過電流の発生の有無を判定し、その判定信号を制御部33へ出力する。
制御部33は、検出部32の検出結果に応じて、スイッチ31のゲート駆動信号を出力する。より具体的には、制御部33は、過電流が発生するとスイッチ31を遮断し、過電流が発生しなければスイッチ31を導通させる。また、制御部33は、遮断した後、所定の時間後にスイッチ31を導通状態にするように復帰してもよい。
検出部32が導通故障により短絡した場合であっても、検出部32が接地端子TGに接続されているため、電子機器8Aは検出部32を通って接地へと流れる電流を制限することができる。
以上のように、本実施の形態に係る電子機器によれば、導通故障が発生した場合であっても、回路内を通過する電流の値は抵抗によって制限されるので、電子機器の発熱等を防止することができる。
[実施の形態10]
図26は、実施の形態10に従う過電流保護装置101を含む電子機器10の全体ブロック図である。図26を参照して、電子機器10は、直流電源1000と、負荷100と、過電流保護装置101とを備える。過電流保護装置101は、入力端子P1と、出力端子P2と、制御装置200と、スイッチ300と、バイアス回路400とを含む。
過電流保護装置101は、入力端子P1において直流電源1000から電源電圧Vinを受け、出力端子P2から負荷100へ出力電圧Voutを出力する。
スイッチ300は、たとえばノーマリオンタイプのn型MOSFETを用いることができる。スイッチ300のドレインは入力端子P1に電気的に接続され、ソースは出力端子P2に電気的に接続される。スイッチ300のゲートは制御装置200に接続されており、制御装置200からの駆動信号によって、入力端子P1から出力端子P2への電力の供給と遮断とが切り換えられる。
なお、スイッチ300は、電力の供給と遮断とを切換えることができれば、当該構成には限られない。スイッチ300として、たとえばバイポーラトランジスタや、リレーなどを用いることも可能である。
制御装置200は、過電流検出部210と、保護動作制御部220と、ゲート駆動部230とを含む。
過電流検出部210は、スイッチ300のドレインおよびソースに接続され、ドレイン-ソース間の電圧変化に基づいてスイッチ300に流れる電流を検出する。過電流検出部210は、検出した電流が所定のしきい値を超える場合には、負荷100に対して過電流が供給されていると判断し、過電流検出信号を保護動作制御部220へ出力する。
保護動作制御部220は、過電流検出部210からの過電流検出信号に基づいて、スイッチ300を駆動するための駆動指令を生成し、ゲート駆動部230へ出力する。保護動作制御部220においては、たとえば、過電流が検出されてから実際にスイッチ300を動作させるまでの遅延時間や、スイッチ300動作後の復帰時間などを設定することができる。
ゲート駆動部230は、保護動作制御部220からの駆動指令に応じて、スイッチ300に対する駆動信号を出力する。
このように、過電流保護装置101は、直流電源1000から負荷100に対して、過電流が流れている場合に、スイッチ300を遮断することによって、負荷100に対して過大な電流が流れ続けることを防止することができる。
バイアス回路400は、制御装置200の過電流検出部210に対して、バイアス電圧Vbiasを出力するための回路である。バイアス電圧Vbiasは、電源電圧Vinと接地電圧GNDとの間の中間の電圧(中間電圧)であり、たとえば、Vin=20Vの場合には、Vbias=10Vなどに設定される。なお、バイアス電圧Vbiasは、電源電圧Vinと接地電圧GNDとの間の1/2の電圧に限られず、使用する素子の仕様に応じて、電源電圧Vinと接地電圧GNDとの間の任意の電圧に設定することができる。たとえば、Vin=20Vの場合に、Vbias=5Vに設定するようにしてもよい。
たとえば図27に示した比較例1における過電流保護装置111のように、過電流検出部210が直接接地電圧GNDに接続される場合には、過電流検出部210は、電源電圧Vinに耐え得るような耐電圧を有する必要がある。
そのため、電源電圧Vinが高くなると、それに応じて過電流検出部210を構成する回路に用いる素子を高耐圧に対応したものにすることが必要となる。
一般的に、高耐圧に対応した素子は、その素子サイズを大きくすることが必要であるため、高耐圧素子を使用した回路は、低耐圧素子を使用した回路に比べて回路面積が大きくなる。これにより、素子単体および装置全体のサイズが大きくなり、製造コストも増加し得る。
また、高耐圧素子は、低耐圧素子に比べて素子の特性にばらつきが生じやすくなる場合があるため、高耐圧素子を使用することによって検出精度が悪化することが懸念される。
図26に示した実施の形態10においては、電源電圧Vinと接地電圧GNDとの間の中間の電圧のバイアス電圧Vbiasを過電流検出部210に対して供給することによって、過電流検出部210に加わる電圧を相対的に低減することができる。より具体的には、過電流検出部210の耐電圧をVin-Vbiasに低減することができる。このように過電流検出部210を低耐圧化することによって、回路規模を小さくできるので、低コスト化が図れるとともに電流検出精度を向上させることができる。
図26に示した実施の形態10においては、バイアス回路400として、クランプ回路が用いられる例が示されている。バイアス回路400は、ツェナーダイオードZD1と、抵抗R1,R2と、カレントミラー410とを含む。
カレントミラー410は、2つのP型MOSFETで示される、同じ仕様のスイッチTR1,TR2を含む。スイッチTR1のゲートは、スイッチTR2のゲートに接続され、さらにスイッチTR1のソースとも接続されている。
ツェナーダイオードZD1のカソードは入力端子P1に接続され、アノードはスイッチTR1のドレインに接続される。スイッチTR1のソースは、抵抗R2を介して接地に接続される。
抵抗R1の一方端は入力端子P1に接続され、他方端はスイッチTR2のドレインに接続される。スイッチTR2のソースは、接地に接続される。また、スイッチTR2のドレインは、過電流検出部210にも接続される。
このような構成とすることによって、入力電圧VinがツェナーダイオードZD1の降伏電圧Vzを超えるとスイッチTR1に電流が流れ、カレントミラー410によって、スイッチTR2にも同じ大きさの電流が流れる。
このとき、スイッチTR1のゲート-ドレイン間電圧をVth11とすると、ゲートの電圧はVin-Vz-Vth11となる。スイッチTR1とスイッチTR2とは同仕様のスイッチであるので、スイッチTR2のドレインにおける電圧(すなわち、バイアス電圧Vbias)は、式(7)のようになる。
Vbias=Vin-Vz-Vth11+Vth11=Vin-Vz …(7)
過電流検出部210に必要とされる耐電圧は式(8)となる。
Vin-Vbias=Vin-(Vin-Vz)=Vz …(8)
すなわち、ツェナーダイオードZD1の降伏電圧を適切に選択することによって、過電流検出部210の耐電圧を調整することができる。
なお、過電流保護装置101は、集積回路として形成することも可能である。
[実施の形態10の変形例1]
上記の実施の形態10においては、バイアス回路として、クランプ回路を用いる場合を例として説明したが、バイアス回路は、上記のような構成には限られず、入力電圧Vinに対して降圧された所定の電圧を出力できるものであれば他の構成を用いることも可能である。
図28は、実施の形態10の変形例1に従う過電流保護装置101Aを含む電子機器10Aの全体ブロック図である。図28の過電流保護装置101Aにおいては、図26のクランプ回路に代えて、DC/DCコンバータ400Aが用いられている。なお、過電流保護装置101Aにおいて、図26と共通する要素の説明は繰り返さない。
図28を参照して、DC/DCコンバータ400Aは、入力端子P1と接地との間に接続される。DC/DCコンバータ400Aは、入力端子P1から受ける入力電圧Vinを降圧して、過電流検出部210に対して、降圧した電圧Vbiasを出力する。
このような構成においても、過電流検出部210の耐電圧を低減することができる。
[実施の形態10の変形例2]
図29は、制御装置の変形例を示したものであり、図29の制御装置200Aにおいては過電流検出部210と保護動作制御部220との間にレベルシフタ215が備えられている。
上記のように、バイアス回路によって、過電流検出部210の耐電圧を低減した場合であっても、過電流検出部210から出力される信号の電圧レベルが、保護動作制御部220で用いられる電圧レベルと異なる状態となる場合が生じ得る。たとえば、保護動作制御部220が、制御用の電源電圧VC(たとえば、5V)により駆動される場合において、過電流検出部210から出力される信号の電圧レベルがV11(たとえば、10V)であるような場合には、レベルシフタ215によって、電圧レベルをV11からV12(<5V)に変換する。
このようなレベルシフタ215を用いることによって、過電流検出部210から出力される信号の電圧レベルが、保護動作制御部220で用いられる電圧レベルと異なる場合であっても、適切にその電圧差を調整することができる。そのため、過電流検出部210および保護動作制御部220を、コストおよび素子サイズを考慮しながら、用途に応じて多くの設計バリエーションから選択することが可能となる。
なお、保護動作制御部220の電圧レベルとゲート駆動部230の電圧レベルが異なる場合には、保護動作制御部220とゲート駆動部230の間に、レベルシフタ225をさらに備えるようにしてもよい。
以上のように、実施の形態10に従う過電流保護装置においては、制御装置内の過電流検出部に対して入力電圧と接地電圧との間の中間電圧を供給するためのバイアス回路が設けられる。これにより、入力電圧が比較的高い場合であっても、過電流検出部を構成する回路の耐電圧を低減することができるので、過電流検出部の回路規模を小さくすることができる。そのため、装置全体のサイズを小さくしてコストを低減するとともに、過電流検出部における検出精度を向上することができる。
[実施の形態11]
図30は、本発明の実施の形態11に従う信号伝達回路11の全体構成を示す概略図である。図30を参照して、信号伝達回路11は、入力端子502と、出力端子503と、第1のスイッチ511と、第2のスイッチ512と、第3のスイッチ513と、制御回路514と、駆動回路515と、抵抗516とを備える。
信号伝達回路は、入力端子502において電源1000から電源電圧Vinを受け、出力端子503から負荷100へ出力電圧Voutを出力する。
以下において、各スイッチは、MOSFETである場合を例として説明するが、各スイッチは、バイポーラトランジスタなど、入出力用の端子および入出力を制御するための制御端子を有するいずれの種類の出力トランジスタを用いてもよい。
第1のスイッチ511は、入力端子502と出力端子503との間に設けられ、入力端子502と出力端子503との間の導通状態を切り替える。実施の形態11において、第1のスイッチ511のドレインは入力端子502に電気的に接続され、ソースは出力端子503に電気的に接続される。第1のスイッチ511のゲートである第1の制御端子510は、駆動回路515に電気的に接続される。したがって、駆動回路515からの駆動信号EN2に応じて、第1のスイッチ511は、入力端子502から出力端子503への電圧の伝達と遮断とを切り替える。
駆動回路515は、第1の制御端子510に接続され、第1のスイッチ511を駆動するための駆動信号EN2を生成し、第1の制御端子510に送出する。
制御回路514は、駆動回路515に接続され、駆動回路515を駆動するための制御信号EN1を生成し、駆動回路515に送出する。
第2のスイッチ512は、第1のスイッチ511の非導通時に第1の制御端子510をローレベルにするためのスイッチである。第2のスイッチ512のドレインは第1の制御端子510に電気的に接続され、ソースは接地に電気的に接続される。第2のスイッチ512のゲートである第2の制御端子520は、抵抗516を介して出力端子503に電気的に接続される。これにより、第2のスイッチ512は、第2の制御端子520へ印加される電圧V2が第2のスイッチ512の閾値電圧Vth22を超えると導通状態になり、第1の制御端子510を接地と接続する。
第3のスイッチ513は、制御信号EN1が送出されているときに、第2のスイッチ512を非導通にするためのスイッチである。実施の形態11において、第3のスイッチ513のドレインは第2の制御端子520に接続され、ソースは接地に接続される。第3のスイッチ513のゲートである第3の制御端子530は、制御回路514に接続され、制御信号EN1により駆動される。これにより、第3のスイッチ513は、制御信号EN1が出力されて、第1のスイッチ511が導通状態となっているときに、第2のスイッチ512を非導通として、第1の制御端子510に印加される電圧V1をハイレベルに保つ。
[比較例2]
図31は、比較例2に従う信号伝達回路の全体構成を示す概略図である。図31を参照して、信号伝達回路211は、入力端子502Aと、出力端子503Aと、スイッチ511Aと、制御回路514Aと、駆動回路515Aと、抵抗517とを備える。
信号伝達回路211は、入力端子502Aにおいて電源1000から電源電圧Vinを受け、出力端子503Aから負荷100へ出力電圧Voutを出力する。
スイッチ511Aは、入力端子502Aと出力端子503Aとの間に設けられ、入力端子502Aと出力端子503Aとの間の導通状態を切り替える。実施の形態11において、スイッチ511Aは、MOSFETである。スイッチ511Aのドレインは入力端子502Aに電気的に接続され、ソースは出力端子503Aに電気的に接続される。スイッチ511Aのゲートである制御端子510Aは、駆動回路515Aに電気的に接続される。したがって、駆動回路515Aからの駆動信号EN2Aに応じて、スイッチ511Aは、入力端子502Aから出力端子503Aへの電圧の伝達と遮断とを切り替える。
駆動回路515Aは、制御端子510Aに接続され、スイッチ511Aを駆動するための駆動信号EN2Aを生成し、制御端子510Aに送出する。
制御回路514Aは、駆動回路515Aに接続され、駆動回路515Aを駆動するための制御信号EN1Aを生成し、駆動回路515Aに送出する。
抵抗517は、制御端子510Aと接地との間に設けられる。抵抗517は、制御端子510Aをローレベルにするためのプルダウン抵抗である。抵抗517は、駆動回路515Aから駆動信号EN2Aが送出されていないときに、スイッチ511Aを非導通にする。
上記のような構成を有する信号伝達回路211の動作を、スイッチ511Aの駆動時とスイッチ511Aの非駆動時のそれぞれの場合について説明する。
スイッチ511Aの駆動時においては、制御回路514Aは、たとえばユーザからの負荷100の起動要求を受けて、制御信号EN1Aを生成し送出する。駆動回路515Aは制御信号EN1Aを受けて、駆動信号EN2Aを生成し送出する。制御端子510Aへの電圧V1は、駆動信号EN2Aを受けてハイレベルに立ち上がる。これにより、スイッチ511Aが導通する。
スイッチ511Aが導通すると、入力端子502Aと出力端子503Aとがスイッチ511Aを介して電気的に接続される。これによって、電源1000から負荷100へと電圧が伝達される。抵抗517は、電圧VAを受けて電力を消費する。抵抗517が消費する電力量Pと抵抗517の抵抗値R12との間には、P=VA2/R12の関係が成り立つため、抵抗517の抵抗値R12が小さいほど、電力量Pが増える。
たとえばユーザからの負荷100の停止要求を受けると、制御回路514Aが制御信号EN1Aの送出を停止する。これに伴って、駆動回路515Aは、駆動信号EN2Aの送出を停止する。制御端子510Aは、抵抗517を介して接地され、ローレベルに立ち下がる。このため、スイッチ511Aが非導通になり、電源1000から負荷100への電圧の伝達が遮断される。
この状態において、駆動回路515Aからリーク電流が発生した場合、抵抗517はリーク電流を接地に散逸させる。しかし、抵抗517による電圧降下の影響によって、電圧VAが上昇する。電圧VAがスイッチ511Aの閾値電圧VthAを上回ると、スイッチ511Aが導通する。スイッチ511Aが導通すると、負荷100に電圧Vinが誤伝達される。抵抗値R12を大きくするほど、電圧降下の影響が大きくなり電圧VAが高くなりやすいので、ノイズによる電圧の誤伝達が起こりやすくなる。抵抗値R12を小さくするほど、電圧降下の影響は小さくなりノイズによる電圧の誤伝達が起こりにくくなるが、上に述べたとおり信号伝達回路211の消費電力が大きくなる。
以上のように、比較例2に従う信号伝達回路211においては、消費電力の低減と信号の誤伝達の抑制の両方を実現することが困難であった。
そこで、図30で説明した実施の形態11に従う信号伝達回路11では、プルダウン抵抗を使用せず、それに代えて、第2のスイッチ512と第3のスイッチ513とを使用する。これにより、信号伝達回路11は、消費電力の低減と信号の誤伝達による負荷の誤作動の防止の両方を実現することができる。
図32は、実施の形態11に従う信号伝達回路11の制御信号と各スイッチの制御端子での電圧との変化の例を示す図である。図32の縦軸は、制御回路514が送出する制御信号EN1と、第1の制御端子510に印加される電圧V1と、第2の制御端子520に印加される電圧V2と、第3の制御端子530に印加される電圧V3と、出力端子503に印加される出力電圧Voutとを示す。図32の横軸は時間を示す。
図30と図32とを参照して、時刻t51において、たとえばユーザから第1のスイッチ511の起動要求を受けると、制御回路514は制御信号EN1の送出を開始する。駆動回路515は制御信号EN1を受け、駆動信号EN2の送出を開始する。これにより、電圧V1は、ハイレベルに立ち上がり、第1のスイッチ511が導通する。
さらに、制御回路514からの制御信号EN1を受けて、電圧V3もハイレベルに立ち上がり、第3のスイッチ513が導通する。
第2の制御端子520が第3のスイッチ513を介して接地へと接続されているため、電圧V2はローレベルである。したがって、第2のスイッチ512は非導通である。この時、出力端子503は抵抗516を介して第2のスイッチと接続されている。抵抗516は高インピーダンスである。そのため、出力端子503と接地とが短絡することはなく、出力端子503は、第1のスイッチ511を介して電源電圧を受けることができる。
時刻t52において、たとえばユーザから第1のスイッチ511の停止要求を受けると、制御回路514は、制御信号EN1の送出を停止する。駆動回路515は、制御信号EN1の停止に伴って、駆動信号EN2の送出を停止する。電圧V1は、ローレベルに立ち下がり、第1のスイッチ511が非導通になる。
制御回路514からの制御信号EN1が停止されたため、電圧V3もまた、ローレベルに立ち下がる。このため、第3のスイッチ513は、非導通になる。
第1のスイッチ511が出力端子503への電源電圧の伝達を遮断しているため、電圧V2は、ローレベルである。したがって、第2のスイッチ512は非導通である。
この状態において、時刻t53に、駆動回路515からリーク電流が発生したと想定する。リーク電流は、第1のスイッチ511の寄生容量を介して、電圧V1を増加させる。
時刻t54において、電圧V1が第1の制御端子の閾値電圧Vth21に達すると、第1のスイッチ511が導通するため、電圧V1の増加に応じて電圧が入力端子502から出力端子503へと伝達される。
このとき、制御信号EN1はローレベルであるため、第3のスイッチ513は非導通であり、電圧V2は、出力電圧Voutを受けて増加する。出力電圧Voutが第2のスイッチ512の閾値電圧Vth22より大きくなると、第2のスイッチ512が導通する。
これにより、第1の制御端子510が第2のスイッチ512を介して接地される(時刻t55)。このときの電圧V1の値はVth21+Vth22程度である。電圧V1がほぼ一定に保たれれば、電圧V2もまた閾値電圧Vth22に保たれ、第2のスイッチ512は導通状態を維持する。このとき出力電圧Voutは電圧V2と同じく閾値電圧Vth22程度に保たれる。一方、図32の点線のように、電圧V1が減少すれば、出力電圧および電圧V2が閾値電圧Vth22より減少して第2のスイッチ512は非導通となる。しかし、第2のスイッチ512が非導通となれば再び電圧V1は増加する。そして、電圧V1に応じて出力電圧Voutおよび電圧V2が再び閾値電圧Vth22まで増加すると、第2のスイッチ512が再び導通する。すなわち、電圧V1の値はVth21+Vth22程度の値とローレベルとの間で増加と減少とを繰り返し、これに応じて電圧V2および出力電圧の値は閾値電圧Vth22とローレベルとの間で増加と減少とを繰り返す。このため、第1のスイッチ511を介して出力端子503に供給される電圧は、電圧V1がほぼ一定に保持される場合であっても、増減する場合であっても、閾値電圧Vth22以内の大きさに抑制される。これによって入力端子502から出力端子503への電圧の誤伝達は、閾値電圧Vth22以内の大きさに抑制される。
以上のように、図30のような構成とすることにより、信号伝達回路11は、駆動信号EN2が停止している間に第1の制御端子510へと流れるリーク電流やノイズ等によって電圧の誤伝達が起きた場合であっても、出力端子503への出力電圧Voutを低い電圧に維持することによって、負荷を起動可能な電源電圧Vinの誤伝達を抑制し、負荷の誤作動を防止することができる。
[適用例]
図33は、実施の形態11に従う信号伝達回路を過電流保護装置11Aに適用した例の全体構成を示す概略図である。図33を参照し、過電流保護装置11Aにおいて、制御回路514Aは、検出部532と、制御部533とを含む。過電流保護装置11Aの他の部分の構成は、信号伝達回路11の対応する部分と同様の構成であるので、詳しい説明を繰り返さない。
検出部532は、第1のスイッチ511のドレインと、第1のスイッチ511のソースとに接続される。検出部532は、第1のスイッチ511のドレイン―ソース間の電圧に基づいて、第1のスイッチ511を流れる電流を検出する。
検出部532は、検出した電流と所定の閾値との比較に基づいて、過電流の発生の有無を判定し、その判定信号を制御部533へ出力する。
制御部533は、検出部532の検出結果に応じて、制御信号EN1を出力する。より具体的には、制御部533は、過電流が発生すると駆動回路515および第3のスイッチ513への制御信号EN1を停止し、過電流が発生しなければ制御信号EN1を出力する。また、制御部533は、第1のスイッチ511を遮断した後、所定の時間後に復帰するようにしてもよい。
過電流保護装置11Aによれば、過電流が発生したために制御回路514が制御信号EN1の送出を停止している間に、ノイズ等により第1のスイッチ511が誤動作により導通した場合であっても、出力電圧Voutによって第2のスイッチ512を導通させて電圧V1を低下できる。これにより、入力端子502から出力端子503への電圧の伝達を低い電圧に維持することができる。
以上のように実施の形態11に従う信号伝達回路および過電流保護装置は、スイッチのゲート電圧を低下させるためのプルダウン抵抗を有さない。このため、実施の形態11に従う信号伝達回路および過電流保護装置は、高温リーク電流やノイズ等の発生に起因した信号の誤伝達による負荷の誤作動を抑制することと、消費電力を低減することの両方を実現ことができる。
今回開示された各実施の形態は、矛盾しない範囲で適宜組合わせて実施することも予定されている。今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。