JP7040784B2 - 監視制御装置、監視制御方法、コンピュータ及びプログラム - Google Patents

監視制御装置、監視制御方法、コンピュータ及びプログラム Download PDF

Info

Publication number
JP7040784B2
JP7040784B2 JP2019094363A JP2019094363A JP7040784B2 JP 7040784 B2 JP7040784 B2 JP 7040784B2 JP 2019094363 A JP2019094363 A JP 2019094363A JP 2019094363 A JP2019094363 A JP 2019094363A JP 7040784 B2 JP7040784 B2 JP 7040784B2
Authority
JP
Japan
Prior art keywords
cpu
power
power consumption
control
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019094363A
Other languages
English (en)
Other versions
JP2020190800A (ja
Inventor
茂 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Platforms Ltd
Original Assignee
NEC Platforms Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Platforms Ltd filed Critical NEC Platforms Ltd
Priority to JP2019094363A priority Critical patent/JP7040784B2/ja
Publication of JP2020190800A publication Critical patent/JP2020190800A/ja
Application granted granted Critical
Publication of JP7040784B2 publication Critical patent/JP7040784B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Safety Devices In Control Systems (AREA)
  • Testing And Monitoring For Control Systems (AREA)
  • Power Sources (AREA)

Description

本発明は、監視制御装置、監視制御方法、コンピュータ及びプログラムに関する。
コンピュータシステムにおいて電源の異常が発生した場合、サービス継続やデータ保護、早期復旧等のためにコンピュータシステム内で適切に対処することが求められている。例えば、電源異常が発生した場合に、制御装置がシステムの消費電力を低減させることによって一時的な異常を回避することがおこなわれている。
このような場合、消費電力の低減処理は確実に実行される必要がある。また、消費電力の低減処理が電源異常の解消後も継続してしまうと、システムのパフォーマンスが著しく低下してしまうという問題点がある。
このような問題点を解決する技術が特許文献1に記載されている。特許文献1に記載の電力制御監視装置は、所定の電力制御ポリシーをCPUに設定することで電力制御ポリシーに基づく電力制御をCPUに行わせる制御部と、CPUでの電力制御の状態を検出する監視部を有する。さらに、監視部が検出した電力制御の状態が電力制御ポリシーと矛盾している場合、電力制御ポリシーをCPUに再設定する再設定部を有する。特許文献1に記載の電力制御監視装置によれば、CPUが電力制御機能を有するコンピュータにおいて、意図しない低い性能のままでの動作を中止させて本来の性能でCPUを動作させることができる。
特開2018-112910号公報
しかしながら、特許文献1に記載の電力制御監視装置では、CPUの消費電力制御は、電力制御監視装置が備えるチップセット内のファームウェア(マネジメントエンジン)によって実施される。そのため、マネジメントエンジンの動作に不具合が生じた場合はCPUの消費電力制御が適切に実施されないという課題がある。
本発明は、上述した課題を解決する監視制御装置、監視制御方法、コンピュータ及びプログラムを提供することを目的とする。
本発明の一態様によれば、監視制御装置は、電源装置から出力される信号に基づいて電源の異常を監視し、電力制御装置から出力される信号に基づいてCPUの消費電力を制御する消費電力制御指示がされているか否かを監視する監視部と、前記電源の異常を検知した場合に、前記消費電力制御指示がされていないならば、前記CPUに対して前記消費電力制御指示をおこなう制御部と、を備える。
また本発明の一態様によれば、前記制御部は、前記電源の異常が終了した場合に、前記消費電力制御指示がされているならば、前記電力制御装置を初期化させる。
また本発明の一態様によれば、前記制御部は、前記消費電力制御指示をおこなった後に、前記電源の異常を検知した場合に、自装置を含むコンピュータをシャットダウンさせる。
また本発明の一態様によれば、前記消費電力制御指示は、前記CPUの処理を低下させる指示である。
また本発明の一態様によれば、コンピュータは、前記いずれかの監視制御装置と、前記監視制御装置により監視されるCPUと、前記CPUの消費電力を制御する電力制御装置と、を備える。
また本発明の一態様によれば、監視制御方法において、電源装置から出力される信号に基づいて電源の異常を監視し、電力制御装置から出力される信号に基づいて前記CPUの消費電力を制御する消費電力制御指示がされているか否かを監視し、前記電源の異常を検知した場合に、前記消費電力制御指示がされていないならば、前記CPUに対して前記消費電力制御指示をおこなう。
また本発明の一態様によれば、プログラムは、電源装置から出力される信号に基づいて電源の異常を監視する処理と、電力制御装置から出力される信号に基づいて前記CPUの消費電力を制御する消費電力制御指示がされているか否かを監視する処理と、前記電源の異常を検知した場合に、前記消費電力制御指示がされていないならば、前記CPUに対して前記消費電力制御指示をおこなう処理と、をコンピュータに実行させる。
本発明の監視制御装置、監視制御方法、コンピュータ及びプログラムによれば、CPUの消費電力制御を適切におこなうことができる。
本発明の第1の実施形態の監視制御装置の構成の一例を示すブロック図である。 本発明の第2の実施形態のコンピュータの構成の一例を示すブロック図である。 本発明の第2の実施形態の監視制御装置の処理の一例を示すフローチャートである。
以下、図を参照しながら、本発明の実施形態を説明する。
<第1の実施形態>
図1は、本発明の第1の実施形態の監視制御装置1の構成の一例を示すブロック図である。監視制御装置1は、電力制御装置2およびCPU(Central Processing Unit)3と接続されている。電力制御装置2は、電源の異常が発生した場合に、CPU3に対して信号を出力することで、CPU3の消費電力を制御する。例えば、電力制御装置2は、CPU3に対して処理を低下させる指示をおこなうことでCPU3の消費電力を低下させる。
監視制御装置1は、監視部101と制御部102とを備える。監視部101は、電源装置から出力される信号に基づいて電源の異常を監視する。また、監視部101は、電力制御装置2から出力される信号に基づいてCPU3の消費電力を制御する消費電力制御指示がされているか否かを監視する。制御部102は、監視部101が電源の異常を検知した場合に、消費電力制御指示がされていないならば、CPU3に対して消費電力制御指示をおこなう。
本実施形態の監視制御装置1によれば、電源の異常が発生した場合に、電力制御装置2からCPU3に対して消費電力の制御指示がされているか否かを監視し、当該制御指示がされていない場合に、CPU3に対して消費電力の制御指示をおこなうことができる。
このように、本実施形態の監視制御装置1によれば、電力制御装置を介さずに電源の異常を監視し、CPUに対して消費電力の制御指示をおこなうため、電力監視装置の異常等によりCPUの消費電力制御が適切におこなわれていない場合も、適切にCPUの消費電力制御をおこなうことができる。
<第2の実施形態>
図2は、本発明の第2の実施形態のコンピュータ10の構成の一例を示すブロック図である。コンピュータ10は、監視制御装置1と、電力制御装置2、CPU3と、メモリ4と、電源ユニット5とを備える。監視制御装置1は、BMC(Base Magagement Controller)11と、メモリ12とを備える。電力制御装置2は、ME(Management Engine)211を備えるチップセット21と、メモリ22とを備える。
BMC11とME211は、SM(System Management)バスを介して接続している。ME211と電源ユニット5は、PM(Power Managemet)バスを介して接続している。ME211とCPU3は、PECI(Platform Environmental Control Interface)を介して接続している。チップセット21とCPU3は、DMI(Direct Media Interface)で接続している。電源ユニット5とME211は、制御信号線を介して接続し、当該制御信号線にBMC11も接続している。ME211とCPU3は、制御信号線を介して接続し、当該制御信号線にBMC11も接続している。BMC11とME211は、それぞれCPUインターフェース用レベル変換バッファを介してCPU3と接続している。
BMC11は、コンピュータ10を管理するコントローラであり、ハードウェア(CPU、メモリ、温度等)の監視、リモートコントロール、ハードウェアイベントの記録などをおこなう。BMC11はIPMI(Intelligent Platform Management Interface)で定義された標準仕様に沿って、前記の処理をおこなうことができる。
BMC11と接続するメモリ12は、例えば、RAM(Random Access Memory)であり、BMC11を制御するファームウェアや各種設定情報を格納している。
ME211は、電源の状態の監視およびCPU3に対する消費電力の制御等をおこなう。ME211は、PMバスを介して、電源ユニット5からコンピュータ10の消費電力値を取得する。また、ME211は、電源ユニット5から出力される電源の異常を示す信号を取得する。ME211は、PECIを介してコマンドを発行することで、CPU3の状態(電力値、温度情報等)を監視することができる。
ME211は、CPU3の状態や、コンピュータ10の消費電力値、電源アラーム等に基づいて、CPU3の消費電量を制御する指示(CPU消費電力制御指示とも称する)をおこなう。CPU消費電力制御指示は、例えば、CPUの処理を低下させる指示である。具体的には、例えば、CPU3の内部のクロックを低下させるCPU Throttling信号である。
なお、ME211は、BMC11によってあらかじめ設定された電力制御ポリシーに基づいてCPU消費電力制御指示をおこなってもよい。電力製制御ポリシーは、CPU3に電力制御をおこなわせるか否か、CPU3に電力制御をおこなわせる場合のCPU3の消費電力の上限値などを規定する。また、電力製制御ポリシーは、CPU3の消費電力が上限値を超えたときの対処方法(シャットダウン、アラート通知等)、消費電力の監視サイクルなどを規定する。
ME211と接続するメモリ22は、例えば、RAMであり、ME211を制御するファームウェアや各種設定情報を格納している。
CPU3は、コンピュータ10の全体の制御をおこなうプロセッサである。CPU3と接続するメモリ4は、例えば、RAMであり、CPU3により読み出される各種のデータやプログラムを格納する。
CPU3は、BMC11またはME211から出力されたCPU3の消費電力を制御する指示に基づいて、CPU3の消費電力を制御する。例えば、CPU3は、BMC11またはME211からCPU3の内部クロックを低下させるCPU Throttling信号が入力された場合、CPU3の内部クロックを低下させる。これによりCPU3の消費電力を低下させることができる。
電源ユニット5は、コンピュータ10に直流電圧を供給する。電源ユニット5は、電源の異常が発生した場合に、電源の異常を示す信号(電源アラームとも称する)をME211に対して出力する。電源の異常とは、例えば、入力電源下限異常、電源内温度異常、出力過電流異常などである。電源アラームは、例えば、SMBALERT信号である。
BMC11は電源ユニット5に対してPS-ON信号を出力し、電源ユニット5のオン/オフを制御することができる。
BMC11は、電源ユニット5から出力される電源アラームを監視し、電源アラームの有無を確認する。BMC11は、ME211から出力される信号を監視し、CPU3の消費電力を制御する指示の有無を確認する。BMC11は、電源アラームを検知した場合に、ME211から消費電力制御指示がされていない場合は、CPU3に対して、消費電力を制御する指示(CPU消費電力制御指示とも称する)を出力する。これにより、電源異常発生時に、CPU3の消費電力を制御するME211の不具合等によりCPU3の消費電力が適切に制御されていない場合も、ME211を介さずCPU3の消費電力を制御することができる。
BMC11は、CPU3に対して、消費電力を制御する指示を出力した後、電源ユニット5から出力される電源アラームを監視する。BMC11は、電源アラームを検知した場合、オペレーティングシステムに対してシャットダウン指示を出力し、コンピュータ10をシャットダウンさせる。これにより、電源異常発生時に、何らかの不具合でCPUの電力制御が実行できない場合にコンピュータ10を終了させることができる。
BMC11は、CPU3に対して、消費電力を制御する指示を出力した後、電源アラームを検知しない場合、CPU3の消費電力の制御が実施されたと判断し、消費電力制御指示の出力を停止する。その後、BMC11は、ME211に対して、リセット指示を出力し、ME211のファームウェアの初期化を実施する。これにより、電源異常発生時に、ME211によって、CPU3の電力制御が適切に実施されていない場合に、ME211をリセットし、ME211の不具合の解消を図ることができる。
BMC11は、電源アラームを検知した後に、CPU消費電力制御指示を検知した場合、再度電源アラームを監視する。BMC11は、電源アラームを検知しない場合に、ME211からCPU消費電力制御指示がされているか否かを確認し、当該指示がされているならば、ME211に対してリセット指示を出力し、ME211のファームウェアの初期化を実施する。これにより、電源異常が解消された後も、ME211の不具合等によりCPU3の消費電力制御が継続されている場合に、不適切なCPU3の電力制御を停止させることができる。つまり、BMC11は、不適切な電力制御(CPU処理低下)を解消し、コンピュータのパフォーマンス低下が不必要に継続されてしまうことを抑制することができる。なお、BMC11は、ME211に対するリセット指示に前後して、CPU3に対して消費電力制御を解除する指示を出力してもよい。
なお、BMC11は、CPU消費電力制御指示を出力した後、所定の時間経過後に電源アラームの監視を開始することとしてもよい。あるいは、BMC11は、所定の期間電源アラームを継続して検知した場合、または所定の回数電源アラームを検知した場合に、電源の異常が発生したとみなしてもよい。これにより、信号検知のタイミングのずれ等により電源異常の検知が多発することを抑制することができる。
なお、本実施形態のBMC11およびメモリ12が第1の実施形態の監視部101および制御部102に対応する。
図3は、本発明の第2の実施形態の監視制御装置1の処理の一例を示すフローチャートである。本フローチャートは、コンピュータ10の電源がオンされてCPU3の動作が定常状態となることで開始となる。
まず、BMC11は、電源ユニット5がME211に対して出力した信号を監視し、電源の異常を示す信号(電源アラーム)の有無を確認する(ステップS101)。ステップS101の処理において、電源アラームを検知した場合(ステップS102/YES)、BMC11は、ME211がCPU3に対して出力する信号を監視し、CPU3の消費電力を制御する指示(CPU消費電力制御指示)の有無を確認する(ステップS103)。本実施形態において、CPU消費電力制御指示は、具体的にはCPUの処理を低下させる指示(CPU処理低下指示/CPU Throttling)である。ステップS101の処理において、電源アラームを検知しない場合(ステップS102/NO)、BMC11は、ステップS101の処理に戻り電源アラームの監視を継続する。
ステップS103の処理において、CPU処理低下指示を検知しない場合(ステップS104/NO)、BMC11は、CPU3に対しCPU処理低下指示を出力する(ステップS105)。
ステップS105の処理の後、BMC11は、電源ユニット5がME211に対して出力する信号を監視し、電源アラームの有無を確認する(ステップS106)。ステップS106の処理において、電源アラームを検知した場合(ステップS107/YES)、BMC11は、オペレーティングシステムに対してシャットダウン指示を出力する(ステップS110)。これにより、BMC11は、コンピュータ10をシャットダウンさせ、処理を終了する。
ステップS106の処理において、電源アラームを検知しない場合(ステップS107/NO)、BMC11は、CPU3に対するCPU処理低下指示の出力を停止する(ステップS108)。その後、BMC11は、ME211に対して、ME211をリセットする指示を出力する(ステップS109)。その後、BMC11は、ステップS101の処理に戻り電源アラームの監視をおこなう。
ステップS103の処理において、CPU処理低下指示を検知した場合(ステップS104/YES)、BMC11は、電源アラームの監視をおこなう(ステップS111)。ステップS111の処理において、電源アラームを検知した場合(ステップS112/YES)、BMC11は、ステップS103の処理に戻り、CPU処理低下指示の監視をおこなう。
ステップS111の処理において、電源アラームを検知しない場合(ステップS112/NO)、BMC11は、CPU処理低下指示の有無を確認する(ステップS113)。ステップS113の処理において、CPU処理低下指示を検知しない場合(ステップS114/NO)、BMC11は、ステップS101の処理に戻り、電源アラームの監視をおこなう。
ステップS113の処理において、CPU処理低下指示を検知した場合(ステップS114/YES)、BMC11は、ME211に対して、ME211をリセットする指示を出力する(ステップS115)。その後、BMC11は、ステップS101の処理に戻り電源アラームの監視をおこなう。
以上説明したように、本実施形態の監視制御装置1は、電源ユニット5から出力される信号に基づいて電源の異常を監視し、電力制御装置2から出力される信号に基づいてCPU3の消費電力を制御する消費電力制御指示がされているか否かを監視する。監視制御装置1は、電源の異常を検知した場合に、消費電力制御指示がされていないならば、CPU3に対して消費電力制御指示をおこなう。これにより、電源異常発生時に、電力制御装置2の不具合等により、CPU3の消費電力が適切に制御されていない場合も、電力制御装置2を介さずCPU3の消費電力を制御することができる。つまり、CPUの消費電力制御を適切におこなうことができる。
また、本実施形態の監視制御装置1は、電源の異常が終了した後も、電力制御装置2により消費電力制御指示がされているならば、電力制御装置2を初期化させる。これにより、電源の異常が解消された後も、電力制御装置2の不具合等によりCPU3の消費電力制御が継続されている場合に、不適切なCPU3の電力制御を停止させることができる。
また、本実施形態の監視制御装置1は、消費電力制御指示をおこなった後に、電源の異常を検知した場合、コンピュータ10をシャットダウンさせる。これにより、電源異常発生時に、何らかの不具合でCPUの電力制御が実行できない場合に安全にコンピュータ10を終了させることができる。
また、本実施形態において、消費電力制御指示は、CPU3の処理を低下させる指示である。このように、CPU3の処理を低下させることにより、電源異常発生時にCPU3の消費電力を低下させ、コンピュータ10の処理を継続しつつ、一時的な異常の解消を図ることができる。また、監視制御装置1は、電源異常が解消された後も、電力制御装置2の不具合等により意図せずCPU3の処理が低下されている場合に、CPU3の処理を低下させる指示を停止する。これにより、コンピュータ10のパフォーマンス低下が不必要に継続されてしまうことを抑制することができる。
なお、各実施形態において、信号/指示を出力するとは、回路内で当該信号/指示を有効な状態にすること(アサート)を意味する。また、信号/指示の出力を停止するとは、回路内で当該信号/指示を無効な状態にすること(ネゲート)を意味する。
なお、上述した監視制御装置1による監視制御の過程は、プログラムの形式でコンピュータ読み取り可能な記録媒体に記憶されており、このプログラムをコンピュータが読み出して実行することによって、上記処理が行われる。ここでコンピュータ読み取り可能な記録媒体とは、磁気ディスク、光磁気ディスク、CD-ROM、DVD-ROM、半導体メモリ等をいう。また、このコンピュータプログラムを通信回線によってコンピュータに配信し、この配信を受けたコンピュータが当該プログラムを実行するようにしても良い。
なお、図1における監視部101および制御部102の機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより上述した監視制御を行ってもよい。なお、ここでいう「コンピュータシステム」とは、OSや周辺機器等のハードウェアを含むものとする。また、「コンピュータシステム」は、ホームページ提供環境(あるいは表示環境)を備えたWWWシステムも含むものとする。また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ROM、CD-ROM等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらに「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムが送信された場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリ(RAM)のように、一定時間プログラムを保持しているものも含むものとする。
また、上記プログラムは、このプログラムを記憶装置等に格納したコンピュータシステムから、伝送媒体を介して、あるいは、伝送媒体中の伝送波により他のコンピュータシステムに伝送されてもよい。ここで、プログラムを伝送する「伝送媒体」は、インターネット等のネットワーク(通信網)や電話回線等の通信回線(通信線)のように情報を伝送する機能を有する媒体のことをいう。また、上記プログラムは、前述した機能の一部を実現するためのものであっても良い。さらに、前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるもの、いわゆる差分ファイル(差分プログラム)であっても良い。
以上、本発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の変更等も含まれる。
本発明は、CPUの消費電力制御をおこなうコンピュータシステムにおいて利用することができる。
1 監視制御装置
2 電力制御装置
3 CPU
4、12、22 メモリ
5 電源ユニット
10 コンピュータ
11 BMC
21 チップセット
211 ME
101 監視部
102 制御部

Claims (7)

  1. 電源装置から出力される信号に基づいて電源の異常を監視し、電力制御装置から出力される信号に基づいて、CPUの消費電力を制御する消費電力制御指示がされているか否かを監視する監視部と、
    前記電源の異常を検知した場合に、前記消費電力制御指示がされていないならば、前記CPUに対して前記消費電力制御指示をおこなう制御部と、を備える監視制御装置。
  2. 前記制御部は、前記電源の異常が終了した場合に、前記消費電力制御指示がされているならば、前記電力制御装置を初期化させる、請求項1に記載の監視制御装置。
  3. 前記制御部は、前記消費電力制御指示をおこなった後に、前記電源の異常を検知した場 合、自装置を含むコンピュータをシャットダウンさせる、請求項1または2に記載の監視制御装置。
  4. 前記消費電力制御指示は、前記CPUの処理を低下させる指示である、請求項1から3のいずれか一項に記載の監視制御装置。
  5. 請求項1から4のいずれか一項に記載の監視制御装置と、前記監視制御装置により監視されるCPUと、前記CPUの消費電力を制御する電力制御装置と、を備えるコンピュータ。
  6. 監視制御装置によって実行される監視制御方法であって、
    電源装置から出力される信号に基づいて電源の異常を監視し、
    電力制御装置から出力される信号に基づいてCPUの消費電力を制御する消費電力制御指示がされているか否かを監視し、
    前記電源の異常を検知した場合に、前記消費電力制御指示がされていないならば、前記CPUに対して前記消費電力制御指示をおこなう、監視制御方法。
  7. 電源装置から出力される信号に基づいて電源の異常を監視する処理と、
    電力制御装置から出力される信号に基づいて、CPUの消費電力を制御する消費電力制御指示がされているか否かを監視する処理と、
    前記電源の異常を検知した場合に、前記消費電力制御指示がされていないならば、前記CPUに対して前記消費電力制御指示をおこなう処理と、をコンピュータに実行させるためのプログラム。
JP2019094363A 2019-05-20 2019-05-20 監視制御装置、監視制御方法、コンピュータ及びプログラム Active JP7040784B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019094363A JP7040784B2 (ja) 2019-05-20 2019-05-20 監視制御装置、監視制御方法、コンピュータ及びプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019094363A JP7040784B2 (ja) 2019-05-20 2019-05-20 監視制御装置、監視制御方法、コンピュータ及びプログラム

Publications (2)

Publication Number Publication Date
JP2020190800A JP2020190800A (ja) 2020-11-26
JP7040784B2 true JP7040784B2 (ja) 2022-03-23

Family

ID=73454576

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019094363A Active JP7040784B2 (ja) 2019-05-20 2019-05-20 監視制御装置、監視制御方法、コンピュータ及びプログラム

Country Status (1)

Country Link
JP (1) JP7040784B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004021507A (ja) 2002-06-14 2004-01-22 Hitachi Ltd サーバ相互の監視制御方法
JP2014048972A (ja) 2012-08-31 2014-03-17 Fujitsu Ltd 処理装置、情報処理装置、及び消費電力管理方法
JP2018112910A (ja) 2017-01-12 2018-07-19 Necプラットフォームズ株式会社 電力制御監視装置とこれを用いたコンピュータ及び電力制御監視方法とプログラム
JP2018147510A (ja) 2018-05-09 2018-09-20 Necプラットフォームズ株式会社 サーバ装置およびサーバシステム

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62135906A (ja) * 1985-12-09 1987-06-18 Aichi Tokei Denki Co Ltd 制御装置を監視する装置
JPH05298152A (ja) * 1992-04-23 1993-11-12 Fujitsu Ltd 半導体製造制御装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004021507A (ja) 2002-06-14 2004-01-22 Hitachi Ltd サーバ相互の監視制御方法
JP2014048972A (ja) 2012-08-31 2014-03-17 Fujitsu Ltd 処理装置、情報処理装置、及び消費電力管理方法
JP2018112910A (ja) 2017-01-12 2018-07-19 Necプラットフォームズ株式会社 電力制御監視装置とこれを用いたコンピュータ及び電力制御監視方法とプログラム
JP2018147510A (ja) 2018-05-09 2018-09-20 Necプラットフォームズ株式会社 サーバ装置およびサーバシステム

Also Published As

Publication number Publication date
JP2020190800A (ja) 2020-11-26

Similar Documents

Publication Publication Date Title
US10394293B2 (en) Method for preventing over-heating of a device within a data processing system
US7937188B2 (en) Chip overheating protection
JP6130520B2 (ja) 多重系システムおよび多重系システム管理方法
JP4873073B2 (ja) 情報処理装置及び情報処理装置の障害復旧方法
US20030126317A1 (en) Peripheral monitoring device and computer system having the same
JP2006229509A (ja) 情報機器および装置再起動方法
CN104349001A (zh) 信息处理装置及其控制方法
JP7040784B2 (ja) 監視制御装置、監視制御方法、コンピュータ及びプログラム
JP2006268742A (ja) コンピュータシステム及びその制御方法
JP6800935B2 (ja) 電子システムでのファンの制御方法
US20050222785A1 (en) System, method and computer program product for configuring power supply apparatus
JPH10307635A (ja) コンピュータシステム及び同システムに適用する温度監視方法
US20200099798A1 (en) Information processing apparatus and non-transitory computer readable medium
JP6894266B2 (ja) 情報処理装置、管理制御装置のプログラム更新制御方法及びプログラム更新制御プログラム
JP5174093B2 (ja) 電子機器およびその制御プログラム
US20220398144A1 (en) Custom baseboard management controller (bmc) firmware stack watchdog system and method
CN115407861A (zh) 目标设备供电方法、***、装置及计算机可读存储介质
JP6853044B2 (ja) 電力制御監視装置とこれを用いたコンピュータ及び電力制御監視方法とプログラム
CN109298892B (zh) 一种服务器开关机的控制装置及方法
JP7001236B2 (ja) 情報処理装置、障害監視方法及び障害監視用コンピュータプログラム
US9690351B2 (en) Power control system and method thereof
JP2006268281A (ja) 電源入力切断時の異常検知方式
CN116906358A (zh) 一种风扇停转修复的方法、***、设备及介质
CN112698870A (zh) 开关机管理方法、计算设备及存储介质
CN115904042A (zh) 一种图形处理器过温保护方法和电子设备

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200904

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210921

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220303

R150 Certificate of patent or registration of utility model

Ref document number: 7040784

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150