JP7027200B2 - レプリカテンプレートの製造方法、及び半導体装置の製造方法 - Google Patents

レプリカテンプレートの製造方法、及び半導体装置の製造方法 Download PDF

Info

Publication number
JP7027200B2
JP7027200B2 JP2018043209A JP2018043209A JP7027200B2 JP 7027200 B2 JP7027200 B2 JP 7027200B2 JP 2018043209 A JP2018043209 A JP 2018043209A JP 2018043209 A JP2018043209 A JP 2018043209A JP 7027200 B2 JP7027200 B2 JP 7027200B2
Authority
JP
Japan
Prior art keywords
pattern
substrate
mask
mesa portion
fine pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018043209A
Other languages
English (en)
Other versions
JP2019160926A (ja
Inventor
万奈 田邊
真吾 金光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2018043209A priority Critical patent/JP7027200B2/ja
Priority to US16/107,982 priority patent/US11061324B2/en
Publication of JP2019160926A publication Critical patent/JP2019160926A/ja
Application granted granted Critical
Publication of JP7027200B2 publication Critical patent/JP7027200B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Description

本発明の実施形態は、レプリカテンプレートの製造方法、半導体装置の製造方法、及びマスタテンプレートに関する。
半導体装置の製造工程において微細なパターンを形成する方法として、インプリント法が提案されている。インプリント法では、被加工膜上にレジストを塗布し、微細なパターンが形成されたテンプレートをレジストに押し付けて、テンプレートの凹部にレジストを充填させた後、紫外線を照射してレジストを硬化させる。このようにしてレジストに転写されるテンプレートの微細パターンは、テンプレート主面から突出したメサ部上に形成される。
特許第５９４２５５１号
上記のようなテンプレートを製造するにあたっては、別のテンプレートを複数用い、微細パターンとメサ部とを分けて形成する必要があった。その際、上述のように半導体装置の製造に用いられるものはレプリカテンプレート、レプリカテンプレートの製造に用いられるものはマスタテンプレートなどと区別して呼ばれることがある。
本発明の実施形態は、微細パターンとメサ部とを一括して形成することができるレプリカテンプレートの製造方法、半導体装置の製造方法、及びマスタテンプレートを提供することを目的とする。
実施形態のレプリカテンプレートの製造方法は、第１面に前記第１面から突出した第１のメサ部を有する基板を準備する基板準備ステップと、前記基板の前記第１のメサ部上に、上面視で前記第１のメサ部より小さな領域を持つ凸部、および前記凸部上に配置される微細パターンを有する第１マスクパターンを形成するマスクパターン形成ステップと、前記第１マスクパターンの前記凸部の形状を前記基板に転写して、前記第１のメサ部上に、上面視で前記第１のメサ部より小さな領域を持つ第２のメサ部を形成するメサ部形成ステップと、前記第１マスクパターンの前記微細パターンの形状を前記基板に転写して前記第２のメサ部上に微細パターンを形成する微細パターン形成ステップと、を含み、前記マスクパターン形成ステップでは、第２面に形成された凹部および前記凹部の底部から更に深さ方向に伸びる微細パターンを有するマスタテンプレートを、前記基板の前記第１のメサ部に滴下または塗布されたマスク材に押印して前記第１マスクパターンを形成する。
図１は、実施形態にかかるレプリカテンプレートの構成例を示す図である。 図２は、実施形態にかかるマスタテンプレートの構成例を示す図である。 図３は、実施形態にかかるレプリカテンプレートの製造工程の手順の一例を示すフロー図である。 図４は、インプリント装置の構成例を示す図である。 図５は、実施形態にかかる半導体装置の製造工程の手順の一例を示すフロー図である。 図６は、実施形態にかかるマスタテンプレートの製造工程の手順の一例を示すフロー図である。 図７は、実施形態にかかるマスタテンプレートの製造工程の手順の他の例を示すフロー図である。 図８は、比較例にかかるレプリカテンプレートの製造工程の手順の一例を示すフロー図である。
以下に、本発明につき図面を参照しつつ詳細に説明する。なお、下記の実施形態により、本発明が限定されるものではない。また、下記実施形態における構成要素には、当業者が容易に想定できるものあるいは実質的に同一のものが含まれる。
図１～図８を用い、本実施形態について説明する。
［テンプレートの構成例］
図１は、実施形態にかかるレプリカテンプレート１０の構成例を示す図である。図１の上段はレプリカテンプレート１０の断面図であり、下段はレプリカテンプレート１０の平面図である。
図１に示すように、実施形態のレプリカテンプレート１０は、主面１１ｓ上の第１のメサ部としてのメサ部１３、メサ部１３上の第２のメサ部としてのメサ部１４、メサ１４部上の微細パターン１５を備える。
より具体的には、レプリカテンプレート１０は、クリスタルまたはガラス等の透明な部材で構成されている。レプリカテンプレート１０は、また、ボディ１１ｂを備える。ボディ１１ｂは、上面視で略正方形状を有する。ボディ１１ｂの裏面側には、ザグリ１２が設けられている。
ボディ１１ｂの主面１１ｓ上にはメサ部１３が形成されている。メサ部１３は、例えば、ボディ１１ｂの主面１１ｓの中央部に配置され、上面視で略正方形の形状を有する。メサ部１３の段差は、例えば数十μｍ程度である。メサ部１３は、比較的緩やかな加工精度で形成される。
メサ部１３上には、メサ部１３よりも小さな領域を持つメサ部１４が形成されている。メサ部１４は、例えば、メサ部１３の中央部に配置され、上面視で四隅に切り欠き部１４ａが設けられた略正方形の形状を有する。ただし、メサ部１４の形状は、これに限られず、例えば、切り欠き部を有さない正方形、長方形等の形状であってもよい。メサ部１４のかかる形状は、ショット領域が所望の形状になるよう決定される。ショット領域は、１回のインプリント（レプリカテンプレート１０の押印）でパターニングされる領域である。メサ部１４の段差は、例えばサブミクロン～１μｍ程度である。メサ部１４は、後述するように、例えば、ナノインプリント技術を用いて精密な加工精度で形成される。
メサ部１４上には、例えばナノオーダサイズの微細パターン１５が形成されている。微細パターン１５は、例えば凸部と凹部（溝）とが並んだＬ／Ｓ（Ｌｉｎｅ／Ｓｐａｃｅ）パターンを有する。ただし、微細パターン１５のパターンはこれに限られず、ドット状の突起がマトリクス状に並んだパターンや、その他のパターンであってもよい。レプリカテンプレート１０の微細パターン１５は、半導体基板上のレジストに転写されるべく、半導体基板上のレジストパターンを反転させたパターンとなっている。
このように、メサ部１３及びメサ部１４上に微細パターン１５が配置されることで、半導体基板上のレジストへの押印の際にレプリカテンプレート１０が傾いても、ボディ１１ｂが半導体基板に接触してしまうことを抑制することができる。
次に、図２を用い、レプリカテンプレート１０の製造に用いるマスタテンプレート２０の構成について説明する。図２は、実施形態にかかるマスタテンプレート２０の構成例を示す図である。図２の上段はマスタテンプレート２０の断面図であり、下段はマスタテンプレート２０の平面図である。
図２に示すように、実施形態のマスタテンプレート２０は、凹部２４と、凹部２４の底部から更に深さ方向に伸びる微細パターン２５と、を備える。
より具体的には、マスタテンプレート２０は、クリスタルまたはガラス等の透明な部材で構成されている。マスタテンプレート２０は、また、ボディ２１ｂを備える。ボディ２１ｂは、上面視で１辺が約１５２ｍｍ程度の略正方形の形状を有する。ボディ２１ｂの主面２１ｓからは、凹部２４が掘り下げられている。凹部２４は、例えば、ボディ２１ｂの主面２１ｓの中央部に配置され、上面視で四隅に突出部２４ａが設けられた略正方形の形状を有する。凹部２４の直径（突出部２４ａが無いものとしたときの最大径）は、例えば２０ｍｍ以上４０ｍｍ以下である。突出部２４ａの１辺の長さは、例えば数μｍ～数ｍｍ程度である。ただし、凹部２４の形状は、これに限られず、例えば、突出部を有さない正方形、長方形等の形状であってもよい。凹部２４の深さは、例えば数十ｎｍ～数μｍ程度である。
凹部２４の底部からは、更に微細パターン２５が掘り下げられている。微細パターン２５は、例えば凸部と凹部（溝）とが並んだＬ／Ｓパターンを有する。凸部の幅と凹部の幅とは例えば１：１であり、それぞれ１０ｎｍ以上３０ｎｍ以下の幅を有する。ただし、微細パターン２５のパターンはこれに限られず、ナノオーダサイズの穴がマトリクス状に並んだパターンや、その他のパターンであってもよい。マスタテンプレート２０の微細パターン２５は、レプリカテンプレート１０に転写されるべく、レプリカテンプレート１０の微細パターン１５を反転させたパターンとなっている。
［レプリカテンプレートの製造工程］
次に、図３を用いて、レプリカテンプレート１０の製造工程の例について説明する。図３は、実施形態にかかるレプリカテンプレート１０の製造工程の手順の一例を示すフロー図である。
図３（ａ）に示すように、まず、主面１１ｓに主面１１ｓから突出したメサ部１３を有し、加工されてレプリカテンプレート１０となる基板１１を準備する。
基板１１は、クリスタルまたはガラス等の部材である。基板１１の裏面側には、ザグリ１２が設けられている。また、基板１１の主面１１ｓ上にはメサ部１３が形成されている。また、主面１１ｓとメサ部１３との上に無機系マスク膜としてのＣｒ膜４０が形成されている。ただし、無機系マスク膜はＣｒ膜４０でなくともよい。無機系マスク膜をエッチングする際に、後述する樹脂系マスクパターンがエッチングされにくく、基板１１をエッチングする際に無機系マスク膜がエッチングされにくい材料を無機系マスク膜として選択することができる。
次に、図３（ｂ），（ｃ）に示すように、基板１１のメサ部１３上に、上面視でメサ部１３より小さな領域を持つ凸部３４、および凸部３４上に配置される微細パターン３５を有する樹脂系マスクパターンとしてのレジストパターン３０ｐを形成する。
すなわち、図３（ｂ）に示すように、基板１１のメサ部１３上に、レジスト３０を滴下する。レジスト３０は、例えば光硬化型レジストである。そして、マスタテンプレート２０をレジスト３０に押印する。このとき、レジスト３０と、マスタテンプレート２０の凹部２４および微細パターン２５側の面とが対向するように配置する。マスタテンプレート２０をレジスト３０に押印した状態で、上方からマスタテンプレート２０を透過させてレジスト３０に光を照射し、レジスト３０を硬化させる。その後、マスタテンプレート２０を離型させる。
以上により、図３（ｃ）に示すように、凸部３４および微細パターン３５を有するレジストパターン３０ｐが形成される。レジストパターン３０ｐは、また、マスタテンプレート２０と基板１１との間に生じた隙間に、レジスト残膜３６を有する。
次に、図３（ｄ），（ｅ）に示すように、レジストパターン３０ｐの凸部３４の形状を基板１１に転写して、メサ部１３上に、上面視でメサ部１３より小さな領域を持つメサ部１４を形成する。
より具体的には、レジストパターン３０ｐの凸部３４の形状をＣｒ膜４０に転写して無機系マスクパターンとしてのＣｒパターン４０ｐを形成し、凸部３４の形状が転写されたＣｒパターン４０ｐをマスクとして基板１１に凸部３４を転写する。
すなわち、図３（ｄ）に示すように、レジストパターン３０ｐをＮ２ガス等のプラズマを用いてエッチバックする。これにより、レジストパターン３０ｐ全体の残膜が減ることで、レジスト残膜３６が消失する。また、Ｃｒ膜４０をＣｌ２ガス等のプラズマを用いてエッチングする。これにより、レジストパターン３０ｐから露出したＣｒ膜４０、および、レジスト残膜３６消失後に露出したＣｒ膜４０が消失し、レジストパターン３０ｐの凸部３４が転写されたＣｒパターン４０ｐが形成される。
また、図３（ｅ）に示すように、Ｃｒパターン４０ｐをマスクとして基板１１をＦガス等のプラズマを用いてエッチングする。これにより、基板１１のメサ部１３の一部が掘り下げられ、メサ部１３上にメサ部１４が形成される。また、レジストパターン３０ｐ全体の残膜が更に減り、微細パターン３５のみが残った状態となる。
次に、図３（ｆ），（ｇ）に示すように、レジストパターン３０ｐの微細パターン３５の形状を基板１１に転写してメサ部１４上に微細パターン１５を形成する。
より具体的には、レジストパターン３０ｐの微細パターン３５の形状をＣｒパターン４０ｐに転写し、微細パターン３５の形状が転写されたＣｒパターン４０ｐをマスクとして基板１１に微細パターン３５を転写する。
すなわち、図３（ｆ）に示すように、微細パターン３５のみとなったレジストパターン３０ｐをマスクに、Ｃｒパターン４０ｐをＣｌ２ガス等のプラズマを用いて更にエッチングする。これにより、レジストパターン３０ｐから露出したＣｒパターン４０ｐが消失し、レジストパターン３０ｐの微細パターン３５が転写されたＣｒパターン４０ｐが形成される。このとき、レジストパターン３０ｐは消失する。
また、図３（ｇ）に示すように、Ｃｒパターン４０ｐをマスクとして基板１１をＦガス等のプラズマを用いてエッチングする。これにより、基板１１のメサ部１４の一部が掘り下げられ、メサ部１４上に微細パターン１５が形成される。このとき、Ｃｒパターン４０ｐは消失する。
以上により、実施形態のレプリカテンプレート１０が製造される。
［半導体装置の製造工程］
次に、実施形態のレプリカテンプレート１０の使用例として、半導体装置の製造工程の例について説明する。レプリカテンプレート１０は、インプリント装置にインストールされ、半導体装置の製造工程に用いられる。まずは、図４を用いて、インプリント装置１の構成例について説明する。図４は、インプリント装置１の構成例を示す図である。
図４に示すように、インプリント装置１は、テンプレートステージ８１、載置台８２、基準マーク８５、アライメントセンサ８６、液滴下装置８７、ステージベース８８、光源８９、および制御部９０を備えている。インプリント装置１には、レプリカテンプレート１０がインストールされている。
載置台８２は、ウェハチャック８４、及び本体８３を備える。ウェハチャック８４は、半導体基板としてのウェハＷを本体８３上の所定位置に固定する。載置台８２上には、基準マーク８５が設けられている。基準マーク８５は、ウェハＷを載置台８２上にロードする際の位置合わせに用いられる。
載置台８２は、ウェハＷを載置するとともに、載置したウェハＷと平行な平面内（水平面内）を移動する。載置台８２は、ウェハＷにレジストを滴下する際にはウェハＷを液滴下装置８７の下方側に移動させ、ウェハＷへの転写処理を行う際には、ウェハＷをレプリカテンプレート１０の下方側に移動させる。
ステージベース８８は、テンプレートステージ８１によってレプリカテンプレート１０を支持するとともに、上下方向（鉛直方向）に移動することにより、レプリカテンプレート１０の微細パターン１５をウェハＷ上のレジストに押し当てる。ステージベース８８上には、アライメントセンサ８６が設けられている。アライメントセンサ８６は、ウェハＷの位置検出やレプリカテンプレート１０の位置検出を行うセンサである。
液滴下装置８７は、インクジェット方式によってウェハＷ上にレジストを滴下する装置である。液滴下装置８７が備えるインクジェットヘッドは、レジストの液滴を噴出する複数の微細孔を有しており、レジストの液滴をウェハＷ上に滴下する。
光源８９は、例えば紫外線を照射する装置であり、ステージベース８８の上方に設けられている。光源８９は、レプリカテンプレート１０がレジストに押し当てられた状態で、レプリカテンプレート１０上から光を照射する。
制御部９０は、テンプレートステージ８１、載置台８２、基準マーク８５、アライメントセンサ８６、液滴下装置８７、ステージベース８８、および光源８９を制御する。
図５は、実施形態にかかる半導体装置の製造工程の手順の一例を示すフロー図である。
実施形態の半導体装置の製造工程には、上述の、レプリカテンプレート１０の製造工程が含まれる。図５においては、レプリカテンプレート１０の製造後、ウェハＷの被加工膜を加工する様子を示す。
図５（ａ）に示すように、ウェハＷ上に被加工膜Ｏｘを形成し、被加工膜Ｏｘ上に樹脂系マスク材としてのレジストＲを滴下する。なお、実施形態のインプリント装置１では、レジストＲを滴下するように構成されているが、スピンコート塗布法によって、ウェハＷ上の全面にレジストを塗布してもよい。
すなわち、被加工膜Ｏｘが形成されたウェハＷを載置台８２に載置する。そして、載置台８２を液滴下装置８７の下方に移動させ、液滴下装置８７からレジストＲの液滴を被加工膜Ｏｘ上に滴下する。その後、載置台８２をレプリカテンプレート１０の下方に移動させる。
次に、図５（ｂ），（ｃ）に示すように、レジストＲとレプリカテンプレート１０の微細パターン１５側の面とが対向するようにレプリカテンプレート１０をレジストＲに押印して微細パターン１５が転写されたレジストパターンＲｐを形成する。
すなわち、図５（ｂ）に示すように、テンプレートステージ８１を下方に移動させ、アライメントセンサ８６で位置合わせを行いながら、レプリカテンプレート１０の微細パターン１５をレジストＲに押し当てる。このとき、微細パターン１５がメサ部１３，１４上に形成されているので、例えば、レプリカテンプレート１０が傾いた状態となってしまっても、ウェハＷと接触するのを抑制することができる。また、メサ部１３，１４のうち、メサ部１４は、レジストＲと直接接触し、レジストＲが広がる範囲および厚さを制御する。続いて、レプリカテンプレート１０を押し付けた状態で、インプリント装置１の光源８９からレジストＲに光を照射し、レジストＲを硬化させる。
また、図５（ｃ）に示すように、レプリカテンプレート１０を離型する。これにより、ウェハＷの被加工膜Ｏｘ上には、微細パターン１５が転写されたレジストパターンＲｐが形成される。
次に、図５（ｄ）に示すように、微細パターン１５が転写されたレジストパターンＲｐをマスクにして被加工膜Ｏｘを加工する。これにより、被加工膜パターンＯｘｐが形成される。
次に、図５（ｅ）に示すように、レジストパターンＲｐをアッシング等により剥離して、ウェハＷ上に形成された被加工膜パターンＯｘｐが得られる。
これ以降、上記のような工程を繰り返し、複数の被加工膜パターンをウェハＷ上に形成していくことで、半導体装置が製造される。
［マスタテンプレートの製造工程］
次に、図６および図７を用いて、マスタテンプレート２０の製造工程の例について説明する。マスタテンプレート２０の製造工程の例として、以下、凹部２４を先に形成する例と、微細パターン２５を先に形成する例との２つの例を示す。
（製造例１）
図６は、実施形態にかかるマスタテンプレート２０の製造工程の手順の一例を示すフロー図である。図６は、凹部２４を先に形成する例を示す。
図６（ａ）に示すように、平板な板状の基板２１を準備する。基板２１にＣｒ膜６１およびレジスト膜を形成する。レジスト膜に対し、電子ビームによる描画を行って、凹部２４の形成予定領域が開口したレジストパターン５１ｐを形成する。
次に、図６（ｂ）に示すように、レジストパターン５１ｐをマスクに、Ｃｒ膜６１をエッチングし、凹部２４の形成予定領域が開口したＣｒパターン６１ｐを形成する。このとき、レジストパターン５１ｐは消失する。そして、Ｃｒパターン６１ｐをマスクに、基板２１をエッチングし、基板２１に凹部２４を形成する。このとき、Ｃｒパターン６１ｐは消失する。
次に、図６（ｃ）に示すように、基板２１の主面２１ｓおよび凹部２４内にＣｒ膜６２を形成する。
次に、図６（ｄ１）に示すように、基板２１の凹部２４内にレジスト５２－１を滴下する。そして、微細パターン７５が形成されたテンプレート７０をレジスト５２－１に押印して微細パターン７５をレジスト５２－１に転写する。
または、図６（ｄ２）に示すように、電子ビームＥＢの描画により微細パターンを凹部２４内のレジスト膜５２－２に形成してもよい。
次に、図６（ｅ）に示すように、微細パターンが転写されたレジストパターン５２ｐをマスクに、Ｃｒ膜６２をエッチングして、微細パターンが転写されたＣｒパターン６２ｐを形成する。このとき、基板２１の凹部２４内のレジストパターン５２ｐ及び主面２１ｓ上のＣｒ膜は消失する。
次に、図６（ｆ）に示すように、Ｃｒパターン６２ｐをマスクに、基板２１の凹部２４の底部をエッチングし、凹部２４の底部から更に深さ方向に伸びる微細パターン２５を形成する。このとき、凹部２４内のＣｒパターン６２ｐは消失する。
以上により、マスタテンプレート２０が製造される。
（製造例２）
図７は、実施形態にかかるマスタテンプレート２０の製造工程の手順の他の例を示すフロー図である。図７は、微細パターン２５を先に形成する例を示す。
図７（ａ１）に示すように、平板な板状の基板２１を準備する。基板２１にＣｒ膜６３を形成する。また、基板２１のＣｒ膜６３上にレジスト５３－１を滴下する。そして、微細パターン７５が形成されたテンプレート７０をレジスト５３－１に押印して微細パターン７５をレジスト５３－１に転写する。
または、図７（ａ２）に示すように、電子ビームＥＢの描画により微細パターンを基板２１上のレジスト膜５３－２に形成してもよい。
次に、図７（ｂ）に示すように、微細パターンが転写されたレジストパターン５３ｐをマスクに、Ｃｒ膜６３をエッチングして、微細パターンが転写されたＣｒパターン６３ｐを形成する。このとき、レジストパターン５３ｐは消失する。更に、Ｃｒパターン６３ｐをマスクに、基板２１をエッチングし、基板２１に微細パターン２５ｐｒを形成する。
次に、図７（ｃ）に示すように、基板２１にレジスト膜を形成する。レジスト膜に対し、電子ビームによる描画を行って、凹部２４の形成予定領域が開口したレジストパターン５４ｐを形成する。
次に、図７（ｄ）に示すように、レジストパターン５４ｐをマスクに、Ｃｒパターン６３ｐを更にエッチングして、凹部２４の形成予定領域が開口したＣｒパターン６３ｐを形成する。このとき、レジストパターン５４ｐは消失する。
次に、図７（ｅ）に示すように、Ｃｒパターン６３ｐをマスクに、基板２１をエッチングし、基板２１に凹部２４を形成する。このとき、基板２１に形成された微細パターン２５ｐｒは、更に掘り下げられ、凹部２４の底部から更に深さ方向に伸びる微細パターン２５が形成される。この工程により、基板２１の主面２１ｓのＣｒパターン６３ｐは消失する。
以上により、マスタテンプレート２０が製造される。
［比較例］
次に、図８を用いて、比較例のレプリカテンプレートの製造工程の例について説明する。図８は、比較例にかかるレプリカテンプレートの製造工程の手順の一例を示すフロー図である。
図８（ａ）に示すように、メサ部１３’を備える基板１１’のメサ部１３’にＣｒ膜４１’を形成し、さらにその上にレジスト３１’を滴下する。微細パターン２５’を備えるマスタテンプレート２０ａ’を、レジスト３１’に押印して微細パターン２５’を転写する。これにより、図８（ｂ）に示すように、レジストパターン３１ｐ’が形成される。
次に、図８（ｃ）に示すように、レジストパターン３１ｐ’をマスクに、Ｃｒ膜４０’をエッチングして、Ｃｒパターン４１ｐ’を形成する。
次に、図８（ｄ）に示すように、Ｃｒパターン４１ｐ’をマスクに、基板１１’をエッチングして、微細パターン１５’を形成する。
次に、図８（ｅ）に示すように、基板１１’の主面全体にＣｒ膜４２’を形成する。また、基板１１’のメサ部１３’上にレジスト３２’を滴下する。凹部２４’を備えるマスタテンプレート２０ｂ’をレジスト３２’に押印して凹部２４’を転写する。これにより、図８（ｆ）に示すように、レジストパターン３２ｐ’が形成される。
次に、図８（ｇ）に示すように、レジストパターン３２ｐ’をマスクに、Ｃｒ膜４２’をエッチングして、凹部２４’が転写されたＣｒパターン４２ｐ’を形成する。
次に、図８（ｈ）に示すように、Ｃｒパターン４２ｐ’をマスクに、基板１１’をエッチングして、メサ部１４’を形成する。
以上により、メサ部１３’，１４’、及び微細パターン１５’を備えるレプリカテンプレート１０’が製造される。
比較例のレプリカテンプレートの製造工程においては、２種類のマスタテンプレート２０ａ’，２０ｂ’を用い、微細パターン１５’とメサ部１４’とを別々の工程で形成しなければならない。このため、コストと時間が掛かっていた。
実施形態のレプリカテンプレート１０の製造工程においては、凹部２４と微細パターン２５とを備える１種類のマスタテンプレート２０を用い、微細パターン１５とメサ部１４とを一括して形成することができる。これにより、コストおよび時間を削減することができる。
また、実施形態のレプリカテンプレート１０の製造工程においては、微細パターン１５とメサ部１４とを一括して形成する。このため、例えば、複数のレプリカテンプレート１０を製造したときに、各レプリカテンプレート１０間でメサ部１４に対する微細パターン１５の位置がばらつくことを抑制できる。上述のように、ウェハＷ上のレジストＲと直接触れるメサ部１４は、レジストＲが広がる範囲および厚さを制御している。メサ部１４に対する微細パターン１５の位置が一定であると、レジストＲが広がる範囲および厚さのばらつきを抑制することができる。また、レジストＲが広がる範囲が一定であると、レジストパターンＲｐの最外周パターンの寸法（ＣＤ：Ｃｒｉｔｉｃａｌ Ｄｉｍｅｎｓｉｏｎ）のばらつきも抑えられる。これにより、レジストパターンＲｐの残膜厚やＣＤのばらつきを抑制し、インプリント処理を適正化することが容易となる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…レプリカテンプレート、１１…基板、１３…メサ部、１４…メサ部、１５，２５，３５…微細パターン、２０…マスタテンプレート、２１ｂ…ボディ、２４…凹部、３０ｐ…レジストパターン、３４…凸部、４０ｐ…Ｃｒパターン。

Claims (3)

  1. 第１面に前記第１面から突出した第１のメサ部を有する基板を準備する基板準備ステップと、
    前記基板の前記第１のメサ部上に、上面視で前記第１のメサ部より小さな領域を持つ凸部、および前記凸部上に配置される微細パターンを有する第１マスクパターンを形成するマスクパターン形成ステップと、
    前記第１マスクパターンの前記凸部の形状を前記基板に転写して、前記第１のメサ部上に、上面視で前記第１のメサ部より小さな領域を持つ第２のメサ部を形成するメサ部形成ステップと、
    前記第１マスクパターンの前記微細パターンの形状を前記基板に転写して前記第２のメサ部上に微細パターンを形成する微細パターン形成ステップと、を含み、
    前記マスクパターン形成ステップでは、
    第２面に形成された凹部および前記凹部の底部から更に深さ方向に伸びる微細パターンを有するマスタテンプレートを、前記基板の前記第１のメサ部に滴下または塗布されたマスク材に押印して前記第１マスクパターンを形成する、
    レプリカテンプレートの製造方法。
  2. 第１面に前記第１面から突出した第１のメサ部を有する基板を準備する基板準備ステップと、
    前記基板の前記第１のメサ部上に、上面視で前記第１のメサ部より小さな領域を持つ凸部、および前記凸部上に配置される微細パターンを有する第１マスクパターンを形成するマスクパターン形成ステップと、
    前記第１マスクパターンの前記凸部の形状を前記基板に転写して、前記第１のメサ部上に、上面視で前記第１のメサ部より小さな領域を持つ第２のメサ部を形成するメサ部形成ステップと、
    前記第１マスクパターンの前記微細パターンの形状を前記基板に転写して前記第２のメサ部上に微細パターンを形成する微細パターン形成ステップと、を含み、
    前記基板準備ステップでは、
    前記第１面と前記第１のメサ部との上にマスク膜が形成された前記基板を準備し、
    前記メサ部形成ステップでは、
    前記第１マスクパターンの前記凸部の形状を前記マスク膜に転写して第２マスクパターンを形成し、前記凸部の形状が転写された前記第２マスクパターンをマスクとして前記基板に前記凸部を転写し、
    前記微細パターン形成ステップでは、
    前記第１マスクパターンの前記微細パターンの形状を前記第２マスクパターンに転写し、前記微細パターンの形状が転写された前記第２マスクパターンをマスクとして前記基板に前記微細パターンを転写する、
    レプリカテンプレートの製造方法。
  3. 第１面に前記第１面から突出した第１のメサ部を有する基板を準備する基板準備ステップと、
    前記基板の前記第１のメサ部上に、上面視で前記第１のメサ部より小さな領域を持つ凸部、および前記凸部上に配置される微細パターンを有する第１マスクパターンを形成するマスクパターン形成ステップと、
    前記第１マスクパターンの前記凸部の形状を前記基板に転写して、前記第１のメサ部上に、上面視で前記第１のメサ部より小さな領域を持つ第２のメサ部を形成するメサ部形成ステップと、
    前記第１マスクパターンの前記微細パターンの形状を前記基板に転写して前記第２のメサ部上に微細パターンを形成する微細パターン形成ステップと、を行い、
    更に前記マスクパターン形成ステップでは、
    第２面に形成された凹部および前記凹部の底部から更に深さ方向に伸びる微細パターンを有するマスタテンプレートを、前記基板の前記第１のメサ部に滴下または塗布されたマスク材に押印して前記第１マスクパターンを形成して、前記第１面上の前記第１のメサ部、前記第１のメサ部上の前記第２のメサ部、および前記第２のメサ部上の前記微細パターンを有するレプリカテンプレートを製造し、
    半導体基板上に被加工膜を形成し、
    前記被加工膜上にマスク材を滴下または塗布し、
    前記マスク材と前記レプリカテンプレートの前記微細パターン側の面とが対向するように前記レプリカテンプレートを前記マスク材に押印して前記微細パターンを転写し、
    前記微細パターンが転写された前記マスク材をマスクにして前記被加工膜を加工する、
    半導体装置の製造方法。
JP2018043209A 2018-03-09 2018-03-09 レプリカテンプレートの製造方法、及び半導体装置の製造方法 Active JP7027200B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018043209A JP7027200B2 (ja) 2018-03-09 2018-03-09 レプリカテンプレートの製造方法、及び半導体装置の製造方法
US16/107,982 US11061324B2 (en) 2018-03-09 2018-08-21 Manufacturing method of replica template, manufacturing method of semiconductor device, and master template

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018043209A JP7027200B2 (ja) 2018-03-09 2018-03-09 レプリカテンプレートの製造方法、及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2019160926A JP2019160926A (ja) 2019-09-19
JP7027200B2 true JP7027200B2 (ja) 2022-03-01

Family

ID=67843809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018043209A Active JP7027200B2 (ja) 2018-03-09 2018-03-09 レプリカテンプレートの製造方法、及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US11061324B2 (ja)
JP (1) JP7027200B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7395303B2 (ja) * 2019-09-30 2023-12-11 キヤノン株式会社 インプリント用モールド、インプリント方法および物品の製造方法
JP7438904B2 (ja) * 2020-09-17 2024-02-27 キオクシア株式会社 テンプレート、テンプレートの製造方法、及び半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010137538A (ja) 2008-11-13 2010-06-24 Toppan Printing Co Ltd インプリントモールド製造方法およびインプリントモールド
JP2014007361A (ja) 2012-06-27 2014-01-16 Dainippon Printing Co Ltd ナノインプリント用テンプレートの製造方法及びテンプレート
WO2017204260A1 (ja) 2016-05-25 2017-11-30 大日本印刷株式会社 テンプレート及びテンプレートブランクス、並びにインプリント用テンプレート基板の製造方法、インプリント用テンプレートの製造方法、及び、テンプレート

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2193905A1 (en) * 1996-12-24 1998-06-24 Luc Ouellet Integrated processing for an etch module
US20070068898A1 (en) * 2005-09-29 2007-03-29 Lorenz Glen D Multi-level etching method and product
JP4854383B2 (ja) 2006-05-15 2012-01-18 アピックヤマダ株式会社 インプリント方法およびナノ・インプリント装置
JP5377053B2 (ja) * 2009-04-17 2013-12-25 株式会社東芝 テンプレート及びその製造方法、並びにパターン形成方法
JP2013193454A (ja) 2012-03-23 2013-09-30 Fujifilm Corp マスターモールドの製造方法およびモールドの製造方法並びにそれらに使用される表面加工方法
JP5942551B2 (ja) 2012-04-03 2016-06-29 大日本印刷株式会社 ナノインプリント用マスターテンプレート及びレプリカテンプレートの製造方法
JP5804160B2 (ja) * 2013-09-19 2015-11-04 大日本印刷株式会社 インプリント方法およびインプリントモールドの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010137538A (ja) 2008-11-13 2010-06-24 Toppan Printing Co Ltd インプリントモールド製造方法およびインプリントモールド
JP2014007361A (ja) 2012-06-27 2014-01-16 Dainippon Printing Co Ltd ナノインプリント用テンプレートの製造方法及びテンプレート
WO2017204260A1 (ja) 2016-05-25 2017-11-30 大日本印刷株式会社 テンプレート及びテンプレートブランクス、並びにインプリント用テンプレート基板の製造方法、インプリント用テンプレートの製造方法、及び、テンプレート

Also Published As

Publication number Publication date
US11061324B2 (en) 2021-07-13
US20190278167A1 (en) 2019-09-12
JP2019160926A (ja) 2019-09-19

Similar Documents

Publication Publication Date Title
JP4892026B2 (ja) パターン形成方法
US11837469B2 (en) Imprint apparatus, imprint method, and method of manufacturing semiconductor device
JP6300459B2 (ja) インプリント装置およびインプリント方法、それを用いた物品の製造方法
KR102038183B1 (ko) 임프린트 장치, 물품 제조 방법, 임프린트 방법, 및 배열 패턴의 정보 획득 방법
JP7027200B2 (ja) レプリカテンプレートの製造方法、及び半導体装置の製造方法
JP2016004794A (ja) インプリント方法、インプリント装置、および物品の製造方法
JP2021072440A (ja) スーパーストレートチャック、その使用方法、および物品の製造方法
US8772179B2 (en) Pattern forming method, pattern forming apparatus, and method for manufacturing semiconductor device
JP2011091307A (ja) パターン形成方法
TW201735105A (zh) 壓印設備，壓印方法及製造物品的方法
JP2019216143A (ja) 型を用いて基板上の組成物を成形する成形装置、および物品の製造方法
JP5275419B2 (ja) パターン形成方法
TWI724383B (zh) 供使用於形成適應層的裝置、形成適應層的方法及在第一基板上形成層的方法
WO2019163565A1 (ja) インプリント方法、インプリント装置、モールドの製造方法、および、物品の製造方法
JP6762853B2 (ja) 装置、方法、及び物品製造方法
JP7241623B2 (ja) 形成方法、および物品の製造方法
JP2013161866A (ja) インプリント方法およびテンプレート
JP7041545B2 (ja) インプリント装置、物品の製造方法及びモールド
JP2021125606A (ja) インプリント装置、インプリント方法及び物品の製造方法
JP2017199876A (ja) インプリント方法及び物品の製造方法
JP2019117844A (ja) モールド、レプリカモールド、インプリント装置、および物品製造方法
JP2016046346A (ja) テンプレート、テンプレート形成方法および半導体装置の製造方法
JP6036865B2 (ja) インプリント用モールド
JP2024003899A (ja) インプリントシステム、基板、インプリント方法、レプリカモールド製造方法及び、物品の製造方法
JP2020177979A (ja) モールド作製方法、および物品の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180905

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210914

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220216

R151 Written notification of patent or utility model registration

Ref document number: 7027200

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151