JP7023339B1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7023339B1
JP7023339B1 JP2020184105A JP2020184105A JP7023339B1 JP 7023339 B1 JP7023339 B1 JP 7023339B1 JP 2020184105 A JP2020184105 A JP 2020184105A JP 2020184105 A JP2020184105 A JP 2020184105A JP 7023339 B1 JP7023339 B1 JP 7023339B1
Authority
JP
Japan
Prior art keywords
sealing resin
protrusion
semiconductor device
solder
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020184105A
Other languages
English (en)
Other versions
JP2022074234A (ja
Inventor
公貴 早柏
隆一 石井
大 吉井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2020184105A priority Critical patent/JP7023339B1/ja
Priority to US17/391,138 priority patent/US11569148B2/en
Priority to CN202111226938.1A priority patent/CN114446899A/zh
Application granted granted Critical
Publication of JP7023339B1 publication Critical patent/JP7023339B1/ja
Publication of JP2022074234A publication Critical patent/JP2022074234A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】半導体モジュールの外形を大きくすることなく、放熱性及び信頼性の高い半導体装置を得る。【解決手段】半導体装置１０１は、封止樹脂８の主電極配線６、７の一端部が突出している側面８ｂに、位置決め突起１０が形成されている。これにより、封止樹脂８の底部８ａに位置決め突起が形成される場合に比べて封止樹脂８の外形を小さくすることができる。また、厚み規制突起９は、はんだ３０との間に空間１２を有するように設けられるため、厚み規制突起９とはんだ３０との接触部を起点として発生する界面剥離またはクラックを防止することができ、半導体モジュール２０と冷却器４０との接合部の寿命を確保することができる。これらのことから、半導体モジュール２０の外形を大きくすることなく、放熱性及び信頼性の高い半導体装置１０１が得られる。【選択図】図１

Description

本願は、半導体装置に関するものである。
近年、半導体素子は高出力化及び小型化が進んでおり、半導体素子が搭載された半導体モジュール及び冷却器を含む半導体装置においては従来よりも高い放熱性が求められている。しかしながら、半導体モジュールと冷却器との間の接合材として広く用いられている放熱グリスは、熱伝導率が低く、経年変化による放熱性能の低下が懸念される。
そこで、放熱グリスよりも熱伝導率が高いはんだを接合材として用いることにより、放熱性を向上させることができる。一方、はんだリフロー工程においてはんだの厚みが不均一に接合された場合、ヒートサイクル時に接着強度不足による界面剥離またはクラックが発生し、製品寿命の低下を招くことがある。
従来の半導体装置では、半導体モジュールまたは冷却器に突起を設けることで、接合材の厚みを管理していた。例えば特許文献１に開示されたパワーモジュールは、封止体の冷却器に接合される側の面に、熱伝導材の厚みを規定する規制部が設けられ、この規制部の中心を貫通するようにして位置決め用の突起部が設けられている。
特許第６７０７３２８号公報
半導体装置の放熱性及び信頼性を確保するためには、半導体モジュールと冷却器との間の接合部における接合材の界面剥離またはクラックの発生を防止し、接合部の寿命を確保することが重要である。そのために、半導体モジュールと冷却器との間のはんだの厚みを均一にする必要がある。
しかしながら、上記特許文献１のように、封止体の裏面側に厚み規制部の中心を貫通する位置決め用の突起部を設ける場合、封止体の外形を大きくする必要があり、半導体モジュールが大型化するという課題がある。
本願は、上記のような課題を解決するための技術を開示するものであり、半導体モジュールの外形を大きくすることなく、放熱性及び信頼性の高い半導体装置を得ることを目的とする。
本願に開示される半導体装置は、金属部材の一方の面に実装された半導体素子と、金属部材の他方の面に絶縁シートを介して設けられた金属プレートと、半導体素子または金属部材に接続された主電極配線と、半導体素子、金属部材、絶縁シート、及び金属プレートを金属プレートの一面を露出させて封止している封止樹脂とを含む半導体モジュールを備え、封止樹脂の底部から露出している金属プレートと冷却器の冷却面とがはんだを介して接合された半導体装置であって、主電極配線の一端部は封止樹脂の側面から突出しており、封止樹脂の主電極配線が突出している側面に、半導体モジュールと冷却器との位置決めを行う位置決め突起が形成されるとともに、封止樹脂の前記側面または前記底部に、冷却面と半導体モジュールとの距離を一定に保持しはんだの厚みを規制する厚み規制突起が形成されているものである。
また、本願に開示される半導体装置は、金属部材の一方の面に実装された半導体素子と、金属部材の他方の面に絶縁シートを介して設けられた金属プレートと、半導体素子または金属部材に接続された主電極配線と、半導体素子、金属部材、絶縁シート、及び金属プレートを金属プレートの一面を露出させて封止している封止樹脂とを含む半導体モジュールを備え、封止樹脂の底部から露出している金属プレートと冷却器の冷却面とがはんだを介して接合された半導体装置であって、主電極配線の一端部は封止樹脂の側面から突出しており、封止樹脂の主電極配線が突出している側面に、半導体モジュールと冷却器との位置決めを行う位置決め突起が形成され、位置決め突起は、冷却面と半導体モジュールとの距離を一定に保持しはんだの厚みを規制する厚み規制突起を兼ねているものである。
本願に開示される半導体装置によれば、封止樹脂の主電極配線が突出している側面に位置決め突起が形成されているので、封止樹脂の底部に位置決め突起が形成される場合に比べて封止樹脂の外形を小さくすることができる。また、厚み規制突起によってはんだの厚みを均一にすることができるため、はんだの界面剥離またはクラックを防止することができ、半導体モジュールと冷却器との接合部の寿命を確保することができる。よって、半導体モジュールの外形を大きくすることなく、放熱性及び信頼性の高い半導体装置を得ることができる。
また、封止樹脂の主電極配線が突出している側面に、はんだの厚みを規制する厚み規制突起を兼ねた位置決め突起が形成されているので、封止樹脂の底部に位置決め突起が形成される場合に比べて封止樹脂の外形を小さくすることができる。また、厚み規制突起を兼ねた位置決め突起によってはんだの厚みを均一にすることができるため、はんだの界面剥離またはクラックを防止することができ、半導体モジュールと冷却器との接合部の寿命を確保することができる。よって、半導体モジュールの外形を大きくすることなく、放熱性及び信頼性の高い半導体装置を得ることができる。
実施の形態１による半導体装置の概略構成を示す側面断面図である。 実施の形態１による半導体装置の厚み規制突起及び位置決め突起を説明する部分拡大断面図である。 実施の形態１による半導体装置の厚み規制突起及び位置決め突起を説明する断面図である。 実施の形態１による半導体装置の厚み規制突起及び位置決め突起の変形例を示す断面図である。 実施の形態２による半導体装置の概略構成を示す側面断面図である。 実施の形態２による半導体装置の厚み規制兼位置決め突起を説明する部分拡大断面図である。 実施の形態２による半導体装置の厚み規制兼位置決め突起を説明する断面図である。 実施の形態２による半導体装置の厚み規制兼位置決め突起の変形例を示す断面図である。
実施の形態１．
以下に、実施の形態１による半導体装置について、図面に基づいて説明する。図１は、実施の形態１による半導体装置の概略構成を示す側面断面図、図２及び図３は、実施の形態１による半導体装置の厚み規制突起及び位置決め突起を説明する図であり、図２は、図１中、点線の円で示す部分の部分拡大断面図、図３は、図１中、Ａ－Ａで示す接合領域の部分を矢印方向から見た断面図である。なお、各図において、同一、相当部分には同一符号を付している。
実施の形態１による半導体装置１０１は、基本的構成部分として半導体モジュール２０と冷却器４０とを備えている。半導体モジュール２０は、金属部材２の一方の面に実装された半導体素子１と、金属部材２の他方の面（以下、裏面２ａ）に絶縁シート３を介して設けられた金属プレート４と、半導体素子１、金属部材２、絶縁シート３、及び金属プレート４を金属プレート４の一面（以下、裏面４ａ）を露出させて封止している封止樹脂８とを含む。
封止樹脂８の底部８ａから露出している金属プレート４の裏面４ａは、冷却器４０の冷却面４０ｂとはんだ３０を介して接合されている。半導体素子１及び金属部材２には、それぞれ主電極配線６、７が接続されており、それらの主電極配線６、７の一端部が封止樹脂８の対向する二つの側面８ｂから突出している。
また、封止樹脂８の主電極配線６、７が突出している側面８ｂ、すなわち主電極配線６、７が配置された側面８ｂには、半導体モジュール２０と冷却器４０との位置決めを行う位置決め突起１０が形成されている。さらに、封止樹脂８の底部８ａには、冷却面４０ｂと半導体モジュール２０との距離を一定に保持しはんだ３０の厚みを規制する厚み規制突起９が形成されている。
半導体装置１０１を構成する各要素について説明する。半導体素子１は電力制御用の素子であり、例えばシリコン（Ｓｉ）を材料とするＭＯＳＦＥＴ（Ｍｅａｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、またはＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、またはＲＣ－ＩＧＢＴ（Ｒｅｖｅｒｓｅ Ｃｏｎｄｕｃｔｉｎｇ Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等のスイッチング素子、あるいは還流ダイオードのような整流素子が用いられる。
また、シリコンに限らず、炭化ケイ素（ＳｉＣ）または窒化ガリウム（ＧａＮ）等を材料とするワイドバンドギャップ半導体を用いてもよい。半導体モジュール２０は少なくとも１個の半導体素子を有していればよい。
半導体素子１が実装される金属部材２は、電極としての役割と、ヒートスプレッダとしての役割とを果たす。半導体素子１及び金属部材２には、主電極配線６、７が接合材あるいは金属ワイヤ（いずれも図示省略）を介して接続されている。また、半導体素子１の制御用電極（図示省略）は、金属ワイヤ（図示省略）を介して外部電極と接続されている。実施の形態１では、半導体素子１に接続された主電極配線６の一端部と、金属部材２に接続された主電極配線７の一端部とが、封止樹脂８の対向する二つの側面８ｂから突出している。
金属部材２と半導体素子１とは、金属焼結体５またははんだを介して接合される。はんだを用いる場合は、例えばＳｎ－Ａｇ－Ｃｕ系、Ｓｎ－Ｃｕ系、Ｓｎ－Ａｇ、Ｓｎ－Ｓｂ系等のはんだが用いられる。金属焼結体５に使用されるＡｕ、Ａｇ及びＣｕは、はんだに比べ熱伝導率が高く、且つ接合厚みを小さくすることができる。このため、金属焼結体５またははんだを使用することにより、放熱性を高めることができる。
金属部材２及び主電極配線６、７の材料としては、熱伝導性及び導電性の高いものが好ましく、例えば銅（Ｃｕ）、アルミニウム（Ａｌ）、鉄（Ｆｅ）及びこれらの合金、またはこれらの表面にニッケル（Ｎｉ）等のめっき処理を施したものが用いられ、特に熱伝導性及び導電性に優れた銅が好ましい。ただし、金属部材２及び主電極配線６、７の材料はこれらに限定されるものではない。
金属部材２は、目的に応じて様々な形状を取ることができ、例えば逆テーパー形状の側面を有していてもよい。すなわち、半導体素子１が実装された面が裏面２ａよりも大きい形状とすることで、アンカー効果により封止樹脂８との密着性を向上させることができる。これにより、ヒートサイクル時の封止樹脂８と金属部材２との界面、及び絶縁シート３と金属部材２との界面における界面剥離及びクラックを抑制することができる。
さらに、図１に示すように金属部材２の側面に段差２ｂまたは切り欠き等を設けてもよい。これにより、アンカー効果に加え、金属部材２から金属プレート４の端部までの封止樹脂８の絶縁沿面距離が長くなるため絶縁性が向上する。絶縁沿面距離の確保が半導体モジュール２０のサイズ制約となっている場合は、半導体モジュール２０を小型化することができる。
なお、金属部材２として金属リードフレームを用いてもよい。金属リードフレームは、プレス加工にて任意の形状に作製することができ、主電極配線７及び制御用端子（図示省略）等と一体に形成することにより部品点数を削減することができる。また、半導体素子１の実装部及びその周囲の厚みを、主電極配線７等の箇所の厚みよりも大きくした異厚材を用いることにより、金属リードフレームの厚みが一定の場合に比べて放熱性が向上する。
また、半導体モジュール２０は、複数の金属部材２を有していてもよい。例えば半導体素子１を実装した二つの電位の異なる金属部材を有し、半導体モジュール２０内でハーフブリッジ回路を構成し、所謂２ｉｎ１モジュール等の構成としてもよい。
三相インバータの場合、１つまたは複数並列接続された半導体素子１を直列に接続して上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。２ｉｎ１モジュールは１相の上下アームを１つの半導体モジュール２０で構成している。なお、実施の形態１による半導体モジュール２０は、三相インバータに限定されるものではなく、種々の電力変換装置に適用することができる。
絶縁シート３は、電気絶縁性を有し且つ放熱性に優れたシート材であり、放熱性向上のため熱伝導率の高い材料が使用される。具体的には、エポキシ樹脂に、熱伝導率の高いフィラー、例えばセラミックフィラーを充填したものが用いられる。ただし、絶縁シート３の材料はこれに限定されるものではない。
絶縁シート３は、金属部材２の裏面２ａに対応した形状及び面積を有しており、図１に示すように、金属部材２の裏面２ａよりも大きいことが好ましい。放熱性及び絶縁性の観点から、絶縁シート３の最適な面積と厚みが決定される。実施の形態１では、絶縁シート３は金属製シート材である金属プレート４と一体に形成され、機械的及び熱的に接続されている。金属プレート４の材料には、熱伝導性の高い銅、アルミニウム、鉄及びこれらの合金、またはこれらの表面にクロム（Ｃｒ）等のめっき処理を施したものが用いられ、特に熱伝導率の高い銅が好ましい。
また、放熱性の観点から、金属プレート４の平面方向の面積は金属部材２のそれよりも大きいことが好ましい。図１に示す例では、金属プレート４は直方体形状のブロックであるが、目的に応じて様々な形状を取ることができる。例えば金属プレート４は、逆テーパー形状の側面を有していてもよい。すなわち、絶縁シート３と接続された面が裏面４ａよりも大きく形成されていてもよい。
また、金属プレート４の側面の形状を、中央部が張り出した「くの字」形状としてもよい。このような形状とすることで、アンカー効果により封止樹脂８との密着性が向上する。これにより、ヒートサイクル時の封止樹脂８と金属プレート４との界面、及び絶縁シート３と金属プレート４との界面における界面剥離及びクラックを抑制することができる。
封止樹脂８は、金属プレート４の裏面４ａが露出している底部８ａと、底部８ａと略垂直な側面とを有している。実施の形態１では、封止樹脂８は略直方体に成形されており、底部８ａと垂直な４つの側面を有している。ただし、封止樹脂８の外形はこれに限定されるものではない。
封止樹脂８は、エポキシ樹脂またはシリコン樹脂等の絶縁性を有する熱硬化性樹脂であり、フィラーを混合することにより線膨張係数及び弾性率が調整される。フィラーとして例えばシリカ粒子が充填されたエポキシ樹脂を用い、絶縁シート３も同様にフィラーが充填されたエポキシ樹脂を用いることで、互いのエポキシ樹脂が反応し合い高い接着強度が得られる。
封止樹脂８に充填されるフィラーの量は、半導体装置１０１に用いられる部材の線膨張係数を考慮して決定される。例えば、金属部材２及び金属プレート４に銅を用いる場合、封止樹脂８の線膨張係数を銅に合わせて１５ｐｐｍ／Ｋから１９ｐｐｍ／Ｋとすることが好ましい。これにより、反りのない半導体モジュール２０が得られる。また、ヒートサイクル時の封止樹脂８と金属部材２との界面、及び封止樹脂８と金属プレート４との界面における界面剥離及びクラックを抑制することができる。
冷却器４０は、半導体素子１で発生した熱を放熱させるため複数の放熱フィン４０ａを備えている。半導体モジュール２０と冷却器４０との接合領域にはんだ３０を用いることにより、放熱グリスを用いた場合と比較して熱伝導率が１０倍以上高くなり、半導体装置１０１の放熱性が向上する。
冷却器４０の材料は、銅、銅合金、アルミニウム、及びアルミニウム合金等から選択される。なかでも軽量、安価で加工性に優れたアルミニウムまたはその合金が好ましく、アルミニウムにニッケル、銅、錫（Ｓｎ）等のめっき処理を施してもよい。
冷却器４０は、ダイカスト成形または押出成形等で製造される。ダイカスト成形または押出成形等に適したアルミニウム合金として、Ａｌ－Ｓｉ－Ｃｕ系のＡＤＣ１０、ＡＤＣ１２、またはＡｌ－Ｍｇ－Ｓｉ系のＡ６０６１、Ａ６０６３等が用いられる。ただし、冷却器４０の材料及び形状等は特に限定されるものではなく、はんだ３０によって金属プレート４と機械的及び熱的に接続可能であればよい。
はんだ３０には、例えばＳｎ－Ａｇ－Ｃｕ系、Ｓｎ－Ｃｕ系、Ｓｎ－Ａｇ、及びＳｎ－Ｓｂ系等のはんだ材料が用いられる。なお、図１に示す例では、半導体素子１と主電極配線６とは、第二のはんだ（図示省略）にて接合されている。第二のはんだには、半導体モジュール２０と冷却器４０とを接合するはんだ３０よりも融点の高いものが選択される。これにより、半導体モジュール２０と冷却器４０とをはんだ３０にて接合する際に第二のはんだが溶融して体積膨張し、半導体モジュール２０を内側から損傷させる不具合を防止することができる。
厚み規制突起９は、封止樹脂８の底部８ａに形成され、半導体モジュール２０と冷却器４０との距離を一定に保持し、接合領域のはんだ３０の厚みを規制して均一にする。封止樹脂８の底部８ａからの厚み規制突起９の突出長さは、必要なはんだ厚みと一致している。はんだ３０は、封止樹脂８の底部８ａから露出している金属プレート４の裏面４ａ全面に接合されている。
厚み規制突起９は、半導体モジュール２０と冷却器４０との距離を一定に保持するために、封止樹脂８の底部８ａの少なくとも三箇所に形成される必要がある。実施の形態１では、図３に示すように、円柱状の厚み規制突起９が底部８ａの四隅近傍に形成されている。これにより、はんだ３０の厚みを一定に規制することができ、半導体モジュール２０が傾くことなく冷却器４０に組付けられる。
また、厚み規制突起９は、図２に示すように、はんだ３０との間に空間１２を有するように設けられる。はんだ３０の端部には、金属プレート４から冷却器４０側へ裾広がりとなったフィレット３１が形成される。このフィレット３１が厚み規制突起９と接触しないように、金属プレート４の側面から封止樹脂８の側面までの距離（図５中、Ｌ３で示す）、金属プレート４の側面から厚み規制突起９までの距離、はんだ３０の厚み、及びはんだ量等が設計される。
例えばはんだリフロー時に、厚み規制突起９とはんだ３０とが接触した状態で接合された場合、ヒートサイクル時に接触部で応力が集中する。このため、接触部を起点として封止樹脂８とはんだ３０との界面、及び封止樹脂８と金属プレート４との界面で、界面剥離またはクラックが発生し易い。特に、接触部が封止樹脂８に近いほど応力が集中する起点が近くなるため発生し易くなる。
また、封止樹脂８に厚み規制突起９を設けることにより、半導体モジュール２０の変形が抑制され、はんだ３０の膨張及び収縮を抑制することができる。これにより、はんだリフロー時及びヒートショック時にはんだ３０に生じる応力を低減することができる。特に、厚み規制突起９を封止樹脂８の四隅近傍に設けることで、より効果的に応力を低減することができる。
さらに、封止樹脂８に厚み規制突起９を設けることにより、金属プレート４に設ける場合に比べ、はんだ接合可能な面積を制限されることなく金属プレート４の裏面４ａ全面にはんだ３０を接合することができる。よって、金属プレート４の端部を避けて内側にはんだ接合する場合に比べ、半導体素子１で発生した熱を拡散させる伝熱面積が大きくなり、半導体装置１０１の放熱性が向上する。
これにより、半導体モジュール２０の各構成要素のサイズを小さくすることが可能となり、半導体モジュール２０の小型化が図られる。また、はんだ接合領域の面積が大きくなることにより、半導体モジュール２０と冷却器４０との接合強度が高くなり、信頼性の向上が図られる。
また、位置決め突起１０は、図１及び図３に示すように、主電極配線６、７の一端部が突出している封止樹脂８の対向する二つの側面８ｂのそれぞれに少なくとも一つ形成されている。位置ずれを防止し位置決め精度を高くするためには、位置決め突起１０は、少なくとも二箇所以上に設けられることが好ましく、それらの距離は離れている方が好ましい。
実施の形態１による位置決め突起１０は、図２に示すように、封止樹脂８の側面８ｂから垂直方向に突出している側面突起１０ａと、側面突起１０ａの一面から冷却器４０の方向へ突出している先端突起１０ｂとを有している。冷却器４０の冷却面４０ｂには、先端突起１０ｂに対応する凹部４０ｃが形成されており、先端突起１０ｂは凹部４０ｃに挿入されている。これにより、半導体モジュール２０が冷却器４０に位置決めされ、半導体モジュール２０の組付け時、またははんだリフロー時等の水平方向の位置ずれを防ぐことができる。
側面突起１０ａの封止樹脂８からの突出長さ（図１中、Ｌ１で示す）は、主電極配線７（または主電極配線６）の封止樹脂８からの突出長さ（図１中、Ｌ２で示す）以下とする（Ｌ１≦Ｌ２）。これにより、位置決め突起１０のために半導体モジュール２０のサイズを大きくすることなく、位置決めを行うことができる。
比較例として、位置決め突起１０を主電極配線６、７が突出している側面８ｂとは異なる側面に設けた場合、または位置決め突起１０の突出長さＬ１を主電極配線６、７の突出長さＬ２よりも大きくした場合（Ｌ１＞Ｌ２）は、半導体モジュール２０のサイズが大きくなるため好ましくない。
実施の形態１では、先端突起１０ｂは円柱状に形成され、冷却器４０の凹部４０ｃは円筒状に形成されている。ただし、複数個の位置決め突起１０で位置決めを行う場合は、複数の凹部４０ｃのうちのいくつかを長穴にして先端突起１０ｂの外径に対してクリアランスを設けてもよい。これにより、はんだリフロー時の熱膨張による寸法変化、または製造誤差による寸法のばらつきに対応することができる。
実施の形態１による厚み規制突起９及び位置決め突起１０の変形例について、図４を用いて説明する。なお、図４は、図１中、Ａ－Ａで示す接合領域の部分を矢印方向から見た断面図である。図４（ａ）に示す変形例では、厚み規制突起９ａは、封止樹脂８の底部８ａの周縁部に形成されている。また、二つの位置決め突起１０は、主電極配線６、７が配置された側面８ｂにそれぞれ形成されている。
この変形例によれば、厚み規制突起９ａが底部８ａの周縁部に設けられているため、半導体モジュール２０の変形をより強固に抑制することができる。また、主電極配線６、７から金属プレート４の端部までの封止樹脂８の絶縁沿面距離が長くなるため、絶縁性が向上する。絶縁沿面距離の確保が半導体モジュール２０のサイズ制約となっている場合は、半導体モジュール２０を小型化することができる。ただし、厚み規制突起９ａと冷却器４０との接触面積が増えるため、半導体モジュール２０の平面度管理がより重要になる。
また、図４（ｂ）に示す変形例では、厚み規制突起９ｂは、封止樹脂８の底部８ａの主電極配線６、７に対応する箇所に、主電極配線６、７の幅Ｗ以上の長さＬ４に形成されている。また、厚み規制突起９ｂが形成されてない隅部には、角柱状の厚み規制突起９ｃが形成され、底部８ａの四箇所に厚み規制突起９ｂ、９ｃが設けられている。位置決め突起１０は、主電極配線６、７が配置された側面８ｂに、厚み規制突起９ｂ、９ｃが形成されていない箇所に対応して形成されている。
この変形例によれば、主電極配線６、７の幅以上の長さに形成された厚み規制突起９ｂにより、主電極配線６、７から金属プレート４の端部までの封止樹脂８の絶縁沿面距離が長くなるため、絶縁性が向上する。また、半導体モジュール２０の平面度管理は図４（ａ）に示す例よりも容易である。さらに、封止樹脂８の主電極配線６、７が配置されていない側面に隣接する底部８ａには厚み規制部材を設けていないため、封止樹脂８の外形を小さくすることができる。
なお、厚み規制突起９及び位置決め突起１０の形状、数、及び配置は、これらに限定されるものではない。例えば、位置決め突起１０の先端突起１０ｂを角柱とし、凹部４０ｃを角穴または長穴としてもよい。また、厚み規制突起９は、封止樹脂８の側面８ｂに設けられていてもよい（図８（ｂ）参照）。
以上のように、実施の形態１による半導体装置１０１によれば、封止樹脂８の主電極配線６、７が突出している側面８ｂに位置決め突起１０が形成されているので、封止樹脂８の底部８ａに位置決め突起が形成される場合に比べて封止樹脂８の外形を小さくすることができる。
また、厚み規制突起９によってはんだ３０の厚みを均一にすることができるため、はんだ３０の界面剥離またはクラックを防止することができる。さらに、厚み規制突起９は、はんだ３０との間に空間１２を有するように設けられているため、厚み規制突起９とはんだ３０との接触部を起点として発生する界面剥離またはクラックを防止することができ、半導体モジュール２０と冷却器４０との接合部の寿命を確保することができる。
また、封止樹脂８に厚み規制突起９を設けることにより、半導体モジュール２０の変形が抑制され、はんだ３０の膨張及び収縮を抑制することができる。このため、はんだリフロー時及びヒートショック時にはんだ３０に生じる応力を低減することができ、信頼性の高い接合部が得られる。また、金属プレート４の裏面４ａ全面にはんだ接合するようにしたので、金属プレート４の内側にはんだ接合する場合に比べて伝熱面積が大きくなり、放熱性が向上する。
これらのことから、実施の形態１によれば、半導体モジュール２０の外形を大きくすることなく、放熱性及び信頼性の高い半導体装置１０１を得ることができる。また、放熱性の向上により製品の小型化、省エネルギー化、及び包装の小型化を図ることができ、信頼性の向上が製品の長寿命化に寄与する。
また、半導体素子１にＳｉＣを用いた場合、その特長を生かすべく、Ｓｉの場合と比較してより高温で動作させることができる一方、半導体装置としてより高い信頼性が求められる。このため、実施の形態１による半導体装置１０１は、ＳｉＣデバイスを搭載する半導体装置に適用された場合に、高信頼性の半導体装置の実現に大きく寄与する。
実施の形態２．
図５は、実施の形態２による半導体装置の概略構成を示す側面断面図、図６及び図７は、実施の形態２による半導体装置の厚み規制兼位置決め突起を説明する図であり、図６は、図５中、点線の円で示す部分の部分拡大断面図、図７は、図５中、Ｂ－Ｂで示す接合領域の部分を矢印方向から見た断面図である。
実施の形態２による半導体装置１０２は、半導体モジュール２０Ａと冷却器４０とを備え、半導体モジュール２０Ａと冷却器４０とは、はんだ３０を介して接合されている。半導体モジュール２０Ａは、封止樹脂８の主電極配線６、７が突出している側面８ｂに、半導体モジュール２０Ａと冷却器４０との位置決めを行う位置決め突起が形成され、この位置決め突起は、冷却面４０ｂと半導体モジュール２０Ａとの距離を一定に保持しはんだ３０の厚みを規制する厚み規制突起を兼ねている。実施の形態２による半導体装置１０２のその他の構成は、上記実施の形態１と同様であるため、ここでは説明を省略する。
実施の形態２における厚み規制突起を兼ねた位置決め突起（以下、厚み規制兼位置決め突起１１と称す）は、封止樹脂８の側面８ｂから垂直方向に突出している側面突起１１ａと、側面突起１１ａの一面から冷却器４０の方向へ突出した先端突起１１ｂとを有している。図６に示すように、冷却器４０の冷却面４０ｂには、先端突起１１ｂに対応する凹部４０ｃが形成されている。先端突起１１ｂが冷却器４０の凹部４０ｃに挿入されることにより、半導体モジュール２０Ａが冷却器４０に位置決めされる。
また、厚み規制兼位置決め突起１１は、側面突起１１ａが冷却器４０の冷却面４０ｂと接触しており、冷却面４０ｂと半導体モジュール２０Ａとの距離を一定に保持している。すなわち、厚み規制兼位置決め突起１１は、側面突起１１ａによってはんだ３０の厚みを一定に規制している。
厚み規制兼位置決め突起１１は、図６に示すように、はんだ３０との間に空間１２を有するように設けられている。厚み規制突起９がフィレット３１と接触しないように、金属プレート４の側面から封止樹脂８の側面までの距離（図５中、Ｌ３で示す）、金属プレート４の側面から側面突起１１ａまでの距離、はんだ３０の厚み、及びはんだ量等が設計される。また、側面突起１１ａの封止樹脂８からの突出長さＬ１は、主電極配線６（または主電極配線７）の封止樹脂８からの突出長さＬ２以下とする（Ｌ１≦Ｌ２）。
上述のように、厚み規制突起は少なくとも三箇所に形成される必要があり、位置決め突起は少なくとも二箇所に形成される必要がある。このため、厚み規制兼位置決め突起１１とは別に、封止樹脂８の側面８ｂまたは底部８ａに、冷却面４０ｂと半導体モジュール２０Ａとの距離を一定に保持しはんだ３０の厚みを規制する厚み規制突起が形成される場合がある。
実施の形態２では、図７に示すように、主電極配線６、７が配置された二つの側面８ｂにそれぞれ厚み規制兼位置決め突起１１を設け、主電極配線６、７が配置されていない側面に隣接する底部８ａに上記実施の形態１と同様の厚み規制突起９を設けている。
これにより、半導体モジュール２０Ａは、三つの厚み規制突起と二つの位置決め突起を有することになり、封止樹脂８の底部８ａに設ける厚み規制突起９の数を最小限に抑えることができる。また、封止樹脂８の底部８ａに位置決め突起を設ける場合に比べて金属プレート４の側面から封止樹脂８の側面までの距離Ｌ３を短くすることができ、半導体モジュール２０Ａの小型化が図られる。
実施の形態２による厚み規制兼位置決め突起１１の変形例について、図８を用いて説明する。なお、図８は、図５中、Ｂ－Ｂで示す接合領域の部分を矢印方向から見た断面図である。図８（ａ）に示す変形例では、封止樹脂８の主電極配線６、７が配置された二つの側面８ｂのそれぞれに、二つの厚み規制兼位置決め突起１１が形成されている。すなわち、この変形例による半導体モジュールは、四つの厚み規制突起と四つの位置決め突起を有することになる。
また、図８（ｂ）に示す変形例では、封止樹脂８の主電極配線６、７が配置された二つの側面８ｂのそれぞれに、はんだ３０の厚みを規制する第二の厚み規制突起９ｄと、厚み規制兼位置決め突起１１とが形成されている。すなわち、この変形例による半導体モジュールは、四つの厚み規制突起と二つの位置決め突起を有することになる。
なお、第二の厚み規制突起９ｄの封止樹脂８からの突出長さは、主電極配線６、７の封止樹脂８からの突出長さ以下である。また、第二の厚み規制突起９ｄは、はんだ３０との間に空間を有するように設けられる。これらの変形例によれば、封止樹脂８の底部８ａに厚み規制突起９を設けていないため、封止樹脂８の外形を小さくすることができる。
実施の形態２によれば、上記実施の形態１と同様の効果に加え、封止樹脂８の主電極配線６、７が配置された側面８ｂに厚み規制兼位置決め突起１１を設けることにより、封止樹脂８の底部８ａに設ける厚み規制突起９の数を最小限に抑えることができる。あるいは、封止樹脂８の底部８ａに厚み規制突起９を設ける必要がなくなる。よって、実施の形態１よりもさらに半導体モジュール２０Ａの小型化が図られる。
また、厚み規制兼位置決め突起１１によってはんだ３０の厚みを均一にすることができるため、はんだ３０の界面剥離またはクラックを防止することができる。さらに、厚み規制兼位置決め突起１１は、はんだ３０との間に空間１２を有するように設けられているため、厚み規制兼位置決め突起１１とはんだ３０との接触部を起点として発生する界面剥離またはクラックを防止することができ、半導体モジュール２０Ａと冷却器４０との接合部の寿命を確保することができる。これらのことから、実施の形態２によれば、半導体モジュール２０Ａの外形を大きくすることなく、放熱性及び信頼性の高い半導体装置１０２を得ることができる。
本開示は、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
本願は、半導体装置、特にＳｉＣデバイスを搭載する半導体装置として利用することができる。
１ 半導体素子、２ 金属部材、２ａ 裏面、２ｂ 段差、３ 絶縁シート、４ 金属プレート、４ａ 裏面、５ 金属焼結体、６、７ 主電極配線、８ 封止樹脂、８ａ 底部、８ｂ 側面、９、９ａ、９ｂ、９ｃ 厚み規制突起、９ｄ 第二の厚み規制突起、１０ 位置決め突起、１０ａ 側面突起、１０ｂ 先端突起、１１ 厚み規制兼位置決め突起、１１ａ 側面突起、１１ｂ 先端突起、１２ 空間、２０、２０Ａ 半導体モジュール、３０ はんだ、３１ フィレット、４０ 冷却器、４０ａ 放熱フィン、４０ｂ 冷却面、４０ｃ 凹部、１０１、１０２ 半導体装置

Claims (15)

  1. 金属部材の一方の面に実装された半導体素子と、
    前記金属部材の他方の面に絶縁シートを介して設けられた金属プレートと、
    前記半導体素子または前記金属部材に接続された主電極配線と、
    前記半導体素子、前記金属部材、前記絶縁シート、及び前記金属プレートを前記金属プレートの一面を露出させて封止している封止樹脂と、を含む半導体モジュールを備え、
    前記封止樹脂の底部から露出している前記金属プレートと冷却器の冷却面とがはんだを介して接合された半導体装置であって、
    前記主電極配線の一端部は前記封止樹脂の側面から突出しており、
    前記封止樹脂の前記主電極配線が突出している前記側面に、前記半導体モジュールと前記冷却器との位置決めを行う位置決め突起が形成されるとともに、
    前記封止樹脂の前記側面または前記底部に、前記冷却面と前記半導体モジュールとの距離を一定に保持し前記はんだの厚みを規制する厚み規制突起が形成されていることを特徴とする半導体装置。
  2. 前記位置決め突起は、前記封止樹脂の前記側面から垂直方向に突出している側面突起と、前記側面突起から前記冷却器の方向へ突出している先端突起とを有し、前記先端突起は前記冷却器の前記冷却面に形成された凹部に挿入されていることを特徴とする請求項１記載の半導体装置。
  3. 前記厚み規制突起は、前記封止樹脂の前記底部の少なくとも三箇所に形成されていることを特徴とする請求項１または請求項２に記載の半導体装置。
  4. 前記厚み規制突起は、前記封止樹脂の前記底部の周縁部に形成されていることを特徴とする請求項１または請求項２に記載の半導体装置。
  5. 前記厚み規制突起は、前記封止樹脂の前記底部の前記主電極配線に対応する箇所に、前記主電極配線の幅以上の長さに形成されていることを特徴とする請求項１または請求項２に記載の半導体装置。
  6. 前記厚み規制突起と前記はんだとの間に空間を有することを特徴とする請求項１から請求項５のいずれか一項に記載の半導体装置。
  7. 金属部材の一方の面に実装された半導体素子と、
    前記金属部材の他方の面に絶縁シートを介して設けられた金属プレートと、
    前記半導体素子または前記金属部材に接続された主電極配線と、
    前記半導体素子、前記金属部材、前記絶縁シート、及び前記金属プレートを前記金属プレートの一面を露出させて封止している封止樹脂と、を含む半導体モジュールを備え、
    前記封止樹脂の底部から露出している前記金属プレートと冷却器の冷却面とがはんだを介して接合された半導体装置であって、
    前記主電極配線の一端部は前記封止樹脂の側面から突出しており、
    前記封止樹脂の前記主電極配線が突出している前記側面に、前記半導体モジュールと前記冷却器との位置決めを行う位置決め突起が形成され、
    前記位置決め突起は、前記冷却面と前記半導体モジュールとの距離を一定に保持し前記はんだの厚みを規制する厚み規制突起を兼ねていることを特徴とする半導体装置。
  8. 前記位置決め突起は、前記封止樹脂の前記側面から垂直方向に突出している側面突起と、前記側面突起から前記冷却器の方向へ突出している先端突起とを有し、前記側面突起は前記冷却面と前記半導体モジュールとの距離を一定に保持し、前記先端突起は前記冷却器の前記冷却面に形成された凹部に挿入されていることを特徴とする請求項７記載の半導体装置。
  9. 前記封止樹脂の前記側面または前記底部に、前記位置決め突起とは別に、前記冷却面と前記半導体モジュールとの距離を一定に保持し前記はんだの厚みを規制する厚み規制突起が形成されていることを特徴とする請求項７または請求項８に記載の半導体装置。
  10. 前記位置決め突起と前記はんだとの間に空間を有することを特徴とする請求項７から請求項９のいずれか一項に記載の半導体装置。
  11. 前記半導体素子に接続された前記主電極配線の一端部と前記金属部材に接続された前記主電極配線の一端部とが、それぞれ前記封止樹脂の対向する二つの側面から突出しており、
    前記位置決め突起は、前記二つの側面のそれぞれに少なくとも一つ形成されていることを特徴とする請求項１から請求項１０のいずれか一項に記載の半導体装置。
  12. 前記はんだは、前記封止樹脂の前記底部から露出している前記金属プレートの全面に接合されていることを特徴とする請求項１から請求項１１のいずれか一項に記載の半導体装置。
  13. 前記金属部材は、逆テーパー形状の側面を有することを特徴とする請求項１から請求項１２のいずれか一項に記載の半導体装置。
  14. 前記金属部材は、側面に切り欠きまたは段差を有することを特徴とする請求項１から請求項１２のいずれか一項に記載の半導体装置。
  15. 前記金属プレートは、逆テーパー形状または中央部が張り出した形状の側面を有することを特徴とする請求項１から請求項１４のいずれか一項に記載の半導体装置。
JP2020184105A 2020-11-04 2020-11-04 半導体装置 Active JP7023339B1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020184105A JP7023339B1 (ja) 2020-11-04 2020-11-04 半導体装置
US17/391,138 US11569148B2 (en) 2020-11-04 2021-08-02 Semiconductor device with a metal plate
CN202111226938.1A CN114446899A (zh) 2020-11-04 2021-10-21 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020184105A JP7023339B1 (ja) 2020-11-04 2020-11-04 半導体装置

Publications (2)

Publication Number Publication Date
JP7023339B1 true JP7023339B1 (ja) 2022-02-21
JP2022074234A JP2022074234A (ja) 2022-05-18

Family

ID=81076703

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020184105A Active JP7023339B1 (ja) 2020-11-04 2020-11-04 半導体装置

Country Status (3)

Country Link
US (1) US11569148B2 (ja)
JP (1) JP7023339B1 (ja)
CN (1) CN114446899A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246512A (ja) 2001-02-16 2002-08-30 Nec Corp Ｂｇａパッケージの構造及び実装基板の構造
JP2012142521A (ja) 2011-01-06 2012-07-26 Mitsubishi Electric Corp 電力用半導体装置
WO2017073233A1 (ja) 2015-10-28 2017-05-04 三菱電機株式会社 電力用半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5306171B2 (ja) 2009-12-25 2013-10-02 三菱電機株式会社 半導体装置
JP5511621B2 (ja) * 2010-10-13 2014-06-04 三菱電機株式会社 半導体装置
US20120250323A1 (en) * 2011-03-30 2012-10-04 Velu Pannirselvam A L Assembly of light emitting diodes
CN105190874B (zh) * 2013-05-09 2018-05-18 三菱电机株式会社 半导体模块及半导体装置
JP6139330B2 (ja) * 2013-08-23 2017-05-31 三菱電機株式会社 電力用半導体装置
JP6707328B2 (ja) 2015-09-01 2020-06-10 ローム株式会社 パワーモジュール、パワーモジュールの放熱構造、およびパワーモジュールの接合方法
JP7039955B2 (ja) * 2017-11-21 2022-03-23 Tdk株式会社 電子部品

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246512A (ja) 2001-02-16 2002-08-30 Nec Corp Ｂｇａパッケージの構造及び実装基板の構造
JP2012142521A (ja) 2011-01-06 2012-07-26 Mitsubishi Electric Corp 電力用半導体装置
WO2017073233A1 (ja) 2015-10-28 2017-05-04 三菱電機株式会社 電力用半導体装置

Also Published As

Publication number Publication date
US20220139803A1 (en) 2022-05-05
JP2022074234A (ja) 2022-05-18
US11569148B2 (en) 2023-01-31
CN114446899A (zh) 2022-05-06

Similar Documents

Publication Publication Date Title
US11139278B2 (en) Low parasitic inductance power module and double-faced heat-dissipation low parasitic inductance power module
JP4613077B2 (ja) 半導体装置、電極用部材および電極用部材の製造方法
JP4438489B2 (ja) 半導体装置
JP4958735B2 (ja) パワー半導体モジュールの製造方法、パワー半導体モジュールの製造装置、パワー半導体モジュール、及び接合方法
JP5279632B2 (ja) 半導体モジュール
JP6257478B2 (ja) 電力用半導体装置
WO2013021647A1 (ja) 半導体モジュール、半導体モジュールを備えた半導体装置、および半導体モジュールの製造方法
US11133271B2 (en) Semiconductor device
JP2016066700A (ja) パワー半導体モジュール
JPWO2013171946A1 (ja) 半導体装置の製造方法および半導体装置
JP7237647B2 (ja) 回路基板および電子装置
US11735557B2 (en) Power module of double-faced cooling
JP2006190728A (ja) 電力用半導体装置
JP7023339B1 (ja) 半導体装置
WO2016125390A1 (ja) パワーモジュール
JP4935783B2 (ja) 半導体装置および複合半導体装置
WO2019163941A1 (ja) パワーモジュール用基板およびパワーモジュール
JP4861200B2 (ja) パワーモジュール
KR102684858B1 (ko) 열방출 포스트 접합 반도체 패키지 및 이의 제조방법
WO2023136264A1 (ja) 樹脂封止型半導体装置
KR102603439B1 (ko) 음각기판을 구비한 반도체 패키지 및 이의 제조방법
JP2023141693A (ja) 半導体装置
WO2023017570A1 (ja) 半導体装置及びインバータユニット
WO2022195865A1 (ja) 四面冷却パワーモジュール
JP2023131815A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220208

R151 Written notification of patent or utility model registration

Ref document number: 7023339

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111