JP2002246512A - Ｂｇａパッケージの構造及び実装基板の構造 - Google Patents
Ｂｇａパッケージの構造及び実装基板の構造Info
- Publication number
- JP2002246512A JP2002246512A JP2001040676A JP2001040676A JP2002246512A JP 2002246512 A JP2002246512 A JP 2002246512A JP 2001040676 A JP2001040676 A JP 2001040676A JP 2001040676 A JP2001040676 A JP 2001040676A JP 2002246512 A JP2002246512 A JP 2002246512A
- Authority
- JP
- Japan
- Prior art keywords
- bga
- package
- bga package
- projection
- mounting board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】ＢＧＡパッケージとプリント基板との間隔を一
定距離に固定しにくく、プリント基板に仮固定する際に
ＢＧＡパッケージの位置がずれる場合がある。 【解決手段】ＢＧＡパッケージ２と、ＢＧＡパッケージ
２の一面側に設けられる複数のＢＧＡ端子２１と、複数
のＢＧＡ端子２１に形成されるはんだボール４と、ＢＧ
Ａ端子２１と同一面側に設けられ中央部付近に突起段差
部３２を有し、先端部にかけて突起円すい部３１を有す
る複数のＢＧＡ突起部３と、を備えるＢＧＡパッケージ
の構造。プリント基板１と、プリント基板１の一面側に
設けられて、ＢＧＡパッケージ２の複数のはんだボール
４が接触する複数のＢＧＡ接続用端子１１と、ＢＧＡ接
続用端子１１と同一面側に設けられて、ＢＧＡパッケー
ジ２の突起段差部３２を有するＢＧＡ突起部３が挿入さ
れるＢＧＡ突起部用穴５と、を備えるプリント基板の構
造。
定距離に固定しにくく、プリント基板に仮固定する際に
ＢＧＡパッケージの位置がずれる場合がある。 【解決手段】ＢＧＡパッケージ２と、ＢＧＡパッケージ
２の一面側に設けられる複数のＢＧＡ端子２１と、複数
のＢＧＡ端子２１に形成されるはんだボール４と、ＢＧ
Ａ端子２１と同一面側に設けられ中央部付近に突起段差
部３２を有し、先端部にかけて突起円すい部３１を有す
る複数のＢＧＡ突起部３と、を備えるＢＧＡパッケージ
の構造。プリント基板１と、プリント基板１の一面側に
設けられて、ＢＧＡパッケージ２の複数のはんだボール
４が接触する複数のＢＧＡ接続用端子１１と、ＢＧＡ接
続用端子１１と同一面側に設けられて、ＢＧＡパッケー
ジ２の突起段差部３２を有するＢＧＡ突起部３が挿入さ
れるＢＧＡ突起部用穴５と、を備えるプリント基板の構
造。
Description
【０００１】
【発明の属する技術分野】本発明は、プリント基板の表
面に実装する電子部品の実装構造に関し、特にはんだ付
け状態が外観によって確認できないＢＧＡ（Ｂａｌｌ
Ｇｒｉｄ Ａｒｒａｙ、ボールグリッドアレイ）パッケ
ージの構造及び実装基板の構造に関する。
面に実装する電子部品の実装構造に関し、特にはんだ付
け状態が外観によって確認できないＢＧＡ（Ｂａｌｌ
Ｇｒｉｄ Ａｒｒａｙ、ボールグリッドアレイ）パッケ
ージの構造及び実装基板の構造に関する。
【０００２】
【従来の技術】表面実装型多端子ＬＳＩパッケージは、
ピン数の増大や狭ピッチ化のため、実装上の歩留まりを
向上させうるＢＧＡパッケージが多く利用されている。
ＢＧＡパッケージは、ＬＳＩチップを搭載したパッケー
ジの一面側に二次元でアレイ状に配置されたＢＧＡ端子
に球状のはんだ（はんだボール）を塗布したものであ
る。
ピン数の増大や狭ピッチ化のため、実装上の歩留まりを
向上させうるＢＧＡパッケージが多く利用されている。
ＢＧＡパッケージは、ＬＳＩチップを搭載したパッケー
ジの一面側に二次元でアレイ状に配置されたＢＧＡ端子
に球状のはんだ（はんだボール）を塗布したものであ
る。
【０００３】このようなＢＧＡパッケージをプリント基
板にはんだ付け実装する場合は、プリント基板のＢＧＡ
接続用端子にはんだを塗布し、ＢＧＡパッケージのＢＧ
Ａ端子とプリント基板のＢＧＡ接続用端子とを自動機ま
たは人手で位置を合わせをして仮実装したあと、ＢＧＡ
端子に予め塗布したはんだ（はんだボール）を熱で溶か
してＢＧＡ端子とＢＧＡ接続用端子とを溶着している。
板にはんだ付け実装する場合は、プリント基板のＢＧＡ
接続用端子にはんだを塗布し、ＢＧＡパッケージのＢＧ
Ａ端子とプリント基板のＢＧＡ接続用端子とを自動機ま
たは人手で位置を合わせをして仮実装したあと、ＢＧＡ
端子に予め塗布したはんだ（はんだボール）を熱で溶か
してＢＧＡ端子とＢＧＡ接続用端子とを溶着している。
【０００４】上記した従来の技術として、プリント基板
上に、マウンタ認識マークを設け、目視によりＢＧＡパ
ッケージとプリント基板とのずれを確認することが特開
平９−８３０９３号公報に開示されている。
上に、マウンタ認識マークを設け、目視によりＢＧＡパ
ッケージとプリント基板とのずれを確認することが特開
平９−８３０９３号公報に開示されている。
【０００５】
【発明が解決しようとする課題】しかし、このＢＧＡパ
ッケージの従来構造には、次のような問題点があった。
ッケージの従来構造には、次のような問題点があった。
【０００６】第１の問題点は、ＢＧＡパッケージをプリ
ント基板にはんだ付け実装する場合にＢＧＡパッケージ
とプリント基板との間隔を一定距離に保ちづらく、距離
が短か過ぎる箇所ははんだが隣接端子部にはみ出して誤
接続を生じたり、また距離が長い場合はＢＧＡパッケー
ジのＢＧＡ端子とプリント基板のＢＧＡ接続端子との間
に十分はんだが届かないため未接続を生じたりする場合
があることである。その理由は、ＢＧＡパッケージをプ
リント基板に仮固定する場合、ＢＧＡ端子に塗布したは
んだボールとＢＧＡ接続用端子に塗布したはんだのみで
固定しているため、ＢＧＡパッケージがずれたり傾いた
りする場合があり、ＢＧＡパッケージとプリント基板の
間隔を均一にするのが難しいためである。。
ント基板にはんだ付け実装する場合にＢＧＡパッケージ
とプリント基板との間隔を一定距離に保ちづらく、距離
が短か過ぎる箇所ははんだが隣接端子部にはみ出して誤
接続を生じたり、また距離が長い場合はＢＧＡパッケー
ジのＢＧＡ端子とプリント基板のＢＧＡ接続端子との間
に十分はんだが届かないため未接続を生じたりする場合
があることである。その理由は、ＢＧＡパッケージをプ
リント基板に仮固定する場合、ＢＧＡ端子に塗布したは
んだボールとＢＧＡ接続用端子に塗布したはんだのみで
固定しているため、ＢＧＡパッケージがずれたり傾いた
りする場合があり、ＢＧＡパッケージとプリント基板の
間隔を均一にするのが難しいためである。。
【０００７】第２の問題点は、ＢＧＡパッケージをプリ
ント基板に仮固定する場合にＢＧＡパッケージの位置が
ずれる場合があり、はんだボールを熱で溶かしてＢＧＡ
パッケージのＢＧＡ端子とプリント基板のＢＧＡ接続用
端子を溶着する際にＢＧＡ端子とＢＧＡ接続用端子がず
れることにより、未接続や隣接端子部との誤接続などの
接続不良が発生することである。その理由は、ＢＧＡ端
子とＢＧＡ接続用端子の距離が近いためわずかな位置ず
れでもはんだの未接続や隣接端子との誤接続が発生する
ためである。
ント基板に仮固定する場合にＢＧＡパッケージの位置が
ずれる場合があり、はんだボールを熱で溶かしてＢＧＡ
パッケージのＢＧＡ端子とプリント基板のＢＧＡ接続用
端子を溶着する際にＢＧＡ端子とＢＧＡ接続用端子がず
れることにより、未接続や隣接端子部との誤接続などの
接続不良が発生することである。その理由は、ＢＧＡ端
子とＢＧＡ接続用端子の距離が近いためわずかな位置ず
れでもはんだの未接続や隣接端子との誤接続が発生する
ためである。
【０００８】
【課題を解決するための手段】上記の課題を解決するた
めに、本発明の請求項１に係わる発明は、ＢＧＡパッケ
ージと、前記ＢＧＡパッケージの一面側に設けられる複
数のＢＧＡ端子と、前記複数のＢＧＡ端子に形成される
はんだボールと、前記ＢＧＡ端子と同一面側に設けら
れ、柱状部と段差部とテーパ部とを有する複数の突起部
と、を備えることを特徴とする。
めに、本発明の請求項１に係わる発明は、ＢＧＡパッケ
ージと、前記ＢＧＡパッケージの一面側に設けられる複
数のＢＧＡ端子と、前記複数のＢＧＡ端子に形成される
はんだボールと、前記ＢＧＡ端子と同一面側に設けら
れ、柱状部と段差部とテーパ部とを有する複数の突起部
と、を備えることを特徴とする。
【０００９】また、本発明の請求項２に係わる発明は、
前記請求項１記載の前記突起部が、中央部付近に前記段
差部を有し、前記段差部から前記ＢＧＡパッケージにか
けて前記柱状部を有し、前記段差部から先端部にかけて
前記テーパ部を有することを特徴とする。
前記請求項１記載の前記突起部が、中央部付近に前記段
差部を有し、前記段差部から前記ＢＧＡパッケージにか
けて前記柱状部を有し、前記段差部から先端部にかけて
前記テーパ部を有することを特徴とする。
【００１０】さらに、本発明の請求項３に係わる発明
は、前記請求項１、２記載の前記テーパ部が、円すいま
たは角すいであることを特徴とする。
は、前記請求項１、２記載の前記テーパ部が、円すいま
たは角すいであることを特徴とする。
【００１１】さらに、本発明の請求項４に係わる発明
は、前記請求項１記載の前記複数の突起部の中心軸が、
前記ＢＧＡパッケージが実装される実装基板に設けられ
た複数のＢＧＡ突起部用穴の中心軸とそれぞれ一致して
いることを特徴とする。
は、前記請求項１記載の前記複数の突起部の中心軸が、
前記ＢＧＡパッケージが実装される実装基板に設けられ
た複数のＢＧＡ突起部用穴の中心軸とそれぞれ一致して
いることを特徴とする。
【００１２】さらに、本発明の請求項５に係わる発明
は、前記請求項１記載の前記複数の突起部が、前記ＢＧ
Ａパッケージの複数の隅部にそれぞれ装着されているこ
とを特徴とする。
は、前記請求項１記載の前記複数の突起部が、前記ＢＧ
Ａパッケージの複数の隅部にそれぞれ装着されているこ
とを特徴とする。
【００１３】さらに、本発明の請求項６に係わる発明
は、前記請求項１記載の前記突起部の前記柱状部の高さ
が、前記ＢＧＡ端子の高さと、前記はんだボールの高さ
と、前記ＢＧＡパッケージが実装される実装基板に設け
られ前記ＢＧＡ端子とはんだ溶着されるＢＧＡ接続用端
子の高さと、の合計値より低いことを特徴とする。
は、前記請求項１記載の前記突起部の前記柱状部の高さ
が、前記ＢＧＡ端子の高さと、前記はんだボールの高さ
と、前記ＢＧＡパッケージが実装される実装基板に設け
られ前記ＢＧＡ端子とはんだ溶着されるＢＧＡ接続用端
子の高さと、の合計値より低いことを特徴とする。
【００１４】さらに、本発明の請求項７に係わる発明
は、前記請求項１記載の前記突起部が、フランジの形状
をなしていることを特徴とする。
は、前記請求項１記載の前記突起部が、フランジの形状
をなしていることを特徴とする。
【００１５】さらに、本発明の請求項８に係わる発明
は、ＢＧＡパッケージが実装される実装基板と、前記実
装基板の一面側に設けられて、前記ＢＧＡパッケージに
設けられた複数のはんだボールが接触する複数のＢＧＡ
接続用端子と、前記ＢＧＡ接続用端子と同一面側に設け
られて、前記ＢＧＡパッケージに設けられた段差部を有
する突起部が挿入されるＢＧＡ突起部用穴と、を備える
ことを特徴とする。
は、ＢＧＡパッケージが実装される実装基板と、前記実
装基板の一面側に設けられて、前記ＢＧＡパッケージに
設けられた複数のはんだボールが接触する複数のＢＧＡ
接続用端子と、前記ＢＧＡ接続用端子と同一面側に設け
られて、前記ＢＧＡパッケージに設けられた段差部を有
する突起部が挿入されるＢＧＡ突起部用穴と、を備える
ことを特徴とする。
【００１６】さらに、本発明の請求項９に係わる発明
は、前記請求項８記載の前記ＢＧＡ突起部用穴が、前記
突起部と対になって設けられていることを特徴とする。
は、前記請求項８記載の前記ＢＧＡ突起部用穴が、前記
突起部と対になって設けられていることを特徴とする。
【００１７】さらに、本発明の請求項１０に係わる発明
は、前記請求項８記載の前記ＢＧＡ突起部用穴が、前記
突起部に設けられ前記ＢＧＡ突起部用穴に挿入されるテ
ーパ部と嵌め合うようなテーパ状であることを特徴とす
る。
は、前記請求項８記載の前記ＢＧＡ突起部用穴が、前記
突起部に設けられ前記ＢＧＡ突起部用穴に挿入されるテ
ーパ部と嵌め合うようなテーパ状であることを特徴とす
る。
【００１８】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【００１９】（実施の形態の構成）図１は、本発明のＢ
ＧＡパッケージの構造におけるＢＧＡパッケージの斜視
図である。図２は、本発明のＢＧＡパッケージの構造に
おけるＢＧＡパッケージの断面図である。図３は、本発
明のＢＧＡパッケージの構造及び実装基板の構造におい
て、ＢＧＡパッケージが実装基板に取り付けられ、はん
だで溶着される前の断面図である。図４は、本発明のＢ
ＧＡパッケージの構造及び実装基板の構造において、Ｂ
ＧＡパッケージが実装基板に取り付けられ、はんだで溶
着された後の断面図である。
ＧＡパッケージの構造におけるＢＧＡパッケージの斜視
図である。図２は、本発明のＢＧＡパッケージの構造に
おけるＢＧＡパッケージの断面図である。図３は、本発
明のＢＧＡパッケージの構造及び実装基板の構造におい
て、ＢＧＡパッケージが実装基板に取り付けられ、はん
だで溶着される前の断面図である。図４は、本発明のＢ
ＧＡパッケージの構造及び実装基板の構造において、Ｂ
ＧＡパッケージが実装基板に取り付けられ、はんだで溶
着された後の断面図である。
【００２０】図１を参照すると、ＢＧＡパッケージ２の
一面側であるＢＧＡ端子面の４隅（４つの隅部）に、Ｂ
ＧＡ突起部３を有する。ＢＧＡ突起部３の数は、４個に
限られるものではなく、ＢＧＡパッケージ２の位置を固
定できる数、例えば対角線上の隅部に配置された２個で
もよい。また、ＢＧＡ突起部３は、ＢＧＡパッケージ２
の隅部や周辺部に限って配置されなくてもよいし、一カ
所にかたまらずに互いに一定の間隔をもって配置されて
もよい。
一面側であるＢＧＡ端子面の４隅（４つの隅部）に、Ｂ
ＧＡ突起部３を有する。ＢＧＡ突起部３の数は、４個に
限られるものではなく、ＢＧＡパッケージ２の位置を固
定できる数、例えば対角線上の隅部に配置された２個で
もよい。また、ＢＧＡ突起部３は、ＢＧＡパッケージ２
の隅部や周辺部に限って配置されなくてもよいし、一カ
所にかたまらずに互いに一定の間隔をもって配置されて
もよい。
【００２１】図１及び図２を参照すると、ＢＧＡ突起部
３が、ＢＧＡパッケージ２のＢＧＡ端子面に対して直角
方向に突出しており、ＢＧＡ突起部３の途中に突起段差
部３２があり、突起段差部３２から先端部にかけて細く
なりテーパ状となって、円すい状の突起円すい部３１を
形成している。突起円すい部３１は、角すい形状であっ
てもかまわない。
３が、ＢＧＡパッケージ２のＢＧＡ端子面に対して直角
方向に突出しており、ＢＧＡ突起部３の途中に突起段差
部３２があり、突起段差部３２から先端部にかけて細く
なりテーパ状となって、円すい状の突起円すい部３１を
形成している。突起円すい部３１は、角すい形状であっ
てもかまわない。
【００２２】ＢＧＡパッケージ２のＢＧＡ端子面には、
アレイ状二次元に配置されたＢＧＡ端子２１と、ＢＧＡ
端子２１に形成されたはんだボール４とが備えられてい
る。
アレイ状二次元に配置されたＢＧＡ端子２１と、ＢＧＡ
端子２１に形成されたはんだボール４とが備えられてい
る。
【００２３】ＢＧＡ突起部３を、突起円すい部３１から
プリント基板１（実装基板）に設けたＢＧＡ突起部用穴
５に挿入した場合、途中の突起段差部３２がプリント基
板１のＢＧＡ突起部用穴５より大きいため停止して固定
される。従って、プリント基板１とＢＧＡパッケージ２
との間隔は、突起柱状部３３の高さに固定される。な
お、ＢＧＡ突起部３の材料については、金属材料でもモ
ールド材料でも良い。
プリント基板１（実装基板）に設けたＢＧＡ突起部用穴
５に挿入した場合、途中の突起段差部３２がプリント基
板１のＢＧＡ突起部用穴５より大きいため停止して固定
される。従って、プリント基板１とＢＧＡパッケージ２
との間隔は、突起柱状部３３の高さに固定される。な
お、ＢＧＡ突起部３の材料については、金属材料でもモ
ールド材料でも良い。
【００２４】図３及び図４を参照すると、プリント基板
１には、はんだボール４と接触するＢＧＡ端子２１と、
ＢＧＡ突起部３の突起円すい部３１が挿入されるＢＧＡ
突起部用穴５とが設けられている。
１には、はんだボール４と接触するＢＧＡ端子２１と、
ＢＧＡ突起部３の突起円すい部３１が挿入されるＢＧＡ
突起部用穴５とが設けられている。
【００２５】（実施の形態の動作）図３は、ＢＧＡパッ
ケージ２をプリント基板１にはんだ付け実装する場合に
おいて、ＢＧＡパッケージ２をプリント基板１に仮実装
しＢＧＡパッケージ２のＢＧＡ端子２１に形成したはん
だボール４でプリント基板１のＢＧＡ接続用端子１１と
はんだボール４による溶着前の状態を示している。突起
円すい部３１の一部が、ＢＧＡ突起部用穴５に挿入され
ている状態である。
ケージ２をプリント基板１にはんだ付け実装する場合に
おいて、ＢＧＡパッケージ２をプリント基板１に仮実装
しＢＧＡパッケージ２のＢＧＡ端子２１に形成したはん
だボール４でプリント基板１のＢＧＡ接続用端子１１と
はんだボール４による溶着前の状態を示している。突起
円すい部３１の一部が、ＢＧＡ突起部用穴５に挿入され
ている状態である。
【００２６】また、図４はＢＧＡパッケージ２のＢＧＡ
端子２１とプリント基板１のＢＧＡ接続用端子１１とは
んだボール４により溶着した後の状態を示しており、Ｂ
ＧＡ突起部用穴５より大きい突起段差部３２は、ＢＧＡ
突起部用穴５の中に挿入されることはない。
端子２１とプリント基板１のＢＧＡ接続用端子１１とは
んだボール４により溶着した後の状態を示しており、Ｂ
ＧＡ突起部用穴５より大きい突起段差部３２は、ＢＧＡ
突起部用穴５の中に挿入されることはない。
【００２７】図３によると、ＢＧＡパッケージ２をプリ
ント基板１に仮実装する際、プリント基板１に設けたＢ
ＧＡ突起部用穴５にＢＧＡパッケージ２のＢＧＡ突起部
３の突起円すい部３１の先端部が挿入される。
ント基板１に仮実装する際、プリント基板１に設けたＢ
ＧＡ突起部用穴５にＢＧＡパッケージ２のＢＧＡ突起部
３の突起円すい部３１の先端部が挿入される。
【００２８】ＢＧＡパッケージ２のＢＧＡ突起部３の突
起円すい部３１は先端部にかけて細くなっているため、
プリント基板１に設けた突起部用穴５に容易に挿入出来
る。
起円すい部３１は先端部にかけて細くなっているため、
プリント基板１に設けた突起部用穴５に容易に挿入出来
る。
【００２９】図４によると、ＢＧＡパッケージ２をプリ
ント基板１に仮実装した後、ＢＧＡ端子２１に形成した
はんだボール４によってプリント基板１に設けたＢＧＡ
接続用端子１１とＢＧＡ端子２１とがはんだで溶着され
る。
ント基板１に仮実装した後、ＢＧＡ端子２１に形成した
はんだボール４によってプリント基板１に設けたＢＧＡ
接続用端子１１とＢＧＡ端子２１とがはんだで溶着され
る。
【００３０】この溶着において、ＢＧＡパッケージ２の
端子部２１に形成したはんだボール４が溶解することに
より、ＢＧＡパッケージ２は自重で沈み込む際、ＢＧＡ
パッケージ２に具備したＢＧＡ突起部３の途中にある突
起円すい部３１はプリント基板１に設けたＢＧＡ突起部
用穴５に沿って沈み込み、ＢＧＡ突起部３の途中にある
突起段差部３２で沈み込みが停止し、ＢＧＡパッケージ
２とプリント基板１との間隔が一定（突起柱状部３の高
さ）に保持される。つまり、ＢＧＡ突起柱状部３３の直
径は、ＢＧＡ突起部用穴５の直径より大きくなるように
形成されている。また、突起段差部３２をフランジにし
ても同様に沈み込みを停止させることが可能である。
端子部２１に形成したはんだボール４が溶解することに
より、ＢＧＡパッケージ２は自重で沈み込む際、ＢＧＡ
パッケージ２に具備したＢＧＡ突起部３の途中にある突
起円すい部３１はプリント基板１に設けたＢＧＡ突起部
用穴５に沿って沈み込み、ＢＧＡ突起部３の途中にある
突起段差部３２で沈み込みが停止し、ＢＧＡパッケージ
２とプリント基板１との間隔が一定（突起柱状部３の高
さ）に保持される。つまり、ＢＧＡ突起柱状部３３の直
径は、ＢＧＡ突起部用穴５の直径より大きくなるように
形成されている。また、突起段差部３２をフランジにし
ても同様に沈み込みを停止させることが可能である。
【００３１】ＢＧＡ端子２１とＢＧＡ接続用端子１１と
のずれをさらに防止するためには、ＢＧＡ突起部用穴５
が、突起円すい部３１と嵌め合うような円すい状であれ
ばさらによい。また、複数のＢＧＡ突起部３の中心軸
と、複数のＢＧＡ突起部用穴５の中心軸とがそれぞれ一
致していることも効果的である。
のずれをさらに防止するためには、ＢＧＡ突起部用穴５
が、突起円すい部３１と嵌め合うような円すい状であれ
ばさらによい。また、複数のＢＧＡ突起部３の中心軸
と、複数のＢＧＡ突起部用穴５の中心軸とがそれぞれ一
致していることも効果的である。
【００３２】以上の説明では、本発明をＢＧＡパッケー
ジについて適用したが、ＣＳＰパッケージ（チップサイ
ズパッケージ）についても適用することが可能である。
ジについて適用したが、ＣＳＰパッケージ（チップサイ
ズパッケージ）についても適用することが可能である。
【００３３】
【発明の効果】第１の効果は、ＢＧＡパッケージとプリ
ント基板との間隔を一定に保持できることである。その
理由は、ＢＧＡパッケージに具備したＢＧＡ突起部の途
中に設けた突起段差部がプリント基板に設けたＢＧＡ突
起部用穴で固定され、ＢＧＡパッケージとプリント基板
とが一定の距離を保つことが出来るためである。
ント基板との間隔を一定に保持できることである。その
理由は、ＢＧＡパッケージに具備したＢＧＡ突起部の途
中に設けた突起段差部がプリント基板に設けたＢＧＡ突
起部用穴で固定され、ＢＧＡパッケージとプリント基板
とが一定の距離を保つことが出来るためである。
【００３４】第２の効果は、ＢＧＡパッケージとプリン
ト基板との位置合わせが容易でかつ位置ずれが小さいこ
とである。その理由は、ＢＧＡパッケージに具備したＢ
ＧＡ突起部がプリント基板に設けたＢＧＡ突起部用穴に
沿って挿入されるためである。
ト基板との位置合わせが容易でかつ位置ずれが小さいこ
とである。その理由は、ＢＧＡパッケージに具備したＢ
ＧＡ突起部がプリント基板に設けたＢＧＡ突起部用穴に
沿って挿入されるためである。
【図１】本発明のＢＧＡパッケージの構造におけるＢＧ
Ａパッケージの斜視図である。
Ａパッケージの斜視図である。
【図２】本発明のＢＧＡパッケージの構造におけるＢＧ
Ａパッケージの断面図である。
Ａパッケージの断面図である。
【図３】本発明のＢＧＡパッケージの構造及び実装基板
の構造において、ＢＧＡパッケージが実装基板に取り付
けられ、はんだで溶着される前の断面図である。
の構造において、ＢＧＡパッケージが実装基板に取り付
けられ、はんだで溶着される前の断面図である。
【図４】本発明のＢＧＡパッケージの構造及び実装基板
の構造において、ＢＧＡパッケージが実装基板に取り付
けられ、はんだで溶着された後の断面図である。
の構造において、ＢＧＡパッケージが実装基板に取り付
けられ、はんだで溶着された後の断面図である。
１ プリント基板 １１ ＢＧＡ接続用端子 ２ ＢＧＡパッケージ ２１ ＢＧＡ端子 ３ ＢＧＡ突起部 ３１ 突起円すい部 ３２ 突起段差部 ３３ 突起柱状部 ４ はんだボール ５ ＢＧＡ突起部用穴
Claims (10)
- 【請求項１】 ＢＧＡパッケージと、前記ＢＧＡパッケ
ージの一面側に設けられる複数のＢＧＡ端子と、前記複
数のＢＧＡ端子に形成されるはんだボールと、前記ＢＧ
Ａ端子と同一面側に設けられ、柱状部と段差部とテーパ
部とを有する複数の突起部と、を備えることを特徴とす
るＢＧＡパッケージの構造。 - 【請求項２】 前記突起部が、中央部付近に前記段差部
を有し、前記段差部から前記ＢＧＡパッケージにかけて
前記柱状部を有し、前記段差部から先端部にかけて前記
テーパ部を有することを特徴とする請求項１記載のＢＧ
Ａパッケージの構造。 - 【請求項３】 前記テーパ部が、円すいまたは角すいで
あることを特徴とする請求項１、２記載のＢＧＡパッケ
ージの構造。 - 【請求項４】 前記複数の突起部の中心軸が、前記ＢＧ
Ａパッケージが実装される実装基板に設けられた複数の
ＢＧＡ突起部用穴の中心軸とそれぞれ一致していること
を特徴とする請求項１記載のＢＧＡパッケージの構造。 - 【請求項５】 前記複数の突起部が、前記ＢＧＡパッケ
ージの複数の隅部にそれぞれ装着されていることを特徴
とする請求項１記載のＢＧＡパッケージの構造。 - 【請求項６】 前記突起部の前記柱状部の高さが、前記
ＢＧＡ端子の高さと、前記はんだボールの高さと、前記
ＢＧＡパッケージが実装される実装基板に設けられ前記
ＢＧＡ端子とはんだ溶着されるＢＧＡ接続用端子の高さ
と、の合計値より低いことを特徴とする請求項１記載の
ＢＧＡパッケージの構造。 - 【請求項７】 前記突起部が、フランジの形状をなして
いることを特徴とする請求項１記載のＢＧＡパッケージ
の構造。 - 【請求項８】 ＢＧＡパッケージが実装される実装基板
と、前記実装基板の一面側に設けられて、前記ＢＧＡパ
ッケージに設けられた複数のはんだボールが接触する複
数のＢＧＡ接続用端子と、前記ＢＧＡ接続用端子と同一
面側に設けられて、前記ＢＧＡパッケージに設けられた
段差部を有する突起部が挿入されるＢＧＡ突起部用穴
と、を備えることを特徴とする実装基板の構造。 - 【請求項９】 前記ＢＧＡ突起部用穴が、前記突起部と
対になって設けられていることを特徴とする請求項８記
載の実装基板の構造。 - 【請求項１０】 前記ＢＧＡ突起部用穴が、前記突起部
に設けられ前記ＢＧＡ突起部用穴に挿入されるテーパ部
と嵌め合うようなテーパ状であることを特徴とする請求
項８記載の実装基板の構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001040676A JP2002246512A (ja) | 2001-02-16 | 2001-02-16 | Ｂｇａパッケージの構造及び実装基板の構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001040676A JP2002246512A (ja) | 2001-02-16 | 2001-02-16 | Ｂｇａパッケージの構造及び実装基板の構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002246512A true JP2002246512A (ja) | 2002-08-30 |
Family
ID=18903240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001040676A Pending JP2002246512A (ja) | 2001-02-16 | 2001-02-16 | Ｂｇａパッケージの構造及び実装基板の構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002246512A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7224072B2 (en) | 2003-01-23 | 2007-05-29 | Funai Electric Co., Ltd. | Mounting structure for ball grid array type IC |
| JP2008147317A (ja) * | 2006-12-08 | 2008-06-26 | Matsushita Electric Ind Co Ltd | 電子部品の実装方法 |
| WO2008139563A1 (ja) * | 2007-05-07 | 2008-11-20 | Fujitsu Limited | 電子装置及びその製造方法、当該電子装置を有する電子機器 |
| JP2011216558A (ja) * | 2010-03-31 | 2011-10-27 | Nec Corp | 電子部品実装装置及び電子部品並びに基板 |
| JP2013183104A (ja) * | 2012-03-02 | 2013-09-12 | Toyota Industries Corp | 半導体装置 |
| US10331161B2 (en) | 2014-12-24 | 2019-06-25 | Fujitsu Limited | Power supply board |
| JP7023339B1 (ja) | 2020-11-04 | 2022-02-21 | 三菱電機株式会社 | 半導体装置 |
-
2001
- 2001-02-16 JP JP2001040676A patent/JP2002246512A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7224072B2 (en) | 2003-01-23 | 2007-05-29 | Funai Electric Co., Ltd. | Mounting structure for ball grid array type IC |
| JP2008147317A (ja) * | 2006-12-08 | 2008-06-26 | Matsushita Electric Ind Co Ltd | 電子部品の実装方法 |
| WO2008139563A1 (ja) * | 2007-05-07 | 2008-11-20 | Fujitsu Limited | 電子装置及びその製造方法、当該電子装置を有する電子機器 |
| JP2011216558A (ja) * | 2010-03-31 | 2011-10-27 | Nec Corp | 電子部品実装装置及び電子部品並びに基板 |
| JP2013183104A (ja) * | 2012-03-02 | 2013-09-12 | Toyota Industries Corp | 半導体装置 |
| US10331161B2 (en) | 2014-12-24 | 2019-06-25 | Fujitsu Limited | Power supply board |
| JP7023339B1 (ja) | 2020-11-04 | 2022-02-21 | 三菱電機株式会社 | 半導体装置 |
| JP2022074234A (ja) * | 2020-11-04 | 2022-05-18 | 三菱電機株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1764833B1 (en) | Lead pin for mounting semiconductor and printed wiring board | |
| US5926731A (en) | Method for controlling solder bump shape and stand-off height | |
| US20080245554A1 (en) | Fabrication method and structure of pcb assembly, and tool for assembly thereof | |
| KR100381111B1 (ko) | Ｂｇａ패키지를 이용한 반도체장치 및 그 제조방법 | |
| JP2002246512A (ja) | Ｂｇａパッケージの構造及び実装基板の構造 | |
| JPH11111771A (ja) | 配線基板の接続方法、キャリア基板および配線基板 | |
| JP2000012732A (ja) | Ｂｇａ型半導体装置の構造 | |
| JP2007027576A (ja) | 半導体装置 | |
| US5849609A (en) | Semiconductor package and a method of manufacturing thereof | |
| JPH11145600A (ja) | プリント配線基板上のパッドの構造及び電子ユニット | |
| JPH10335795A (ja) | プリント基板 | |
| JP2006165485A (ja) | 表面実装部品の実装構造 | |
| JPH11345826A (ja) | 半導体装置、半導体装置の製造方法及び半導体装置の実装方法 | |
| KR100810349B1 (ko) | 인터포저와 그를 이용한 반도체 패키지 | |
| US6441477B2 (en) | Substrate mounting an integrated circuit package with a deformed lead | |
| JPH06252326A (ja) | 多端子部品、配線基板、多端子部品の実装構造 | |
| JP3498458B2 (ja) | 混成集積回路装置 | |
| CN218677122U (zh) | 封装体 | |
| JP2005197406A (ja) | Ｂｇａ型ｉｃパッケージの取付構造 | |
| JPH11251727A (ja) | グリッドアレイ型半導体パッケージの実装方法 | |
| JP3434775B2 (ja) | 裏面電極型電気部品の実装方法および統合ランド | |
| JP2751897B2 (ja) | ボールグリッドアレイ実装構造及び実装方法 | |
| KR101141587B1 (ko) | 솔더볼용 블록형 핀 | |
| JPH11251726A (ja) | グリッドアレイ型半導体パッケージの実装方法 | |
| JP2001085832A (ja) | 電子部品実装構造とその実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030826 |