JP7015750B2 - 炭化ケイ素への制御されたイオン注入 - Google Patents
炭化ケイ素への制御されたイオン注入 Download PDFInfo
- Publication number
- JP7015750B2 JP7015750B2 JP2018154705A JP2018154705A JP7015750B2 JP 7015750 B2 JP7015750 B2 JP 7015750B2 JP 2018154705 A JP2018154705 A JP 2018154705A JP 2018154705 A JP2018154705 A JP 2018154705A JP 7015750 B2 JP7015750 B2 JP 7015750B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- injection
- doping concentration
- layer
- injected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 126
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 112
- 238000005468 ion implantation Methods 0.000 title description 32
- 238000002347 injection Methods 0.000 claims description 289
- 239000007924 injection Substances 0.000 claims description 289
- 150000002500 ions Chemical class 0.000 claims description 145
- 239000002019 doping agent Substances 0.000 claims description 65
- 238000000034 method Methods 0.000 claims description 64
- 230000007480 spreading Effects 0.000 claims description 27
- 238000003892 spreading Methods 0.000 claims description 27
- 230000000903 blocking effect Effects 0.000 claims description 25
- 239000010410 layer Substances 0.000 description 189
- 230000005465 channeling Effects 0.000 description 89
- 239000004065 semiconductor Substances 0.000 description 45
- 239000013078 crystal Substances 0.000 description 34
- 235000012431 wafers Nutrition 0.000 description 28
- 239000000758 substrate Substances 0.000 description 22
- 238000009826 distribution Methods 0.000 description 17
- 238000000137 annealing Methods 0.000 description 16
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 15
- 230000005684 electric field Effects 0.000 description 14
- 238000004458 analytical method Methods 0.000 description 13
- 238000004088 simulation Methods 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 230000007547 defect Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- -1 boron ion Chemical class 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 238000002513 implantation Methods 0.000 description 4
- 238000001802 infusion Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 238000012216 screening Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052790 beryllium Inorganic materials 0.000 description 1
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 231100000673 dose–response relationship Toxicity 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000005596 ionic collisions Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000005001 rutherford backscattering spectroscopy Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
- H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
- H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
- H01L21/047—Making n or p doped regions or layers, e.g. using diffusion using ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
- H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Electrodes Of Semiconductors (AREA)
- Physical Vapour Deposition (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
Description
本発明は、半導体デバイスの作製に関し、より詳細には半導体デバイスを作製するためのイオン注入に関する。
注入角度は、一部の実施形態では0.1°よりも大きくてもよい。一部の実施形態では、注入角度は、0.1°~1°、および一部の実施形態では0.1°~5°であってもよい。
炭化ケイ素層は、約2°~10°のオフ角を有する軸外し(off-axis)炭化ケイ素層を含んでもよい。
本方法は、注入中に炭化ケイ素層を約500℃以上の温度に維持するステップ、および一部の実施形態では注入中に炭化ケイ素層を約1000℃以上の温度に維持するステップをさらに含んでもよい。
ドーパントイオンを注入するステップは、注入されたイオンが0.1μmよりも深く1.0μmよりも浅い深さを有するように制御しながら、約100keV以下の注入エネルギーでドーパントイオンを注入するステップを含むことができる。一部の実施形態では、ドーパントイオンは、注入されたイオンが0.2μmよりも深く0.5μmよりも浅い深さを有するように制御しながら、約100keV以下の注入エネルギーで注入されてもよい。
さらなる実施形態では、ドーパントイオンを注入するステップは、注入されたイオンが0.1μmよりも深く1.0μmよりも浅い深さを有するように制御しながら、約50keV以下の注入エネルギーでドーパントイオンを注入するステップ、およびさらなる実施形態では、注入されたイオンが0.2μmよりも深く0.5μmよりも浅い深さを有するように制御しながら、約50keV以下の注入エネルギーでドーパントイオンを注入するステップを含む。
さらなる実施形態では、ドーパントイオンを注入するステップは、注入されたイオンが0.1μmよりも深く1.0μmよりも浅い深さを有するように制御しながら、約30keV以下の注入エネルギーでドーパントイオンを注入するステップ、およびさらなる実施形態では、注入されたイオンが0.2μmよりも深く0.3μmよりも浅い深さを有するように制御しながら、約30keV以下の注入エネルギーでドーパントイオンを注入するステップを含む。
注入されたイオンは、室温で注入された場合に注入されたイオンが有する深さよりも浅い深さを炭化ケイ素層内に有することができる。
炭化ケイ素層は、ドーパントイオンが注入されるときに、スクリーニング層がなくてもよい。
一部の実施形態による電子デバイスは、第1の導電型および第1のドーピング濃度を有する炭化ケイ素ドリフト領域と、ドリフト領域内のウェル領域であって、第1の導電型と反対の第2の導電型を有し第2のドーピング濃度を有するウェル領域と、ウェル領域下方の深く注入された領域であって、第1のドーピング濃度よりも高く第2のドーピング濃度よりも低い第3のドーピング濃度を有する深く注入された領域と、を含む。
ドリフト領域は、第1のドーピング濃度を有するドリフト層、およびドリフト層上の第4のドーピング濃度を有する電流広がり層を含む。第4のドーピング濃度は、ドリフト層の第1のドーピング濃度よりも高く、深く注入された領域の第3のドーピング濃度よりも低くてもよい。
ドリフト層は、深く注入された領域が存在しない場合に所与の逆阻止電圧を保持するのに必要とされる厚さよりも薄い厚さを有することができる。
電流広がり層の第4のドーピング濃度は、深く注入された領域が存在しない場合に所与の逆阻止電圧を保持するのに必要とされるものよりも高くてもよい。
電子デバイスは、深く注入された領域が存在しない場合に所与の逆阻止電圧に対して得ることができるものよりも低いオン抵抗を有することができる。
電流広がり層は、約1E16cm-3~約2E17cm-3のドーピング濃度を有することができる。
ドリフト層は、約2.5μm~約4.5μmの厚さを有することができる。
ドリフト層は、約6E15cm-3~約2E16cm-3のドーピング濃度を有することができる。
深く注入された領域は、ドリフト領域内へ約2.5μm~約4.5μmの深さまで延在することができる。
深く注入された領域は、約1E16cm-3~約2E17cm-3のドーピング濃度を有することができる。
別段の定義がなければ、技術的および科学的用語を含む、本発明の実施形態を開示するのに使用される用語はすべて、本発明が属する当業者によって通常理解されるものと同一の意味を有し、必ずしも本発明が記載される時点で知られている特定の定義に限定されない。したがって、これらの用語は、そのような時点の後に生み出される等価な用語を含むことができる。通常使用される辞書で定義されるような用語は、本明細書におけるおよび関連する技術の文脈における用語の意味と矛盾しない意味を有すると解釈されるべきであり、本明細書で明示的にそのように定義されない限り、理想化されたまたは過度に形式的な意味において解釈されないことをさらに理解されるであろう。本明細書に述べられる刊行物、特許出願、特許、および他の参考文献はすべて、その全体が参照により組み込まれる。
したがって、炭化ケイ素デバイスを作製する際に、多くの場合、エピタキシャル成長/再成長およびイオン注入などの他の技法を使用して炭化ケイ素内にドープ領域を形成する必要がある。
イオン注入は、炭化ケイ素層の一部分を選択的にドープするための柔軟で便利な方法である。イオン注入プロセスでは、ドーパントイオンは、通常keVまたはMeVを単位として表わされる高エネルギーに加速され、半導体格子に向かって導かれる。注入は、格子に侵入し、格子内のどこかにとどまるようになる。ドーズ量と呼ばれる、半導体層へ注入されたイオンの数は、通常1平方cm当たり(cm-2)のイオンによって表わされる。層の一部をマスクすることによって選択的な注入が行われ、イオンが層のマスクされた部分に侵入するのを防ぐ。
本明細書で使用されるように、注入深さは、注入領域の深さを指し、この注入領域の深さは、ピークの注入濃度が生じる深さよりも深い。具体的には、注入深さは、本明細書では、注入されたドーパントの濃度が1014cm-3未満になる深さを指す。pn接合の位置は、近隣領域のドーピングレベルによって影響を受けるため、注入深さは、注入領域によって形成されたpn接合の接合深さに対応しない場合があることに留意されたい。
さらに、深さにおける良好なドーピング均一性を有する注入領域を形成するために、複数のエネルギーおよびドーズ量によって複数の注入ステップを行う必要がある。各注入ステップによって、構造を作製するのに必要とされる時間および費用が増加する。
さらに、高温の注入は、時間とともに、より少ない変動を示し、よりよい信頼性を有する、より安定したデバイスにつながる可能性がある。
注入の深さが注入領域の所望の深さよりも深い場合があるため、通常、注入の深さがチャネリングによって増加することは望ましくない。従来の技法を使用して、チャネリング注入の深さを制御するのが難しいためである。したがって、例えば、炭化ケイ素の処理では、半導体層の結晶軸に近い角度でイオンを注入する場合、注入される層の上に二酸化シリコンなどの犠牲層を形成すること、およびアモルファス層を通して半導体層に注入することが普通である。スクリーン層は、注入されたイオンの方向をランダム化する効果を有し、それによって、下にある格子構造のチャネリング効果を低減させる。
一部の実施形態は、炭化ケイ素内の浅いおよび/または深い注入領域の注入のためにチャネリング注入を利用する。チャネリング注入の深さは、注入の温度を制御することによって、および/または半導体層の結晶軸に対して注入の方向を精密に制御することによって制御され得る。
本明細書に記載された実施形態を使用して形成することができる例示的な構造が図1に示されている。図1に示すデバイス10は、イオン注入によって形成することができる様々な領域を有するMOSFETデバイスである。しかしながら、例えば、金属半導体電界効果トランジスター(MESFET)、絶縁ゲートバイポーラトランジスタ(IGBT)、ショットキーダイオード、PINダイオードなどを含む多くの様々な種類の半導体デバイスの様々な領域を形成するために、本明細書に開示された実施形態を有利に用いることができることを認識されるであろう。さらに、図1のデバイス10のある層は、特定の導電型(すなわち、n型またはp型)を有するとして記載されているが、層の導電型を逆にしてもよい(例えば、n型として指定された層および/または領域がp型であってもよく、その逆であってもよい)ことを認識されるであろう。
n型ドリフト層22は、約1E14cm-3~約5E16cm-3のドーピング濃度を有してもよい。
n+ソース領域16は、pウェル領域14内に形成され、n+ソース領域とJFET領域との間のチャネル領域15を画成するためにJFET領域32から離間されている。n+ソース領域16は、例えば、窒素および/またはリンイオンなどのn型ドーパントによって約5E18cm-3~1E21cm-3の濃度にドープされてもよい。n+ソース領域16は、約0.2μm~1.2μmの深さを有してもよい。
チャネル領域15に所望のp型ドーパントまたはn型ドーパントを注入して、所望のしきい電圧を得ることができる。具体的には、チャネル領域15は、例えば、アルミニウムおよび/またはボロンイオンなどのp型ドーパントによって約1E17cm-3~2E18cm-3の濃度にドープされてもよい。チャネル領域15は、約50nm~300nmの深さを有してもよい。
p+ウェルコンタクト領域18は、n+ソース領域に隣接してpウェル領域14内に形成される。p+ウェルコンタクト領域18は、約0.2μm~1.2μmの深さを有してもよく、例えば、アルミニウムおよび/またはボロンイオンなどのp型ドーパントによって約5E18cm-3~1E21cm-3の濃度にドープされてもよい。
ソースオーミックコンタクト26は、n+ソース領域16およびp+ウェルコンタクト領域18上に形成され、ドレインオーミックコンタクト28は、基板20上に形成される。
電流がドリフト層22を横切って、ソースコンタクト32からドレインコンタクト28まで流れるように、十分な電圧をゲートコンタクト24に印加して、チャネル領域15に反転層を生成することができ、それによってソース領域16からのn型キャリアがウェル領域14を通過し、ドリフト領域22および基板20を横切ってドレインコンタクト28まで達することができる。
上記のように、炭化ケイ素基板20およびその上に形成されたエピタキシャル層22は、例えば、2°~10°のオフ角配向を有してもよい。したがって、図2に示すように、炭化ケイ素基板20のc軸52は、基板のオフ角と等しい傾斜角に基板20を傾けることによって注入50の進行方向と一直線に並ぶことができる。注入の角度は、基板と注入ビームを位置合わせするためにラザフォード後方散乱を使用して、(例えば、0.1°の分解能で)厳密に制御することができる。
注入マスク(図示せず)は、注入されることになるエピタキシャル層の領域を画成するために、エピタキシャル層22上に設けられてもよい。
高温イオン注入は、例えば、「High-temperature ion implantation apparatus and methods of fabricating semiconductor devices using high-temperature ion implantation」と題する本出願の譲受人に譲渡された米国特許第7,547,897号に記載されるような装置で行われてもよく、本特許の開示は、あたかも完全に本明細書で述べられるかのように参照により本明細書に組み込まれる。
また、注入の深さは、注入方向に対するウェーハの傾斜角および注入温度を精密に制御することによって制御されてもよい。例えば、注入の温度を増加させることによって、チャネリング注入の深さを低減させることが可能な場合がある。結晶軸に対してわずかに傾いた角度、例えば、0°よりも大きく約2°よりも小さな角度でイオンを注入することによって、注入の深さをさらに制御することができる。
同様に、図4は、室温および500℃において100keVで4H-SiCウェーハにチャネリングによって注入された11Bイオンに対するSIMS分析データ、ならびにチャネリングのない11Bイオンの注入に対するTRIMシミュレーションデータを示すグラフである。図4で、曲線402は、チャネリングのない11Bイオンの注入に対するTRIMシミュレーションデータを表わし、曲線404は、室温において100keVで4H-SiCウェーハにチャネリングによって注入された11Bイオンに対するSIMS分析データを表わし、曲線406は、500℃において100keVで4H-SiCウェーハにチャネリングによって注入された11Bイオンに対するSIMS分析データを表わす。
図5Aは、さらなる実験(SIMS)およびシミュレーション(TRIM)結果を示す。具体的には、図5Aは、室温および500℃において200keVで4H-SiCウェーハにチャネリングによって注入された27Alイオンに対する二次イオン質量分析法(SIMS)分析データ、ならびにチャネリングのない27Alイオンの注入に対するTRIMシミュレーションデータを示すグラフである。曲線502C~508C、502U~508U、および510は、下記の表1に示す条件に対応する。
また、注入深さは、注入の傾斜角を注意深く制御することによって制御することができる。注入中の回転角も、チャネリング注入のドーパント分布に影響することがある。
一部の実施形態によると、炭化ケイ素層に、2°未満の注入角度で、約100keV未満の注入エネルギーで、および300℃を超える温度でイオンを注入し、約1μm未満の、場合によっては約0.5μm未満の、場合によっては約0.3μm未満の、場合によっては約0.2μm未満の、および場合によっては約0.1μm未満の深さを有する注入領域を設けることができる。一部の実施形態では、注入は、400℃を超える温度で、一部の実施形態では600℃を超える温度で、一部の実施形態では1000℃を超える温度で、および一部の実施形態では1100℃を超える温度で行われてもよい。場合によっては、炭化ケイ素層は、1°未満の、場合によっては0.5°未満の、場合によっては0.1°~0.5°の、場合によっては0.1°未満の注入角度で注入されてもよい。
一部の実施形態では、イオンは、1E13cm-2未満のドーズ量で注入されてもよい。
シリコンデバイス処理では、高温チャネリングイオン注入は、炭化ケイ素における高温チャネリングイオン注入と同様の効果を有するとは期待されないことに留意されたい。シリコンは、一般に炭化ケイ素ほど堅牢ではなく、したがって、注入がチャネリングの場合でさえ、炭化ケイ素よりもイオン注入中の格子損傷により敏感である。この格子損傷は、チャネルを閉じる傾向があり、注入の深さを制限する。しかしながら、炭化ケイ素でさえ、ドーズ量が増加するとともに、格子損傷がチャネリング注入の注入深さを制限する可能性があることに留意されたい。例えば、M. Janson, et al., "Channeled Implants in 6H Silicon Carbide," Mat. Sci. For. Vols. 338-342 (2000), pp, 889-892は、高エネルギー(>1MeV)チャネリング注入に対する注入深さのドーズ量依存性について記載している。Jansonらは、1.5MeVの注入エネルギーでは、27Al注入の注入レンジが、約11×1012cm-2でドーズ量に依存するようになり始めると指摘している。図5Aから分かるように、4H-SiCにおいて200keVの注入に対して同様の効果を観察することができる。
炭化ケイ素にチャネリング注入を組み込んだパワー半導体素子の一部のさらなる実施形態について次に記載する。縦型パワーデバイスでは、デバイスの阻止電圧の定格は、ドリフト領域の厚さおよびドーピングによって決定される。典型的には、設計段階中に、所望の阻止電圧の定格が選択され、次に、ドリフト領域の厚さおよびドーピングが所望の阻止電圧の定格に基づいて選ばれる。
エンドオブレンジ欠陥は、デバイス性能に大きな影響を及ぼすと考えられている。チャネリングは、ERDを低減させるため、チャネリングの使用は、デバイス性能に著しい影響を及ぼすことがある。さらに、炭化ケイ素格子の相対的強度のために、炭化ケイ素は、シリコンなどの従来の半導体材料よりもはるかにうまく重大な格子損傷なしにチャネリング注入に対処すると予想される。
上記のように、チャネリング注入プロセスは、あるタイプの注入装置では制御するのが困難である。イオンチャネリングプロセスでは、特に大口径のウェーハを処理する場合に、イオン注入装置におけるイオンビームの高度の平行度、およびイオンビームの方向に対するウェーハの精密な配向が必要となる。これらのパラメータの厳格な制御によって首尾一貫したドーピング分布が可能となることがあり、このことは、適切で再現可能な結果を実現するのに役立つ。本明細書に記載されるようなチャネリング注入を使用することによって、指定されたシート抵抗を実現するために複数の注入をする必要性を低減させることもできる。
チャネリングを利用しない場合は、高い注入エネルギーを使用して、深い注入を得ることが可能な場合がある。例えば、深いp型の注入は、360keVの注入エネルギーで単一状態の27Alイオンの注入を使用して得ることができる。注入は、ターゲットウェーハ内で注入されたイオンの再現可能な分布を得るために、c軸から(11-20)軸の方へ約4度オフの配向にターゲットウェーハを保持しながら、「スクリーン」SiO2層を使用して行うことができる。しかしながら、そのような注入条件によって、結果として、イオンの分布の端部(EOD)における受け入れがたいほど高度の格子損傷、ならびに横方向の側部損傷が生じることがある。
1200Vの逆阻止電圧に定格された超接合DMOSFET構造が図8Aおよび図8Bに示されている。具体的には、図8Aは、従来の1200VSiC DMOSFET構造800Aを示し、一方図8Bは、深いp型のチャネリング注入を使用して、一部の実施形態により形成された超接合DMOSFET構造800Bを示す。
n型JFET注入領域812は、p+ウェル領域808に隣接してn型広がり層806内に形成される。n型JFET領域は、n型電流広がり層806のドーピング濃度よりも高いドーピング濃度を有する。ゲート絶縁層820は、n型広がり層806上にあり、ゲートコンタクト814は、ゲート絶縁層820上にある。ソースコンタクト818は、n+ソース領域810上に形成され、p+ウェル領域808と接触する。ドレインコンタクト822は、基板802上に形成される。
深いp注入領域850は、ドリフト領域内へ約4.5μmの深さまで延在してもよい。しかしながら、深いp型層850は、n型広がり層846を完全に貫いて延在するほど深くなくてもよい。
また、構造800Bは、より薄い、より高度にドープされたドリフト層844、およびより厚い、より高度にドープされたn型広がり層846を有する。n型広がり層846およびドリフト層844は両方とも、約5μmの厚さを有することができる。
領域850内の深いp型注入がドリフト領域内の電荷を相殺するため、ドリフト領域の頂部部分(すなわち、n型広がり層846)は、普通ならば従来の構造に対して可能となるよりも多量にドープされ得る。これによって、デバイス800Bは、所与の阻止電圧に対して普通ならば可能となるものよりも低いオン抵抗を有することができる。具体的には、デバイス800Bは、広がり層846ならびにドリフト層844においてより高いドーピングを有する。オン抵抗は、これらの両方の層の抵抗によって決定され、したがって、オン抵抗は、図8Bに示すデバイス構造800Bでは低減する。
一部の実施形態では、深いp注入領域850は、2~5μmの深さまで延在してもよく、1E16cm-3~2E17cm-3のドーピング濃度を有してもよい。n型広がり層846は、2~5μmの深さまで延在してもよく、1E16cm-3~2E17cm-3のドーピング濃度を有してもよい。ドリフト層844は、0~10μmの厚さを有してもよく、6E15cm-3~2E16cm-3のドーピング濃度を有してもよい。
注入角度は、一部の実施形態では0.1°よりも大きくてもよい。一部の実施形態では、注入角度は、0.1°~1°、および一部の実施形態では0.1°~5°であってもよい。4.5μmの注入深さを実現するために、注入は、0°の注入角度および900keV以上の注入エネルギーによって室温で行われてもよい。
2Dシミュレーションを使用して計算された1200Vの阻止モード動作でのデバイスのドリフト領域内の電界が、図9に示されている。具体的には、曲線902は、図8Aに示す従来のデバイス構造における電界のグラフであり、一方曲線904は、図8Bに示すデバイス構造における電界のグラフである。
曲線902によって示すように、図8Aの従来のデバイス構造は、略三角形状の電界を有し、ピーク電界が約1μmの深さの接合で現われている。図8Bの超接合デバイスでは、曲線904によって示す電界は、最初の4.5μmについては略台形であり、ピーク電界は従来のデバイスよりも低い。
また、デバイスシミュレーションは、図8Aの従来のデバイス構造は、25℃で3mΩcm2および150℃で4.4mΩcm2の比オン抵抗を有するが、図8Bの超接合デバイス構造は、25℃で2.5mΩcm2および150℃で3.3mΩcm2の比オン抵抗を有することを示す。オン抵抗の大きな減少は、超接合デバイスに対するより多量のドリフトドーピングによると考えられる。
本発明概念の実施形態は、限定されることなく、トレンチMOSFET、JBSおよびMPSダイオード、図8Bに示す構造と同様の深いP注入および2層ドリフト領域を有するJFETまたはIGBTを含む、多くの様々なタイプのパワー半導体デバイスに適用することができる。
例えば、図10は、n+基板1002上のn型ドリフト層1004内に形成された深いp型注入領域1006を含むショットキーダイオードを示す。深いp型注入層1006は、約1E17cm-3のドーピング濃度で約2.5μm~4.5μmの深さを有してもよい。深いp型注入領域1006は、約5μmの(すなわち、深いp型注入領域1006の深さよりも厚い)厚さおよび約7E16cm-3のドーピング濃度を有するn型ドリフト層1004内に形成されてもよい。陽極1022は、ドリフト層1004上に形成され、陰極コンタクト1020は、基板1002上に形成される。
1.結晶軸を有する炭化ケイ素層を用意するステップと、
前記炭化ケイ素層を約300℃以上の温度まで加熱するステップと、
注入の方向と前記結晶軸との間が約2°未満の注入角度で、前記加熱された炭化ケイ素層へドーパントイオンを注入するステップと、
前記注入されたイオンを活性化するために約30,000℃・時間未満の時間温度積で前記炭化ケイ素層をアニールするステップと、
を含む、半導体構造を形成する方法。
2.前記注入角度が0.1°よりも大きい、1に記載の方法。
3.前記注入角度が0.1°~1°である、1に記載の方法。
4.前記注入角度が0.1°~5°である、1に記載の方法。
5.前記炭化ケイ素層が約2°~10°のオフ角を有する軸外し炭化ケイ素層を含む、1に記載の方法。
6.前記注入されたイオンが0°の注入角度で注入された場合に有する深さと比較して、前記炭化ケイ素層内の前記注入されたイオンの深さを低減させるように前記注入角度を制御するステップをさらに含む、1に記載の方法。
7.前記注入中に前記炭化ケイ素層を約500℃以上の温度に維持するステップをさらに含む、1に記載の方法。
8.前記注入中に前記炭化ケイ素層を約1000℃以上の温度に維持するステップをさらに含む、1に記載の方法。
9.前記ドーパントイオンを注入するステップが、前記注入されたイオンが0.1μmよりも深く1.0μmよりも浅い深さを有するように制御しながら、約100keV以下の注入エネルギーで前記ドーパントイオンを注入するステップを含む、1に記載の方法。
10.前記ドーパントイオンを注入するステップが、前記注入されたイオンが0.2μmよりも深く0.5μmよりも浅い深さを有するように制御しながら、約100keV以下の注入エネルギーで前記ドーパントイオンを注入するステップを含む、9に記載の方法。
11.前記ドーパントイオンを注入するステップが、前記注入されたイオンが0.1μmよりも深く1.0μmよりも浅い深さを有するように制御しながら、約50keV以下の注入エネルギーで前記ドーパントイオンを注入するステップを含む、1に記載の方法。
12.前記ドーパントイオンを注入するステップが、前記注入されたイオンが0.2μmよりも深く0.5μmよりも浅い深さを有するように制御しながら、約50keV以下の注入エネルギーで前記ドーパントイオンを注入するステップを含む、11に記載の方法。
13.前記ドーパントイオンを注入するステップが、前記注入されたイオンが0.1μmよりも深く1.0μmよりも浅い深さを有するように制御しながら、約30keV以下の注入エネルギーで前記ドーパントイオンを注入するステップを含む、1に記載の方法。
14.前記ドーパントイオンを注入するステップが、前記注入されたイオンが0.2μmよりも深く0.3μmよりも浅い深さを有するように制御しながら、約30keV以下の注入エネルギーで前記ドーパントイオンを注入するステップを含む、13に記載の方法。
15.前記ドーパントイオンを注入するステップが、前記注入されたイオンが0.1μmよりも深く0.5μmよりも浅い深さを有するように制御しながら、約10keV以下の注入エネルギーで前記ドーパントイオンを注入するステップを含む、1に記載の方法。
16.前記注入されたイオンが、室温で注入された場合に前記注入されたイオンが有する深さよりも浅い深さを前記炭化ケイ素層内に有する、1に記載の方法。
17.前記炭化ケイ素層は、前記ドーパントイオンが注入されるときに、スクリーニング層がない、1に記載の方法。
18.前記炭化ケイ素層の一部を露出させるマスクを前記炭化ケイ素層上に設けるステップであって、前記マスクが、チャネリングのない場合に同一の注入深さを得るのに必要なエネルギーレベルで行われる注入に対して普通ならば必要とされる厚さの60%未満の厚さを有し、前記ドーパントイオンを注入するステップが前記マスクを介して前記ドーパントイオンを注入する、ステップ
をさらに含む、1に記載の方法。
19.第1の導電型および第1のドーピング濃度を有する炭化ケイ素ドリフト領域と、
前記ドリフト領域内のウェル領域であって、前記第1の導電型と反対の第2の導電型を有し、第2のドーピング濃度を有するウェル領域と、
前記ウェル領域下方の深く注入された領域であって、前記第1のドーピング濃度よりも高く、前記第2のドーピング濃度よりも低い第3のドーピング濃度を有する深く注入された領域と
を備える、電子デバイス。
20.前記ドリフト領域が前記第1のドーピング濃度を有するドリフト層および前記ドリフト層上の第4のドーピング濃度を有する電流広がり層を備え、
前記第4のドーピング濃度が、前記ドリフト層の前記第1のドーピング濃度よりも高く、前記深く注入された領域の前記第3のドーピング濃度よりも低い、
19に記載の電子デバイス。
21.前記深く注入された領域が前記電流広がり層の厚さよりも浅い深さまで延在する、20に記載の電子デバイス。
22.ドリフト層が、前記深く注入された領域が存在しない場合に所与の逆阻止電圧を保持するのに必要とされる厚さよりも薄い厚さを有する、20に記載の電子デバイス。
23.前記電流広がり層の前記第4のドーピング濃度が、前記深く注入された領域が存在しない場合に所与の逆阻止電圧を保持するのに必要とされるものよりも高い、20に記載の電子デバイス。
24.前記電子デバイスが、前記深く注入された領域が存在しない場合に所与の逆阻止電圧に対して得ることができるものよりも低いオン抵抗を有する、20に記載の電子デバイス。
25.前記電流広がり層が約2.5μm~約4.5μmの厚さを有する、20に記載の電子デバイス。
26.前記電流広がり層が約1E16cm-3~約2E17cm-3のドーピング濃度を有する、20に記載の電子デバイス。
27.前記ドリフト層が約2.5μm~約4.5μmの厚さを有する、20に記載の電子デバイス。
28.前記ドリフト層が約6E15cm-3~約2E16cm-3のドーピング濃度を有する、20に記載の電子デバイス。
29.前記深く注入された領域が前記ドリフト領域内へ約2.5μm~約4.5μmの深さまで延在する、19に記載の電子デバイス。
30.前記深く注入された領域が約1E16cm-3~約2E17cm-3のドーピング濃度を有する、19に記載の電子デバイス。
31.前記深く注入された領域が少なくとも約1μmの深さを超えてピーク濃度から約25%未満だけ異なるドーピング濃度を有する、19に記載の電子デバイス。
32.前記深く注入された領域が少なくとも約1.5μmの深さを超えてピーク濃度から約25%未満だけ異なるドーピング濃度を有する、19に記載の電子デバイス。
33.前記深く注入された領域が少なくとも約1.75μmの深さを超えてピーク濃度から約25%未満だけ異なるドーピング濃度を有する、19に記載の電子デバイス。
34.第1の導電型および第1のドーピング濃度を有する炭化ケイ素ドリフト領域と、
前記炭化ケイ素ドリフト領域内の深く注入された領域であって、前記第1のドーピング濃度よりも高い第2のドーピング濃度を有し、約2.5μm~約4.5μmの第1の深さまで延在し、前記第1の深さが前記炭化ケイ素ドリフト領域の厚さよりも浅い、深く注入された領域と
を備えるショットキーダイオード。
35.炭化ケイ素ドリフト領域が、前記深く注入された領域が存在しない場合に所与の逆阻止電圧を保持するのに必要とされる厚さよりも薄い厚さを有する、34に記載のショットキーダイオード。
36.前記深く注入された領域が存在しない場合に所与の逆阻止電圧に対して得ることができるものよりも低いオン抵抗を有する、34に記載のショットキーダイオード。
37.前記深く注入された領域が前記ドリフト領域内へ約2.5μm~約4.5μmの深さまで延在する、34に記載のショットキーダイオード。
38.前記深く注入された領域が約1E16cm-3~約2E17cm-3のドーピング濃度を有する、34に記載のショットキーダイオード。
39.第1の導電型および第1のドーピング濃度を有する炭化ケイ素ドリフト層と、
前記炭化ケイ素ドリフト層上の、前記第1の導電型と反対の第2の導電型を有し、前記第1のドーピング濃度よりも高い第2のドーピング濃度を有する炭化ケイ素エピタキシャル層であって、約2.5μmよりも厚い厚さを有する、炭化ケイ素エピタキシャル層と、
炭化ケイ素ドリフト領域を貫いて、前記炭化ケイ素ドリフト層内へ延在する深く注入された領域であって、前記第1の導電型を有し、前記第2のドーピング濃度よりも低い第3のドーピング濃度を有する、深く注入された領域と
を備えるショットキーダイオード。
40.第1の導電型および第1のドーピング濃度を有し、結晶軸を有する炭化ケイ素ドリフト領域を用意するステップと、
前記ドリフト領域内のウェル領域を形成するステップであって、前記ウェル領域が、前記第1の導電型と反対の第2の導電型を有し、第2のドーピング濃度を有する、ステップと、
前記第2の導電型を有し、前記第1のドーピング濃度よりも高く、前記第2のドーピング濃度よりも低い第3のドーピング濃度を有する、前記ウェル領域下方の深く注入された領域を形成するためにドーパントイオンを注入するステップであって、注入の方向と前記結晶軸との間が約2°未満の注入角度で、前記ドーパントイオンを注入するステップを含む、ステップと
を含む、電子デバイスを形成する方法。
41.前記注入角度が0.1°よりも大きい、40に記載の方法。
42.前記注入角度が0.1°~1°である、40に記載の方法。
43.前記ドリフト領域が前記第1のドーピング濃度を有するドリフト層を備え、前記方法が、前記ドリフト層上の第4のドーピング濃度を有する電流広がり層を形成するステップをさらに含み、
前記第4のドーピング濃度が前記ドリフト層の前記第1のドーピング濃度よりも高く、前記深く注入された領域の前記第3のドーピング濃度よりも低い、
39に記載の方法。
44.前記ドーパントイオンを注入するステップが前記電流広がり層の厚さよりも浅い深さまで前記ドーパントイオンを注入するステップを含む、43に記載の方法。
45.ドリフト層が、前記深く注入された領域が存在しない場合に所与の逆阻止電圧を保持するのに必要とされる厚さよりも薄い厚さを有する、43に記載の方法。
46.前記電流広がり層の前記第4のドーピング濃度が、前記深く注入された領域が存在しない場合に所与の逆阻止電圧を保持するのに必要とされるものよりも高い、43に記載の方法。
47.前記電子デバイスが、前記深く注入された領域が存在しない場合に所与の逆阻止電圧に対して得ることができるものよりも低いオン抵抗を有する、43に記載の方法。
48.前記電流広がり層が約2.5μm~約4.5μmの厚さを有する、43に記載の方法。
49.前記電流広がり層が約1E16cm-3~約2E17cm-3のドーピング濃度を有する、43に記載の方法。
50.前記ドリフト層が約0μm~約10μmの厚さを有する、43に記載の方法。
51.前記ドリフト層が約6E15cm-3~約2E16cm-3のドーピング濃度を有する、43に記載の方法。
52.前記深く注入された領域が前記ドリフト層内へ約2.5μm~約4.5μmの深さまで延在する、39に記載の方法。
53.前記深く注入された領域が約1E16cm-3~約2E17cm-3のドーピング濃度を有する、39に記載の方法。
54.前記深く注入された領域が前記ウェル領域と接触する、39に記載の方法。
55.炭化ケイ素層と、
注入されたドーパント原子を含有する前記炭化ケイ素層内の注入領域であって、約2.5μm~約4.5μmの深さまで炭化ケイ素層内へ延在し、少なくとも約1μmの深さを超えてピーク濃度から約25%未満だけ異なるドーピング濃度を有する、注入領域と
を備える、製造物品。
56.前記注入領域が少なくとも約1.5μmの深さを超えてピーク濃度から約25%未満だけ異なるドーピング濃度を有する、55に記載の物品。
57.前記注入領域が少なくとも約1.75μmの深さを超えてピーク濃度から約25%未満だけ異なるドーピング濃度を有する、56に記載の物品。
Claims (21)
- 第1の導電型および第1のドーピング濃度を有する炭化ケイ素ドリフト領域と、
前記ドリフト領域内のウェル領域であって、前記第1の導電型と反対の第2の導電型を有し、第2のドーピング濃度を有するウェル領域と、
前記ウェル領域下方の深く注入された前記第2の導電型を有する領域であって、前記第1のドーピング濃度よりも高く、前記第2のドーピング濃度よりも低い第3のドーピング濃度を有する深く注入された領域と
を備え、
前記ドリフト領域が前記第1のドーピング濃度を有するドリフト層および前記ドリフト層上の第4のドーピング濃度を有する電流広がり層を備え、
前記第4のドーピング濃度が、前記ドリフト層の前記第1のドーピング濃度よりも高く、前記深く注入された領域の前記第3のドーピング濃度よりも低く、
前記深く注入された領域が前記電流広がり層の厚さよりも浅い深さまで延在する
電子デバイス。 - 前記電流広がり層が2.5μm~4.5μmの厚さを有する、請求項1に記載の電子デバイス。
- 前記電流広がり層が1E16cm-3~2E17cm-3のドーピング濃度を有する、請求項1に記載の電子デバイス。
- 前記ドリフト層が2.5μm~4.5μmの厚さを有する、請求項1に記載の電子デバイス。
- 前記ドリフト層が6E15cm-3~2E16cm-3のドーピング濃度を有する、請求項1に記載の電子デバイス。
- 前記深く注入された領域が前記ドリフト領域内へ2.5μm~4.5μmの深さまで延在する、請求項1に記載の電子デバイス。
- 前記深く注入された領域が1E16cm-3~2E17cm-3のドーピング濃度を有する、請求項1に記載の電子デバイス。
- 前記深く注入された領域が少なくとも1μmの深さを超えてピーク濃度から25%未満だけ異なるドーピング濃度を有する、請求項1に記載の電子デバイス。
- 第1の導電型および第1のドーピング濃度を有し、c軸または<0001>軸を有する炭化ケイ素ドリフト領域を用意するステップと、
前記ドリフト領域内のウェル領域を形成するステップであって、前記ウェル領域が、前記第1の導電型と反対の第2の導電型を有し、第2のドーピング濃度を有する、ステップと、
前記第2の導電型を有し、前記第1のドーピング濃度よりも高く、前記第2のドーピング濃度よりも低い第3のドーピング濃度を有する、前記ウェル領域下方の深く注入された領域を形成するためにドーパントイオンを注入するステップであって、注入の方向と前記c軸または<0001>軸との間が2°未満の注入角度で、前記ドーパントイオンを注入するステップを含む、ステップと
を含む、電子デバイスを形成する方法であって、
前記ドリフト領域が前記第1のドーピング濃度を有するドリフト層を備え、
前記方法が、前記ドリフト層上の第4のドーピング濃度を有する電流広がり層を形成するステップをさらに含み、
前記第4のドーピング濃度が前記ドリフト層の前記第1のドーピング濃度よりも高く、前記深く注入された領域の前記第3のドーピング濃度よりも低く、
前記ドーパントイオンを注入するステップが前記電流広がり層の厚さよりも浅い深さまで前記ドーパントイオンを注入するステップを含む
前記方法。 - 前記注入角度が0.1°よりも大きい、請求項9に記載の方法。
- 前記注入角度が0.1°~1°である、請求項9に記載の方法。
- ドリフト層が、前記深く注入された領域が存在しない場合に所与の逆阻止電圧を保持するのに必要とされる厚さよりも薄い厚さを有する、請求項9に記載の方法。
- 前記電流広がり層の前記第4のドーピング濃度が、前記深く注入された領域が存在しない場合に所与の逆阻止電圧を保持するのに必要とされるものよりも高い、請求項9に記載の方法。
- 前記電子デバイスが、前記深く注入された領域が存在しない場合に所与の逆阻止電圧に対して得ることができるものよりも低いオン抵抗を有する、請求項9に記載の方法。
- 前記電流広がり層が2.5μm~4.5μmの厚さを有する、請求項9に記載の方法。
- 前記電流広がり層が1E16cm-3~2E17cm-3のドーピング濃度を有する、請求項9に記載の方法。
- 前記ドリフト層が0μm~10μmの厚さを有する、請求項9に記載の方法。
- 前記ドリフト層が6E15cm-3~2E16cm-3のドーピング濃度を有する、請求項9に記載の方法。
- 前記深く注入された領域が前記ドリフト層内へ2.5μm~4.5μmの深さまで延在する、請求項9に記載の方法。
- 前記深く注入された領域が1E16cm-3~2E17cm-3のドーピング濃度を有する、請求項9に記載の方法。
- 前記深く注入された領域が前記ウェル領域と接触する、請求項9に記載の方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021202470A JP2022031923A (ja) | 2013-07-26 | 2021-12-14 | 炭化ケイ素への制御されたイオン注入 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201361858926P | 2013-07-26 | 2013-07-26 | |
US61/858,926 | 2013-07-26 | ||
US14/281,384 | 2014-05-19 | ||
US14/281,384 US9768259B2 (en) | 2013-07-26 | 2014-05-19 | Controlled ion implantation into silicon carbide using channeling and devices fabricated using controlled ion implantation into silicon carbide using channeling |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016530071A Division JP6391689B2 (ja) | 2013-07-26 | 2014-07-25 | 炭化ケイ素への制御されたイオン注入 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021202470A Division JP2022031923A (ja) | 2013-07-26 | 2021-12-14 | 炭化ケイ素への制御されたイオン注入 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018201036A JP2018201036A (ja) | 2018-12-20 |
JP7015750B2 true JP7015750B2 (ja) | 2022-02-03 |
Family
ID=52389745
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016530071A Active JP6391689B2 (ja) | 2013-07-26 | 2014-07-25 | 炭化ケイ素への制御されたイオン注入 |
JP2018154705A Active JP7015750B2 (ja) | 2013-07-26 | 2018-08-21 | 炭化ケイ素への制御されたイオン注入 |
JP2021202470A Pending JP2022031923A (ja) | 2013-07-26 | 2021-12-14 | 炭化ケイ素への制御されたイオン注入 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016530071A Active JP6391689B2 (ja) | 2013-07-26 | 2014-07-25 | 炭化ケイ素への制御されたイオン注入 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021202470A Pending JP2022031923A (ja) | 2013-07-26 | 2021-12-14 | 炭化ケイ素への制御されたイオン注入 |
Country Status (4)
Country | Link |
---|---|
US (4) | US9768259B2 (ja) |
EP (2) | EP3025372B1 (ja) |
JP (3) | JP6391689B2 (ja) |
WO (2) | WO2015013628A2 (ja) |
Families Citing this family (59)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015115202A1 (ja) * | 2014-01-28 | 2015-08-06 | 三菱電機株式会社 | 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法 |
US20150236151A1 (en) * | 2014-02-18 | 2015-08-20 | General Electric Company | Silicon carbide semiconductor devices, and methods for manufacturing thereof |
US10483389B2 (en) * | 2014-07-02 | 2019-11-19 | Hestia Power Inc. | Silicon carbide semiconductor device |
US10418476B2 (en) | 2014-07-02 | 2019-09-17 | Hestia Power Inc. | Silicon carbide semiconductor device |
DE112016000831T5 (de) * | 2015-02-20 | 2017-11-02 | Sumitomo Electric Industries, Ltd. | Siliziumkarbid-Halbleitervorrichtung |
DE102015103072B4 (de) * | 2015-03-03 | 2021-08-12 | Infineon Technologies Ag | Halbleitervorrichtung mit grabenstruktur einschliesslich einer gateelektrode und einer kontaktstruktur fur ein diodengebiet |
WO2016143099A1 (ja) * | 2015-03-11 | 2016-09-15 | 株式会社日立製作所 | 半導体装置およびその製造方法、並びに電力変換装置 |
JP6479615B2 (ja) | 2015-09-14 | 2019-03-06 | 株式会社東芝 | 半導体装置の製造方法 |
US9735769B1 (en) * | 2015-10-02 | 2017-08-15 | The United States Of America As Represented By The Secretary Of The Navy | Controlling current or mitigating electromagnetic or radiation interference effects using multiple and different semi-conductive channel regions generating structures |
DE102015117821B4 (de) | 2015-10-20 | 2021-09-09 | Infineon Technologies Ag | Verfahren zum Bilden eines Halbleiterbauelements |
WO2017071635A1 (en) * | 2015-10-30 | 2017-05-04 | The Hong Kong University Of Science And Technology | Semiconductor device with iii-nitride channel region and silicon carbide drift region |
WO2017081935A1 (ja) * | 2015-11-12 | 2017-05-18 | 三菱電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
US10147813B2 (en) * | 2016-03-04 | 2018-12-04 | United Silicon Carbide, Inc. | Tunneling field effect transistor |
US11075264B2 (en) | 2016-05-31 | 2021-07-27 | Cree, Inc. | Super junction power semiconductor devices formed via ion implantation channeling techniques and related methods |
US10192980B2 (en) * | 2016-06-24 | 2019-01-29 | Cree, Inc. | Gallium nitride high-electron mobility transistors with deep implanted p-type layers in silicon carbide substrates for power switching and radio frequency applications and process for making the same |
US11430882B2 (en) | 2016-06-24 | 2022-08-30 | Wolfspeed, Inc. | Gallium nitride high-electron mobility transistors with p-type layers and process for making the same |
US10840334B2 (en) | 2016-06-24 | 2020-11-17 | Cree, Inc. | Gallium nitride high-electron mobility transistors with deep implanted p-type layers in silicon carbide substrates for power switching and radio frequency applications and process for making the same |
US10354879B2 (en) | 2016-06-24 | 2019-07-16 | Cree, Inc. | Depletion mode semiconductor devices including current dependent resistance |
US10892356B2 (en) | 2016-06-24 | 2021-01-12 | Cree, Inc. | Group III-nitride high-electron mobility transistors with buried p-type layers and process for making the same |
DE102016113129B3 (de) | 2016-07-15 | 2017-11-09 | Infineon Technologies Ag | Halbleitervorrichtung, die eine Superjunction-Struktur in einem SiC-Halbleiterkörper enthält |
TWI604619B (zh) | 2016-09-02 | 2017-11-01 | 新唐科技股份有限公司 | 二極體、接面場效電晶體以及半導體元件 |
JP6123941B1 (ja) | 2016-10-03 | 2017-05-10 | 富士電機株式会社 | 縦型半導体装置およびその製造方法 |
US9929284B1 (en) | 2016-11-11 | 2018-03-27 | Cree, Inc. | Power schottky diodes having local current spreading layers and methods of forming such devices |
US10269951B2 (en) * | 2017-05-16 | 2019-04-23 | General Electric Company | Semiconductor device layout and method for forming same |
US10510905B2 (en) | 2017-07-06 | 2019-12-17 | Cree, Inc. | Power Schottky diodes having closely-spaced deep blocking junctions in a heavily-doped drift region |
JP6988216B2 (ja) | 2017-07-12 | 2022-01-05 | 富士電機株式会社 | 半導体装置の製造方法 |
DE102017117999A1 (de) * | 2017-08-08 | 2019-02-14 | Infineon Technologies Ag | Ionenimplantationsvorrichtung und verfahren zum herstellen vonhalbleitervorrichtungen |
US10424660B2 (en) | 2017-12-21 | 2019-09-24 | Cree, Inc. | Power silicon carbide based MOSFET transistors with improved short circuit capabilities and methods of making such devices |
DE102018103550B4 (de) * | 2018-02-16 | 2021-08-12 | Infineon Technologies Ag | Halbleitervorrichtung mit einem halbleiterkörper aus siliziumcarbid |
JP2020013905A (ja) * | 2018-07-18 | 2020-01-23 | 住友重機械イオンテクノロジー株式会社 | イオン注入方法およびイオン注入装置 |
US11069804B2 (en) | 2018-08-31 | 2021-07-20 | Alpha And Omega Semiconductor (Cayman) Ltd. | Integration of HVLDMOS with shared isolation region |
US10937869B2 (en) | 2018-09-28 | 2021-03-02 | General Electric Company | Systems and methods of masking during high-energy implantation when fabricating wide band gap semiconductor devices |
US11056586B2 (en) | 2018-09-28 | 2021-07-06 | General Electric Company | Techniques for fabricating charge balanced (CB) trench-metal-oxide-semiconductor field-effect transistor (MOSFET) devices |
US11024501B2 (en) | 2018-12-29 | 2021-06-01 | Cree, Inc. | Carrier-assisted method for parting crystalline material along laser damage region |
US10562130B1 (en) | 2018-12-29 | 2020-02-18 | Cree, Inc. | Laser-assisted method for parting crystalline material |
US10576585B1 (en) | 2018-12-29 | 2020-03-03 | Cree, Inc. | Laser-assisted method for parting crystalline material |
US10867797B2 (en) | 2019-02-07 | 2020-12-15 | Cree, Inc. | Methods and apparatuses related to shaping wafers fabricated by ion implantation |
US11171248B2 (en) | 2019-02-12 | 2021-11-09 | Semiconductor Components Industries, Llc | Schottky rectifier with surge-current ruggedness |
US10611052B1 (en) | 2019-05-17 | 2020-04-07 | Cree, Inc. | Silicon carbide wafers with relaxed positive bow and related methods |
DE102019114312A1 (de) | 2019-05-28 | 2020-12-03 | Infineon Technologies Ag | Siliziumcarbid-vorrichtung mit kompensationsgebiet und herstellungsverfahren |
JP2020205295A (ja) * | 2019-06-14 | 2020-12-24 | 国立研究開発法人産業技術総合研究所 | 炭化珪素半導体装置 |
US11579645B2 (en) * | 2019-06-21 | 2023-02-14 | Wolfspeed, Inc. | Device design for short-circuitry protection circuitry within transistors |
DE102020004758A1 (de) * | 2019-08-30 | 2021-03-04 | Semiconductor Components Industries, Llc | Siliciumcarbid-feldeffekttransistoren |
US11139394B2 (en) * | 2019-08-30 | 2021-10-05 | Semiconductor Components Industries, Llc | Silicon carbide field-effect transistors |
CN112582461B (zh) * | 2019-09-30 | 2024-05-10 | 比亚迪半导体股份有限公司 | 平面栅SiCMOSFET及其制造方法 |
CN110473872A (zh) * | 2019-10-14 | 2019-11-19 | 派恩杰半导体(杭州)有限公司 | 一种带有多数载流子二极管的碳化硅mos器件 |
US11152503B1 (en) * | 2019-11-05 | 2021-10-19 | Semiq Incorporated | Silicon carbide MOSFET with wave-shaped channel regions |
US10950695B1 (en) * | 2019-11-05 | 2021-03-16 | Semiq Incorporated | Silicon carbide planar MOSFET with wave-shaped channel regions |
CN111146290B (zh) * | 2019-11-29 | 2023-08-08 | 湖南国芯半导体科技有限公司 | 一种碳化硅vdmos器件的元胞结构及其制作方法 |
DE102019135490A1 (de) | 2019-12-20 | 2021-06-24 | Infineon Technologies Ag | Ionenstrahl-implantationsverfahren und halbleitervorrichtung |
US11469333B1 (en) * | 2020-02-19 | 2022-10-11 | Semiq Incorporated | Counter-doped silicon carbide Schottky barrier diode |
CN111326567A (zh) * | 2020-03-06 | 2020-06-23 | 上海瞻芯电子科技有限公司 | 超级结的制造方法及其超级结肖特基二极管 |
US11600724B2 (en) | 2020-09-24 | 2023-03-07 | Wolfspeed, Inc. | Edge termination structures for semiconductor devices |
IT202100002336A1 (it) * | 2021-02-03 | 2022-08-03 | St Microelectronics Srl | Dispositivo elettronico a conduzione verticale comprendente un diodo jbs e relativo procedimento di fabbricazione |
US20240128323A1 (en) * | 2021-02-22 | 2024-04-18 | The Research Foundation for the State Universtiy of New York | Metal oxide semiconductor field effect transistors (mosfet) including deep p-wells and methods of forming same |
US11929428B2 (en) | 2021-05-17 | 2024-03-12 | Wolfspeed, Inc. | Circuits and group III-nitride high-electron mobility transistors with buried p-type layers improving overload recovery and process for implementing the same |
CN115458604B (zh) * | 2022-10-24 | 2023-06-30 | 中芯越州集成电路制造(绍兴)有限公司 | Mosfet器件及其制造方法 |
WO2024128239A1 (ja) * | 2022-12-15 | 2024-06-20 | 国立大学法人名古屋工業大学 | 測定装置、イオン注入装置、測定方法及びイオン注入方法 |
WO2024143377A1 (ja) * | 2022-12-28 | 2024-07-04 | ローム株式会社 | 半導体装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008227151A (ja) | 2007-03-13 | 2008-09-25 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
JP2011049267A (ja) | 2009-08-26 | 2011-03-10 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
WO2012056704A1 (ja) | 2010-10-29 | 2012-05-03 | パナソニック株式会社 | 半導体素子および半導体装置 |
Family Cites Families (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5138406A (en) | 1989-04-04 | 1992-08-11 | Eaton Corporation | Ion implantation masking method and devices |
US5155369A (en) | 1990-09-28 | 1992-10-13 | Applied Materials, Inc. | Multiple angle implants for shallow implant |
JP2875380B2 (ja) | 1990-11-19 | 1999-03-31 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
US5543637A (en) | 1994-11-14 | 1996-08-06 | North Carolina State University | Silicon carbide semiconductor devices having buried silicon carbide conduction barrier layers therein |
JP3158973B2 (ja) | 1995-07-20 | 2001-04-23 | 富士電機株式会社 | 炭化けい素縦型fet |
SE9704149D0 (sv) | 1997-11-13 | 1997-11-13 | Abb Research Ltd | A semiconductor device of SiC and a transistor of SiC having an insulated gate |
US6107142A (en) | 1998-06-08 | 2000-08-22 | Cree Research, Inc. | Self-aligned methods of fabricating silicon carbide power devices by implantation and lateral diffusion |
JP3428459B2 (ja) | 1998-09-01 | 2003-07-22 | 富士電機株式会社 | 炭化けい素nチャネルMOS半導体素子およびその製造方法 |
US6600192B1 (en) | 1998-10-09 | 2003-07-29 | The Kansai Electric Power Co., Inc. | Vertical field-effect semiconductor device with buried gate region |
JP4447065B2 (ja) * | 1999-01-11 | 2010-04-07 | 富士電機システムズ株式会社 | 超接合半導体素子の製造方法 |
AU5475100A (en) | 1999-06-09 | 2000-12-28 | International Rectifier Corporation | Dual epitaxial layer for high voltage vertical conduction power mosfet devices |
JP2001332508A (ja) | 2000-05-23 | 2001-11-30 | Matsushita Electric Ind Co Ltd | 半導体素子の製造方法 |
JP3692063B2 (ja) * | 2001-03-28 | 2005-09-07 | 株式会社東芝 | 半導体装置及びその製造方法 |
US6618418B2 (en) | 2001-11-15 | 2003-09-09 | Xerox Corporation | Dual III-V nitride laser structure with reduced thermal cross-talk |
US7221010B2 (en) | 2002-12-20 | 2007-05-22 | Cree, Inc. | Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors |
JP2005340465A (ja) * | 2004-05-26 | 2005-12-08 | Fuji Electric Holdings Co Ltd | 半導体装置の製造方法および半導体装置 |
EP1742250A1 (en) * | 2005-07-08 | 2007-01-10 | STMicroelectronics S.r.l. | Power field effect transistor and manufacturing method thereof |
JP5044117B2 (ja) | 2005-12-14 | 2012-10-10 | 関西電力株式会社 | 炭化珪素バイポーラ型半導体装置 |
US20070228505A1 (en) | 2006-04-04 | 2007-10-04 | Mazzola Michael S | Junction barrier schottky rectifiers having epitaxially grown p+-n junctions and methods of making |
US7547897B2 (en) | 2006-05-26 | 2009-06-16 | Cree, Inc. | High-temperature ion implantation apparatus and methods of fabricating semiconductor devices using high-temperature ion implantation |
US8049272B2 (en) | 2006-06-16 | 2011-11-01 | Cree, Inc. | Transistors having implanted channel layers and methods of fabricating the same |
JP4189415B2 (ja) | 2006-06-30 | 2008-12-03 | 株式会社東芝 | 半導体装置 |
US8823057B2 (en) * | 2006-11-06 | 2014-09-02 | Cree, Inc. | Semiconductor devices including implanted regions for providing low-resistance contact to buried layers and related devices |
US7910458B2 (en) | 2007-01-29 | 2011-03-22 | Silicon Genesis Corporation | Method and structure using selected implant angles using a linear accelerator process for manufacture of free standing films of materials |
JP2008244456A (ja) | 2007-02-28 | 2008-10-09 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
TW200847448A (en) | 2007-05-30 | 2008-12-01 | Intersil Inc | Junction barrier schottky diode |
US8421148B2 (en) | 2007-09-14 | 2013-04-16 | Cree, Inc. | Grid-UMOSFET with electric field shielding of gate oxide |
US7772621B2 (en) | 2007-09-20 | 2010-08-10 | Infineon Technologies Austria Ag | Semiconductor device with structured current spread region and method |
US7989882B2 (en) | 2007-12-07 | 2011-08-02 | Cree, Inc. | Transistor with A-face conductive channel and trench protecting well region |
JP4935741B2 (ja) * | 2008-04-02 | 2012-05-23 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法 |
US8232558B2 (en) | 2008-05-21 | 2012-07-31 | Cree, Inc. | Junction barrier Schottky diodes with current surge capability |
US8097919B2 (en) | 2008-08-11 | 2012-01-17 | Cree, Inc. | Mesa termination structures for power semiconductor devices including mesa step buffers |
US20110198616A1 (en) | 2008-10-17 | 2011-08-18 | Kenya Yamashita | Semiconductor device and method for manufacturing same |
WO2010087518A1 (ja) * | 2009-01-30 | 2010-08-05 | 新日本製鐵株式会社 | エピタキシャル炭化珪素単結晶基板及びその製造方法 |
JP5452062B2 (ja) | 2009-04-08 | 2014-03-26 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法 |
JP5728992B2 (ja) * | 2011-02-11 | 2015-06-03 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
JP5845714B2 (ja) * | 2011-08-19 | 2016-01-20 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
US8680587B2 (en) | 2011-09-11 | 2014-03-25 | Cree, Inc. | Schottky diode |
JP5745997B2 (ja) | 2011-10-31 | 2015-07-08 | トヨタ自動車株式会社 | スイッチング素子とその製造方法 |
US8969913B2 (en) * | 2011-12-23 | 2015-03-03 | Taiwan Semiconductor Maufacturing Company, Ltd. | Insulated gate bipolar transistor structure having low substrate leakage |
JP5684304B2 (ja) * | 2013-02-27 | 2015-03-11 | 株式会社東芝 | 炭化珪素半導体装置 |
-
2014
- 2014-05-19 US US14/281,384 patent/US9768259B2/en active Active
- 2014-06-05 US US14/297,074 patent/US9484413B2/en active Active
- 2014-07-25 WO PCT/US2014/048217 patent/WO2015013628A2/en active Application Filing
- 2014-07-25 WO PCT/US2014/048202 patent/WO2015013620A1/en active Application Filing
- 2014-07-25 EP EP14829761.7A patent/EP3025372B1/en active Active
- 2014-07-25 JP JP2016530071A patent/JP6391689B2/ja active Active
- 2014-07-25 EP EP21208162.4A patent/EP4009380A3/en active Pending
-
2016
- 2016-10-31 US US15/339,178 patent/US10103230B2/en active Active
-
2017
- 2017-09-18 US US15/707,548 patent/US10217824B2/en active Active
-
2018
- 2018-08-21 JP JP2018154705A patent/JP7015750B2/ja active Active
-
2021
- 2021-12-14 JP JP2021202470A patent/JP2022031923A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008227151A (ja) | 2007-03-13 | 2008-09-25 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
JP2011049267A (ja) | 2009-08-26 | 2011-03-10 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
WO2012056704A1 (ja) | 2010-10-29 | 2012-05-03 | パナソニック株式会社 | 半導体素子および半導体装置 |
Non-Patent Citations (2)
Title |
---|
E. Morvan, et al.,Channeling implantations of Al+ into 6H silicon carbide,Applied Physics Letters,米国,1999年06月28日,Vol.74, No.26,p.3990-3992 |
MARTIN S. JANSON ET AL,Channeled Implants in 6H Silicon Carbide,MATERIALS SCIENCE FORUM,米国,2000年,vol. 338-342,p.889 - 892 |
Also Published As
Publication number | Publication date |
---|---|
JP2016530712A (ja) | 2016-09-29 |
WO2015013620A1 (en) | 2015-01-29 |
US20180069083A1 (en) | 2018-03-08 |
US20150028351A1 (en) | 2015-01-29 |
EP4009380A2 (en) | 2022-06-08 |
WO2015013628A3 (en) | 2015-11-05 |
US9768259B2 (en) | 2017-09-19 |
JP2022031923A (ja) | 2022-02-22 |
JP6391689B2 (ja) | 2018-09-19 |
EP4009380A3 (en) | 2022-10-12 |
EP3025372A4 (en) | 2017-03-08 |
US9484413B2 (en) | 2016-11-01 |
JP2018201036A (ja) | 2018-12-20 |
EP3025372B1 (en) | 2021-12-15 |
US20170084700A1 (en) | 2017-03-23 |
US10217824B2 (en) | 2019-02-26 |
US10103230B2 (en) | 2018-10-16 |
US20150028350A1 (en) | 2015-01-29 |
EP3025372A1 (en) | 2016-06-01 |
WO2015013628A2 (en) | 2015-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7015750B2 (ja) | 炭化ケイ素への制御されたイオン注入 | |
US11791378B2 (en) | Superjunction power semiconductor devices formed via ion implantation channeling techniques and related methods | |
US10861931B2 (en) | Power semiconductor devices having gate trenches and buried edge terminations and related methods | |
JP5804602B2 (ja) | シリコンカーバイドデバイス用の拡散接合終端構造及びこれを組み込むシリコンカーバイドデバイスの製造方法 | |
US9716006B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
JP6113298B2 (ja) | 半導体装置の製造方法、および、半導体装置 | |
Zhong et al. | Design and experimental demonstration of 1.35 kV SiC super junction Schottky diode | |
JP2004247545A (ja) | 半導体装置及びその製造方法 | |
JP2008211178A (ja) | 電流抑制層を備える絶縁ゲート・バイポーラ・トランジスタ | |
US9349797B2 (en) | SiC devices with high blocking voltage terminated by a negative bevel | |
JP2024055914A (ja) | 炭化珪素半導体装置の製造方法および炭化珪素エピタキシャル基板の製造方法 | |
CN111771259B (zh) | 通过Al/Be共注入p型掺杂碳化硅的方法 | |
WO2013119548A1 (en) | Sic devices with high blocking voltage terminated by a negative bevel | |
Ghandi et al. | Demonstration of 2kV SiC Deep-Implanted Super-Junction PiN Diodes |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180920 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180920 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190710 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190909 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20191209 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20200210 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200309 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200917 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210118 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20210118 |
|
C11 | Written invitation by the commissioner to file amendments |
Free format text: JAPANESE INTERMEDIATE CODE: C11 Effective date: 20210128 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20210303 |
|
C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20210304 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210614 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20210910 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20211111 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211223 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220124 |