JP7014955B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP7014955B2 JP7014955B2 JP2017165015A JP2017165015A JP7014955B2 JP 7014955 B2 JP7014955 B2 JP 7014955B2 JP 2017165015 A JP2017165015 A JP 2017165015A JP 2017165015 A JP2017165015 A JP 2017165015A JP 7014955 B2 JP7014955 B2 JP 7014955B2
- Authority
- JP
- Japan
- Prior art keywords
- pad
- solder
- center
- solder dots
- dots
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Die Bonding (AREA)
Description
(半導体装置100)
図1Aは、実施の形態1に係る半導体装置100の概略上面図である。図1Bは、図1Aに示す半導体装置100のA-A断面における概略断面図である。
図2Aは、実施の形態1に係る半導体装置100の製造方法における第1工程を説明するための概略上面図である。図2Bは、図2AにおけるB-B断面を示す概略断面図である。図3Aは、実施の形態1に係る半導体装置100の製造方法における第2工程を説明するための概略上面図である。図3Bは、図3AにおけるC-C断面を示す概略断面図である。
配線基板は、基体と、その基体上に保持された、半導体素子が設置されるパッド、及び半導体素子と電気的に接続される配線と、を有する。配線基板は、基体の材質及び厚さによって、リジッド基板若しくは可撓性基板(フレキシブル基板)とすることができる。また、配線基板は、平板状の形態が半田ドットの形成及び半導体素子の実装を簡便にでき好ましいが、半導体素子を収容可能な凹部を有する形態でもよい。
基体は、電気的絶縁性を有するものが好ましいが、導電性を有するものでも、絶縁膜などを介することでパッド及び配線と電気的に絶縁させることができる。基体の材料としては、セラミック、金属、樹脂(繊維強化樹脂を含む)などが挙げられる。具体的には、セラミックとしては、酸化アルミニウム、窒化アルミニウム、及びこれらの混合物のうちのいずれか1つを用いることができる。金属としては、銅、鉄、ニッケル、クロム、アルミニウム、銀、金、チタン、及びこれらの合金のうちのいずれか1つを用いることができる。樹脂としては、エポキシ樹脂、BTレジン、ポリイミド樹脂、及びこれらの変性樹脂のうちのいずれか1つを用いることができる。
パッド及び配線は、箔又は膜として、基体の少なくとも上面に形成される。配線は、基体の内部及び/若しくは下面にも形成されていてもよい。パッド及び配線は、銅、鉄、ニッケル、タングステン、クロム、アルミニウム、銀、金、チタン、パラジウム、ロジウム、若しくはこれらの合金の単層又は多層で構成することができる。特に、放熱性の観点においては、パッド及び配線は、銅又は銅合金を含むことが好ましい。また、パッド及び配線の表層は、表面酸化が少なく半田接合性に優れる、金若しくは金合金で構成されることが好ましい。また、パッド及び配線の表層には、銀、白金、アルミニウム、ロジウム若しくはこれらの合金などの光反射膜が設けられていてもよく、なかでも光反射性に優れる銀若しくは銀合金が好ましい。
半田ドットは、金-錫系、錫-ビスマス系、錫-銅系、錫-銀系の半田のうちのいずれか1つを用いることができる。1つのパッド上に形成される半田ドットの数は、適宜選択できるが、例えば、3以上50以下であることが好ましく、5以上25以下であることがより好ましい。1つの半田ドットの径は、適宜選択できるが、例えば、50μm以上500μm以下であることが好ましく、100μm以上300μm以下であることがより好ましい。1つの半田ドットの厚さは、適宜選択できるが、例えば、5μm以上150μm以下であることが好ましく、15μm以上100μm以下であることがより好ましい。半田層は、複数の半田ドットが、溶融して濡れ広がり、層状に一体化して固まることで形成される。このような方法によれば、半田の量を抑えて、半田層を比較的薄く形成することができる。
仮止め剤は、半田ドットの溶融による半導体素子のパッドへの接合が開始されるまでの間、半導体素子を半田ドット上に保持しておく機能を有する。仮止め剤は、揮発性の有機化合物を用いることができる。仮止め剤は、常温で液状であることが扱いやすく好ましい。また、仮止め剤は、半田ドットが溶融する温度で揮発することが好ましい。具体的には、仮止め剤は、テルピネオール、オクタンジオール、酢酸ブチルカルビトール、トリエチレングリコールモノブチルエーテル、及びこれらの混合物のうちのいずれか1つを用いることができる。なお、仮止め剤は、半導体素子を半田ドット上に好ましい姿勢で載置するために使用されることが好ましいが、本実施の形態において必要不可欠なものではない。
半導体素子は、発光素子のほか、受光素子でもよいし、電子素子でもよい。発光素子としては、発光ダイオード(LED)、半導体レーザなどが挙げられる。受光素子としては、フォトダイオード、太陽電池などが挙げられる。電子素子としては、トランジスタ、IC、LSIなどが挙げられる。半導体素子の上面視形状は、四角形、特に正方形又は一方向に長い矩形であることが好ましいが、その他の形状であってもよい。半導体素子は、同一面側に正/負の両電極を有する構造のものでもよいし、正電極と負電極が半導体素子の上面と下面に別個に設けられる対向電極(上下電極)構造のものでもよい。同一面側に正/負の両電極を有する構造の半導体素子は、下面に設けられた金属膜が半田層でパッドに接合され、正/負の各電極(上面電極)がワイヤで配線と接続される(フェイスアップ実装)。また、同一面側に正/負の両電極を有する構造の半導体素子は、正/負の各電極が半田層で2つのパッドに各々接合されてもよい(フェイスダウン実装、フリップチップ実装)。対向電極構造の半導体素子は、下面電極が半田層でパッドに接合され、上面電極がワイヤで配線(パッド以外の配線)と接続される。電極は、金、銀、錫、プラチナ、ロジウム、チタン、アルミニウム、タングステン、パラジウム、ニッケル、若しくはこれらの合金で構成することができる。
ワイヤは、半導体素子の電極と、配線と、を接続する導線である。具体的には、金、銅、銀、プラチナ、アルミニウムなどの金属線、及びこれらの合金線のうちのいずれか1つを用いることができる。特に、封止部材からの応力による破断が生じにくく、熱抵抗などに優れる金線が好ましい。また、光反射性を高めるために、銀を含むことも好ましい。
封止部材は、半導体素子、ワイヤなどを、封止して、外力、外気などから保護する部材である。封止部材は、電気的絶縁性を有することが好ましい。封止部材の具体的な母材としては、シリコーン樹脂、エポキシ樹脂、フェノール樹脂、ポリカーボネート樹脂、アクリル樹脂、ポリノルボルネン樹脂、及びこれらの変性樹脂(ハイブリッド樹脂を含む)のうちのいずれか1つを用いることができる。また、封止部材は、これらの母材中に、酸化珪素(シリカ)などの充填剤、及び/若しくはカーボンブラックなどの着色剤を含有してもよい。
実施例1の半導体装置は、図1A,1Bに示す例の半導体装置100の構造を有する、幅4.0mm、奥行き3.2mm、厚さ1.2mmの直方体状の上面発光及び表面実装型のLED装置である。配線基板は、幅4.0mm、奥行き3.2mmであって、厚さ0.6mmの平板状の窒化アルミニウムの基体と、基体の上面に保持された厚さ20μmのパッド及び上面配線と、基体の下面に保持された厚さ20μmの2つの下面配線と、を有している。パッド、上面配線、及び2つの下面配線は其々、チタン-タングステン/銅/ニッケル/金の積層体で構成されている。パッドと一方の下面配線、及び上面配線と他方の下面配線は其々、タングステンで満たされた貫通ビアによって接続されている。パッドは、幅2.6mm、奥行き2.6mmの上面視正方形状の各辺中央に0.3mm角の切り欠きがあるパターンである。パッドの上面は、平坦である。半導体素子は、発光ピーク波長452nmで青色発光可能な、幅2.0mm、奥行き2.0mm、厚さ0.3mmの上面視正方形状のLEDチップである。半導体素子は、シリコン基板と、基板の上面側に形成された窒化物半導体の発光素子構造と、を有している。半導体素子の下面電極は、基板の下面全域に形成された、厚さ0.5μmの金の膜である。この下面電極は、配線基板のパッドに、厚さ4.5μmの金-錫の半田層を介して接合されている。半導体素子の上面電極は、配線基板の上面配線にワイヤで接続されている。ワイヤは、線径25μmの金線である。封止部材は、配線基板の上面側の全域に亘って設けられ、半導体素子及びワイヤを封止している。封止部材は、シリカの充填剤を含有したフェニルシリコーン樹脂の硬化物である。
(第1工程)
まず、第1段階として、配線基板のバッドの上面に、金-錫(組成比:金80%、錫20%)の半田ドットを溶融半田吐出装置で吐出する。このとき、パッド上に形成される半田ドットは、17個であって、其々、外径160μm、高さ80μmの半球状である。次に、第2段階として、これらの半田ドットをホットプレス装置(プレス温度200℃)でプレスする。ホットプレス装置の上金型のプレス面は、段差を有している。プレス後の半田ドットの配置及び形状は、以下のとおりである。パッドの中心には、外径184μm、高さ40μmの半田ドットが配置されている。また、パッドの中心を通って0度、90度、180度、270度方向に延びる各直線上における、パッドの中心との距離が330μmの位置に外径197μm、高さ35μmの半田ドット、パッドの中心との距離が818μmの位置に外径233μm、高さ25μmの半田ドットが配置されている。さらに、パッドの中心を通って45度、135度、225度、315度方向に延びる各直線上における、パッドの中心との距離が565μmの位置に外径213μm、高さ30μmの半田ドットが、パッドの中心との距離が1218μmの位置に外径261μm、高さ20μmの半田ドットが配置されている。なお、プレス後の半田ドットは其々、側面が若干傾斜した、円柱状若しくは円盤状である。以上のようにして、配線基板の1つのパッド上に、パッドの中心に近いほど頂点の位置が高い複数の半田ドットを形成される。
(第2工程)
プレス後の半田ドットを有するパッドの上面に、オクタンジオールの仮止め剤をディスペンサで塗布して、その上に半導体素子をダイボンド装置で載置する。このとき、半導体素子は、複数の半田ドットの全数を覆うように、且つ、複数の半田ドットのうち、パッドの中心に配置された半田ドットの頂点に対して、距離が最小となる状態に、載置される。そして、複数の半田ドットを蟻酸還元リフロー装置(最高温度310℃)で溶融させる。なお、このとき、仮止め剤は、炉内温度の上昇に伴って徐々に揮発し、半田ドットが溶融を開始するまでに、完全に消失する。
(第3工程)
ワイヤボンド装置により、半導体素子の上面電極と配線基板の上面配線をワイヤで接続する。最後に、封止部材の液状材料を、半導体素子及びワイヤを覆って配線基板の上面側の全域に塗布し、熱処理にて硬化させる。
11 基体
15 パッド
16 パッド以外の配線
20 半田層
25,251,252,253 半田ドット
28 仮止め剤
30 半導体素子
40 ワイヤ
50 封止部材
100 半導体装置
Claims (8)
- 配線基板の1つのパッド上に、前記パッドの中心に近いほど頂点の位置が高い複数の半田ドットを形成する第1工程と、
半導体素子を前記複数の半田ドットの全数を覆うように載置して、前記複数の半田ドットを溶融させて半田層を形成する第2工程と、を備え、
前記半田ドットの径は、前記パッドの中心から遠い前記半田ドットほど大きい、半導体装置の製造方法。 - 頂点の位置が最も高い前記半田ドットは、前記パッドの中心に配置される、請求項1に記載の半導体装置の製造方法。
- 頂点の位置が同等の高さとなる前記半田ドットが、前記パッドの中心に対して対称に配置される、請求項1又は2に記載の半導体装置の製造方法。
- 前記半田ドットは、前記パッドの中心を通る1つ以上の直線上に並置され、
同一直線上に並置された隣り合う前記半田ドットの中心間距離は、前記パッドの中心から遠いほど大きい、請求項1から3のいずれか一項に記載の半導体装置の製造方法。 - 前記第2工程において、前記半導体素子は、前記複数の半田ドットのうち、前記頂点の位置が最も高い半田ドットの頂点に対して、距離が最小となる状態に載置される、請求項1から4のいずれか一項に記載の半導体装置の製造方法。
- 前記第1工程は、頂点の位置が同等の高さの複数の半田ドットを前記パッド上に形成する段階と、前記頂点の位置が同等の高さの複数の半田ドットをプレスすることによって、前記パッドの中心に近いほど頂点の位置が高い複数の半田ドットを形成する段階と、を含む、請求項1から5のいずれか一項に記載の半導体装置の製造方法。
- 前記第2工程において、前記複数の半田ドットをフラックスレスリフローによって溶融させる、請求項1から6のいずれか一項に記載の半導体装置の製造方法。
- 配線基板の1つのパッド上に、前記パッドの中心に近いほど頂点の位置が高い複数の半田ドットを形成する第1工程と、
半導体素子を前記複数の半田ドットの全数を覆うように載置して、前記複数の半田ドットを溶融させて半田層を形成する第2工程と、を備え、
前記半田ドットは、前記パッドの中心を通る1つ以上の直線上に並置され、
同一直線上に並置された隣り合う前記半田ドットの中心間距離は、前記パッドの中心から遠いほど大きい、半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017165015A JP7014955B2 (ja) | 2017-08-30 | 2017-08-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017165015A JP7014955B2 (ja) | 2017-08-30 | 2017-08-30 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019046840A JP2019046840A (ja) | 2019-03-22 |
JP7014955B2 true JP7014955B2 (ja) | 2022-02-02 |
Family
ID=65816653
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017165015A Active JP7014955B2 (ja) | 2017-08-30 | 2017-08-30 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7014955B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002223065A (ja) | 2001-01-24 | 2002-08-09 | Ibiden Co Ltd | プリント配線板の製造方法 |
JP2004281646A (ja) | 2003-03-14 | 2004-10-07 | Fuji Electric Device Technology Co Ltd | 電子部品の固着方法および固着装置 |
JP2005223156A (ja) | 2004-02-05 | 2005-08-18 | Oki Electric Ind Co Ltd | ダイスボンド装置及びダイスボンド方法 |
JP2013093370A (ja) | 2011-10-24 | 2013-05-16 | Hitachi High-Tech Instruments Co Ltd | ダイボンダ装置、及びダイボンド方法 |
JP2015162651A (ja) | 2014-02-28 | 2015-09-07 | 日亜化学工業株式会社 | 発光装置の製造方法及び発光素子実装用配線基板 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04252040A (ja) * | 1991-01-11 | 1992-09-08 | Kawasaki Steel Corp | 接着剤塗布装置およびダイボンディング方法 |
JP3019630B2 (ja) * | 1992-10-22 | 2000-03-13 | 松下電器産業株式会社 | 接着剤塗布装置 |
JPH06326141A (ja) * | 1993-05-17 | 1994-11-25 | Mitsubishi Electric Corp | 半導体チップ接合用基材および半導体チップ接合用半田材および半導体チップ接合用半田材の製造方法 |
JPH07111275A (ja) * | 1993-10-14 | 1995-04-25 | Fujitsu Ltd | 樹脂ダイボンディング方法 |
JP3052776B2 (ja) * | 1995-04-25 | 2000-06-19 | 松下電器産業株式会社 | チップのボンディング方法 |
-
2017
- 2017-08-30 JP JP2017165015A patent/JP7014955B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002223065A (ja) | 2001-01-24 | 2002-08-09 | Ibiden Co Ltd | プリント配線板の製造方法 |
JP2004281646A (ja) | 2003-03-14 | 2004-10-07 | Fuji Electric Device Technology Co Ltd | 電子部品の固着方法および固着装置 |
JP2005223156A (ja) | 2004-02-05 | 2005-08-18 | Oki Electric Ind Co Ltd | ダイスボンド装置及びダイスボンド方法 |
JP2013093370A (ja) | 2011-10-24 | 2013-05-16 | Hitachi High-Tech Instruments Co Ltd | ダイボンダ装置、及びダイボンド方法 |
JP2015162651A (ja) | 2014-02-28 | 2015-09-07 | 日亜化学工業株式会社 | 発光装置の製造方法及び発光素子実装用配線基板 |
Also Published As
Publication number | Publication date |
---|---|
JP2019046840A (ja) | 2019-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101900352B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP5363789B2 (ja) | 光半導体装置 | |
JP5082710B2 (ja) | 発光装置 | |
JP2016001724A (ja) | 発光装置 | |
JP2016066765A (ja) | 素子の実装方法及び発光装置の製造方法 | |
US20160254428A1 (en) | Light emitting device and fabricating method thereof | |
JP2013153195A (ja) | 発光素子パッケージ | |
WO2010050067A1 (ja) | 発光素子パッケージ用基板及び発光素子パッケージ | |
US9768152B2 (en) | Method for producing a light emitting device | |
TW201301561A (zh) | Led覆晶結構及其製造方法 | |
US9537019B2 (en) | Semiconductor device | |
US11611014B2 (en) | Light-emitting module | |
JP2000216439A (ja) | チップ型発光素子およびその製造方法 | |
JP2008300542A (ja) | 発光素子パッケージ用基板及び発光素子パッケージ | |
JP2012109328A (ja) | 半導体装置 | |
JP7014955B2 (ja) | 半導体装置の製造方法 | |
JP2006279080A (ja) | 発光素子ウエハの固定方法 | |
CN109314170B (zh) | 用于优化的热阻、焊接可靠性和smt加工良率的led金属焊盘配置 | |
JP6531568B2 (ja) | 半導体モジュール | |
JP2015046495A (ja) | 発光素子搭載用基板および発光装置 | |
JP2014033233A (ja) | 発光装置 | |
CN112331623A (zh) | 发光二极管封装结构及散热基板 | |
JP5880025B2 (ja) | 発光装置 | |
JP5995579B2 (ja) | 半導体発光装置及びその製造方法 | |
WO2019116910A1 (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200709 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210831 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211028 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211221 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220103 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7014955 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |