JP7001734B2 - プリント配線基板 - Google Patents
プリント配線基板 Download PDFInfo
- Publication number
- JP7001734B2 JP7001734B2 JP2020078165A JP2020078165A JP7001734B2 JP 7001734 B2 JP7001734 B2 JP 7001734B2 JP 2020078165 A JP2020078165 A JP 2020078165A JP 2020078165 A JP2020078165 A JP 2020078165A JP 7001734 B2 JP7001734 B2 JP 7001734B2
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- wiring board
- component mounting
- line
- mounting land
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004020 conductor Substances 0.000 claims description 35
- 239000011800 void material Substances 0.000 claims description 19
- 230000005540 biological transmission Effects 0.000 claims description 12
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 229910000679 solder Inorganic materials 0.000 description 20
- 230000035882 stress Effects 0.000 description 12
- 238000005476 soldering Methods 0.000 description 7
- 230000008646 thermal stress Effects 0.000 description 5
- 230000008602 contraction Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 230000002500 effect on skin Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Description
本発明は、プリント配線基板に関する。さらに詳細には、本発明は、マイクロストリップ線路により伝送路を構成されたプリント配線基板に関する。
一般に、プリント配線基板として、マイクロストリップ線路により伝送路を構成されたプリント配線基板が知られている。
こうしたプリント配線基板を用いて、プリント配線基板上の部品実装ランドにチップ部品をはんだ付けして実装することにより、プリント配線基板上にチップ部品が電気的に接続されて電子回路が形成されたプリント回路基板が作製される。
ところで、従来のプリント配線基板においては、チップ部品を実装する際におけるはんだ付けに伴い発生する熱によって、プリント配線基板とチップ部品とが熱膨張・熱収縮することになるが、プリント配線基板とチップ部品との間では熱膨張・熱収縮に差があるため、この差に起因して発生する熱応力によってはんだ付け部分にストレスが加わり、はんだ付け部分においてはんだクラックが発生して故障の原因となるという問題点があった。
また、従来のプリント配線基板においては、プリント配線基板のたわみによりチップ部品外側に生じる応力によってはんだ付け部分にストレスが加わり、はんだ付け部分においてはんだクラックが発生して故障の原因となるという問題点もあった。
こうした問題点に鑑みて、プリント配線基板の技術分野においては、故障の原因となるはんだクラックの発生を防止することを目的として、従来より種々の手法によりはんだクラックの発生を防止したプリント配線基板が提案されている。
例えば、図1に示すプリント配線基板100においては、プリント配線基板100の表面におけるパターン線路102から離れた位置に部品実装ランド104を形成し、はんだ106によりチップ部品108の電極部110を部品実装ランド104にはんだ付けすることにより、部品実装ランド104にチップ部品106を実装するとともに、パターン線路102と部品実装ランド104とを細いパターン線路112により接続して電気的導通を図っている。
従って、プリント配線基板100によれば、パターン線路102と部品実装ランド104とが細いパターン線路112で接続されているので、この接続部分においてはんだ付けで実装したチップ部品106に生じる応力が緩和され、はんだクラックの発生が防止される。
また、はんだクラックの発生を防止したプリント配線基板の他の例としては、例えば、特開2013-197138号公報に開示されたような構成を備えたプリント配線基板も知られている。
ここで、図2乃至図3には、上記した特開2013-197138号公報に開示された構成と同様な構成を備えたプリント配線基板が示されている。
なお、図2乃至図3において、図1を参照しながら上記において説明した構成と同一または相当する構成については、それぞれ同一の符号を付してそれぞれ示すことにより、それらの詳細な構成ならびに作用の説明は適宜に省略する。
この図2乃至図3に示すプリント配線基板200においては、スリット202が、プリント配線基板200においてチップ部品108が実装される両側の部品実装ランド104に対して、外側の近傍に2本平行に設けられている。
そして、このスリット202は、プリント配線基板200の厚み方向における表面から裏面まで貫通している(図3を参照する。)。
また、スリット202の縦方向の長さは、部品実装ランド104の縦方向の長さよりも長く設定されている。
なお、符号204は、プリント配線基板200の裏面に形成されたパターン線路を示している。
従って、プリント配線基板200によれば、プリント配線基板202上における部品実装ランド104の外側で発生する熱応力がスリット202により吸収されて緩和され、これによりはんだ106に加わる応力を低減できるため、はんだクラックの発生が防止される。
しかしながら、はんだクラックを防止するために、図1に示すプリント配線基板100のように、パターン線路102から離れた位置に部品実装ランド104を設けてチップ部品108をはんだ付けした場合には、適切なマイクロストリップ線路を構成することが容易ではないため所望の特性インピーダンスを得ることが困難になってしまい、マイクロストリップ線路の電気特性に影響を及ぼすことになるという新たな問題点を招来することとなっていた。
即ち、高周波回路における特性インピーダンスは、マイクロストリップ線路を構成する導体のパターン線路の幅にも依存しており、プリント配線基板100では細いパターン線路112により特性インピーダンスが変化することとなっていた。
このため、プリント配線基板100においては、適切なマイクロストリップ線路を構成して所望の特性インピーダンスを得ることが困難なものとなっていた。
また、はんだクラックを防止するために、図2乃至図3に示すプリント配線基板200のように、部品実装ランド104の近傍にスリット202を設けた場合には、スリット202がプリント配線基板200の厚み方向における表面から裏面まで貫通しているため、プリント配線基板200の裏面に形成するパターン線路204の形成箇所に制限を受けることとなり、マイクロストリップ線路の電気特性が劣化する恐れがあり、マイクロストリップ線路の電気特性に影響を及ぼすことになるという新たな問題点を招来することとなっていた。
本発明は、上記したような従来の技術の有する種々の問題点に鑑みてなされたものであり、その目的とするところは、マイクロストリップ線路の電気特性に影響を与えることなく、はんだクラックを防止することができるようにしたプリント配線基板を提供しようとするものである。
上記目的を達成するために、本発明によるプリント配線基板は、所望の特性インピーダンスを持つマイクロストリップ線路上にはんだ付けでチップ部品を実装する際に、はんだ付けなどにより生じる熱応力や当該プリント配線基板のたわみなどにより生じる応力を緩和してはんだクラックを防止する構造を備えながら、当該マイクロストリップ線路の電気特性に影響を与えないようにしたものである。
こうした本発明によるプリント配線基板は、マイクロストリップ線路により伝送路を構成されたプリント配線基板において、誘電体の表面に形成されたマイクロストリップ線路を構成するパターン線路と部品実装ランドとの間の領域に空隙(パターン線路あるいは部品実装ランドのような導体が形成されていない領域)を形成するようにしたものである。
また、本発明によるプリント配線基板は、マイクロストリップ線路により伝送路を構成されたプリント配線基板において、誘電体の表面に形成されたマイクロストリップ線路を構成するパターン線路おける部品実装ランドと隣接する領域に空隙(パターン線路あるいは部品実装ランドのような導体が形成されていない領域)を形成するようにしたものである。
ここで、上記した空隙は、例えば、部品実装ランドの外周部の周囲を回りこむように配置してもよいし、あるいは、部品実装ランドの外郭の一部領域に沿って配置するようにしてもよい。
また、上記したパターン線路と部品実装ランドとは、部品実装ランドにはんだ付けして実装するチップ部品の短手(チップ部品の外郭における長さの短い部位)方向側において接続するようにしてもよい。
従って、上記した本発明によれば、はんだ付けなどにより生じる熱応力や当該プリント配線基板のたわみなどにより生じる応力、特に、チップ部品の長手(チップ部品の外郭における長さの長い部位)方向側に発生する熱応力が空隙の存在により緩和され、はんだクラックの発生を防止することができる。
また、上記した空隙は、プリント配線基板の表面側にのみ形成されるものであって、プリント配線基板の厚み方向における表面から裏面まで貫通するものではない。
このため、上記した空隙によってプリント配線基板の裏面に形成するパターン線路の形成箇所が制限されることはなく、プリント配線基板の裏面にはマイクロストリップ線路のグラウンド導体を全面に形成することができるので、表面の導体と裏面の導体とにより良好なマイクロストリップ線路を構成することができ、上記した空隙が電気特性に影響を与えることはない。
即ち、本発明は、誘電体の表面に表面導体パターンのパターン線路ならびに部品実装ランドを形成し、かつ、上記誘電体の裏面に裏面導体パターンのパターン線路を形成して、上記表面導体パターンと上記裏面導体パターンとによりなるマイクロストリップ線路により伝送路を構成されたプリント配線基板であって、上記誘電体の上記表面に形成された上記マイクロストリップ線路を構成する上記パターン線路と上記部品実装ランドとの間の領域に空隙を形成したものである。
また、本発明は、誘電体の表面に表面導体パターンのパターン線路ならびに部品実装ランドを形成し、かつ、上記誘電体の裏面に裏面導体パターンのパターン線路を形成して、上記表面導体パターンと上記裏面導体パターンとによりなるマイクロストリップ線路により伝送路を構成されたプリント配線基板であって、上記誘電体の上記表面に形成された上記マイクロストリップ線路を構成する上記パターン線路おける上記部品実装ランドと隣接する領域に空隙を形成したものである。
また、本発明は、上記した本発明において、上記空隙は、上記部品実装ランドの外周部の周囲を回りこむように形成されたものである。
また、本発明は、上記した本発明において、上記空隙は、上記部品実装ランドの外郭の一部領域に沿って形成されたものである。
また、本発明は、上記した本発明において、上記パターン線路と上記部品実装ランドとは、上記部品実装ランドにはんだ付けして実装するチップ部品の短手方向側において接続したものである。
本発明は、以上説明したように構成されているので、マイクロストリップ線路の電気特性に影響を与えることなく、はんだクラックを防止することができるという優れた効果を奏するものである。
以下、添付の図面を参照しながら、本発明によるプリント配線基板の実施の形態の一例を詳細に説明するものとする。
なお、以下において図4乃至図6を参照しながらおこなう説明に際しては、図1乃至図3と同一または相当する構成については、それぞれ同一の符号を付してそれぞれ示すことにより、それらの詳細な構成ならびに作用の説明は適宜に省略する。
(I)第1の実施の形態の説明
(I)第1の実施の形態の説明
図4には、本発明の実施の形態の一例(第1の実施の形態)によるプリント配線基板を用いて構成されたプリント回路基板の一例を模式的に示す上面説明図があらわされている。
また、図5には、図4に示すプリント回路基板のV-V線による断面構造を模式的に示す断面説明図があらわされている。
この図4乃至図5に示す第1の実施の形態によるプリント配線基板10は、矩形薄板形状の誘電体12を備え、この誘電体12の表面12aには銅箔で形成された表面導体パターンのパターン線路102ならびに部品実装ランド104が設けられ、また、誘電体12の裏面12bの略全面には銅箔で形成された裏面導体(グラウンド導体)パターンのパターン線路14が設けられていて、電磁波を伝送させるマイクロストリップ線路型の伝送線路を構成している。
そして、誘電体12の表面12aにおいては、マイクロストリップ線路を構成するパターン線路102と部品実装ランド104との間の領域に空隙(パターン線路102あるいは部品実装ランド104のような導体が形成されていない領域)16が設けられている。
より詳細には、この第1の実施の形態によるプリント配線基板10においては、図4における紙面上において左右に位置する2個の部品実装ランド104が形成されており、空隙16も2個形成されている。
それぞれの空隙16は略コ字形状を備えていて、それぞれの部品実装ランド104の外周部の周囲を回りこむようにそれぞれ形成されている。
なお、パターン線路102と部品実装ランド104とは、チップ部品108の短手(チップ部品108の外郭における長さの短い部位)方向側においてパターン線路18により結合されて電気的接続が図られている。
以上の構成において、プリント配線基板10の部品実装ランド104にチップ部品108をはんだ付けする際において、チップ部品108の電極部110と部品実装ランド104との間に生じる熱膨張・熱収縮の際により発生する応力Sは、空隙16により緩和される。
これにより、プリント配線基板10においては、はんだ106に加わるストレスが低減されて、はんだクラックの発生が防止される。
また、プリント配線基板10におけるマイクロストリップ線路は、表面導体パターンであるパターン線路102と部品実装ランド104との間に設けられた空隙16により不連続な面を有するが、高い周波数領域における表皮効果により、この空隙16が配置された領域付近の高周波電流の電流密度が著しく減少するためほぼ伝送損失は発生せず、良好な電気特性を得ることができる。
さらに、プリント配線基板10における誘電体12の裏面12aに形成するパターン線路の形成箇所が空隙16によって制限されることはないので、誘電体12の裏面12aにはマイクロストリップ線路のグラウンド導体パターンであるパターン線路14を全面に形成することができることになり、表面体導パターンと裏面導体パターンとにより良好なマイクロストリップ線路を構成することができ、空隙16が電気特性に影響を与えることはない。
(II)第2の実施の形態の説明
(II)第2の実施の形態の説明
図6には、本発明の実施の形態の一例(第2の実施の形態)によるプリント配線基板を用いて構成されたプリント回路基板の一例を模式的に示す上面説明図があらわされている。
この図6に示す第2の実施の形態によるプリント配線基板50は、図4乃至図5に示す第1の実施の形態によるプリント配線基板10が、パターン線路102と部品実装ランド104との間の領域に略コ字形状の空隙16を設けているのに対して、パターン線路102の領域の略中央部に略矩形状の空隙52を設けている点、換言すれば、空隙52がパターン線路102の領域に囲まれている点において異なる。
より詳細には、この第2の実施の形態によるプリント配線基板50においては、図6における紙面上において左右に位置する2個の部品実装ランド104が形成されており、空隙52も2個形成されている。
それぞれの空隙52は略矩形状を備えていて、それぞれの部品実装ランド104の短手方向に沿って形成されている。
こうしたプリント配線基板50においては、プリント配線基板50の部品実装ランド104にチップ部品108をはんだ付けする際において、チップ部品108の電極部110と部品実装ランド104との間に生じる熱膨張・熱収縮の際により発生する応力Sは、空隙52により緩和される。
これにより、プリント配線基板50においては、はんだ106に加わるストレスが低減されて、はんだクラックの発生が防止される。
また、プリント配線基板50におけるマイクロストリップ線路は、表面導体パターンであるパターン線路102の領域に設けられた空隙52により不連続な面を有するが、高い周波数領域における表皮効果により、この空隙52が配置された領域付近の高周波電流の電流密度が著しく減少するため、ほぼ伝送損失は発生せず、良好な電気特性を得ることができる。
さらに、プリント配線基板50における誘電体12の裏面12aに形成するパターン線路の形成箇所が空隙52によって制限されることはないので、誘電体12の裏面12aにはマイクロストリップ線路のグラウンド導体パターンであるパターン線路14を全面に形成することができることになり、表面体導パターンと裏面導体パターンとにより良好なマイクロストリップ線路を構成することができ、空隙52が電気特性に影響を与えることはない。
(III)その他の実施の形態および変形例の説明
(III)その他の実施の形態および変形例の説明
なお、上記した各実施の形態は例示に過ぎないものであり、本発明は他の種々の形態で実施することができる。即ち、本発明は、上記した各実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の省略、置き換え、変更などを行うことができる。
例えば、上記した各実施の形態は、以下の(III-1)乃至(III-4)に示すように変形するようにしてもよい。
(III-1)上記した各実施の形態においては、空隙の形状として略コ字形状(略コ字形状の空隙16)ならびに略矩形状(略矩形状の空隙52)を示したが、空隙の形状はこれらに限られるものではないことは勿論であり、空隙の形状としては円形状や長円形状あるいは多角形状などの種々の形状を設計条件などに応じて適宜に選択するようにしてよい。
(III-2)上記した各実施の形態において、図4乃至図6に示したプリント配線基板10、50に形成した回路構成は単なる一例に過ぎないものであることは勿論であり、プリント配線基板10、50には設計条件などに応じて種々の回路構成を形成することができる。
(III-3)上記した各実施の形態においては、空隙16、52はそれぞれの部品実装ランド104の近傍に1個ずつ形成したが、これらに限られるものではないことは勿論であり、それぞれの部品実装ランド104の近傍に複数個の空隙を形成するようにしてもよい。
(III-4)上記した各実施の形態ならびに上記した(III-1)乃至(III-3)に示す各実施の形態や変形例は、適宜に組み合わせるようにしてもよいことは勿論である。
本発明は、マイクロストリップ線路により伝送路を構成されたプリント配線基板に利用することができる。
10 プリント配線基板
12 誘電体
12a 表面
12b 裏面
14 パターン線路
16 空隙
18 パターン線路
50 プリント配線基板
52 空隙
100 プリント配線基板
102 パターン線路
104 部品実装ランド
106 はんだ
108 チップ部品
110 電極部
112 パターン線路
200 プリント配線基板
202 スリット
204 パターン線路
S 応力
12 誘電体
12a 表面
12b 裏面
14 パターン線路
16 空隙
18 パターン線路
50 プリント配線基板
52 空隙
100 プリント配線基板
102 パターン線路
104 部品実装ランド
106 はんだ
108 チップ部品
110 電極部
112 パターン線路
200 プリント配線基板
202 スリット
204 パターン線路
S 応力
Claims (5)
- 誘電体の表面に表面導体パターンのパターン線路ならびに部品実装ランドを形成し、かつ、前記誘電体の裏面に裏面導体パターンのパターン線路を形成して、前記表面導体パターンと前記裏面導体パターンとによりなるマイクロストリップ線路により伝送路を構成されたプリント配線基板であって、
前記誘電体の前記表面に形成された前記マイクロストリップ線路を構成する前記パターン線路と前記部品実装ランドとの間の領域に空隙を形成した
ことを特徴とするプリント配線基板。 - 誘電体の表面に表面導体パターンのパターン線路ならびに部品実装ランドを形成し、かつ、前記誘電体の裏面に裏面導体パターンのパターン線路を形成して、前記表面導体パターンと前記裏面導体パターンとによりなるマイクロストリップ線路により伝送路を構成されたプリント配線基板であって、
前記誘電体の前記表面に形成された前記マイクロストリップ線路を構成する前記パターン線路おける前記部品実装ランドと隣接する領域に空隙を形成した
ことを特徴とするプリント配線基板。 - 請求項1または2のいずれか1項に記載のプリント配線基板において、
前記空隙は、前記部品実装ランドの外周部の周囲を回りこむように形成された
ことを特徴とするプリント配線基板。 - 請求項1または2のいずれか1項に記載のプリント配線基板において、
前記空隙は、前記部品実装ランドの外郭の一部領域に沿って形成された
ことを特徴とするプリント配線基板。 - 請求項1、2、3または4のいずれか1項に記載のプリント配線基板において、
前記パターン線路と前記部品実装ランドとは、前記部品実装ランドにはんだ付けして実装するチップ部品の短手方向側において接続した
ことを特徴とするプリント配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020078165A JP7001734B2 (ja) | 2020-04-27 | 2020-04-27 | プリント配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020078165A JP7001734B2 (ja) | 2020-04-27 | 2020-04-27 | プリント配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021174893A JP2021174893A (ja) | 2021-11-01 |
JP7001734B2 true JP7001734B2 (ja) | 2022-01-20 |
Family
ID=78279949
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020078165A Active JP7001734B2 (ja) | 2020-04-27 | 2020-04-27 | プリント配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7001734B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004129053A (ja) | 2002-10-04 | 2004-04-22 | Mitsubishi Electric Corp | Dcブロック回路および通信装置 |
JP5377606B2 (ja) | 2011-09-16 | 2013-12-25 | 三菱電機株式会社 | 着霜検出装置 |
WO2018074100A1 (ja) | 2016-10-21 | 2018-04-26 | 京セラ株式会社 | 高周波基体、高周波パッケージおよび高周波モジュール |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5758791Y2 (ja) * | 1976-11-26 | 1982-12-15 | ||
JPS54111756U (ja) * | 1978-01-26 | 1979-08-06 | ||
JPS60214601A (ja) * | 1984-04-11 | 1985-10-26 | Toshiba Corp | マイクロ波集積回路 |
JP2553102Y2 (ja) * | 1991-08-23 | 1997-11-05 | 日本電気株式会社 | チップ部品搭載配線基板 |
-
2020
- 2020-04-27 JP JP2020078165A patent/JP7001734B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004129053A (ja) | 2002-10-04 | 2004-04-22 | Mitsubishi Electric Corp | Dcブロック回路および通信装置 |
JP5377606B2 (ja) | 2011-09-16 | 2013-12-25 | 三菱電機株式会社 | 着霜検出装置 |
WO2018074100A1 (ja) | 2016-10-21 | 2018-04-26 | 京セラ株式会社 | 高周波基体、高周波パッケージおよび高周波モジュール |
Also Published As
Publication number | Publication date |
---|---|
JP2021174893A (ja) | 2021-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9107297B2 (en) | Circuit board and optical modulator | |
JP4942811B2 (ja) | 配線基板、電気信号伝送システムおよび電子機器 | |
KR100947570B1 (ko) | 인쇄회로기판의 접속 구조체 | |
JP2009059873A (ja) | プリント配線基板 | |
JP2010212617A (ja) | フレキシブル配線基板 | |
US20220029262A1 (en) | High powered rf part for improved manufacturability | |
JP7001734B2 (ja) | プリント配線基板 | |
EP1594353A1 (en) | High frequency multilayer printed wiring board | |
JP5921207B2 (ja) | プリント基板およびプリント基板装置 | |
CN115088393A (zh) | 印刷电路板上的导电迹线的弯曲部补偿 | |
JP4927993B2 (ja) | 複合配線基板 | |
JP2014060535A (ja) | 合成器 | |
JP4626339B2 (ja) | プリント基板、デジタルアナログ混成回路およびシールドパターン | |
JP2006211620A (ja) | フィルタ及びデュプレクサ | |
JP4496619B2 (ja) | 回路基板の接続構造 | |
US20100061072A1 (en) | Multi-layer printed circuit board | |
US8106305B2 (en) | Print circuit board with high insulated region, method of manufacturing thereof, and print circuit board assembly thereof | |
JP2010016076A (ja) | フレキシブルプリント基板及びこれを備えたリジッドフレキシブルプリント基板 | |
JP2000124561A (ja) | プリント配線板 | |
JP6733911B2 (ja) | プリント配線基板、電子部品付きプリント配線基板 | |
US7471174B2 (en) | Connection structure for coaxial connector and multilayer substrate | |
CN211702518U (zh) | 电路板结构 | |
JP2878188B2 (ja) | 高周波回路用多層基板 | |
JP4079094B2 (ja) | 変換器 | |
JP2021190725A (ja) | 薄膜基板、回路素子、回路素子の製造方法、及び電気信号伝送方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211224 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7001734 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |