JP4626339B2 - プリント基板、デジタルアナログ混成回路およびシールドパターン - Google Patents
プリント基板、デジタルアナログ混成回路およびシールドパターン Download PDFInfo
- Publication number
- JP4626339B2 JP4626339B2 JP2005055365A JP2005055365A JP4626339B2 JP 4626339 B2 JP4626339 B2 JP 4626339B2 JP 2005055365 A JP2005055365 A JP 2005055365A JP 2005055365 A JP2005055365 A JP 2005055365A JP 4626339 B2 JP4626339 B2 JP 4626339B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- digital
- analog
- pattern
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structure Of Printed Boards (AREA)
Description
前記デジタル回路およびアナログ回路間の相互接続は、内層に形成されたパターンおよび該パターンの長手方向に沿って上下に螺旋状に形成されたリターンパスパターンにより行うプリント基板。
(2)前記リターンパスパターンは、前記パターンの長手に沿って両側に形成された複数のスルーホールを含む上記(1)のプリント基板。
(3)前記スルーホールの間隔を、前記パターンを流れる信号の周波数に応じて適切に選定する上記(2)のプリント基板。
(4)前記デジタル回路および前記アナログ回路間を接続する信号線、制御線および電源の少なくとも一部は、前記螺旋状に形成されたリターンパスパターンを有する上記(1)、(2)又は(3)のプリント基板。
(5)前記デジタル回路用グランドおよび前記アナログ回路用グランドは、両面に形成される上記(1)、(2)、(3)又は(4)のプリント基板。
(6)1枚のプリント基板にデジタル回路およびアナログ回路の両方が前記プリント基板のそれぞれ異なる領域に配置形成され、前記デジタル回路およびアナログ回路が協働するデジタルアナログ混成回路において、
前記デジタル回路および前記アナログ回路間の相互接続は、該相互接続部に沿って前記プリント基板にリターンパスパターンと共に一体形成されているデジタルアナログ混成回路。
(7)前記リターンパスパターンは、前記デジタル回路領域および前記アナログ回路領域にそれぞれ分離して形成されたデジタル回路用グランドおよびアナログ回路用グランド間を結ぶ螺旋状のパターンである上記(6)のデジタルアナログ混成回路。
(8)前記リターンパスパターンは、前記プリント基板を多層基板とし、該多層基板の1つの層の上下の層をパターン化すると共に複数のスルーホールで相互接続して螺旋状に形成される上記(6)又は(7)のデジタルアナログ混成回路。
(9)前記デジタル回路および前記アナログ回路は、前記プリント基板の両面に形成される上記(6)、(7)又は(8)のデジタルアナログ混成回路。
(10)1枚のプリント基板の異なる領域にそれぞれ配置形成されたデジタル回路およびアナログ回路と、該デジタル回路およびアナログ回路間を結ぶパターンを有するプリント基板のシールドパターンにおいて、
前記デジタル回路領域の表面、前記アナログ回路領域の表面にそれぞれデジタル回路用グランドおよびアナログ回路用グランドを形成すると共に、前記デジタル回路およびアナログ回路間を結ぶパターンをシールドするシールドパターンを備えるプリント基板のシールドパターン。
(11)前記デジタル回路およびアナログ回路間を結ぶパターンをシールドするシールドパターンは、前記パターンの長手方向に沿って前記デジタル回路用グランドおよび前記アナログ回路用グランド間に螺旋状に形成される上記(10)のプリント基板のシールドパターン。
(1)線材をプリント基板に実装する必要がある(半田付け又はコネクタにて)。従って、コスト的にも実装面積上も不利である。
(2)アナログ回路2部にシールドケースを取り付けたい場合、線材を避けるようにこのシールドケースに大きな切り欠きを入れ、ケース装着時に線材を挟み込まないように注意を払う必要がある。
(3)線材の実装バラツキがあり特性の不安定さを招く。
11 デジタル回路用グランド
12 アナログ回路用グランド
13 直流グランド
14、15、18、24、25、29 スルーホール
16、26 内層パターン(主信号ライン)
17、27 リターンパスパターン
Claims (8)
- それぞれ直流的に相互接続されたデジタル回路用グランドおよびアナログ回路用グランドが形成され、前記デジタル回路用グランドおよび前記アナログ回路用グランドの領域にそれぞれデジタル回路およびアナログ回路が形成されるプリント基板において、
前記デジタル回路およびアナログ回路間の相互接続は、内層パターンに沿って、その両側に略一定間隔で形成され、かつ間隔が前記パターンを流れる信号の周波数に応じて適切に選択された複数のスルーホールと、前記プリント基板の表面の導電層および前記内層パターンが形成された内層よりも下の内層に形成されたパターンにより、前記内層パターンの上下に螺旋状に形成されたリターンパスパターンにより行うことを特徴とするプリント基板。 - 前記リターンパスパターンは、前記パターンの長手に沿って両側に形成された複数のスルーホールを含むことを特徴とする請求項1に記載のプリント基板。
- 前記デジタル回路および前記アナログ回路間を接続する信号線、制御線および電源の少なくとも一部は、前記螺旋状に形成されたリターンパスパターンを有することを特徴とする請求項1又は2に記載のプリント基板。
- 前記デジタル回路用グランドおよび前記アナログ回路用グランドは、両面に形成されることを特徴とする請求項1、2又は3に記載のプリント基板。
- 1枚のプリント基板にデジタル回路およびアナログ回路の両方が前記プリント基板のそれぞれ異なる領域に配置形成され、前記デジタル回路およびアナログ回路が協働するデジタルアナログ混成回路において、
前記デジタル回路および前記アナログ回路間の相互接続は、該相互接続部に沿って前記プリント基板に、前記デジタル回路領域および前記アナログ回路領域にそれぞれ分離して形成されたデジタル回路用グランドおよびアナログ回路用グランド間を結ぶ螺旋状のリターンパスパターンと共に一体形成されていることを特徴とするデジタルアナログ混成回路。 - 前記リターンパスパターンは、前記プリント基板を多層基板とし、該多層基板の1つの層の上下の層をパターン化すると共に複数のスルーホールで相互接続して螺旋状に形成されることを特徴とする請求項5に記載のデジタルアナログ混成回路。
- 前記デジタル回路および前記アナログ回路は、前記プリント基板の両面に形成されることを特徴とする請求項5又は6に記載のデジタルアナログ混成回路。
- 1枚のプリント基板の異なる領域にそれぞれ配置形成されたデジタル回路およびアナログ回路と、該デジタル回路およびアナログ回路間を結ぶパターンを有するプリント基板のシールドパターンにおいて、
前記デジタル回路領域の表面、前記アナログ回路領域の表面にそれぞれデジタル回路用グランドおよびアナログ回路用グランドを形成すると共に、前記デジタル回路およびアナログ回路間を結ぶパターンをシールドするシールドパターンを備え、前記シールドパターンは、前記パターンの長手方向に沿って前記デジタル回路用グランドおよび前記アナログ回路用グランド間に螺旋状に形成されることを特徴とするプリント基板のシールドパターン。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005055365A JP4626339B2 (ja) | 2005-03-01 | 2005-03-01 | プリント基板、デジタルアナログ混成回路およびシールドパターン |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005055365A JP4626339B2 (ja) | 2005-03-01 | 2005-03-01 | プリント基板、デジタルアナログ混成回路およびシールドパターン |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006245081A JP2006245081A (ja) | 2006-09-14 |
JP4626339B2 true JP4626339B2 (ja) | 2011-02-09 |
Family
ID=37051226
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005055365A Expired - Fee Related JP4626339B2 (ja) | 2005-03-01 | 2005-03-01 | プリント基板、デジタルアナログ混成回路およびシールドパターン |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4626339B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5063572B2 (ja) * | 2008-12-04 | 2012-10-31 | 三菱電機株式会社 | 車載電子制御装置 |
JP5402737B2 (ja) | 2010-03-12 | 2014-01-29 | 株式会社リコー | プリント配線基板 |
JP7267054B2 (ja) * | 2019-03-25 | 2023-05-01 | 三菱重工業株式会社 | パルサレシーバ |
DE112021000540T5 (de) * | 2020-01-14 | 2022-11-03 | Rohm Co., Ltd. | Einrichtung für ein schaltnetzteil |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11145570A (ja) * | 1997-11-10 | 1999-05-28 | Mitsubishi Electric Corp | プリント基板 |
JP2000216603A (ja) * | 1999-01-26 | 2000-08-04 | Sumitomo Metal Ind Ltd | ミリ波帯に好適なグランデッド・コプレナウェ―ブガイド |
JP2001060746A (ja) * | 1999-08-23 | 2001-03-06 | Fuji Electric Co Ltd | フレキシブルプリント配線板 |
JP2004319776A (ja) * | 2003-04-16 | 2004-11-11 | Sharp Corp | 多層基板、多層基板の帰還電流経路設計装置、多層基板の帰還電流経路設計方法、その方法を実施するためのプログラム、及びそのプログラムを記録した記録媒体 |
-
2005
- 2005-03-01 JP JP2005055365A patent/JP4626339B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11145570A (ja) * | 1997-11-10 | 1999-05-28 | Mitsubishi Electric Corp | プリント基板 |
JP2000216603A (ja) * | 1999-01-26 | 2000-08-04 | Sumitomo Metal Ind Ltd | ミリ波帯に好適なグランデッド・コプレナウェ―ブガイド |
JP2001060746A (ja) * | 1999-08-23 | 2001-03-06 | Fuji Electric Co Ltd | フレキシブルプリント配線板 |
JP2004319776A (ja) * | 2003-04-16 | 2004-11-11 | Sharp Corp | 多層基板、多層基板の帰還電流経路設計装置、多層基板の帰還電流経路設計方法、その方法を実施するためのプログラム、及びそのプログラムを記録した記録媒体 |
Also Published As
Publication number | Publication date |
---|---|
JP2006245081A (ja) | 2006-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6972380B2 (en) | Printed wiring board having impedance-matched differential pair signal traces | |
JP4371065B2 (ja) | 伝送線路、通信装置及び配線形成方法 | |
US6420778B1 (en) | Differential electrical transmission line structures employing crosstalk compensation and related methods | |
JP5003359B2 (ja) | プリント配線基板 | |
JP5194440B2 (ja) | プリント配線基板 | |
JP4433881B2 (ja) | プリント配線基板 | |
US7851709B2 (en) | Multi-layer circuit board having ground shielding walls | |
JP6299445B2 (ja) | コネクタ付きケーブル及びコネクタ | |
JP4626339B2 (ja) | プリント基板、デジタルアナログ混成回路およびシールドパターン | |
JP2007035710A (ja) | 多層プリント配線板 | |
US6995629B2 (en) | Center-tap termination circuit and printed circuit board having the same | |
US20070194434A1 (en) | Differential signal transmission structure, wiring board, and chip package | |
JP4371766B2 (ja) | プリント配線板 | |
JP2006270026A (ja) | 配線構造、プリント配線板、集積回路および電子機器 | |
US10111317B2 (en) | Printed circuit board for transmitting digital signals | |
CN113453415B (zh) | 信号传输电路以及印刷电路板 | |
JP3610221B2 (ja) | 多層プリント配線基板 | |
JPH11145570A (ja) | プリント基板 | |
JP6733911B2 (ja) | プリント配線基板、電子部品付きプリント配線基板 | |
JP2007305756A (ja) | 回路基板 | |
JP2005183790A (ja) | プリント配線基板 | |
CN220455785U (zh) | 背板、机箱及量子测控*** | |
JP2023142839A (ja) | プリント基板セット | |
JP2017092085A (ja) | プリント配線板およびプリント回路板 | |
JP2006140365A (ja) | 多層配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080111 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080219 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091211 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100722 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100727 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100916 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101012 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101025 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |