JP6997033B2 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP6997033B2
JP6997033B2 JP2018082685A JP2018082685A JP6997033B2 JP 6997033 B2 JP6997033 B2 JP 6997033B2 JP 2018082685 A JP2018082685 A JP 2018082685A JP 2018082685 A JP2018082685 A JP 2018082685A JP 6997033 B2 JP6997033 B2 JP 6997033B2
Authority
JP
Japan
Prior art keywords
region
forming
semiconductor device
manufacturing
hard mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018082685A
Other languages
English (en)
Other versions
JP2019192741A (ja
Inventor
宏昭 関川
隆弘 森
裕二 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2018082685A priority Critical patent/JP6997033B2/ja
Priority to US16/375,634 priority patent/US11329152B2/en
Publication of JP2019192741A publication Critical patent/JP2019192741A/ja
Application granted granted Critical
Publication of JP6997033B2 publication Critical patent/JP6997033B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0882—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体装置及び半導体装置の製造方法に関する。
従来から、特開２００９－１３００２１号公報（特許文献１）に記載の半導体装置が知られている。
特許文献１に記載の半導体装置は、基板と、ゲート酸化層と、Ｌｏｃｏｓ（Local oxidation of silicon）酸化層と、ゲートポリサイド電極とを有している。基板は、第１面を有している。
基板は、ｎ＋ソース領域と、ｎ＋ドレイン領域と、ｐ＋拡散層と、ｐ－ボディ領域と、ｎ－ドリフト層とを有している。ｎ＋ソース領域、ｎ＋ドレイン領域及びｐ＋拡散層は、第１面に形成されている。ｐ－ボディ領域は、ｎ＋ソース領域を取り囲むように第１面に形成されている。ｎ－ドリフト領域は、ｎ＋ドレイン領域及びｐ＋拡散層を取り囲み、かつｎ＋ソース領域との間でｐ－ボディ領域を挟み込むように第１面に形成されている。
ゲート酸化層は、ｎ＋ソース領域とｎ－ドリフト領域とに挟み込まれているｐ－ボディ領域上に形成されている。Ｌｏｃｏｓ酸化層は、ｎ＋ドレイン領域とｐ＋拡散層とに挟み込まれるように第１面に形成されている。ゲートポリサイド電極は、ゲート酸化層上に形成されている。
特開２００９－１３００２１号公報
特許文献１に記載の半導体装置において、ｐ＋拡散層は、例えば、フォトレジストをマスクとするイオン注入で形成することができる。しかしながら、この場合には、フォトレジストの開口がずれて形成されることにより、ｐ＋拡散層のチャネル長方向における幅が広くなってしまうおそれがある。ｐ＋拡散層のチャネル長方向における幅が広くなってしまうと、ｎ＋ソース領域、ｎ＋ドレイン領域、ｐ－ボディ領域、ｎ－ドリフト領域、ゲート酸化層及びゲートポリサイド電極で構成されるＬＤＭＯＳ（Laterally Diffused Metal Oxide Semiconductor）トランジスタのオン抵抗が上昇してしまう。
その他の課題及び新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
一実施形態に係る半導体装置の製造方法は、ドリフト領域を形成する工程と、ボディ領域を形成する工程と、ハードマスクを形成する工程と、逆導電型領域を形成する工程と、溝を形成する工程と、溝に絶縁分離膜を埋め込む工程と、ソース領域を形成する工程と、ドレイン領域を形成する工程とを備える。
ドリフト領域は、半導体基板の第１面に形成される。ボディ領域は、第１面に配置される第１部分と、第１部分及びドリフト領域を取り囲むように第１面に配置される第２部分とを有する。ハードマスクは、ドリフト領域上に開口を有しており、第１面上に形成される。逆導電型領域は、ハードマスクを用いたイオン注入で第１面に形成される。溝は、ハードマスクを用いた異方性エッチングで第１面に形成される。ソース領域は、ボディ領域に取り囲まれるように第１面に形成される。ドレイン領域は、ドリフト領域に取り囲まれるように第１面に形成される。
イオン注入は、開口の第１部分側に位置するハードマスクの第１縁部の下方にイオンが注入されるように第１面に対して傾斜して行われる。ボディ領域及び逆導電型領域の導電型は、ソース領域、ドレイン領域及びドリフト領域とは反対の導電型である。
一実施形態に係る半導体装置によると、逆導電型領域を自己整合的に形成することができるため、逆導電型領域がチャネル長方向において拡幅して形成されることを抑制することができ、ひいては、オン抵抗の上昇を抑制することができる。
第１実施形態に係る半導体装置の概略上面図である。 入出力回路ＩＯＣにおける第１実施形態に係る半導体装置の上面図である。 図２のＩＩＩ－ＩＩＩにおける断面図である。 第１実施形態に係る半導体装置の製造方法を示す工程図である。 第１イオン注入工程Ｓ１における第１実施形態に係る半導体装置の断面図である。 ハードマスク形成工程Ｓ２における第１実施形態に係る半導体装置の断面図である。 フォトレジスト形成工程Ｓ３における第１実施形態に係る半導体装置の断面図である。 第２イオン注入工程Ｓ４における第１実施形態に係る半導体装置の断面図である。 第２イオン注入工程Ｓ４における第１実施形態に係る半導体装置の上面図である。 絶縁分離膜形成工程Ｓ５における第１実施形態に係る半導体装置の断面図である。 ゲート絶縁膜形成工程Ｓ６における第１実施形態に係る半導体装置の断面図である。 ゲート電極形成工程Ｓ７における第１実施形態に係る半導体装置の断面図である。 第３イオン注入工程Ｓ８における第１実施形態に係る半導体装置の断面図である。 サイドウォールスペーサ形成工程Ｓ９における第１実施形態に係る半導体装置の断面図である。 第４イオン注入工程Ｓ１０における第１実施形態に係る半導体装置の断面図である。 シリサイド膜形成工程Ｓ１１における第１実施形態に係る半導体装置の断面図である。 層間絶縁膜形成工程Ｓ１２における第１実施形態に係る半導体装置の断面図である。 コンタクトプラグ形成工程Ｓ１３における第１実施形態に係る半導体装置の断面図である。 幅Ｗとオン抵抗との関係を示すグラフである。 第２実施形態に係る半導体装置の製造方法を示す工程図である。 フォトレジスト形成工程Ｓ３における第２実施形態に係る半導体装置の断面図である。 第２イオン注入工程Ｓ４における第２実施形態に係る半導体装置の断面図である。 第３実施形態に係る半導体装置の製造方法を示す工程図である。 フォトレジスト形成工程Ｓ３における第３実施形態に係る半導体装置の断面図である。 第２イオン注入工程Ｓ４における第３実施形態に係る半導体装置の断面図である。 第３実施形態の第１変形例に係る半導体装置の断面図である。 第２イオン注入工程Ｓ４における第３実施形態の第１変形例に係る半導体装置の断面図である。 第３実施形態の第２変形例に係る半導体装置の断面図である。 第２イオン注入工程Ｓ４における第３実施形態の第２変形例に係る半導体装置の断面図である。
実施形態の詳細を、図面を参照して説明する。以下の図面においては、同一又は相当する部分に同一の参照符号を付すものとし、重複する説明は繰り返さない。なお、以下に記載する実施形態の少なくとも一部を任意に組み合わせてもよい。
（第１実施形態）
以下に、第１実施形態に係る半導体装置の構成を説明する。
図１に示されるように、第１実施形態に係る半導体装置は、入出力回路ＩＯＣと、ロジック回路ＬＯＧと、電源回路ＰＷＣと、アナログ回路ＡＮＬと、ドライバ回路ＤＲＣと、プリドライバ回路ＰＤＣとを有している。但し、第１実施形態に係る半導体装置の回路構成は、これに限られるものではない。
図２に示されるように、入出力回路ＩＯＣは、トランジスタＴｒを有している。トランジスタＴｒは、ＬＤＭＯＳトランジスタである。図３に示されるように、第１実施形態に係る半導体装置は、半導体基板ＳＵＢを有している。
半導体基板ＳＵＢは、第１面ＦＳと、第２面ＳＳとを有している。第１面ＦＳ及び第２面ＳＳは、半導体基板ＳＵＢの主面を構成している。第２面ＳＳは、第１面ＦＳの反対面である。半導体基板ＳＵＢは、例えば単結晶のシリコン（Ｓｉ）で形成されている。
半導体基板ＳＵＢには、ソース領域ＳＲと、ドレイン領域ＤＲＡと、逆導電型領域ＲＣＲと、ボディ領域ＢＲと、ドリフト領域ＤＲＩと、ボディコンタクト領域ＢＣＲとが形成されている。
逆導電型領域ＲＣＲ、ボディ領域ＢＲ及びボディコンタクト領域ＢＣＲの導電型は、ソース領域ＳＲ、ドレイン領域ＤＲＡ及びドリフト領域ＤＲＩとは反対の導電型である。例えば、逆導電型領域ＲＣＲ、ボディ領域ＢＲ及びボディコンタクト領域ＢＣＲの導電型はｎ型であり、ソース領域ＳＲ、ドレイン領域ＤＲＡ及びドリフト領域ＤＲＩの導電型はｐ型である。
ソース領域ＳＲは、第１面ＦＳに形成されている。ソース領域ＳＲは、第１部分ＳＲａと、第２部分ＳＲｂとを有している。第１部分ＳＲａは、第２部分ＳＲｂよりもドリフト領域ＤＲＩ側に位置している。第１部分ＳＲａ中における不純物濃度は、第２部分ＳＲｂ中における不純物濃度よりも低い。つまり、ソース領域ＳＲは、ＬＤＤ（Lightly Doped Diffusion）構造を有している。
ドレイン領域ＤＲＡは、第１面ＦＳに形成されている。逆導電型領域ＲＣＲは、ソース領域ＳＲ及びドレイン領域ＤＲＡとの間において、第１面ＦＳに形成されている。逆導電型領域ＲＣＲは、幅Ｗを有している。幅Ｗは、チャネル長方向（ソース領域ＳＲからドレイン領域ＤＲＡに向かう方向）における逆導電型領域ＲＣＲの幅である。ボディコンタクト領域ＢＣＲは、第１面ＦＳに形成されている。
ボディ領域ＢＲは、ソース領域ＳＲ及びボディコンタクト領域ＢＣＲを取り囲むように第１面ＦＳに形成されている。ボディ領域ＢＲは、第１部分ＢＲａと、第２部分ＢＲｂとを有している。第１部分ＢＲａは、ソース領域ＳＲ及びボディコンタクト領域ＢＣＲを取り囲むように第１面ＦＳに形成されている。第２部分ＢＲｂは、第１部分ＢＲａ及びドリフト領域ＤＲＩを取り囲むように第１面ＦＳに形成されている。第１部分ＢＲａ中における不純物濃度は、第２部分ＢＲｂ中における不純物濃度よりも高い。ドリフト領域ＤＲＩは、ドレイン領域ＤＲＡ及び逆導電型領域ＲＣＲを取り囲んでいる。ボディ領域ＢＲは、ソース領域ＳＲとドリフト領域ＤＲＩとに挟み込まれている部分を有している。
第１実施形態に係る半導体装置は、絶縁分離膜ＩＳＬをさらに有している。絶縁分離膜ＩＳＬは、第１面ＦＳに形成されている。絶縁分離膜ＩＳＬは、ドレイン領域ＤＲＡと逆導電型領域ＲＣＲとに挟み込まれるように第１面ＦＳに形成されている。絶縁分離膜ＩＳＬは、例えばシリコン酸化物（ＳｉＯ２）で形成されている。
より具体的には、絶縁分離膜ＩＳＬは、ドレイン領域ＤＲＡと逆導電型領域ＲＣＲとに挟み込まれるように第１面ＦＳに形成された溝ＴＲに埋め込まれている。溝ＴＲは、第１面ＦＳから第２面ＳＳに向かって延在している。絶縁分離膜ＩＳＬは、深さＤを有している。深さＤは、絶縁分離膜ＩＳＬの底面と第１面ＦＳとの間の距離である。幅Ｗは、深さＤよりも小さいことが好ましい（深さＤの１．０倍未満であることが好ましい）。また、幅Ｗは、深さＤの０．５倍以上であることが好ましい。
第１実施形態に係る半導体装置は、ゲート絶縁膜ＧＯをさらに有している。ゲート絶縁膜ＧＯは、第１面ＦＳ上に形成されている。より具体的には、ソース領域ＳＲとドリフト領域ＤＲＩとに挟み込まれているボディ領域ＢＲ上に形成されている。ゲート絶縁膜ＧＯは、例えばシリコン酸化物で形成されている。
第１実施形態に係る半導体装置は、ゲート電極ＧＥをさらに有している。ゲート電極ＧＥは、ゲート絶縁膜ＧＯ上に形成されている。すなわち、ゲート電極ＧＥは、ゲート絶縁膜ＧＯで絶縁されながら、ソース領域ＳＲとドリフト領域ＤＲＩとに挟み込まれているボディ領域ＢＲと対向している。ゲート電極ＧＥは、絶縁分離膜ＩＳＬ上に達するように延在していてもよい。ゲート電極ＧＥは、例えば不純物がドープされた多結晶のシリコンで形成されている。
トランジスタＴｒは、ソース領域ＳＲ、ドレイン領域ＤＲＡ、ボディ領域ＢＲ、ドリフト領域ＤＲＩ、ゲート絶縁膜ＧＯ及びゲート電極ＧＥで構成されている。
図２に示されるように、ドレイン領域ＤＲＡは、平面視において（第１面ＦＳに直交する方向から見て）、方向ＤＲ１に沿って延在している。絶縁分離膜ＩＳＬは、平面視において、ドレイン領域ＤＲＡを取り囲んでいる。逆導電型領域ＲＣＲは、平面視において、ドレイン領域ＤＲＡ及び絶縁分離膜ＩＳＬを取り囲んでいる。ドリフト領域ＤＲＩは、平面視において、ドレイン領域ＤＲＡ、絶縁分離膜ＩＳＬ及び逆導電型領域ＲＣＲを取り囲んでいる。また、ソース領域ＳＲは、平面視において、ドレイン領域ＤＲＡ、絶縁分離膜ＩＳＬ、逆導電型領域ＲＣＲ及びドリフト領域ＤＲＩを取り囲んでいる。
図３に示されるように、第１実施形態に係る半導体装置は、サイドウォールスペーサＳＷＳをさらに有している。サイドウォールスペーサＳＷＳは、ゲート電極ＧＥの側面に形成されている。サイドウォールスペーサＳＷＳは、第１部分ＳＲａ上に位置している。サイドウォールスペーサＳＷＳは、例えばシリコン窒化物で形成されている。
第１実施形態に係る半導体装置は、シリサイド膜ＳＩＬをさらに有している。シリサイド膜ＳＩＬは、ソース領域ＳＲ上、ドレイン領域ＤＲＡ上、ボディコンタクト領域ＢＣＲ上及びゲート電極ＧＥ上に形成されている。シリサイド膜ＳＩＬは、例えばコバルト（Ｃｏ）、チタン（Ｔｉ）等とシリコンとの化合物で形成されている。
第１実施形態に係る半導体装置は、層間絶縁膜ＩＬＤと、複数のコンタクトプラグＣＰと、複数の配線ＷＬとをさらに有している。層間絶縁膜ＩＬＤは、トランジスタＴｒを覆うように第１面ＦＳ上に形成されている。層間絶縁膜ＩＬＤは、例えばシリコン酸化物で形成されている。
複数のコンタクトプラグＣＰは、層間絶縁膜ＩＬＤ中に形成されている。複数のコンタクトプラグＣＰは、それぞれ、シリサイド膜ＳＩＬを介してソース領域ＳＲ、ドレイン領域ＤＲＡ、ボディコンタクト領域ＢＣＲ及びゲート電極ＧＥに電気的に接続されている。コンタクトプラグＣＰは、例えばタングステン（Ｗ）で形成されている。なお、図示されていないが、コンタクトプラグＣＰと層間絶縁膜ＩＬＤとの間には、チタン、窒化チタン（ＴｉＮ）等のバリアメタルが形成されていてもよい。
複数の配線ＷＬは、層間絶縁膜ＩＬＤ上に形成されている。複数の配線ＷＬは、それぞれ、複数のコンタクトプラグＣＰに電気的に接続されている。配線ＷＬは、例えばアルミニウム（Ａｌ）、アルミニウム合金等で形成されている。
上記においては、配線層の数が１である場合の例を示した。しかしながら、第１実施形態に係る半導体装置は、より多数の配線層を有していてもよい。
以下に、第１実施形態に係る半導体装置の製造方法を説明する。
図４に示されるように、第１実施形態に係る半導体装置の製造方法は、第１イオン注入工程Ｓ１と、ハードマスク形成工程Ｓ２と、フォトレジスト形成工程Ｓ３と、第２イオン注入工程Ｓ４と、絶縁分離膜形成工程Ｓ５とを有している。第１実施形態に係る半導体装置の製造方法は、さらに、ゲート絶縁膜形成工程Ｓ６と、ゲート電極形成工程Ｓ７と、第３イオン注入工程Ｓ８と、サイドウォールスペーサ形成工程Ｓ９と、第４イオン注入工程Ｓ１０と、シリサイド膜形成工程Ｓ１１とを有している。
第１実施形態に係る半導体装置の製造方法は、さらに、層間絶縁膜形成工程Ｓ１２と、コンタクトプラグ形成工程Ｓ１３と、配線形成工程Ｓ１４とを有している。
図５に示されるように、第１イオン注入工程Ｓ１においては、ボディ領域ＢＲ、ドリフト領域ＤＲＩが形成される。ボディ領域ＢＲ及びドリフト領域ＤＲＩは、例えばイオン注入で形成されている。
ハードマスク形成工程Ｓ２においては、図６に示されるように、ハードマスクＨＭが形成される。ハードマスクＨＭは、第１面ＦＳ上に形成される。ハードマスクＨＭと第１面ＦＳとの間には、絶縁膜ＤＬが形成される。
ハードマスクＨＭは、開口ＯＰを有している。開口ＯＰは、ドリフト領域ＤＲＩ上に形成されている。ハードマスクＨＭは、縁部ＯＰａと、縁部ＯＰｂとを有している。縁部ＯＰａは、開口ＯＰの第１部分ＢＲａ側に位置する。縁部ＯＰｂは、開口ＯＰに対して、縁部ＯＰａとは反対側に位置する。
絶縁膜ＤＬは、例えば熱酸化で形成される。ハードマスクＨＭの形成においては、第１に、ハードマスクＨＭを構成する材料が、ＣＶＤ（Chemical Vapor Deposition）で形成される。第２に、成膜されたハードマスクＨＭを構成する材料が、フォトリソグラフィ及びエッチングを用いてパターンニングされる。
フォトレジスト形成工程Ｓ３においては、図７に示されるように、フォトレジストＰＲが形成される。フォトレジストＰＲは、縁部ＯＰｂを覆うように形成されている。フォトレジストＰＲは、フォトレジストＰＲを構成する感光性有機材料を塗布するとともに、塗布されたフォトレジストＰＲを構成する感光性有機材料を露光・現像することで形成される。
第２イオン注入工程Ｓ４においては、図８に示されるように、逆導電型領域ＲＣＲが形成される。逆導電型領域ＲＣＲは、ハードマスクＨＭをマスクとするイオン注入で形成される。第２イオン注入工程Ｓ４におけるイオン注入は、イオンが縁部ＯＰａの下方に入り込むように第１面ＦＳに対して傾斜して行われる。なお、縁部ＯＰｂがフォトレジストＰＲで覆われていることにより、縁部ＯＰｂの下方には、イオンが入り込まない。第２イオン注入工程Ｓ４が行われた後には、フォトレジストＰＲは除去される。
第２イオン注入工程Ｓ４におけるイオン注入は、図９に示されるように、第１イオン注入ＩＩ１と、第２イオン注入ＩＩ２と、第３イオン注入ＩＩ３と、第４イオン注入ＩＩ４とにより行われてもよい。第１イオン注入ＩＩ１は、平面視において、第１方向に沿って行われる。第２イオン注入ＩＩ２は、平面視において、第２方向に沿って行われる。第３イオン注入ＩＩ３は、平面視において、第３方向に沿って行われる。第４イオン注入ＩＩ４は、平面視において、第４方向に沿って行われる。
第１方向と第２方向とは、互いに直交している。第３方向は、第１方向の反対方向である。第４方向は、第２方向の反対方向である。第１方向、第２方向、第３方向及び第４方向は、方向ＤＲ１（平面視におけるドレイン領域ＤＲＡの延在方向）と異なることが好ましい。
絶縁分離膜形成工程Ｓ５においては、図１０に示されるように、絶縁分離膜ＩＳＬが形成される。絶縁分離膜形成工程Ｓ５は、溝形成工程Ｓ５１と、埋め込み工程Ｓ５２とを有している。溝形成工程Ｓ５１においては、溝ＴＲの形成が行われる。溝ＴＲは、ハードマスクＨＭをマスクとしてＲＩＥ（Reactive Ion Etching）等の異方性エッチングを行うことにより形成される。これにより、不要な逆導電型領域ＲＣＲの部分は除去されることになる。
埋め込み工程Ｓ５２においては、絶縁分離膜ＩＳＬを構成する材料が溝ＴＲに埋め込まれる。具体的には、第１に、絶縁分離膜ＩＳＬを構成する材料が、ＣＶＤ等で溝ＴＲに充填される。第２に、溝ＴＲに充填された絶縁分離膜ＩＳＬを構成する材料が、ＣＭＰ（Chemical Mechanical Polishing）等で平坦化される。第３に、絶縁分離膜ＩＳＬを構成する材料に対してウェットエッチングを行うことにより、絶縁分離膜ＩＳＬの段差調整が行われる。なお、絶縁分離膜ＩＳＬの形成が終了した後は、ハードマスクＨＭ及び絶縁膜ＤＬは、エッチング等で除去される。
ゲート絶縁膜形成工程Ｓ６においては、図１１に示されるように、ゲート絶縁膜ＧＯが形成される。ゲート絶縁膜ＧＯの形成は、例えば熱酸化により行われる。
ゲート電極形成工程Ｓ７においては、図１２に示されるように、ゲート電極ＧＥが形成される。ゲート電極ＧＥの形成においては、第１に、ゲート電極ＧＥを構成する材料が、ＣＶＤ等で成膜される。第２に、成膜されたゲート電極ＧＥを構成する材料が、フォトリソグラフィ及びエッチングでパターンニングされる。
第３イオン注入工程Ｓ８においては、図１３に示されるように、第１部分ＳＲａが形成される。第１部分ＳＲａの形成は、イオン注入で行われる。サイドウォールスペーサ形成工程Ｓ９においては、図１４に示されるように、サイドウォールスペーサＳＷＳが形成される。サイドウォールスペーサＳＷＳの形成は、サイドウォールスペーサＳＷＳを構成する材料をＣＶＤ等で成膜するとともに、成膜されたサイドウォールスペーサＳＷＳを構成する材料をエッチバックすることで形成される。
第４イオン注入工程Ｓ１０においては、図１５に示されるように、第２部分ＳＲｂ、ドレイン領域ＤＲＡ及びボディコンタクト領域ＢＣＲが形成される。第２部分ＳＲｂ、ドレイン領域ＤＲＡ及びボディコンタクト領域ＢＣＲの形成は、イオン注入で行われる。
シリサイド膜形成工程Ｓ１１においては、図１６に示されるように、シリサイド膜ＳＩＬが形成される、シリサイド膜ＳＩＬの形成においては、第１に、コバルト、チタン等が第１面ＦＳ上に成膜される。第２に、成膜されたコバルト、チタン等に対する熱処理が行われる。これにより、成膜されたコバルト、チタン等とシリコンとが反応し、シリサイド化が進行する。第３に、シリコンと未反応のコバルト、チタン等がエッチング等で除去される。
層間絶縁膜形成工程Ｓ１２においては、図１７に示されるように、層間絶縁膜ＩＬＤが形成される。層間絶縁膜ＩＬＤは、層間絶縁膜ＩＬＤを構成する材料をＣＶＤ等で成膜するとともに、成膜された層間絶縁膜ＩＬＤを構成する材料をＣＭＰ等で平坦化することで形成される。
コンタクトプラグ形成工程Ｓ１３においては、図１８に示されるように、コンタクトプラグＣＰが形成される。コンタクトプラグＣＰの形成においては、第１に、層間絶縁膜ＩＬＤ中にコンタクトホールが形成される。第２に、コンタクトホール中に、コンタクトプラグＣＰを構成する材料がＣＶＤ等で埋め込まれる。第３に、コンタクトホールからはみ出したコンタクトプラグＣＰを構成する材料が、ＣＭＰ等で除去される。
配線形成工程Ｓ１４においては、配線ＷＬが形成される。配線ＷＬは、配線ＷＬを構成する材料をスパッタリング等で成膜するとともに、成膜された配線ＷＬを構成する材料をフォトリソグラフィ及びエッチングでパターンニングして形成される。以上により、図２及び図３に示される第１実施形態に係る半導体装置の構造が形成される。なお、上記においては、配線層の数が１である場合について説明したが、配線層の数が複数である場合には、層間絶縁膜ＩＬＤを形成する工程、ビアプラグを形成する工程及び配線を形成する工程が順次繰り返される。
以下に、第１実施形態に係る半導体装置及び第１実施形態に係る半導体装置の製造方法の効果を説明する。
第１実施形態に係る半導体装置は、上記のとおり、逆導電型領域ＲＣＲを有している。逆導電型領域ＲＣＲは、ドリフト領域ＤＲＩとのｐｎ接合により空乏層を形成している。この空乏層により、ゲート絶縁膜ＧＯ直下に位置する半導体基板ＳＵＢ中での電界が緩和され、発生したホットキャリアがゲート絶縁膜ＧＯに向かって加速されにくくなる。そのため、第１実施形態に係る半導体装置によると、ホットキャリア注入によるゲート絶縁膜ＧＯの劣化が抑制され、ひいては、半導体装置の信頼性が向上する。
逆導電型領域ＲＣＲがフォトレジストをマスクとするイオン注入で形成される場合、フォトレジストの開口幅のばらつきに起因して、幅Ｗにばらつきが生じるおそれがある。第１実施形態に係る半導体装置においては、図１９に示されるように、幅Ｗが大きくなるほど、オン抵抗が上昇する。
第１実施形態に係る半導体装置において、逆導電型領域ＲＣＲは、絶縁分離膜ＩＳＬと同一のマスク（ハードマスクＨＭ）を用いて自己整合的に形成することができるため、幅Ｗを精度よく制御することができる。したがって、第１実施形態に係る半導体装置及び第１実施形態に係る半導体装置の製造方法によると、半導体装置の信頼性を向上させつつ、オン抵抗の上昇を抑制することができる。
第１実施形態に係る半導体装置の製造方法において、第２イオン注入工程Ｓ４が第１イオン注入ＩＩ１～第４イオン注入ＩＩ４により行われ、かつ第１方向～第４方向が、方向ＤＲ１（平面視におけるドレイン領域ＤＲＡの延在方向）と異なる場合、逆導電型領域ＲＣＲに対する重畳的なイオン注入が行われにくくなるため、逆導電型領域ＲＣＲの不純物濃度を均一化することができる。
図１９に示されるように、幅Ｗが深さＤよりも大きくなると、オン抵抗の上昇が顕著になる。第１実施形態に係る半導体装置及び第１実施形態に係る半導体装置の製造方法において、幅Ｗが深さＤよりも小さい場合、オン抵抗の上昇を抑制することができる。幅Ｗが過度に小さい場合、逆導電型領域ＲＣＲによる電界緩和効果が乏しくなる。第１実施形態に係る半導体装置及び第１実施形態に係る半導体装置の製造方法において、幅Ｗが深さＤの０．５倍以上である場合には、オン抵抗の上昇を抑制しつつ、半導体装置の信頼性を向上させることができる。
（第２実施形態）
第２実施形態に係る半導体装置の構成は、第１実施形態に係る半導体装置の構成と同一であるため、説明は省略する。
以下に、第２実施形態に係る半導体装置の製造方法を説明する。以下においては、第１実施形態に係る半導体装置の製造方法と異なる点を主に説明し、重複する説明は繰り返さないものとする。
図２０に示されるように、第２実施形態に係る半導体装置の製造方法は、第１実施形態に係る半導体装置の製造方法と同様に、第１イオン注入工程Ｓ１と、ハードマスク形成工程Ｓ２と、フォトレジスト形成工程Ｓ３と、第２イオン注入工程Ｓ４と、絶縁分離膜形成工程Ｓ５とを有している。第２実施形態に係る半導体装置の製造方法は、さらに、ゲート絶縁膜形成工程Ｓ６と、ゲート電極形成工程Ｓ７と、第３イオン注入工程Ｓ８と、サイドウォールスペーサ形成工程Ｓ９と、第４イオン注入工程Ｓ１０と、シリサイド膜形成工程Ｓ１１とを有している。
また、第２実施形態に係る半導体装置の製造方法は、第１実施形態に係る半導体装置の製造方法と同様に、層間絶縁膜形成工程Ｓ１２と、コンタクトプラグ形成工程Ｓ１３と、配線形成工程Ｓ１４とを有している。
しかしながら、第２実施形態に係る半導体装置の製造方法においては、フォトレジスト形成工程Ｓ３、第２イオン注入工程Ｓ４及び絶縁分離膜形成工程Ｓ５の順序が、第１実施形態に係る半導体装置の製造方法と異なっている。
第２実施形態に係る半導体装置の製造方法において、絶縁分離膜形成工程Ｓ５は、図２１及び図２２に示されるように、ハードマスク形成工程Ｓ２の後であって、フォトレジスト形成工程Ｓ３及び第２イオン注入工程Ｓ４の前に行われる。
以下に、第２実施形態に係る半導体装置及び第２実施形態に係る半導体装置の製造方法の効果を説明する。以下においては、第１実施形態に係る半導体装置及び第１実施形態に係る半導体装置の製造方法の効果と異なる点を主に説明し、重複する説明は繰り返さないものとする。
第１実施形態に係る半導体装置の製造方法においては、第２イオン注入工程Ｓ４が絶縁分離膜形成工程Ｓ５の後に行われる。そのため、第１実施形態に係る半導体装置の製造方法においては、ハードマスクＨＭのエッチングが完了した時点で、エッチング装置から半導体装置を一旦搬出し、洗浄等を行う必要がある。
他方で、第２実施形態に係る半導体装置においては、絶縁分離膜形成工程Ｓ５がハードマスク形成工程Ｓ２の直後に行われる。そのため、第２実施形態に係る半導体装置の製造方法においては、ハードマスクＨＭのエッチングが完了した時点で半導体装置をエッチング装置から一旦搬出して洗浄等を行う必要がなく、エッチングガスを切り替えてそのまま溝ＴＲを形成するためのエッチングを継続することができる。このように、第２実施形態に係る半導体装置の製造方法によると、製造工程を簡略化することができる。
（第３実施形態）
第３実施形態に係る半導体装置の構成は、第１実施形態に係る半導体装置の構成と同一であるため、説明は省略する。
図２３に示されるように、第３実施形態に係る半導体装置の製造方法は、第１実施形態に係る半導体装置の製造方法と同様に、第１イオン注入工程Ｓ１と、ハードマスク形成工程Ｓ２と、フォトレジスト形成工程Ｓ３と、第２イオン注入工程Ｓ４と、絶縁分離膜形成工程Ｓ５とを有している。第３実施形態に係る半導体装置の製造方法は、さらに、ゲート絶縁膜形成工程Ｓ６と、ゲート電極形成工程Ｓ７と、第３イオン注入工程Ｓ８と、サイドウォールスペーサ形成工程Ｓ９と、第４イオン注入工程Ｓ１０と、シリサイド膜形成工程Ｓ１１とを有している。
また、第３実施形態に係る半導体装置の製造方法は、第１実施形態に係る半導体装置の製造方法と同様に、層間絶縁膜形成工程Ｓ１２と、コンタクトプラグ形成工程Ｓ１３と、配線形成工程Ｓ１４とを有している。
しかしながら、第３実施形態に係る半導体装置の製造方法においては、フォトレジスト形成工程Ｓ３、第２イオン注入工程Ｓ４及び絶縁分離膜形成工程Ｓ５の順序が、第１実施形態に係る半導体装置の製造方法と異なっている。
第３実施形態に係る半導体装置の製造方法においては、溝形成工程Ｓ５１は、図２４に示されるように、ハードマスク形成工程Ｓ２の後であって、フォトレジスト形成工程Ｓ３及び第２イオン注入工程Ｓ４の前に行われる。埋め込み工程Ｓ５２は、図２５に示されるように、フォトレジスト形成工程Ｓ３及び第２イオン注入工程Ｓ４の後に行われる。
なお、図２５に示されるように、フォトレジスト形成工程Ｓ３において、フォトレジストＰＲは、逆導電型領域ＲＣＲが縁部ＯＰａの下方にある領域以外に形成されないようにするために、縁部ＯＰｂ側から縁部ＯＰａ側に向かって延在している。なお、フォトレジストＰＲの縁部ＯＰａ側への延在量は、第２イオン注入工程Ｓ４におけるイオン注入の角度に応じて適宜決定される。
以下に、第３実施形態に係る半導体装置及び第３実施形態に係る半導体装置の製造方法の効果を説明する。以下においては、第１実施形態に係る半導体装置及び第１実施形態に係る半導体装置の製造方法の効果と異なる点を主に説明し、重複する説明は繰り返さないものとする。
上記のとおり、第１実施形態に係る半導体装置の製造方法においては、ハードマスクＨＭのエッチングが完了した時点で、エッチング装置から半導体装置を一旦搬出し、洗浄等を行う必要がある。
他方で、第３実施形態に係る半導体装置においては、溝形成工程Ｓ５１がハードマスク形成工程Ｓ２の直後に行われる。そのため、第３実施形態に係る半導体装置の製造方法においては、ハードマスクＨＭのエッチングが完了した時点で半導体装置をエッチング装置から一旦搬出して洗浄等を行う必要がなく、エッチングガスを切り替えてそのまま溝ＴＲを形成するためのエッチングを継続することができる。このように、第３実施形態に係る半導体装置の製造方法によると、製造工程を簡略化することができる。
＜第３実施形態の第１変形例＞
以下に、第３実施形態の第１変形例に係る半導体装置の構成を説明する。以下においては、第３実施形態に係る半導体装置の構成と異なる点を主に説明し、重複する説明は繰り返さないものとする。
図２６に示されるように、第３実施形態の第１変形例に係る半導体装置は、半導体基板ＳＵＢと、絶縁分離膜ＩＳＬと、ゲート絶縁膜ＧＯと、ゲート電極ＧＥと、サイドウォールスペーサＳＷＳと、シリサイド膜ＳＩＬと、層間絶縁膜ＩＬＤと、コンタクトプラグＣＰと、配線ＷＬとを有している。
半導体基板ＳＵＢは、第１面ＦＳを有している。半導体基板ＳＵＢには、ソース領域ＳＲと、ドレイン領域ＤＲＡと、逆導電型領域ＲＣＲと、ボディコンタクト領域ＢＣＲと、ボディ領域ＢＲと、ドリフト領域ＤＲＩとが形成されている。これらの点に関して、第３実施形態の第１変形例に係る半導体装置は、第３実施形態に係る半導体装置の構成と共通している。
しかしながら、第３実施形態の第１変形例に係る半導体装置の構成は、逆導電型領域ＲＣＲの位置に関して、第３実施形態に係る半導体装置の構成と異なっている。第３実施形態の第１変形例に係る半導体装置において、逆導電型領域ＲＣＲは、絶縁分離膜ＩＳＬを取り囲むように第１面ＦＳに形成されている。
以下に、第３実施形態の第１変形例に係る半導体装置の製造方法を説明する。以下においては、第３実施形態に係る半導体装置の製造方法と異なる点を主に説明し、重複する説明は繰り返さないものとする。
第３実施形態の第１変形例に係る半導体装置の製造方法は、第３実施形態に係る半導体装置の製造方法と同一である。但し、図２７に示されるように、フォトレジスト形成工程Ｓ３において、フォトレジストＰＲは、縁部ＯＰａ及び縁部ＯＰｂを覆わないように形成されている。これにより、第２イオン注入工程Ｓ４におけるイオン注入は、溝ＴＲの両側面及び底面に対して行われる。
以下に、第３実施形態の第１変形例に係る半導体装置及び第３実施形態の第１変形例に係る半導体装置の製造方法の効果を説明する。以下においては、第３実施形態に係る半導体装置及びその製造方法の効果と異なる点を主に説明し、重複する説明は繰り返さないものとする。
第３実施形態に係る半導体装置においては、絶縁分離膜ＩＳＬとドリフト領域ＤＲＩとの界面における界面準位によって導電キャリアがトラップされることにより、オン抵抗が上昇してしまう場合がある。第３実施形態の第１変形例に係る半導体装置においては、逆導電型領域ＲＣＲが絶縁分離膜ＩＳＬを取り囲むように形成されているため、上記のような導電キャリアが界面準位でトラップされることによるオン抵抗の上昇を抑制することができる。第３実施形態の第１変形例に係る半導体装置の製造方法によると、上記のような機能を果たす逆導電型領域ＲＣＲを、自己整合的に精度よく形成することができる。
＜第３実施形態の第２変形例＞
以下に、第３実施形態の第２変形例に係る半導体装置の構成を説明する。以下においては、第３実施形態に係る半導体装置の構成と異なる点を主に説明し、重複する説明は繰り返さないものとする。
図２８に示されるように、第３実施形態の第２変形例に係る半導体装置は、半導体基板ＳＵＢと、絶縁分離膜ＩＳＬと、ゲート絶縁膜ＧＯと、ゲート電極ＧＥと、サイドウォールスペーサＳＷＳと、シリサイド膜ＳＩＬと、層間絶縁膜ＩＬＤと、コンタクトプラグＣＰと、配線ＷＬとを有している。
半導体基板ＳＵＢは、第１面ＦＳを有している。半導体基板ＳＵＢには、ソース領域ＳＲと、ドレイン領域ＤＲＡと、逆導電型領域ＲＣＲと、ボディコンタクト領域ＢＣＲと、ボディ領域ＢＲと、ドリフト領域ＤＲＩとが形成されている。これらの点に関して、第３実施形態の第２変形例に係る半導体装置は、第３実施形態に係る半導体装置の構成と共通している。
しかしながら、第３実施形態の第２変形例に係る半導体装置の構成は、逆導電型領域ＲＣＲの位置に関して、第３実施形態に係る半導体装置の構成と異なっている。第３実施形態の第２変形例に係る半導体装置において、逆導電型領域ＲＣＲは、ドレイン領域ＤＲＡ側に位置する絶縁分離膜ＩＳＬの側面及びドレイン領域ＤＲＡ側に位置する絶縁分離膜ＩＳＬの側面に連なる絶縁分離膜ＩＳＬの底面の一部を覆うように形成されている。
以下に、第３実施形態の第２変形例に係る半導体装置の製造方法を説明する。以下においては、第３実施形態に係る半導体装置の製造方法と異なる点を主に説明し、重複する説明は繰り返さないものとする。
第３実施形態の第２変形例に係る半導体装置の製造方法は、第３実施形態に係る半導体装置の製造方法と同一である。但し、図２９に示されるように、フォトレジスト形成工程Ｓ３において、フォトレジストＰＲは、縁部ＯＰｂを覆わないように形成されている。しかしながら、フォトレジスト形成工程Ｓ３において、フォトレジストＰＲは、縁部ＯＰａを覆うように形成されている。これにより、第２イオン注入工程Ｓ４におけるイオン注入は、溝ＴＲのドレイン領域ＤＲＡ側の側面及び溝ＴＲのドレイン領域ＤＲＡ側の側面に連なる溝ＴＲの底面の一部に対して行われる。
以下に、第３実施形態の第２変形例に係る半導体装置及び第３実施形態の第２変形例に係る半導体装置の製造方法の効果を説明する。以下においては、第３実施形態に係る半導体装置及びその製造方法の効果と異なる点を主に説明し、重複する説明は繰り返さないものとする。
第３実施形態に係る半導体装置においては、絶縁分離膜ＩＳＬとドリフト領域ＤＲＩとの界面における界面準位によって導電キャリアがトラップされることにより、オン抵抗が上昇してしまう場合がある。第３実施形態の第２変形例に係る半導体装置においては、ドレイン領域ＤＲＡ側に位置する絶縁分離膜ＩＳＬの側面及びドレイン領域ＤＲＡ側に位置する絶縁分離膜ＩＳＬの側面に連なる絶縁分離膜ＩＳＬの底面の一部を覆うように形成されているため、上記のような導電キャリアが界面準位でトラップされることによるオン抵抗の上昇を抑制することができる。第３実施形態の第２変形例に係る半導体装置の製造方法によると、上記のような機能を果たす逆導電型領域ＲＣＲを、自己整合的に精度よく形成することができる。
なお、上記においては、１つの半導体装置に１種類のＬＤＭＯＳトランジスタ（第３実施形態に係る半導体装置のＬＤＭＯＳトランジスタ、第３実施形態の第１変形例に係る半導体装置のＬＤＭＯＳトランジスタ及び第３実施形態の第２変形例に係るＬＤＭＯＳトランジスタのいずれか）が形成される例を示した。しかしながら、１つの半導体装置に、第３実施形態に係る半導体装置のＬＤＭＯＳトランジスタ、第３実施形態の第１変形例に係る半導体装置のＬＤＭＯＳトランジスタ及び第３実施形態の第２変形例に係るＬＤＭＯＳトランジスタから選択される２種類以上のＬＤＭＯＳトランジスタが形成されてもよい。
この場合には、異なる種類のＬＤＭＯＳトランジスタ毎に、フォトレジストＰＲの形状を適宜変化させればよい。すなわち、第３実施形態に係る半導体装置のＬＤＭＯＳトランジスタが形成される箇所には、図２５に示されるような形状のフォトレジストＰＲが形成されればよい。第３実施形態の第１変形例に係る半導体装置のＬＤＭＯＳトランジスタが形成される箇所には、図２７に示されるような形状のフォトレジストＰＲが形成されればよい。第３実施形態の第２変形例に係る半導体装置のＬＤＭＯＳトランジスタが形成される箇所には、図２９に示されるような形状のフォトレジストＰＲが形成されればよい。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
ＡＮＬ アナログ回路、ＢＣＲ ボディコンタクト領域、ＢＲ ボディ領域、ＢＲａ 第１部分、ＢＲｂ 第２部分、ＣＰ コンタクトプラグ、Ｄ 深さ、ＤＬ 絶縁膜、ＤＲ１ 方向、ＤＲＡ ドレイン領域、ＤＲＣ ドライバ回路、ＤＲＩ ドリフト領域、ＦＳ 第１面、ＧＥ ゲート電極、ＧＯ ゲート絶縁膜、ＨＭ ハードマスク、ＩＩ１ 第１イオン注入、ＩＩ２ 第２イオン注入、ＩＩ３ 第３イオン注入、ＩＩ４ 第４イオン注入、ＩＬＤ 層間絶縁膜、ＩＯＣ 入出力回路、ＩＳＬ 絶縁分離膜、ＬＯＧ ロジック回路、ＯＰ 開口、ＯＰａ，ＯＰｂ 縁部、ＰＤＣ プリドライバ回路、ＰＲ フォトレジスト、ＰＷＣ 電源回路、ＲＣＲ 逆導電型領域、Ｓ１ 第１イオン注入工程、Ｓ２ ハードマスク形成工程、Ｓ３ フォトレジスト形成工程、Ｓ４ 第２イオン注入工程、Ｓ５ 絶縁分離膜形成工程、Ｓ６ ゲート絶縁膜形成工程、Ｓ７ ゲート電極形成工程、Ｓ８ 第３イオン注入工程、Ｓ９ サイドウォールスペーサ形成工程、Ｓ１０ 第４イオン注入工程、Ｓ１１ シリサイド膜形成工程、Ｓ１２ 層間絶縁膜形成工程、Ｓ１３ コンタクトプラグ形成工程、Ｓ１４ 配線形成工程、Ｓ５１ 溝形成工程、Ｓ５２ 工程、ＳＩＬ シリサイド膜、ＳＲ ソース領域、ＳＲａ 第１部分、ＳＲｂ 第２部分、ＳＳ 第２面、ＳＵＢ 半導体基板、ＳＷＳ サイドウォールスペーサ、ＴＲ 溝、Ｔｒ トランジスタ、Ｗ 幅、ＷＬ 配線。

Claims (9)

  1. 半導体基板の第１面にドリフト領域を形成する工程と、
    前記第１面に配置される第１部分と、前記第１部分及び前記ドリフト領域を取り囲むように前記第１面に配置される第２部分とを有するボディ領域を形成する工程と、
    前記ドリフト領域上に開口を有するハードマスクを前記第１面上に形成する工程と、
    前記ハードマスクを用いたイオン注入で逆導電型領域を前記第１面に形成する工程と、
    前記ハードマスクを用いた異方性エッチングで前記第１面に溝を形成する工程と、
    前記溝に絶縁分離膜を埋め込む工程と、
    前記ボディ領域に取り囲まれるように前記第１面にソース領域を形成する工程と、
    前記ドリフト領域に取り囲まれるように前記第１面にドレイン領域を形成する工程とを備え、
    前記イオン注入は、前記開口の前記第１部分側に位置する前記ハードマスクの第１縁部の下方にイオンが注入されるように前記第１面に対して傾斜して行われ、
    前記ボディ領域及び前記逆導電型領域の導電型は、前記ソース領域、前記ドレイン領域及び前記ドリフト領域とは反対の導電型である、半導体装置の製造方法。
  2. 前記逆導電型領域を形成する工程の前に、前記開口に対して前記第１縁部と反対側に位置する前記ハードマスクの第２縁部を覆うフォトレジストを形成する工程をさらに備え、
    前記逆導電型領域は、平面視において前記ドレイン領域を取り囲み、
    前記ソース領域は、平面視において前記逆導電型領域を取り囲み、
    前記イオン注入は、平面視において第１方向に沿って行われる第１イオン注入と、平面視において前記第１方向と直交する第２方向に沿って行われる第２イオン注入と、平面視において前記第１方向の逆方向である第３方向に沿って行われる第３イオン注入と、前記第２方向の逆方向である第４方向に沿って行われる第４イオン注入とにより行われ、
    前記第１方向、前記第２方向、前記第３方向及び前記第４方向は、平面視における前記ドレイン領域の延在方向とは異なる、請求項１に記載の半導体装置の製造方法。
  3. 前記逆導電型領域を形成する工程は、溝を形成する工程の前に行われる、請求項１に記載の半導体装置の製造方法。
  4. 前記逆導電型領域を形成する工程は、前記絶縁分離膜を形成する工程の後に行われる、
    請求項１に記載の半導体装置の製造方法。
  5. 前記逆導電型領域を形成する工程は、前記溝を形成する工程の後であって、前記絶縁分離膜を埋め込む工程の前に行われる、請求項１に記載の半導体装置の製造方法。
  6. 前記逆導電型領域のチャネル長方向における幅は前記絶縁分離膜の深さよりも小さい、請求項１に記載の半導体装置の製造方法。
  7. 前記幅は前記深さの０．５倍以上である、請求項６に記載の半導体装置の製造方法。
  8. 第１面を有する半導体基板を準備する工程と、
    前記第１面にドリフト領域を形成する工程と、
    前記第１面に配置される第１部分と、前記第１部分及び前記ドリフト領域を取り囲むように前記第１面に配置される第２部分とを有するボディ領域を形成する工程と、
    前記ドリフト領域上に開口を有するハードマスクを前記第１面上に形成する工程と、
    前記ハードマスクを用いた異方性エッチングで前記第１面に溝を形成する工程と、
    前記ハードマスクを用いたイオン注入で前記溝の側面及び底面に逆導電型領域を形成する工程と、
    前記溝に絶縁分離膜を埋め込む工程と、
    前記ボディ領域に取り囲まれるように前記第１面にソース領域を形成する工程と、
    前記ドリフト領域に取り囲まれるように前記第１面にドレイン領域を形成する工程とを備え、
    前記イオン注入は、前記側面及び前記底面にイオンが注入されるように前記第１面に対して傾斜して行われ、
    前記ボディ領域及び前記逆導電型領域の導電型は、前記ソース領域、前記ドレイン領域及び前記ドリフト領域とは反対の導電型である、半導体装置の製造方法。
  9. 第１面を有する半導体基板を準備する工程と、
    前記第１面に、第１ドリフト領域と、第２ドリフト領域とを形成する工程と、
    前記第１面に配置される第１部分と、前記第１部分及び前記第１ドリフト領域を取り囲むように前記第１面に配置される第２部分とを有する第１ボディ領域と、前記第１面に配置される第３部分と、前記第３部分及び前記第２ドリフト領域を取り囲むように前記第１面に配置される第４部分とを有する第２ボディ領域とを形成する工程と、
    前記第１ドリフト領域上に第１開口を有するとともに、前記第２ドリフト領域上に第２開口を有するハードマスクを前記第１面上に形成する工程と、
    前記ハードマスクを用いた異方性エッチングで前記第１面に第１溝及び第２溝を形成する工程と、
    フォトレジストを形成する工程と、
    前記ハードマスク及び前記フォトレジストを用いたイオン注入で、前記第１開口の前記第１部分側に位置する前記ハードマスクの第１縁部の下方に第１逆導電型領域を形成するとともに、前記第２溝の底面及び側面に第２逆導電型領域を形成する工程と、
    前記第１溝に第１絶縁分離膜を埋め込むとともに、前記第２溝に第２絶縁分離膜を埋め込む工程と、
    前記第１ボディ領域に取り囲まれるように前記第１面に第１ソース領域を形成するとともに、前記第２ボディ領域に取り囲まれるように前記第１面に第２ソース領域を形成する工程と、
    前記第１ドリフト領域に取り囲まれるように前記第１面に第１ドレイン領域を形成するとともに、前記第２ドリフト領域に取り囲まれるように前記第１面に第２ドレイン領域を形成する工程とを備え、
    前記フォトレジストは、前記第１開口に対して前記第１縁部と反対側に位置する前記ハードマスクの第２縁部を覆うように形成され、
    前記イオン注入は、前記第１縁部の下方にイオンが注入されるとともに、前記側面及び前記底面にイオンが注入されるように、前記第１面に対して傾斜して行われ、
    前記第１ボディ領域、前記第２ボディ領域、前記第１逆導電型領域及び前記第２逆導電型領域の導電型は、前記第１ソース領域、前記第２ソース領域、前記第１ドレイン領域、前記第２ドレイン領域、前記第１ドリフト領域及び前記第２ドリフト領域とは反対の導電型である、半導体装置の製造方法。
JP2018082685A 2018-04-24 2018-04-24 半導体装置及び半導体装置の製造方法 Active JP6997033B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018082685A JP6997033B2 (ja) 2018-04-24 2018-04-24 半導体装置及び半導体装置の製造方法
US16/375,634 US11329152B2 (en) 2018-04-24 2019-04-04 Semiconductor device and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018082685A JP6997033B2 (ja) 2018-04-24 2018-04-24 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2019192741A JP2019192741A (ja) 2019-10-31
JP6997033B2 true JP6997033B2 (ja) 2022-01-17

Family

ID=68238280

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018082685A Active JP6997033B2 (ja) 2018-04-24 2018-04-24 半導体装置及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US11329152B2 (ja)
JP (1) JP6997033B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010186878A (ja) 2009-02-12 2010-08-26 Fuji Electric Systems Co Ltd 半導体装置
US20140054694A1 (en) 2012-08-21 2014-02-27 Freescale Semiconductor, Inc. Semiconductor Device with HCI Protection Region
US20150364598A1 (en) 2014-06-12 2015-12-17 Semiconductor Manufacturing International (Shanghai) Corporation Semiconductor device and fabrication method thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5248894A (en) * 1989-10-03 1993-09-28 Harris Corporation Self-aligned channel stop for trench-isolated island
JP2009130021A (ja) 2007-11-21 2009-06-11 Toyota Motor Corp 横型ｍｏｓトランジスタ及びその製造方法
KR101864889B1 (ko) * 2012-01-20 2018-06-05 에스케이하이닉스 시스템아이씨 주식회사 수평형 디모스 트랜지스터 및 그 제조방법
WO2015079511A1 (ja) * 2013-11-27 2015-06-04 ルネサスエレクトロニクス株式会社 半導体装置
JP6707439B2 (ja) * 2016-11-21 2020-06-10 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010186878A (ja) 2009-02-12 2010-08-26 Fuji Electric Systems Co Ltd 半導体装置
US20140054694A1 (en) 2012-08-21 2014-02-27 Freescale Semiconductor, Inc. Semiconductor Device with HCI Protection Region
US20150364598A1 (en) 2014-06-12 2015-12-17 Semiconductor Manufacturing International (Shanghai) Corporation Semiconductor device and fabrication method thereof

Also Published As

Publication number Publication date
JP2019192741A (ja) 2019-10-31
US11329152B2 (en) 2022-05-10
US20190326434A1 (en) 2019-10-24

Similar Documents

Publication Publication Date Title
TWI383501B (zh) 半導體裝置及其製造方法
US6515340B2 (en) Semiconductor device
US7781274B2 (en) Multi-gate field effect transistor and method for manufacturing the same
TWI713679B (zh) 互補式金氧半導體元件及其製作方法
US9748348B2 (en) Fully-depleted SOI MOSFET with U-shaped channel
JP2006013303A (ja) 半導体装置及びその製造方法
US20070069307A1 (en) Semiconductor device and method of manufacturing the same
JPH0586673B2 (ja)
JP2022551159A (ja) Ｌｄｍｏｓデバイス及びその製造方法
US7704838B2 (en) Method for forming an independent bottom gate connection for buried interconnection including bottom gate of a planar double gate MOSFET
JP5286416B2 (ja) 半導体装置およびその製造方法
US7723231B2 (en) Semiconductor device and method of fabricating the same
US10403758B2 (en) Vertical metal oxide semiconductor transistor
KR20020010918A (ko) 이중 게이트 모스펫 트랜지스터 및 그 제조 방법
US11728429B2 (en) Method of fabricating semiconductor device
JP6997033B2 (ja) 半導体装置及び半導体装置の製造方法
JP2005285980A (ja) 半導体装置および半導体装置の製造方法
US8530972B2 (en) Double gate MOSFET with coplanar surfaces for contacting source, drain, and bottom gate
JP2002270851A (ja) 半導体装置の製造方法
JP2007123850A (ja) 半導体装置およびその製造方法
TW202006829A (zh) 半導體裝置及其製造方法
TW202406021A (zh) 半導體裝置及其製造方法
US6921940B2 (en) MOS transistor and fabrication method thereof
CN111354795A (zh) 半导体晶体管器件和制造半导体晶体管器件的方法
JP2024073177A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210921

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211216

R150 Certificate of patent or registration of utility model

Ref document number: 6997033

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150