JP6993809B2 - 表示装置およびその製造方法ならびに電子機器 - Google Patents

表示装置およびその製造方法ならびに電子機器 Download PDF

Info

Publication number
JP6993809B2
JP6993809B2 JP2017151762A JP2017151762A JP6993809B2 JP 6993809 B2 JP6993809 B2 JP 6993809B2 JP 2017151762 A JP2017151762 A JP 2017151762A JP 2017151762 A JP2017151762 A JP 2017151762A JP 6993809 B2 JP6993809 B2 JP 6993809B2
Authority
JP
Japan
Prior art keywords
electrode
layer
insulating layer
conductive material
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017151762A
Other languages
English (en)
Other versions
JP2019032939A (ja
Inventor
信貴 浮ケ谷
哲也 木村
大恭 岡林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2017151762A priority Critical patent/JP6993809B2/ja
Priority to US16/044,785 priority patent/US10580834B2/en
Priority to CN201810873993.1A priority patent/CN109390376B/zh
Publication of JP2019032939A publication Critical patent/JP2019032939A/ja
Priority to US16/773,305 priority patent/US10910445B2/en
Application granted granted Critical
Publication of JP6993809B2 publication Critical patent/JP6993809B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/813—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80515—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/818—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80518—Reflective anodes, e.g. ITO combined with thick metallic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、表示装置およびその製造方法ならびに電子機器に関する。
発光層として有機層を有する表示装置が注目されている。このような表示装置では、陰極から注入された電子と、陽極から注入された正孔とが発光層で再結合することによって光が発生し、その光が陰極または陽極を通して取り出される。特許文献の課題の欄には、下部電極間の間隙および下部電極の端部を被覆する画素規制層をスパッタ法またはＣＶＤ法によって形成した場合に、下部電極の側面が画素規制層によって完全に被覆されず、下部電極と上部電極とが短絡しうることが記載されている。特許文献１には、下部電極の側面が画素規制層によって完全に被覆されない理由として、スパッタ法またはＣＶＤ法のような成膜方法では段差被覆性が不十分であることが挙げられている。このような課題を解決しうる構成として、特許文献１には、反射金属膜とその上に積層された透明電極膜とによって第１電極を構成し、第１電極の端部には、透明電極膜を設けず、反射金属膜を酸化させた金属酸化物膜を設ける構成が開示されている。第１電極の上には、発光層を介して第２電極が配置される。
特許第５６７７２９０号公報
特許文献１に記載された発明は、十分な段差被覆性が得られないスパッタ法またはＣＶＤ法によって画素規制層を形成する代わりに、反射金属膜を酸化させる方法によって金属酸化物膜を形成するものである。しかし、特許文献１に記載された発明では、反射金属膜の材料は、酸化工程によって十分な品質の金属酸化膜が得られる必要があり、反射金属膜の材料が制限される。また、特許文献１では、反射金属膜の酸化によって得られる金属酸化膜の品質が十分でない場合に対する考慮がなされていない。ここで、金属酸化膜の品質が十分でないと、第１電極と第２電極とが短絡したり、第１電極の望ましくない部分から発光層への電流パスが形成されたり、発光層に水分が侵入したりしうる。
本発明は、第１電極の側面を被覆するように絶縁膜を有する表示装置において第１電極の構成材料に対する制限を緩和しつつ該絶縁膜の品質を向上させるために有利な技術を提供することを目的とする。
本発明の１つの側面は、第１電極と、第２電極と、前記第１電極と前記第２電極との間に配置された有機層と、前記第１電極の少なくとも側面を被覆する絶縁膜とを有する表示装置において、前記絶縁膜は、前記第１電極の側面の少なくとも一部分を被覆する第１絶縁層と、前記側面を被覆する第２絶縁層とを含み、前記第１絶縁層は、前記側面と前記第２絶縁層との間に配置され、前記第１絶縁層は、第１部分と、前記第１部分よりも密度が低い第２部分とを含む。
本発明に１つの側面は、第１電極と、第２電極と、前記第１電極と前記第２電極との間に配置された有機層と、前記第１電極の少なくとも側面を被覆する絶縁膜とを有する表示装置において、前記絶縁膜は、前記第１電極の側面の少なくとも一部分を被覆する第１絶縁層と、前記側面を被覆する第２絶縁層とを含み、前記第１絶縁層は、前記側面と前記第２絶縁層との間に配置され、前記第１絶縁層は、第１部分と、前記第１部分よりも密度が低い第２部分とを含み、前記第１電極は、層間絶縁膜の上面の上に、第１導電材料層と第２導電材料層とを含む複数の導電材料層が積層された積層構造を有し、前記層間絶縁膜の上面に対する平面視において、前記第１導電材料層の側面は、前記第２導電材料層の側面よりも突出しており、前記第２部分は、前記第１電極の側面の側方であって、かつ、前記第１導電材料層の前記側面の近傍に配置されている。
１つの実施形態の表示装置の構成を示す図。 副画素の配列を例示する図。 第１実施形態の表示装置の断面構造を模式的に示す図。 図３の一部を拡大した断面図。 第１実施形態の表示装置の製造方法を示す図。 第１実施形態の表示装置の製造方法を示す図。 第１実施形態の表示装置の製造方法を示す図。 第１実施形態の表示装置の製造方法を示す図。 第１実施形態の表示装置の製造方法を示す図。 第２実施形態の表示装置の断面構造を模式的に示す図。 第２実施形態の表示装置の製造方法を示す図。 第２実施形態の表示装置の製造方法を示す図。 第２実施形態の表示装置の製造方法を示す図。 第２実施形態の表示装置の製造方法を示す図。 第２実施形態の表示装置の製造方法を示す図。 第３実施形態の表示装置の断面構造を模式的に示す図。 第４実施形態の表示装置の断面構造を模式的に示す図。 第５実施形態の表示装置の断面構造を模式的に示す図。 課題を説明する図。 第５実施形態の表示装置の断面構造を模式的に示す図。 第５実施形態において形成された絶縁膜における厚さ方向における位置と該位置におけるＡｒ含有率との関係を例示する図。 スパッタリング作用を調整する方法を例示する図。 第６実施形態の表示装置の断面構造を模式的に示す図。 第７実施形態の表示装置の断面構造を模式的に示す図。 第８実施形態の表示装置の断面構造を模式的に示す図。 第９実施形態のカメラの構成例を示すブロック図。
以下、添付図面を参照しながら本発明をその例示的な実施形態を通して説明する。
図１には、本発明の第１実施形態の表示装置１の構成が示されている。表示装置１は、画素領域２０および周辺回路領域４０を有する。画素領域２０には、複数の副画素２１が配置されている。各副画素２１は、例えば、Ｒ（赤色）、Ｇ（緑色）またはＢ（青色）の副画素でありうる。周辺回路領域４０は、信号線駆動回路４１および走査線駆動回路４２を含みうる。画素領域２０および周辺回路領域４０は、基板１０の上に配置されうる。
各副画素２１は、アクティブ型の副画素であり、例えば、有機発光素子ＥＬ、書き込みトランジスタＴｒ１、駆動トランジスタＴｒ２および保持容量Ｃｃを含みうる。有機発光素子ＥＬと駆動トランジスタＴｒ２とは、第１電源線Ｖｃｃと第２電源線（グランド）との間に直列に接続されている。保持容量Ｃｓの一端は、書き込みトランジスタＴｒ１と駆動トランジスタＴｒ２との接続ノードに接続され、他端は、第１電源線Ｖｃｃに接続されている。書き込みトランジスタＴｒ１の２つの主電極（ソースおよびドレイン）の一方は信号線５１に接続され、他方は駆動トランジスタＴｒ２のゲートに接続されている。また、書き込みトランジスタＴｒ１のゲートは、走査線５２に接続されている。信号線駆動回路４１は、複数の信号線５１を駆動する。走査線駆動回路４２は、複数の走査線５２を駆動する。信号線駆動回路４１によって複数の信号線５１に画像信号が出力され、走査線駆動回路４２によって選択された行の副画素２１の書き込みトランジスタＴｒ１が導通し、その副画素２１の保持容量Ｃｓに画像信号が書き込まれる。
図２には、副画素２１の配列が例示されている。ここで、副画素２１は、Ｒ色の副画素ＰＲ、Ｇ色の副画素ＰＧ、Ｂ色の副画素ＰＢとして示されている。この例では、各副画素は六角形の形状を有するが、他の形状（例えば、四角形または他の多角形）を有してもよい。また、複数の副画素の配列は、マトリクス状であってもよいし、その他の配列でもよい。また、一例において副画素の配列ピッチは約５μｍであり、Ｒ色の副画素ＰＲ、Ｇ色の副画素ＰＧおよびＢ色の副画素ＰＢで構成される画素の配列ピッチ約８μｍである。この実施形態では、３つの副画素で１つの画素が構成される例を説明するが、１つの画素は、４以上の副画素で構成されてもよい。
図３には、図２のＡ－Ａ’線における断面構造が模式的に示されている。副画素２１の構成要素のうち有機発光素子ＥＬを駆動するための書き込みトランジスタＴｒ１、駆動トランジスタＴｒ２および保持容量Ｃｃは、駆動回路を構成し、駆動回路層１０１に配置されている。駆動回路層１０１には、書き込みトランジスタＴｒ１および駆動トランジスタＴｒ２に対する迷光を遮断する遮光層が配置されうる。駆動回路層１０１は、半導体基板１００を含んでもよく、書き込みトランジスタＴｒ１、駆動トランジスタＴｒ２の活性領域は、半導体基板１００の中に形成されうる。あるいは、書き込みトランジスタＴｒ１および駆動トランジスタＴｒ２は、ガラス基板等の絶縁性基板の上に形成されうる。絶縁性基板は、導電性基板の表面に絶縁膜を有する基板であってもよい。
駆動回路層１０１の上には、層間絶縁層１０２が配置され、層間絶縁層１０２の上には、Ｒ色の副画素ＰＲ、Ｇ色の副画素ＰＧ、Ｂ色の副画素ＰＢの有機発光素子ＥＬが配置される。表示装置１は、複数の第１電極（アノード）１１０、複数の第１電極１１０の少なくとも側面を被覆する絶縁膜１２０、複数の第１電極１１０および絶縁膜１２０の上に配置された有機層１３０を含みうる。また、表示装置１は、有機層１３０の上に配置された第２電極（カソード）１４０を含みうる。各有機発光素子ＥＬは、第１電極１１０、有機層１３０および第２電極１４０で構成され、複数の有機発光素子ＥＬは、絶縁膜１２０によって分離される。第２電極１４０は、複数の有機発光素子ＥＬに対して共有に設けられうる。有機発光素子ＥＬの上には、防湿層１５０、平坦化層１６０およびカラーフィルタ層１７０が配置されうる。
絶縁膜１２０は、複数の第１電極の各々の側面の少なくとも一部分を被覆する第１絶縁層１２１と、複数の第１電極の各々の側面を被覆する第２絶縁層１２２とを含む。第１絶縁層１２１は、複数の第１電極の各々の側面と第２絶縁層１２２との間に配置される。有機層１３０は、複数の第１電極１１０および絶縁膜１２０の上に配置された複数の層を含みうる。図３では、単純化のために、有機層１３０を構成する複数の層として、正孔注入層１３１と、多層膜１３２とが示されている。多層膜１３２は、正孔注入層１３１の側から順に、正孔輸送層、発光層、電子輸送層を積層した構造を有しうる。
カラーフィルタ層１７０は、防湿層１５０の上に形成されてもよいし、不図示の支持基板によって支持された状態で平坦化層１６０に貼り合わされてもよい。後者においては、支持基板に防湿層が設けられてもよい。有機層１３０は、複数の画素（複数の第１電極１１０）に対して共通に設けられうる。この例では、有機層１３０が白色の光を発生し、Ｒ色、Ｇ色およびＢ色のカラーフィルタ層１７０がそれぞれＲ色、Ｇ色およびＢ色の光を透過する。
以下、各構成要素の詳細を例示的に説明する。層間絶縁層１０２は、微細な接続孔が設けられることから、高い加工精度を得ることができる材料で製造されることが好ましい。接続孔には、導電性金属よりなるプラグ１０３が埋め込まれる。駆動回路層１０１に駆動トランジスタＴｒ２は、プラグ１０３を介して第１電極１１０に電気的に接続される。層間絶縁層１０２の材料としては、例えば、アクリルまたはポリイミド等の有機材料、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）または酸窒化シリコン（ＳｉＯＮ）等の無機材料で構成されうる。
第１電極１１０は、副画素毎に電気的に個別に設けられる。第１電極１１０は、反射層としての機能も兼ねている。第１電極１１０の反射率を高めることにより、発光素子ＥＬの発光効率を高めることができる。第１電極１１０の厚さは、例えば、３０ｎｍ～１０００ｎｍの範囲内でありうる。第１電極１１０は、下地となる層間絶縁層１０２の上に配置された複数の導電材料層を有しうる。第１電極１１０は、例えば、下地となる層間絶縁層１０２の側から、バリアメタル層１１１、反射金属層１１２、正孔注入効率を調整するための注入効率調整層１１３が順に積層されて構成されうる。バリアメタル層１１１は、単層であってもよいし、積層構造を有していてもよい。バリアメタル１１１は、例えば、層間絶縁層１０２の側から、１０～１００ｎｍの範囲内の厚さを有するＴｉと、１０～１００ｎｍの範囲内の厚さを有するＴｉＮとを積層して構成されうる。反射金属層１１２は、可視光領域における反射率が７０％以上であることが好ましい。反射金属層１１２は、例えば、Ａｌ（アルミニウム）、Ａｇ（銀）またはそれらの少なくとも１つを含む合金で構成されうる。また、反射金属層１１２は、高い反射率を得るために５０ｎｍ以上の厚さを有しうる。一方、反射金属層１１２の厚さの上限は、反射金属層１１２の上に形成される有機層１３０および第２電極１４０が第１電極１１０によって形成される段差を十分に被覆することができるように決定されうる。及び、または、反射金属層１１２の厚さの上限は、反射金属層１１２の表面のラフネスを考慮して決定されうる。
例えば、第１電極１１０の厚さは、第１電極１１０と第２電極１４０の間に配置される有機層１３０の厚さよりも薄いことが好ましい。反射金属層１１２をアルミニウムまたはアルミニウム合金を用いる場合には、反射金属層１１２の表面の酸化を防止し、また、正孔注入効率を向上するために、反射金属層１１２の上に注入効率調整層１１３を設けることが好ましい。注入効率調整層１１３は、例えば、Ｔｉ、Ｗ、Ｍｏ、Ｃｒ、Ｔａ等の高融点金属およびそれらの少なくとも１つを含む合金、または、ＩＴＯ、ＩＺＯ等の透明電極材料で構成されうる。注入効調整層１１３としてＴｉ等の高融点金属を用いる場合には、第１電極１１０の反射率低下を考慮して、注入効調整層１１３の厚さを５０ｎｍ以下とすることが好ましい。また、第１電極１１０上に設ける正孔注入層１３１は、正孔注入性の観点から、抵抗値が低い材料で構成されることが好ましい。
第１絶縁層１２１は、第１電極１１０の側面の少なくとも一部を被覆するように設けられうる。例えば、第１絶縁層１２１は、１ｎｍ～１００ｎｍの範囲内の厚さを有しうる。第１絶縁層１２１は、例えば、アクリルまたはポリイミド等の有機材料、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）または酸窒化シリコン（ＳｉＯＮ）等の無機材料で構成されうる。また、第１絶縁層１２１は、有機層１３０が水分の影響により劣化しないように、含水率が低い材料で構成されることが好ましい。第１絶縁層１２１は、第１電極１１０上の発光領域を規定する。第１絶縁層１２１は、隣接して配列された第１電極１１０の間に延在するように配置され、第１電極１１０の上面の周辺部を被覆する一方で第１電極１１０上の発光領域に対応する部分に開口を有する。
第２絶縁層１２２は、第１絶縁層１２１と有機層１３０との間に設けられる。第２絶縁層１２２は、第１絶縁層１２１を介して第１電極１１０の側面を被覆するように配置されうる。第２絶縁層１２２の厚さは、１ｎｍ～１００ｎｍの範囲内でありうる。第２絶縁層１２２は、例えば、アクリルまたはポリイミド等の有機材料、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）または酸窒化シリコン（ＳｉＯＮ）等の無機材料で構成されうる。第２絶縁層１２２は、有機層１３０が水分の影響により劣化しないように、含水率が低い材料から選択される。第２絶縁層１２２は、第１絶縁層１２１を介して、第１電極１１０の上面の周辺部を被覆する一方で第１電極１１０の上の発光領域に対応する部分に開口を有する。
第１電極１１０の上に第１絶縁層１２１および第２絶縁層１２２を含む絶縁膜１２０で形成される開口部の段差は、該開口部の上に有機層１３０を介して配置される第２電極１４０が有機層１３０の上面の段差を十分に被覆することができるように決定されうる。第１電極１１０の上に絶縁膜１２０によって形成される開口部の段差は、例えば、有機層１３０の厚さ以下であることが好ましい。
図４は、図３の一部を拡大した断面図である。第１電極１１０は、複数の導電材料層を積層して構成されうる。第１電極１１０は、層間絶縁膜１０２の上面に対する平面視において該複数の導電材料層のうち少なくとも１つの導電材料層の側面が該複数の導電材料層のうち他の導電材料層の側面よりも突出するように構成されうる。例えば、第１電極１１０は、バリアメタル１１１、反射電極層１１２および注入効率調整層１１３等の複数の導電材料層を積層して構成され、少なくとも１つの導電材料層である注入効率調整層１１３が他の導電材料層より突出している。これにより、第１電極１１０の側面に庇状の段差４０１が形成されうる。庇状の段差４０１は、複数の導電材料層をパターニングして第１電極１１０を形成する際に、複数の導電材料層のエッチングレートの違い等によって形成されうる。あるいは、庇状の段差４０１は、複数の導電材料層をパターニングして第１電極１１０を形成する際に複数の導電材料層のエッチングレートの違いを利用して意図的に形成されてもよい。図４に示された例では、注入効率調整層１１３が反射金属層１１２の上面を完全に被覆しつつ庇状に突出している。このような構造は、有機層１３０が局所的に反射金属層１１２に接触することによる局所的な注入効率異常の発生を防ぐために効果的である。
第１絶縁層１２１は、複数の第１電極１１０の少なくとも側面と第２絶縁層１２２との間に配置される。第１絶縁層１２１は、第１部分５０１と、第１部分５０１よりも密度（単位体積当たりの質量）が低い第２部分（低密度部または欠陥含有部とも呼ばれうる）５０２とを含みうる。第１部分５０１は、複数の第１電極１１０の各々の上面における外周部を被覆する部分を含みうる。第２部分５０２は、第１複数の第１電極１１０の各々の側面の側方、例えば、段差４０１の近傍（段差４０１を構成する注入効率調整層１１３の近傍）に配置されうる。第２部分５０２は、段差４０１を構成する注入効率調整層１１３と層間絶縁膜１０２の上面との間に配置されうる。
第２部分５０２は、例えば、空洞、間隙またはクラック等の欠陥を有する部分、または、欠陥自体でありうる。第２部分５０２が、第１電極１１０の望ましくない部分から有機層１３０への電流パスを形成したり、有機層１３０に水分を侵入させたりしうる。第２絶縁層１２２は、第１絶縁層１２１の第２部分５０２を被覆するように配置され、これにより、第２部分５０２が直接に有機層１３０に接触することが抑制される。第１電極１１０の望ましくない部分から有機層１３０への電流パスの形成が抑制されうる。また、第２部分５０２が大きな空洞として形成された場合、第２絶縁層１２２が存在しないと、第１電極１１０と第２電極１４０とが短絡しうるが、第２絶縁層１２２を設けることによって、このような短絡が防止されうる。第２絶縁層１２２は、第１電極１１０の被覆すべき領域の全体を十分に被覆するように配置される。
ここで、第１絶縁層１２１のうち、第１電極１１０の上面を構成する導電材料層（注入効率調整層１１３）の側面を被覆している部分の最大厚さ（第１電極１１０の上面に平行な方向の最大厚さ）をＤ１とする。また、第１絶縁層１２１のうち、第１電極１１０の反射金属層１１２の側面を被覆している部分の最大厚さ（第１電極１１０の上面に平行な方向の最大厚さ）をＤ２とする。ここで、注入効率調整層１１３は、第１電極１１０を構成する複数の導電材料層の中で、第１電極１１０の上面を構成する層、および／または、層間絶縁膜１０２の上面に対する平面視において側面が最も突出した導電材料層である。反射金属層１１２は、注入効率調整層１１３の下に配置され、第１電極１１０を構成する複数の導電材料層の中で、層間絶縁膜１０２の上面に対する平面視において側面が最も窪んだ導電材料層である。また、第２絶縁層１２２のうち、第１電極１１０の上面を構成する導電材料層（注入効率調整層１１３）の側面を被覆している部分の最大厚さ（第１電極１１０の上面に平行な方向の最大厚さ）をＤ３とする。また、第２絶縁層１２２のうち、第１電極１１０の反射金属層１１２の側面を被覆している部分の最大厚さ（第１電極１１０の上面に平行な方向の最大厚さ）をＤ４とする。この定義において、Ｄ３／Ｄ４＞Ｄ１／Ｄ２を満たすことが好ましい。Ｄ３／Ｄ４＞Ｄ１／Ｄ２は、第１絶縁層１２１による段差４０１の被覆性よりも第２絶縁層１２２による段差４０１の被覆性の方が良いことを意味する。
段差４０１の側面において第１絶縁層１２１が連続した構造を有するために、第１電極１１０の上面の上における第１絶縁層１２１の厚さ（第１電極１１０の上面に垂直な方向における厚さ）は、注入効率調整層１１３の厚さより厚いことが好ましい。
有機層１３０が画素領域２０のみならず周辺回路領域４０にも延在する場合には、第２絶縁層１２２は、画素領域２０だけではなく、周辺回路領域４０における有機層１３０も下面に沿って延在することが好ましい。このような構成は、周辺回路領域４０において水分が有機層１３０に侵入し画素領域２０における有機層１３０に至ることを防止するために効果的である。また、第２電極１４０が画素領域２０のみならず周辺回路領域４０にも延在する場合には、第２絶縁層１２２は、画素領域２０だけではなく、周辺回路領域４０における第２電極１４０の下面に沿って延在することが好ましい。このような構成は、下方から第２電極１４０に水分が侵入し第２電極１４０を通して画素領域２０における有機層１３０に至ることを防止するために効果的である。ここで、第２電極１４０を構成する光透過性材料は、一般的には、防止性が低い。
第２絶縁層１２２の上には、第３絶縁層（不図示）または更に多くの絶縁層が積層されてもよい。絶縁膜１２０を構成する絶縁層の層数を増やすことにより、第２部分５０２が有機層１３０または第２電極１４０と接触する可能性を低減することができる。また、有機層１３０への水分の侵入を低減することができる。第１絶縁層１２１、第２絶縁層１２２および第３絶縁層を構成する材料は、互いに同じ材料であってもよいし、互いに異なる材料であってもよい。
有機層１３０は、複数の第１電極１１０および絶縁膜１２０の上に、複数の第１電極１１０に対して共通に（換言すると、複数の副画素に対して共通に）設けられている。有機層１３０は、例えば、第１電極１１０の側から順に、正孔注入層１３１、正孔輸送層、発光層、電子輸送層を積層した構成を有している。正孔輸送層、発光層、電子輸送層を含む多層膜は、多層膜１３２として示されている。
第２電極１４０は、有機層１３０の上に、複数の第１電極１１０（換言すると、複数の副画素）に対して共通して設けられている。第２電極１４０は、光透過性を有する導電膜であり、例えばＩＴＯ、ＩＺＯ、ＺｎＯ、Ａｇ、ＭｇＡｇ合金のいずれか材料で構成される単層、または、これらの材料のいずれでそれぞれ構成される２層以上を含む積層膜により構成されうる。第２電極１４０は、電子注入性を考慮して、例えば、フッ化リチウム、カルシウムから構成される複数の層を含みうる。第２電極１４０は、画素領域２０の周囲において、駆動回路層１０１に含まれる配線層に電気的に接続されうる。第２電極１４０の光透過率を高めるために第２電極１４０を薄膜化する場合、第２電極１４０のシート抵抗が相対的に高くなることを考慮して、画素領域２０内において、駆動回路層１０１に含まれる配線層と第２電極１４０とを電気的に接続してもよい。
第１実施形態によれば、絶縁膜１２０の形成方法が第１電極１１０を酸化させる方法に制限されることがない。よって、第１実施形態は、第１電極１１０の材料に対する制限を緩和しつつ、絶縁膜１２０の品質を向上させるために有利である。
防湿層１５０は、第２電極１４０の上に、複数の第１電極１１０（換言すると、複数の副画素）に対して共通して設けられる。防湿層１５０は、例えば、厚さが０．１μｍ～１０μｍの範囲内の窒化ケイ素（ＳｉＮｘ）膜により構成されうる。カラーフィルタ層１７０は、防湿層１５０の上に設けられる。カラーフィルタ層１７０は、複数の副画素が発生した光を、赤色光、緑色光、青色光として取り出すものである。なお、発光色ごとに配置されたカラーフィルタパターン間において、画素間での混色を抑制するための遮光部が設けられてもよい。
以下、図５Ａ～５Ｅを参照しながら第１実施形態の表示装置１の製造方法を例示的に説明する。まず、工程Ｓ５０１では、書き込みトランジスタＴｒ１、駆動トランジスタＴｒ２および保持容量Ｃｃ等の回路素子を駆動回路層１０１が形成される。駆動回路層１０１、例えばＭＯＳプロセス等によって形成されうる。次いで、駆動回路層１０１の上に層間絶縁層１０２が形成される。層間絶縁層１０２は、例えば、酸化膜（ＳｉＯｘ）または酸窒化膜（ＳｉＯＮ）等の絶縁膜によって形成されうる。層間絶縁層１０２の上面は、ＣＭＰ法等によって平坦化されうる。次いで、フォトリソグラフィ法およびドライエッチング法により層間絶縁層１０２の所定の位置に複数の接続口が形成され、該複数の接続口に、例えばタングステン（Ｗ）等の導電性材料が充填されるように該導電性材料の膜が形成される。その後、該膜がＣＭＰ法あるいはエッチバック法によって処理されることによって、該導電性材料よりなるプラグ１０３が形成される。
次に、工程Ｓ５０２では、層間絶縁層１０２の上に、例えば、チタン（Ｔｉ）膜、窒化チタン（ＴｉＮ）膜、アルミニウム合金膜、チタン（Ｔｉ）膜からなる積層金属膜が形成される。該積層金属膜は、例えば、スパッタリング法によって形成されうる。次に、工程Ｓ５０３では、工程Ｓ５０２で形成された積層金属膜がフォトリソグラフィ法およびドライエッチング法によってパターニングされて、プラグ１０３に接続された第１電極１１０が形成される。
次に、工程Ｓ５０４では、第１電極１１０の上に、例えば、プラズマＣＶＤ法により、例えば、酸化膜（ＳｉＯｘ）、酸窒化膜（ＳｉＯＮ）または窒化ケイ素膜（ＳｉＮｘ）等の絶縁層が第１絶縁層１２１として形成される。ここで、第１絶縁層１２１は、４００℃以下の温度で形成されることが好ましい。
次に、工程Ｓ５０５では、第１絶縁層１２１の上に、例えば、高密度プラズマＣＶＤ法により、例えば酸化膜（ＳｉＯｘ）、酸窒化膜（ＳｉＯＮ）または窒化ケイ素膜（ＳｉＮｘ）等の絶縁層が第２絶縁層１２２として形成されうる。ここで、第２絶縁層１２２を高密度プラズマＣＶＤ法で形成する場合において、例えば、アルゴン（Ａｒ）ガスによるスパッタ反応を利用することで、第１電極１１０の庇状の段差４０１を被覆する第２絶縁層１２２の上面の傾斜を緩和することができる。つまり、第２絶縁層１２１のうち第１電極１１０の側面の段差４０１を被覆している部分の表面に生じる段差は、第１絶縁層１２１のうち第１電極１１０の側面の段差４０１を被覆している部分の表面に生じる段差よりも小さくなる。
次に、工程Ｓ５０６では、第１絶縁層１２１および第２絶縁層１２２がフォトリソグラフィ法およびドライエッチング法によってパターニングされ、第１電極１１０の上に開口部を有する絶縁膜１２０が形成される。この際に、後の工程で形成される第２電極１４０を第１電極１１０と同層の金属層に接続するための接続口も同時に形成されうる。次に、絶縁膜１１０が形成された構造体を洗浄する洗浄工程が実施されることによって構造体の表面の異物が除去される。また、洗浄工程の後に脱水処理が実施され、構造体の表面の水分が除去されうる。
次に、工程Ｓ５０７では、例えば真空蒸着法により、有機発光素子を構成する有機層１３０として、例えば、正孔注入層１３１、正孔輸送層、発光層、電子輸送層（正孔輸送層、発光層、電子輸送層は、多層膜１３２として記載されている。）等の複数の有機層が順次に形成されうる。引き続き、減圧雰囲気から大気に開放されることなく、真空蒸着法により第２電極１４０が形成されうる。真空蒸着法によって有機層１３０を形成する際に、メタルマスクを用いることで所定の領域に選択的に有機層１３０を形成することができる。前述の工程Ｓ５０６では、第２絶縁層１２２は、有機層１３０が形成される領域を包含するように形成されることが好ましい。
次に、工程Ｓ５０８では、例えば、プラズマＣＶＤ法、スパッタ法またはＡＬＤ法等の成膜方法、または、これらの成膜方法の組み合わせによって、第２電極１４０を被覆するように防湿層１５０が形成される。防湿層１５０の成膜温度は、有機層１３０を構成する有機材料の分解温度以下、例えば１２０℃以下にされうる。
次に、工程Ｓ５０９では、防湿層１５０の上に、例えば、赤色フィルタの材料が塗布され、フォトリソグラフィ法によりパターニングすることによって赤色フィルタが形成されうる。続いて、赤色フィルタと同様にして、緑色フィルタおよび青色フィルタを順次に形成され、これによってカラーフィルタ層１７０が形成されうる。カラーフィルタ層１７０を形成する過程の処理温度は、有機層１３０を構成する有機材料の分解温度以下、例えば１２０℃以下にされうる。次に、表示装置１における端子取り出し用パッド部が、フォトリソグラフィ法およびドライエッチング法により形成されうる。
以下、図６および図７Ａ～７Ｅを参照しながら本発明の第２実施形態の表示装置１について説明する。なお、第２実施形態として言及しない事項は、第１実施形態に従いうる。図６（ａ）には、図２のＣ－Ｃ’線における断面構造が模式的に示されている。図６（ｂ）には、図６（ａ）の一部分を拡大した図が示されている。第２実施形態では、第２絶縁層１２２は、隣り合う第１電極１１０の間の空間に充填されるように、かつ、第１絶縁層１２１の第２部分（低密度部または欠陥含有部とも呼ばれうる）５０２が被覆されるように配置されている。第２絶縁層１２２は、絶縁膜１２０の表面を平坦化する機能も有する。絶縁膜１２０は、第１絶縁層１２１および第２絶縁層１２２を覆う第３絶縁層１２３を含みうる。第３絶縁層１２３は、第２絶縁層１２２よりも高い防湿性および／または絶縁性を有することが好ましい。第１電極１１０および第３絶縁層１２３（絶縁膜１２０）の上には、第１実施形態と同様に有機層１３０が配置される。第１絶縁層１２１および第２絶縁層１２３（絶縁膜１２０）には、発光領域を規定する開口部が設けられている。
図６に示された構成では、第２絶縁層１２２は、その全体が第１絶縁層１２１と第３絶縁層１２３とによって取り囲まれるように配置されている。このような構成に代えて、第２絶縁層１２２は、その一部が第１電極１１０の上面と接し、第１電極１１０の上面、第１絶縁層１２１および第３絶縁層１２２によって取り囲まれるように配置されてもよい。
以下、各構成要素の詳細を例示的に説明する。第１電極１１０は、副画素毎に電気的に個別に設けられる。第１電極１１０は、反射層としての機能も兼ねている。第１電極１１０の反射率を高めることにより、発光素子ＥＬの発光効率を高めることができる。第１電極１１０の厚さは、例えば、３０ｎｍ～１０００ｎｍの範囲内でありうる。隣り合って配置された第１電極１１０の間隔は、例えば、１００ｎｍ～１０００ｎｍの範囲内でありうる。第１電極１１０の上面と、第１絶縁膜１２１の上面の最大高低差をｈ１、第１電極１１０の上面と第２絶縁層１２２の上面との最大高低差をｈ２とすると、ｈ１＞ｈ２でありうる。
隣り合う第１電極１１０間における層間絶縁層１０２の上面は、凹形状を有しうる。第１絶縁層１２１は、パターニングされた第１電極１１０の側面を被覆するとともに、隣り合う第１電極１１０間における層間絶縁膜１０２の凹形状の上面を被覆するように配置されうる。第１絶縁層１２１は、例えば、１ｎｍ～１００ｎｍの範囲内の厚さを有しうる。第１絶縁層１２１は、例えば、アクリルまたはポリイミド等の有機材料、または、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）または酸窒化シリコン（ＳｉＯＮ）等の無機材料で構成されうる。また、第１絶縁層１２１は、有機層１３０を水分によって劣化させないように、含水率が低い材料で構成されることが好ましい。
第２絶縁層１２２は、例えば、アクリルまたはポリイミド等の有機材料、または、塗布型ガラス系材料としてＳＯＧ（ＳｐｉｎＯｎＧｌａｓｓ）材料等で構成されうる。第２絶縁層１２２は、有機層１３０が水分の影響により劣化しないように、含水率が低い材料から選択することが好ましい。第２絶縁層１２２は、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）または酸窒化シリコン（ＳｉＯＮ）等の無機材料で構成されてもよい。第２絶縁層１２２は、感光性を有する材料を用いて構成されてもよい。
第３絶縁層１２３は、第１電極１１０の上において第１絶縁層１２１に接触し、隣り合う第１電極１１０間に配置された第２絶縁層１２２の上面を被覆するように配置されうる。第３絶縁層１２３は、１ｎｍ～１００ｎｍの範囲内の厚さを有しうる。第３絶縁層１２３は、例えば、アクリルまたはポリイミド等の有機材料、または、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）または酸窒化シリコン（ＳｉＯＮ）等の無機材料で構成されうる。第３絶縁層１２３は、有機層１３０が水分の影響により劣化しないように、含水率が低い材料で構成されることが好ましい。第３絶縁層１２３は、第２絶縁層１２２よりも高い防湿性能を有する材料で構成されることが好ましい。第３絶縁層１２３は、第２絶縁層１２２によって平坦化された面を下地として形成されるので、第１絶縁層１２１よりも低密度な部分を有しないように構成されうる。したがって、第３絶縁層１２３は、第１絶縁層１２１よりも防湿性が高く、また、電流リークを抑制する効果が高い。また、第１絶縁層１２１、第２絶縁層１２２および第３絶縁層１２３は、第２絶縁層１２２が有機層１３０および第２電極１４０と接触しないように配置されうる。
以下、図７Ａ～７Ｅを参照しながら第２実施形態の表示装置１の製造方法を例示的に説明する。なお、第１実施形態における表示装置１の製造方法と共通する部分については、説明を省略する。第１電極１１０の形成の後、工程Ｓ７０１では、第１電極１１０の上に、例えば、プラズマＣＶＤ法により、例えば、酸化膜（ＳｉＯｘ）、酸窒化膜（ＳｉＯＮ）、窒化ケイ素膜（ＳｉＮｘ）等の絶縁層が第１絶縁層１２１として形成される。ここで、第１絶縁層１２１は、４００℃以下の温度で形成されることが好ましい。
次に、工程Ｓ７０２では、第１絶縁層１２１の上に第２絶縁層１２２が形成される。第２絶縁層１２２は、例えば、第１絶縁層１２１の上にＳＯＧ膜をスピンコート法またはスリットコート法により塗布することによって隣り合う第１電極１１０間の凹部にＳＯＧ膜を充填することによって形成されうる。ここで、ＳＯＧ膜の下地は、第１絶縁層１２１の表面であるため、塗布時において濡れムラ、膜中欠陥（ボイド）などの欠陥を抑制してＳＯＧ膜を形成することができる。ＳＯＧ膜は、第１電極１１０上の第１絶縁層１２１を十分に被覆することができる厚さとすることが、第１電極１１０の側面に沿った第１絶縁層１２１の起伏を確実に被覆するために好ましい。
次に、工程Ｓ７０３では、第１電極１１０の上の第１絶縁層１２１が露出するように、ＳＯＧ膜の一部が例えばエッチバックによって除去され、残ったＳＯＧ膜によって第２絶縁層１２２が形成される。第２絶縁層１２２は、隣り合う第１電極１１０の間の領域を平坦化する。第２絶縁層１２２は、ＳＯＧ膜以外の膜によって形成されてもよい。上記の方法によって第２絶縁層１２２を第１電極１１０間に形成する場合には、第２絶縁層１２２は、第１絶縁層１２１とのエッチング選択比が大きい材料で構成されることが好ましい。
第２絶縁層１２２は、感光性の有機材料（上記のアクリルやポリイミド）で形成されてもよい。この場合、フォトリソグラフィ法によって所定の位置に第２絶縁層１２２を形成することができる。第２絶縁層１２２は、印刷法によって形成されてもよい。あるいは、第２絶縁層１２２は、フォトリソグラフィ法と、エッチング法とを組み合わせによって形成されてもよい。平坦化のためには、化学研磨法（ＣＭＰ法）が適用されてもよい。
第２絶縁層１２２に含まれる水分が何らかの経路を介して有機層１３０に至ることを抑制するために、第２絶縁層１２２に含まれる水分を除去するための脱水処理を実施することが好ましい。上記の脱水処理や、第２絶縁層１２２の成膜温度は、４００℃以下の温度で実施されることが好ましい。
次に、工程Ｓ７０４では、第１絶縁層１２１および第２絶縁層１２２の上に、プラズマＣＶＤ法により、例えば酸化膜（ＳｉＯｘ）、酸窒化膜（ＳｉＯＮ）または窒化ケイ素膜（ＳｉＮｘ）等の絶縁層が第３絶縁層１２３として形成される。ここで、第３絶縁層１２３は、４００℃以下の温度で形成されることが好ましい。
次に、工程Ｓ７０５では、第１絶縁層１２１および第３絶縁層１２３がフォトリソグラフィ法およびドライエッチング法によってパターニングされ、第１電極１１０の上に開口部を有する絶縁膜１２０が形成される。この際に、後の工程で形成される第２電極１４０を第１電極１１０と同層の金属層に接続するための接続口も同時に形成されうる。以降の工程は、第１実施形態と同様である。
第２実施形態では、第１電極１１０の側面を被覆する第１絶縁層１２１が第１電極１１０間に凹部を有する場合において、第２絶縁層１２２によって第１電極１１０に平坦化された表面が形成される。また、第１絶縁層１２１および第２絶縁層１２２が第３絶縁層１２３によって被覆されうる。これにより、第１絶縁層１２１のうち段差４０１の近傍に形成される第２部分（低密度部または欠陥含有部とも呼ばれうる）５０２が第２絶縁層１２２によって被覆され、更に第３絶縁層１２３によって被覆されうる。このような構成により、第１絶縁層１２１の第２部分５０２を通して第１電極１１０から有機層１３０への電流パスが形成されることや、有機膜１３０に水分が侵入することが抑制される。
以下、図８を参照しながら本発明の第３実施形態の表示装置１について説明する。なお、第３実施形態として言及しない事項は、第１実施形態に従いうる。図８には、図２のＡ－Ａ’線における断面構造が模式的に示されている。第３実施形態では、図８に模式的に示されるように、絶縁膜１２０を構成する第１絶縁層１２１および第２絶縁層１２２は、段差４０１に沿ってオーバーハングした形状を有する。第２絶縁層１２２の上には、有機層１３０が配置される。
ここで、第１絶縁層１２１のうち、第１電極１１０の上面を構成する導電材料層（注入効率調整層１１３）の側面を被覆している部分の最大厚さ（第１電極１１０の上面に平行な方向の最大厚さ）をＤ１とする。また、第１絶縁層１２１のうち、第１電極１１０の反射金属層１１２の側面を被覆している部分の最大厚さ（第１電極１１０の上面に平行な方向の最大厚さ）をＤ２とする。ここで、注入効率調整層１１３は、第１電極１１０を構成する複数の導電材料層の中で、第１電極１１０の上面を構成する層、および／または、側面が最も突出した導電材料層である。反射金属層１１２は、注入効率調整層１１３の下に配置され、第１電極１１０を構成する複数の導電材料層の中で、側面が最も窪んだ導電材料層である。また、第２絶縁層１２２のうち、第１電極１１０の上面を構成する導電材料層（注入効率調整層１１３）の側面を被覆している部分の最大厚さ（第１電極１１０の上面に平行な方向の最大厚さ）をＤ３とする。また、第２絶縁層１２２のうち、第１電極１１０の反射金属層１１２の側面を被覆している部分の最大厚さ（第１電極１１０の上面に平行な方向の最大厚さ）をＤ４とする。この定義において、Ｄ３／Ｄ４＞Ｄ１／Ｄ２を満たすことが好ましい。Ｄ３／Ｄ４＞Ｄ１／Ｄ２は、第１絶縁層１２１による段差４０１の被覆性よりも第２絶縁層１２２による段差４０１の被覆性の方が良いことを意味する。
第３実施形態では、絶縁膜１２０を構成する第１絶縁層１２１および第２絶縁層１２２が段差４０１に沿ってオーバーハングした形状を有する。したがって、隣り合う第１電極１１０間において第２絶縁層１２２を被覆するように配置された有機層１３０の表面積を第１実施形態よりも大きくすることができる。よって、第３実施形態によれば、隣り合う第１電極１１０間における有機層１３０の抵抗を第１実施形態よりも高くすることができ、隣り合う第１電極１１０間において有機層１３０を通して流れるリーク電流を低減することができる。
有機層１３０の厚さが１０ｎｍ～５０ｎｍの範囲内である場合、第１絶縁層１２１の厚さと第２絶縁層１２２の厚さとの合計は、２０ｎｍ～２００ｎｍの範囲内であることが好ましい。第２絶縁層１２２は、第１絶縁層１２１よりも高い防湿性、または高い絶縁性を有するのが好ましい。
第２絶縁層１２２の上には、第３絶縁層（不図示）または更に多くの絶縁層が積層されてもよい。絶縁膜１２０を構成する絶縁層の層数を増やすことにより、第２部分５０２が有機層１３０または第２電極１４０と接触する可能性を低減することができる。また、有機層１３０への水分の侵入を低減することができる。第１絶縁層１２１、第２絶縁層１２２および第３絶縁層を構成する材料は、互いに同じ材料であってもよいし、互いに異なる材料であってもよい。
以下、第３実施形態の表示装置１の製造方法を例示的に説明する。なお、第１実施形態における表示装置１の製造方法と共通する部分については、説明を省略する。第１電極１１０の形成の後、まず、第１電極１１０の上に、例えば、プラズマＣＶＤ法により、例えば、酸化膜（ＳｉＯｘ）、酸窒化膜（ＳｉＯＮ）、窒化ケイ素膜（ＳｉＮｘ）等の絶縁層が第１絶縁層１２１として形成される。ここで、第１絶縁層１２１は、４００℃以下の温度で形成されることが好ましい。
次に、第１絶縁層１２１の上に第２絶縁層１２２が形成される。第２絶縁層１２２は、例えば、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｏｐｏｓｉｔｉｏｎ）法により形成されうる。第２絶縁層１２２は、例えば、酸化膜（ＳｉＯｘ）、酸窒化膜（ＳｉＯＮ）または窒化ケイ素膜（ＳｉＮｘ）により形成されうる。ＡＬＤ法によれば、均一な厚さを有する第２絶縁層１２２が形成されうる。ここで、第２絶縁層１２２は、４００℃以下の温度で形成されることが好ましい。
ここで、ＡＬＤ法、または４００℃以下の温度で膜を形成する場合、成膜レートが低いことを考慮する必要があるかもしれない。そこで、第１絶縁層１２１および第２絶縁層１２２によって絶縁膜１２０を形成する場合、第１絶縁層１２１の厚さを第２絶縁層１２２の厚さより厚くすることが短タクトの観点で有利である。
次に、第１絶縁層１２１および第２絶縁層１２２がフォトリソグラフィ法およびドライエッチング法によってパターニングされ、第１電極１１０の上に開口部を有する絶縁膜１２０が形成される。この際に、後の工程で形成される第２電極１４０を第１電極１１０と同層の金属層に接続するための接続口も同時に形成されうる。以降の工程は、第１実施形態と同様である。
図９を参照しながら本発明の第４実施形態の表示装置１について説明する。なお、第４実施形態として言及しない事項は、第１実施形態に従いうる。図９には、図２のＡ－Ａ’線における断面構造が模式的に示されている。第４実施形態の表示装置１は、庇状の段差４０１を有しないが、バリアメタル層１１１にステップ状の段差４０２を有する。
第１絶縁層１２１は、第２絶縁層１２２よりも高い耐湿性を有することが好ましい。また、第１絶縁層１２１は、その下の層間絶縁層１０２よりも高い耐湿性を有することが好ましい。これにより、層間絶縁層１０２から有機層１３０に水分が侵入することを遅延させ、または抑制することができる。第１絶縁層１２１は、例えば窒化シリコンで構成され、第２絶縁層１２２は、例えば酸化シリコンまたは酸窒化シリコンで構成されうる。層間絶縁膜１０２は、酸化シリコンまたは酸窒化シリコンで構成されうる。
第４実施形態においても、第１絶縁層１２１は、第１部分５０１と、第１部分５０１よりも密度が低い第２部分（低密度部または欠陥含有部とも呼ばれうる）５０２とを含みうる。第２部分５０２は、ステップ状の段差４０２の近傍に形成されうる。
第２部分５０２は、段差４０２に起因して第１絶縁層１２１において段差４０２の近傍に生じる歪み応力によって生じうる。例えば、表示装置１の製造過程またはその後の環境温度の変化等の要因により、歪み応力が開放された結果として、局所的に第１絶縁層１２１の密度が低くなり、その部分が第２部分５０２となりうる。
第２絶縁層１２２は、第１絶縁層１２１の第２部分５０２を被覆する。第２絶縁層１２２の上には、第３絶縁層または更に多くの絶縁層が積層されてもよい。絶縁膜１２０を構成する絶縁層の層数を増やすことにより、第２部分５０２が有機層１３０または第２電極１４０と接触する可能性を低減することができる。また、有機層１３０への水分の侵入を低減することができる。第１絶縁層１２１、第２絶縁層１２２および第３絶縁層を構成する材料は、互いに同じ材料であってもよいし、互いに異なる材料であってもよい。
以下、本発明の第５実施形態について説明する。なお、第５実施形態として言及しない事項は、第１実施形態に従いうる。図１０には、図２のＡ－Ａ’線における断面構造が模式的に示されている。副画素２１の構成要素のうち発光素子ＥＬを駆動するための書き込みトランジスタＴｒ１、駆動トランジスタＴｒ２および保持容量Ｃｃは、駆動回路を構成し、駆動回路層１０１に配置されている。駆動回路層１０１には、書き込みトランジスタＴｒ１、駆動トランジスタＴｒ２に対する迷光を遮断する遮光層が配置されうる。駆動回路層１０１は、半導体基板１００を含んでもよく、書き込みトランジスタＴｒ１、駆動トランジスタＴｒ２の活性領域は、半導体基板１００の中に形成されうる。あるいは、書き込みトランジスタＴｒ１および駆動トランジスタＴｒ２は、ガラス基板等の絶縁性基板の上に形成されうる。
駆動回路層１０１の上には、層間絶縁層１０２が配置され、層間絶縁層１０２の上には、Ｒ色の副画素ＰＲ、Ｇ色の副画素ＰＧ、Ｂ色の副画素ＰＢの発光素子ＥＬが配置される。表示装置１は、複数の第１電極（アノード）１１０、複数の第１電極１１０の少なくとも側面を被覆する絶縁膜１２０、複数の第１電極１１０および絶縁膜１２０の上に配置された有機層１３０を含みうる。また、表示装置１は、有機層１３０の上に配置された第２電極（カソード）１４０を含みうる。各有機発光素子ＥＬは、第１電極１１０、有機層１３０および第２電極１４０で構成され、複数の有機発光素子ＥＬは、絶縁膜１２０によって分離される。第２電極１４０は、複数の発光素子ＥＬに対して共有に設けられうる。発光素子ＥＬの上には、防湿層１５０、平坦化層１６０およびカラーフィルタ層１７０が配置されうる。
第５実施形態の１つの特徴は、絶縁膜１２０の形成方法にある。絶縁膜１２０は、例えば、高密度プラズマＣＶＤ法によって形成されうる酸化シリコンで構成されうる。高密度プラズマＣＶＤ法による絶縁膜１２０の形成方法では、例えば、原料ガスであるＳｉＨ４およびＯ２をプラズマによって分解して、堆積作用とスパッタリング作用とが競合する条件で絶縁膜１２０が形成されうる。スパッタリング作用は、例えば、絶縁膜１２０を形成する対象物（駆動回路層１０１、層間絶縁膜１０２および第１電極１１０を有する構造体（基板））を支持する基板ホルダに備えられたバイアス電極にバイアスパワーを供給することによって引き起こされうる。このバイアスパワーによって、形成途中の絶縁膜１２０にＡｒイオンが衝突し、これによって形成途中の絶縁膜１２０のスパッタリングが起こる。
上記のような高密度プラズマＣＶＤ法は、隣り合う第１電極１１０間のスペースが狭い場合においても高品位の絶縁膜１２０を形成するために有利である。しかしながら、一方で、高密度プラズマＣＶＤ法では、第１電極１１０の上に絶縁膜１２０を形成する処理の初期段階において、Ａｒイオンによって第１電極１１０の表面がスパッタリングされ、これによって第１電極１１０の表面が荒れるという問題がある。第１電極１１０の表面が荒れると、第１電極１１０の表面の反射率が低下しうる。第１電極１１０の上面の荒れは、第１電極１１０の表面に対するＡｒイオンの衝突によって第１電極１１０の上面の温度が急激に上昇し、この温度による第１電極１１０の上面の変形によって引き起こされうる。しかし、第１電極１１０の上面の上にある程度の厚さを有する絶縁膜１２０が形成された後は、第１電極１１０の上面の荒れが発生しにくい傾向が観察された。
このことから、第１電極１１０の上面の熱による変形は、第１電極１１０の上面を被覆する絶縁膜１２０によって抑制されるものと推定される。第１電極１１０の上面の熱による荒れが大きい場合には、第１電極１１０の上面の反射率の低下が無視しえないものとなりうる。ここでの反射率は、可視光領域の波長に対する反射率を意味している。また、反射率の低下を抑えるためには、例えば、第１電極１１０の上面における最大高低差を５０ｎｍ以下にすることが好ましく、２０ｎｍ以下にすることが更に好ましい。ただし、第１電極１１０の上面の荒れの許容値は、第１電極１１０に要求される反射率に応じて変化しうる。
以上より、絶縁膜１２０のうち少なくとも第１電極１１０の上面に接する部分を形成する工程、即ち、絶縁膜１２０の形成の初期段階では、第１電極１１０の表面が荒れないように、スパッタリング作用を制限することが有効である。しかし、スパッタリング作用が制限された条件のままで絶縁膜１２０を形成すると、図１１に例示されるように、絶縁膜１２０のうち第１電極１１０の側面の部分がオーバーハングし、この部分で有機層１３０が不連続になりうる。また、有機層１３０の上に形成される第２電極１４０も不連続になりうる。第１電極１１０の側面における絶縁膜１２０のオーバーハングが過度になると、絶縁膜１２０も不連続になり、第１電極１１０と第２電極１４０とが短絡しうる。
以上のような課題に対して、第５実施形態では、絶縁膜１２０を形成する工程は、第１工程と、該第１工程の後に実施される第２工程とを含む。該第１工程では、堆積作用とスパッタリング作用とが競合する第１条件で絶縁膜１２０の一部が形成される。該第２工程では、堆積作用とスパッタリング作用とが競合する第２条件で絶縁膜１２０の他の一部が形成される。該第１条件におけるスパッタリング作用は、該第２条件におけるスパッタリング作用よりも弱い。これにより、図１２に例示されるように、第１電極１１０の側面の近傍における絶縁膜１２０の上面を緩やかにし、絶縁膜１２０を連続的な形状にすることができる。ここで、第１工程から第２工程への移行は、緩やかになされてもよいし、ステップ状になされてもよい。
スパッタリング作用の程度を調整するパラメータとしては、例えば、絶縁膜１２０を形成する対象物を支持する基板ホルダに備えられたバイアス電極に供給するバイアスパワー、成膜チャンバーに供給するＡｒガス流量等がある。第１例では、成膜ガス条件をＳｉＨ４ガス流量＝１０５ｓｃｃｍ、Ｏ２ガス流量＝１５０ｓｃｃｍ、Ａｒガス流量＝２４０ｓｃｃｍとして、スパッタリング作用を調整する。第１の例で、図１４（ａ）に示されるように、バイアスパワーを０Ｗのまま絶縁膜１２０を厚さが２０ｎｍになるまで成長させる（第１工程）。その後、絶縁膜１２０の厚さが６５ｎｍになるまで、バイアスパワーを０Ｗから１２００Ｗまで線形に増加させる（第２工程）。
第２の例では、ＳｉＨ４ガス流量＝１０５ｓｃｃｍ、Ｏ２ガス流量＝１５０ｓｃｃｍ、バイアスパワー１２００Ｗとして、Ａｒガス流量の調整することによってスパッタリング成分を調整する。第２の例で、図１４（ｂ）に示されるように、Ａｒガス流量を０ｓｃｃｍとして絶縁膜１２０を厚さが２０ｎｍになるまで成長させる（第１工程）。その後、絶縁膜１２０の厚さが６５ｎｍになるまで、Ａｒガス流量を０ｓｃｃｍから２４０ｓｃｃｍまで線形に増加させる（第２工程）。
第１例および第２例において、第１電極１１０の上面の荒れ（第１電極１１０の上面の高低差）は、最大でも１５ｎｍ以下まで抑えられた。一方、絶縁膜１２０の形成の初期段階からスパッタリング作用を有する成膜条件で絶縁膜１２０を形成した比較例では、第１電極１１０の上面の荒れ（第１電極１１０の上面の高低差）は、最大で６５ｎｍであった。第１例および第２例で絶縁膜１２０を形成した場合の第１電極１１０の反射率は、比較例よりも７％向上した。
図１３には、第５実施形態において形成された絶縁膜１２０における厚さ方向における位置と該位置におけるＡｒ含有率との関係が例示されている。最も低い位置ＡにおけるＡｒ含有量が最も少ない。位置Ａより高い位置ＢにおけるＡｒ含有量は、位置ＡにおけるＡｒ含有量より多い。位置Ｂより高い位置ＣにおけるＡｒ含有量は、位置ＢにおけるＡｒ含有量より多い。なお、絶縁膜１２０の成長は、位置Ａ、位置Ｂ、位置Ｃの順に進む。Ａｒ含有率の変化は、例えば、ＴＥＭ－ＥＤＸなどで解析することができる。絶縁膜１２０の厚さ方向に沿って連続的にＡｒの含有率が変化する構造においては、絶縁膜１２０において屈折率の段差部がないため、絶縁膜１２０中での意図しない屈折による迷光を抑制することができる。
スパッタリング作用の程度を調整するパラメータとしては、上記の他、例えば、成膜チャンバー内で発生させるイオン密度を上げることができる。例えば、第１工程におけるイオン密度が第２工程におけるイオン密度より小さくされうる。
以下、図１５を参照しながら本発明の第６実施形態を説明する。第６実施形態は、第５実施形態の変形例である。第６実施形態として言及しない事項は、第５実施形態にしたがいうる。第６実施形態では、絶縁膜１２０が第１絶縁層１２１と第２絶縁層１２２とで構成される。第５実施形態では、絶縁膜１２０を形成する工程は、第１工程と、該第１工程の後に実施される第２工程とを含む。該第１工程では、第１条件で絶縁膜１２０の一部である第１絶縁層１２１が形成される。該第２工程では、堆積作用とスパッタリング作用とが競合する第２条件で絶縁膜１２０の他の一部である第２絶縁層１２２が形成される。該第１条件では、スパッタリング作用は起こらない。したがって、第１条件におけるスパッタリング作用は、該第２条件におけるスパッタリング作用よりも弱い。
例えば、第１工程では、第１絶縁層１２１としての酸化シリコン層が平行平板型プラズマＣＶＤ法を使用して形成され、第２工程では、第２絶縁層１２２としての酸化シリコン層が高密度プラズマＣＶＤ法を使用して形成されうる。平行平板型プラズマＣＶＤ法は、高密度プラズマＣＶＤ法と異なり、スパッタリング作用がない成膜方法である。この時、スパッタリング作用が強い条件で成膜された膜は、スパッタリング作用が低い条件で成膜された膜よりも、Ａｒの含有率が高くなる。よって、第２絶縁層１２２のＡｒの含有率は、第１絶縁層１２１のＡｒの含有率より高い。
一例において、第１工程では、第１絶縁層１２１として、厚さが４０ｎｍのＴＥＯＳ膜が平行平板型プラズマＣＶＤ法によってＣＶＤ装置内で形成される。ここで、熱の影響によって第１電極１１０の上面が荒れないように、４００℃以下の温度で第１絶縁層１２１としてのＴＥＯＳ膜が形成されうる。第１電極１１０を形成する際の温度と第１絶縁層１２１を形成する際の温度との差異を１００℃未満にすることが好ましい。これにより、第１絶縁層１２１の形成後の熱応力（ひずみ応力）を抑制することができ、第１電極１１０の上面の平滑性を維持しやすくなる。
平行平板型プラズマＣＶＤ法では、第１電極１１０の上面および側面を被覆するように第１絶縁層１２１が形成される。ここで、第１電極１１０の上面の上に第１絶縁層１２１の厚さを薄くしつつ、第１電極１１０の側面を十分に被覆する観点で、平行平板型プラズマＣＶＤ法は、高密度プラズマＣＶＤ法よりも有利である。
次いで、第２工程では、第２絶縁層１２２として、厚さが２５ｎｍのＴＥＯＳ膜が高密度プラズマＣＶＤ法を使用して高密度プラズマＣＶＤ装置内で形成されうる。高密度プラズマＣＶＤ法では、堆積作用とスパッタリング作用とが競合しながら第２絶縁層１２２が形成される。高密度プラズマＣＶＤ法を使用して形成される第２絶縁層１２２が第１電極１１０の側面を被覆する部分の表面は、平行平板型プラズマＣＶＤ法に使用して形成される第１絶縁層１２１が第１電極１１０の側面を被覆する部分の表面よりも滑らかである。これにより、第１電極１１０の側面を絶縁膜１２０によってより確実に被覆することができる。
ここで、図１５（ａ）に例示されるように、第１絶縁層１２１が絶縁膜１２０の表面の一部を構成してもよいし、図１５（ｂ）に例示されるように、第２絶縁層１２２が絶縁膜１２０の表面を構成してもよい。例えば、第２工程において、バイアスパワーおよび／またはイオン密度を調整することによってスパッタリング作用を調整し、これによって絶縁膜１２０の表面の形状を調整することができる。
以下、図１６を参照しながら本発明の第７実施形態を説明する。第７実施形態は、第５実施形態の変形例である。第７実施形態として言及しない事項は、第５実施形態にしたがいうる。第７実施形態では、絶縁膜１２０を形成する工程は、第１工程と、該第１工程の後に実施される第２工程とを含む。該第１工程では、堆積作用とスパッタリング作用とが競合する第１条件で絶縁膜１２０の一部が形成される。該第２工程では、堆積作用とスパッタリング作用とが競合する第２条件で絶縁膜１２０の他の一部が形成される。該第１条件におけるスパッタリング作用は、該第２条件におけるスパッタリング作用よりも弱い。第７実施形態では、第１条件と第２条件とは、絶縁膜１２０を形成する対象物を支持する基板ホルダに備えられたバイアス電極に供給するバイアスパワーが異なる。あるいは、第７実施形態では、第１条件と第２条件とは、Ａｒガス流量が異なる。
絶縁膜１２０の上面には、第１工程および第２工程によって２種類の傾斜（勾配）が形成される。下側の傾斜を傾斜Ｔ１、上側の傾斜を傾斜Ｔ２とする。また、隣り合う２つの第１電極１１０の間の絶縁膜１２０の上面に形成される凹部の底面ＢＴ１に対する１つの第１電極１１０の傾斜Ｔ１の交点と底面ＢＴ１に対する他の第１電極１１０の傾斜Ｔ１の交点との距離を幅Ｗ１とする。また、隣り合う２つの第１電極１１０の間の絶縁膜１２０の底面ＢＴ１に対する１つの第１電極１１０の傾斜Ｔ２の交点と底面ＢＴ１に対する他の第１電極１１０の傾斜Ｔ２の交点との距離を幅Ｗ２とする。上記のように、第１電極１１０および絶縁膜１２０の上には有機層１３０が配置され、有機層１３０の上には第２電極１４０が配置される。第２電極１４０には、隣り合う２つの第１電極１１０の間の絶縁膜１２０の上面に形成される凹部の上方の位置に凹部が形成されうる。第２電極１４０の凹部の底面ＢＴ２の幅をＷ３とする。
高精細な表示装置１では、第１電極１１０間の距離が小さくなりうる。これにより、距離Ｗ１、Ｗ２が小さくなり、また、幅Ｗ３も小さくなりうる。このような場合、第２電極１４０の凹部において、シャドー効果によって第２電極の抵抗値が大きくなる。これは、複数の副画素に対して共通に設けられた第２電極１４０に不均一な電圧分布を形成し、シェーディングを発生させうる。
第７実施形態では、１工程および第２工程によって２種類の傾斜（勾配）が形成され、隣り合う第１電極１１０の間の絶縁膜１２０の上面に形成される凹部の底面ＢＴ１における平坦な部分の幅Ｗ１を大きくすることができる。これにより、第２電極１４０の凹部の底面ＢＴ２の幅Ｗ３を大きくすること、即ち、第２電極１４０を平坦化することができる。これにより、第２電極１４０の電圧分布を均一化し、シェーディングを低減することができる。
一例において、隣り合う第１電極１１０の距離が０．６μｍ、第１電極１１０の厚さが１００ｎｍとされうる。また、絶縁膜１２０は、傾斜Ｔ１が形成されるように第１条件で形成された厚さが４０ｎｍのＴＥＯＳ膜（第１絶縁層）と、傾斜Ｔ２が形成されるように第２条件で形成された厚さが２５ｎｍのＴＥＯＳ膜（第２絶縁層）とで構成されうる。また、有機層１３０の厚さは１５０ｎｍ、第２電極１４０の厚さは１５ｎｍとされうる。
傾斜Ｔ１を７０度（勾配＝ｔａｎ７０度）とするように厚さが４０ｎｍの第１絶縁層を形成し、傾斜Ｔ２を５０度（勾配＝ｔａｎ５０度）とするように厚さが２５ｎｍの第２絶縁層を形成した。このとき、第２電極１４０の凹部の底面ＢＴ２の幅Ｗ３が０．１μｍとなった。
一方、比較例として、傾斜が５０度の単一の傾斜面で上面が構成された厚さ６５ｎｍの絶縁膜を絶縁膜１２０として形成したところ、第２電極１４０の凹部の底面ＢＴ２の幅Ｗ３が０となった。すなわち、比較例では、隣り合う第１電極の間における第２電極の部分は傾斜面のみとなるために抵抗値が大きくなることが問題になりうる。
以下、図１７を参照しながら本発明の第８実施形態を説明する。第８実施形態は、第５乃至第７実施形態の変形例である。第８実施形態として言及しない事項は、第５乃至第７実施形態にしたがいうる。第８実施形態では、絶縁膜１２０は、成膜条件を変更しながら形成される３以上の絶縁層で構成される。例えば、第１絶縁層１２１が平行平板型プラズマＣＶＤ法を使用して形成され、第２絶縁層１２２が高密度プラズマＣＶＤ法で形成され、第３絶縁層１２３が平行平板型プラズマＣＶＤ法を使用して形成されうる。第１乃至第３絶縁層１２１、１２２、１２３は、例えば、酸化シリコンで構成されるが、他の材料で構成されてもよい。また、第１乃至第３絶縁層１２１、１２２、１２３の全部または一部は、互いに異なる材料で構成されてもよい。
一例において、第１絶縁層１２１は、平行平板型プラズマＣＶＤ法を使用して３０ｎｍの厚さのＴＥＯＳ膜が形成される。また、第２絶縁層１２２は、高密度プラズマＣＶＤ法を使用して３０ｎｍの厚さのＴＥＯＳ膜が形成される。また、第３絶縁層１２３は、第１絶縁層１２１と同じ条件で３０ｎｍの厚さのＴＥＯＳ膜が形成されうる。
上記のような表示装置１は、種々の電子機器に組み込まれうる。そのような電子機器としては、例えば、カメラ、コンピュータ、携帯端末、車載表示装置等を挙げることができる。電子機器は、例えば、表示装置１と、表示装置１の駆動を制御する制御部とを含みうる。
ここでは、上述の表示装置１をデジタルカメラの表示部に適用した実施形態について図１８を用いて説明する。レンズ部１００１は被写体の光学像を撮像素子１００５に結像させる撮像光学系であり、フォーカスレンズや変倍レンズ、絞りなどを有している。レンズ部１００１におけるフォーカスレンズ位置、変倍レンズ位置、絞りの開口径などの駆動はレンズ駆動装置１００２を通じて制御部１００９によって制御される。
メカニカルシャッタ１００３はレンズ部１００１と撮像素子１００５の間に配置され、駆動はシャッタ駆動装置１００４を通じて制御部１００９によって制御される。撮像素子１００５は複数の画素によってレンズ部１００１で結像された光学像を画像信号に変換する。信号処理部１００６は撮像素子１００５から出力される画像信号にＡ／Ｄ変換、デモザイク処理、ホワイトバランス調整処理、符号化処理などを行う。
タイミング発生部１００７は撮像素子１００５および信号処理部１００６に、各種タイミング信号を出力する。制御部１００９は、例えばメモリ（ＲＯＭ，ＲＡＭ）とマイクロプロセッサ（ＣＰＵ）を有し、ＲＯＭに記憶されたプログラムをＲＡＭにロードしてＣＰＵが実行して各部を制御することによって、デジタルカメラの各種機能を実現する。制御部１００９が実現する機能には、自動焦点検出（ＡＦ）や自動露出制御（ＡＥ）が含まれる。
メモリ部１００８は制御部１００９や信号処理部１００６が画像データを一時的に記憶したり、作業領域として用いたりする。媒体Ｉ／Ｆ部１０１０は例えば着脱可能なメモリカードである記録媒体１０１１を読み書きするためのインタフェースである。表示部１０１２は、撮影した画像やデジタルカメラの各種情報を表示する。表示部１０１２には、上述の表示装置１が適用されうる。表示部１０１２としてデジタルカメラに搭載された表示装置１は、制御部１００９によって駆動され、画像や各種情報を表示する。操作部１０１３は電源スイッチ、レリーズボタン、メニューボタンなど、ユーザがデジタルカメラに指示や設定を行うためのユーザインタフェースである。
次いで、撮影時のデジタルカメラの動作について説明する。電源がオンされると、撮影スタンバイ状態となる。制御部１００９は、表示部１０１２（表示装置１）を電子ビューファインダーとして動作させるための動画撮影処理および表示処理を開始する。撮影スタンバイ状態において撮影準備指示（例えば操作部１０１３のレリーズボタンの半押し）が入力されると、制御部１００９は焦点検出処理を開始する。
そして、制御部１００９は得られたデフォーカス量と方向とから、レンズ部１００１のフォーカスレンズの移動量および移動方向を求め、レンズ駆動装置１００２を通じてフォーカスレンズを駆動し、撮像光学系の焦点を調節する。駆動後、必要に応じてコントラスト評価値に基づく焦点検出をさらに行ってフォーカスレンズ位置を微調整しても良い。
その後、撮影開始指示（例えばレリーズボタンの全押し）が入力されると、制御部１００９は記録用の撮影動作を実行し、得られた画像データを信号処理部１００６で処理し、メモリ部１００８に記憶する。そして、制御部１００９はメモリ部１００８に記憶した画像データを、媒体制御Ｉ／Ｆ部１０１０を通じて記録媒体１０１１に記録する。また、このとき制御部１００９は、撮影した画像を表示するように、表示部１０１２（表示装置１００）を駆動してもよい。また、制御部１００９は、図示しない外部Ｉ／Ｆ部から画像データをコンピュータ等の外部装置に出力してもよい。
１：表示装置、１１０：第１電極、１２０：絶縁膜、１２１：第１絶縁層、１２２：第２絶縁層、１３０：有機層、１４０：第２電極、１５０：防湿層、１６０：平坦下層、１７０：カラーフィルタ層

Claims (24)

  1. 第１電極と、第２電極と、前記第１電極と前記第２電極との間に配置された有機層と、前記第１電極の少なくとも側面を被覆する絶縁膜とを有する表示装置であって、
    前記絶縁膜は、前記第１電極の側面の少なくとも一部分を被覆する第１絶縁層と、前記側面を被覆する第２絶縁層とを含み、前記第１絶縁層は、前記側面と前記第２絶縁層との間に配置され、前記第１絶縁層は、第１部分と、前記第１部分よりも密度が低い第２部分とを含み、
    前記第１電極は、層間絶縁膜の上面の上に、第１導電材料層と第２導電材料層とを含む複数の導電材料層が積層された積層構造を有し、
    前記層間絶縁膜の上面に対する平面視において、前記第１導電材料層の側面は、前記第２導電材料層の側面よりも突出しており、
    前記第２部分は、前記第１電極の側面の側方であって、かつ、前記第１導電材料層の前記側面の近傍に配置されている、
    ことを特徴とする表示装置。
  2. 前記第２部分は、前記第１導電材料層と前記層間絶縁膜の前記上面との間に配置されている、
    ことを特徴とする請求項１に記載の表示装置。
  3. 第１電極と、第２電極と、前記第１電極と前記第２電極との間に配置された有機層と、前記第１電極の少なくとも側面を被覆する絶縁膜とを有する表示装置であって、
    前記絶縁膜は、前記第１電極の側面の少なくとも一部分を被覆する第１絶縁層と、前記側面を被覆する第２絶縁層とを含み、前記第１絶縁層は、前記側面と前記第２絶縁層との間に配置され、前記第１絶縁層は、第１部分と、前記第１部分よりも密度が低い第２部分とを含み、
    前記第１電極は、層間絶縁膜の上面の上に、第１導電材料層と第２導電材料層とを含む複数の導電材料層が積層された積層構造を有し、
    前記層間絶縁膜の上面に対する平面視において、前記第１導電材料層の側面は、前記第２導電材料層の側面よりも突出しており、
    前記第２部分は、前記第１電極の側面の側方であって、かつ、前記第１導電材料層と前記層間絶縁膜の前記上面との間に配置されている、
    ことを特徴とする表示装置。
  4. 前記第２導電材料層は、前記第１導電材料層の上に配置されており、
    前記第２部分は、前記第２導電材料層の前記側面の側方であって、かつ、前記第１導電材料層の上に配置されている、
    ことを特徴とする請求項１に記載の表示装置。
  5. 第１電極と、第２電極と、前記第１電極と前記第２電極との間に配置された有機層と、前記第１電極の少なくとも側面を被覆する絶縁膜とを有する表示装置であって、
    前記絶縁膜は、前記第１電極の側面の少なくとも一部分を被覆する第１絶縁層と、前記側面を被覆する第２絶縁層とを含み、前記第１絶縁層は、前記側面と前記第２絶縁層との間に配置され、前記第１絶縁層は、第１部分と、前記第１部分よりも密度が低い第２部分とを含み、
    前記第１電極は、層間絶縁膜の上面の上に、第１導電材料層と、前記第１導電材料層の上に配置された第２導電材料層とを含む複数の導電材料層が積層された積層構造を有し、
    前記層間絶縁膜の上面に対する平面視において、前記第１導電材料層の側面は、前記第２導電材料層の側面よりも突出しており、
    前記第２部分は、前記第２導電材料層の前記側面の側方であって、かつ、前記第１導電材料層の上に配置されている、
    ことを特徴とする表示装置。
  6. 前記第１導電材料層は、前記層間絶縁膜の上面に対する平面視において前記複数の導電材料層の中で側面が最も突出した導電材料層であり、
    前記第２導電材料層は、前記第１導電材料層の下に配置され、前記複数の導電材料層の中で側面が最も窪んだ導電材料層であり、
    前記第１絶縁層のうち前記第１導電材料層の側面を被覆している部分の最大厚さをＤ１、前記第１絶縁層のうち前記第２導電材料層の側面を被覆している部分の最大厚さをＤ２とし、前記第２絶縁層のうち前記第１導電材料層の側面を被覆している部分の最大厚さをＤ３とし、前記第２絶縁層のうち前記第２導電材料層の側面を被覆している部分の最大厚さをＤ４としたときに、Ｄ３／Ｄ４＞Ｄ１／Ｄ２を満たす、
    ことを特徴とする請求項１乃至３のいずれか１項に記載の表示装置。
  7. 前記第２絶縁層は、隣り合う前記第１電極の間の空間に充填されるように、かつ、前記第２部分が被覆されるように配置されている、
    ことを特徴とする請求項１乃至６のいずれか１項に記載の表示装置。
  8. 前記第１電極の側面は、段差を有し、前記第１絶縁層および前記第２絶縁層は、前記段差に沿ってオーバーハングした形状を有する、
    ことを特徴とする請求項１乃至７のいずれか１項に記載の表示装置。
  9. 第１電極と、第２電極と、前記第１電極と前記第２電極との間に配置された有機層と、前記第１電極の少なくとも側面を被覆する絶縁膜とを有する表示装置であって、
    前記絶縁膜は、連続的な形状を有し、
    前記絶縁膜は、前記第１電極の側面の少なくとも一部分を被覆する第１絶縁層と、前記側面を被覆する第２絶縁層とを含み、
    前記第２絶縁層のアルゴンの含有率は、前記第１絶縁層のアルゴンの含有率よりも高いことを特徴とする表示装置。
  10. 前記第１電極の上面の上における前記第１絶縁層の厚さは、前記複数の導電材料層のうちの前記第１電極の上面を構成する導電材料層の厚さより厚い、
    ことを特徴とする請求項１乃至８のいずれか１項に記載の表示装置。
  11. 前記第１導電材料層は、前記複数の導電材料層の中で前記層間絶縁膜の上面に対する平面視において側面が最も突出した導電材料層であり、
    前記第１電極の上面の上における前記第１絶縁層の厚さは、前記第１導電材料層の厚さより厚い、
    ことを特徴とする請求項１乃至８のいずれか１項に記載の表示装置。
  12. 前記第１絶縁層の厚さは、前記第２絶縁層の厚さより厚い、
    ことを特徴とする請求項１乃至１１のいずれか１項に記載の表示装置。
  13. 前記絶縁膜は、前記第２絶縁層を被覆する第３絶縁層を含む、
    ことを特徴とする請求項１乃至１２のいずれか１項に記載の表示装置。
  14. 請求項１乃至１３のいずれか１項に記載の表示装置と、
    前記表示装置を制御する制御部と、
    を備えることを特徴とする電子機器。
  15. 第１電極と、第２電極と、前記第１電極と前記第２電極との間に配置された有機層と、を有する表示装置を製造する製造方法であって、
    前記第１電極の各々の少なくとも側面を覆うように絶縁膜を形成する工程を含み、
    前記絶縁膜を形成する工程は、前記絶縁膜の一部を形成する第１工程と、前記第１工程の後、堆積作用とスパッタリング作用とが競合する条件で前記絶縁膜の他の一部を形成する第２工程と、を含み、
    前記第１工程におけるスパッタリング作用は、前記第２工程におけるスパッタリング作用よりも弱い、
    ことを特徴とする製造方法。
  16. 第１電極と、第２電極と、前記第１電極と前記第２電極との間に配置された有機層と、を有する表示装置を製造する製造方法であって、
    前記第１電極の各々の少なくとも側面を覆うように絶縁膜を形成する工程を含み、
    前記絶縁膜を形成する工程は、前記絶縁膜の一部をＣＶＤ装置内で形成する第１工程と、前記第１工程の後、前記絶縁膜の他の一部を高密度プラズマＣＶＤ装置内で形成する第２工程と、を含む、
    ことを特徴とする製造方法。
  17. 前記第１工程では、堆積作用とスパッタリング作用とが競合する条件で前記絶縁膜の前記一部が形成される、
    ことを特徴とする請求項１５又は１６に記載の製造方法。
  18. 前記第１工程では、前記第１電極を有する構造体を保持する基板ホルダに備えられたバイアス電極に第１バイアスパワーが供給されながら前記絶縁膜の前記一部が形成され、前記第２工程では、バイアス電極に第２バイアスパワーが供給されながら前記絶縁膜の前記他の一部が形成され、
    前記第１バイアスパワーは、前記第２バイアスパワーより小さい、
    ことを特徴とする請求項１５乃至１７のいずれか１項に記載の製造方法。
  19. 前記第１工程におけるイオン密度は、前記第２工程におけるイオン密度より小さい、
    ことを特徴とする請求項１５乃至１８のいずれか１項に記載の製造方法。
  20. 前記第１工程において成膜チャンバーに供給されるＡｒガスの流量は、前記第２工程において前記成膜チャンバーに供給されるＡｒガスの流量より小さい、
    ことを特徴とする請求項１５乃至１９のいずれか１項に記載の製造方法。
  21. 前記第１工程では、平行平板型プラズマＣＶＤ法が使用され、前記第２工程では、高密度プラズマＣＶＤ法が使用される、
    ことを特徴とする請求項１５に記載の製造方法。
  22. 前記ＣＶＤ装置は、平行平板型プラズマＣＶＤ装置である、
    ことを特徴とする請求項１６に記載の製造方法。
  23. 前記第１工程では、前記絶縁膜の前記一部が４００℃以下の温度で形成される、
    ことを特徴とする請求項１５乃至２２のいずれか１項に記載の製造方法。
  24. 前記絶縁膜のうち前記第１工程において形成される部分の傾斜は、前記絶縁膜のうち前記第２工程において形成される部分の傾斜より大きい、
    ことを特徴とする請求項１５乃至２３のいずれか１項に記載の製造方法。
JP2017151762A 2017-08-04 2017-08-04 表示装置およびその製造方法ならびに電子機器 Active JP6993809B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017151762A JP6993809B2 (ja) 2017-08-04 2017-08-04 表示装置およびその製造方法ならびに電子機器
US16/044,785 US10580834B2 (en) 2017-08-04 2018-07-25 Display device having organic layer between first electrodes and second electrode and insulating film covering side face of first electrodes, method of manufacturing the same, and electronic apparatus
CN201810873993.1A CN109390376B (zh) 2017-08-04 2018-08-03 显示设备及其制造方法、以及电子装置
US16/773,305 US10910445B2 (en) 2017-08-04 2020-01-27 Display device, method of manufacturing the same, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017151762A JP6993809B2 (ja) 2017-08-04 2017-08-04 表示装置およびその製造方法ならびに電子機器

Publications (2)

Publication Number Publication Date
JP2019032939A JP2019032939A (ja) 2019-02-28
JP6993809B2 true JP6993809B2 (ja) 2022-01-14

Family

ID=65230432

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017151762A Active JP6993809B2 (ja) 2017-08-04 2017-08-04 表示装置およびその製造方法ならびに電子機器

Country Status (3)

Country Link
US (2) US10580834B2 (ja)
JP (1) JP6993809B2 (ja)
CN (1) CN109390376B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102060471B1 (ko) * 2017-02-01 2019-12-30 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조 방법
JP2018190551A (ja) * 2017-04-28 2018-11-29 キヤノン株式会社 有機発光装置、撮像装置、及び有機発光装置の製造方法
CN109166976B (zh) * 2018-08-29 2020-10-30 上海天马有机发光显示技术有限公司 显示面板、掩膜板、显示面板的制作方法及显示装置
KR20200060002A (ko) * 2018-11-22 2020-05-29 엘지디스플레이 주식회사 표시 장치
KR102664157B1 (ko) * 2018-12-03 2024-05-07 엘지디스플레이 주식회사 투명표시장치
KR20200143562A (ko) * 2019-06-13 2020-12-24 삼성디스플레이 주식회사 박막트랜지스터 기판 및 이를 구비한 디스플레이 장치
CN110299389B (zh) * 2019-06-26 2021-06-04 合肥视涯技术有限公司 一种有机发光显示装置
JP2021039183A (ja) * 2019-08-30 2021-03-11 キヤノン株式会社 半導体装置、表示装置、及び光電変換装置
KR20210034809A (ko) 2019-09-23 2021-03-31 엘지디스플레이 주식회사 표시장치 및 이의 제조방법
CN112542485A (zh) * 2019-09-23 2021-03-23 台湾积体电路制造股份有限公司 显示设备与其制作方法
JP7478007B2 (ja) * 2020-03-27 2024-05-02 キヤノン株式会社 電子デバイスおよびその製造方法、電子装置ならびに移動体
JP2021163577A (ja) * 2020-03-31 2021-10-11 ソニーセミコンダクタソリューションズ株式会社 表示装置および電子機器
WO2023052894A1 (ja) * 2021-09-30 2023-04-06 株式会社半導体エネルギー研究所 表示装置、表示モジュール、電子機器、及び、表示装置の作製方法
WO2023073481A1 (ja) * 2021-10-27 2023-05-04 株式会社半導体エネルギー研究所 表示装置、及び表示装置の作製方法
WO2023119995A1 (ja) * 2021-12-24 2023-06-29 株式会社ジャパンディスプレイ 表示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068267A (ja) 1999-08-25 2001-03-16 Sony Corp 有機ｅｌディスプレイ及びその製造方法
JP2007227289A (ja) 2006-02-27 2007-09-06 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法および電子機器
JP2008192384A (ja) 2007-02-02 2008-08-21 Fuji Electric Holdings Co Ltd 有機ｅｌディスプレイの製造方法
JP2011171300A (ja) 2010-02-16 2011-09-01 Samsung Mobile Display Co Ltd 有機発光ディスプレイ装置及びその製造方法
JP2012048906A (ja) 2010-08-25 2012-03-08 Sony Corp 有機ｅｌ表示装置および電子機器
JP2013130615A5 (ja) 2011-12-20 2014-12-18
US20150014636A1 (en) 2013-07-12 2015-01-15 Samsung Display Co., Ltd. Organic light-emitting display apparatus and method of manufacturing the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6380672B1 (en) * 1997-08-21 2002-04-30 Seiko Epson Corporation Active matrix display device
CN101599538A (zh) * 2004-09-24 2009-12-09 大见忠弘 有机el发光元件及其制造方法以及显示装置
JP4917582B2 (ja) * 2008-07-25 2012-04-18 住友化学株式会社 アクティブマトリクス基板、ディスプレイパネル、表示装置およびアクティブマトリクス基板の製造方法
CN102960069B (zh) 2010-07-27 2015-09-02 株式会社日本有机雷特显示器 有机el显示面板及其制造方法
JP6111398B2 (ja) * 2011-12-20 2017-04-12 株式会社Ｊｏｌｅｄ 表示装置および電子機器
KR102025835B1 (ko) * 2012-11-26 2019-11-27 삼성디스플레이 주식회사 표시 장치 및 유기 발광 표시 장치
KR102092847B1 (ko) * 2013-04-04 2020-04-16 삼성디스플레이 주식회사 트랜지스터, 트랜지스터의 제조 방법 및 트랜지스터를 포함하는 표시 장치
JP6136578B2 (ja) * 2013-05-29 2017-05-31 ソニー株式会社 表示装置および表示装置の製造方法ならびに電子機器
KR102064392B1 (ko) * 2013-06-04 2020-01-10 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
KR102036328B1 (ko) * 2013-06-07 2019-10-25 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
KR102410985B1 (ko) * 2014-10-20 2022-06-21 삼성디스플레이 주식회사 투명 표시 장치 및 이의 제조 방법
KR102349283B1 (ko) * 2014-12-19 2022-01-11 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 및 이를 포함하는 유기 발광 표시 장치
KR102460997B1 (ko) * 2016-02-16 2022-11-01 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
JP6609495B2 (ja) * 2016-03-28 2019-11-20 株式会社ジャパンディスプレイ 表示装置及び表示装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068267A (ja) 1999-08-25 2001-03-16 Sony Corp 有機ｅｌディスプレイ及びその製造方法
JP2007227289A (ja) 2006-02-27 2007-09-06 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法および電子機器
JP2008192384A (ja) 2007-02-02 2008-08-21 Fuji Electric Holdings Co Ltd 有機ｅｌディスプレイの製造方法
JP2011171300A (ja) 2010-02-16 2011-09-01 Samsung Mobile Display Co Ltd 有機発光ディスプレイ装置及びその製造方法
JP2012048906A (ja) 2010-08-25 2012-03-08 Sony Corp 有機ｅｌ表示装置および電子機器
JP2013130615A5 (ja) 2011-12-20 2014-12-18
JP2014232631A5 (ja) 2013-05-29 2016-04-07
US20150014636A1 (en) 2013-07-12 2015-01-15 Samsung Display Co., Ltd. Organic light-emitting display apparatus and method of manufacturing the same

Also Published As

Publication number Publication date
US10580834B2 (en) 2020-03-03
US10910445B2 (en) 2021-02-02
US20200161385A1 (en) 2020-05-21
US20190043934A1 (en) 2019-02-07
CN109390376A (zh) 2019-02-26
JP2019032939A (ja) 2019-02-28
CN109390376B (zh) 2023-05-30

Similar Documents

Publication Publication Date Title
JP6993809B2 (ja) 表示装置およびその製造方法ならびに電子機器
JP6957294B2 (ja) 表示装置、電子機器、及び表示装置の製造方法
US11917867B2 (en) Display panel and display device for both 2D and 3D display, and method for manufacturing the same
US10044002B2 (en) Display device
KR102515963B1 (ko) 유기 발광 표시 장치
KR102453420B1 (ko) 투명 유기 발광 표시 장치 및 이의 제조방법
KR102412043B1 (ko) 유기 발광 표시 패널 및 이의 제조 방법
CN102969457B (zh) 有机el显示器、有机el显示器制造方法以及电子装置
CN102683361B (zh) 固体摄像器件、固体摄像器件的制造方法和摄像装置
KR102409955B1 (ko) 유기 발광 표시 패널 및 이의 제조 방법
US20160043125A1 (en) Solid-state image pickup unit, method of manufacturing the same, and electronic apparatus
JP2021168295A (ja) 有機発光装置、撮像装置、及び有機発光装置の製造方法
JP2011171268A (ja) 有機発光表示装置及びその製造方法
EP4024465A1 (en) Display substrate and manufacturing method therefor, and display device
KR20200076635A (ko) Oled 마이크로-디스플레이의 픽셀을 제조하기 위한 프로세스
EP4024468A1 (en) Display substrate, manufacturing method therefor, and display device
TWI414203B (zh) A manufacturing method and a display device of a display device
JPWO2014021130A1 (ja) 固体撮像装置、固体撮像装置の製造方法、及び電子機器
CN111512460A (zh) 显示元件和电子装置
JP2010251095A (ja) 有機ｅｌ装置および有機ｅｌ装置の製造方法、ならびに電子機器
US11437603B2 (en) Light-emitting module, display device, and methods for manufacturing with color changing members disposed at non-white pixels
CN112056006A (zh) 显示设备及其制造方法以及电子设备
JP2005222915A (ja) カラー発光表示装置
CN116057427A (zh) 显示设备和电子设备
JP2007005384A (ja) 半導体装置およびその製造方法、電子情報機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200706

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20210103

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210908

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211210

R151 Written notification of patent or utility model registration

Ref document number: 6993809

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151