JP6987107B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6987107B2 JP6987107B2 JP2019205138A JP2019205138A JP6987107B2 JP 6987107 B2 JP6987107 B2 JP 6987107B2 JP 2019205138 A JP2019205138 A JP 2019205138A JP 2019205138 A JP2019205138 A JP 2019205138A JP 6987107 B2 JP6987107 B2 JP 6987107B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide semiconductor
- insulating film
- transistor
- semiconductor film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 494
- 239000000758 substrate Substances 0.000 claims description 88
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 43
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 42
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 17
- 238000002441 X-ray diffraction Methods 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000010408 film Substances 0.000 description 815
- 239000010410 layer Substances 0.000 description 110
- 238000000034 method Methods 0.000 description 108
- 239000007789 gas Substances 0.000 description 91
- 229910052760 oxygen Inorganic materials 0.000 description 83
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 81
- 239000001301 oxygen Substances 0.000 description 81
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 54
- 125000004429 atom Chemical group 0.000 description 50
- 239000000523 sample Substances 0.000 description 50
- 239000013078 crystal Substances 0.000 description 43
- 238000003860 storage Methods 0.000 description 40
- 239000012298 atmosphere Substances 0.000 description 39
- 238000005530 etching Methods 0.000 description 34
- 229910052739 hydrogen Inorganic materials 0.000 description 33
- 239000001257 hydrogen Substances 0.000 description 32
- 238000005259 measurement Methods 0.000 description 32
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 30
- 229910052710 silicon Inorganic materials 0.000 description 30
- 239000010703 silicon Substances 0.000 description 30
- 238000004544 sputter deposition Methods 0.000 description 30
- 229910052786 argon Inorganic materials 0.000 description 27
- 238000010438 heat treatment Methods 0.000 description 27
- 230000006870 function Effects 0.000 description 26
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 25
- 239000000463 material Substances 0.000 description 25
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 24
- 239000000460 chlorine Substances 0.000 description 23
- 239000004973 liquid crystal related substance Substances 0.000 description 22
- 239000011701 zinc Substances 0.000 description 19
- 239000012535 impurity Substances 0.000 description 17
- 238000009616 inductively coupled plasma Methods 0.000 description 17
- 239000000126 substance Substances 0.000 description 17
- 238000000231 atomic layer deposition Methods 0.000 description 16
- 238000006243 chemical reaction Methods 0.000 description 16
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 15
- 229910052721 tungsten Inorganic materials 0.000 description 15
- 239000010937 tungsten Substances 0.000 description 15
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 14
- 238000010586 diagram Methods 0.000 description 14
- 238000002003 electron diffraction Methods 0.000 description 14
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 14
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 13
- -1 silicon nitride nitride Chemical class 0.000 description 13
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 12
- 230000002829 reductive effect Effects 0.000 description 12
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 11
- 206010021143 Hypoxia Diseases 0.000 description 11
- 229910001882 dioxygen Inorganic materials 0.000 description 11
- 229910052757 nitrogen Inorganic materials 0.000 description 11
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 10
- 229910052801 chlorine Inorganic materials 0.000 description 10
- 230000003287 optical effect Effects 0.000 description 10
- 238000012360 testing method Methods 0.000 description 10
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- 238000004891 communication Methods 0.000 description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 230000007423 decrease Effects 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000001451 molecular beam epitaxy Methods 0.000 description 8
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 7
- 238000004458 analytical method Methods 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 7
- 230000006378 damage Effects 0.000 description 7
- 230000007547 defect Effects 0.000 description 7
- 238000002524 electron diffraction data Methods 0.000 description 7
- 238000002156 mixing Methods 0.000 description 7
- 229960001730 nitrous oxide Drugs 0.000 description 7
- 235000013842 nitrous oxide Nutrition 0.000 description 7
- 239000002994 raw material Substances 0.000 description 7
- 229910000077 silane Inorganic materials 0.000 description 7
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 7
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 7
- 229910001868 water Inorganic materials 0.000 description 7
- 229910052725 zinc Inorganic materials 0.000 description 7
- VUFNLQXQSDUXKB-DOFZRALJSA-N 2-[4-[4-[bis(2-chloroethyl)amino]phenyl]butanoyloxy]ethyl (5z,8z,11z,14z)-icosa-5,8,11,14-tetraenoate Chemical compound CCCCC\C=C/C\C=C/C\C=C/C\C=C/CCCC(=O)OCCOC(=O)CCCC1=CC=C(N(CCCl)CCCl)C=C1 VUFNLQXQSDUXKB-DOFZRALJSA-N 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 229910052735 hafnium Inorganic materials 0.000 description 6
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 6
- 229910052738 indium Inorganic materials 0.000 description 6
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 230000000717 retained effect Effects 0.000 description 6
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 5
- 230000009471 action Effects 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 238000010894 electron beam technology Methods 0.000 description 5
- 238000011156 evaluation Methods 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 239000000047 product Substances 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 150000002431 hydrogen Chemical class 0.000 description 4
- 239000011261 inert gas Substances 0.000 description 4
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 4
- PLDDOISOJJCEMH-UHFFFAOYSA-N neodymium(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Nd+3].[Nd+3] PLDDOISOJJCEMH-UHFFFAOYSA-N 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 230000001590 oxidative effect Effects 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000012916 structural analysis Methods 0.000 description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- 238000004435 EPR spectroscopy Methods 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 3
- 230000005281 excited state Effects 0.000 description 3
- 239000000284 extract Substances 0.000 description 3
- 238000007667 floating Methods 0.000 description 3
- 229910001195 gallium oxide Inorganic materials 0.000 description 3
- 150000002500 ions Chemical group 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 150000002894 organic compounds Chemical class 0.000 description 3
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000001228 spectrum Methods 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 150000001721 carbon Chemical class 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000001962 electrophoresis Methods 0.000 description 2
- 235000013305 food Nutrition 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium oxide Inorganic materials O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000033001 locomotion Effects 0.000 description 2
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 2
- 239000000395 magnesium oxide Substances 0.000 description 2
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 239000013081 microcrystal Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- PVADDRMAFCOOPC-UHFFFAOYSA-N oxogermanium Chemical compound [Ge]=O PVADDRMAFCOOPC-UHFFFAOYSA-N 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 238000005001 rutherford backscattering spectroscopy Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 238000004611 spectroscopical analysis Methods 0.000 description 2
- 239000013589 supplement Substances 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910001233 yttria-stabilized zirconia Inorganic materials 0.000 description 2
- 229910052727 yttrium Inorganic materials 0.000 description 2
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- 229910001928 zirconium oxide Inorganic materials 0.000 description 2
- FIPWRIJSWJWJAI-UHFFFAOYSA-N Butyl carbitol 6-propylpiperonyl ether Chemical compound C1=C(CCC)C(COCCOCCOCCCC)=CC2=C1OCO2 FIPWRIJSWJWJAI-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 1
- 241001465754 Metazoa Species 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910007610 Zn—Sn Inorganic materials 0.000 description 1
- YKTSYUJCYHOUJP-UHFFFAOYSA-N [O--].[Al+3].[Al+3].[O-][Si]([O-])([O-])[O-] Chemical compound [O--].[Al+3].[Al+3].[O-][Si]([O-])([O-])[O-] YKTSYUJCYHOUJP-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- AJXBBNUQVRZRCZ-UHFFFAOYSA-N azanylidyneyttrium Chemical compound [Y]#N AJXBBNUQVRZRCZ-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 229910021393 carbon nanotube Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 229940079593 drug Drugs 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 230000005674 electromagnetic induction Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000008014 freezing Effects 0.000 description 1
- 238000007710 freezing Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 125000005843 halogen group Chemical group 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 150000002483 hydrogen compounds Chemical class 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229940127554 medical product Drugs 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000002159 nanocrystal Substances 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000009993 protective function Effects 0.000 description 1
- 238000004549 pulsed laser deposition Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 1
- 238000004098 selected area electron diffraction Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
- H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Physical Vapour Deposition (AREA)
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
Description
、マニュファクチャ、または組成物(コンポジション・オブ・マター)に関する。また、
本発明の一態様は、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの駆
動方法またはそれらの製造方法に関する。特に、本発明の一態様は、半導体装置、または
半導体装置の製造方法に関する。
置全般を指す。表示装置、電気光学装置、半導体回路および電気機器は、半導体装置を有
している場合がある。
集積回路(IC)や画像表示装置(表示装置)のような電子デバイスに広く応用されてい
る。トランジスタに適用可能な半導体薄膜の材料としてシリコン系半導体材料が広く知ら
れているが、その他の材料として酸化物半導体が注目されている。
化物半導体膜を用いたトランジスタが特許文献1に開示されている。
が特許文献2、特許文献3に開示されている。
流(オフ電流)が小さいことが知られている。例えば、酸化物半導体膜を用いたトランジ
スタの低いリーク特性を応用した低消費電力のCPUなどが開示されている(特許文献4
参照。)。
についても細心の注意を払う必要がある。
る。また、Fin型のような立体的な構造を有する電界効果トランジスタ(FET)にお
いては、段差被覆性の低下によるゲート絶縁膜起因のリーク電流が発生しやすい。一方で
、特に微細化されたトランジスタにおいては、ゲート絶縁膜の薄膜化は重要である。
供する。具体的には酸化ハフニウムなどの高誘電率(High−k)絶縁膜を用いること
で等価酸化膜厚(EOT:Equivalent Oxide Thickness)を
厚くする。なお、等価酸化膜厚とは、物理的な膜厚を酸化シリコンと等価な電気的膜厚に
換算した値をいう。
を課題の一とする。または、安定な電気特性をもつ半導体装置を提供することを課題の一
とする。または、新規な半導体装置を提供することを課題の一とする。
一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課
題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、
図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
第2の酸化物半導体膜と、第1の酸化物半導体膜の側面、第2の酸化物半導体膜の側面お
よび第2の酸化物半導体膜の上面と接するソース電極およびドレイン電極と、第2の酸化
物半導体膜上の第3の酸化物半導体膜と、第3の酸化物半導体膜上の第1のゲート絶縁膜
と、第1のゲート絶縁膜上の第2のゲート絶縁膜と、第2のゲート絶縁膜上で接し、第2
の酸化物半導体膜の上面および側面に面するゲート電極と、を有し、第1のゲート絶縁膜
は、ハフニウムを含み、第2のゲート絶縁膜は、シリコンを含むことを特徴とする半導体
装置である。
導体膜上の第2の酸化物半導体膜と、第2の酸化物半導体膜上の第3の酸化物半導体膜と
、第3の酸化物半導体膜上の第1のゲート絶縁膜と、第1の酸化物半導体膜、第2の酸化
物半導体膜、第3の酸化物半導体膜および第1のゲート絶縁膜の側面、第1のゲート絶縁
膜の上面と接するソース電極およびドレイン電極と、第1のゲート絶縁膜、ソース電極お
よびドレイン電極上の第2のゲート絶縁膜と、第2のゲート絶縁膜上で接し、第2の酸化
物半導体膜の上面および側面に面するゲート電極と、を有し、第1のゲート絶縁膜は、ハ
フニウムを含み、第2のゲート絶縁膜は、シリコンを含むことを特徴とする半導体装置で
ある。
の酸化物半導体膜に含まれる金属元素を一種以上含む。
θ=28°近傍にピークが観測される。
縁膜のバンドギャップよりも小さく、第1のゲート絶縁膜のバンドギャップは、第2のゲ
ート絶縁膜のバンドギャップよりも小さい。
るゲート電極と、第1の酸化物半導体膜およびゲート電極の間に位置する第1のゲート絶
縁膜と、第1のゲート絶縁膜およびゲート電極との間に位置する第2のゲート絶縁膜と、
を有し、第1のゲート絶縁膜は、X線回折によって測定した回折角2θ=28°近傍にピ
ークが観測されることを特徴とする半導体装置である。
酸化物半導体膜と第1のゲート絶縁膜との間に位置する第3の酸化物半導体膜と、に挟持
され、第2の酸化物半導体膜および第3の酸化物半導体膜は、第1の酸化物半導体膜に含
まれる金属元素を一種以上含む。
縁膜のバンドギャップよりも小さく、第1のゲート絶縁膜のバンドギャップは、第2のゲ
ート絶縁膜のバンドギャップよりも小さい。
0g/cm3以下であると好ましい。
る信号において、g値が1.92乃至1.98に現れるスピン密度が3.0×1017s
pins/cm3以下であり、g値が2.00乃至2.01に現れるスピン密度が4.4
×1016spins/cm3以上3.5×1018spins/cm3以下であると好
ましい。
信号において、g値が2.00乃至2.01に現れるシグナルの形状は非対称である。
供することができる。または、安定な電気特性をもつ半導体装置を提供することができる
。または、本発明の一態様を用いることにより、新規な半導体装置などを提供することが
できる。なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本
発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外
の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細
書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に
変更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実
施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構
成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共
通して用い、その繰り返しの説明は省略することがある。
を採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わること
がある。このため、本明細書においては、「ソース」や「ドレイン」という用語は、入れ
替えて用いることができるものとする。
形態で述べる別の内容(一部の内容でもよい)、および/または、一つ若しくは複数の別
の実施の形態で述べる内容(一部の内容でもよい)に対して、適用、組み合わせ、または
置き換えなどを行うことができる。
て述べる内容、または明細書に記載される文章を用いて述べる内容のことである。
、その実施の形態において述べる別の図(一部でもよい)、および/または、一つ若しく
は複数の別の実施の形態において述べる図(一部でもよい)に対して、組み合わせること
により、さらに多くの図を構成させることができる。
本実施の形態では、本発明の一態様の半導体装置に含まれる積層構造について図2を参
照して説明する。
縁膜を用いることで等価酸化膜厚を厚くする。
の概念図を示す。
のゲート絶縁膜108と、ゲート絶縁膜108を介して酸化物半導体膜104と重なるゲ
ート電極110を有する半導体装置である。
化ハフニウム:誘電率16)を用い、図2(A2)の半導体装置のゲート絶縁膜108に
は通常の絶縁膜(ここでは酸化シリコン:誘電率3.9)を用いている。
を厚くすることができる。たとえば、誘電率が16の酸化ハフニウムを用いることにより
、誘電率が3.9の酸化シリコンを用いる場合に比べて約4倍厚くすることが可能である
。そのため、異物(ゴミなど)によるショートを防止することや、段差被覆性の低下を抑
制することができ好ましい。
晶化しやすく、結晶粒界に起因したリーク電流が流れる場合がある。また、ゲート電極と
の密着性が低下することもある。なお、High−k絶縁膜は非晶質状態では誘電率が低
く、物理的膜厚を厚くできる効果が小さい。また、非晶質状態で使用することで、成膜時
の温度や後のベーク温度を低くせざるを得ず、膜質が悪くなる場合がある。
ゲート電極110との間に酸化シリコン膜や酸化窒化シリコン膜などで構成されたゲート
絶縁膜108bを形成することで、物理的膜厚を確保しつつ、結晶粒界に起因したリーク
電流も低減し、かつゲート電極との密着性を確保することができる。
104に酸素を供給する絶縁膜であると好ましい。なお、ゲート絶縁膜108aの成膜時
にゲート絶縁膜108aの下の膜(酸化物半導体膜104)に酸素を導入するには、成膜
時に酸素を含む雰囲気下で成膜を行えばよく、酸素割合が大きい方が酸素を多く導入する
ことができるため好ましい。また、ゲート絶縁膜108aは、酸素、水素、水等のブロッ
キング機能を有する絶縁膜であると好ましい。
膜に酸素を供給することができ、かつ酸化物半導体膜中の酸素の外部への拡散を防ぐこと
によって酸化物半導体膜中の酸素欠損を低減でき、また、外部から酸化物半導体膜への水
素、水等の混入を防ぐことができる。
ークを有することが好ましい。2θ=28°近傍に見られるピークは、酸化ハフニウム(
HfO2)の単斜晶系の結晶の(−111)面における回折に起因するものである。また
、ゲート絶縁膜108aの酸素欠損に起因するESR信号は、g値が1.92乃至1.9
8に現れるが、この値が検出下限以下(ここでは3.0×1017spins/cm3以
下)であると好ましい。また、ゲート絶縁膜108aの過剰な酸素に起因するESR信号
は、g値が2.00乃至2.01に現れるが、この値が4.4×1016spins/c
m3以上3.5×1018spins/cm3以下であると好ましく、1.8×1017
spins/cm3以上1.0×1018spins/cm3以下であるとさらに好まし
い。また、ゲート絶縁膜108aの膜密度は、8.3g/cm3以上9.0g/cm3以
下であると好ましい。
等から選択された一種以上の元素を含む酸化物(複合酸化物も含む)を含んで構成される
絶縁膜を適用することができる。好ましくは、酸化ハフニウムを含んで構成される絶縁膜
、酸化アルミニウムを含んで構成される絶縁膜、ハフニウムシリケートを含んで構成され
る絶縁膜、またはアルミニウムシリケートを含んで構成される絶縁膜を適用することがで
きる。なお、酸化ハフニウム等の高誘電率(high−k)材料をゲート絶縁膜に用いる
と、ゲートリークを抑制するために膜厚を大きくすることが可能である点も好適である。
本実施の形態では、ゲート絶縁膜108aとして、酸化ハフニウムを含んで構成される絶
縁膜を形成する。また、ゲート絶縁膜108aの成膜方法としては、スパッタリング法ま
たは原子層堆積(ALD:Atomic Layer Deposition)法を適用
することができる。
、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウ
ム、酸化ジルコニウム、酸化ランタン、酸化ネオジムおよび酸化タンタルを一種以上含む
絶縁膜を用いることができる。
ic Layer Deposition)法を適用することができる。
℃以上とすることがより好ましい。ゲート絶縁膜108aを上述の温度範囲にて成膜する
ことで、ゲート絶縁膜108aの下層に設けられた酸化物半導体膜104への水素または
水素化合物の付着(例えば、吸着水など)を防止することができ、酸化物半導体膜104
への水素、または水素化合物の混入を低減することができる。水素は酸化物半導体と結合
することによって一部がドナーとなり、キャリアである電子を生じさせてトランジスタの
しきい値電圧をマイナス方向に変動させる要因となるため、酸化物半導体膜104への水
素または水素化合物の混入を低減しながらゲート絶縁膜108aを成膜することで、トラ
ンジスタの電気特性をより安定化させることができる。ゲート絶縁膜108a上に形成さ
れるゲート絶縁膜108bの成膜温度についても同様である。
す。図中、Evacは真空準位のエネルギー、Ecは伝導帯下端のエネルギー、Evは価
電子帯上端のエネルギーを示す。
比)の酸化物半導体膜を、ゲート絶縁膜108aに酸化ハフニウム膜を、ゲート絶縁膜1
08bに酸化窒化シリコン膜を用いている。
膜108aのバンドギャップ(5.5eV)よりも小さく、ゲート絶縁膜108aのバン
ドギャップ(5.5eV)はゲート絶縁膜108bのバンドギャップ(8.7eV)より
も小さい。また、酸化物半導体膜104の電子親和力(4.7eV)はゲート絶縁膜10
8aの電子親和力(2.8eV)よりも大きく、ゲート絶縁膜108aの電子親和力(2
.8eV)はゲート絶縁膜108bの電子親和力(1.1eV)よりも大きい。
08bにおいて、伝導帯下端のエネルギーはゲート絶縁膜108bが最も高く、酸化物半
導体膜104が最も低い。
8a(High−k絶縁膜)とゲート絶縁膜108b(酸化シリコン膜や酸化窒化シリコ
ン膜)との界面のキャリア密度を低減できるため、該界面の界面準位密度によらず、オン
電流の向上やS値の減少等の安定した電気特性を得ることができる。
半導体膜を設けた構成(実施の形態2の酸化物半導体層404に相当)にすると好ましい
。チャネルが形成される酸化物半導体膜104とゲート絶縁膜108aの間に別の酸化物
半導体膜を設けることでチャネルとなる領域をゲート絶縁膜108aから離すことができ
、酸化物半導体膜104の上側の酸化物半導体膜(実施の形態2の酸化物半導体膜404
cに相当)とゲート絶縁膜108aとの界面で起こるキャリアの散乱の影響を小さくする
ことができる。
適宜組み合わせて用いることができる。
本実施の形態では、本発明の一態様の半導体装置について図面を用いて説明する。
図3(A)および図3(B)は、本発明の一態様のトランジスタの上面図および断面図
である。図3(A)は上面図であり、図3(B)は、図3(A)に示す一点鎖線A1−A
2、および一点鎖線A3−A4に対応する断面図である。なお、図3(A)の上面図では
、図の明瞭化のために一部の要素を省いて図示している。また、図3(B)の酸化物半導
体層404の拡大図を図3(C)に示す。
縁膜402の凸部上の酸化物半導体膜404aと、酸化物半導体膜404a上の酸化物半
導体膜404bと、酸化物半導体膜404bの上面および側面と接するソース電極406
aおよびドレイン電極406bと、酸化物半導体膜404b、ソース電極406a上およ
びドレイン電極406b上の酸化物半導体膜404cと、酸化物半導体膜404c上のゲ
ート絶縁膜408aと、ゲート絶縁膜408a上のゲート絶縁膜408bと、ゲート絶縁
膜408bの上面に接し、酸化物半導体膜404bの上面および側面に面するゲート電極
410と、ソース電極406a、ドレイン電極406bおよびゲート電極410上の絶縁
膜412と、を有する。なお、下地絶縁膜402が凸部を有さなくても構わない。なお、
図3(C)示すように酸化物半導体膜404a、酸化物半導体膜404b、および酸化物
半導体膜404cをまとめて酸化物半導体層404と呼ぶことがある。
一部(または全部)は、酸化物半導体膜404a(および/または、酸化物半導体膜40
4b)などの半導体膜の、表面、側面、上面、および/または、下面の少なくとも一部(
または全部)に設けられている。
も一部(または全部)は、酸化物半導体膜404a(および/または、酸化物半導体膜4
04b)などの半導体膜の、表面、側面、上面、および/または、下面の少なくとも一部
(または全部)と、接している。または、ソース電極406a(および/または、ドレイ
ン電極406b)の、少なくとも一部(または全部)は、酸化物半導体膜404a(およ
び/または、酸化物半導体膜404b)などの半導体膜の少なくとも一部(または全部)
と、接している。
も一部(または全部)は、酸化物半導体膜404a(および/または、酸化物半導体膜4
04b)などの半導体膜の、表面、側面、上面、および/または、下面の少なくとも一部
(または全部)と、電気的に接続されている。または、ソース電極406a(および/ま
たは、ドレイン電極406b)の、少なくとも一部(または全部)は、酸化物半導体膜4
04a(および/または、酸化物半導体膜404b)などの半導体膜の一部(または全部
)と、電気的に接続されている。
も一部(または全部)は、酸化物半導体膜404a(および/または、酸化物半導体膜4
04b)などの半導体膜の、表面、側面、上面、および/または、下面の少なくとも一部
(または全部)に、近接して配置されている。または、ソース電極406a(および/ま
たは、ドレイン電極406b)の、少なくとも一部(または全部)は、酸化物半導体膜4
04a(および/または、酸化物半導体膜404b)などの半導体膜の一部(または全部
)に、近接して配置されている。
も一部(または全部)は、酸化物半導体膜404a(および/または、酸化物半導体膜4
04b)などの半導体膜の、表面、側面、上面、および/または、下面の少なくとも一部
(または全部)の横側に配置されている。または、ソース電極406a(および/または
、ドレイン電極406b)の、少なくとも一部(または全部)は、酸化物半導体膜404
a(および/または、酸化物半導体膜404b)などの半導体膜の一部(または全部)の
横側に配置されている。
も一部(または全部)は、酸化物半導体膜404a(および/または、酸化物半導体膜4
04b)などの半導体膜の、表面、側面、上面、および/または、下面の少なくとも一部
(または全部)の斜め上側に配置されている。または、ソース電極406a(および/ま
たは、ドレイン電極406b)の、少なくとも一部(または全部)は、酸化物半導体膜4
04a(および/または、酸化物半導体膜404b)などの半導体膜の一部(または全部
)の斜め上側に配置されている。
も一部(または全部)は、酸化物半導体膜404a(および/または、酸化物半導体膜4
04b)などの半導体膜の、表面、側面、上面、および/または、下面の少なくとも一部
(または全部)の上側に配置されている。または、ソース電極406a(および/または
、ドレイン電極406b)の、少なくとも一部(または全部)は、酸化物半導体膜404
a(および/または、酸化物半導体膜404b)などの半導体膜の一部(または全部)の
上側に配置されている。
化物半導体層404の側面と接する。また、ゲート電極410の電界によって、酸化物半
導体層404を電気的に取り囲むことができる(ゲート電極の電界によって、酸化物半導
体層を電気的に取り囲むトランジスタの構造を、surrounded channel
(s−channel)構造とよぶ。)。そのため、酸化物半導体層404の全体(バル
ク)にチャネルが形成される。s−channel構造では、トランジスタのソース−ド
レイン間に大電流を流すことができ、高いオン電流を得ることができる。
に適した構造といえる。トランジスタを微細化できるため、該トランジスタを有する半導
体装置は、集積度の高い、高密度化された半導体装置とすることが可能となる。例えば、
トランジスタのチャネル長を、好ましくは40nm以下、さらに好ましくは30nm以下
、より好ましくは20nm以下とし、かつ、トランジスタのチャネル幅を、好ましくは4
0nm以下、さらに好ましくは30nm以下、より好ましくは20nm以下とする。
る、ソース(ソース領域またはソース電極)とドレイン(ドレイン領域またはドレイン電
極)との距離をいう。すなわち、図3(A)では、チャネル長は、酸化物半導体層404
とゲート電極410とが重なる領域における、ソース電極406aとドレイン電極406
bとの距離となる。チャネル幅とは、半導体層とゲート電極とが重なる領域における、ソ
ースまたはドレインの幅をいう。すなわち、図3(A)では、チャネル幅は、酸化物半導
体層404とゲート電極410とが重なる領域における、ソース電極406aまたはドレ
イン電極406bの幅をいう。
ート絶縁膜408aは単層であっても積層であっても構わない。
ート絶縁膜408bは単層であっても積層であっても構わない。
成された基板であってもよい。この場合、トランジスタのゲート電極410、ソース電極
406a、ドレイン電極406bの少なくとも一つが、上記の他の素子と電気的に接続さ
れていてもよい。
化物半導体層404に酸素を供給する役割を担うことができる。したがって、下地絶縁膜
402は酸素を含む絶縁膜であることが好ましい。例えば、化学量論的組成よりも多い酸
素を含む絶縁膜であることがより好ましい。また、上述のように基板400が他の素子が
形成された基板である場合、下地絶縁膜402は、層間絶縁膜としての機能も有する。そ
の場合、下地絶縁膜402の表面が平坦化されていてもよい。例えば、下地絶縁膜402
にCMP(Chemical Mechanical Polishing)法等で平坦
化処理を行えばよい。
ジウムを含むと、キャリア移動度(電子移動度)が高くなる。また、酸化物半導体膜40
4bは、元素Mを含むと好ましい。元素Mとして、例えば、アルミニウム、ガリウム、イ
ットリウムまたはスズなどがある。元素Mは、例えば、酸素との結合エネルギーが高い元
素である。元素Mは、例えば、酸化物のバンドギャップを大きくする機能を有する元素で
ある。また、酸化物半導体膜404bは、亜鉛を含むと好ましい。酸化物が亜鉛を含むと
、例えば、酸化物を結晶化しやすくなる。酸化物の価電子帯上端のエネルギーは、例えば
、亜鉛の原子数比によって制御できる。
半導体膜404bは、例えば、Zn−Sn酸化物、Ga−Sn酸化物であっても構わない
。
導体膜404bのバンドギャップは、例えば、2.5eV以上4.2eV以下、好ましく
は2.8eV以上3.8eV以下、さらに好ましくは3.0eV以上3.5eV以下とす
る。
減のため、インジウムを含むターゲットを用いると好ましい。また、元素Mの原子数比が
高い酸化物ターゲットを用いた場合、ターゲットの導電性が低くなる場合がある。インジ
ウムを含むターゲットを用いる場合、ターゲットの導電率を高めることができ、DC放電
、AC放電が容易となるため、大面積の基板へ対応しやすくなる。したがって、半導体装
置の生産性を高めることができる。
、In:M:Znが3:1:1、3:1:2、3:1:4、1:1:0.5、1:1:1
、1:1:2、などとすればよい。
らずれた原子数比の膜が形成される場合がある。特に、亜鉛は、ターゲットの原子数比よ
りも膜の原子数比が小さくなる場合がある。具体的には、ターゲットに含まれる亜鉛の原
子数比の40atomic%以上90atomic%程度以下となる場合がある。
トランジスタの電気特性を安定にするためには、酸化物半導体膜404b中の不純物濃度
を低減し、低キャリア密度化および高純度化することが有効である。なお、酸化物半導体
膜404bのキャリア密度は、1×1017個/cm3未満、1×1015個/cm3未
満、または1×1013個/cm3未満とする。酸化物半導体膜404b中の不純物濃度
を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。
となる場合がある。そのため、酸化物半導体膜404bと下地絶縁膜402との間におけ
るシリコン濃度を、二次イオン質量分析法(SIMS:Secondary Ion M
ass Spectrometry)において、1×1019atoms/cm3未満、
好ましくは5×1018atoms/cm3未満、さらに好ましくは2×1018ato
ms/cm3未満とする。また、酸化物半導体膜404bとゲート絶縁膜408aとの間
におけるシリコン濃度を、SIMSにおいて、1×1019atoms/cm3未満、好
ましくは5×1018atoms/cm3未満、さらに好ましくは2×1018atom
s/cm3未満とする。
う場合がある。酸化物半導体膜404bの水素濃度はSIMSにおいて、2×1020a
toms/cm3以下、好ましくは5×1019atoms/cm3以下、より好ましく
は1×1019atoms/cm3以下、さらに好ましくは5×1018atoms/c
m3以下とする。また、酸化物半導体膜404b中に窒素が含まれると、キャリア密度を
増大させてしまう場合がある。酸化物半導体膜404bの窒素濃度は、SIMSにおいて
、5×1019atoms/cm3未満、好ましくは5×1018atoms/cm3以
下、より好ましくは1×1018atoms/cm3以下、さらに好ましくは5×101
7atoms/cm3以下とする。
濃度を低減すると好ましい。下地絶縁膜402の水素濃度はSIMSにおいて、2×10
20atoms/cm3以下、好ましくは5×1019atoms/cm3以下、より好
ましくは1×1019atoms/cm3以下、さらに好ましくは5×1018atom
s/cm3以下とする。また、酸化物半導体膜404bの窒素濃度を低減するために、下
地絶縁膜402の窒素濃度を低減すると好ましい。下地絶縁膜402の窒素濃度は、SI
MSにおいて、5×1019atoms/cm3未満、好ましくは5×1018atom
s/cm3以下、より好ましくは1×1018atoms/cm3以下、さらに好ましく
は5×1017atoms/cm3以下とする。
水素濃度を低減すると好ましい。ゲート絶縁膜408aの水素濃度はSIMSにおいて、
2×1020atoms/cm3以下、好ましくは5×1019atoms/cm3以下
、より好ましくは1×1019atoms/cm3以下、さらに好ましくは5×1018
atoms/cm3以下とする。また、酸化物半導体膜404bの窒素濃度を低減するた
めに、ゲート絶縁膜408aの窒素濃度を低減すると好ましい。ゲート絶縁膜408aの
窒素濃度は、SIMSにおいて、5×1019atoms/cm3未満、好ましくは5×
1018atoms/cm3以下、より好ましくは1×1018atoms/cm3以下
、さらに好ましくは5×1017atoms/cm3以下とする。
る。
非単結晶酸化物半導体膜とは、CAAC−OS(C Axis Aligned Cry
stalline Oxide Semiconductor)膜、多結晶酸化物半導体
膜、微結晶酸化物半導体膜、非晶質酸化物半導体膜などをいう。
結晶部は、一辺が100nm未満の立方体内に収まる大きさである。したがって、CAA
C−OS膜に含まれる結晶部は、一辺が10nm未満、5nm未満または3nm未満の立
方体内に収まる大きさの場合も含まれる。
tron Microscope)によって観察すると、明確な結晶部同士の境界、即ち
結晶粒界(グレインバウンダリーともいう。)を確認することができない。そのため、C
AAC−OS膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
察)すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原
子の各層は、CAAC−OS膜を形成する面(被形成面ともいう。)または上面の凹凸を
反映した形状であり、CAAC−OS膜の被形成面または上面と平行に配列する。
EM観察)すると、結晶部において、金属原子が三角形状または六角形状に配列している
ことを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られ
ない。
観測される。例えば、CAAC−OS膜の上面に対し、例えば1nm以上30nm以下の
電子線を用いる電子回折(ナノビーム電子回折ともいう。)を行うと、スポットが観測さ
れる(図30(A)参照。)。
ていることがわかる。
装置を用いて構造解析を行うと、例えばInGaZnO4の結晶を有するCAAC−OS
膜のout−of−plane法による解析では、回折角(2θ)が31°近傍にピーク
が現れる場合がある。このピークは、InGaZnO4の結晶の(009)面に帰属され
ることから、CAAC−OS膜の結晶がc軸配向性を有し、c軸が被形成面または上面に
概略垂直な方向を向いていることが確認できる。
す。
lane法による解析では、2θが56°近傍にピークが現れる場合がある。このピーク
は、InGaZnO4の結晶の(110)面に帰属される。InGaZnO4の単結晶酸
化物半導体膜であれば、2θを56°近傍に固定し、試料面の法線ベクトルを軸(φ軸)
として試料を回転させながら分析(φスキャン)を行うと、(110)面と等価な結晶面
に帰属されるピークが6本観察される。これに対し、CAAC−OS膜の場合は、2θを
56°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
不規則であるが、c軸配向性を有し、かつc軸が被形成面または上面の法線ベクトルに平
行な方向を向いていることがわかる。したがって、前述の断面TEM観察で確認された層
状に配列した金属原子の各層は、結晶のab面に平行な面である。
行った際に形成される。上述したように、結晶のc軸は、CAAC−OS膜の被形成面ま
たは上面の法線ベクトルに平行な方向に配向する。したがって、例えば、CAAC−OS
膜の形状をエッチングなどによって変化させた場合、結晶のc軸がCAAC−OS膜の被
形成面または上面の法線ベクトルと平行にならないこともある。
膜の結晶部が、CAAC−OS膜の上面近傍からの結晶成長によって形成される場合、上
面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、CA
AC−OS膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部
分的に結晶化度の異なる領域が形成されることもある。
法による解析では、2θが31°近傍のピークの他に、2θが36°近傍にもピークが現
れる場合がある。2θが36°近傍のピークは、CAAC−OS膜中の一部に、c軸配向
性を有さない結晶が含まれることを示している。CAAC−OS膜は、2θが31°近傍
にピークを示し、2θが36°近傍にピークを示さないことが好ましい。
、シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリ
コンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸
化物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させ
る要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半
径(または分子半径)が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜
の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不
純物は、キャリアトラップやキャリア発生源となる場合がある。
物半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによっ
てキャリア発生源となることがある。
は実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体
膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。したがって
、当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性
(ノーマリーオンともいう。)になることが少ない。また、高純度真性または実質的に高
純度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半
導体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタと
なる。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要
する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度
が高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定
となる場合がある。
性の変動が小さい。
きない場合がある。微結晶酸化物半導体膜に含まれる結晶部は、1nm以上100nm以
下、または1nm以上10nm以下の大きさであることが多い。特に、1nm以上10n
m以下、または1nm以上3nm以下の微結晶であるナノ結晶(nc:nanocrys
tal)を有する酸化物半導体膜を、nc−OS(nanocrystalline O
xide Semiconductor)膜と呼ぶ。また、nc−OS膜は、例えば、T
EMによる観察像では、結晶粒界を明確に確認できない場合がある。
上3nm以下の領域)において原子配列に周期性を有する。また、nc−OS膜は、異な
る結晶部間で結晶方位に規則性が見られない。そのため、全体で配向性が見られない。し
たがって、nc−OS膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かな
い場合がある。例えば、nc−OS膜に対し、結晶部よりも大きい径のX線を用いるXR
D装置を用いて構造解析を行うと、out−of−plane法による解析では、結晶面
を示すピークが検出されない。また、nc−OS膜は、結晶部よりも大きいプローブ径(
例えば50nm以上)の電子線を用いる電子回折(制限視野電子回折ともいう。)を行う
と、ハローパターンのような回折パターンが観測される。一方、nc−OS膜に対し、結
晶部の大きさと近いか結晶部より小さいプローブ径の電子線を用いるナノビーム電子回折
を行うと、スポットが観測される。また、nc−OS膜に対しナノビーム電子回折を行う
と、円を描くように(リング状に)輝度の高い領域が観測される場合がある。また、nc
−OS膜に対しナノビーム電子回折を行うと、リング状の領域内に複数のスポットが観測
される場合がある(図30(B)参照。)。
のため、nc−OS膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし
、nc−OS膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、nc−
OS膜は、CAAC−OS膜と比べて欠陥準位密度が高くなる。
AAC−OS膜のうち、二種以上を有してもよい。
析が可能となる場合がある。
の試料室14と、試料室14の下の光学系16と、光学系16の下の観察室20と、観察
室20に設置されたカメラ18と、観察室20の下のフィルム室22と、を有する透過電
子回折測定装置を示す。カメラ18は、観察室20内部に向けて設置される。なお、フィ
ルム室22を有さなくても構わない。
。透過電子回折測定装置内部では、電子銃室10に設置された電子銃から放出された電子
が、光学系12を介して試料室14に配置された物質28に照射される。物質28を通過
した電子は、光学系16を介して観察室20内部に設置された蛍光板32に入射する。蛍
光板32では、入射した電子の強度に応じたパターンが現れることで透過電子回折パター
ンを測定することができる。
影することが可能である。カメラ18のレンズの中央、および蛍光板32の中央を通る直
線と、蛍光板32の上面と、の為す角度は、例えば、15°以上80°以下、30°以上
75°以下、または45°以上70°以下とする。該角度が小さいほど、カメラ18で撮
影される透過電子回折パターンは歪みが大きくなる。ただし、あらかじめ該角度がわかっ
ていれば、得られた透過電子回折パターンの歪みを補正することも可能である。なお、カ
メラ18をフィルム室22に設置しても構わない場合がある。例えば、カメラ18をフィ
ルム室22に、電子24の入射方向と対向するように設置してもよい。この場合、蛍光板
32の裏面から歪みの少ない透過電子回折パターンを撮影することができる。
ダは、物質28を通過する電子を透過するような構造をしている。ホルダは、例えば、物
質28をX軸、Y軸、Z軸などに移動させる機能を有していてもよい。ホルダの移動機能
は、例えば、1nm以上10nm以下、5nm以上50nm以下、10nm以上100n
m以下、50nm以上500nm以下、100nm以上1μm以下などの範囲で移動させ
る精度を有すればよい。これらの範囲は、物質28の構造によって最適な範囲を設定すれ
ばよい。
る方法について説明する。
を変化させる(スキャンする)ことで、物質の構造が変化していく様子を確認することが
できる。このとき、物質28がCAAC−OS膜であれば、図30(A)に示したような
回折パターンが観測される。または、物質28がnc−OS膜であれば、図30(B)に
示したような回折パターンが観測される。
と同様の回折パターンが観測される場合がある。したがって、CAAC−OS膜の良否は
、一定の範囲におけるCAAC−OS膜の回折パターンが観測される領域の割合(CAA
C化率ともいう。)で表すことができる場合がある。例えば、良質なCAAC−OS膜で
あれば、CAAC化率は、60%以上、好ましくは80%以上、さらに好ましくは90%
以上、より好ましくは95%以上となる。なお、CAAC−OS膜と異なる回折パターン
が観測される領域の割合を非CAAC化率と表記する。
℃加熱処理後のCAAC−OS膜を有する各試料の上面に対し、スキャンしながら透過電
子回折パターンを取得した。ここでは、5nm/秒の速度で60秒間スキャンしながら回
折パターンを観測し、観測された回折パターンを0.5秒ごとに静止画に変換することで
、CAAC化率を導出した。なお、電子線としては、プローブ径が1nmのナノビーム電
子線を用いた。
べて、450℃加熱処理後のCAAC化率が高いことがわかる。即ち、350℃より高い
温度(例えば400℃以上)における加熱処理によって、非CAAC化率が低くなる(C
AAC化率が高くなる)ことがわかる。ここで、CAAC−OS膜と異なる回折パターン
のほとんどはnc−OS膜と同様の回折パターンであった。したがって、加熱処理によっ
て、nc−OS膜と同様の構造を有する領域は、隣接する領域の構造の影響を受けてCA
AC化していることが示唆される。
となる場合がある。
構成する酸素以外の元素一種以上、または二種以上から構成される酸化物半導体膜である
。酸化物半導体膜404bを構成する酸素以外の元素一種以上、または二種以上から酸化
物半導体膜404aおよび酸化物半導体膜404cが構成されるため、酸化物半導体膜4
04aと酸化物半導体膜404bとの界面、および酸化物半導体膜404bと酸化物半導
体膜404cとの界面において、界面準位が形成されにくい。
のInおよびMの原子数比率は、好ましくはInが50atomic%未満、Mが50a
tomic%以上、さらに好ましくはInが25atomic%未満、Mが75atom
ic%以上とする。また、酸化物半導体膜404bがIn−M−Zn酸化物のとき、Zn
およびOを除いてのInおよびMの原子数比率は、好ましくはInが25atomic%
以上、Mが75atomic%未満、さらに好ましくはInが34atomic%以上、
Mが66atomic%未満とする。また、酸化物半導体膜404cがIn−M−Zn酸
化物のとき、ZnおよびOを除いてのInおよびMの原子数比率は、好ましくはInが5
0atomic%未満、Mが50atomic%以上、さらに好ましくはInが25at
omic%未満、Mが75atomic%以上とする。なお、酸化物半導体膜404cは
、酸化物半導体膜404aと同種の酸化物を用いても構わない。
膜404aと酸化物半導体膜404bとの混合領域を有する場合がある。また、酸化物半
導体膜404bと酸化物半導体膜404cとの間には、酸化物半導体膜404bと酸化物
半導体膜404cとの混合領域を有する場合がある。混合領域は、界面準位密度が低くな
る。そのため、酸化物半導体膜404a、酸化物半導体膜404bおよび酸化物半導体膜
404cの積層体は、それぞれの界面近傍において、エネルギーが連続的に変化する(連
続接合ともいう。)バンド構造となる。
りも電子親和力の大きい酸化物を用いる。例えば、酸化物半導体膜404bとして、酸化
物半導体膜404aおよび酸化物半導体膜404cよりも電子親和力の0.07eV以上
1.3eV以下、好ましくは0.1eV以上0.7eV以下、さらに好ましくは0.15
eV以上0.4eV以下大きい酸化物を用いる。なお、電子親和力は、真空準位と伝導帯
下端のエネルギーとの差である。
導体膜404b、酸化物半導体膜404cのうち、電子親和力の大きい酸化物半導体膜4
04bにチャネルが形成される。
ど好ましい。例えば、酸化物半導体膜404cは、10nm未満、好ましくは5nm以下
、さらに好ましくは3nm以下とする。一方、酸化物半導体膜404cは、チャネルの形
成される酸化物半導体膜404bへ、ゲート絶縁膜408aを構成する酸素以外の元素(
シリコンなど)が入り込まないようブロックする機能を有する。そのため、酸化物半導体
膜404cは、ある程度の厚さを有することが好ましい。例えば、酸化物半導体膜404
cの厚さは、0.3nm以上、好ましくは1nm以上、さらに好ましくは2nm以上とす
る。
4cは薄いことが好ましい。具体的には、酸化物半導体膜404aの厚さは、20nm以
上、好ましくは30nm以上、さらに好ましくは40nm以上、より好ましくは60nm
以上とする。酸化物半導体膜404aの厚さを、20nm以上、好ましくは30nm以上
、さらに好ましくは40nm以上、より好ましくは60nm以上とすることで、下地絶縁
膜402と酸化物半導体膜404aとの界面からチャネルの形成される酸化物半導体膜4
04bまでを20nm以上、好ましくは30nm以上、さらに好ましくは40nm以上、
より好ましくは60nm以上離すことができる。ただし、半導体装置の生産性が低下する
場合があるため、酸化物半導体膜404aの厚さは、200nm以下、好ましくは120
nm以下、さらに好ましくは80nm以下とする。
度を、SIMSにおいて、1×1019atoms/cm3未満、好ましくは5×101
8atoms/cm3未満、さらに好ましくは2×1018atoms/cm3未満とす
る。また、酸化物半導体膜404bと酸化物半導体膜404cとの間におけるシリコン濃
度を、SIMSにおいて、1×1019atoms/cm3未満、好ましくは5×101
8atoms/cm3未満、さらに好ましくは2×1018atoms/cm3未満とす
る。
および酸化物半導体膜404cの水素濃度を低減すると好ましい。酸化物半導体膜404
aおよび酸化物半導体膜404cの水素濃度はSIMSにおいて、2×1020atom
s/cm3以下、好ましくは5×1019atoms/cm3以下、より好ましくは1×
1019atoms/cm3以下、さらに好ましくは5×1018atoms/cm3以
下とする。また、酸化物半導体膜404bの窒素濃度を低減するために、酸化物半導体膜
404aおよび酸化物半導体膜404cの窒素濃度を低減すると好ましい。酸化物半導体
膜404aおよび酸化物半導体膜404cの窒素濃度は、SIMSにおいて、5×101
9atoms/cm3未満、好ましくは5×1018atoms/cm3以下、より好ま
しくは1×1018atoms/cm3以下、さらに好ましくは5×1017atoms
/cm3以下とする。
404cのない2層構造としても構わない。
抜く性質を有する導電膜を用いると好ましい。例えば、酸化物半導体膜から酸素を引き抜
く性質を有する導電膜として、アルミニウム、チタン、クロム、ニッケル、モリブデン、
タンタル、タングステンなどを含む導電膜が挙げられる。
中の酸素が脱離し、酸化物半導体膜中に酸素欠損を形成する場合がある。酸素の引き抜き
は、高い温度で加熱するほど起こりやすい。トランジスタの作製工程には、いくつかの加
熱工程があることから、酸化物半導体膜のソース電極またはドレイン電極と接触した近傍
の領域には酸素欠損が形成される可能性が高い。また、加熱により該酸素欠損のサイトに
水素が入りこみ、酸化物半導体膜がn型化する場合がある。したがって、ソース電極およ
びドレイン電極の作用により、酸化物半導体膜と、ソース電極またはドレイン電極と、が
接する領域を低抵抗化させ、トランジスタのオン抵抗を低減することができる。
スタを作製する場合、n型化領域の形成によってソースードレイン間が短絡してしまうこ
とがある。そのため、チャネル長が小さいトランジスタを形成する場合は、ソース電極お
よびドレイン電極に酸化物半導体膜から適度に酸素を引き抜く性質を有する導電膜を用い
ればよい。適度に酸素を引き抜く性質を有する導電膜としては、例えば、ニッケル、モリ
ブデンまたはタングステンを含む導電膜などがある。
作製する場合、ソース電極406aおよびドレイン電極406bとして、酸化物半導体膜
からほとんど酸素を引き抜くことのない導電膜を用いればよい。酸化物半導体膜からほと
んど酸素を引き抜くことのない導電膜としては、例えば、窒化タンタル、窒化チタン、ま
たはルテニウムを含む導電膜などがある。なお、複数種の導電膜を積層しても構わない。
トリウム、ジルコニウム、モリブデン、ルテニウム、銀、タンタル、タングステンなどか
ら選ばれた一種以上を含む導電膜を用いればよい。
コン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イット
リウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタ
ルなどから選ばれた一種以上含む絶縁膜を用いることができる。
Vapor Deposition)法、有機金属化学気相堆積(MOCVD:Meta
l Organic CVD)法、プラズマ化学気相堆積(PECVD:Plasma−
Enhanced CVD)法、分子線エピタキシー(MBE:Molecular B
eam Epitaxy)法、原子層堆積(ALD:Atomic Layer Dep
osition)法またはパルスレーザ堆積(PLD:Pulsed Laser De
position)法を用いて成膜すればよい。プラズマによるダメージを減らすには、
MOCVD法あるいはALD法が好ましい。
P処理を行うことで、下地絶縁膜402の平均面粗さ(Ra)を1nm以下、好ましくは
0.3nm以下、さらに好ましくは0.1nm以下とする。上述の数値以下のRaとする
ことで、酸化物半導体層404の結晶性が高くなる場合がある。Raは原子間力顕微鏡(
AFM:Atomic Force Microscope)にて測定可能である。
しても構わない。酸素の添加は、プラズマ処理またはイオン注入法などにより行えばよい
。酸素の添加をイオン注入法で行う場合、例えば、加速電圧を2kV以上100kV以下
とし、ドーズ量を5×1014ions/cm2以上5×1016ions/cm2以下
とすればよい。
スパッタリング法、CVD法、MOCVD法、PECVD法、MBE法、ALD法または
PLD法を用いて成膜する(図4(B)参照)。プラズマによるダメージを減らすには、
MOCVD法あるいはALD法が好ましい。また、下地絶縁膜402を適度にエッチング
してもよい。下地絶縁膜402を適度にエッチングすることで、後に形成するゲート電極
410で酸化物半導体層404を覆いやすくすることができる。なお、トランジスタを微
細化するために、酸化物半導体膜404aおよび酸化物半導体膜404bの加工時にハー
ドマスクを用いてもよい。
大気に触れさせることなく連続して成膜すると好ましい。
04aおよび酸化物半導体膜404bは、基板温度を100℃以上、好ましくは150℃
以上、さらに好ましくは200℃以上として成膜する。また、成膜ガスとして用いる酸素
ガスやアルゴンガスは、露点が−40℃以下、好ましくは−80℃以下、より好ましくは
−100℃以下にまで高純度化したガスを用いる。なお、不純物濃度が低く、欠陥準位密
度が低い(酸素欠損の少ない)ことを高純度真性または実質的に高純度真性と呼ぶ。
行ってもよい。第1の加熱処理は、250℃以上650℃以下、好ましくは300℃以上
500℃以下の温度で、不活性ガス雰囲気、酸化性ガスを10ppm以上含む雰囲気、ま
たは減圧状態で行えばよい。また、第1の加熱処理の雰囲気は、不活性ガス雰囲気で加熱
処理した後に、脱離した酸素を補うために酸化性ガスを10ppm以上含む雰囲気で行っ
てもよい。第1の加熱処理によって、酸化物半導体膜404aおよび酸化物半導体膜40
4bの結晶性を高め、さらに下地絶縁膜402から水素や水などの不純物を除去すること
ができる。
するソース電極406aおよびドレイン電極406bとなる導電膜405を成膜する(図
4(C)参照)。導電膜405は、CVD法、MOCVD法、PECVD法、MBE法、
ALD法またはPLD法を用いて成膜すればよい。プラズマによるダメージを減らすには
、MOCVD法あるいはALD法が好ましい。
ン電極406bを形成する(図5(A)参照)。なお、導電膜405をエッチングする際
、ソース電極406aおよびドレイン電極406bの端部が丸みを帯びる(曲面を有する
)場合がある。また、導電膜405をエッチングする際、下地絶縁膜402が適度にエッ
チングされていてもよい。
、酸化物半導体膜404cを形成する。
408aは、スパッタリング法、CVD法、MOCVD法、PECVD法、MBE法、A
LD法またはPLD法を用いて成膜すればよい。プラズマによるダメージを減らすには、
MOCVD法あるいはALD法が好ましい。
08bは、スパッタリング法、CVD法、MOCVD法、PECVD法、MBE法、AL
D法またはPLD法を用いて成膜すればよい。プラズマによるダメージを減らすには、M
OCVD法あるいはALD法が好ましい。
400℃未満の温度で、不活性ガス雰囲気、酸化性ガスを10ppm以上含む雰囲気、ま
たは減圧状態で行えばよい。また、第2の加熱処理の雰囲気は、不活性ガス雰囲気で加熱
処理した後に、脱離した酸素を補うために酸化性ガスを10ppm以上含む雰囲気で行っ
てもよい。第2の加熱処理によって、ゲート絶縁膜408bから水素や水などの不純物を
除去することができる。
ート電極410は、スパッタリング法、CVD法、MOCVD法、PECVD法、MBE
法、ALD法またはPLD法を用いて成膜すればよい。プラズマによるダメージを減らす
には、MOCVD法あるいはALD法が好ましい。
縁膜408bおよびゲート電極410上に絶縁膜412を形成する(図5(C)参照)。
絶縁膜412は、スパッタリング法、CVD法、MOCVD法、PECVD法、MBE法
、ALD法またはPLD法を用いて成膜すればよい。プラズマによるダメージを減らすに
は、MOCVD法あるいはALD法が好ましい。
件で行うことができる。第3の加熱処理により、酸化物半導体層404の酸素欠損を低減
することができる場合がある。
また、図6に示すトランジスタのように下地絶縁膜402と酸化物半導体層404の間
に絶縁膜401を配置してもよい。絶縁膜401としては、ゲート絶縁膜408aに用い
る絶縁膜を用いればよい。なお、そのほかの構成については、図3に示したトランジスタ
についての記載を参照する。
また、図7に示すトランジスタのように基板400と下地絶縁膜402の間に導電膜4
20を配置してもよい。導電膜420を第2のゲート電極として用いることで、さらなる
オン電流の増加や、しきい値電圧の制御を行うことができる。オン電流を増加させるには
、たとえば、ゲート電極410と導電膜420を同電位とし、デュアルゲートトランジス
タとして駆動させればよい。なお、ゲート電極410と導電膜420を電気的に接続して
同電位としてもよい。また、しきい値電圧の制御を行うには、ゲート電極410と導電膜
420に異なる定電位を供給すればよい。
図8(A)および図8(B)は、トランジスタの上面図および断面図である。図8(A
)は上面図であり、図8(B)は、図8(A)に示す一点鎖線A1−A2、および一点鎖
線A3−A4に対応する断面図である。なお、図8(A)の上面図では、図の明瞭化のた
めに一部の要素を省いて図示している。
絶縁膜402と、下地絶縁膜402の凸部上の酸化物半導体層404と、酸化物半導体層
404上のゲート絶縁膜408aと、酸化物半導体層404およびゲート絶縁膜408a
の側面およびゲート絶縁膜408aの上面と接するソース電極406aおよびドレイン電
極406bと、ゲート絶縁膜408a、ソース電極406aおよびドレイン電極406b
上のゲート絶縁膜408bと、ゲート絶縁膜408bの上面に接し、酸化物半導体層40
4の酸化物半導体膜404bの上面および側面に面するゲート電極410と、ソース電極
406a、ドレイン電極406bおよびゲート電極410上の絶縁膜412と、を有する
。なお、下地絶縁膜402が凸部を有さなくても構わない。なお、図8(C)示すように
酸化物半導体層404は、酸化物半導体膜404a、酸化物半導体膜404b、および酸
化物半導体膜404cを含む。
、主に酸化物半導体層404の側面と接するよう配置される。したがって、ゲート電極4
10から酸化物半導体層404へ印加される電界が、ソース電極406aおよびドレイン
電極406bによって妨げられることがほとんどない。そのため、図3、図6および図7
に示したトランジスタと比べ、酸化物半導体層中の電流経路を広くとることが可能となり
、さらに高いオン電流を得ることができる。
図9(A)および図9(B)は、トランジスタの上面図および断面図である。図9(A
)は上面図であり、図9(B)は、図9(A)に示す一点鎖線A1−A2、および一点鎖
線A3−A4に対応する断面図である。なお、図9(A)の上面図では、図の明瞭化のた
めに一部の要素を省いて図示している。
絶縁膜402と、下地絶縁膜402の凸部上の酸化物半導体層404と、酸化物半導体層
404の側面と接するソース電極406aおよびドレイン電極406bと、ソース電極4
06aおよびドレイン電極406b上にあり、酸化物半導体層404と上面の高さの揃っ
た絶縁膜418aおよび絶縁膜418bと、酸化物半導体層404、ソース電極406a
およびドレイン電極406b上のゲート絶縁膜408aと、ゲート絶縁膜408a上のゲ
ート絶縁膜408bと、ゲート絶縁膜408bの上面に接し、酸化物半導体層404の上
面および側面に面するゲート電極410と、ソース電極406a、ドレイン電極406b
、およびゲート電極410上の絶縁膜412と、を有する。なお、下地絶縁膜402が凸
部を有さなくても構わない。なお、酸化物半導体層404は、トランジスタ構造2と同様
の構成である。
、主に酸化物半導体層404の側面と接するよう配置される。したがって、ゲート電極4
10から酸化物半導体層404へ印加される電界が、ソース電極406aおよびドレイン
電極406bによって妨げられることがほとんどない。そのため、図3、図6および図7
に示したトランジスタと比べ、酸化物半導体層中の電流経路を広くとることが可能となり
、さらに高いオン電流を得ることができる。
さが揃っていることで、形状不良を起こしにくい構造である。したがって、該トランジス
タを有する半導体装置は、歩留り高く作製することができる。
照する。
トランジスタ構造1乃至トランジスタ構造3に記載のトランジスタ構造はすべてトップ
ゲート構造であったが、ボトムゲート構造でも構わない。図10(A)および図10(B
)は、ボトムゲート構造のトランジスタの上面図および断面図である。図10(A)は上
面図であり、図10(B)は、図10(A)に示す一点鎖線A1−A2、および一点鎖線
A3−A4に対応する断面図である。なお、図10(A)の上面図では、図の明瞭化のた
めに一部の要素を省いて図示している。
02と、下地絶縁膜402上のゲート電極410と、下地絶縁膜402およびゲート電極
410上のゲート絶縁膜408bと、ゲート絶縁膜408b上のゲート絶縁膜408aと
、ゲート絶縁膜408a上の酸化物半導体層404と、ゲート絶縁膜408aの上面、酸
化物半導体層404の上面および側面に接するソース電極406aおよびドレイン電極4
06bと、酸化物半導体層404、ソース電極406aおよびドレイン電極406b上の
絶縁膜412と、を有する。なお、酸化物半導体層404は、トランジスタ構造2と同様
の構成である。
電極406bと、酸化物半導体層404との間に、絶縁膜413を設けてもよい。その場
合には、絶縁膜413に設けられた開口部を介して、ソース電極406aおよびドレイン
電極406bと、酸化物半導体層404とが接続される。なお、絶縁膜412の上に、さ
らに、図11(C)に示すように導電膜414を設けてもよい。導電膜414は、バック
ゲートとして機能させることが出来る。導電膜414は、ゲート電極410と接続されて
もよい。または、導電膜414には、ゲート電極410とは異なる信号や電位が供給され
ていてもよい。なお、絶縁膜413は、酸化物半導体層404の外側にも設けられている
が、本発明の実施形態の一態様は、これに限定されない。絶縁膜413は、酸化物半導体
層404の上にのみ設けてもよい。
例を示したが、本発明の一態様は、これに限定されない。例えば、チャネルやその近傍、
ソース領域、ドレイン領域などにおいて、場合によっては、または、状況に応じて、Si
(シリコン)、Ge(ゲルマニウム)、SiGe(シリコンゲルマニウム)、GaAs(
ガリウムヒ素)、などを有する材料で形成してもよい。
適宜組み合わせて用いることができる。
本実施の形態では、本発明の一態様のトランジスタを利用した回路の一例について図面
を参照して説明する。
図12(A)に本発明の一態様の半導体装置の断面図を示す。図12(A)に示す半導
体装置は、下部に第1の半導体材料を用いたトランジスタ2200を有し、上部に第2の
半導体材料を用いたトランジスタ2100を有している。図12(A)では、第2の半導
体材料を用いたトランジスタ2100として、先の実施の形態で例示したトランジスタを
適用した例を示している。
い。例えば、第1の半導体材料を酸化物半導体以外の半導体材料(シリコン、ゲルマニウ
ム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素など)とし、第2の半導
体材料を酸化物半導体とすることができる。酸化物半導体以外の材料として単結晶シリコ
ンなどを用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いた
トランジスタは、オフ電流が低い。
スタのいずれであってもよく、回路によって適切なトランジスタを用いればよい。また、
酸化物半導体を用いた本発明の一態様のトランジスタを用いるほかは、用いる材料や構造
など、半導体装置の具体的な構成をここで示すものに限定する必要はない。
膜2207を介してトランジスタ2100が設けられている。また、トランジスタ220
0とトランジスタ2100の間には、複数の配線2202が設けられている。また、各種
絶縁膜に埋め込まれた複数のプラグ2203により、上層と下層にそれぞれ設けられた配
線や電極が電気的に接続されている。また、トランジスタ2100を覆う絶縁膜2204
と、絶縁膜2204上に配線2205と、トランジスタ2100の一対の電極と同一の導
電膜を加工して得られた配線2206と、が設けられている。
、より高密度に複数の回路を配置することができる。
、トランジスタ2200の半導体膜の近傍に設けられる絶縁膜中の水素はシリコンのダン
グリングボンドを終端し、トランジスタ2200の信頼性を向上させる効果がある。一方
、上層に設けられるトランジスタ2100に酸化物半導体を用いた場合、トランジスタ2
100の半導体膜の近傍に設けられる絶縁膜中の水素は、酸化物半導体中にキャリアを生
成する要因の一つとなるため、トランジスタ2100の信頼性を低下させる要因となる場
合がある。したがって、シリコン系半導体材料を用いたトランジスタ2200の上層に酸
化物半導体を用いたトランジスタ2100を積層して設ける場合、これらの間に水素の拡
散を防止する機能を有する絶縁膜2207を設けることは特に効果的である。絶縁膜22
07により、下層に水素を閉じ込めることでトランジスタ2200の信頼性が向上するこ
とに加え、下層から上層に水素が拡散することが抑制されることでトランジスタ2100
の信頼性も同時に向上させることができる。
ウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、
酸化窒化ハフニウム、イットリア安定化ジルコニア(YSZ)等を用いることができる。
ジスタ2100上に水素の拡散を防止する機能を有する絶縁膜2208を形成することが
好ましい。絶縁膜2208としては、絶縁膜2207と同様の材料を用いることができ、
特に酸化アルミニウムを適用することが好ましい。酸化アルミニウム膜は、水素、水分な
どの不純物および酸素の双方に対して膜を透過させない遮断(ブロッキング)効果が高い
。したがって、トランジスタ2100を覆う絶縁膜2208として酸化アルミニウム膜を
用いることで、トランジスタ2100に含まれる酸化物半導体層からの酸素の脱離を防止
するとともに、酸化物半導体層への水および水素の混入を防止することができる。
のトランジスタとすることができる。例えば、FIN(フィン)型、TRI−GATE(
トライゲート)型などのトランジスタなどとすることができる。その場合の断面図の例を
、図12(D)に示す。半導体基板2211の上に、絶縁層2212が設けられている。
半導体基板2211は、先端の細い凸部(フィンともいう。)を有する。なお、凸部の上
には、絶縁膜が設けられていてもよい。その絶縁膜は、凸部を形成するときに、半導体基
板2211がエッチングされないようにするためのマスクとして機能するものである。な
お、凸部は、先端が細くなくてもよく、例えば、略直方体の凸部であってもよいし、先端
が太い凸部であってもよい。半導体基板2211の凸部の上には、ゲート絶縁膜2214
が設けられ、その上には、ゲート電極2213が設けられている。半導体基板2211に
は、ソース領域およびドレイン領域2215が形成されている。なお、ここでは、半導体
基板2211が、凸部を有する例を示したが、本発明の一態様に係る半導体装置は、これ
に限定されない。例えば、SOI基板を加工して、凸部を有する半導体領域を形成しても
構わない。
上記構成において、トランジスタ2100やトランジスタ2200の電極の接続構成を
異ならせることにより、様々な回路を構成することができる。以下では、本発明の一態様
の半導体装置を用いることにより実現できる回路構成の例を説明する。
図12(B)に示す回路図は、pチャネル型のトランジスタ2200とnチャネル型の
トランジスタ2100を直列に接続し、且つそれぞれのゲートを接続した、いわゆるCM
OS回路の構成を示している。
また、図12(C)に示す回路図は、トランジスタ2100とトランジスタ2200の
それぞれのソースとドレインを接続した構成を示している。このような構成とすることで
、いわゆるアナログスイッチとして機能させることができる。
本発明の一態様であるトランジスタを使用し、電力が供給されない状況でも記憶内容の
保持が可能で、かつ、書き込み回数にも制限が無い半導体装置(記憶装置)の一例を図1
3に示す。
第2の半導体材料を用いたトランジスタ3300、および容量素子3400を有している
。なお、トランジスタ3300としては、上記実施の形態で説明したトランジスタを用い
ることができる。
ンジスタである。トランジスタ3300は、オフ電流が小さいため、これを用いることに
より長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必
要としない、或いは、リフレッシュ動作の頻度が極めて少ない半導体記憶装置とすること
が可能となるため、消費電力を十分に低減することができる。
気的に接続され、第2の配線3002はトランジスタ3200のドレイン電極と電気的に
接続されている。また、第3の配線3003はトランジスタ3300のソース電極または
ドレイン電極の一方と電気的に接続され、第4の配線3004はトランジスタ3300の
ゲート電極と電気的に接続されている。そして、トランジスタ3200のゲート電極、お
よびトランジスタ3300のソース電極またはドレイン電極の他方は、容量素子3400
の電極の一方と電気的に接続され、第5の配線3005は容量素子3400の電極の他方
と電気的に接続されている。
可能という特徴を活かすことで、次のように、情報の書き込み、保持、読み出しが可能で
ある。
ランジスタ3300がオン状態となる電位にして、トランジスタ3300をオン状態とす
る。これにより、第3の配線3003の電位が、トランジスタ3200のゲート電極、お
よび容量素子3400に与えられる。すなわち、トランジスタ3200のゲート電極には
、所定の電荷が与えられる(書き込み)。ここでは、異なる二つの電位レベルを与える電
荷(以下Lowレベル電荷、Highレベル電荷という)のいずれかが与えられるものと
する。その後、第4の配線3004の電位を、トランジスタ3300がオフ状態となる電
位にして、トランジスタ3300をオフ状態とすることにより、トランジスタ3200の
ゲート電極に与えられた電荷が保持される(保持)。
電極の電荷は長時間にわたって保持される。
与えた状態で、第5の配線3005に適切な電位(読み出し電位)を与えると、トランジ
スタ3200のゲート電極に保持された電荷量に応じて、第2の配線3002は異なる電
位をとる。一般に、トランジスタ3200をnチャネル型とすると、トランジスタ320
0のゲート電極にHighレベル電荷が与えられている場合の見かけのしきい値Vth_
Hは、トランジスタ3200のゲート電極にLowレベル電荷が与えられている場合の見
かけのしきい値Vth_Lより低くなるためである。ここで、見かけのしきい値電圧とは
、トランジスタ3200を「オン状態」とするために必要な第5の配線3005の電位を
いうものとする。したがって、第5の配線3005の電位をVth_HとVth_Lの間
の電位V0とすることにより、トランジスタ3200のゲート電極に与えられた電荷を判
別できる。例えば、書き込みにおいて、Highレベル電荷が与えられていた場合には、
第5の配線3005の電位がV0(>Vth_H)となれば、トランジスタ3200は「
オン状態」となる。Lowレベル電荷が与えられていた場合には、第5の配線3005の
電位がV0(<Vth_L)となっても、トランジスタ3200は「オフ状態」のままで
ある。このため、第2の配線3002の電位を判別することで、保持されている情報を読
み出すことができる。
み出せることが必要になる。このように情報を読み出さない場合には、ゲート電極の状態
にかかわらずトランジスタ3200が「オフ状態」となるような電位、つまり、Vth_
Hより小さい電位を第5の配線3005に与えればよい。または、ゲート電極の状態にか
かわらずトランジスタ3200が「オン状態」となるような電位、つまり、Vth_Lよ
り大きい電位を第5の配線3005に与えればよい。
A)と相違している。この場合も上記と同様の動作により情報の書き込みおよび保持動作
が可能である。
浮遊状態である第3の配線3003と容量素子3400とが導通し、第3の配線3003
と容量素子3400の間で電荷が再分配される。その結果、第3の配線3003の電位が
変化する。第3の配線3003の電位の変化量は、容量素子3400の電極の一方の電位
(あるいは容量素子3400に蓄積された電荷)によって、異なる値をとる。
3の配線3003が有する容量成分をCB、電荷が再分配される前の第3の配線3003
の電位をVB0とすると、電荷が再分配された後の第3の配線3003の電位は、(CB
×VB0+C×V)/(CB+C)となる。したがって、メモリセルの状態として、容量
素子3400の電極の一方の電位がV1とV0(V1>V0)の2状態をとるとすると、
電位V1を保持している場合の第3の配線3003の電位(=(CB×VB0+C×V1
)/(CB+C))は、電位V0を保持している場合の第3の配線3003の電位(=C
B×VB0+C×V0)/(CB+C))よりも高くなることがわかる。
とができる。
たトランジスタを用い、トランジスタ3300として第2の半導体材料が適用されたトラ
ンジスタを駆動回路上に積層して設ける構成とすればよい。
流の極めて小さいトランジスタを適用することで、極めて長期にわたり記憶内容を保持す
ることが可能である。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ
動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することがで
きる。また、電力の供給がない場合(ただし、電位は固定されていることが望ましい)で
あっても、長期にわたって記憶内容を保持することが可能である。
素子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲー
トへの電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため
、ゲート絶縁膜の劣化といった問題が全く生じない。すなわち、開示する発明に係る半導
体装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、
信頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報
の書き込みが行われるため、高速な動作も容易に実現しうる。
適宜組み合わせて用いることができる。
本実施の形態では、先の実施の形態で説明したトランジスタ、または記憶装置を含むR
Fタグについて、図14を参照して説明する。
憶し、非接触手段、例えば無線通信を用いて外部と情報の授受を行うものである。このよ
うな特徴から、RFタグは、物品などの個体情報を読み取ることにより物品の識別を行う
個体認証システムなどに用いることが可能である。なお、これらの用途に用いるためには
極めて高い信頼性が要求される。
ブロック図である。
もいう)に接続されたアンテナ802から送信される無線信号803を受信するアンテナ
804を有する。またRFタグ800は、整流回路805、定電圧回路806、復調回路
807、変調回路808、論理回路809、記憶回路810、ROM811を有している
。なお、復調回路807に含まれる整流作用を示すトランジスタに逆方向電流を十分に抑
制することが可能な材料、例えば、酸化物半導体、が用いられた構成としてもよい。これ
により、逆方向電流に起因する整流作用の低下を抑制し、復調回路の出力が飽和すること
を防止できる。つまり、復調回路の入力に対する復調回路の出力を線形に近づけることが
できる。なお、データの伝送形式は、一対のコイルを対向配置して相互誘導によって交信
を行う電磁結合方式、誘導電磁界によって交信する電磁誘導方式、電波を利用して交信す
る電波方式の3つに大別される。本実施の形態に示すRFタグ800は、そのいずれの方
式に用いることも可能である。
ンテナ802との間で無線信号803の送受信を行うためのものである。また、整流回路
805は、アンテナ804で無線信号を受信することにより生成される入力交流信号を整
流、例えば、半波2倍圧整流し、後段に設けられた容量素子により、整流された信号を平
滑化することで入力電位を生成するための回路である。なお、整流回路805の入力側ま
たは出力側には、リミッタ回路を設けてもよい。リミッタ回路とは、入力交流信号の振幅
が大きく、内部生成電圧が大きい場合に、ある電力以上の電力を後段の回路に入力しない
ように制御するための回路である。
の回路である。なお、定電圧回路806は、内部にリセット信号生成回路を有していても
よい。リセット信号生成回路は、安定した電源電圧の立ち上がりを利用して、論理回路8
09のリセット信号を生成するための回路である。
するための回路である。また、変調回路808は、アンテナ804より出力するデータに
応じて変調を行うための回路である。
、入力された情報を保持する回路であり、ロウデコーダ、カラムデコーダ、記憶領域など
を有する。また、ROM811は、固有番号(ID)などを格納し、処理に応じて出力を
行うための回路である。
。本発明の一態様の記憶回路は、電源が遮断された状態であっても情報を保持できるため
、RFタグに好適に用いることができる。さらに本発明の一態様の記憶回路は、データの
書き込みに必要な電力(電圧)が従来の不揮発性メモリに比べて著しく小さいため、デー
タの読み出し時と書込み時の最大通信距離の差を生じさせないことも可能である。さらに
、データの書き込み時に電力が不足し、誤動作または誤書込みが生じることを抑制するこ
とができる。
ため、ROM811に適用することもできる。その場合には、生産者がROM811にデ
ータを書き込むためのコマンドを別途用意し、ユーザが自由に書き換えできないようにし
ておくことが好ましい。生産者が出荷前に固有番号を書込んだのちに製品を出荷すること
で、作製したRFタグすべてについて固有番号を付与するのではなく、出荷する良品にの
み固有番号を割り当てることが可能となり、出荷後の製品の固有番号が不連続になること
がなく出荷後の製品に対応した顧客管理が容易となる。
本実施の形態では、少なくとも実施の形態で説明したトランジスタを用いることができ
、先の実施の形態で説明した記憶装置を含むCPUについて説明する。
一例の構成を示すブロック図である。
tic logic unit、演算回路)、ALUコントローラ1192、インストラ
クションデコーダ1193、インタラプトコントローラ1194、タイミングコントロー
ラ1195、レジスタ1196、レジスタコントローラ1197、バスインターフェース
1198(Bus I/F)、書き換え可能なROM1199、およびROMインターフ
ェース1189(ROM I/F)を有している。基板1190は、半導体基板、SOI
基板、ガラス基板などを用いる。ROM1199およびROMインターフェース1189
は、別チップに設けてもよい。もちろん、図15に示すCPUは、その構成を簡略化して
示した一例にすぎず、実際のCPUはその用途によって多種多様な構成を有している。例
えば、図15に示すCPUまたは演算回路を含む構成を一つのコアとし、当該コアを複数
含み、それぞれのコアが並列で動作するような構成としてもよい。また、CPUが内部演
算回路やデータバスで扱えるビット数は、例えば8ビット、16ビット、32ビット、6
4ビットなどとすることができる。
ンデコーダ1193に入力され、デコードされた後、ALUコントローラ1192、イン
タラプトコントローラ1194、レジスタコントローラ1197、タイミングコントロー
ラ1195に入力される。
ーラ1197、タイミングコントローラ1195は、デコードされた命令に基づき、各種
制御を行う。具体的にALUコントローラ1192は、ALU1191の動作を制御する
ための信号を生成する。また、インタラプトコントローラ1194は、CPUのプログラ
ム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク
状態から判断し、処理する。レジスタコントローラ1197は、レジスタ1196のアド
レスを生成し、CPUの状態に応じてレジスタ1196の読み出しや書き込みを行う。
92、インストラクションデコーダ1193、インタラプトコントローラ1194、およ
びレジスタコントローラ1197の動作のタイミングを制御する信号を生成する。例えば
タイミングコントローラ1195は、基準クロック信号CLK1を元に、内部クロック信
号CLK2を生成する内部クロック生成部を備えており、内部クロック信号CLK2を上
記各種回路に供給する。
タ1196のメモリセルとして、先の実施の形態に示したトランジスタを用いることがで
きる。
の指示に従い、レジスタ1196における保持動作の選択を行う。すなわち、レジスタ1
196が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容
量素子によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持
が選択されている場合、レジスタ1196内のメモリセルへの、電源電圧の供給が行われ
る。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換
えが行われ、レジスタ1196内のメモリセルへの電源電圧の供給を停止することができ
る。
。記憶素子1200は、電源遮断で記憶データが揮発する回路1201と、電源遮断で記
憶データが揮発しない回路1202と、スイッチ1203と、スイッチ1204と、論理
素子1206と、容量素子1207と、選択機能を有する回路1220と、を有する。回
路1202は、容量素子1208と、トランジスタ1209と、トランジスタ1210と
、を有する。なお、記憶素子1200は、必要に応じて、ダイオード、抵抗素子、インダ
クタなどのその他の素子をさらに有していても良い。
。記憶素子1200への電源電圧の供給が停止した際、回路1202のトランジスタ12
09のゲートには接地電位(0V)、またはトランジスタ1209がオフする電位が入力
され続ける構成とする。例えば、トランジスタ1209のゲートが抵抗等の負荷を介して
接地される構成とする。
いて構成され、スイッチ1204は、一導電型とは逆の導電型(例えば、pチャネル型)
のトランジスタ1214を用いて構成した例を示す。ここで、スイッチ1203の第1の
端子はトランジスタ1213のソースとドレインの一方に対応し、スイッチ1203の第
2の端子はトランジスタ1213のソースとドレインの他方に対応し、スイッチ1203
はトランジスタ1213のゲートに入力される制御信号RDによって、第1の端子と第2
の端子の間の導通または非導通(つまり、トランジスタ1213のオン状態またはオフ状
態)が選択される。スイッチ1204の第1の端子はトランジスタ1214のソースとド
レインの一方に対応し、スイッチ1204の第2の端子はトランジスタ1214のソース
とドレインの他方に対応し、スイッチ1204はトランジスタ1214のゲートに入力さ
れる制御信号RDによって、第1の端子と第2の端子の間の導通または非導通(つまり、
トランジスタ1214のオン状態またはオフ状態)が選択される。
うちの一方、およびトランジスタ1210のゲートと電気的に接続される。ここで、接続
部分をノードM2とする。トランジスタ1210のソースとドレインの一方は、低電源電
位を供給することのできる配線(例えばGND線)に電気的に接続され、他方は、スイッ
チ1203の第1の端子(トランジスタ1213のソースとドレインの一方)と電気的に
接続される。スイッチ1203の第2の端子(トランジスタ1213のソースとドレイン
の他方)はスイッチ1204の第1の端子(トランジスタ1214のソースとドレインの
一方)と電気的に接続される。スイッチ1204の第2の端子(トランジスタ1214の
ソースとドレインの他方)は電源電位VDDを供給することのできる配線と電気的に接続
される。スイッチ1203の第2の端子(トランジスタ1213のソースとドレインの他
方)と、スイッチ1204の第1の端子(トランジスタ1214のソースとドレインの一
方)と、論理素子1206の入力端子と、容量素子1207の一対の電極のうちの一方と
、は電気的に接続される。ここで、接続部分をノードM1とする。容量素子1207の一
対の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低
電源電位(GND等)または高電源電位(VDD等)が入力される構成とすることができ
る。容量素子1207の一対の電極のうちの他方は、低電源電位を供給することのできる
配線(例えばGND線)と電気的に接続される。容量素子1208の一対の電極のうちの
他方は、一定の電位が入力される構成とすることができる。例えば、低電源電位(GND
等)または高電源電位(VDD等)が入力される構成とすることができる。容量素子12
08の一対の電極のうちの他方は、低電源電位を供給することのできる配線(例えばGN
D線)と電気的に接続される。
を積極的に利用することによって省略することも可能である。
れる。スイッチ1203およびスイッチ1204は、制御信号WEとは異なる制御信号R
Dによって第1の端子と第2の端子の間の導通状態または非導通状態を選択され、一方の
スイッチの第1の端子と第2の端子の間が導通状態のとき他方のスイッチの第1の端子と
第2の端子の間は非導通状態となる。
タに対応する信号が入力される。図16では、回路1201から出力された信号が、トラ
ンジスタ1209のソースとドレインの他方に入力される例を示した。スイッチ1203
の第2の端子(トランジスタ1213のソースとドレインの他方)から出力される信号は
、論理素子1206によってその論理値が反転された反転信号となり、回路1220を介
して回路1201に入力される。
ドレインの他方)から出力される信号は、論理素子1206および回路1220を介して
回路1201に入力する例を示したがこれに限定されない。スイッチ1203の第2の端
子(トランジスタ1213のソースとドレインの他方)から出力される信号が、論理値を
反転させられることなく、回路1201に入力されてもよい。例えば、回路1201内に
、入力端子から入力された信号の論理値が反転した信号が保持されるノードが存在する場
合に、スイッチ1203の第2の端子(トランジスタ1213のソースとドレインの他方
)から出力される信号を当該ノードに入力することができる。
スタ1209以外のトランジスタは、酸化物半導体以外の半導体でなる層または基板11
90にチャネルが形成されるトランジスタとすることができる。例えば、シリコン層また
はシリコン基板にチャネルが形成されるトランジスタとすることができる。また、記憶素
子1200に用いられるトランジスタ全てを、チャネルが酸化物半導体層で形成されるト
ランジスタとすることもできる。または、記憶素子1200は、トランジスタ1209以
外にも、チャネルが酸化物半導体層で形成されるトランジスタを含んでいてもよく、残り
のトランジスタは酸化物半導体以外の半導体でなる層または基板1190にチャネルが形
成されるトランジスタとすることもできる。
。また、論理素子1206としては、例えばインバータやクロックドインバータ等を用い
ることができる。
は、回路1201に記憶されていたデータを、回路1202に設けられた容量素子120
8によって保持することができる。
。例えば、酸化物半導体層にチャネルが形成されるトランジスタのオフ電流は、結晶性を
有するシリコンにチャネルが形成されるトランジスタのオフ電流に比べて著しく低い。そ
のため、当該トランジスタをトランジスタ1209として用いることによって、記憶素子
1200に電源電圧が供給されない間も容量素子1208に保持された信号は長期間にわ
たり保たれる。こうして、記憶素子1200は電源電圧の供給が停止した間も記憶内容(
データ)を保持することが可能である。
動作を行うことを特徴とする記憶素子であるため、電源電圧供給再開後に、回路1201
が元のデータを保持しなおすまでの時間を短くすることができる。
タ1210のゲートに入力される。そのため、記憶素子1200への電源電圧の供給が再
開された後、容量素子1208によって保持された信号を、トランジスタ1210の状態
(オン状態、またはオフ状態)に変換して、回路1202から読み出すことができる。そ
れ故、容量素子1208に保持された信号に対応する電位が多少変動していても、元の信
号を正確に読み出すことが可能である。
の記憶装置に用いることで、電源電圧の供給停止による記憶装置内のデータの消失を防ぐ
ことができる。また、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に復
帰することができる。よって、プロセッサ全体、もしくはプロセッサを構成する一つ、ま
たは複数の論理回路において、短い時間でも電源停止を行うことができるため、消費電力
を抑えることができる。
1200は、DSP(Digital Signal Processor)、カスタム
LSI、PLD(Programmable Logic Device)等のLSI、
RF(Radio Frequency)デバイスにも応用可能である。
本実施の形態では、本発明の一態様の表示装置の構成例について説明する。
図17(A)は、本発明の一態様の表示装置の上面図であり、図17(B)は、本発明
の一態様の表示装置の画素に液晶素子を適用する場合に用いることができる画素回路を説
明するための回路図である。また、図17(C)は、本発明の一態様の表示装置の画素に
有機EL素子を適用する場合に用いることができる画素回路を説明するための回路図であ
る。
た、当該トランジスタはnチャネル型とすることが容易なので、駆動回路のうち、nチャ
ネル型トランジスタで構成することができる駆動回路の一部を画素部のトランジスタと同
一基板上に形成する。このように、画素部や駆動回路に上記実施の形態に示すトランジス
タを用いることにより、信頼性の高い表示装置を提供することができる。
板700上には、画素部701、第1の走査線駆動回路702、第2の走査線駆動回路7
03、信号線駆動回路704を有する。画素部701には、複数の信号線が信号線駆動回
路704から延伸して配置され、複数の走査線が第1の走査線駆動回路702、および第
2の走査線駆動回路703から延伸して配置されている。なお走査線と信号線との交差領
域には、各々、表示素子を有する画素がマトリクス状に設けられている。また、表示装置
の基板700はFPC(Flexible Printed Circuit)等の接続
部を介して、タイミング制御回路(コントローラ、制御ICともいう)に接続されている
。
線駆動回路704は、画素部701と同じ基板700上に形成される。そのため、外部に
設ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。また、基板
700外部に駆動回路を設けた場合、配線を延伸させる必要が生じ、配線間の接続数が増
える。同じ基板700上に駆動回路を設けた場合、その配線間の接続数を減らすことがで
き、信頼性の向上、または歩留まりの向上を図ることができる。
また、画素の回路構成の一例を図17(B)に示す。ここでは、VA型液晶表示装置の
画素に適用することができる画素回路を示す。
の画素電極層は異なるトランジスタに接続され、各トランジスタは異なるゲート信号で駆
動できるように構成されている。これにより、マルチドメイン設計された画素の個々の画
素電極層に印加する信号を、独立して制御できる。
は、異なるゲート信号を与えることができるように分離されている。一方、データ線とし
て機能するソース電極層またはドレイン電極層714は、トランジスタ716とトランジ
スタ717で共通に用いられている。トランジスタ716とトランジスタ717は上記実
施の形態で説明するトランジスタを適宜用いることができる。これにより、信頼性の高い
液晶表示装置を提供することができる。
気的に接続する第2の画素電極層の形状について説明する。第1の画素電極層と第2の画
素電極層の形状は、スリットによって分離されている。第1の画素電極層はV字型に広が
る形状を有し、第2の画素電極層は第1の画素電極層の外側を囲むように形成される。
のゲート電極はゲート配線713と接続されている。ゲート配線712とゲート配線71
3に異なるゲート信号を与えてトランジスタ716とトランジスタ717の動作タイミン
グを異ならせ、液晶の配向を制御できる。
たは第2の画素電極層と電気的に接続する容量電極とで保持容量を形成してもよい。
る。第1の液晶素子718は第1の画素電極層と対向電極層とその間の液晶層とで構成さ
れ、第2の液晶素子719は第2の画素電極層と対向電極層とその間の液晶層とで構成さ
れる。
示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ、センサ、または論理回
路などを追加してもよい。
画素の回路構成の他の一例を図17(C)に示す。ここでは、有機EL素子を用いた表
示装置の画素構造を示す。
、他方から正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そし
て、電子および正孔が再結合することにより、発光性の有機化合物が励起状態を形成し、
その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発
光素子は、電流励起型の発光素子と呼ばれる。
トランジスタを1つの画素に2つ用いる例を示す。なお、本発明の一態様の金属酸化物膜
は、nチャネル型のトランジスタのチャネル形成領域に用いることができる。また、当該
画素回路は、デジタル時間階調駆動を適用することができる。
ついて説明する。
素子724および容量素子723を有している。スイッチング用トランジスタ721は、
ゲート電極層が走査線726に接続され、第1電極(ソース電極層およびドレイン電極層
の一方)が信号線725に接続され、第2電極(ソース電極層およびドレイン電極層の他
方)が駆動用トランジスタ722のゲート電極層に接続されている。駆動用トランジスタ
722は、ゲート電極層が容量素子723を介して電源線727に接続され、第1電極が
電源線727に接続され、第2電極が発光素子724の第1電極(画素電極)に接続され
ている。発光素子724の第2電極は共通電極728に相当する。共通電極728は、同
一基板上に形成される共通電位線と電気的に接続される。
で説明するトランジスタを適宜用いることができる。これにより、信頼性の高い有機EL
表示装置を提供することができる。
低電源電位とは、電源線727に設定される高電源電位より低い電位であり、例えばGN
D、0Vなどを低電源電位として設定することができる。発光素子724の順方向のしき
い値電圧以上となるように高電源電位と低電源電位を設定し、その電位差を発光素子72
4に印加することにより、発光素子724に電流を流して発光させる。なお、発光素子7
24の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向し
きい値電圧を含む。
省略できる。駆動用トランジスタ722のゲート容量については、チャネル形成領域とゲ
ート電極層との間で容量が形成されていてもよい。
方式の場合、駆動用トランジスタ722が十分にオンするか、オフするかの二つの状態と
なるようなビデオ信号を、駆動用トランジスタ722に入力する。なお、駆動用トランジ
スタ722を線形領域で動作させるために、電源線727の電圧よりも高い電圧を駆動用
トランジスタ722のゲート電極層にかける。また、信号線725には、電源線電圧に駆
動用トランジスタ722の閾値電圧Vthを加えた値以上の電圧をかける。
24の順方向電圧に駆動用トランジスタ722の閾値電圧Vthを加えた値以上の電圧を
かける。なお、駆動用トランジスタ722が飽和領域で動作するようにビデオ信号を入力
し、発光素子724に電流を流す。また、駆動用トランジスタ722を飽和領域で動作さ
せるために、電源線727の電位を、駆動用トランジスタ722のゲート電位より高くす
る。ビデオ信号をアナログとすることで、発光素子724にビデオ信号に応じた電流を流
し、アナログ階調駆動を行うことができる。
7(C)に示す画素回路にスイッチ、抵抗素子、容量素子、センサ、トランジスタまたは
論理回路などを追加してもよい。
位側にソース電極(第1の電極)、高電位側にドレイン電極(第2の電極)がそれぞれ電
気的に接続される構成とする。さらに、制御回路等により第1のゲート電極の電位を制御
し、第2のゲート電極には図示しない配線によりソース電極に与える電位よりも低い電位
など、上記で例示した電位を入力可能な構成とすればよい。
素子、および発光素子を有する装置である発光装置は、様々な形態を用いること、または
様々な素子を有することが出来る。表示素子、表示装置、発光素子または発光装置の一例
としては、EL(エレクトロルミネッセンス)素子(有機物および無機物を含むEL素子
、有機EL素子、無機EL素子)、LED(白色LED、赤色LED、緑色LED、青色
LEDなど)、トランジスタ(電流に応じて発光するトランジスタ)、電子放出素子、液
晶素子、電子インク、電気泳動素子、グレーティングライトバルブ(GLV)、プラズマ
ディスプレイパネル(PDP)、MEMS(マイクロ・エレクトロ・メカニカル・システ
ム)、デジタルマイクロミラーデバイス(DMD)、DMS(デジタル・マイクロ・シャ
ッター)、MIRASOL(登録商標)、IMOD(インターフェアレンス・モジュレー
ション)素子、エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボン
ナノチューブ、など、電気磁気的作用により、コントラスト、輝度、反射率、透過率など
が変化する表示媒体を有するものがある。EL素子を用いた表示装置の一例としては、E
Lディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールド
エミッションディスプレイ(FED)またはSED方式平面型ディスプレイ(SED:S
urface−conduction Electron−emitter Displ
ay)などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ(透過
型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶
ディスプレイ、投射型液晶ディスプレイ)などがある。電子インクまたは電気泳動素子を
用いた表示装置の一例としては、電子ペーパーなどがある。
み合わせて実施することができる。
本実施の形態では、本発明の一態様の半導体装置を適用した表示モジュールについて、
図18を用いて説明を行う。
の間に、FPC8003に接続されたタッチパネル8004、FPC8005に接続され
た表示パネル8006、バックライトユニット8007、フレーム8009、プリント基
板8010、バッテリー8011を有する。なお、バックライトユニット8007、バッ
テリー8011、タッチパネル8004などは、設けられない場合もある。
ネル8006のサイズに合わせて、形状や寸法を適宜変更することができる。
8006に重畳して用いることができる。また、表示パネル8006の対向基板(封止基
板)に、タッチパネル機能を持たせるようにすることも可能である。または、表示パネル
8006の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
または、表示パネル8006の各画素内にタッチセンサ用電極を設け、静電容量方式のタ
ッチパネルとすることも可能である。
トユニット8007の端部に設け、光拡散板を用いる構成としてもよい。
作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレ
ーム8009は、放熱板としての機能を有していてもよい。
信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっ
ても良いし、別途設けたバッテリー8011による電源であってもよい。バッテリー80
11は、商用電源を用いる場合には、省略可能である。
追加して設けてもよい。
ができる。
本発明の一態様に係る半導体装置は、表示機器、パーソナルコンピュータ、記録媒体を
備えた画像再生装置(代表的にはDVD:Digital Versatile Dis
c等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置)に用いるこ
とができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器
として、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍、ビデオカメラ、
デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレ
イ)、ナビゲーションシステム、音響再生装置(カーオーディオ、デジタルオーディオプ
レイヤー等)、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払
い機(ATM)、自動販売機などが挙げられる。これら電子機器の具体例を図19に示す
。
部904、マイクロフォン905、スピーカー906、操作キー907、スタイラス90
8等を有する。なお、図19(A)に示した携帯型ゲーム機は、2つの表示部903と表
示部904とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されな
い。
913、第2表示部914、接続部915、操作キー916等を有する。第1表示部91
3は第1筐体911に設けられており、第2表示部914は第2筐体912に設けられて
いる。そして、第1筐体911と第2筐体912とは、接続部915により接続されてお
り、第1筐体911と第2筐体912の間の角度は、接続部915により変更が可能であ
る。第1表示部913における映像を、接続部915における第1筐体911と第2筐体
912との間の角度に従って、切り替える構成としても良い。また、第1表示部913お
よび第2表示部914の少なくとも一方に、位置入力装置としての機能が付加された表示
装置を用いるようにしても良い。なお、位置入力装置としての機能は、表示装置にタッチ
パネルを設けることで付加することができる。或いは、位置入力装置としての機能は、フ
ォトセンサとも呼ばれる光電変換素子を表示装置の画素部に設けることでも、付加するこ
とができる。
キーボード923、ポインティングデバイス924等を有する。
33等を有する。
、操作キー944、レンズ945、接続部946等を有する。操作キー944およびレン
ズ945は第1筐体941に設けられており、表示部943は第2筐体942に設けられ
ている。そして、第1筐体941と第2筐体942とは、接続部946により接続されて
おり、第1筐体941と第2筐体942の間の角度は、接続部946により変更が可能で
ある。表示部943における映像を、接続部946における第1筐体941と第2筐体9
42との間の角度に従って切り替える構成としても良い。
ライト954等を有する。
本実施の形態では、本発明の一態様に係るRFデバイスの使用例について図20を用い
ながら説明する。RFデバイスの用途は広範にわたるが、例えば、紙幣、硬貨、有価証券
類、無記名債券類、証書類(運転免許証や住民票等、図20(A)参照)、包装用容器類
(包装紙やボトル等、図20(C)参照)、記録媒体(DVDやビデオテープ等、図20
(B)参照)、乗り物類(自転車等、図20(D)参照)、身の回り品(鞄や眼鏡等)、
食品類、植物類、動物類、人体、衣類、生活用品類、薬品や薬剤を含む医療品、または電
子機器(液晶表示装置、EL表示装置、テレビジョン装置、または携帯電話)等の物品、
若しくは各物品に取り付ける荷札(図20(E)、図20(F)参照)等に設けて使用す
ることができる。
り、物品に固定される。例えば、本であれば紙に埋め込み、有機樹脂からなるパッケージ
であれば当該有機樹脂の内部に埋め込み、各物品に固定される。本発明の一態様に係るR
Fデバイス4000は、小型、薄型、軽量を実現するため、物品に固定した後もその物品
自体のデザイン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、
または証書類等に本発明の一態様に係るRFデバイス4000を設けることにより、認証
機能を設けることができ、この認証機能を活用すれば、偽造を防止することができる。ま
た、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、または電子機器
等に本発明の一態様に係るRFデバイスを取り付けることにより、検品システム等のシス
テムの効率化を図ることができる。また、乗り物類であっても、本発明の一態様に係るR
Fデバイスを取り付けることにより、盗難などに対するセキュリティ性を高めることがで
きる。
用いることにより、情報の書込みや読み出しを含む動作電力を低減できるため、最大通信
距離を長くとることが可能となる。また、電力が遮断された状態であっても情報を極めて
長い期間保持可能であるため、書き込みや読み出しの頻度が低い用途にも好適に用いるこ
とができる。
:X−Ray Diffraction)測定を行った。
の一酸化二窒素(N2O)を原料ガスとし、反応室の圧力を200Pa、基板温度を35
0℃、60MHzの高周波電源を用いて150Wの高周波電力を平行平板電極に供給した
PECVD法により、酸化窒化シリコン膜を5nm成膜した。
ルゴン(Ar)ガス、酸素(O2)ガス(酸素割合0%:流量50sccmのアルゴンガ
ス、または酸素割合50%:流量25sccmのアルゴンガスおよび流量25sccmの
酸素ガス、または酸素割合100%:流量50sccmの酸素ガス)を用いて、圧力を0
.6Pa、基板温度を100℃、または200℃、または350℃とし、RF電力を2.
5kW印加する条件を用いたスパッタリング法により、酸化ハフニウム膜を30nm成膜
した。
した結果を図21に示す。図21は、縦軸にX線回折強度(任意単位)をとり、横軸に回
折角2θ(deg.)をとる。なお、XRDスペクトルの測定は、Bruker AXS
社製X線回折装置D8 ADVANCEを用いた。
28°近傍にピークが見られており、これは、酸化ハフニウム(HfO2)の単斜晶系の
結晶の(−111)面における回折に起因するものである。また、一部の試料ではシリコ
ンウェハ起因であるシリコン(Si)のピークも見られた。
が大きくなっている。また、酸化ハフニウム膜の成膜時の酸素の比率が大きいほどピーク
の強度が大きくなっている。当該ピークがみられることにより、酸化ハフニウム膜が結晶
化していることが分かった。
R:Electron Spin Resonance)測定を行った。
ス、酸素(O2)ガス(酸素割合0%:流量50sccmのアルゴンガス、または酸素割
合50%:流量25sccmのアルゴンガスおよび流量25sccmの酸素ガス)を用い
て、圧力を0.6Pa、基板温度を100℃、または200℃、または350℃とし、R
F電力を2.5kW印加する条件を用いたスパッタリング法により、酸化ハフニウム膜を
100nm成膜した。また、一部は、成膜後、酸素雰囲気下で300℃、または350℃
、または400℃のいずれかの温度で1時間ベーク処理を施した。
)を酸化ハフニウム膜に垂直に照射した。
れると推定される。図22に示すように、酸素割合0%の条件で成膜された酸化ハフニウ
ム膜では、g値が1.92近傍であるスピン密度が大きくなり、また、その後の酸素雰囲
気下でのベークにより減少することから酸素欠損によるものであることが示唆された。
酸素割合0%の条件で成膜された酸化ハフニウム膜では、酸素がより多く存在する条件(
酸素割合50%)で成膜された酸化ハフニウム膜より、酸素の比率が少なく、成膜時に混
入したと見られるアルゴンの比率が大きい。また、酸化ハフニウム膜の膜密度は、8.3
g/cm3以上9.0g/cm3以下であると好ましい。
では、g値が1.92近傍であるスピンの密度はほとんど観測されず、図23に示すよう
に、g値が2.00近傍(g値が2.00乃至2.01)であるスピンの密度が、酸素割
合0%の条件で成膜された酸化ハフニウム膜より大きくなっている。これは過剰な酸素に
起因すると推定される。また、g値が2.00近傍のシグナルの形状は、図33に示すよ
うに非対称になっていることが分かった。
出を昇温脱離ガス分光法(TDS:Thermal Desorption Spect
roscopy)により評価した。
熱酸化の条件は950℃で4時間であり、熱酸化の雰囲気は、HClが酸素に対して3体
積%の割合で含まれるものとした。
r)ガス、酸素(O2)ガス(酸素割合50%:流量25sccmのアルゴンガスおよび
流量25sccmの酸素ガス)を用いて、圧力を0.6Pa、基板温度を200℃、RF
電力を2.5kW印加する条件を用いたスパッタリング法により、酸化ハフニウム膜を2
0nm成膜した。
合型プラズマ(ICP:Inductively Coupled Plasma)エッ
チング法により、流量80sccmの三塩化ホウ素(BCl3)雰囲気下、電源電力45
0W、バイアス電力100W、圧力1.0Pa、基板温度70℃においてエッチングし、
実施例試料を作成した。また、シリコンウェハに熱酸化膜を形成し、酸化ハフニウム膜を
形成しない構成を比較例試料とした。
イオン強度を示し、図24(B)に、比較例試料の、TDSによる基板温度と質量電荷比
(m/z)が32のイオン強度を示す。なお、m/zが32で検出されるガスには酸素ガ
ス(O2)がある。本実施例では、m/zが32で検出されるガスは、すべて酸素ガスと
みなす。
一方、図24(A)により、酸化ハフニウム膜が一度形成された実施例試料は、基板温度
が150℃以上350℃以下程度の範囲で酸素ガスを放出したことが分かった。
素を供給することができ、酸化物半導体層中の酸素欠損を低減できることが示唆された。
タについて作製し、電気特性の評価を行った。
の熱酸化膜を形成した。熱酸化の条件は950℃で4時間であり、熱酸化の雰囲気は、H
Clが酸素に対して3体積%の割合で含まれるものとした。
cmの一酸化二窒素(N2O)を原料ガスとし、反応室の圧力を40Pa、基板温度を4
00℃、27.12MHzの高周波電源を用いて50Wの高周波電力を平行平板電極に供
給したPECVD法により、下地絶縁膜となる酸化窒化シリコン膜を300nm成膜した
。
数比)の酸化物ターゲットを用い、成膜ガスとして流量30sccmのアルゴン(Ar)
ガスおよび流量15sccmの酸素(O2)ガスを用いて、圧力を0.4Pa、基板温度
を200℃、ターゲットと基板の間の距離を60mm、DC電力を0.5kW印加する条
件を用いたスパッタリング法により、第1の酸化物半導体膜を20nm成膜した。
物ターゲットを用い、成膜ガスとして流量30sccmのアルゴン(Ar)ガスおよび流
量15sccmの酸素(O2)ガスを用いて、圧力を0.4Pa、基板温度を300℃、
ターゲットと基板の間の距離を60mm、DC電力を0.5kW印加する条件を用いたス
パッタリング法により、第2の酸化物半導体膜を15nm成膜した。なお、第1の酸化物
半導体膜および第2の酸化物半導体膜は、大気曝露せずに連続形成を行った。
雰囲気下、450℃1時間で行った。
り、流量60sccmの三塩化ホウ素(BCl3)および流量20sccmの塩素(Cl
2)の混合雰囲気下、電源電力450W、バイアス電力100W、圧力1.9Pa、基板
温度70℃においてエッチングして島状の第1の酸化物半導体膜および第2の酸化物半導
体膜に加工した。
トを用い、成膜ガスとして流量80sccmのアルゴン(Ar)ガス雰囲気下において、
圧力0.8Pa、基板温度を230℃、ターゲットと基板の間の距離を60mm、DC電
力を1.0kW印加する条件を用いたスパッタリング法により、タングステン膜を100
nm成膜した。
CF4)ガス、流量45sccmの塩素(Cl2)ガスおよび流量55sccmの酸素(
O2)ガス混合雰囲気下、電源電力3000W、バイアス電力110W、圧力0.67P
aにて第1のエッチングを行い、さらにICPエッチング法により、流量100sccm
の酸素(O2)雰囲気下、電源電力2000W、バイアス電力0W、圧力3.00Paに
て第2のエッチングを行い、さらにICPエッチング法により、流量45sccmの四弗
化炭素(CF4)ガス、流量45sccmの塩素(Cl2)ガスおよび流量55sccm
の酸素(O2)ガス混合雰囲気下、電源電力3000W、バイアス電力110W、圧力0
.67Paにて第3のエッチングを行い、ソース電極およびドレイン電極を形成した。
=1:3:2(原子数比)の酸化物ターゲットを用い、成膜ガスとして流量30sccm
のアルゴン(Ar)ガスおよび流量15sccmの酸素(O2)ガスを用いて、圧力を0
.4Pa、基板温度を200℃、ターゲットと基板の間の距離を60mm、DC電力を0
.5kW印加する条件を用いたスパッタリング法により、第3の酸化物半導体膜を5nm
成膜した。
流量25sccmのアルゴンガスおよび流量25sccmの酸素ガスを用いて、圧力を0
.6Pa、基板温度を200℃、RF電力を2.5kW印加する条件を用いたスパッタリ
ング法により、第1のゲート絶縁膜となる酸化ハフニウム膜を20nm成膜した。
sccmの一酸化二窒素(N2O)を原料ガスとし、反応室の圧力を200Pa、基板温
度を350℃、60MHzの高周波電源を用いて150Wの高周波電力を平行平板電極に
供給したPECVD法により、第2のゲート絶縁膜となる酸化窒化シリコン膜を15nm
成膜した。
50sccmのアルゴン(Ar)ガスおよび流量10sccmの窒素(N2)ガスを用い
て、圧力を0.6Pa、基板温度を室温、DC電力を1.0kW印加する条件を用いたス
パッタリング法により、窒化タンタル膜を30nm成膜し、その上に、タングステンター
ゲットを用い、成膜ガスとして流量100sccmのアルゴンガスを用いて、圧力を2.
0Pa、基板温度を230℃、ターゲットと基板の間の距離を60mm、DC電力を4.
0kW印加する条件を用いたスパッタリング法により、タングステン膜を135nm成膜
した。
ccmの四弗化炭素(CF4)ガス、流量45sccmの塩素(Cl2)ガスおよび流量
55sccmの酸素(O2)ガス混合雰囲気下、電源電力3000W、バイアス電力11
0W、圧力0.67Paにて第1のエッチングを行い、さらにICPエッチング法により
、流量100sccmの塩素(Cl2)雰囲気下、電源電力2000W、バイアス電力5
0W、圧力0.67Paにて第2のエッチングを行い、ゲート電極を形成した。
酸化物半導体膜をICPエッチング法により、流量80sccmの三塩化ホウ素(BCl
3)ガス雰囲気下、電源電力450W、バイアス電力100W、圧力1.0Paにてエッ
チングして島状の第1のゲート絶縁膜、第2のゲート絶縁膜、第3の酸化物半導体膜に加
工した。
を用い、成膜ガスとして流量25sccmのアルゴン(Ar)ガスおよび流量25scc
mの酸素(O2)ガスを用いて、圧力を0.4Pa、基板温度を250℃、ターゲットと
基板の間の距離を60mm、RF電力を2.5kW印加する条件を用いたスパッタリング
法により、酸化アルミニウム膜を70nm成膜した。
0sccmの一酸化二窒素(N2O)を原料ガスとし、反応室の圧力を133Pa、基板
温度を325℃、13.56MHzの高周波電源を用いて35Wの高周波電力を平行平板
電極に供給したPECVD法により、酸化窒化シリコン膜を300nm成膜した。
タのチャネル長が0.48μm、チャネル幅が0.80μmのものを実施例試料Aとし、
作製したトランジスタのチャネル長が0.83μm、チャネル幅が0.80μmのものを
実施例試料Bとした。
Vまたは3.0Vとし、ゲート電圧(Vg:[V])を−3Vから3Vまで掃引した際の
、ドレイン電流(Id:[A])の測定を行った。測定結果を図25に示す。図25にお
いて、実線はドレイン電圧(Vd:[V])が3Vのときの測定結果であり、点線はドレ
イン電圧(Vd:[V])が0.1Vのときの測定結果であり、横軸はゲート電圧(Vg
:[V])、左の縦軸はドレイン電流(Id:[A])を示す。また、ドレイン電圧(V
d:[V])が0.1Vのときの移動度の測定結果も示し、右の縦軸は移動度(μFE:
cm2/Vs)を表す。なお、「ドレイン電圧(Vd:[V])」とは、ソースを基準と
したドレインとソースの電位差であり、「ゲート電圧(Vg:[V])」とは、ソースを
基準としたゲートとソースの電位差である。また、図25(A)に実施例試料Aのトラン
ジスタの測定結果、図25(B)に実施例試料Bのトランジスタの測定結果を示す。
.1VのときのS値は77.2mV/dec.、移動度は6.2cm2/Vsであった。
また、図25(B)より、実施例試料Bのトランジスタのドレイン電圧(Vd:[V])
が0.1VのときのS値は71.8mV/dec.、移動度は7.4cm2/Vsであっ
た。
電圧(Vs:[V])およびドレイン電圧(Vd:[V])を0Vとし、150℃で1時
間、ゲート電圧(Vg:[V])を3.3Vとした。測定結果を図26(A)に示す。図
26(A)において、ドレイン電圧(Vd:[V])が0.1Vおよび3.0Vのときの
測定結果であり、横軸はゲート電圧(Vg:[V])、縦軸はドレイン電流(Id:[A
])を示す。なお、図中の実線は、ゲート電圧が0V側から順にVd=3Vのストレス試
験前、Vd=0.1Vのストレス試験前、Vd=3Vのストレス試験後、Vd=0.1V
のストレス試験後の測定結果を示している。
Vs:[V])およびドレイン電圧(Vd:[V])を0Vとし、150℃で1時間、ゲ
ート電圧(Vg:[V])を‐3.3Vとした。測定結果を図26(B)に示す。図26
(B)において、ドレイン電圧(Vd:[V])が0.1Vおよび3.0Vのときの測定
結果であり、横軸はゲート電圧(Vg:[V])、縦軸はドレイン電流(Id:[A])
を示す。なお、図中の実線は、ゲート電圧が0V側から順にVd=3Vのストレス試験後
、Vd=3Vのストレス試験前、Vd=0.1Vのストレス試験後、Vd=0.1Vのス
トレス試験前の測定結果を示している。
電圧の変化量ΔVthは、0.34Vであった。また、図26(B)に示すようにドレイ
ン電圧(Vd:[V])が3.0Vのときのしきい値電圧の変化量ΔVthは、0.03
Vであった。図26(A)、図26(B)よりしきい値電圧の変化量が小さく、信頼性が
高いことが確認できた。
の違いの評価を行った。
した。熱酸化の条件は950℃で4時間であり、熱酸化の雰囲気は、HClが酸素に対し
て3体積%の割合で含まれるものとした。
cmの一酸化二窒素(N2O)を原料ガスとし、反応室の圧力を40Pa、基板温度を4
00℃、27.12MHzの高周波電源を用いて50Wの高周波電力を平行平板電極に供
給したPECVD法により、下地絶縁膜となる酸化窒化シリコン膜を300nm成膜した
。
数比)の酸化物ターゲットを用い、成膜ガスとして流量30sccmのアルゴン(Ar)
ガスおよび流量15sccmの酸素(O2)ガスを用いて、圧力を0.4Pa、基板温度
を200℃、ターゲットと基板の間の距離を60mm、DC電力を0.5kW印加する条
件を用いたスパッタリング法により、第1の酸化物半導体膜を20nm成膜した。
物ターゲットを用い、成膜ガスとして流量30sccmのアルゴン(Ar)ガスおよび流
量15sccmの酸素(O2)ガスを用いて、圧力を0.4Pa、基板温度を300℃、
ターゲットと基板の間の距離を60mm、DC電力を0.5kW印加する条件を用いたス
パッタリング法により、第2の酸化物半導体膜を15nm成膜した。なお、第1の酸化物
半導体膜および第2の酸化物半導体膜は、大気曝露せずに連続形成を行った。
雰囲気下、450℃で行った。
り、流量60sccmの三塩化ホウ素(BCl3)および流量20sccmの塩素(Cl
2)の混合雰囲気下、電源電力450W、バイアス電力100W、圧力1.9Pa、基板
温度70℃においてエッチングして島状の第1の酸化物半導体膜および第2の酸化物半導
体膜に加工した。
トを用い、成膜ガスとして流量80sccmのアルゴン(Ar)ガス雰囲気下において、
圧力0.8Pa、基板温度を230℃、ターゲットと基板の間の距離を60mm、DC電
力を1.0kW印加する条件を用いたスパッタリング法により、タングステン膜を100
nm成膜した。
CF4)ガス、流量45sccmの塩素(Cl2)ガスおよび流量55sccmの酸素(
O2)ガス混合雰囲気下、電源電力3000W、バイアス電力110W、圧力0.67P
aにて第1のエッチングを行い、さらにICPエッチング法により、流量100sccm
の酸素(O2)雰囲気下、電源電力2000W、バイアス電力0W、圧力3.00Paに
て第2のエッチングを行い、さらにICPエッチング法により、流量45sccmの四弗
化炭素(CF4)ガス、流量45sccmの塩素(Cl2)ガスおよび流量55sccm
の酸素(O2)ガス混合雰囲気下、電源電力3000W、バイアス電力110W、圧力0
.67Paにて第3のエッチングを行い、ソース電極およびドレイン電極を形成した。
=1:3:2(原子数比)の酸化物ターゲットを用い、成膜ガスとして流量30sccm
のアルゴン(Ar)ガスおよび流量15sccmの酸素(O2)ガスを用いて、圧力を0
.4Pa、基板温度を200℃、ターゲットと基板の間の距離を60mm、DC電力を0
.5kW印加する条件を用いたスパッタリング法により、第3の酸化物半導体膜を5nm
成膜した。
流量25sccmのアルゴンガスおよび流量25sccmの酸素ガスを用いて、圧力を0
.6Pa、基板温度を200℃、RF電力を2.5kW印加する条件を用いたスパッタリ
ング法により、第1のゲート絶縁膜となる酸化ハフニウム膜を20nm成膜した。
sccmの一酸化二窒素(N2O)を原料ガスとし、反応室の圧力を200Pa、基板温
度を350℃、60MHzの高周波電源を用いて150Wの高周波電力を平行平板電極に
供給したPECVD法により、第2のゲート絶縁膜となる酸化窒化シリコン膜を15nm
成膜した。
50sccmのアルゴン(Ar)ガスおよび流量10sccmの窒素(N2)ガスを用い
て、圧力を0.6Pa、基板温度を室温、DC電力を1.0kW印加する条件を用いたス
パッタリング法により、窒化タンタル膜を30nm成膜し、その上に、タングステンター
ゲットを用い、成膜ガスとして流量100sccmのアルゴンガスを用いて、圧力を2.
0Pa、基板温度を230℃、ターゲットと基板の間の距離を60mm、DC電力を4.
0kW印加する条件を用いたスパッタリング法により、タングステン膜を135nm成膜
した。
ccmの四弗化炭素(CF4)ガス、流量45sccmの塩素(Cl2)ガスおよび流量
55sccmの酸素(O2)ガス混合雰囲気下、電源電力3000W、バイアス電力11
0W、圧力0.67Paにて第1のエッチングを行い、さらにICPエッチング法により
、流量100sccmの塩素(Cl2)雰囲気下、電源電力2000W、バイアス電力5
0W、圧力0.67Paにて第2のエッチングを行い、ゲート電極を形成した。
体膜をICPエッチング法により、流量80sccmの三塩化ホウ素(BCl3)ガス雰
囲気下、電源電力450W、バイアス電力100W、圧力1.0Paにてエッチングして
島状の第1のゲート絶縁膜、第2のゲート絶縁膜、第3の酸化物半導体膜に加工した。
を用い、成膜ガスとして流量25sccmのアルゴン(Ar)ガスおよび流量25scc
mの酸素(O2)ガスを用いて、圧力を0.4Pa、基板温度を250℃、ターゲットと
基板の間の距離を60mm、DC電力を2.5kW印加する条件を用いたスパッタリング
法により、酸化アルミニウム膜を70nm成膜した。
0sccmの一酸化二窒素(N2O)を原料ガスとし、反応室の圧力を133Pa、基板
温度を325℃、13.56MHzの高周波電源を用いて35Wの高周波電力を平行平板
電極に供給したPECVD法により、酸化窒化シリコン膜を300nm成膜した。
タのチャネル長が0.47μm、チャネル幅が1.0μmのものを実施例試料Cとした。
また、実施例試料Cのゲート絶縁膜が第1のゲート絶縁膜のみ(第2のゲート絶縁膜を設
けない)、その他の構成は実施例試料Cと同じものを比較例試料Dとし、実施例試料Cの
第3の酸化物半導体膜を設けず、その他の構成は実施例試料Cと同じものを比較例試料E
とした。
Vまたは3.0Vとし、ゲート電圧(Vg:[V])を−3Vから3Vまで掃引した際の
、ドレイン電流(Id:[A])の測定を行った。測定結果を図27乃至図29に示す。
図27乃至図29において、実線はドレイン電圧(Vd:[V])が3Vのときの測定結
果であり、点線はドレイン電圧(Vd:[V])が0.1Vのときの測定結果であり、横
軸はゲート電圧(Vg:[V])、左の縦軸はドレイン電流(Id:[A])を示す。ま
た、ドレイン電圧(Vd:[V])が0.1Vのときの移動度の測定結果も示し、右の縦
軸は移動度(μFE:cm2/Vs)を表す。また、図27に実施例試料Cのトランジス
タの測定結果、図28に比較例試料Dのトランジスタの測定結果、図29に比較例試料E
のトランジスタの測定結果を示す。
とが確認できた。また、ゲート絶縁膜が酸化ハフニウム膜のみの場合、第3の酸化物半導
体膜を設けない場合において、トランジスタのスイッチング特性が得られないことが分か
った。
12 光学系
14 試料室
16 光学系
18 カメラ
20 観察室
22 フィルム室
24 電子
28 物質
32 蛍光板
104 酸化物半導体膜
108 ゲート絶縁膜
108a ゲート絶縁膜
108b ゲート絶縁膜
110 ゲート電極
400 基板
401 絶縁膜
402 下地絶縁膜
404 酸化物半導体層
404a 酸化物半導体膜
404b 酸化物半導体膜
404c 酸化物半導体膜
405 導電膜
406a ソース電極
406b ドレイン電極
408a ゲート絶縁膜
408b ゲート絶縁膜
410 ゲート電極
412 絶縁膜
413 絶縁膜
414 導電膜
418a 絶縁膜
418b 絶縁膜
420 導電膜
700 基板
701 画素部
702 走査線駆動回路
703 走査線駆動回路
704 信号線駆動回路
710 容量配線
712 ゲート配線
713 ゲート配線
714 ドレイン電極層
716 トランジスタ
717 トランジスタ
718 液晶素子
719 液晶素子
720 画素
721 スイッチング用トランジスタ
722 駆動用トランジスタ
723 容量素子
724 発光素子
725 信号線
726 走査線
727 電源線
728 共通電極
800 RFタグ
801 通信器
802 アンテナ
803 無線信号
804 アンテナ
805 整流回路
806 定電圧回路
807 復調回路
808 変調回路
809 論理回路
810 記憶回路
811 ROM
901 筐体
902 筐体
903 表示部
904 表示部
905 マイクロフォン
906 スピーカー
907 操作キー
908 スタイラス
911 筐体
912 筐体
913 表示部
914 表示部
915 接続部
916 操作キー
921 筐体
922 表示部
923 キーボード
924 ポインティングデバイス
931 筐体
932 冷蔵室用扉
933 冷凍室用扉
941 筐体
942 筐体
943 表示部
944 操作キー
945 レンズ
946 接続部
951 車体
952 車輪
953 ダッシュボード
954 ライト
1189 ROMインターフェース
1190 基板
1191 ALU
1192 ALUコントローラ
1193 インストラクションデコーダ
1194 インタラプトコントローラ
1195 タイミングコントローラ
1196 レジスタ
1197 レジスタコントローラ
1198 バスインターフェース
1199 ROM
1200 記憶素子
1201 回路
1202 回路
1203 スイッチ
1204 スイッチ
1206 論理素子
1207 容量素子
1208 容量素子
1209 トランジスタ
1210 トランジスタ
1213 トランジスタ
1214 トランジスタ
1220 回路
2100 トランジスタ
2200 トランジスタ
2201 絶縁膜
2202 配線
2203 プラグ
2204 絶縁膜
2205 配線
2206 配線
2207 絶縁膜
2208 絶縁膜
2211 半導体基板
2213 ゲート電極
2214 ゲート絶縁膜
3001 配線
3002 配線
3003 配線
3004 配線
3005 配線
3200 トランジスタ
3300 トランジスタ
3400 容量素子
4000 RFデバイス
8000 表示モジュール
8001 上部カバー
8002 下部カバー
8003 FPC
8004 タッチパネル
8005 FPC
8006 表示パネル
8007 バックライトユニット
8008 光源
8009 フレーム
8010 プリント基板
8011 バッテリー
Claims (6)
- 基板上の第1の絶縁膜と、
前記第1の絶縁膜上の酸化物半導体層と、
前記酸化物半導体層上の第2の絶縁膜と、
前記第2の絶縁膜上のソース電極およびドレイン電極と、
前記第2の絶縁膜上、前記ソース電極上、および前記ドレイン電極上の第3の絶縁膜と、
前記第3の絶縁膜上のゲート電極と、を有し、
前記ソース電極および前記ドレイン電極の各々は、前記酸化物半導体層の側面と接する領域、前記第2の絶縁膜の側面と接する領域、および前記第2の絶縁膜の上面と接する領域を有し、
前記第2の絶縁膜は、酸化ハフニウムを含み、かつX線回折によって測定した回折角2θ=28°近傍にピークが観測され、
前記第3の絶縁膜は、酸化シリコンを含む半導体装置。 - 請求項1において、
チャネル幅方向の断面において、前記第3の絶縁膜は、前記酸化物半導体層の側面と接する領域と、前記第2の絶縁膜の側面と接する領域と、を有し、
前記チャネル幅方向の断面において、前記ゲート電極は、前記酸化物半導体層の側面と面する領域を有する半導体装置。 - 請求項1または請求項2において、
前記第2の絶縁膜は、ESR測定によりg値が1.92乃至1.98に現れる信号のスピン密度が3×1017spins/cm3以下である半導体装置。 - 請求項1乃至請求項3のいずれか一において、
チャネル長方向及びチャネル幅方向において、前記第2の絶縁膜の下端部は、前記酸化物半導体層の上端部と一致し、
チャネル長方向において、前記第3の絶縁膜の上端部は、前記ゲート電極の下端部と一致する半導体装置。 - 請求項1乃至請求項4のいずれか一において、
前記酸化物半導体層は、第1の酸化物半導体膜と、前記第1の酸化物半導体膜上の第2の酸化物半導体膜と、前記第2の酸化物半導体膜上の第3の酸化物半導体膜と、を有し、
前記第1の酸化物半導体膜および前記第3の酸化物半導体膜の各々は、前記第2の酸化物半導体膜に含まれる金属元素を一種以上含む半導体装置。 - 請求項5において、
前記第2の酸化物半導体膜のバンドギャップは、前記第2の絶縁膜のバンドギャップよりも小さく、
前記第2の絶縁膜のバンドギャップは、前記第3の絶縁膜のバンドギャップよりも小さい半導体装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013196301 | 2013-09-23 | ||
JP2013196301 | 2013-09-23 | ||
JP2018232343A JP6619074B2 (ja) | 2013-09-23 | 2018-12-12 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018232343A Division JP6619074B2 (ja) | 2013-09-23 | 2018-12-12 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020025133A JP2020025133A (ja) | 2020-02-13 |
JP6987107B2 true JP6987107B2 (ja) | 2021-12-22 |
Family
ID=52690172
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014188406A Expired - Fee Related JP6453002B2 (ja) | 2013-09-23 | 2014-09-17 | 半導体装置 |
JP2018232343A Active JP6619074B2 (ja) | 2013-09-23 | 2018-12-12 | 半導体装置 |
JP2019205138A Active JP6987107B2 (ja) | 2013-09-23 | 2019-11-13 | 半導体装置 |
Family Applications Before (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014188406A Expired - Fee Related JP6453002B2 (ja) | 2013-09-23 | 2014-09-17 | 半導体装置 |
JP2018232343A Active JP6619074B2 (ja) | 2013-09-23 | 2018-12-12 | 半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (2) | US9397153B2 (ja) |
JP (3) | JP6453002B2 (ja) |
KR (1) | KR102306462B1 (ja) |
TW (2) | TWI678740B (ja) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9882014B2 (en) | 2013-11-29 | 2018-01-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
TWI721409B (zh) | 2013-12-19 | 2021-03-11 | 日商半導體能源研究所股份有限公司 | 半導體裝置 |
JP6488124B2 (ja) | 2013-12-27 | 2019-03-20 | 株式会社半導体エネルギー研究所 | 半導体装置 |
TWI663726B (zh) | 2014-05-30 | 2019-06-21 | Semiconductor Energy Laboratory Co., Ltd. | 半導體裝置、模組及電子裝置 |
US9705004B2 (en) | 2014-08-01 | 2017-07-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
CN107004722A (zh) | 2014-12-10 | 2017-08-01 | 株式会社半导体能源研究所 | 半导体装置及其制造方法 |
US9653613B2 (en) * | 2015-02-27 | 2017-05-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US10147823B2 (en) | 2015-03-19 | 2018-12-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP6607013B2 (ja) * | 2015-12-08 | 2019-11-20 | 株式会社リコー | 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム |
US10714633B2 (en) | 2015-12-15 | 2020-07-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and display device |
US10115741B2 (en) | 2016-02-05 | 2018-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
KR20180123028A (ko) | 2016-03-11 | 2018-11-14 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장비, 상기 반도체 장치의 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치 |
WO2017178912A1 (en) * | 2016-04-13 | 2017-10-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and display device including the semiconductor device |
US20170338252A1 (en) * | 2016-05-17 | 2017-11-23 | Innolux Corporation | Display device |
KR102480052B1 (ko) | 2016-06-09 | 2022-12-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 트랜지스터 |
US20170373194A1 (en) * | 2016-06-27 | 2017-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Transistor |
US9966301B2 (en) | 2016-06-27 | 2018-05-08 | New Fab, LLC | Reduced substrate effects in monolithically integrated RF circuits |
US10062636B2 (en) * | 2016-06-27 | 2018-08-28 | Newport Fab, Llc | Integration of thermally conductive but electrically isolating layers with semiconductor devices |
US10504925B2 (en) | 2016-08-08 | 2019-12-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
CN107799533B (zh) * | 2016-08-31 | 2020-06-09 | 鸿富锦精密工业(深圳)有限公司 | Tft基板及应用其的显示面板 |
US10411003B2 (en) | 2016-10-14 | 2019-09-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
CN107195665B (zh) * | 2017-06-23 | 2019-12-03 | 京东方科技集团股份有限公司 | 一种阵列基板、其制作方法、显示面板及显示装置 |
JP7477878B2 (ja) * | 2018-09-14 | 2024-05-02 | 国立大学法人東京工業大学 | 集積回路及びセンサシステム |
JP7453253B2 (ja) * | 2019-05-03 | 2024-03-19 | イー インク コーポレイション | アクティブマトリクスバックプレーンと併用するための高誘電定数を有する層状構造 |
WO2021084369A1 (ja) * | 2019-11-01 | 2021-05-06 | 株式会社半導体エネルギー研究所 | 半導体装置 |
CN111129083A (zh) * | 2019-12-11 | 2020-05-08 | 深圳市华星光电半导体显示技术有限公司 | 显示面板的制造方法及显示面板 |
KR20220062206A (ko) * | 2020-11-06 | 2022-05-16 | 삼성디스플레이 주식회사 | 표시 장치 |
US11984508B2 (en) * | 2021-02-24 | 2024-05-14 | Taiwan Semiconductor Manufacturing Company Limited | Thin film transistor including a compositionally-modulated active region and methods for forming the same |
WO2023010564A1 (en) * | 2021-08-06 | 2023-02-09 | Innoscience (Suzhou) Technology Co., Ltd. | Semiconductor device and method for manufacturing thereof |
Family Cites Families (133)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60198861A (ja) | 1984-03-23 | 1985-10-08 | Fujitsu Ltd | 薄膜トランジスタ |
JPH0244256B2 (ja) | 1987-01-28 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244258B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244260B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPS63210023A (ja) | 1987-02-24 | 1988-08-31 | Natl Inst For Res In Inorg Mater | InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法 |
JPH0244262B2 (ja) | 1987-02-27 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244263B2 (ja) | 1987-04-22 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH05251705A (ja) | 1992-03-04 | 1993-09-28 | Fuji Xerox Co Ltd | 薄膜トランジスタ |
JP3479375B2 (ja) | 1995-03-27 | 2003-12-15 | 科学技術振興事業団 | 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法 |
JPH11505377A (ja) | 1995-08-03 | 1999-05-18 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 半導体装置 |
JP3625598B2 (ja) | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
JP4170454B2 (ja) | 1998-07-24 | 2008-10-22 | Hoya株式会社 | 透明導電性酸化物薄膜を有する物品及びその製造方法 |
JP2000150861A (ja) | 1998-11-16 | 2000-05-30 | Tdk Corp | 酸化物薄膜 |
JP3276930B2 (ja) | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
TW460731B (en) | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
JP4089858B2 (ja) | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | 半導体デバイス |
KR20020038482A (ko) | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
JP3997731B2 (ja) | 2001-03-19 | 2007-10-24 | 富士ゼロックス株式会社 | 基材上に結晶性半導体薄膜を形成する方法 |
JP2002289859A (ja) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
JP4090716B2 (ja) | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
JP3925839B2 (ja) | 2001-09-10 | 2007-06-06 | シャープ株式会社 | 半導体記憶装置およびその試験方法 |
JP4164562B2 (ja) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ |
EP1443130B1 (en) | 2001-11-05 | 2011-09-28 | Japan Science and Technology Agency | Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film |
JP4083486B2 (ja) | 2002-02-21 | 2008-04-30 | 独立行政法人科学技術振興機構 | LnCuO(S,Se,Te)単結晶薄膜の製造方法 |
CN1445821A (zh) | 2002-03-15 | 2003-10-01 | 三洋电机株式会社 | ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法 |
JP3933591B2 (ja) | 2002-03-26 | 2007-06-20 | 淳二 城戸 | 有機エレクトロルミネッセント素子 |
US7339187B2 (en) | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
JP2004022625A (ja) | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | 半導体デバイス及び該半導体デバイスの製造方法 |
JP4171250B2 (ja) | 2002-06-19 | 2008-10-22 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
US7105868B2 (en) | 2002-06-24 | 2006-09-12 | Cermet, Inc. | High-electron mobility transistor with zinc oxide |
US7067843B2 (en) | 2002-10-11 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Transparent oxide semiconductor thin film transistors |
JP4166105B2 (ja) | 2003-03-06 | 2008-10-15 | シャープ株式会社 | 半導体装置およびその製造方法 |
JP2004273732A (ja) | 2003-03-07 | 2004-09-30 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
JP4108633B2 (ja) | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
TWI399580B (zh) | 2003-07-14 | 2013-06-21 | Semiconductor Energy Lab | 半導體裝置及顯示裝置 |
US7262463B2 (en) | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
US7297977B2 (en) | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
US7282782B2 (en) | 2004-03-12 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Combined binary oxide semiconductor device |
US7145174B2 (en) | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
WO2005088726A1 (ja) | 2004-03-12 | 2005-09-22 | Japan Science And Technology Agency | アモルファス酸化物及び薄膜トランジスタ |
US7211825B2 (en) | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
JP2006100760A (ja) | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
US7285501B2 (en) | 2004-09-17 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method of forming a solution processed device |
US7298084B2 (en) | 2004-11-02 | 2007-11-20 | 3M Innovative Properties Company | Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes |
CN101057333B (zh) | 2004-11-10 | 2011-11-16 | 佳能株式会社 | 发光器件 |
CN101057338B (zh) | 2004-11-10 | 2011-03-16 | 佳能株式会社 | 采用无定形氧化物的场效应晶体管 |
US7453065B2 (en) | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
JP5126729B2 (ja) | 2004-11-10 | 2013-01-23 | キヤノン株式会社 | 画像表示装置 |
KR100998527B1 (ko) | 2004-11-10 | 2010-12-07 | 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸 | 비정질 산화물 및 전계 효과 트랜지스터 |
US7863611B2 (en) | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
US7791072B2 (en) | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
US7829444B2 (en) | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
US7579224B2 (en) | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
US7608531B2 (en) | 2005-01-28 | 2009-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, electronic device, and method of manufacturing semiconductor device |
TWI505473B (zh) | 2005-01-28 | 2015-10-21 | Semiconductor Energy Lab | 半導體裝置,電子裝置,和半導體裝置的製造方法 |
US7858451B2 (en) | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
US7948171B2 (en) | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
US20060197092A1 (en) | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
US8681077B2 (en) | 2005-03-18 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device, driving method and electronic apparatus thereof |
WO2006105077A2 (en) | 2005-03-28 | 2006-10-05 | Massachusetts Institute Of Technology | Low voltage thin film transistor with high-k dielectric material |
US7645478B2 (en) | 2005-03-31 | 2010-01-12 | 3M Innovative Properties Company | Methods of making displays |
US8300031B2 (en) | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
JP2006344849A (ja) | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | 薄膜トランジスタ |
US7402506B2 (en) | 2005-06-16 | 2008-07-22 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7691666B2 (en) | 2005-06-16 | 2010-04-06 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7507618B2 (en) | 2005-06-27 | 2009-03-24 | 3M Innovative Properties Company | Method for making electronic devices using metal oxide nanoparticles |
KR100711890B1 (ko) | 2005-07-28 | 2007-04-25 | 삼성에스디아이 주식회사 | 유기 발광표시장치 및 그의 제조방법 |
JP2007059128A (ja) | 2005-08-23 | 2007-03-08 | Canon Inc | 有機el表示装置およびその製造方法 |
JP4850457B2 (ja) | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
JP2007073705A (ja) | 2005-09-06 | 2007-03-22 | Canon Inc | 酸化物半導体チャネル薄膜トランジスタおよびその製造方法 |
JP5116225B2 (ja) | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | 酸化物半導体デバイスの製造方法 |
JP4280736B2 (ja) | 2005-09-06 | 2009-06-17 | キヤノン株式会社 | 半導体素子 |
EP1770788A3 (en) | 2005-09-29 | 2011-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having oxide semiconductor layer and manufacturing method thereof |
JP5037808B2 (ja) | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
KR101103374B1 (ko) | 2005-11-15 | 2012-01-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 |
TWI292281B (en) | 2005-12-29 | 2008-01-01 | Ind Tech Res Inst | Pixel structure of active organic light emitting diode and method of fabricating the same |
US7867636B2 (en) | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
JP4977478B2 (ja) | 2006-01-21 | 2012-07-18 | 三星電子株式会社 | ZnOフィルム及びこれを用いたTFTの製造方法 |
US7576394B2 (en) | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
US7977169B2 (en) | 2006-02-15 | 2011-07-12 | Kochi Industrial Promotion Center | Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof |
KR20070101595A (ko) | 2006-04-11 | 2007-10-17 | 삼성전자주식회사 | ZnO TFT |
US20070252928A1 (en) | 2006-04-28 | 2007-11-01 | Toppan Printing Co., Ltd. | Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof |
KR100762239B1 (ko) * | 2006-05-03 | 2007-10-01 | 주식회사 하이닉스반도체 | 반도체 소자의 pmos 트랜지스터, 이를 포함하는 반도체소자와 그의 제조 방법 |
JP5028033B2 (ja) | 2006-06-13 | 2012-09-19 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JP4999400B2 (ja) | 2006-08-09 | 2012-08-15 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JP4609797B2 (ja) | 2006-08-09 | 2011-01-12 | Nec液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
JP4332545B2 (ja) | 2006-09-15 | 2009-09-16 | キヤノン株式会社 | 電界効果型トランジスタ及びその製造方法 |
JP5164357B2 (ja) | 2006-09-27 | 2013-03-21 | キヤノン株式会社 | 半導体装置及び半導体装置の製造方法 |
JP4274219B2 (ja) | 2006-09-27 | 2009-06-03 | セイコーエプソン株式会社 | 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置 |
US7622371B2 (en) | 2006-10-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Fused nanocrystal thin film semiconductor and method |
KR20110137400A (ko) | 2006-11-01 | 2011-12-22 | 더 스테이트 오브 오레곤 액팅 바이 앤드 쓰루 더 스테이트 보드 오브 하이어 에쥬케이션 온 비해프 오브 오레곤 스테이트 유니버시티 | 용액 처리된 박막들 및 적층체들, 상기 박막들 및 적층체들을 포함하는 장치들, 및 그들의 사용 방법 및 제조 방법 |
US8318407B2 (en) | 2006-11-01 | 2012-11-27 | State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of Oregon State University | Solution processed thin films and laminates, devices comprising such thin films and laminates, and method for their use and manufacture |
US7772021B2 (en) | 2006-11-29 | 2010-08-10 | Samsung Electronics Co., Ltd. | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays |
JP2008140684A (ja) | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | カラーelディスプレイおよびその製造方法 |
KR101303578B1 (ko) | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | 박막 식각 방법 |
US8207063B2 (en) | 2007-01-26 | 2012-06-26 | Eastman Kodak Company | Process for atomic layer deposition |
KR100851215B1 (ko) | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치 |
US7795613B2 (en) | 2007-04-17 | 2010-09-14 | Toppan Printing Co., Ltd. | Structure with transistor |
KR101325053B1 (ko) | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
KR20080094300A (ko) | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이 |
KR101334181B1 (ko) | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
WO2008133345A1 (en) | 2007-04-25 | 2008-11-06 | Canon Kabushiki Kaisha | Oxynitride semiconductor |
KR101345376B1 (ko) | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | ZnO 계 박막 트랜지스터 및 그 제조방법 |
JP5215158B2 (ja) | 2007-12-17 | 2013-06-19 | 富士フイルム株式会社 | 無機結晶性配向膜及びその製造方法、半導体デバイス |
JP2011524627A (ja) | 2008-03-27 | 2011-09-01 | ステイト オブ オレゴン アクティング バイ アンド スルー ザ ステイト ボード オブ ハイヤー エデュケーション オン ビハーフ オブ オレゴン ステイト ユニバーシティー | 溶液処理薄膜および積層体、薄膜および積層体を備えた装置、その使用および製造方法 |
JP4623179B2 (ja) | 2008-09-18 | 2011-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法 |
JP5451280B2 (ja) | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 |
TWI540647B (zh) | 2008-12-26 | 2016-07-01 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
WO2010113376A1 (ja) * | 2009-03-31 | 2010-10-07 | パナソニック株式会社 | フレキシブル半導体装置およびその製造方法 |
JP5500907B2 (ja) | 2009-08-21 | 2014-05-21 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
JP2011071476A (ja) | 2009-08-25 | 2011-04-07 | Canon Inc | 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法 |
KR20170143023A (ko) * | 2009-10-21 | 2017-12-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 제작방법 |
JP5497417B2 (ja) | 2009-12-10 | 2014-05-21 | 富士フイルム株式会社 | 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置 |
JP2011138934A (ja) | 2009-12-28 | 2011-07-14 | Sony Corp | 薄膜トランジスタ、表示装置および電子機器 |
CN106098788B (zh) | 2010-04-02 | 2020-10-16 | 株式会社半导体能源研究所 | 半导体装置 |
US8653514B2 (en) * | 2010-04-09 | 2014-02-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
KR20150088324A (ko) | 2010-04-23 | 2015-07-31 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
JP5606787B2 (ja) * | 2010-05-18 | 2014-10-15 | 富士フイルム株式会社 | 薄膜トランジスタの製造方法、並びに、薄膜トランジスタ、イメージセンサー、x線センサー及びx線デジタル撮影装置 |
CN107947763B (zh) | 2010-08-06 | 2021-12-28 | 株式会社半导体能源研究所 | 半导体集成电路 |
US8916866B2 (en) | 2010-11-03 | 2014-12-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US8569754B2 (en) | 2010-11-05 | 2013-10-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
TWI525818B (zh) * | 2010-11-30 | 2016-03-11 | 半導體能源研究所股份有限公司 | 半導體裝置及半導體裝置之製造方法 |
KR101995082B1 (ko) | 2010-12-03 | 2019-07-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 산화물 반도체막 및 반도체 장치 |
KR101680768B1 (ko) * | 2010-12-10 | 2016-11-29 | 삼성전자주식회사 | 트랜지스터 및 이를 포함하는 전자장치 |
TWI570920B (zh) * | 2011-01-26 | 2017-02-11 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
US9960278B2 (en) * | 2011-04-06 | 2018-05-01 | Yuhei Sato | Manufacturing method of semiconductor device |
US9166055B2 (en) * | 2011-06-17 | 2015-10-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
US20130087784A1 (en) * | 2011-10-05 | 2013-04-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
TWI584383B (zh) | 2011-12-27 | 2017-05-21 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
US8916424B2 (en) | 2012-02-07 | 2014-12-23 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US20150008428A1 (en) | 2013-07-08 | 2015-01-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
US9666697B2 (en) | 2013-07-08 | 2017-05-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device including an electron trap layer |
JP6435124B2 (ja) | 2013-07-08 | 2018-12-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
-
2014
- 2014-09-15 US US14/486,179 patent/US9397153B2/en active Active
- 2014-09-15 TW TW107117604A patent/TWI678740B/zh not_active IP Right Cessation
- 2014-09-15 TW TW103131751A patent/TWI633668B/zh not_active IP Right Cessation
- 2014-09-16 KR KR1020140123044A patent/KR102306462B1/ko active IP Right Grant
- 2014-09-17 JP JP2014188406A patent/JP6453002B2/ja not_active Expired - Fee Related
-
2016
- 2016-07-15 US US15/211,218 patent/US10600918B2/en active Active
-
2018
- 2018-12-12 JP JP2018232343A patent/JP6619074B2/ja active Active
-
2019
- 2019-11-13 JP JP2019205138A patent/JP6987107B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
US20150084044A1 (en) | 2015-03-26 |
KR102306462B1 (ko) | 2021-09-28 |
KR20150033543A (ko) | 2015-04-01 |
JP2019068091A (ja) | 2019-04-25 |
JP2015084414A (ja) | 2015-04-30 |
TW201521204A (zh) | 2015-06-01 |
JP2020025133A (ja) | 2020-02-13 |
US9397153B2 (en) | 2016-07-19 |
TW201901813A (zh) | 2019-01-01 |
TWI633668B (zh) | 2018-08-21 |
JP6619074B2 (ja) | 2019-12-11 |
US20170012135A1 (en) | 2017-01-12 |
TWI678740B (zh) | 2019-12-01 |
JP6453002B2 (ja) | 2019-01-16 |
US10600918B2 (en) | 2020-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6987107B2 (ja) | 半導体装置 | |
JP6950032B2 (ja) | 半導体装置 | |
JP6716672B2 (ja) | トランジスタ | |
JP6968139B2 (ja) | 半導体装置 | |
JP7062823B2 (ja) | 半導体装置 | |
JP6694933B2 (ja) | 半導体装置 | |
JP6556446B2 (ja) | トランジスタ | |
JP6441021B2 (ja) | 半導体装置 | |
JP6467171B2 (ja) | 半導体装置 | |
JP6514512B2 (ja) | 半導体装置 | |
JP6532992B2 (ja) | 半導体装置 | |
JP6440457B2 (ja) | 半導体装置 | |
JP6570817B2 (ja) | 半導体装置 | |
JP2015079947A (ja) | 半導体装置およびその作製方法 | |
JP2015228490A (ja) | 半導体装置および該半導体装置を有する電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210304 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210518 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210715 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211109 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211130 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6987107 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |