JP6983360B1 - Switchgear - Google Patents

Switchgear Download PDF

Info

Publication number
JP6983360B1
JP6983360B1 JP2021513930A JP2021513930A JP6983360B1 JP 6983360 B1 JP6983360 B1 JP 6983360B1 JP 2021513930 A JP2021513930 A JP 2021513930A JP 2021513930 A JP2021513930 A JP 2021513930A JP 6983360 B1 JP6983360 B1 JP 6983360B1
Authority
JP
Japan
Prior art keywords
circuit
power receiving
current sensor
receiving side
feeder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021513930A
Other languages
Japanese (ja)
Other versions
JPWO2022074781A1 (en
Inventor
孝幸 甲斐
俊彦 宮内
透 木村
誠 金丸
克彦 堀之内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP6983360B1 publication Critical patent/JP6983360B1/en
Publication of JPWO2022074781A1 publication Critical patent/JPWO2022074781A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H1/00—Details of emergency protective circuit arrangements
    • H02H1/0007—Details of emergency protective circuit arrangements concerning the detecting means
    • H02H1/0015—Using arc detectors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/16—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to fault current to earth, frame or mass
    • H02H3/162—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to fault current to earth, frame or mass for ac systems
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/26—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to difference between voltages or between currents; responsive to phase angle between voltages or between currents

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Gas-Insulated Switchgears (AREA)
  • Keying Circuit Devices (AREA)

Abstract

受電側遮断器及び受電側電流センサ（４）及び接地スイッチ（２）からなる受電側回路（１４）を有し、外部から電力供給を受ける受電盤（１）、フィーダ側遮断器（５ａ）及びフィーダ側電流センサ（６ａ）からなり負荷を接続する負荷回路（１５）を有し、受電盤（１）から電力供給を受けるフィーダ盤（９ａ）、複数のフィーダ側電流センサ（６ａ〜６ｃ）の検出値の和を受電側電流センサ（４）の検出値から減じた差が、事前に定めたしきい値を超えた場合、内部アークの発生と判断する検出器（８）、を備えたスイッチギヤにおいて、検出器（８）は、検出電流値を電圧信号に変換するアナログ入力回路（８１）、変換された電圧信号から差を算出するアナログ算出回路（８５）、差がしきい値を超えた場合、論理回路（８８）に第１の信号を出力するアナログ判定回路（８６）で構成されている。It has a power receiving side circuit (14) consisting of a power receiving side breaker, a power receiving side current sensor (4) and a ground switch (2), and receives power from the outside, a power receiving board (1), a feeder side breaker (5a) and A feeder board (9a) consisting of a feeder side current sensor (6a) and having a load circuit (15) for connecting a load, and receiving power from a power receiving board (1), and a plurality of feeder side current sensors (6a to 6c). A switch equipped with a detector (8), which determines that an internal arc is generated when the difference obtained by subtracting the sum of the detected values from the detected value of the current receiving side current sensor (4) exceeds a predetermined threshold value. In the gear, the detector (8) has an analog input circuit (81) that converts the detected current value into a voltage signal, an analog calculation circuit (85) that calculates the difference from the converted voltage signal, and the difference exceeds the threshold value. In this case, it is composed of an analog determination circuit (86) that outputs a first signal to the logic circuit (88).

Description

本願は、スイッチギヤに関するものである。 The present application relates to switchgear.

スイッチギヤ内の短絡事故等により、内部アークが発生した場合、急激に装置内圧力が上昇し、同時に温度上昇も生じる。そのため、内部アークによる被害を防止するために、内部アークの発光を検知し、高速に消滅させる内部アークの抑制システムが開示されている（特許文献１）。 When an internal arc is generated due to a short-circuit accident in the switchgear, the pressure inside the device rises sharply, and at the same time, the temperature also rises. Therefore, in order to prevent damage caused by the internal arc, an internal arc suppression system that detects the light emission of the internal arc and extinguishes it at high speed is disclosed (Patent Document 1).

特開平５−２９７０５５号公報Japanese Unexamined Patent Publication No. 5-297055

従来の、光センサを用いた内部アークの検出器では、内部アークの発光を光センサで検知するため、照明及びカメラのフラッシュ等が周囲に配置されている場合には、誤動作することが考えられ、配電系統内で発生した地絡及び相間短絡等を正確に捉えることができないという問題があった。 In the conventional internal arc detector using an optical sensor, the light emission of the internal arc is detected by the optical sensor, so if the illumination and the flash of the camera are arranged in the surroundings, it may malfunction. There is a problem that ground faults and short circuits between phases that occur in the distribution system cannot be accurately grasped.

本願は、上記のような課題を解決するためになされたものであって、内部アークを迅速に誤動作なく検出することができるスイッチギヤを得ることを目的とする。 The present application has been made to solve the above-mentioned problems, and an object of the present application is to obtain a switchgear capable of detecting an internal arc quickly and without malfunction.

本願に開示されるスイッチギヤは、
受電側遮断器及び受電側電流センサ及び接地スイッチからなる受電側回路を有し、外部から電力供給を受ける受電盤、
フィーダ側遮断器及びフィーダ側電流センサからなり負荷を接続する負荷回路を有し、前記受電盤から電力供給を受ける複数のフィーダ盤、
複数のフィーダ側電流センサの検出値の和を受電側電流センサの検出値から減じた差が、事前に定めたしきい値を超えた場合、内部アークの発生と判断する検出器を備え、
検出器は、受電側電流センサまたはフィーダ側電流センサの検出電流値を電圧信号に変換するアナログ入力回路、アナログ入力回路に接続され、変換された電圧信号から差を算出するアナログ算出回路、アナログ算出回路で算出された差がしきい値を超えた場合、論理回路に第１の信号を出力するアナログ判定回路、で構成されており、アナログ入力回路は、受電側電流センサまたはフィーダ側電流センサの電流値を電圧値に変換する変換回路、変換された電圧値を校正する校正回路、受電側電流センサまたはフィーダ側電流センサの飽和を検出する飽和検出回路からなり、第１の信号とフィーダ側電流センサが飽和していないことを示す第２の信号との入力を条件に、論理回路から出力される信号に基づいて受電側回路の接地スイッチを導通状態とすることを特徴とする。
The switchgear disclosed in this application is
A power receiving board that has a power receiving side circuit consisting of a power receiving side circuit breaker, a power receiving side current sensor, and a ground switch, and receives power supply from the outside.
A plurality of feeder boards, which consist of a feeder side circuit breaker and a feeder side current sensor, have a load circuit for connecting loads, and receive power from the power receiving board.
Equipped with a detector that determines that an internal arc is generated when the difference obtained by subtracting the sum of the detected values of multiple feeder side current sensors from the detected values of the power receiving side current sensor exceeds a predetermined threshold value.
The detector is connected to an analog input circuit that converts the detected current value of the power receiving side current sensor or feeder side current sensor into a voltage signal, an analog input circuit, and an analog calculation circuit that calculates the difference from the converted voltage signal, and analog calculation. When the difference calculated by the circuit exceeds the threshold value, it is composed of an analog judgment circuit that outputs the first signal to the logic circuit, and the analog input circuit is the power receiving side current sensor or the feeder side current sensor. It consists of a conversion circuit that converts the current value to a voltage value, a calibration circuit that calibrates the converted voltage value, and a saturation detection circuit that detects the saturation of the power receiving side current sensor or the feeder side current sensor, and consists of the first signal and the feeder side current. The ground switch of the power receiving side circuit is brought into a conductive state based on the signal output from the logic circuit on condition that the second signal indicating that the sensor is not saturated is input.

本願に開示されるスイッチギヤによれば、検出器をアナログ回路と論理回路で構成しているため、内部アークの発生を迅速に誤動作なく検出することができる。 According to the switchgear disclosed in the present application, since the detector is composed of an analog circuit and a logic circuit, the generation of an internal arc can be detected quickly and without malfunction.

実施の形態１に係るスイッチギヤの単線結線図である。It is a single wire connection diagram of the switchgear which concerns on Embodiment 1. FIG. 実施の形態１に係るスイッチギヤの受電側遮断器が「閉」状態の単線結線図である。FIG. 5 is a single-wire connection diagram in which the power receiving side circuit breaker of the switchgear according to the first embodiment is in the “closed” state. 実施の形態１に係る内部アークの抑制フローを示す図である。It is a figure which shows the suppression flow of the internal arc which concerns on Embodiment 1. FIG. 実施の形態２に係るスイッチギヤ群の単線結線図である。It is a single wire connection diagram of the switchgear group which concerns on Embodiment 2. FIG. 実施の形態２に係る内部アークの抑制フローを示す図である。It is a figure which shows the suppression flow of the internal arc which concerns on Embodiment 2. 実施の形態２に係る内部アークの抑制フローを示す図である。It is a figure which shows the suppression flow of the internal arc which concerns on Embodiment 2. 実施の形態２に係るスイッチギヤ群の受電側遮断器が「閉」状態の単線結線図である。FIG. 5 is a single-line connection diagram in which the power receiving side circuit breaker of the switchgear group according to the second embodiment is in the “closed” state. 実施の形態に係る検出器のハードウエア構成の概念図である。It is a conceptual diagram of the hardware configuration of the detector which concerns on embodiment. 実施の形態に係る検出器の別のハードウエア構成の概念図である。It is a conceptual diagram of another hardware configuration of the detector which concerns on embodiment. 実施の形態に係る検出器のハードウエア構成の回路構成を示す図である。It is a figure which shows the circuit structure of the hardware structure of the detector which concerns on embodiment. 実施の形態に係る検出器のハードウエア構成の回路構成を示す図である。It is a figure which shows the circuit structure of the hardware structure of the detector which concerns on embodiment. 実施の形態に係る検出器のハードウエア構成の回路構成を示す図である。It is a figure which shows the circuit structure of the hardware structure of the detector which concerns on embodiment.

実施の形態の説明及び各図において、同一の符号を付した部分は、同一又は相当する部分を示すものである。 In the description of the embodiment and each figure, the parts with the same reference numerals indicate the same or corresponding parts.

実施の形態１．
本実施の形態について、図１及び図２を用いて説明する。
＜スイッチギヤの概略構成＞
図１は、本実施の形態のスイッチギヤ１０の構成を単線結線図で示したものである。
スイッチギヤ１０は、上部の破線で囲んだ受電盤１と、下部の破線で囲んだフィーダ盤９ａ〜９ｃとで構成される。Embodiment 1.
The present embodiment will be described with reference to FIGS. 1 and 2.
<Outline configuration of switchgear>
FIG. 1 is a single-wire connection diagram showing the configuration of the switchgear 10 of the present embodiment.
The switchgear 10 is composed of a power receiving board 1 surrounded by a broken line at the upper part and feeder boards 9a to 9c surrounded by a broken line at the lower part.

受電盤１は、スイッチギヤ１０の電力供給側に位置し、受電側回路１４として、受電側遮断器２と、受電側遮断器２のフィーダ側に隣接する受電側電流センサ４と接地スイッチ３とを備えている。受電側電流センサ４は、後述するフィーダ側電流センサ６ａ〜６ｃと同様に、検出器８に接続されており、電流値を測定して測定結果を検出器８へ入力する。 The power receiving board 1 is located on the power supply side of the switch gear 10, and as the power receiving side circuit 14, the power receiving side circuit breaker 2, the power receiving side current sensor 4 adjacent to the feeder side of the power receiving side circuit breaker 2, and the grounding switch 3 It is equipped with. The power receiving side current sensor 4 is connected to the detector 8 like the feeder side current sensors 6a to 6c described later, measures the current value, and inputs the measurement result to the detector 8.

フィーダ盤９ａ〜９ｃは、受電盤１から接続された配線を分岐し、負荷７へ給電する複数の負荷回路１５が接続されている。各々の負荷回路１５は、フィーダ側遮断器５ａ〜５ｃ、フィーダ側電流センサ６ａ〜６ｃとを経て、負荷７へ接続する構造となっており、上述のように、フィーダ側電流センサ６ａ〜６ｃで測定した電流値は、検出器８へ入力される。なお、図１においてフィーダ側遮断器５ａ〜５ｃはスイッチとして記載されているが、これに限定するものではなく、ヒューズも用いることができる。 The feeder boards 9a to 9c are connected to a plurality of load circuits 15 that branch the wiring connected from the power receiving board 1 and supply power to the load 7. Each load circuit 15 has a structure in which it is connected to the load 7 via the feeder side circuit breakers 5a to 5c and the feeder side current sensors 6a to 6c, and as described above, the feeder side current sensors 6a to 6c The measured current value is input to the detector 8. Although the feeder side circuit breakers 5a to 5c are described as switches in FIG. 1, the present invention is not limited to this, and a fuse can also be used.

また、本実施の形態においては、受電盤１に負荷回路１５が各々形成されたフィーダ盤９ａ〜９ｃが３つ接続された構成を示した。これは一例であり、接続されるフィーダ盤９ａ〜９ｃの数は、図１で１点鎖線で示した方向に増やしてもよく、それに伴い遮断器の数および電流センサの数も変えることができる。なお、以下の説明では、３つのフィーダ盤９ａ〜９ｃの場合で説明する。 Further, in the present embodiment, a configuration is shown in which three feeder boards 9a to 9c in which load circuits 15 are formed are connected to the power receiving board 1. This is an example, and the number of feeder boards 9a to 9c connected may be increased in the direction shown by the alternate long and short dash line in FIG. 1, and the number of circuit breakers and the number of current sensors can be changed accordingly. .. In the following description, the case of the three feeder boards 9a to 9c will be described.

また、本実施の形態の図においては、受電盤１およびフィーダ盤９ａ〜９ｃは三相の内の一相（例えばＵ相）しか示していないが、Ｖ相、及びＷ相にも同じように受電盤、フィーダ盤が存在し、受電盤およびフィーダ盤の電流センサは同じ検出器８内に接続されている。これにより、一相の短絡による内部アークの発生だけでなく、２相以上の短絡による内部アークの発生を検出することが可能である。実施の形態２も同様である。 Further, in the figure of the present embodiment, the power receiving board 1 and the feeder boards 9a to 9c show only one of the three phases (for example, the U phase), but the same applies to the V phase and the W phase. There are a power receiving board and a feeder board, and the current sensors of the power receiving board and the feeder board are connected to each other in the same detector 8. This makes it possible to detect not only the generation of an internal arc due to a short circuit of one phase but also the generation of an internal arc due to a short circuit of two or more phases. The same applies to the second embodiment.

本実施の形態において、検出器８は、各電流センサの測定結果に基づいて演算を実施して内部アークの発生の有無を検知し、後述のように接地スイッチ３に対する信号を出力する機能を有する。ただし、一体としてこれらの機能を有する必要はなく、複数の機器に分散した形態として、これらの機能を有してもよい。 In the present embodiment, the detector 8 has a function of performing an operation based on the measurement result of each current sensor, detecting the presence or absence of the generation of an internal arc, and outputting a signal to the grounding switch 3 as described later. .. However, it is not necessary to have these functions as a whole, and these functions may be provided as a form distributed to a plurality of devices.

図２に示すように、受電盤１に配置された受電側回路１４の受電側遮断器２が「閉」状態の場合、スイッチギヤ１０の上部から、３つのフィーダ盤９ａ、９ｂ、９ｃに電力供給され、フィーダ盤９ａ〜９ｃに配置された負荷回路１５のうち、フィーダ側遮断器５ａ〜５ｃが「閉」状態の負荷回路１５に接続された負荷７に電力が供給され、稼働状態となる。 As shown in FIG. 2, when the power receiving side circuit breaker 2 of the power receiving side circuit 14 arranged in the power receiving board 1 is in the “closed” state, power is supplied from the upper part of the switch gear 10 to the three feeder boards 9a, 9b, 9c. Of the load circuits 15 supplied and arranged on the feeder boards 9a to 9c, power is supplied to the load 7 connected to the load circuit 15 in the "closed" state of the feeder side circuit breakers 5a to 5c, and the load 7 is put into an operating state. ..

＜内部アークの抑制フロー＞
図３に本実施の形態での内部アークの抑制フローを示す。
本実施の形態においては、一例として、図２に示すように、３つの負荷回路１５のフィーダ側遮断器５ａ〜５ｃがすべて「閉」状態の場合について述べる。なお、受電側電流センサ４の電流値はＩｕ、フィーダ側電流センサ６ａ〜６ｃのそれぞれの電流値はＩｄとする。また、電流センサの最大電流値をＩｍａｘとし、電流センサの電流値がこの最大電流値Ｉｍａｘに至っていない場合に、電流が飽和することなく正しく動作していると判断する。<Internal arc suppression flow>
FIG. 3 shows the suppression flow of the internal arc in this embodiment.
In the present embodiment, as an example, as shown in FIG. 2, a case where all the feeder side circuit breakers 5a to 5c of the three load circuits 15 are in the “closed” state will be described. The current value of the power receiving side current sensor 4 is Iu, and the current values of the feeder side current sensors 6a to 6c are Id. Further, the maximum current value of the current sensor is set to Imax, and when the current value of the current sensor does not reach this maximum current value Imax, it is determined that the current is operating correctly without being saturated.

まず、図３中、ステップＳ１０１において、最大電流値Ｉｍａｘより、フィーダ側電流センサ６ａ〜６ｃのそれぞれの電流値Ｉｄが小さいことを確認し、電流センサが飽和していないとみなす。
次に、ステップＳ１０２において、受電側電流センサ４の電流値Ｉｕと、フィーダ側電流センサ６ａ〜６ｃの電流値の和ΣＩｄとの差を検出器８により演算する。地絡及び相間短絡が生じていない場合は、受電側電流センサ４の電流値Ｉｕとフィーダ側電流センサ６ａ〜６ｃの電流値の和ΣＩｄは等しくなる。しかし、地絡及び相間短絡が生じ、内部アークが発生すると、アークを介して電流が負荷回路１５以外に流れるため、フィーダ側電流センサ６ａ〜６ｃの電流値の和ΣＩｄは低下する。First, in FIG. 3, in step S101, it is confirmed that the current values Id of the feeder side current sensors 6a to 6c are smaller than the maximum current value Imax, and it is considered that the current sensor is not saturated.
Next, in step S102, the difference between the current value Iu of the power receiving side current sensor 4 and the sum ΣId of the current values of the feeder side current sensors 6a to 6c is calculated by the detector 8. When no ground fault or short circuit between phases occurs, the sum ΣId of the current value Iu of the power receiving side current sensor 4 and the current values of the feeder side current sensors 6a to 6c becomes equal. However, when a ground fault and an interphase short circuit occur and an internal arc is generated, a current flows through the arc to other than the load circuit 15, so that the sum ΣId of the current values of the feeder side current sensors 6a to 6c decreases.

そこで、受電側電流センサ４の電流値Ｉｕから、フィーダ側電流センサ６ａ〜６ｃの電流値の和ΣＩｄを減じた差が検出される場合、内部アークが生じていると判断することができる。さらに、検出の信頼性を高めるために、電流値の差が一定のしきい値Ｉｔｈを超えた場合に、内部アークが発生したとみなすこともできる。
内部アークが生じていると判断した場合、ステップＳ１０３において、受電側回路１４の接地スイッチ３へ信号を出力し、接地スイッチ３を「閉」状態とする。Therefore, if a difference obtained by subtracting the sum ΣId of the current values of the feeder side current sensors 6a to 6c from the current value Iu of the power receiving side current sensor 4 is detected, it can be determined that an internal arc is generated. Further, in order to improve the reliability of detection, it can be considered that an internal arc has occurred when the difference between the current values exceeds a certain threshold value Is.
When it is determined that an internal arc is generated, a signal is output to the ground switch 3 of the power receiving side circuit 14 in step S103, and the ground switch 3 is set to the “closed” state.

本実施の形態においては、受電側電流センサ４とフィーダ側電流センサ６ａ〜６ｃとの間の電流値の差を検出器８で求め、一定のしきい値を超えた場合に、接地スイッチ３に信号を出力し「閉」状態とする。そのため、従来の光学的評価により内部アークを検知する場合のように外乱の影響により誤動作を生じることがなく、確実に内部アークを抑制することができる。 In the present embodiment, the difference in current value between the power receiving side current sensor 4 and the feeder side current sensors 6a to 6c is obtained by the detector 8, and when a certain threshold value is exceeded, the ground switch 3 is used. The signal is output and the state is set to "closed". Therefore, unlike the case where the internal arc is detected by the conventional optical evaluation, the internal arc can be surely suppressed without causing a malfunction due to the influence of the disturbance.

また、遮断器の動作時間は下位のフィーダ側遮断器５ａ〜５ｃとの保護協調のために上位の受電側遮断器２ほど遅れて動作させる必要がある。そのため、内部アークが発生した場合、電流が遮断されるまでに、スイッチギヤ１０が大きく損傷してしまう。しかし、受電側遮断器２が動作する前に高速に接地することで電流が遮断されるまで内部アークを抑制する。 Further, the operating time of the circuit breaker needs to be delayed by about the upper power receiving side circuit breaker 2 for protection coordination with the lower feeder side circuit breakers 5a to 5c. Therefore, when an internal arc is generated, the switchgear 10 is significantly damaged by the time the current is cut off. However, by grounding at high speed before the power receiving side circuit breaker 2 operates, the internal arc is suppressed until the current is cut off.

実施の形態２．
本実施の形態について、図４、図５Ａ及、図５Ｂ及び図６を用いて説明する。
＜スイッチギヤ群の概略構成＞
図４は、本実施の形態のスイッチギヤ１０、３０を用いたスイッチギヤ群６０の構成を単線結線図で示したものであり、左側に位置する第一のスイッチギヤ１０と右側に位置する第二のスイッチギヤ３０が、接続部５０を介して配置された構造を示している。Embodiment 2.
This embodiment will be described with reference to FIGS. 4, 5A, 5B and 6.
<Outline configuration of switchgear group>
FIG. 4 shows the configuration of the switchgear group 60 using the switchgear 10 and 30 of the present embodiment in a single wire connection diagram, the first switchgear 10 located on the left side and the first switchgear group 60 located on the right side. The second switchgear 30 shows a structure arranged via the connection portion 50.

本実施の形態では、第一のスイッチギヤ１０と第二のスイッチギヤ３０の各々の構成は同じであり、第一のスイッチギヤ１０が、受電側遮断器２、接地スイッチ３及び受電側電流センサ４からなる受電側回路１４と、フィーダ側遮断器５ａ〜５ｃ、フィーダ側電流センサ６ａ〜６ｃからなり、負荷７と接続した負荷回路１５と、さらに各電流センサが接続される検出器８を備えている。
一方、第二のスイッチギヤ３０も、受電側遮断器２２、接地スイッチ２３及び受電側電流センサ２４からなる受電側回路３４と、フィーダ側遮断器２５ａ〜２５ｃ、フィーダ側電流センサ２６ａ〜２６ｃからなり負荷２７に接続した負荷回路３５と、各電流センサが接続される検出器２８とを備えている。In the present embodiment, the configurations of the first switch gear 10 and the second switch gear 30 are the same, and the first switch gear 10 is the power receiving side circuit breaker 2, the grounding switch 3, and the power receiving side current sensor. It includes a power receiving side circuit 14 consisting of 4, a feeder side circuit breaker 5a to 5c, a load circuit 15 consisting of a feeder side current sensor 6a to 6c connected to the load 7, and a detector 8 to which each current sensor is connected. ing.
On the other hand, the second switch gear 30 also includes a power receiving side circuit 34 including a power receiving side circuit breaker 22, a grounding switch 23, and a power receiving side current sensor 24, a feeder side circuit breaker 25a to 25c, and a feeder side current sensor 26a to 26c. It includes a load circuit 35 connected to the load 27 and a detector 28 to which each current sensor is connected.

第一のスイッチギヤ１０は受電盤１とフィーダ盤９ａ、９ｂ、９ｃで構成されているのと同様に、第二のスイッチギヤ３０も受電盤２１とフィーダ盤２９ａ、２９ｂ、２９ｃで構成されている。
なお、図４においてフィーダ側遮断器５ａ〜５ｃ、２５ａ〜２５ｃはスイッチとして記載されているが、これに限定するものではなく、ヒューズも用いることができる。Just as the first switchgear 10 is composed of the power receiving board 1 and the feeder boards 9a, 9b, 9c, the second switchgear 30 is also composed of the power receiving board 21 and the feeder boards 29a, 29b, 29c. There is.
Although the feeder side circuit breakers 5a to 5c and 25a to 25c are described as switches in FIG. 4, the present invention is not limited to these, and a fuse can also be used.

２つのスイッチギヤ１０、３０の間に配置する接続部５０は、接続用遮断器４１と接続用電流センサ４２とからなる接続回路４３を備え、接続用電流センサ４２は、第一のスイッチギヤ１０の検出器８と第二のスイッチギヤ３０の検出器２８の両者と接続されており、接続用電流センサ４２で得られた電流値はいずれの検出器８、２８へも入力することができる。
本実施の形態において、検出器８、２８は、実施の形態１と同様に、内部アークの発生の有無の判断に用いる。The connection portion 50 arranged between the two switch gears 10 and 30 includes a connection circuit 43 including a connection breaker 41 and a connection current sensor 42, and the connection current sensor 42 is the first switch gear 10. It is connected to both the detector 8 of the above and the detector 28 of the second switch gear 30, and the current value obtained by the connection current sensor 42 can be input to any of the detectors 8 and 28.
In the present embodiment, the detectors 8 and 28 are used to determine whether or not an internal arc is generated, as in the first embodiment.

本実施の形態では、複数のスイッチギヤ１０、３０と、各々の間に接続部５０を有し、スイッチギヤ群６０を構成する点で実施の形態１と異なっている。図４では、スイッチギヤ１０、３０の、配置数が２つのスイッチギヤ群を例に示したがこれに限定されるものではなく、３つ以上のスイッチギヤ１０、３０を配置し、それぞれの間に接続部５０を配置したスイッチギヤ群６０も用いることもできる。また、各スイッチギヤ１０、３０のフィーダ盤９ａ〜９ｃ、２９ａ〜２９ｃの数は、増やしてもよく、それに伴い遮断器の数および電流センサの数も変えることができる。
本実施の形態においては、説明を容易とするために、上述のように２つのスイッチギヤ１０、３０を用いた構成のスイッチギヤ群６０を例に説明する。The present embodiment is different from the first embodiment in that it has a plurality of switchgear 10s and 30s and a connection portion 50 between them to form a switchgear group 60. In FIG. 4, a switchgear group having two arrangements of the switchgear 10 and 30 is shown as an example, but the present invention is not limited to this, and three or more switchgear 10 and 30 are arranged between the switchgear groups 10 and 30. A switchgear group 60 in which the connection portion 50 is arranged can also be used. Further, the number of feeder boards 9a to 9c and 29a to 29c of the switchgear 10 and 30 may be increased, and the number of circuit breakers and the number of current sensors may be changed accordingly.
In the present embodiment, for the sake of simplicity, a switchgear group 60 having a configuration using two switchgear 10s and 30s as described above will be described as an example.

図４に示した第一のスイッチギヤ１０と第二のスイッチギヤ３０を備えたスイッチギヤ群６０は、通常の駆動時においては、接続部５０に配置した接続用遮断器４１を「開」状態としており、第一のスイッチギヤ１０と第二のスイッチギヤ３０とは切り離して、個別のスイッチギヤとして用いていることができる。 The switchgear group 60 including the first switchgear 10 and the second switchgear 30 shown in FIG. 4 has the connection breaker 41 arranged in the connection portion 50 in the “open” state during normal driving. The first switchgear 10 and the second switchgear 30 can be separated and used as individual switchgear.

つまり、第一のスイッチギヤ１０においては、受電側回路１４を経て電力が供給される。本実施の形態の場合、供給された電力は３つに分岐し、それぞれをモータ等の負荷７に接続して駆動している。また、第二のスイッチギヤ３０も同様に、受電側回路３４を経て電力が供給され、分岐後、モータ等の負荷２７に接続して駆動している。 That is, in the first switchgear 10, electric power is supplied via the power receiving side circuit 14. In the case of this embodiment, the supplied electric power is divided into three, and each of them is connected to a load 7 such as a motor to drive the electric power. Similarly, the second switchgear 30 is also supplied with electric power via the power receiving side circuit 34, and after branching, is connected to a load 27 such as a motor to drive the second switchgear 30.

しかし、電力供給源が故障した場合、又は電力供給源の点検等を行う場合、上記の通常の駆動方法では、電力の供給を休止しているスイッチギヤに接続されている負荷は駆動することができない。そこで、接続部５０の接続用遮断器４１を「閉」状態とする。ここでは第一のスイッチギヤ１０の電力供給源が停止し、接続用遮断器４１を「閉」状態として駆動する場合を例に用いて、図５Ａ及び図５Ｂに示す内部アークの抑制フローを説明する。逆に第二のスイッチギヤ３０が停止した場合も基本的に同様に取り扱うことができる。 However, when the power supply source fails or when the power supply source is inspected, the load connected to the switchgear that has stopped supplying power can be driven by the above-mentioned normal driving method. Can not. Therefore, the connection breaker 41 of the connection unit 50 is set to the "closed" state. Here, the suppression flow of the internal arc shown in FIGS. 5A and 5B will be described by using an example in which the power supply source of the first switchgear 10 is stopped and the circuit breaker 41 for connection is driven in the “closed” state. do. On the contrary, when the second switchgear 30 is stopped, it can be handled basically in the same manner.

＜内部アークの抑制フロー＞
図５Ａ及び図５Ｂに本実施の形態でのスイッチギヤ群６０の内部アークの抑制フローを示す。図５Ａは第一のスイッチギヤ１０の検出器８、図５Ｂは第二のスイッチギヤ３０の検出器２８でのフローを示している。
本実施の形態においては、図６に示すように、第一のスイッチギヤ１０の受電側回路１４には電力供給はなく、第一のスイッチギヤ１０の負荷回路１５には、第二のスイッチギヤ３０から接続部５０を介して電力が供給されている構成を例として説明する。<Internal arc suppression flow>
5A and 5B show the suppression flow of the internal arc of the switchgear group 60 in this embodiment. FIG. 5A shows the flow of the first switchgear 10 in the detector 8, and FIG. 5B shows the flow of the second switchgear 30 in the detector 28.
In the present embodiment, as shown in FIG. 6, the power receiving side circuit 14 of the first switchgear 10 has no power supply, and the load circuit 15 of the first switchgear 10 has a second switchgear. A configuration in which power is supplied from 30 via the connection portion 50 will be described as an example.

図５Ａ及び図５Ｂの説明において、第二のスイッチギヤ３０の受電側回路３４に配置する受電側電流センサ２４の電流値をＩｕ２、第一及び第二のスイッチギヤ１０、３０の複数のフィーダ側電流センサ６ａ〜６ｃ、２６ａ〜２６ｃの各々の電流値の和をΣＩｄ１、ΣＩｄ２で表している。また、各フィーダ側電流センサの最大電流値をＩｍａｘとし、接続部５０に配置された接続用電流センサ４２の電流値をＩｍで表している。 In the description of FIGS. 5A and 5B, the current value of the power receiving side current sensor 24 arranged in the power receiving side circuit 34 of the second switchgear 30 is set to Iu2, and the plurality of feeder sides of the first and second switchgear 10, 30. The sum of the current values of the current sensors 6a to 6c and 26a to 26c is represented by ΣId1 and ΣId2. Further, the maximum current value of each feeder side current sensor is Imax, and the current value of the connection current sensor 42 arranged in the connection portion 50 is represented by Im.

図５Ａ及び図５ＢのステップＳ２０１において、各々のフィーダ側電流センサ６ａ〜６ｃ、２６ａ〜２６ｃの電流値Ｉｄ１、Ｉｄ２は、最大電流値Ｉｍａｘより小さく、飽和せずに正しく動作しているとみなして、次のステップＳ２０２又はステップＳ２０３へ進む。 In step S201 of FIGS. 5A and 5B, the current values Id1 and Id2 of the respective feeder side current sensors 6a to 6c and 26a to 26c are smaller than the maximum current value Imax, and are considered to be operating correctly without saturation. , To the next step S202 or step S203.

次に、ステップＳ２０２では、接続部５０を経て第一のスイッチギヤ１０のフィーダ盤へ流れた接続用電流センサ４２の電流値Ｉｍから、第一のスイッチギヤ１０に配置されたフィーダ側電流センサ６ａ〜６ｃの電流値の和ΣＩｄ１を減じた差を求める。ここでは差の検出の信頼性を高めるため、一定のしきい値Ｉｔｈ１を超えたか否かを検出器８で演算し、差の有無を判断している。 Next, in step S202, from the current value Im of the connection current sensor 42 that has flowed to the feeder panel of the first switchgear 10 via the connection portion 50, the feeder-side current sensor 6a arranged in the first switchgear 10 The difference obtained by subtracting the sum ΣId1 of the current values of ~ 6c is obtained. Here, in order to improve the reliability of the detection of the difference, the detector 8 calculates whether or not the certain threshold value Is1 is exceeded, and determines the presence or absence of the difference.

しきい値Ｉｔｈ１を超えた場合、フィーダ盤９ａ〜９ｃ内で測定される電流値の和が低下しており、内部アークが生じているとみなす。そこで、ステップＳ２０４において、第一のスイッチギヤ１０に含まれる接地スイッチ３へ、信号を検出器８から出力する。これにより接地スイッチ３を「閉」状態とし、内部アークへの電流を遮断する。この操作により内部アークは抑制され、図５Ａのフローを終了する。
この時、接続部５０の接続用遮断器４１と受電側回路３４の受電側遮断器２２の両方又はいずれか一方を「開」とし、フィーダ盤９ａ〜９ｃの負荷回路１５への電力供給を遮断することも、内部アークの抑制には有効である。When the threshold value Is1 is exceeded, the sum of the current values measured in the feeder boards 9a to 9c is reduced, and it is considered that an internal arc is generated. Therefore, in step S204, a signal is output from the detector 8 to the ground switch 3 included in the first switch gear 10. As a result, the ground switch 3 is put into the "closed" state, and the current to the internal arc is cut off. By this operation, the internal arc is suppressed and the flow of FIG. 5A ends.
At this time, both or one of the connection breaker 41 of the connection unit 50 and the power receiving side circuit breaker 22 of the power receiving side circuit 34 is set to "open", and the power supply to the load circuit 15 of the feeder boards 9a to 9c is cut off. It is also effective in suppressing the internal arc.

一般に、スイッチギヤの遮断器では、電力供給を遮断する開極指令から実際に遮断するまでの遮断時間を商用周波数の３周期以内とすることが求められる。しかし、実際には短絡等の事故発生時から開極指令を発生させるまでに数秒を要する場合もある。
これは保護協調を図るもので、事故発生箇所を特定しない場合、電力供給を制限する範囲を最小にするため、システムの下位から順に開極する必要があり、システムの上位の遮断器では開極指令を発するまでに長時間を要する。Generally, in a switchgear circuit breaker, it is required that the cutoff time from the opening command for cutting off the power supply to the actual cutoff is within 3 cycles of the commercial frequency. However, in reality, it may take several seconds from the occurrence of an accident such as a short circuit to the generation of an open pole command.
This is for protection coordination, and if the location of the accident is not specified, it is necessary to open the poles in order from the bottom of the system in order to minimize the range that limits the power supply, and open the poles in the circuit breaker above the system. It takes a long time to issue a command.

一方、本実施の形態においては、事故発生箇所を特定することができるため、保護協調のための時間を要しない。また、接続部５０の接続用遮断器４１と受電側回路３４の受電側遮断器２２の両方又はいずれか一方を「開」として電力供給を遮断する方法は、接地により内部アークの消弧を行う方法と比較し、消弧までに長時間を要するが、既存の接続用遮断器４１及び受電側遮断器２２をそのまま用いることができ、コスト削減の効果が高い。 On the other hand, in the present embodiment, since the location where the accident occurred can be specified, it does not require time for protection coordination. Further, in the method of cutting off the power supply by opening both or one of the connection breaker 41 of the connection portion 50 and the power receiving side circuit breaker 22 of the power receiving side circuit 34, the internal arc is extinguished by grounding. Compared with the method, it takes a long time to extinguish the arc, but the existing connection breaker 41 and the power receiving side circuit breaker 22 can be used as they are, and the cost reduction effect is high.

ステップＳ２０２において、しきい値Ｉｔｈ１を超える電流値の低下が検出されない場合、図５Ｂに示したステップＳ２０３において次の判断を実施することができる。
ステップＳ２０３においては、第二のスイッチギヤ３０の負荷回路３５と接続回路４３へ流れた電流が、地絡及び相間短絡により内部アークを生じていないかを確認する。If a decrease in the current value exceeding the threshold value Is1 is not detected in step S202, the following determination can be performed in step S203 shown in FIG. 5B.
In step S203, it is confirmed whether the current flowing through the load circuit 35 and the connection circuit 43 of the second switchgear 30 causes an internal arc due to a ground fault and a phase short circuit.

図５ＢのステップＳ２０３では、第二のスイッチギヤ３０の受電側電流センサ２４の電流値Ｉｕ２から、接続部５０の接続回路４３を経て第一のスイッチギヤ１０に流れた電流値Ｉｍ及び第二のスイッチギヤ３０に配置されたフィーダ側電流センサ２６ａ〜２６ｃの電流値の和ΣＩｄ２を減じた差を検出器２８で求める。しきい値Ｉｔｈ２を超えたか否かを検出器２８で演算し、差の有無を判断している。 In step S203 of FIG. 5B, the current value Im and the second current value Im flowing from the current value Iu2 of the power receiving side current sensor 24 of the second switch gear 30 to the first switch gear 10 via the connection circuit 43 of the connection portion 50. The detector 28 obtains the difference obtained by subtracting the sum ΣId2 of the current values of the feeder-side current sensors 26a to 26c arranged in the switch gear 30. The detector 28 calculates whether or not the threshold value Is2 has been exceeded, and determines whether or not there is a difference.

しきい値Ｉｔｈ２を超えた場合、ステップＳ２０５において、第二のスイッチギヤ３０に含まれる接地スイッチ２３へ、接地スイッチ２３を「閉」としてする信号を検出器２８から出力し、電流を遮断する。これにより内部アークを抑制され、フローを終了する。
しきい値Ｉｔｈ２を超えない場合、内部アークは発生していないと判断され、そのままフローを終了する。When the threshold value Is2 is exceeded, in step S205, a signal for closing the grounding switch 23 is output from the detector 28 to the grounding switch 23 included in the second switchgear 30, and the current is cut off. This suppresses the internal arc and ends the flow.
If the threshold value Is2 is not exceeded, it is determined that no internal arc has occurred, and the flow is terminated as it is.

本実施の形態においては、受電側電流センサ２４と接続用電流センサ４２及びフィーダ側電流センサ６ａ〜６ｃ、２６ａ〜２６ｃとの間の電流値を検出器８、２８によって演算することで、接地スイッチ３、２３を「閉」状態とする。そのため、従来の光学的評価によりアークを検知する場合のように誤動作を生じることがない。また、高速に「閉」状態とすることができ、内部アークによる装置の破損を少なくすることができる。 In the present embodiment, the grounding switch is calculated by calculating the current values between the power receiving side current sensor 24, the connecting current sensor 42, and the feeder side current sensors 6a to 6c and 26a to 26c by the detectors 8 and 28. Set 3 and 23 to the "closed" state. Therefore, a malfunction does not occur as in the case of detecting an arc by conventional optical evaluation. In addition, the "closed" state can be set at high speed, and damage to the device due to the internal arc can be reduced.

なお、本実施の形態において、２つの検出器８、２８でのフローをそれぞれ図５Ａ及び図５Ｂに記載した。これらは異なったフローではなく、同じフローということができる。
つまり、図５Ｂのフローを第一のスイッチギヤ１０の検出器８に適用する場合、添え字は第一のスイッチギヤを表す「１」となり、図５ＢのステップＳ２０１はＩｄ１＜Ｉｍａｘとなるため図５Ａの記載と同一となる。
また、ステップＳ２０３は、Ｉｕ１−Ｉｍ−ΣＩｄ１＞Ｉｔｈ１となる。第一のスイッチギヤ１０の受電側回路１４には電力は供給されないので、受電側電流センサ４の電流値Ｉｕ１は零となり、Ｉｍは逆符号となるので、Ｉｍ−ΣＩｄ１＞Ｉｔｈ１となり、図５ＡのステップＳ２０２と同じになる。
以上より、図５Ｂのフローは、２つの検出器８、２８で共通して用いることができる。In this embodiment, the flows of the two detectors 8 and 28 are shown in FIGS. 5A and 5B, respectively. These can be said to be the same flow, not different flows.
That is, when the flow of FIG. 5B is applied to the detector 8 of the first switchgear 10, the subscript is “1” representing the first switchgear, and step S201 of FIG. 5B has Id1 <Imax. It becomes the same as the description of 5A.
Further, in step S203, Iu1-Im-ΣId1> Is1. Since no power is supplied to the power receiving side circuit 14 of the first switchgear 10, the current value Iu1 of the power receiving side current sensor 4 becomes zero and Im has the opposite sign, so Im-ΣId1> It1 and FIG. 5A. Same as step S202.
From the above, the flow of FIG. 5B can be commonly used by the two detectors 8 and 28.

本実施の形態２では、以上のように、まず図５Ａに示したステップＳ２０２において、しきい値Ｉｔｈ１を超える電流値の低下の有無を判断し、続いて図５Ｂに示したステップＳ２０３において、しきい値Ｉｔｈ２を超える電流値の低下の有無を判断した。 In the second embodiment, as described above, first, in step S202 shown in FIG. 5A, it is determined whether or not there is a decrease in the current value exceeding the threshold value Is1, and then in step S203 shown in FIG. 5B. It was determined whether or not there was a decrease in the current value exceeding the threshold value Is2.

これに対し、図５Ａに示したステップＳ２０２と図５Ｂに示したステップＳ２０３とは、独立した処理として取り扱うこともできる。
つまり、図５Ａに示したステップＳ２０２での判断を省略し、図５ＢのステップＳ２０３の判断のみを行うことでも内部アークの発生を検知することができる。On the other hand, step S202 shown in FIG. 5A and step S203 shown in FIG. 5B can be treated as independent processes.
That is, the generation of the internal arc can be detected by omitting the determination in step S202 shown in FIG. 5A and performing only the determination in step S203 in FIG. 5B.

ステップＳ２０２を省略し、ステップＳ２０３の判断のみを実施する、内部アークの検知方法では、第一のスイッチギヤ１０と第二のスイッチギヤ３０に配置された２つの検出器８、２８を協調させる必要はなく、２つの検出器８、２８は並列に判断し、接地スイッチ３、２３を制御する。そのため、内部アークの発生を高速に検知し、接地スイッチ３、２３を短時間で動作させて内部アークを抑制することができる。 In the internal arc detection method in which step S202 is omitted and only the determination in step S203 is performed, it is necessary to coordinate the two detectors 8 and 28 arranged in the first switchgear 10 and the second switchgear 30. Instead, the two detectors 8 and 28 determine in parallel and control the ground switches 3 and 23. Therefore, the generation of the internal arc can be detected at high speed, and the grounding switches 3 and 23 can be operated in a short time to suppress the internal arc.

なお、図５ＢのステップＳ２０３はＩｕ２−Ｉｍ−ΣＩｄ２＞Ｉｔｈ２と示したが、これはＩｕ２は第二のスイッチギヤ３０の上位から下位に流れる電流を正、Ｉｍは第二のスイッチギヤ３０から第一のスイッチギヤ１０に流れる電流を正、Ｉｄ２は第二のスイッチギヤ３０の上位から下位に流れる電流を正、とした極性で処理する場合である。
一方、Ｉｕ２は第二のスイッチギヤ３０の上位から下位に流れる電流を正、Ｉｍは第二のスイッチギヤ３０から第一のスイッチギヤ１０に流れる電流を負、Ｉｄ２は第二のスイッチギヤ３０の上位から下位に流れる電流を負、となるよう極性を変更すると、ステップＳ２０３はＩｕ２＋Ｉｍ＋ΣＩｄ２とすることもできる。すなわち、センサの極性を変更することで、加算のみで同じ処理を行う事ができ、アナログ回路で実施した場合、回路構成を簡素化することができる。
また、センサの極性を事前に設定しておけばよいので、第一、第二のスイッチギヤ１０、３０でも同じ処理で判定することが可能である。Note that step S203 in FIG. 5B shows Iu2-Im-ΣId2> Is2, in which Iu2 positively transfers the current flowing from the upper side to the lower side of the second switchgear 30, and Im is the second switchgear 30 to the first. In this case, the current flowing through the first switchgear 10 is positive, and the current flowing from the upper side to the lower side of the second switchgear 30 is positive for Id2.
On the other hand, Iu2 is positive for the current flowing from the upper side to the lower side of the second switchgear 30, Im is negative for the current flowing from the second switchgear 30 to the first switchgear 10, and Id2 is the current of the second switchgear 30. By changing the polarity so that the current flowing from the upper side to the lower side becomes negative, step S203 can also be set to Iu2 + Im + ΣId2. That is, by changing the polarity of the sensor, the same processing can be performed only by addition, and when it is carried out by an analog circuit, the circuit configuration can be simplified.
Further, since the polarity of the sensor may be set in advance, the first and second switchgear 10 and 30 can be determined by the same process.

また、本願の実施の形態１及び２において、図３に示したステップＳ１０１とステップＳ１０２、図５Ａに示したステップＳ２０１とステップＳ２０２、及び図５Ｂに示したステップＳ２０１とステップＳ２０３は、それぞれ順序を入れ替えて実施しても同様の結果を得ることができる。 Further, in the first and second embodiments of the present application, steps S101 and S102 shown in FIG. 3, steps S201 and S202 shown in FIG. 5A, and steps S201 and S203 shown in FIG. 5B are in the same order, respectively. Similar results can be obtained even if they are replaced.

<検出器の構成>
次に、上記図３、図５Ａ、図５Ｂのフローを実行する検出器８、２８の構成の一例を説明する。
図７に示すように、検出器８、２８を構成するハードウェア５１は、プロセッサ５２と記憶装置５３から構成されていてもよい。記憶装置は図示していないが、ランダムアクセスメモリ等の揮発性記憶装置と、フラッシュメモリ等の不揮発性の補助記憶装置とを具備する。また、フラッシュメモリの代わりにハードディスクの補助記憶装置を具備してもよい。プロセッサ５２は、記憶装置５３から入力されたプログラムを実行する。この場合、補助記憶装置から揮発性記憶装置を介してプロセッサ５２にプログラムが入力される。また、プロセッサ５２は、演算結果等のデータを記憶装置５３の揮発性記憶装置に出力してもよいし、揮発性記憶装置を介して補助記憶装置にデータを保存してもよい。<Detector configuration>
Next, an example of the configuration of the detectors 8 and 28 that execute the flow of FIGS. 3, 5A, and 5B will be described.
As shown in FIG. 7, the hardware 51 constituting the detectors 8 and 28 may be composed of a processor 52 and a storage device 53. Although the storage device is not shown, it includes a volatile storage device such as a random access memory and a non-volatile auxiliary storage device such as a flash memory. Further, the auxiliary storage device of the hard disk may be provided instead of the flash memory. The processor 52 executes the program input from the storage device 53. In this case, a program is input from the auxiliary storage device to the processor 52 via the volatile storage device. Further, the processor 52 may output data such as a calculation result to the volatile storage device of the storage device 53, or may store the data in the auxiliary storage device via the volatile storage device.

しかし、検出器８、２８を、プロセッサ５２および記憶装置に基づいて構成すると、プロセッサ５２のクロック周波数およびその分周以上の動作をさせることができず、電流センサの数の増加などによる演算数の増加により、処理時間がかかり、接地スイッチ３、２３を「閉」状態とするための信号の出力が遅れ、スイッチギヤが損傷してしまう可能性もある。このような問題を解決する回路構成を以下に詳述する。 However, if the detectors 8 and 28 are configured based on the processor 52 and the storage device, the operation beyond the clock frequency of the processor 52 and its division cannot be performed, and the number of operations due to an increase in the number of current sensors and the like cannot be performed. Due to the increase, the processing time is long, the output of the signal for closing the ground switches 3 and 23 in the "closed" state is delayed, and the switch gear may be damaged. The circuit configuration for solving such a problem will be described in detail below.

図８は検出器８の機能ブロック図である。本実施の形態では、検出器８内に、Ｕ相、Ｖ相、Ｗ相のそれぞれの検出器が構成されている。ここでは、Ｕ相の検出器を例に説明するが、Ｖ相、Ｗ相の検出器も同様な構成である。さらに、検出器２８も同じ構成としてもよい。 FIG. 8 is a functional block diagram of the detector 8. In the present embodiment, each of the U-phase, V-phase, and W-phase detectors is configured in the detector 8. Here, the U-phase detector will be described as an example, but the V-phase and W-phase detectors have the same configuration. Further, the detector 28 may have the same configuration.

入力回路８１は、スイッチギヤ１０の各電流センサ４、６ａ〜６ｃからの入力信号に対し、電流電圧変換、校正、飽和検出を行う。 The input circuit 81 performs current-voltage conversion, calibration, and saturation detection for the input signals from the current sensors 4, 6a to 6c of the switchgear 10.

ＣＴ入力回路８２は、各電流センサ４、６ａ〜６ｃが変流器（ＣＴ）の場合に、電流センサの２次側電流を電圧信号に変換する回路である。
校正回路８３は、複数の電流センサの校正値（例えばＣＴの場合、１次と２次の巻数比）が揃っていない場合に、ＣＴ入力回路８２から出力された電圧信号を増幅あるいは減衰し、スイッチギヤ１０内を流れる電流と電圧信号の関係を揃える回路である。The CT input circuit 82 is a circuit that converts the secondary side current of the current sensor into a voltage signal when each of the current sensors 4, 6a to 6c is a current transformer (CT).
The calibration circuit 83 amplifies or attenuates the voltage signal output from the CT input circuit 82 when the calibration values of the plurality of current sensors (for example, in the case of CT, the ratio of the primary and secondary turns) are not the same. This is a circuit that aligns the relationship between the current flowing in the switch gear 10 and the voltage signal.

加算回路８５は、複数の校正回路８３から出力された複数の電圧信号を合計する。複数の電圧信号は、スイッチギヤ１０内の受電側電流センサ４、フィーダ側電流センサ６ａ〜６ｃ、または、接続用電流センサ４２からの信号に分類される。図５Ｂのフローチャートの説明時に言及した通り、受電側電流センサ４に対し、フィーダ側電流センサ６ａ〜６ｃの極性が逆になるように接続すれば、加算回路８５は差動回路としても動作できる。すなわち、入力極性を適切に設定することで、加算回路８５は、受電側電流センサ４、接続用電流センサ４２、およびフィーダ側電流センサ６ａ〜６ｃの差分電流に対応した電圧信号を出力することができる。これにより、図３のステップＳ１０２、図５ＡのステップＳ２０２、図５ＢのステップＳ２０３の計算を加算回路８５のみで行うことが可能となり、回路構成を簡素化することができる。極性設定は、各電流センサのＣＴ入力回路８２への入力極性を変更してもよいし、入力回路８１内で反転回路を設け、極性を反転してもよい。 The adder circuit 85 sums up a plurality of voltage signals output from the plurality of calibration circuits 83. The plurality of voltage signals are classified into signals from the power receiving side current sensor 4, the feeder side current sensors 6a to 6c, or the connecting current sensor 42 in the switchgear 10. As mentioned in the description of the flowchart of FIG. 5B, if the feeder side current sensors 6a to 6c are connected to the power receiving side current sensor 4 so that the polarities are opposite to each other, the adder circuit 85 can also operate as a differential circuit. That is, by appropriately setting the input polarity, the adder circuit 85 can output a voltage signal corresponding to the difference current of the power receiving side current sensor 4, the connection current sensor 42, and the feeder side current sensors 6a to 6c. can. As a result, the calculation of step S102 in FIG. 3, step S202 in FIG. 5A, and step S203 in FIG. 5B can be performed only by the adder circuit 85, and the circuit configuration can be simplified. For the polarity setting, the input polarity of each current sensor to the CT input circuit 82 may be changed, or an inverting circuit may be provided in the input circuit 81 to invert the polarity.

判定回路８６は、加算回路８５からの出力値が予め定められた基準値（図３のＩｔｈ、図５Ａ、図５ＢのＩｔｈ１、Ｉｔｈ２）を超えた場合に、内部アーク発生と判定し、信号を出力する。なお、スイッチギヤ１０の外部での短絡によって、各電流センサの出力が飽和すると、加算回路８５に差分電流が発生し、判定回路８６が内部アーク発生と誤検知する恐れがある。これを防止するために、入力回路８１内に飽和検出回路８４を配置している。飽和検出回路８４は、各電流センサ４、６ａ〜６ｃの出力が飽和レベル（Ｉｍａｘ）以上であることを検知した場合に、それぞれ信号を出力する。 When the output value from the addition circuit 85 exceeds a predetermined reference value (Th, FIG. 5A, FIG. 5B, Is1, It2), the determination circuit 86 determines that an internal arc has occurred and outputs a signal. Output. If the output of each current sensor is saturated due to a short circuit outside the switchgear 10, a differential current is generated in the adder circuit 85, and the determination circuit 86 may erroneously detect that an internal arc has occurred. In order to prevent this, the saturation detection circuit 84 is arranged in the input circuit 81. The saturation detection circuit 84 outputs a signal when it detects that the outputs of the current sensors 4 and 6a to 6c are equal to or higher than the saturation level (Imax).

飽和検出集約回路８７は、飽和検出回路８４の全ての出力が、飽和レベルでない場合に信号を出力する。 The saturation detection aggregation circuit 87 outputs a signal when all the outputs of the saturation detection circuit 84 are not at the saturation level.

ＡＮＤ回路８８は、判定回路８６の出力と飽和検出集約回路８７の出力との論理積を出力する。すなわち、電流センサの出力に飽和が検出されず、判定回路８６に信号出力がある場合にのみ、信号を出力する。 The AND circuit 88 outputs the logical product of the output of the determination circuit 86 and the output of the saturation detection aggregation circuit 87. That is, the signal is output only when saturation is not detected in the output of the current sensor and the determination circuit 86 has a signal output.

出力回路８９は、各相の検出器の信号出力を集約し、いずれかの相で内部アークが発生した場合に信号を出力する。この信号出力に応じて、すべての相の接地スイッチ３を投入することで内部アークを消滅させ、その後、各相の受電側遮断器を動作させ、電流を遮断する。 The output circuit 89 aggregates the signal outputs of the detectors of each phase and outputs a signal when an internal arc is generated in any of the phases. In response to this signal output, the grounding switch 3 of all phases is turned on to extinguish the internal arc, and then the power receiving side circuit breaker of each phase is operated to cut off the current.

なお、電流センサがデジタル式のものであっても、入力回路にＤ／Ａコンバータを追加することで同様の回路構成で使用可能である。 Even if the current sensor is a digital type, it can be used with the same circuit configuration by adding a D / A converter to the input circuit.

図９は、図８で説明した各回路の構成概略図である。
ＣＴ入力回路８２は、計測用電流センサ９０の２次側電流を負荷抵抗Ｒに接続し、負荷抵抗Ｒ両端の電位差Ｖｉを校正回路に入力する。負荷抵抗Ｒの一端は接地する。FIG. 9 is a schematic configuration diagram of each circuit described with reference to FIG.
The CT input circuit 82 connects the secondary side current of the measurement current sensor 90 to the load resistance R, and inputs the potential difference Vi across the load resistance R to the calibration circuit. One end of the load resistor R is grounded.

校正回路８３は、トランジスタなどで構成されるアナログ増幅回路であり、増幅比を決定する校正値調整用抵抗９１を可変にし、使用前に受電側電流センサ４の校正値に応じて調整する。可変抵抗のような連続的に抵抗値を変更可能な抵抗素子、または、図９に示すような複数の校正値調整用抵抗９１を切替えることで離散的に抵抗値を設定可能な回路を備えても良い。後者の場合に抵抗値の切替えが瞬時に行うことができ、連続的な可変抵抗に比べて振動などによって校正値が変化しにくい。
ただし、離散的に設定を行うので正常時でも差分電流が発生しやすいが、内部アーク発生時の差分電流値に対して十分に小さくすることで適用可能である。さらに、判定回路８６の基準値を適宜選ぶことにより、正常時の差分電流では、判定回路８６が作動しないようにすることも可能である。なお、図９に示した複数の抵抗を切替える場合、単純に１つの抵抗を選択して接続する方法でもよいが、複数の抵抗を並列または直列に接続することで、離散的な抵抗値を作ってもよい。The calibration circuit 83 is an analog amplifier circuit composed of a transistor or the like, and the calibration value adjusting resistor 91 for determining the amplification ratio is made variable and adjusted according to the calibration value of the power receiving side current sensor 4 before use. A resistor element such as a variable resistor whose resistance value can be continuously changed, or a circuit in which the resistance value can be set discretely by switching a plurality of calibration value adjusting resistors 91 as shown in FIG. 9 is provided. Is also good. In the latter case, the resistance value can be switched instantly, and the calibration value is less likely to change due to vibration or the like as compared with the continuously variable resistance.
However, since the setting is performed discretely, the differential current is likely to be generated even in the normal state, but it can be applied by making it sufficiently smaller than the differential current value when the internal arc is generated. Further, by appropriately selecting the reference value of the determination circuit 86, it is possible to prevent the determination circuit 86 from operating with the difference current at the normal time. When switching between the plurality of resistors shown in FIG. 9, a method of simply selecting and connecting one resistor may be used, but by connecting a plurality of resistors in parallel or in series, discrete resistance values are created. You may.

飽和検出回路８４は、トランジスタなどで構成されるアナログ比較回路であり、予め設定したＣＴの出力が飽和する電流に対応した参照電圧値Ｖｒｅｆ１を参照し、±Ｖｒｅｆ１の範囲外の信号が入力された場合に信号を出力する。ＣＴの仕様に合わせて、Ｖｒｅｆ１は複数種類設けても良い。
校正回路８３の前で回路を分岐させて飽和検出回路８４と接続させている。この理由としては、ＣＴの２次側電流は１次側電流によらずスイッチギヤ１０内で統一されていることが多い。そのため、校正回路８３の前の信号で判断する方が参照電圧値の種類を減らすことができる。ＣＴの２次側電流は基本的に統一されることが多いが、まれに複数の２次側電流が混在する場合があるため、この場合は、参照電圧値Ｖｒｅｆ１を複数用意してもよい。The saturation detection circuit 84 is an analog comparison circuit composed of transistors and the like, and refers to the reference voltage value Vref1 corresponding to the current at which the output of the CT set in advance is saturated, and a signal outside the range of ± Vref1 is input. Output a signal if. A plurality of types of Vref1 may be provided according to the CT specifications.
The circuit is branched in front of the calibration circuit 83 and connected to the saturation detection circuit 84. The reason for this is that the secondary side current of the CT is often unified in the switchgear 10 regardless of the primary side current. Therefore, it is possible to reduce the types of reference voltage values by making a judgment based on the signal in front of the calibration circuit 83. In many cases, the secondary side currents of the CT are basically unified, but in rare cases, a plurality of secondary side currents may coexist. In this case, a plurality of reference voltage values Vref1 may be prepared.

電流センサの増設を考慮して、入力回路８１は、ＣＴ入力回路８２、校正回路８３および飽和検出回路８４を、例えば一つのパッケージにモジュール化して構成してもよい。このような構成より、電流センサの数の増減に伴い、ＣＴ入力回路８２および校正回路８３などの個々の回路を接続する代わりに入力回路８１の数を変更すれば足り、回路構成が複雑とならず、拡張性に優れた検出器を構成することができる。 In consideration of the addition of the current sensor, the input circuit 81 may be configured by modularizing the CT input circuit 82, the calibration circuit 83, and the saturation detection circuit 84 into, for example, one package. From such a configuration, as the number of current sensors increases or decreases, it is sufficient to change the number of input circuits 81 instead of connecting individual circuits such as the CT input circuit 82 and the calibration circuit 83, and the circuit configuration becomes complicated. Instead, it is possible to configure a detector with excellent expandability.

加算回路８５は、トランジスタなどで構成されるアナログの加算増幅回路で構成しているが、前述した通り、母線９２の受電側電流センサ４からの入力極性を逆にすると、逆極性で加算されるので、差動増幅としての動作も可能である。増幅率は増幅率調整用抵抗９３で調整を行う。また、図１０に示すように、増幅率調整用抵抗９３を、入力回路８１内に構成することで、加算回路８５の入力端子を１つに集約し、加算回路８５が電流センサの数に依存しないように構成してもよい。 The adder circuit 85 is composed of an analog adder amplifier circuit composed of a transistor or the like, but as described above, when the input polarity from the power receiving side current sensor 4 of the bus 92 is reversed, the addition is performed with the opposite polarity. Therefore, it is possible to operate as a differential amplification. The amplification factor is adjusted by the amplification factor adjusting resistor 93. Further, as shown in FIG. 10, by configuring the amplification factor adjusting resistor 93 in the input circuit 81, the input terminals of the adder circuit 85 are integrated into one, and the adder circuit 85 depends on the number of current sensors. It may be configured not to.

また、図１１のように、加算回路８５に校正回路の機能を持たせることもできる。この場合、抵抗９４は、校正値調整用抵抗９１と増幅率調整用抵抗９３の両方に応じて決定することとなるが、加算回路８５の増幅率の調整よりも電流センサの校正値を重視することにより、差動電流が生じてしまうことがある。この場合は、判定回路８６の基準値を適宜選ぶことにより、正常時の差分電流では、判定回路８６が作動しないようにすることも可能である。このように、増幅率調整用抵抗９３と校正値調整用抵抗９１をまとめた抵抗９４を備えることにより、調整数と回路数を減らすことができるため、安価な検出器を提供することができる。また、抵抗９４を、図９で示した校正値調整用抵抗９１のように、離散的に複数配置してもよく、さらにそれぞれの抵抗を可変にすることで、より精度よく調整を行うことが可能となる。 Further, as shown in FIG. 11, the adder circuit 85 can be provided with the function of a calibration circuit. In this case, the resistor 94 is determined according to both the calibration value adjusting resistor 91 and the amplification factor adjusting resistor 93, but the calibration value of the current sensor is more important than the amplification factor adjustment of the adder circuit 85. As a result, a differential current may be generated. In this case, by appropriately selecting the reference value of the determination circuit 86, it is possible to prevent the determination circuit 86 from operating with the difference current at the normal time. As described above, by providing the resistor 94 in which the amplification factor adjusting resistor 93 and the calibration value adjusting resistor 91 are combined, the number of adjustments and the number of circuits can be reduced, so that an inexpensive detector can be provided. Further, a plurality of resistors 94 may be arranged discretely as in the calibration value adjusting resistor 91 shown in FIG. 9, and further, by making each resistor variable, more accurate adjustment can be performed. It will be possible.

判定回路８６は、トランジスタなどで構成されるアナログの比較回路であり、内部アーク検出と判断する差分電流に応じた参照電圧値Ｖｒｅｆ２を予め設定しておく。参照電圧値Ｖｒｅｆ２を参照することで、±Ｖｒｅｆ２の範囲外の信号を入力した場合に、信号を出力する。 The determination circuit 86 is an analog comparison circuit composed of transistors and the like, and the reference voltage value Vref2 corresponding to the difference current determined to be internal arc detection is set in advance. By referring to the reference voltage value Vref2, when a signal outside the range of ± Vref2 is input, the signal is output.

飽和検出集約回路８７は、例えば否定論理和回路（ＮＯＲ回路）で構成する。また、出力回路８９は、論理和回路（ＯＲ回路）で構成する。出力回路８９の出力は、内部アーク発生を受けて動作する外部装置の入力インターフェースに合わせて、増幅回路に接続してもよい。 The saturation detection aggregation circuit 87 is composed of, for example, a NOR circuit. Further, the output circuit 89 is composed of a logical sum circuit (OR circuit). The output of the output circuit 89 may be connected to an amplifier circuit according to the input interface of an external device that operates in response to the generation of an internal arc.

以上説明したように、入力回路８１、加算回路８５、判定回路８６はアナログ回路で構成する。また、飽和検出集約回路８７、ＡＮＤ回路８８、出力回路８９の論理回路もトランジスタで構成された簡単な回路構成である。これらアナログ回路と論理回路を接続することで受電側電流センサ４で検出した電流変動を高速に判定し、出力回路８９の出力に変換することが可能となる。さらに、Ａ／Ｄ変換器、プロセッサ、記憶装置などが必要なデジタル回路と比較し、コストの低減が可能である。また、複数の機能を持つアナログ回路を１つにパッケージしてモジュール化することにより、回路構成が複雑とならず、拡張性に優れた構成とすることができる。 As described above, the input circuit 81, the addition circuit 85, and the determination circuit 86 are composed of analog circuits. Further, the logic circuits of the saturation detection aggregation circuit 87, the AND circuit 88, and the output circuit 89 also have a simple circuit configuration composed of transistors. By connecting these analog circuits and logic circuits, it is possible to determine the current fluctuation detected by the power receiving side current sensor 4 at high speed and convert it into the output of the output circuit 89. Furthermore, the cost can be reduced as compared with a digital circuit that requires an A / D converter, a processor, a storage device, and the like. Further, by packaging an analog circuit having a plurality of functions into one and modularizing it, the circuit configuration is not complicated and the configuration is excellent in expandability.

本願は、様々な例示的な実施の形態及び実施例が記載されているが、１つ又は複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、又は様々な組み合わせで実施の形態に適用可能である。
従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合又は省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。Although the present application describes various exemplary embodiments and examples, the various features, embodiments, and functions described in one or more embodiments may be applied to a particular embodiment. Not limited, it can be applied to embodiments alone or in various combinations.
Therefore, innumerable variations not exemplified are envisioned within the scope of the techniques disclosed herein. For example, it is assumed that at least one component is modified, added or omitted, and further, at least one component is extracted and combined with the components of other embodiments.

１，２１：受電盤、２，２２：受電側遮断器、３，２３：接地スイッチ、４，２４：受電側電流センサ、５ａ〜５ｃ，２５ａ〜２５ｃ：フィーダ側遮断器、６ａ〜６ｃ，２６ａ〜２６ｃ：フィーダ側電流センサ、７，２７：負荷、８，２８：検出器、９ａ〜９ｃ，２９ａ〜２９ｃ：フィーダ盤、１０，３０：スイッチギヤ、１４，３４：受電側回路、１５，３５：負荷回路、４１：接続用遮断器、４２：接続用電流センサ、４３：接続回路、５０：接続部、５１：ハードウェア、５２：プロセッサ、５３：記憶装置、６０：スイッチギヤ群、８１：入力回路、８２：ＣＴ入力回路、８３：校正回路、８４：飽和検出回路、８５：加算回路、８６：判定回路、８７：飽和検出集約回路、８８：ＡＮＤ回路、８９：出力回路、９０：計測用電流センサ、９１：校正値調整用抵抗、９３：増幅率調整用抵抗。 1,21: Power receiving board, 2,22: Power receiving side circuit breaker, 3,23: Ground switch, 4,24: Power receiving side current sensor, 5a to 5c, 25a to 25c: Feeder side circuit breaker, 6a to 6c, 26a ~ 26c: Feeder side current sensor, 7, 27: Load, 8, 28: Detector, 9a ~ 9c, 29a ~ 29c: Feeder board, 10, 30: Switch gear, 14, 34: Power receiving side circuit, 15, 35 : Load circuit, 41: Circuit breaker for connection, 42: Current sensor for connection, 43: Connection circuit, 50: Connection part, 51: Hardware, 52: Processor, 53: Storage device, 60: Switch gear group, 81: Input circuit, 82: CT input circuit, 83: Calibration circuit, 84: Saturation detection circuit, 85: Addition circuit, 86: Judgment circuit, 87: Saturation detection aggregation circuit, 88: AND circuit, 89: Output circuit, 90: Measurement Current sensor, 91: Calibration value adjustment resistor, 93: Amplification rate adjustment resistor.

Claims (8)

受電側遮断器及び受電側電流センサ及び接地スイッチからなる受電側回路を有し、外部から電力供給を受ける受電盤、
フィーダ側遮断器及びフィーダ側電流センサからなり負荷を接続する負荷回路を有し、前記受電盤から電力供給を受ける複数のフィーダ盤、
複数のフィーダ側電流センサの検出値の和を前記受電側電流センサの検出値から減じた差が、事前に定めたしきい値を超えた場合、内部アークの発生と判断する検出器を備え、
前記検出器は、前記受電側電流センサまたは前記フィーダ側電流センサの検出電流値を電圧信号に変換するアナログ入力回路、前記アナログ入力回路に接続され、変換された電圧信号から前記差を算出するアナログ算出回路、前記アナログ算出回路で算出された前記差が前記しきい値を超えた場合、論理回路に第１の信号を出力するアナログ判定回路、で構成されており、前記アナログ入力回路は、前記受電側電流センサまたは前記フィーダ側電流センサの電流値を電圧値に変換する変換回路、変換された電圧値を校正する校正回路、前記受電側電流センサまたは前記フィーダ側電流センサの飽和を検出する飽和検出回路からなり、前記第１の信号と前記フィーダ側電流センサが飽和していないことを示す第２の信号との入力を条件に、前記論理回路から出力される信号に基づいて前記受電側回路の接地スイッチを導通状態とすることを特徴とするスイッチギヤ。 A power receiving board that has a power receiving side circuit consisting of a power receiving side circuit breaker, a power receiving side current sensor, and a ground switch, and receives power supply from the outside.
A plurality of feeder boards, which consist of a feeder side circuit breaker and a feeder side current sensor, have a load circuit for connecting loads, and receive power from the power receiving board.
It is equipped with a detector that determines that an internal arc is generated when the difference obtained by subtracting the sum of the detected values of a plurality of feeder side current sensors from the detected values of the power receiving side current sensor exceeds a predetermined threshold value.
The detector is an analog input circuit that converts the detected current value of the power receiving side current sensor or the feeder side current sensor into a voltage signal, and an analog that is connected to the analog input circuit and calculates the difference from the converted voltage signal. The calculation circuit is composed of an analog determination circuit that outputs a first signal to the logic circuit when the difference calculated by the analog calculation circuit exceeds the threshold value, and the analog input circuit is the analog input circuit. A conversion circuit that converts the current value of the power receiving side current sensor or the feeder side current sensor into a voltage value, a calibration circuit that calibrates the converted voltage value, and saturation that detects saturation of the power receiving side current sensor or the feeder side current sensor. The power receiving side circuit is composed of a detection circuit, and is based on the signal output from the logic circuit, provided that the first signal and the second signal indicating that the feeder side current sensor is not saturated are input. A switch gear characterized by making the grounding switch of the current conductive state. 前記校正回路は、増幅回路と前記増幅回路に接続され、増幅率を調整する校正値調整用抵抗により構成されていることを特徴とする請求項１に記載のスイッチギヤ。 The switchgear according to claim 1, wherein the calibration circuit is connected to an amplifier circuit and the amplifier circuit, and is composed of a calibration value adjusting resistor for adjusting the amplification factor. 前記校正値調整用抵抗は、切替え可能に複数設けられていることを特徴とする請求項２に記載のスイッチギヤ。 The switchgear according to claim 2, wherein a plurality of resistors for adjusting the calibration value are provided so as to be switchable. 前記アナログ算出回路は、増幅回路と前記増幅回路に接続され、増幅率を調整する増幅率調整用抵抗により構成され、前記増幅率調整用抵抗は、前記アナログ入力回路と前記増幅回路との間に接続されていることを特徴とする請求項１に記載のスイッチギヤ。 The analog calculation circuit is connected to an amplifier circuit and the amplifier circuit, and is composed of an amplifier factor adjusting resistor that adjusts the amplification factor. The amplifier factor adjusting resistor is located between the analog input circuit and the amplifier circuit. The switch gear according to claim 1, wherein the switch gear is connected. 前記アナログ算出回路が前記校正回路を兼ねるように、前記増幅率調整用抵抗と前記校正回路の校正値調整用抵抗とをまとめた抵抗が、前記増幅率調整用抵抗および前記校正値調整用抵抗の代わりに前記増幅回路に接続されていることを特徴とする請求項４に記載のスイッチギヤ。 Just as the analog calculation circuit also serves as the calibration circuit, the resistor that combines the amplification factor adjustment resistor and the calibration value adjustment resistor of the calibration circuit is the amplification factor adjustment resistor and the calibration value adjustment resistor. The switch gear according to claim 4, wherein the switch gear is connected to the amplifier circuit instead. 前記アナログ入力回路は、前記変換回路、前記校正回路、前記飽和検出回路を１つのパッケージにモジュール化してなることを特徴とする請求項１から４のいずれか１項に記載のスイッチギヤ。 The switchgear according to any one of claims 1 to 4 , wherein the analog input circuit is formed by modularizing the conversion circuit, the calibration circuit, and the saturation detection circuit into one package. 前記アナログ算出回路は、モジュール化された前記１つのパッケージ内に配置されることを特徴とする請求項６に記載のスイッチギヤ。 The switchgear according to claim 6, wherein the analog calculation circuit is arranged in the one modularized package. 三相交流により電力供給を行い、前記検出器も各相に構成され、いずれかの相の検出器の前記論理回路から信号が出力された場合に前記受電側回路の全ての相の接地スイッチを導通状態とすることを特徴とする請求項１から７のいずれか１項に記載のスイッチギヤ。 Power is supplied by three-phase alternating current, the detector is also configured for each phase, and when a signal is output from the logic circuit of the detector of either phase, the ground switch of all phases of the power receiving side circuit is turned on. The switch gear according to any one of claims 1 to 7, wherein the switch gear is in a conductive state.
JP2021513930A 2020-10-08 2020-10-08 Switchgear Active JP6983360B1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/038110 WO2022074781A1 (en) 2020-10-08 2020-10-08 Switchgear

Publications (2)

Publication Number Publication Date
JP6983360B1 true JP6983360B1 (en) 2021-12-17
JPWO2022074781A1 JPWO2022074781A1 (en) 2022-04-14

Family

ID=79170074

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021513930A Active JP6983360B1 (en) 2020-10-08 2020-10-08 Switchgear

Country Status (3)

Country Link
JP (1) JP6983360B1 (en)
DE (1) DE112020007662T5 (en)
WO (1) WO2022074781A1 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07227018A (en) * 1994-02-09 1995-08-22 Takaoka Electric Mfg Co Ltd Device for detecting faulty compartment of gas-insulated switchgear
JP2000209714A (en) * 1999-01-05 2000-07-28 Enel Distribuzione Spa Multipolar breaker assembly and operation method for the same
JP2014204545A (en) * 2013-04-04 2014-10-27 富士電機株式会社 Power measuring device and power measuring system
JP2015001403A (en) * 2013-06-13 2015-01-05 三菱電機株式会社 Electric power measurement device, determination method, and program
WO2015178160A1 (en) * 2014-05-21 2015-11-26 三菱電機株式会社 Circuit breaker with arc eliminator and power receiving/distributing equipment using same
JP2019507573A (en) * 2016-03-03 2019-03-14 ゼネラル エレクトリック テクノロジー ゲゼルシャフト ミット ベシュレンクテル ハフツングＧｅｎｅｒａｌ Ｅｌｅｃｔｒｉｃ Ｔｅｃｈｎｏｌｏｇｙ ＧｍｂＨ Improvements in or related to power systems

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5297055B2 (en) 2008-03-06 2013-09-25 ダイハツ工業株式会社 Vehicle seat
JP6071597B2 (en) * 2013-01-31 2017-02-01 株式会社東芝 Protective relay device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07227018A (en) * 1994-02-09 1995-08-22 Takaoka Electric Mfg Co Ltd Device for detecting faulty compartment of gas-insulated switchgear
JP2000209714A (en) * 1999-01-05 2000-07-28 Enel Distribuzione Spa Multipolar breaker assembly and operation method for the same
JP2014204545A (en) * 2013-04-04 2014-10-27 富士電機株式会社 Power measuring device and power measuring system
JP2015001403A (en) * 2013-06-13 2015-01-05 三菱電機株式会社 Electric power measurement device, determination method, and program
WO2015178160A1 (en) * 2014-05-21 2015-11-26 三菱電機株式会社 Circuit breaker with arc eliminator and power receiving/distributing equipment using same
JP2019507573A (en) * 2016-03-03 2019-03-14 ゼネラル エレクトリック テクノロジー ゲゼルシャフト ミット ベシュレンクテル ハフツングＧｅｎｅｒａｌ Ｅｌｅｃｔｒｉｃ Ｔｅｃｈｎｏｌｏｇｙ ＧｍｂＨ Improvements in or related to power systems

Also Published As

Publication number Publication date
JPWO2022074781A1 (en) 2022-04-14
DE112020007662T5 (en) 2023-08-03
WO2022074781A1 (en) 2022-04-14

Similar Documents

Publication Publication Date Title
RU2633518C2 (en) Method for detecting arc short circuits with application of switched elements in socket
JP4575441B2 (en) Method for ground fault handling in converter circuit for switching of three voltage levels
US9768610B2 (en) Method and circuit arrangement with means for a leakage current compensation in a photovoltaic system with multiple differential current sensors
EP3359973B1 (en) Method and system for locating ground faults in a network of drives
JP2012055125A (en) Protection circuit for power conversion device
CA2735726C (en) Short-circuit distance relay
KR102180549B1 (en) Protection method and apparatus for high resistance ground fault detection
JP6983360B1 (en) Switchgear
JP2019165569A (en) Failure determination device and protective relay device
KR100437446B1 (en) Sub-system connecting device in power supply system
JP2010164514A (en) Fault point locator
JP6834334B2 (en) Arc failure detection system
JP6093555B2 (en) Control system and duplex control method
JP6896184B2 (en) Switch gear and switch gear group
JP2015029397A (en) Semiconductor power conversion device
KR102115243B1 (en) Protection relay device
JPH06233402A (en) Drive control circuit for electric vehicle
JP2010211948A (en) Earth leakage breaker with protection against neutral line open-phase for single-phase three lines
JP2015216783A (en) Bus bar protective relay device
US20180358917A1 (en) Inverter Control Device
JP2018133849A (en) Parallel inverter device
JP2002034145A (en) Transmission line protection device
KR20170123096A (en) Leakage Current Detector
JP2004096818A (en) Ground fault interrupter
JP2002058155A (en) Ac-dc converter protective delay device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210311

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210311

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20210311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211026

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211122

R151 Written notification of patent or utility model registration

Ref document number: 6983360

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151