JP2018133849A - Parallel inverter device - Google Patents

Abstract

PROBLEM TO BE SOLVED: To be able to detect fusion of a fuse without enlarging a device.SOLUTION: A parallel inverter device 1 comprises a first inverter 10 for converting a DC power input via a first fuse 11 from a DC power supply 3 into an AC power to output a first current; a second inverter 20 for converting a DC power input via a second fuse 21 from the DC power supply 3 into the AC power to output a second current; and an abnormality detection part 43 for detecting fusion of the first fuse 11 or the second fuse 21 based on a direction and a magnitude of the first current, and a direction and a magnitude of the second current.SELECTED DRAWING: Figure 1

Description

本発明は、直流電力を交流電力に変換する複数のインバータを備える並列インバータ装置に関する。   The present invention relates to a parallel inverter device including a plurality of inverters that convert DC power into AC power.

従来、直流電力を交流電力に変換するインバータを、並列に接続してモーター等の負荷４を駆動させる並列インバータ装置が知られている。このような並列インバータ装置においては、半導体素子のばらつきなどにより、ひとつの半導体素子に電流が集中し、半導体素子の温度が高温になり破損する恐れがある。該並列インバータ装置を構成する各インバータ内の素子に短絡故障が発生した場合に、電流を遮断するためのヒューズを設ける方法がある（例えば、特許文献１参照）。   2. Description of the Related Art Conventionally, a parallel inverter device is known in which inverters that convert DC power to AC power are connected in parallel to drive a load 4 such as a motor. In such a parallel inverter device, current may concentrate on one semiconductor element due to variations in the semiconductor element, and the temperature of the semiconductor element may become high and may be damaged. There is a method of providing a fuse for interrupting a current when a short circuit failure occurs in an element in each inverter constituting the parallel inverter device (for example, see Patent Document 1).

また、インバータが備える複数の絶縁ゲートバイポーラトランジスタ（Insulated Gate Bipolar Transistor：IGBT）をスイッチング駆動することでスイッチング動作の過渡期に生じる電流のアンバランスを、スイッチング速度を調整することによって低減することが知られている（例えば、特許文献２参照）。また、特許文献２の他にもゲート駆動の速度調整方法が知られている（例えば、特許文献３参照）。   In addition, it is known that the current imbalance that occurs in the transition period of switching operation can be reduced by adjusting the switching speed by switching driving multiple insulated gate bipolar transistors (IGBT) provided in the inverter. (For example, refer to Patent Document 2). In addition to Patent Document 2, a gate drive speed adjusting method is known (see, for example, Patent Document 3).

図５に示すように、従来の並列インバータ装置５においては、第１のインバータ１０及び第２のインバータ２０が、いずれもその入力端において直流電源３に接続される。また、第１のヒューズ１１に、直流電源３から第１のインバータ１０に入力した定格以上の電流が流れると溶断する。第２のヒューズ２１についても同様である。   As shown in FIG. 5, in the conventional parallel inverter device 5, the first inverter 10 and the second inverter 20 are both connected to the DC power source 3 at their input ends. Further, when a current exceeding the rating input from the DC power supply 3 to the first inverter 10 flows through the first fuse 11, the first fuse 11 is blown. The same applies to the second fuse 21.

さらに、第１のインバータ１０のＩＧＢＴ群１２を構成する各ＩＧＢＴが、所定のタイミングでＯＮ及びＯＦＦを繰り返すことによって、直流電源３によって印加された直流電圧を交流電圧に変換する。平滑コンデンサ１３は、ＩＧＢＴ群１２に入力する電圧を平滑化する。   Further, each IGBT constituting the IGBT group 12 of the first inverter 10 repeats ON and OFF at a predetermined timing, thereby converting the DC voltage applied by the DC power supply 3 into an AC voltage. The smoothing capacitor 13 smoothes the voltage input to the IGBT group 12.

また、配線インダクタンス１５は、配線が有するインダクタンスであり、ＩＧＢＴ群１２がスイッチングすることで電流が流れて、サージ電圧が発生する。スナバコンデンサ１６は、配線インダクタンス１５に起因して発生するサージ電圧を抑制する。第２のインバータ２０も上記のような第１のインバータ１０と同様の構成を備える。   The wiring inductance 15 is an inductance of the wiring. When the IGBT group 12 is switched, a current flows and a surge voltage is generated. The snubber capacitor 16 suppresses a surge voltage generated due to the wiring inductance 15. The second inverter 20 also has the same configuration as the first inverter 10 as described above.

また、制御部４４は、各ＩＧＢＴ駆動回路１７，１８，２７，２８を制御するためのＩＧＢＴ制御信号を出力電流バランス部４５に出力する。ＩＧＢＴ制御信号とは、第１のインバータ１０及び第２のインバータ２０が所望の電流を出力するための信号である。   In addition, the control unit 44 outputs an IGBT control signal for controlling each IGBT drive circuit 17, 18, 27, 28 to the output current balance unit 45. The IGBT control signal is a signal for the first inverter 10 and the second inverter 20 to output a desired current.

また、出力電流バランス部４５は、電流検出器１９によって検出された第１の電流の電流値と、電流検出器２９によって検出された第２の電流の電流値とに基づいて、制御部４４から出力されたＩＧＢＴ制御信号を第１の電流及び第２の電流のバランスをとるように調整して、第１のゲートａ駆動回路１７、第１のゲートｂ駆動回路１８、第２のゲートａ駆動回路２７、及び第２のゲートｂ駆動回路２８にゲート信号を出力する。   Further, the output current balance unit 45 receives the current value of the first current detected by the current detector 19 and the current value of the second current detected by the current detector 29 from the control unit 44. The output IGBT control signal is adjusted to balance the first current and the second current, and the first gate a driving circuit 17, the first gate b driving circuit 18, and the second gate a driving are adjusted. A gate signal is output to the circuit 27 and the second gate b driving circuit 28.

そして、出力電流バランス部４５が出力するゲート信号に基づいて第１のゲートａ駆動回路１７、第１のゲートｂ駆動回路１８、第２のゲートａ駆動回路２７、及び第２のゲートｂ駆動回路２８が、各ＩＧＢＴをＯＮしたりＯＦＦしたりすることによって、入力端から入力された直流電力が交流電力に変換されて、負荷４に出力される。なお、図５には、第１のインバータの１つの相、及び第２のインバータの１つの相を流れる電流値を検出する電流検出器１９のみが記載されており、他の相を流れる電流値を検出する電流検出器１９は省略されている。   The first gate a driving circuit 17, the first gate b driving circuit 18, the second gate a driving circuit 27, and the second gate b driving circuit based on the gate signal output from the output current balance unit 45. When the IGBT 28 turns each IGBT on or off, the DC power input from the input terminal is converted into AC power and output to the load 4. FIG. 5 shows only the current detector 19 that detects a current value flowing through one phase of the first inverter and one phase of the second inverter, and a current value flowing through the other phase. The current detector 19 for detecting is omitted.

特開２００７−７４８２３号公報JP 2007-74823 A 特開２０１４−２３０３０７号公報JP 2014-230307 A 特開２０１３−５０６７号公報JP 2013-5067 A

上記の従来技術のような並列インバータ装置５においては、第１のインバータ１０及び第２のインバータ２０のいずれかが備えるヒューズが溶断した場合、少なくとも溶断したヒューズを備えるインバータには不具合があったものと考えられるため、運転を停止する必要がある。しかしながら、例えば第２のインバータ２０が備えるヒューズが切れた場合、第１のインバータ１０と第２のインバータ２０の直流電圧に電圧差が生じ、第１のインバータ１０の出力側から横流抑制用インダクタンス群３０を介して、第２のインバータ２０の出力側に流れ込み、IGBTに逆並列に接続された負荷電流を転流させるためのダイオード（FWD：Free Wheeling Diode）を介してインバータ２の平滑コンデンサをチャージし、図５の矢印に示すようなまわり回路を形成することによって、第２のインバータ２０は運転を継続する。   In the parallel inverter device 5 as in the prior art described above, when a fuse provided in either the first inverter 10 or the second inverter 20 is blown, at least the inverter provided with the blown fuse has a defect. Therefore, it is necessary to stop the operation. However, for example, when the fuse included in the second inverter 20 is blown, a voltage difference is generated in the DC voltage between the first inverter 10 and the second inverter 20, and a cross current suppressing inductance group is generated from the output side of the first inverter 10. The smoothing capacitor of the inverter 2 is charged through a diode (FWD: Free Wheeling Diode) that flows into the output side of the second inverter 20 via the 30 and commutates the load current connected in antiparallel with the IGBT. Then, by forming a circuit as indicated by the arrow in FIG. 5, the second inverter 20 continues to operate.

これにより、第１のインバータ１０と第２のインバータ２０とがそれぞれの定格電流を出力するのではなく、第１のインバータ１０と第２のインバータ２０のうちヒューズが溶断していないほうが１台分の定格電流以上の電流を出力することになる。したがって、ＩＧＢＴ群１２又は２２には、ヒューズ１０及び２０のいずれも切れずに正常な運転がされている場合に比べて大きい電流が流れ、ＩＧＢＴ群１２又は２２を構成するＩＧＢＴが破損するおそれがある。   As a result, the first inverter 10 and the second inverter 20 do not output their rated currents, but the one of the first inverter 10 and the second inverter 20 in which the fuse is not blown is equivalent to one. A current exceeding the rated current will be output. Therefore, a larger current flows in the IGBT group 12 or 22 than in the case where the fuses 10 and 20 are not operated normally without any of the fuses 10 and 20, and the IGBTs constituting the IGBT group 12 or 22 may be damaged. is there.

このようにヒューズ１１又は１２が溶断した場合に並列インバータ装置５を停止するために、ヒューズ１１及び１２の溶断を検知する必要がある。このため、ヒューズ１１及び１２の溶断を検知するインジケータを設けることが考えられるが、この場合、各ヒューズ１１,１２とＩＧＢＴ群１２，２２との間の配線インダクタンス１５，２５が大きくなる。これにより、ＩＧＢＴ群１２，２２のスイッチングにより配線インダクタンス１５，２５で発生するサージ電圧が高くなり、これを抑制するためのスナバコンデンサ１６，２６が大型化することが避けられない。また、大電流を流すことのできるヒューズがないため、大容量のインバータにおいては、ヒューズを並列に接続する必要があり、この場合、インジケータに係る配線が増え、その設置に係るスペース及びコストが増加するという問題が生じる。   Thus, in order to stop the parallel inverter device 5 when the fuse 11 or 12 is blown, it is necessary to detect the blow of the fuses 11 and 12. For this reason, it is conceivable to provide an indicator for detecting fusing of the fuses 11 and 12, but in this case, the wiring inductances 15 and 25 between the fuses 11 and 12 and the IGBT groups 12 and 22 are increased. Thereby, the surge voltage generated in the wiring inductances 15 and 25 due to the switching of the IGBT groups 12 and 22 becomes high, and it is inevitable that the snubber capacitors 16 and 26 for suppressing this increase in size. In addition, since there is no fuse that can carry a large current, it is necessary to connect fuses in parallel in a large-capacity inverter. In this case, the wiring for the indicator increases, and the space and cost for installation increase. Problem arises.

また、電流検出器１９によって検出された第１の電流、及び電流検出器２９によって検出された第２の電流の値が異なるようになったことを検知して、ヒューズ１１又は１２が溶断したと判定することが考えられる。しかし、IGBTゲート駆動回路やIGBTのON電圧、スイッチング速度のばらつきにより電流がきれいに分流しないことがあり、誤検出してしまう場合がある。   Further, when the fuse 11 or 12 is blown by detecting that the first current detected by the current detector 19 and the second current detected by the current detector 29 are different from each other. It is possible to judge. However, current may not be shunted cleanly due to variations in the IGBT gate drive circuit, IGBT ON voltage, and switching speed, and erroneous detection may occur.

かかる事情に鑑みてなされた本発明の目的は、大型化を伴わずにヒューズの溶断を検知することができる並列インバータ装置を提供することにある。   An object of the present invention made in view of such circumstances is to provide a parallel inverter device capable of detecting blown fuses without increasing the size.

上述した課題を解決すべく、本発明に係る並列インバータ装置は、直流電源から第１のヒューズを介して入力された直流電力を交流電力に変換して第１の電流を出力する第１のインバータと、前記直流電源から第２のヒューズを介して入力された直流電力を交流電力に変換して第２の電流を出力する第２のインバータと、前記第１の電流の向きと大きさ、及び前記第２の電流の向きと大きさに基づいて、前記第１のヒューズ又は前記第２のヒューズが溶断していることを検出する異常検出部と、を備えることを特徴とする。   In order to solve the above-described problem, a parallel inverter device according to the present invention converts a DC power input from a DC power source through a first fuse into an AC power and outputs a first current. A second inverter that converts a DC power input from the DC power source through a second fuse into an AC power and outputs a second current, a direction and a magnitude of the first current, and And an abnormality detection unit that detects that the first fuse or the second fuse is blown based on the direction and magnitude of the second current.

また、本発明に係る並列インバータ装置において、トルク・回転数指令値から三相電流指令値を算出する制御部をさらに備え、前記異常検出部は、前記三相電流指令値の各相の電流指令値の極性及び前記第１の電流の向きに基づいて前記第１のヒューズが溶断しているか否かを判定し、前記各相の電流指令値の極性及び前記第２の電流の向きに基づいて前記第２のヒューズが溶断しているか否かを判定することを特徴とする。   The parallel inverter device according to the present invention further includes a control unit that calculates a three-phase current command value from the torque / rotational speed command value, and the abnormality detection unit includes a current command for each phase of the three-phase current command value. It is determined whether or not the first fuse is blown based on the polarity of the value and the direction of the first current, and based on the polarity of the current command value of each phase and the direction of the second current It is determined whether or not the second fuse is blown.

また、本発明に係る並列インバータ装置は、直流電源から第１のヒューズを介して入力された直流電圧を交流電圧に変換する複数の第１のＩＧＢＴと、前記複数の第１のＩＧＢＴにそれぞれ設けられた、第１の抵抗を有する個別スナバ回路と、を含む第１のインバータと、前記直流電源から第２のヒューズを介して入力された直流電圧を交流電圧に変換する複数の第２のＩＧＢＴと、前記複数の第２のＩＧＢＴにそれぞれ設けられた、第２の抵抗を有する個別スナバ回路とを含む第２のインバータと、前記第１の抵抗に発生した第１の電圧、及び前記第２の抵抗に発生した第２の電圧に基づいて、前記第１のヒューズ及び前記第２のヒューズのいずれが溶断しているかを特定する異常検出部と、を備えることを特徴とする。   The parallel inverter device according to the present invention is provided in each of a plurality of first IGBTs that convert a DC voltage input from a DC power source through a first fuse into an AC voltage, and the plurality of first IGBTs. And a plurality of second IGBTs for converting a DC voltage input from the DC power supply through a second fuse into an AC voltage, and a first inverter including an individual snubber circuit having a first resistor. A second inverter including a separate snubber circuit having a second resistor provided in each of the plurality of second IGBTs, a first voltage generated in the first resistor, and the second And an abnormality detection unit that identifies which one of the first fuse and the second fuse is blown based on a second voltage generated in the resistor.

本発明によれば、大型化を伴わずにヒューズの溶断を検知することが可能となる。   According to the present invention, it is possible to detect the fusing of a fuse without increasing the size.

第１の実施形態に係る並列インバータ装置の構成例を示すブロック図である。It is a block diagram which shows the structural example of the parallel inverter apparatus which concerns on 1st Embodiment. 図１に示す異常検出部が用いる各相の電流指令値、第１の電流、及び第２の電流を説明するための図である。It is a figure for demonstrating the electric current command value of each phase, the 1st electric current, and the 2nd electric current which the abnormality detection part shown in FIG. 1 uses. 第２の実施形態に係る並列インバータ装置の構成例を示すブロック図である。It is a block diagram which shows the structural example of the parallel inverter apparatus which concerns on 2nd Embodiment. ＩＧＢＴ及びスナバ回路に流れる電流の向きを示す図である。It is a figure which shows the direction of the electric current which flows into IGBT and a snubber circuit. 従来の並列インバータ装置の構成例を示すブロック図である。It is a block diagram which shows the structural example of the conventional parallel inverter apparatus.

以下、本発明の第１の実施形態について、図面を参照して説明する。   A first embodiment of the present invention will be described below with reference to the drawings.

図１は、第１の実施形態に係る並列インバータ装置１の構成例を示すブロック図である。図１に示す例では、並列インバータ装置１は、第１のインバータ１０、第２のインバータ２０、横流抑制用インダクタンス群３０、第１の電流方向判定部４１、第２の電流方向判定部４２、異常検出部４３、制御部４４、出力電流バランス部４５、及び電流指令極性判定部４６を備える。第１のインバータ１０及び第２のインバータ２０は、いずれもその入力端において直流電源３に接続される。以降の説明において、第１のインバータ１０及び第２のインバータ２０のうち任意のインバータを適宜、「インバータ」という。   FIG. 1 is a block diagram illustrating a configuration example of a parallel inverter device 1 according to the first embodiment. In the example illustrated in FIG. 1, the parallel inverter device 1 includes a first inverter 10, a second inverter 20, a cross current suppression inductance group 30, a first current direction determination unit 41, a second current direction determination unit 42, An abnormality detection unit 43, a control unit 44, an output current balance unit 45, and a current command polarity determination unit 46 are provided. The first inverter 10 and the second inverter 20 are both connected to the DC power source 3 at their input terminals. In the following description, any one of the first inverter 10 and the second inverter 20 is appropriately referred to as an “inverter”.

第１のインバータ１０は、第１のヒューズ１１、絶縁ゲートバイポーラトランジスタ（Insulated Gate Bipolar Transistor：IGBT）群１２、平滑コンデンサ１３、配線インダクタンス１５、スナバコンデンサ１６、第１のゲートａ駆動回路１７、第１のゲートｂ駆動回路１８、及び電流検出器１９を備える。   The first inverter 10 includes a first fuse 11, an insulated gate bipolar transistor (IGBT) group 12, a smoothing capacitor 13, a wiring inductance 15, a snubber capacitor 16, a first gate a drive circuit 17, 1 gate b drive circuit 18 and a current detector 19.

第１のヒューズ１１は、直流電源３から第１のインバータ１０に定格以上の電流が流れると溶断する。これによって、第１のヒューズ１１は、直流電源３から第１のインバータ１０に大電流が流れるのを阻止し、第１のインバータ１０を保護する。   The first fuse 11 is blown when a current exceeding the rating flows from the DC power source 3 to the first inverter 10. Accordingly, the first fuse 11 prevents a large current from flowing from the DC power supply 3 to the first inverter 10 and protects the first inverter 10.

ＩＧＢＴ群１２は、ＩＧＢＴ１２ｕａ、１２ｕｂ、１２ｖａ、１２ｖｂ、１２ｗａ、１２ｗｂを備える。ＩＧＢＴ１２ｕａ及びＩＧＢＴ１２ｕｂは互いに直列に接続され、ＩＧＢＴ１２ｖａ及びＩＧＢＴ１２ｖｂは互いに直列に接続され、ＩＧＢＴ１２ｗａ及びＩＧＢＴ１２ｗｂは互いに直列に接続される。また、直列に接続されたＩＧＢＴ１２ｖａ及びＩＧＢＴ１２ｖｂは、入力端に接続された直流電源３に並列に接続される。ＩＧＢＴ１２ｖａ及びＩＧＢＴ１２ｖｂ、ＩＧＢＴ１２ｗａ及びＩＧＢＴ１２ｗｂについても同様である。   The IGBT group 12 includes IGBTs 12 ua, 12 ub, 12 va, 12 vb, 12 wa, 12 wb. The IGBT 12 ua and the IGBT 12 ub are connected in series with each other, the IGBT 12 va and the IGBT 12 vb are connected in series with each other, and the IGBT 12 wa and the IGBT 12 wb are connected in series with each other. Moreover, IGBT12va and IGBT12vb connected in series are connected in parallel with the DC power source 3 connected to the input end. The same applies to IGBT12va and IGBT12vb, IGBT12wa and IGBT12wb.

ＩＧＢＴ１２ｕａ〜１２ｗｂは、第１のゲートａ駆動回路１７及び第１のゲートｂ駆動回路１８に駆動されてＯＮ及びＯＦＦを繰り返すことによって、直流電源３によって印加された直流電圧を交流電圧に変換する。   The IGBTs 12 ua to 12 wb are driven by the first gate a drive circuit 17 and the first gate b drive circuit 18 and repeat ON and OFF, thereby converting the DC voltage applied by the DC power supply 3 into an AC voltage.

平滑コンデンサ１３は、直流電源３及びＩＧＢＴ群１２に並列に接続される。平滑コンデンサ１３は、ＩＧＢＴ群１２に入力する電圧を平滑化する。   Smoothing capacitor 13 is connected in parallel to DC power supply 3 and IGBT group 12. The smoothing capacitor 13 smoothes the voltage input to the IGBT group 12.

配線インダクタンス１５は、配線が有するインダクタンスであり、ＩＧＢＴ群１２がスイッチングすることでサージ電圧が発生する。   The wiring inductance 15 is an inductance of the wiring, and a surge voltage is generated when the IGBT group 12 is switched.

スナバコンデンサ１６は、配線インダクタンス１５に起因して発生するサージ電圧を抑制する。   The snubber capacitor 16 suppresses a surge voltage generated due to the wiring inductance 15.

第１のゲートａ駆動回路１７は、制御部４４よって出力されたＩＧＢＴ制御信号に基づいて、ＩＧＢＴ１２ｕａ、１２ｖａ、及び１２ｗａがＯＮしたりＯＦＦしたりするよう駆動する。   The first gate a drive circuit 17 drives the IGBTs 12 ua, 12 va, and 12 wa to be turned on or off based on the IGBT control signal output by the control unit 44.

第１のゲートｂ駆動回路１８は、制御部４４によって出力されたＩＧＢＴ制御信号に基づいて、ＩＧＢＴ１２ｕｂ、１２ｖｂ、及び１２ｗｂがＯＮしたりＯＦＦしたりするよう駆動する。   The first gate b driving circuit 18 drives the IGBTs 12 ub, 12 vb, and 12 wb to be turned on or off based on the IGBT control signal output by the control unit 44.

電流検出器１９は、ＩＧＢＴ群１２によって変換された各相の交流電流の電流値を検出する。図１においては、Ｕ相を流れる電流値を検出する電流検出器１９のみが記載されており、Ｖ相及びＷ相を流れる電流値を検出する電流検出器１９は省略されている。   The current detector 19 detects the current value of the alternating current of each phase converted by the IGBT group 12. In FIG. 1, only the current detector 19 for detecting the current value flowing through the U phase is shown, and the current detector 19 for detecting the current value flowing through the V phase and the W phase is omitted.

第２のインバータ２０は、第２のヒューズ２１、ＩＧＢＴ群２２、平滑コンデンサ２３、配線インダクタンス２５、スナバコンデンサ２６、第２のゲートａ駆動回路２７、第２のゲートｂ駆動回路２８、及び電流検出器２９を備える。第２のヒューズ２１、ＩＧＢＴ群２２、平滑コンデンサ２３、配線インダクタンス２５、スナバコンデンサ２６、第２のゲートａ駆動回路２７、第２のゲートｂ駆動回路２８、及び電流検出器２９は、それぞれ第１のヒューズ１１、ＩＧＢＴ群１２、平滑コンデンサ１３、配線インダクタンス１５、スナバコンデンサ１６、第１のゲートａ駆動回路１７、第１のゲートｂ駆動回路１８、及び電流検出器１９と同様であるため説明を省略する。なお、以降の説明において、第１のヒューズ１１及び第２のヒューズ２１のうちの任意のヒューズを適宜、「ヒューズ」という。   The second inverter 20 includes a second fuse 21, an IGBT group 22, a smoothing capacitor 23, a wiring inductance 25, a snubber capacitor 26, a second gate a drive circuit 27, a second gate b drive circuit 28, and a current detection. A container 29 is provided. The second fuse 21, IGBT group 22, smoothing capacitor 23, wiring inductance 25, snubber capacitor 26, second gate a drive circuit 27, second gate b drive circuit 28, and current detector 29 are respectively first The fuse 11, IGBT group 12, smoothing capacitor 13, wiring inductance 15, snubber capacitor 16, first gate a drive circuit 17, first gate b drive circuit 18, and current detector 19 will be described. Omitted. In the following description, any one of the first fuse 11 and the second fuse 21 is appropriately referred to as a “fuse”.

横流抑制用インダクタンス群３０は、ＩＧＢＴ群１２とＩＧＢＴ群２２とのスイッチング速度の差によって生じる電圧差によって第１のインバータ１０と、第２のインバータ２０との間に流れる電流を抑制する。   The cross current suppressing inductance group 30 suppresses a current flowing between the first inverter 10 and the second inverter 20 due to a voltage difference caused by a difference in switching speed between the IGBT group 12 and the IGBT group 22.

第１の電流方向判定部４１は、第１のインバータ１０の電流検出器１９によって検出された電流値に基づいて電流の向きを判定する。本実施形態では、電流検出器１９によって検出された電流値が正の値である場合、電流は第１のインバータ１０の出力側から横流抑制用インダクタンス群３０へ流れ、電流値が負の値である場合、電流は横流抑制用インダクタンス群３０から第１のインバータ１０の出力側へ流れている。以降の説明においては、第１のインバータ１０の出力側から横流抑制用インダクタンス群３０への向きを「正の向き」といい、横流抑制用インダクタンス群３０から第１のインバータ１０の出力側への向きを「負の向き」という。   The first current direction determination unit 41 determines the direction of the current based on the current value detected by the current detector 19 of the first inverter 10. In the present embodiment, when the current value detected by the current detector 19 is a positive value, the current flows from the output side of the first inverter 10 to the cross current suppressing inductance group 30, and the current value is a negative value. In some cases, the current flows from the cross current suppressing inductance group 30 to the output side of the first inverter 10. In the following description, the direction from the output side of the first inverter 10 to the cross current suppressing inductance group 30 is referred to as “positive direction”, and the cross current suppressing inductance group 30 is connected to the output side of the first inverter 10. The direction is called “negative direction”.

第２の電流方向判定部４２は、第２のインバータ２０の電流検出器２９によって検出された電流値に基づいて電流の向きを判定する。本実施形態では、電流検出器２９によって検出された電流値が正の値である場合、電流は第２のインバータ２０の出力側から横流抑制用インダクタンス群３０へ流れ、電流値が負の値である場合、電流は横流抑制用インダクタンス群３０から第２のインバータ２０の出力側へ流れている。以降の説明においては、第２のインバータ２０の出力側から横流抑制用インダクタンス群３０への向きを「正の向き」といい、横流抑制用インダクタンス群３０から第２のインバータ２０の出力側への向きを「負の向き」という。   The second current direction determination unit 42 determines the direction of current based on the current value detected by the current detector 29 of the second inverter 20. In the present embodiment, when the current value detected by the current detector 29 is a positive value, the current flows from the output side of the second inverter 20 to the cross current suppressing inductance group 30, and the current value is a negative value. In some cases, the current flows from the cross current suppressing inductance group 30 to the output side of the second inverter 20. In the following description, the direction from the output side of the second inverter 20 to the cross current suppression inductance group 30 is referred to as “positive direction”, and the cross current suppression inductance group 30 is directed to the output side of the second inverter 20. The direction is called “negative direction”.

制御部４４は、負荷４であるモーターのトルク又は回転数についてのトルク・回転指令値の入力を受け付け、入力されたトルク又は回転数に基づいて、ＩＧＢＴ群１２，２２を制御するためのＩＧＢＴ制御信号を出力電流バランス部４５に出力する。また、異常検出部４３によって検出された異常検知信号の入力を受け付ける。   The control unit 44 receives an input of a torque / rotation command value for the torque or rotation speed of the motor that is the load 4 and controls the IGBT groups 12 and 22 based on the input torque or rotation speed. The signal is output to the output current balance unit 45. In addition, an input of an abnormality detection signal detected by the abnormality detection unit 43 is received.

また、制御部４４は、入力されたトルク・回転指令値に基づいて、三相電流指令値を算出し、電流指令極性判定部４６に出力する。   Further, the control unit 44 calculates a three-phase current command value based on the input torque / rotation command value, and outputs it to the current command polarity determination unit 46.

出力電流バランス部４５は、電流検出器１９によって検出された第１の電流の電流値と、電流検出器２９によって検出された第２の電流の電流値とに基づいて、第１の電流及び第２の電流のバランスがとれるように、ＩＧＢＴ制御信号を第１のゲートａ駆動回路１７、第１のゲートｂ駆動回路１８、第２のゲートａ駆動回路２７、及び第２のゲートｂ駆動回路２８に出力する。   Based on the current value of the first current detected by the current detector 19 and the current value of the second current detected by the current detector 29, the output current balance unit 45 is configured to output the first current and the first current. The IGBT control signal is sent to the first gate a drive circuit 17, the first gate b drive circuit 18, the second gate a drive circuit 27, and the second gate b drive circuit 28 so that the two currents are balanced. Output to.

電流指令極性判定部４６は、各相の電流指令値の極性を判定する。   The current command polarity determination unit 46 determines the polarity of the current command value of each phase.

異常検出部４３は、第１の電流方向判定部４１によって判定された第１の電流の向き、第２の電流方向判定部４２によって判定された第２の電流の向き、及び各相の電流指令値の極性に基づいて、出力バランスの判定を行うことによって、第１のインバータ１０又は第２のインバータ２０に異常があることを検出する。   The abnormality detection unit 43 includes a first current direction determined by the first current direction determination unit 41, a second current direction determined by the second current direction determination unit 42, and a current command for each phase. By determining the output balance based on the polarity of the value, it is detected that there is an abnormality in the first inverter 10 or the second inverter 20.

また、異常検出部４３は、第１の電流の向きと、後述する電流指令極性判定部４６によって判定された各相の電流指令値の極性とに基づいて第１のヒューズ１１が溶断しているか否かを判定する。異常検出部４３は、第１の電流の向きと、各相の電流指令値の極性とが同一である場合、第１のヒューズ１１は溶断していないと判定し、第１の電流の向きと三相電流値の極性とが異なる場合、第１のヒューズ１１は溶断していると判定し、第１のインバータ１０に異常が発生していると検出する。   In addition, the abnormality detection unit 43 determines whether the first fuse 11 is blown based on the direction of the first current and the polarity of the current command value of each phase determined by the current command polarity determination unit 46 described later. Determine whether or not. When the first current direction and the polarity of the current command value of each phase are the same, the abnormality detection unit 43 determines that the first fuse 11 is not blown, and the first current direction When the polarity of the three-phase current value is different, it is determined that the first fuse 11 is blown, and it is detected that an abnormality has occurred in the first inverter 10.

同様にして、異常検出部４３は、第２の電流の向きと各相の電流指令値の極性とに基づいて第２のヒューズ２１が溶断しているか否かを判定する。具体的には、異常検出部４３は、第２の電流の向きと各相の電流指令値の極性とが同一である場合、第２のヒューズ２１は溶断していないと判定し、第２の電流の向きと各相の電流指令値の極性とが異なる場合、第２のヒューズ２１は溶断していると判定し、第２のインバータ２０に異常が発生していると検出する。   Similarly, the abnormality detection unit 43 determines whether or not the second fuse 21 is blown based on the direction of the second current and the polarity of the current command value of each phase. Specifically, the abnormality detection unit 43 determines that the second fuse 21 is not blown when the direction of the second current and the polarity of the current command value of each phase are the same, and the second When the current direction and the polarity of the current command value of each phase are different, it is determined that the second fuse 21 is blown, and it is detected that an abnormality has occurred in the second inverter 20.

例えば、図２（１）に表されるように、各相の電流値が周期をＴ（ｓｅｃ）とする正弦波として表される場合、図２（２）に示すように、三相電流値の極性はｔ＝０〜（１／２）Ｔにおいて正でありｔ＝（１／２）Ｔ〜Ｔにおいて負である。   For example, as shown in FIG. 2 (1), when the current value of each phase is expressed as a sine wave with a period of T (sec), as shown in FIG. 2 (2), the three-phase current value Is positive at t = 0 to (1/2) T and negative at t = (1/2) T to T.

このような各相の電流指令値に基づく制御によって、電流検出器１９によって検出された第１の電流が図２（３）のように表される場合、第１の電流方向判定部４１は、第１の電流の向きが、ｔ＝０〜（１／２）Ｔ（ｓｅｃ）において正であり、ｔ＝（１／２）Ｔ〜Ｔ（ｓｅｃ）において負であると判定する（図２（４）参照）。したがって、第１の電流の向きは、三相電流値の極性と同一であるため、異常検出部４３は、第１のインバータ１０が正常である、すなわち第１のヒューズ１１が溶断していないと判定する。   When the first current detected by the current detector 19 is expressed as shown in FIG. 2 (3) by the control based on the current command value of each phase, the first current direction determination unit 41 It is determined that the direction of the first current is positive at t = 0 to (1/2) T (sec) and negative at t = (1/2) T to T (sec) (FIG. 2 ( 4)). Therefore, since the direction of the first current is the same as the polarity of the three-phase current value, the abnormality detection unit 43 indicates that the first inverter 10 is normal, that is, the first fuse 11 is not blown. judge.

また、図２（１）に表されるような三相電流値に基づく制御によって、電流検出器２９によって検出された第２の電流が図２（５）のように表される場合、第２の電流方向判定部４２は、第２の電流の向きが、ｔ＝０〜ｔ_１（ｓｅｃ）（０＜ｔ_１＜（１／２）Ｔ）において正であり、ｔ＝ｔ_１〜（１／２）Ｔ（ｓｅｃ）において負であると判定する（図２（６）参照）。また、第２の電流方向判定部４２は、第２の電流の向きが、ｔ＝（１／２）Ｔ〜ｔ_２（ｓｅｃ）（（１／２）Ｔ＜ｔ_１＜Ｔ）において負であり、ｔ＝ｔ_２〜Ｔ（ｓｅｃ）において正であると判定する（図２（６）参照）。したがって、ｔ_１＜ｔ＜（１／２）Ｔ及びｔ_２＜ｔ＜Ｔにおける第２の電流の向きは、三相電流値の極性と異なるため、異常検出部４３は、第２のヒューズ２１が溶断していると判定する。 Further, when the second current detected by the current detector 29 is expressed as shown in FIG. 2 (5) by the control based on the three-phase current value as shown in FIG. current direction judgment unit 42 of the orientation of the second current _is positive and the _{t = 0~t 1 (sec) (} 0 <t 1 <(1/2) T), t = t 1 ~ (1 / 2) It is determined to be negative at T (sec) (see FIG. 2 (6)). In addition, the second current direction determination unit 42 determines that the second current direction is negative at t = (1/2) T to t ₂ (sec) ((1/2) T <t ₁ <T). Yes, it is determined to be positive at t = t _{2 to} T (sec) (see FIG. 2 (6)). Therefore, since the direction of the second current at t ₁ <t <(1/2) T and t ₂ <t <T is different from the polarity of the three-phase current value, the abnormality detection unit 43 is connected to the second fuse 21. Is determined to be blown.

以上のように、第１の実施形態によれば、第１の電流の向き及び第２の電流の向きに基づいて、第１のヒューズ１１又は第２のヒューズ２１が溶断していることを検出する。そのため、ヒューズの溶断を検知するインジケータを配置することが不要となる。したがって、インジケータの配置に係るスペースが不要となり、インバータが大型化するのを避けることができる。   As described above, according to the first embodiment, it is detected that the first fuse 11 or the second fuse 21 is blown based on the direction of the first current and the direction of the second current. To do. Therefore, it is not necessary to provide an indicator for detecting the blow of the fuse. Therefore, a space related to the indicator arrangement is not required, and the inverter can be prevented from being enlarged.

また、第１の実施形態によれば、各相の電流指令値及び第１の電流に基づいて第１のヒューズ１１が溶断しているか否かを判定し、各相の電流指令値及び第２の電流に基づいて第２のヒューズ２１が溶断しているか否かを判定する。このため、第１のヒューズ１１及び第２のヒューズ２１のいずれかが溶断している場合に、どちらのヒューズが溶断しているかを検出することができる。これにより、例えば、並列インバータ装置１の第１のインバータ１０及び第２のインバータ２０のうちの、ヒューズが溶断している方のインバータのみを停止させることができる。出力電力が低下しても運転を継続することが要求される負荷４においては、その運転を完全に停止することを避けることが可能となる。   Further, according to the first embodiment, it is determined whether the first fuse 11 is blown based on the current command value of each phase and the first current, and the current command value of each phase and the second current value. Whether or not the second fuse 21 is blown is determined based on the current. For this reason, when one of the first fuse 11 and the second fuse 21 is blown, it can be detected which fuse is blown. Thereby, for example, of the first inverter 10 and the second inverter 20 of the parallel inverter device 1, only the inverter whose fuse is blown can be stopped. In the load 4 that is required to continue the operation even if the output power is reduced, it is possible to avoid stopping the operation completely.

以下、本発明の第２の実施形態について、図面を参照して説明する。   Hereinafter, a second embodiment of the present invention will be described with reference to the drawings.

図３に示すように、第２の実施形態における並列インバータ装置２は、第１の実施形態における並列インバータ装置１と同様に、第１のインバータ１０、第２のインバータ２０、横流抑制用インダクタンス群３０、制御部４４、及び出力電流バランス部４５を備える。なお、第１の実施形態における並列インバータ装置１と同様の構成ブロックについては同一の参照符号を付して、適宜、説明を省略する。   As shown in FIG. 3, the parallel inverter device 2 in the second embodiment is similar to the parallel inverter device 1 in the first embodiment, in which the first inverter 10, the second inverter 20, and the cross current suppressing inductance group 30, a control unit 44, and an output current balance unit 45. Note that the same reference numerals are assigned to the same constituent blocks as those of the parallel inverter device 1 in the first embodiment, and description thereof will be omitted as appropriate.

第２の実施形態の第１のインバータ１０においては、ＩＧＢＴ１２ｕａ〜１２ｗｂそれぞれに個別スナバ回路５０ｕａ〜ｗｂを備える。個別スナバ回路５０は、放電阻止形スナバ回路５０である。   In the first inverter 10 of the second embodiment, the individual snubber circuits 50 ua to wb are provided in the IGBTs 12 ua to 12 wb, respectively. The individual snubber circuit 50 is a discharge prevention snubber circuit 50.

各放電阻止形スナバ回路５０ｕａ〜ｗｂは、それぞれＩＧＢＴ１２ｕａ〜１２ｗｂに接続される。便宜上、図３においては、放電阻止形スナバ回路５０ｖａ、５０ｖｂ、５０ｗａ、５０ｗｂ、６０ｖａ、６０ｖｂ、６０ｗａ、６０ｗｂは省略されている。放電阻止形スナバ回路５０ｕａを例として説明すると、図４（ａ）に示すように、放電阻止形スナバ回路５０ｕａは、抵抗５１ｕａ，コンデンサ５２ｕａ，ダイオード５３ｕａを有する。コンデンサ５２ｕａとダイオード５３ｕａは直列に接続され、ＩＧＢＴ１２ｕａに並列に接続されている。また、抵抗５１ｕａは、コンデンサ５２ｕａ及びダイオード５３ｕａの間と、第１のヒューズ１１が設けられていない方の入力端との間に接続される。   Each discharge prevention snubber circuit 50ua-wb is connected to IGBT12ua-12wb, respectively. For the sake of convenience, in FIG. 3, the discharge prevention snubber circuits 50va, 50vb, 50wa, 50wb, 60va, 60vb, 60wa, and 60wb are omitted. The discharge prevention snubber circuit 50ua will be described as an example. As shown in FIG. 4A, the discharge prevention snubber circuit 50ua includes a resistor 51ua, a capacitor 52ua, and a diode 53ua. The capacitor 52ua and the diode 53ua are connected in series and are connected in parallel to the IGBT 12ua. The resistor 51 ua is connected between the capacitor 52 ua and the diode 53 ua and the input terminal where the first fuse 11 is not provided.

第２のインバータ２０についても、図４（ｂ）に示すように、第１のインバータ１０と同様に、ＩＧＢＴ１２ｕａに対応するＩＧＢＴ２２ｕａに抵抗６１ｕａ、コンデンサ６２ｕａ、及びダイオード６３ｕａを有する放電阻止形スナバ回路６０ｕａが接続される。   Also for the second inverter 20, as shown in FIG. 4 (b), similarly to the first inverter 10, a discharge blocking snubber circuit 60ua having a resistor 61ua, a capacitor 62ua, and a diode 63ua in an IGBT 22ua corresponding to the IGBT 12ua. Is connected.

また、図３に戻って、第２の実施形態の第１のインバータ１０は、第１の電圧検出器７１、第２の電圧検出器７２、減算部７３、絶対値算出部７４、比較部７６、及び異常検出部７７を備える。   Returning to FIG. 3, the first inverter 10 of the second embodiment includes a first voltage detector 71, a second voltage detector 72, a subtraction unit 73, an absolute value calculation unit 74, and a comparison unit 76. And an abnormality detection unit 77.

第１の電圧検出器７１は、放電阻止形スナバ回路５０が有する抵抗５１の両端のサージ電圧の値（第１の電圧値）Ｖ１を測定する。   The first voltage detector 71 measures a surge voltage value (first voltage value) V <b> 1 across the resistor 51 included in the discharge inhibition snubber circuit 50.

第２の電圧検出器７２は、放電阻止形スナバ回路６０が有する抵抗６１の両端のサージ電圧の値（第２の電圧値）Ｖ２を測定する。   The second voltage detector 72 measures a surge voltage value (second voltage value) V2 at both ends of the resistor 61 included in the discharge prevention snubber circuit 60.

減算部７３は、第１の電圧検出器７１によって検出された第１の電圧値Ｖ１と、第２の電圧検出器７２によって検出された第２の電圧値Ｖ２との差であるサージ電圧差Ｖ１−Ｖ２を算出する。   The subtracting unit 73 has a surge voltage difference V1 that is a difference between the first voltage value V1 detected by the first voltage detector 71 and the second voltage value V2 detected by the second voltage detector 72. -V2 is calculated.

絶対値算出部７４は、減算部７３によって算出されたサージ電圧差Ｖ１−Ｖ２の絶対値｜Ｖ１−Ｖ２｜を算出する。   The absolute value calculator 74 calculates the absolute value | V1−V2 | of the surge voltage difference V1−V2 calculated by the subtractor 73.

比較部７６は、絶対値算出部７４によって算出されたサージ電圧差の絶対値｜Ｖ１−Ｖ２｜をサージ電圧差の基準値と比較する。基準値とは、サージ電圧差の絶対値｜Ｖ１−Ｖ２｜がこの値より大きい場合には、第１のヒューズ１１又は第２のヒューズ２１が溶断しているとされる閾値である。   The comparison unit 76 compares the absolute value | V1-V2 | of the surge voltage difference calculated by the absolute value calculation unit 74 with a reference value of the surge voltage difference. The reference value is a threshold value at which the first fuse 11 or the second fuse 21 is blown when the absolute value | V1-V2 | of the surge voltage difference is larger than this value.

比較部７６は、絶対値算出部７４によって算出された絶対値が基準値未満である場合、第１のヒューズ１１及び第２のヒューズ２１は溶断していない、すなわち、並列インバータ装置２の異常を検出しない。また、比較部７６は、絶対値が基準値以上である場合、第１のヒューズ１１又は第２のヒューズ２１が溶断している、すなわち、並列インバータ装置２が異常であることを検出する。   When the absolute value calculated by the absolute value calculation unit 74 is less than the reference value, the comparison unit 76 does not blow the first fuse 11 and the second fuse 21, that is, detects an abnormality in the parallel inverter device 2. Do not detect. Further, when the absolute value is equal to or greater than the reference value, the comparison unit 76 detects that the first fuse 11 or the second fuse 21 is blown, that is, the parallel inverter device 2 is abnormal.

異常検出部７７は、第１のインバータ１０と第２のインバータ２０とのいずれに異常があるのかを、減算部７３によって算出されたサージ電圧差の絶対値｜Ｖ１−Ｖ２｜を用いて特定する。   The abnormality detection unit 77 specifies which one of the first inverter 10 and the second inverter 20 is abnormal by using the absolute value | V1-V2 | of the surge voltage difference calculated by the subtraction unit 73. .

ここで、異常検出部７７は、異常が発生しているインバータを特定する処理について詳細に説明する。   Here, the abnormality detection unit 77 will be described in detail with respect to a process for identifying an inverter in which an abnormality has occurred.

図４は、並列インバータ装置１に設けられた放電阻止形スナバ回路５０及び６０を示す図である。図４（ａ）の実線の矢印は第１のヒューズ１１が溶断しておらず、ＩＧＢＴ１２ｕａがＯＮである場合の電流の流れを示し、図４（ａ）の破線の矢印は、第１のヒューズ１１が溶断しておらず、ＩＧＢＴ１２ｕａがＯＦＦになった場合に配線インダクタンス１５によって流し続けられる電流の流れを示している。図４（ａ）の破線の矢印に示すように、第１のヒューズ１１が溶断しておらず、ＩＧＢＴ１２ｕａがＯＦＦになった場合に配線インダクタンス１５に蓄えられたエネルギーにより、電流がコンデンサ５２ｕａの方へ流れることによってコンデンサ５２ｕａの電圧が高くなる。このため、抵抗５１に発生する電圧は、ＩＧＢＴ１２ｕａがＯＮである場合の電圧に比べて高くなる。   FIG. 4 is a diagram showing the discharge prevention snubber circuits 50 and 60 provided in the parallel inverter device 1. 4A indicates the flow of current when the first fuse 11 is not blown and the IGBT 12ua is ON, and the broken arrow in FIG. 4A indicates the first fuse. 11 shows the flow of current that can continue to flow through the wiring inductance 15 when the IGBT 12ua is turned off when the fuse 11 is not blown. As indicated by the broken-line arrow in FIG. 4A, when the first fuse 11 is not blown and the IGBT 12ua is turned off, the current is stored in the capacitor 52ua due to the energy stored in the wiring inductance 15. To increase the voltage of the capacitor 52ua. For this reason, the voltage generated in the resistor 51 is higher than the voltage when the IGBT 12ua is ON.

また、図４（ｂ）の実線の矢印は第２のヒューズ２１が溶断し、ＩＧＢＴ２２ｕａがＯＮである場合のまわり回路による電流の流れを示し、図４（ｂ）の破線の矢印は、第２のヒューズ２１が溶断し、ＩＧＢＴ２２ｕａがＯＦＦである場合の電流の流れを示している。図４（ｂ）の破線の矢印に示すように、第２のヒューズ２１が溶断しているときには、
平滑コンデンサ２３の電位が、溶断していないほうの第１のインバータ１０に比べて下がるので、平滑コンデンサ２３を充電するためにＩＧＢＴ２２ｕａのダイオード（ＦＲＤ：Fast Recovery Diode）に電流が流れ、ＩＧＢＴ２２ｕａがＯＦＦになっても抵抗６１に発生する電圧は高くならない。 Also, the solid line arrow in FIG. 4B shows the flow of current through the circuit when the second fuse 21 is blown and the IGBT 22ua is ON, and the broken line arrow in FIG. The current flow when the fuse 21 is blown and the IGBT 22ua is OFF is shown. When the second fuse 21 is blown as shown by the broken arrow in FIG.
Since the potential of the smoothing capacitor 23 is lower than that of the first inverter 10 that is not blown, a current flows through a diode (FRD: Fast Recovery Diode) of the IGBT 22ua to charge the smoothing capacitor 23, and the IGBT 22ua is turned off. Even if it becomes, the voltage which generate | occur | produces in the resistor 61 does not become high.

このような、放電阻止形スナバ回路５０及び６０における電流の流れの違いにより、ＩＧＢＴ１２ｕａがＯＦＦになったとき、第１のヒューズ１１が溶断していない場合の放電阻止形スナバ回路５０の抵抗５１に発生する電圧は、第２のヒューズ２１が溶断している場合の放電阻止形スナバ回路６０の抵抗６１に発生する電圧より高い。第１のヒューズ１１が溶断しており、第２のヒューズ２１が溶断していない場合についても同様にして、ＩＧＢＴ２２ｕａがＯＦＦになったとき、抵抗６１に発生する電圧は抵抗５１に発生する電圧より高い。   Due to the difference in current flow in the discharge prevention snubber circuits 50 and 60, when the IGBT 12ua is turned off, the resistance 51 of the discharge prevention snubber circuit 50 when the first fuse 11 is not blown is generated. The generated voltage is higher than the voltage generated in the resistor 61 of the discharge preventing snubber circuit 60 when the second fuse 21 is blown. Similarly, when the first fuse 11 is blown and the second fuse 21 is not blown, when the IGBT 22ua is turned off, the voltage generated in the resistor 61 is higher than the voltage generated in the resistor 51. high.

すなわち、第１のヒューズ１１及び第２のヒューズ２１のいずれかが溶断している場合、溶断していないヒューズを有するインバータの放電阻止形スナバ回路５０の抵抗に発生する電圧は、溶断しているヒューズを有するインバータの放電阻止形スナバ回路５０の抵抗に発生する電圧より高い。   That is, when one of the first fuse 11 and the second fuse 21 is blown, the voltage generated in the resistance of the discharge preventing snubber circuit 50 of the inverter having the unfused fuse is blown. The voltage is higher than the voltage generated in the resistance of the discharge prevention snubber circuit 50 of the inverter having a fuse.

したがって、異常検出部７７は、サージ電圧差の絶対値｜Ｖ１−Ｖ２｜が基準値以上であり、減算部７３によって算出されたサージ電圧差Ｖ１−Ｖ２が負の値である場合、第１のヒューズ１１が溶断している、すなわち第１のインバータ１０は異常であると特定する。また、比較部７６は、サージ電圧差の絶対値｜Ｖ１−Ｖ２｜が基準値以上であり、減算部７３によって算出されたサージ電圧差Ｖ１−Ｖ２が正の値である場合、第２のヒューズ２１が溶断している、すなわち第２のインバータ２０が異常であると特定する。   Therefore, when the absolute value | V1-V2 | of the surge voltage difference is greater than or equal to the reference value and the surge voltage difference V1-V2 calculated by the subtracting unit 73 is a negative value, the abnormality detection unit 77 It is specified that the fuse 11 is blown, that is, the first inverter 10 is abnormal. In addition, the comparison unit 76 determines that the second fuse when the absolute value | V1-V2 | of the surge voltage difference is equal to or greater than the reference value and the surge voltage difference V1-V2 calculated by the subtraction unit 73 is a positive value. It is specified that 21 is blown, that is, the second inverter 20 is abnormal.

以上のように、第２の実施形態によれば、第１の実施形態の効果に加えて、Ｖ１−Ｖ２が正であるか負であるかによっていずれのヒューズが溶断しているかを特定することができる。   As described above, according to the second embodiment, in addition to the effects of the first embodiment, it is specified which fuse is blown depending on whether V1-V2 is positive or negative. Can do.

本発明を図面及び実施形態に基づき説明してきたが、当業者であれば本開示に基づき種々の変形又は修正を行うことが容易であることに注意されたい。したがって、これらの変形または修正は本発明の範囲に含まれることに留意されたい。例えば、各ブロック、に含まれる機能などは論理的に矛盾しないように再配置可能であり、複数のブロックを１つに組み合わせたり、或いは分割したりすることが可能である。   Although the present invention has been described based on the drawings and embodiments, it should be noted that those skilled in the art can easily make various changes or modifications based on the present disclosure. Therefore, it should be noted that these variations or modifications are included in the scope of the present invention. For example, the functions included in each block can be rearranged so that there is no logical contradiction, and a plurality of blocks can be combined into one or divided.

１,２ 並列インバータ装置
３ 直流電源
４ 負荷
１０ 第１のインバータ
１１ 第１のヒューズ
１２,２２ 絶縁ゲートバイポーラトランジスタ群
１３,２３ 平滑コンデンサ
１５,２５ 配線インダクタンス
１６,２６ スナバコンデンサ
１７ 第１のゲートａ駆動回路
１８ 第１のゲートｂ駆動回路
１９,２９ 電流検出器
２０ 第２のインバータ
２１ 第２のヒューズ
２７ 第２のゲートａ駆動回路
２８ 第２のゲートｂ駆動回路
３０ 横流抑制用インダクタンス群
４１ 第１の電流方向判定部
４２ 第２の電流方向判定部
４３ 異常検出部
４４ 制御部
４５ 出力電流バランス部
４６ 電流指令極性判定部
５０ｕａ,５０ｕｂ,６０ｕａ,６０ｕｂ 放電阻止形スナバ回路
５１ｕａ,６１ｕａ 抵抗
５２ｕａ,６２ｕａ コンデンサ
５３ｕａ,６３ｕａ ダイオード
７１ 第１の電圧検出器
７２ 第２の電圧検出器
７３ 減算部
７４ 絶対値算出部
７６ 比較部
７７ 異常検出部 1, 2 Parallel inverter device 3 DC power supply 4 Load 10 First inverter 11 First fuse 12, 22 Insulated gate bipolar transistor group 13, 23 Smoothing capacitor 15, 25 Wiring inductance 16, 26 Snubber capacitor 17 First gate a Drive circuit 18 First gate b drive circuit 19, 29 Current detector 20 Second inverter 21 Second fuse 27 Second gate a drive circuit 28 Second gate b drive circuit 30 Cross current suppressing inductance group 41 First 1 current direction determination unit 42 second current direction determination unit 43 abnormality detection unit 44 control unit 45 output current balance unit 46 current command polarity determination unit 50ua, 50ub, 60ua, 60ub discharge blocking snubber circuit 51ua, 61ua resistance 52ua, 62ua capacitor 53ua, 63ua diode 71 first voltage detector 72 Second voltage detector 73 Subtraction unit 74 Absolute value calculation unit 76 Comparison unit 77 Abnormality detection unit

Claims (3)

直流電源から第１のヒューズを介して入力された直流電力を交流電力に変換して第１の電流を出力する第１のインバータと、
前記直流電源から第２のヒューズを介して入力された直流電力を交流電力に変換して第２の電流を出力する第２のインバータと、
前記第１の電流の向きと大きさ、及び前記第２の電流の向きと大きさに基づいて、前記第１のヒューズ又は前記第２のヒューズが溶断していることを検出する異常検出部と、を備えることを特徴とする並列インバータ装置。 A first inverter that converts a DC power input from a DC power source through a first fuse into an AC power and outputs a first current;
A second inverter that converts DC power input from the DC power source through a second fuse into AC power and outputs a second current;
An anomaly detector that detects that the first fuse or the second fuse is blown based on the direction and magnitude of the first current and the direction and magnitude of the second current; A parallel inverter device comprising: トルク・回転数指令値から三相電流指令値を算出する制御部をさらに備え、
前記異常検出部は、前記三相電流指令値に含まれる各相の電流指令値の極性及び前記第１の電流の向きに基づいて前記第１のヒューズが溶断しているか否かを判定し、前記各相の電流指令値の極性及び前記第２の電流の向きに基づいて前記第２のヒューズが溶断しているか否かを判定することを特徴とする請求項１に記載の並列インバータ装置。 It further includes a control unit that calculates a three-phase current command value from the torque / rotation speed command value
The abnormality detection unit determines whether the first fuse is blown based on the polarity of the current command value of each phase included in the three-phase current command value and the direction of the first current; 2. The parallel inverter device according to claim 1, wherein whether or not the second fuse is blown is determined based on a polarity of a current command value of each phase and a direction of the second current. 直流電源から第１のヒューズを介して入力された直流電圧を交流電圧に変換する複数の第１のＩＧＢＴと、
前記複数の第１のＩＧＢＴにそれぞれ設けられた、第１の抵抗を有する個別スナバ回路と、
を含む第１のインバータと、
前記直流電源から第２のヒューズを介して入力された直流電圧を交流電圧に変換する複数の第２のＩＧＢＴと、
前記複数の第２のＩＧＢＴにそれぞれ設けられた、第２の抵抗を有する個別スナバ回路と
を含む第２のインバータと、
前記第１の抵抗に発生した第１の電圧、及び前記第２の抵抗に発生した第２の電圧に基づいて、前記第１のヒューズ及び前記第２のヒューズのいずれが溶断しているかを特定する異常検出部と、
を備えることを特徴とする並列インバータ装置。 A plurality of first IGBTs for converting a DC voltage input from a DC power source through a first fuse into an AC voltage;
An individual snubber circuit having a first resistance provided in each of the plurality of first IGBTs;
A first inverter comprising:
A plurality of second IGBTs for converting a DC voltage input from the DC power supply through a second fuse into an AC voltage;
A second inverter including an individual snubber circuit having a second resistance provided in each of the plurality of second IGBTs;
Identifies which of the first fuse and the second fuse is blown based on the first voltage generated in the first resistor and the second voltage generated in the second resistor An anomaly detector to
A parallel inverter device comprising:

Images