JP6982977B2 - 固体撮像装置の製造方法 - Google Patents

固体撮像装置の製造方法 Download PDF

Info

Publication number
JP6982977B2
JP6982977B2 JP2017085612A JP2017085612A JP6982977B2 JP 6982977 B2 JP6982977 B2 JP 6982977B2 JP 2017085612 A JP2017085612 A JP 2017085612A JP 2017085612 A JP2017085612 A JP 2017085612A JP 6982977 B2 JP6982977 B2 JP 6982977B2
Authority
JP
Japan
Prior art keywords
solid
state image
line
manufacturing
image sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017085612A
Other languages
English (en)
Other versions
JP2018186137A (ja
JP2018186137A5 (ja
Inventor
秀臣 熊野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2017085612A priority Critical patent/JP6982977B2/ja
Priority to US15/954,763 priority patent/US10529766B2/en
Publication of JP2018186137A publication Critical patent/JP2018186137A/ja
Publication of JP2018186137A5 publication Critical patent/JP2018186137A5/ja
Application granted granted Critical
Publication of JP6982977B2 publication Critical patent/JP6982977B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14629—Reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、固体撮像装置の製造方法の製造方法に関する。
固体撮像装置の画素数の増大に伴って、信号ラインにおける信号の遅延時間を低減することが重要となっている。そのため、配線層の材料として銅を主成分とする材料が使用されることが多くなってきた。１つの配線層には、信号ラインの他に、電源ラインおよび接地ラインも配置されうる。よって、信号ラインとともに電源ラインおよび接地ラインも銅を主成分とする材料で構成されうる。銅を主成分とする材料で信号ライン、電源ラインおよび接地ライン等のパターンを形成するために、ダマシンプロセスが使用されうる。よく知られているように、ダマシンプロセスは、層間絶縁膜に溝を形成しその溝に配線材料が充填されるように配線材料の膜を形成し、その後に当該膜の不要な部分を除去するためにＣＭＰ工程を実施するプロセスである。
固体撮像装置では、固定パターンノイズを低減するために、電源ラインおよび接地ラインにおける電圧降下を小さくする必要があり、そのために、電源ラインおよび接地ライン等のパターンの幅を広くしたいとの要求がある。あるいは、制御信号等を伝達するための信号ラインにおいても、電圧降下を小さくすることが求められることがあるかもしれない。
パターンの幅を広くすると、ＣＭＰ工程においてディシングが発生しうる。配線材料のＣＭＰ工程は、配線材料の研磨レートが絶縁材料の研磨レートよりも高い条件で実施されるので、パターンの幅が広い領域では、パターンの幅が狭い領域よりも研磨レートが高くなるために配線材料が過剰に研磨されて窪みが形成される（特許文献１参照）。これがディッシングである。ディッシングを低減するための技術として、幅が広いパターンに対して、破線を構成するように複数のスリットを設けることが考えられる。
特開２００９−２５９９６７号公報
しかしながら、幅が広いパターンに対して破線を構成するように複数のスリットを設けると、該パターンの上に形成される膜と該パターンとの密着性（結合力）が低下し、該パターンから該膜が剥がれやすくなりうる。膜の剥がれが生じると、固体撮像装置の信頼性が低下する。信頼性の低下は歩留まりの低下にも影響しうる。
本発明は、層間絶縁膜の溝に導電性パターンが配置された構造を有する固体撮像装置の信頼性を向上させるために有利な技術を提供することを目的とする。
本発明の１つの側面は、複数の画素を有する画素アレイ部と、前記画素アレイ部の周辺に配置された周辺回路部とを含む固体撮像装置を製造する製造方法に係り、前記製造方法は、前記画素アレイ部を構成する素子および前記周辺回路部を構成する素子を有する半導体基板の上に配線構造を形成する工程と、前記画素アレイ部における前記配線構造に複数の光導波路を形成するための複数の開口を形成する工程と、前記複数の開口に光導波路材料が充填されるように前記画素アレイ部および前記周辺回路部に前記光導波路材料からなる膜を形成する工程と、前記光導波路材料からなる前記膜を平坦化する工程と、前記周辺回路部における平坦化された前記膜をエッチングする工程と、を含み、前記配線構造は、層間絶縁膜の溝に配置された導電性パターンと、前記導電性パターンを覆う拡散防止膜とを含み、前記導電性パターンは、第１方向に平行な複数の主ラインと、前記複数の主ラインを相互に接続する複数の補助ラインとを含み、前記第１方向に直交する第２方向における前記複数の主ラインの各々の幅は、２５０ｎｍ以上かつ２０００ｎｍ以下であり、前記複数の主ラインにおける隣り合う主ラインの間隔は、５００ｎｍ以下であり、前記第１方向における前記複数の補助ラインの各々の幅は、４００ｎｍより小さく、前記複数の主ラインが、第１ラインと、第２ラインと、前記第１ラインと前記第２ラインとの間に配置された第３ラインと、を含み、前記第１方向に平行で前記第１ラインに重なる第１辺、および、前記第１方向に平行で前記第２ラインに重なる第２辺を有する正方形の領域が、前記正方形の領域の中に前記複数の補助ラインの少なくとも１つを含むように定義され、前記正方形の領域の中における前記導電性パターンの面積を前記正方形の領域の面積で除した値が０．９以下であり、これにより、前記膜の圧縮応力によって前記導電性パターンから前記拡散防止膜が剥がれることが抑制される。
本発明によれば、層間絶縁膜の溝に導電性パターンが配置された構造を有する固体撮像装置の信頼性を向上させるために有利な技術が提供される。
本発明の１つの実施形態のカメラおよびそれを構成する固体撮像装置の構成を示す図。 画素アレイ部を構成する画素の構成例を示す図。 固体撮像装置に配置されうる導電性パターン（ａ）および予備実験のための導電性パターン（ｂ）を模式的に示す図。 固体撮像装置の構造および製造方法を示す模式的な断面図。 固体撮像装置の構造および製造方法を示す模式的な断面図。 固体撮像装置の構造および製造方法を示す模式的な断面図。 固体撮像装置の構造および製造方法を示す模式的な断面図。 主ラインの幅と拡散防止膜の剥がれによる歩留まりの低下との関係を評価した結果（ａ）、および、主ラインの間隔と拡散防止膜の剥がれによる歩留まりの低下との関係を評価した結果（ｂ）を示す図。 補助ラインを有しない導電性パターンと補助ラインを有する導電性パターンとについて拡散防止膜の剥がれによる歩留まりの低下を評価した結果を示す図。 補助ラインの幅が４００ｎｍより小さい条件の下で導電性パターンの占有率と拡散防止膜の剥がれるによる歩留まり低下との関係を評価した結果を示す図。 補助ラインの幅が４００ｎｍ以上かつ２０００ｎｍ以下の条件の下で導電性パターンの占有率と拡散防止膜の剥がれるによる歩留まり低下との関係を評価した結果を示す図。 本発明の第３実施形態の導電性パターンの構成を示す図。
以下、添付図面を参照しながら本発明をその例示的な実施形態を通して説明する。本実施形態は、後述する光導波路を有する表面照射型の固体撮像装置において特に好適であるが、光導波路を有しなし表面照射型の固体撮像装置にも適用可能であり、裏面照射型の固体撮像装置にも適用可能である。
まず、後述の第１乃至第３実施形態において共通な事項について説明する。図１には、本発明の１つの実施形態のカメラ１０００の構成が示されている。カメラの概念には、撮影を主目的とする装置のみならず、撮影機能を補助的に備える装置（例えば、パーソナルコンピュータ、携帯端末）も含まれる。カメラ１０００は、固体撮像装置１００１と、固体撮像装置１００１から出力される信号を処理する処理部１００２とを備えている。固体撮像装置１００１は、画素アレイ部１０１１と、行選択回路（例えば、垂直走査回路）１０１２と、読出回路１０１３と、列選択回路（例えば、水平走査回路）１０１４と、出力回路１０１５とを備えうる。画素アレイ部１０１１は、複数の行および複数の列を構成するように配置された複数の画素を有する。読出回路１０１３は、複数の列回路を有し、該複数の列回路は、行選択回路１０１２によって選択された画素から、画素アレイ部１０１１の複数の列信号線を介して、信号を読み出す。各列回路は、例えば、アンプ、ＣＤＳ回路、演算回路、ＡＤ変換器等を含みうる。列選択回路１０１４は、画素アレイ部１０１１のうち行選択回路１０１２によって選択された複数の画素から読出回路１０１３によって読み出された信号を順次に出力回路１０１５に伝送する。図１に示された例では、画素アレイ部１０１１の一方の側に１つの組の読出回路１０１３および列選択回路１０１４が配置され、画素アレイ部１０１１の他方の側に他の１つの組の読出回路１０１３および列選択回路１０１４が配置されている。出力回路１０１５は、例えば、複数の出力バッファを含みうる。
固体撮像装置１００１は、更に、出力回路１０１５を構成する複数の出力バッファからの信号を出力する複数の出力パッド１０１６と、電源電圧パッド１０１７と、接地電圧パッド１０１８と、電源電圧ライン１０１９と、接地電圧ライン１０２０とを備えうる。電源電圧ライン１０１９は、電源電圧パッド１０１７に接続され、画素アレイ部１０１１、行選択回路１０１２、読出回路１０１３、列選択回路１０１４および出力回路１０１５に電源電圧を供給する。電源電圧パッド１０１７および電源電圧ライン１０１９は、複数系統に分割されていてもよい。接地電圧ライン１０２０は、接地電圧パッド１０１８に接続され、画素アレイ部１０１１、行選択回路１０１２、読出回路１０１３、列選択回路１０１４および出力回路１０１５に接地電圧を供給する。
図２には、画素アレイ部１０１１を構成する画素の構成例が示されている。画素は、１又は複数の光電変換部を有する構成要素である。通常は、１つのマイクロレンズを共有する光電変換部が１つの画素を構成しうる。例えば、１つのマイクロレンズに対して設けられた光電変換部が１つであれば、１つの光電変換部が１つの画素を構成しうる。また、１つのマイクロレンズに対して設けられた光電変換部が２つであれば、２つの光電変換部が１つの画素を構成しうる。
図２に示された例では、４つの光電変換部２０１、２０２、２０３、２０４と、４つの転送トランジスタ２０５、２０６、２０７、２０８と、１つのリセットトランジスタ２１０と、１つの増幅トランジスタ２１２とで１つの画素セル２００が構成されている。ここで、１つの画素セル２００によって４つの画素が構成されてもよいし、２つの画素が構成されてもよいし、１つの画素が構成されてもよい。画素セル２００は、電荷電圧変換部２０９を含みうる。電荷電圧変換部２０９は、フローティングディフュージョンを含みうる。光電変換部２０１、２０２、２０３、２０４は、入射光の光量に応じた電荷を発生し蓄積する。転送トランジスタ２０５、２０６、２０７、２０８は、それぞれ光電変換部２０１、２０２、２０３、２０４に蓄積された電荷を電荷電圧変換部２０９に転送する。
画素アレイ部１０１１以外の構成要素（図１の例では、行選択回路１０１２、読出回路１０１３、列選択回路１０１４、出力回路１０１５、出力パッド１０１６、電源電圧パッド１０１７、接地電圧パッド１０１８）は、周辺回路部を構成する。
図２に示された例では、光電変換部２０１、２０２、２０３、２０４は、アノードが接地電圧ラインに接続され、カソードが転送トランジスタ２０５、２０６、２０７、２０８に接続されたフォトダイオードで構成されている。電荷電圧変換部２０９は、増幅トランジスタ２１２のゲートに接続されている。増幅トランジスタ２１２のドレインは、電圧供給ライン２１１に接続され、増幅トランジスタ２１２のソースは、列信号線２１３に接続されている。増幅トランジスタ２１２は、そのゲートに与えられる電圧に応じた電圧を列信号線２１３に出力する。列信号線２１３は、前述の読出回路１０１３の列回路に接続されている。リセットトランジスタ２１０は、ドレインが電圧供給ライン２１１に接続され、ソースが電荷電圧変換部２０９に接続されていて、電荷電圧変換部２０９の電圧を設定する。電圧供給ライン２１１には、第１電圧および第２電圧が選択的に供給されうる。電圧供給ライン２１１に第１電圧が供給されている状態でリセットトランジスタ２１０が導通状態にされると、画素セル２００は、増幅トランジスタ２１２が列信号線２１３を駆動することができる状態である選択状態に設定される。電圧供給ライン２１１に第２電圧が供給されている状態でリセットトランジスタ２１０が導通状態にされると、画素セル２００は、増幅トランジスタ２１２が列信号線２１３を駆動することができない状態である非選択状態に設定される。
図３（ａ）には、固体撮像装置１００１に配置されうる導電性パターン５００が模式的に示されている。導電性パターン５００は、固定電圧（例えば、電源電圧、接地電圧）が印加されるパターンでありうる。例えば、前述の電源電圧ライン１０１９および接地電圧ライン１０２０は、図３（ａ）に模式的に示される導電性パターン５００で構成されうる。信号ラインも、導電性パターン５００で構成されてもよい。また、画素アレイ部に配置されるラインも、導電性パターン５００で構成されてもよい。なお、図３（ａ）では、作図上の便宜のために、導電性パターン５００の全長の一部が切り出して示されている。一例において、導電性パターン５００を構成する主ライン５０１の数は８〜１６、例えば１２でありうる。
以下では、互いに直交する第１方向および第２方向を基準として説明を行う。しかし、これは導電性パターン５００の構成要素の構造および寸法を説明するための便宜的な表現に過ぎず、導電性パターン５００が固体撮像装置１００１において配置される方向を限定するものではない。
導電性パターン５００は、半導体基板の上に配置された配線構造において、層間絶縁膜の溝に配置される。導電性パターン５００は、第１方向に平行な複数の主ライン５０１と、複数の主ライン５０１を相互に接続する複数の補助ライン５０２とを含む。ここで、複数の主ライン５０１を相互に区別して説明する際には、５０１ａ、５０１ｂ、５０１ｃ、５０１ｄのように記載する。また、複数の補助ライン５０２を相互に区別して説明する際には、５０２ａ、５０２ｂ、５０２ｃ、５０２ｄ、５０２ｅ、５０２ｆのように記載する。
以下では、第２方向における主ライン５０１の幅をＷａとし、第１方向における補助ライン５０２の幅をＷｂとする。また、隣り合う主ライン５０１の間隔（例えば、主ライン５０１ａと主ライン５０１ｂとの間隔）をＳａとし、隣り合う補助ライン５０２の間隔（例えば、補助ライン５０２ａと補助ライン５０２ｂとの間隔）をＳｂとする。隣り合う主ライン５０１の間に複数の補助ライン５０２を設けることによって、破線を構成するように配置された複数のスリット５１０が形成される。
以下、図４Ａ〜図４Ｄを参照しながら固体撮像装置１００１の構造をその製造方法とともに説明する。固体撮像装置１００１は、複数の画素を有する画素アレイ部１０３（前述の画素アレイ部１０１１に相当）と、画素アレイ部１０３の周辺に配置された周辺回路部１０４とを含む。固体撮像装置１００１は、半導体基板１０１と、半導体基板１０１の上に配置された配線構造ＷＳＴとを備える。
断面図ＣＳ１には、半導体基板１０１の上に配線構造ＷＳＴが形成された状態が模式的に示されている。半導体基板１０１は、画素アレイ部１０３を構成する素子（例えば、光電変換部１０２（前述の光電変換部２０１〜２０４に相当））、および、周辺回路部１０４を構成する素子（例えば、トランジスタ１０６）を有する。また、半導体基板１０１は、素子分離１０５を有する。配線構造ＷＳＴは、半導体基板１０１の上にゲート絶縁膜を介して配置されたゲート１１０、ゲート１１０の上に配置された層間絶縁膜１１１、および、層間絶縁膜１１１に埋め込まれたコンタクトプラグ１０９を含みうる。コンタクトプラグ１０９は、例えば、タングステンを主成分とする材料で構成され、層間絶縁膜１１１等とコンタクトプラグ１０９との間には、例えば、チタンまたは窒化チタン等からなるバリアメタルが配置されうる。
配線構造ＷＳＴは、更に、エッチングストップ膜１１２、複数の配線層１１５および複数の層間絶縁膜１１３および拡散防止膜１１４を含みうる。エッチングストップ膜１１２は、後述の光導波路の形成の際に使用されうる。複数の配線層を相互に区別して説明する際には、１１５ａ〜１１５ｃのように記載する。また、複数の層間絶縁膜１１３を相互に区別して説明する際には、１１３ａ〜１１３ｄのように記載する。また、複数の拡散防止膜１１４を相互に区別して説明する際には、１１４ａ〜１１４ｃのように記載する。エッチングストップ膜１１２は、後述の光導波路の形成の際に使用されうる。
配線層１１５は、層間絶縁膜１１３に溝を形成し、その溝を埋めるように導電性材料（例えば、銅を主成分とする材料）からなる膜を形成し、その後、層間絶縁膜１１３の上の膜をＣＭＰ工程で除去することによって形成されうる導電性パターンを含みうる。溝と導電性パターンとの間には、バリアメタル層が形成されうる。バリアメタル層は、例えばチタン、タンタルおよび窒化タンタルのいずかによって形成される層を含みうる。
拡散防止膜１１４は、導電性材料を構成する金属原子（銅原子）が層間絶縁膜１１３中に拡散することを防止する機能を有する。拡散防止膜１１４の屈折率が高い場合、拡散防止膜１１４を通して光が伝搬し、感度低下および混色の原因となりうる。したがって、拡散防止膜１１４の屈折率は低いことが望ましく、１．９以下であることが望ましい。拡散防止膜１１４は、例えば、炭化シリコン（ＳｉＣ）および酸化炭化シリコン（ＳｉＯＣ）の少なくとも一方を含む層でありうる。拡散防止膜１１４ｃの上には層間絶縁膜１１３ｄが形成されうる。層間絶縁膜１１３ｄは、例えば、酸化シリコン（ＳｉＯ）および酸化炭化シリコン（ＳｉＯＣ）の少なくとも一方を含む膜でありうる。集光率を向上させるためには、層間絶縁膜１１３ｄは薄い方が望ましく、例えば５００ｎｍ以下の厚さを有しうる。ただし、層間絶縁膜１１３は、応力の低減のために、例えば１００ｎｍ以上の厚さを有しうる。
断面図ＣＳ２には、光導波路を形成するための開口１１９を配線構造ＷＳＴに形成する工程が示されている。開口１１９は、光電変換部１０２の上に配置される。断面図ＣＳ３には、開口１１９に光導波路材料１１６を充填する工程が示されている。光導波路材料１１６は、例えば、窒化シリコンまたは酸化シリコンでありうる。配線構造ＷＳＴの上に形成された光導波路材料１１６からなる膜は、例えば、１００〜６００ＭＰa程度の高い圧縮応力を有しうる。一例において、開口１１９を光導波路材料１１６で完全に埋めるためには、光導波路材料１１６からなる膜の厚さを２μｍ程度にする必要があり、これが高い圧縮応力を発生させうる。
周辺回路部１０４における配線層１１５ｃは、図３（ａ）に例示されたような導電性パターン５００を有しうる。配線層１１５ｃの導電性パターン５００の上には、拡散防止膜１１４ｃおよび層間絶縁膜１１３ｄが形成されうる。また、拡散防止膜１１４ｃの上には、層間絶縁膜１１３ｄを介して、光導波路材料１１６からなる高い圧縮応力を有する膜が配置されうる。よって、拡散防止膜１１４ｃは、光導波路材料１１６からなる膜の高い圧縮応力の影響を受けうる。そのため、断面図ＣＳ４に例示されように、配線層１１５ｃに配置された導電性パターン５００と拡散防止膜１１４ｃとの界面にせん断力が発生し、層間絶縁膜１１３ｃおよび配線層１１５ｃに配置された導電性パターン５００から拡散防止膜１１４ｃが剥がれうる。なお、拡散防止膜１１４ｃの剥がれが起こらない場合においても、層間絶縁膜１１３ｃおよび配線層１１５ｃに配置された導電性パターン５００に対する拡散防止膜１１４ｃの密着性が低下し、これが以後において拡散防止膜１１４ｃが剥がれる原因になりうる。ここでは、最も剥がれが起こりやすい拡散防止膜１１４について例示したが、配線層１１５ａからの拡散防止膜１１４ａの剥がれ、および、配線層１１５ｂからの拡散防止膜１１４ｂの剥がれも起こりうる。このような剥がれを防止するために、導電性パターン５００の構成に対して後述のような制限ないし設計規則が与えられうる。
以下では、後述の制限ないし設計規則の遵守によって拡散防止膜１１４の剥がれが防止された場合における後続工程を説明する。断面図ＣＳ５には、光導波路材料１１６からなる膜を平坦化しパターニングする工程が示されている。まず、光導波路材料１１６からなる膜がＣＭＰ工程によって平坦化されうる。次いで、周辺回路部１０４の上にある光導波路材料１１６からなる膜がエッチングによって除去されうる。これにより、光導波路ＷＧ、および、光導波路ＷＧから延びた部分ＣＰが形成されうる。部分ＣＰは、光導波路ＷＧと同一材料で構成され、複数の光導波路ＷＧを相互に連結する。
断面図ＣＳ６には、層間絶縁膜１１３ｅ、プラグ１２０、導電膜１３０およびマイクロレンズ１５０を形成する工程が示されている。まず、層間絶縁膜１１３ｅが形成され、層間絶縁膜１１３ｅにビアホールが形成され、該ビアホールに導電材料を充填することによってプラグ１２０が形成される。プラグ１２０は、配線層１１５ｃに配置された導電性パターン５００等の導電性パターンに接続されるように構成されうる。プラグ１２０は、例えば、タングステンで構成されうる。次いで、プラグ１２０に接続されるようにパッドを含む導電膜が形成される。導電膜１３０は、例えば、アルミニウムで構成されうる。次いで、光導波路ＷＧに整合するようにマイクロレンズ１５０が形成される。マイクロレンズ１５０は、例えば、窒化シリコンで構成されうる。
次いで、半導体基板１０１（シリコン）とその上に酸化シリコン膜との界面順位をするため、水素ガスを含んだ雰囲気中で熱処理が行われうる。これにより、半導体基板１０１（シリコン）のダングリングボンドが水素で終端される。この熱処理は、例えば４００℃程度の温度で行われうる。この熱処理により、半導体基板１０１には熱応力が加わる。すると、仮に導電性パターン５００が後述の設計規則を遵守して設計されていない場合、断面図ＣＳ７に例示されるように、密着性が低下した配線層１１５ｃの導電性パターン５００と拡散防止膜１１４ｃとの界面を起点として拡散防止膜１１４ｃが剥がれうる。
拡散防止膜１１４ｃが剥がれると、それによってパーティクルが発生し、ウエハ内における固体撮像装置１００１の歩留まりが低下しうる。また、拡散防止膜１１４ｃの下の導電性パターン５００が露出すると、導電性パターン５００を構成する材料によって製造装置が汚染されうる。以下で説明する制限ないし設計基準は、このような問題を解決するために有利である。
（第１実施形態）
以下、本発明の第１実施形態を説明する。図３（ａ）に例示される導電性パターン５００は、図１および図２に例示される固体撮像装置１００１の配線層１１５、例えば周辺回路部１０４の配線層１１５に配置されうる。ここで、導電性パターン５００は、複数の配線層１１５ａ〜１１５ｃのうち少なくとも最上の配線層１１５ｃに配置されうる。導電性パターン５００は、固定電圧（例えば、電源電圧、接地電圧）が印加されるパターンでありうるが、信号ラインに適用されてもよい。
以下、導電性パターン５００を周辺回路部１０４の最上の配線層１１５ｃに配置した場合において拡散防止膜１１４ｃの剥がれによる歩留まりの低下を評価した結果を説明する。なお、導電性パターン５００が複数の配線層１１５ａ〜１１５ｃのうち最上の配線層１１５ｃに配置された場合において拡散防止膜１１４ｃの剥がれが最も顕著に現れうる。したがって、導電性パターン５００が最上の配線層１１５ｃより下の配線層１１５ａ、１１５ｂに配置された場合は、以下で説明される歩留まりよりも高い歩留まりが得られる。
まず、予備実験として、図３（ｂ）に示されるように主ライン５０１のみからなる導電性パターン５２０（補助ライン５０２を有しない導電性パターン）を使って主ラインの幅Ｗａと主ライン５０１の間隔Ｓａとの好ましい範囲を決定した。図５（ａ）には、配線層１１５ｃに配置された導電性パターン５２０の主ライン５０１の幅Ｗａと拡散防止膜１１４ｃの剥がれによる歩留まりの低下との関係を評価した結果が示されている。この評価において、隣り合う主ライン５０１の間隔Ｓａは１４０ｎｍとされた。図５（ｂ）には、配線層１１５ｃに配置された導電性パターン５２０における隣り合う主ライン５０１の間隔Ｓａと拡散防止膜１１４ｃの剥がれによる歩留まりの低下との関係を評価した結果が示されている。この評価において、主ライン５０１の幅Ｗａは２０００ｎｍとされた。図５（ａ）、図５（ｂ）の評価結果より、主ライン５０１の幅Ｗａを２５０ｎｍ以上かつ２０００ｎｍ以下（０．２５μｍ以上かつ２μｍ以下）とすることによって、拡散防止膜１１４ｃの剥がれによる歩留まりの低下を抑えることができることが分かる。
図６には、補助ライン５０２を有しない導電性パターン５２０（図３（ｂ））と補助ライン５０２を有する導電性パターン５００（図３（ａ））とについて拡散防止膜１１４ｃの剥がれによる歩留まりの低下を評価した結果が示されている。この評価では、主ライン５０１の幅Ｗａは２０００ｎｍとされ、主ライン５０１の間隔Ｓａは１４０ｎｍとされた。隣り合う主ライン５０１の間に複数の補助ライン５０２を配置することによって、図３（ａ）に例示されるように、補助ライン５０２を有する導電性パターン５００は、破線を構成するように配置された複数のスリット５１０を有する。補助ライン５０２を有する導電性パターン５００では、補助ライン５０２を有しない導電性パターン５２０に比べて著しく歩留まりが低下することが分かる。これは、補助ライン５０２を設けることによって、層間絶縁膜１１３ｃと拡散防止膜１１４ｃとの接触面積が小さくなり、逆に、密着性が低い補助ライン５０２と拡散防止膜１１４ｃとの接触面積が大きくなるからであると推察される。しかし、補助ライン５０２を設けないのでは、導電性パターンの抵抗値を低下させることができない。つまり、補助ライン５０２を設けると拡散防止膜１１４ｃの剥がれによって歩留まりが低下し、補助ライン５０２を設けないと導電性パターンの抵抗値を低下させることができないという課題が存在する。
本発明者は、上記のような課題を導電性パターン５００の占有率を適正化することによって解決した。図７には、補助ライン５０２の幅Ｗｂが４００ｎｍより小さい条件の下で導電性パターン５００の占有率αと拡散防止膜１１４ｃの剥がれるによる歩留まり低下との関係を評価した結果が示されている。なお、固体撮像装置１００１の歩留まりが良いことは、固体撮像装置１００１の信頼性が良いことを意味する。占有率αは、導電性パターン５００の上に以下のように定義される正方形の領域１０の中における導電性パターン５００の面積（ＡＰ）を正方形の領域１０の面積（Ａ）で除した値を占有率α（＝ＡＰ／Ａ）として定義される。
ここで、正方形の領域１０は、（ａ）正方形の領域１０が、第１方向に平行な第１辺１１および第２辺１２を有し、かつ、
（ｂ）複数の主ライン５０１が、第１辺１１に重なる第１ラインと、第２辺１２に重なる第２ラインと、第１ラインと第２ラインとの間に配置された少なくとも１つのラインとを含み、かつ、
（ｃ）正方形の領域１０が、少なくとも１つの補助ライン５０２を含む、
ように定義される。図３（ａ）に示された例では、例えば、主ライン５０１ａが第１辺１１に重なる第１ライン、主ライン５０１ｄが第２辺１２に重なる第２ラインであり、主ライン５０１ｂ、５０１ｃが第１ラインと第２ラインとの間に配置された第３ラインである。
換言すると、正方形の領域１０は、第１方向に平行で第１ラインに重なる第１辺１１、および、第１方向に平行で第２ラインに重なる第２辺１２を有し、正方形の領域１０の中に複数の補助ライン５０２の少なくとも１つを含むように定義される。
一例において、正方形の領域１０は、各辺が５０００ｎｍ以上かつ２００００ｎｍ以下の寸法を有しうる。また、一例において、第１ライン（５０１ａ）と第２ライン（５０１ｄ）との間に配置された少なくとも２つのライン（５０１ｂ、５０１ｃ）の数は、５〜１５の範囲内（例えば１０）でありうる。
図７より、補助ライン５０２を設けることによる歩留まりの低下を抑える観点では、占有率αは、０．９以下であることが好ましく、０．８５以下であることが更に好ましいことが分かる。また、導電性パターン５００の抵抗値を低下させる観点では、占有率αの下限値は、より大きい値であることが好ましく、例えば、０．３３、０．５、０．６、０．７または０．８とされうる。ここで、補助ライン５０２の幅Ｗｂが小さければ小さいほど、歩留まりの低下が抑えられる。しかしながら、補助ライン５０２の幅Ｗｂを小さくすることは、導電性パターン５００の抵抗値を小さくするためには不利に作用する。よって、補助ライン５０２の幅Ｗｂは、導電性パターン５００の抵抗値を小さくする観点において、１０ｎｍ以上とされ、好ましくは５０ｎｍ以上とされ、更に好ましくは１００ｎｍ以上とされうる。
図７に示された評価において、占有率αは、主ライン５０１の幅Ｗａ、主ライン５０１の間隔Ｓａ、補助ライン５０２の幅Ｗｂ、補助ライン５０２の間隔を種々の値にすることによって変更されている。ここで、導電性パターン５００の抵抗値の低下およびレイアウト面積の縮小の観点において、主ライン５０１の幅Ｗａは、２５０ｎｍ以上かつ２０００ｎｍ以下であることが好ましく、４００ｎｍ以上かつ２０００ｎｍ以下であることが更に好ましい。また、導電性パターン５００の抵抗値を低下させつつ拡散防止膜１１４ｃの剥がれによる歩留まりの低下を抑える観点において、複数の主ライン５０１の各々の幅Ｗａは、複数の補助ライン５０２の各々の幅Ｗｂより大きいことが好ましい。
また、拡散防止膜１１４ｃの剥がれによる歩留まりの低下を抑えつつレイアウト面積を縮小する観点において、主ライン５０１の間隔Ｓａは、１４０ｎｍ以上かつ５００ｎｍ以下であることが好ましい。
また、導電性パターン５００の抵抗値を低下させつつ拡散防止膜１１４ｃの剥がれによる歩留まりの低下を抑える観点において、スリット５１０の面積は、５６００００ｎｍ２以上かつ２００００００ｎｍ２以下であることが好ましい。ここで、スリット５１０は、複数の主ライン５０１における隣り合う任意の主ライン５０１と複数の補助ライン５０２における隣り合う任意の補助ライン５０２とによって囲まれる部分である。導電性パターン５００における複数の主ライン５０１の数は、１２以上でありうる。
導電性パターン５００は、複数の主ライン５０１および複数の補助ライン５０２のいずれかに接続されたプラグ（例えばプラグ１２０）を含みうる。導電性パターン５００は、該プラグを介して、導電性パターン５００の下および／または上に配置された配線層および／またはパッド等の導電体に接続されうる。
（第２実施形態）
以下、本発明の第２実施形態を説明する。なお、第２実施形態として言及しない事項は、第１実施形態に従いうる。図８には、補助ライン５０２の幅Ｗｂが４００ｎｍ以上かつ２０００ｎｍ以下の条件の下で導電性パターン５００の占有率αと拡散防止膜１１４ｃの剥がれるによる歩留まり低下との関係を評価した結果が示されている。図８より、補助ライン５０２を設けることによる歩留まりの低下を抑える上で、占有率αは、０．７５以下であることが好ましく、０．７３以下であることが更に好ましいことが分かる。また、導電性パターン５００の抵抗値を低下させる観点において、占有率αの下限値は、より大きい値であることが好ましく、例えば、０．３３、０．５、０．６または０．７とされうる。
図８に示された評価において、占有率αは、主ライン５０１の幅Ｗａ、主ライン５０１の間隔Ｓａ、補助ライン５０２の幅Ｗｂ、補助ライン５０２の間隔を種々の値にすることによって変更されている。ここで、導電性パターン５００の抵抗値の低下およびレイアウト面積の縮小の観点において、主ライン５０１の幅Ｗａは、２５０ｎｍ以上かつ２０００ｎｍ以下であることが好ましく、４００ｎｍ以上かつ２０００ｎｍ以下であることが更に好ましい。また、導電性パターン５００の抵抗値を低下させつつ拡散防止膜１１４ｃの剥がれによる歩留まりの低下を抑える観点において、複数の主ライン５０１の各々の幅Ｗａは、複数の補助ライン５０２の各々の幅Ｗｂより大きいことが好ましい。
また、拡散防止膜１１４ｃの剥がれによる歩留まりの低下を抑えつつレイアウト面積を縮小する観点において、主ライン５０１の間隔Ｓａは、１４０ｎｍ以上かつ５００ｎｍ以下であることが好ましい。
また、導電性パターン５００の抵抗値を低下させつつ拡散防止膜１１４ｃの剥がれによる歩留まりの低下を抑える観点において、スリット５１０の面積は、５６００００ｎｍ２以上かつ２００００００ｎｍ２以下であることが好ましい。ここで、スリット５１０は、複数の主ライン５０１における隣り合う任意の主ライン５０１と複数の補助ライン５０２における隣り合う任意の補助ライン５０２とによって囲まれる部分である。
（第３実施形態）
第３実施形態は、導電性パターン５００の構成が第１および第２実施形態と異なる。図９には、本発明の第３実施形態の導電性パターン５００が示されている。なお、第３実施形態として言及しない事項は、第１又は第２実施形態に従いうる。
第３実施形態では、複数の補助ライン５０２は、複数の主ライン５０１のうち少なくとも２つの主ラインを相互に接続し他の主ラインを接続しないように第２方向に平行に延びた補助ラインを含む。例えば、補助ライン５０２ａ、５０２ｅ、５０２ｆは、主ライン５０１ａと主ライン５０１ｂとを接続するが、他の主ライン５０１ｃ、５０１ｄを接続しないように、第２方向に平行に延びている。また、補助ライン５０２ｂ、５０２ｄ、５０２ｇは、主ライン５０１ｃと主ライン５０１ｄとを接続するが、他の主ライン５０１ａ、５０１ｂを接続しないように、第２方向に平行に延びている。
他の観点において、複数の補助ライン５０２は、複数の主ライン５０１のうち第１グループを構成する主ラインを相互に接続する第１補助ラインと、複数の主ライン５０１のうち第２グループを構成する主ラインを相互に接続する第２補助ラインとを含む。例えば、主ライン５０１ａ、５０１ｂは、第１グループを構成し、補助ライン５０２ａ、５０２ｅ、５０２ｆは、第１グループを構成する主ライン５０１ａ、５０１ｂを相互に接続する第１補助ラインである。また、主ライン５０１ｂ、５０１ｃは、第２グループを構成し、補助ライン５０２ｃは、第２グループを構成する主ライン５０１ｂ、５０１ｃを相互に接続する第２補助ラインである。ここで、第１グループを構成する主ライン５０１の少なくとも一部は、第２グループを構成する主ライン５０１と異なり、第１方向における第１補助ラインの位置と、第１方向における第２補助ラインの位置とが互いに異なる。
５００：導電性パターン、５０１（５０１ａ〜５０１ｄ）：主ライン、５０２（５０２ａ〜５０２ｈ）：補助ライン、Ｗａ：主ラインの幅、Ｓａ：主ラインの間隔、Ｗｂ：補助ラインの幅、Ｓｂ：補助ラインの間隔、１０１：半導体基板、１０２：光電変換部、１０３：画素アレイ部、１０４：周辺回路部、ＷＳＴ：配線構造、１１０：ゲート、１１１：層間絶縁膜、１１２：エッチングストップ膜、１１３（１１３ａ〜１１３ｄ）：層間絶縁膜、１１４（１１４ａ〜１１４ｃ）：拡散防止膜、１１５（１１５ａ〜１１５ｃ）：配線層、１１６：光導波路材料、ＷＧ：光導波路、１０：正方形の領域、１１：第１辺、１２：第２辺

Claims (21)

  1. 複数の画素を有する画素アレイ部と、前記画素アレイ部の周辺に配置された周辺回路部とを含む固体撮像装置を製造する製造方法であって、
    前記画素アレイ部を構成する素子および前記周辺回路部を構成する素子を有する半導体基板の上に配線構造を形成する工程と、
    前記画素アレイ部における前記配線構造に複数の光導波路を形成するための複数の開口を形成する工程と、
    前記複数の開口に光導波路材料が充填されるように前記画素アレイ部および前記周辺回路部に前記光導波路材料からなる膜を形成する工程と、
    前記光導波路材料からなる前記膜を平坦化する工程と、
    前記周辺回路部における平坦化された前記膜をエッチングする工程と、を含み、
    前記配線構造は、層間絶縁膜の溝に配置された導電性パターンと、前記導電性パターンを覆う拡散防止膜とを含み、前記導電性パターンは、第１方向に平行な複数の主ラインと、前記複数の主ラインを相互に接続する複数の補助ラインとを含み、
    前記第１方向に直交する第２方向における前記複数の主ラインの各々の幅は、２５０ｎｍ以上かつ２０００ｎｍ以下であり、
    前記複数の主ラインにおける隣り合う主ラインの間隔は、５００ｎｍ以下であり、
    前記第１方向における前記複数の補助ラインの各々の幅は、４００ｎｍより小さく、
    前記複数の主ラインが、第１ラインと、第２ラインと、前記第１ラインと前記第２ラインとの間に配置された第３ラインと、を含み、
    前記第１方向に平行で前記第１ラインに重なる第１辺、および、前記第１方向に平行で前記第２ラインに重なる第２辺を有する正方形の領域が、前記正方形の領域の中に前記複数の補助ラインの少なくとも１つを含むように定義され、
    前記正方形の領域の中における前記導電性パターンの面積を前記正方形の領域の面積で除した値が０．９以下であり、これにより、前記膜の圧縮応力によって前記導電性パターンから前記拡散防止膜が剥がれることが抑制される、
    ことを特徴とする固体撮像装置の製造方法。
  2. 前記第２方向における前記複数の主ラインの各々の幅は、前記第１方向における前記複数の補助ラインの各々の幅より大きい、
    ことを特徴とする請求項１に記載の固体撮像装置の製造方法。
  3. 複数の画素を有する画素アレイ部と、前記画素アレイ部の周辺に配置された周辺回路部とを含む固体撮像装置を製造する製造方法であって、
    前記画素アレイ部を構成する素子および前記周辺回路部を構成する素子を有する半導体基板の上に配線構造を形成する工程と、
    前記画素アレイ部における前記配線構造に複数の光導波路を形成するための複数の開口を形成する工程と、
    前記複数の開口に光導波路材料が充填されるように前記画素アレイ部および前記周辺回路部に前記光導波路材料からなる膜を形成する工程と、
    前記光導波路材料からなる前記膜を平坦化する工程と、
    前記周辺回路部における平坦化された前記膜をエッチングする工程と、を含み、
    前記配線構造は、層間絶縁膜の溝に配置された導電性パターンと、前記導電性パターンを覆う拡散防止膜とを含み、前記導電性パターンは、第１方向に平行な複数の主ラインと、前記複数の主ラインを相互に接続する複数の補助ラインとを含み、前記第１方向に直交する第２方向における前記複数の主ラインの各々の幅は、前記第１方向における前記複数の補助ラインの各々の幅より大きく、
    前記第２方向における前記複数の主ラインの各々の幅は、２５０ｎｍ以上かつ２０００ｎｍ以下であり、
    前記第１方向における前記複数の補助ラインの各々の幅は、４００ｎｍ以上かつ２０００ｎｍ以下であり、
    前記複数の主ラインが、第１ラインと、第２ラインと、前記第１ラインと前記第２ラインとの間に配置された第３ラインと、を含み、
    前記第１方向に平行で前記第１ラインに重なる第１辺、および、前記第１方向に平行で前記第２ラインに重なる第２辺を有する正方形の領域が、前記正方形の領域の中に前記複数の補助ラインの少なくとも１つを含むように定義され、
    前記正方形の領域の中における前記導電性パターンの面積を前記正方形の領域の面積で除した値が０．７５以下であり、これにより、前記膜の圧縮応力によって前記導電性パターンから前記拡散防止膜が剥がれることが抑制される、
    ことを特徴とする固体撮像装置の製造方法。
  4. 前記第２方向における前記複数の主ラインの各々の幅は、４００ｎｍ以上である、
    ことを特徴とする請求項１乃至３のいずれか１項に記載の固体撮像装置の製造方法。
  5. 前記複数の主ラインにおける隣り合う主ラインの間隔は、１４０ｎｍ以上かつ５００ｎｍ以下である、
    ことを特徴とする請求項１乃至４のいずれか１項に記載の固体撮像装置の製造方法。
  6. 前記複数の主ラインにおける隣り合う任意の主ラインと前記複数の補助ラインにおける隣り合う任意の補助ラインとによって囲まれる部分の面積が５６００００ｎｍ２以上かつ２００００００ｎｍ２以下である、
    ことを特徴とする請求項１乃至５のいずれか１項に記載の固体撮像装置の製造方法。
  7. 前記導電性パターンにおける前記複数の主ラインの数は、１２以上である、
    ことを特徴とする請求項１乃至６のいずれか１項に記載の固体撮像装置の製造方法。
  8. 前記配線構造は、複数の配線層を含み、前記導電性パターンは、前記複数の配線層のうち最上の配線層に配置されている、
    ことを特徴とする請求項１乃至７のいずれか１項に記載の固体撮像装置の製造方法。
  9. 前記導電性パターンは、銅を主成分とする配線層である、
    ことを特徴とする請求項８に記載の固体撮像装置の製造方法。
  10. 前記拡散防止膜は、炭化シリコン（ＳｉＣ）および酸化炭化シリコン（ＳｉＯＣ）の少なくとも一方を含む、
    ことを特徴とする請求項９に記載の固体撮像装置の製造方法。
  11. 前記配線構造は、前記拡散防止膜の上に絶縁膜を有し、前記絶縁膜は、５００ｎｍ以下の厚さを有する、
    ことを特徴とする請求項１０に記載の固体撮像装置の製造方法。
  12. 前記膜をエッチングする工程では、前記複数の光導波路と同一材料で構成され前記複数の光導波路から延びた部分が前記配線構造の上に残るように前記膜をエッチングする、
    ことを特徴とする請求項１乃至１１のいずれか１項に記載の固体撮像装置の製造方法。
  13. 前記配線構造は、前記周辺回路部に配置された光導波路を有しない、
    ことを特徴とする請求項１２に記載の固体撮像装置の製造方法。
  14. 前記膜をエッチングする工程では、前記複数の光導波路から延びた前記部分が前記導電性パターンの上には存在しないように前記膜をエッチングする、
    ことを特徴とする請求項１２又は１３に記載の固体撮像装置の製造方法。
  15. 前記複数の光導波路は、窒化シリコンまたは酸化シリコンを含む、
    ことを特徴とする請求項１２乃至１４のいずれか１項に記載の固体撮像装置の製造方法。
  16. 前記層間絶縁膜は、酸化シリコンまたは酸化炭化シリコンを含む、
    ことを特徴とする請求項１乃至１５のいずれか１項に記載の固体撮像装置の製造方法。
  17. 前記導電性パターンは、前記複数の主ラインおよび前記複数の補助ラインのいずれかに接続されたプラグを含む、
    ことを特徴とする請求項１乃至１６のいずれか１項に記載の固体撮像装置の製造方法。
  18. 前記複数の補助ラインは、前記複数の主ラインのうち少なくとも２つの主ラインを相互に接続し他の主ラインを接続しないように前記第２方向に平行に延びた補助ラインを含む、
    ことを特徴とする請求項１乃至１７のいずれか１項に記載の固体撮像装置の製造方法。
  19. 前記複数の補助ラインは、前記複数の主ラインのうち第１グループを構成する主ラインを相互に接続する第１補助ラインと、前記複数の主ラインのうち第２グループを構成する主ラインを相互に接続する第２補助ラインとを含み、前記第１グループを構成する主ラインの少なくとも一部は、前記第２グループを構成する主ラインと異なり、前記第１方向における前記第１補助ラインの位置と、前記第１方向における前記第２補助ラインの位置とが互いに異なる、
    ことを請求項１乃至１７のいずれか１項に記載の固体撮像装置の製造方法。
  20. 前記導電性パターンは、固定電圧が印加されるパターンである、
    ことを特徴とする請求項１乃至１９のいずれか１項に記載の固体撮像装置の製造方法。
  21. 前記導電性パターンは、前記周辺回路部に配置されている、
    ことを特徴とする請求項１乃至２０のいずれか１項に記載の固体撮像装置の製造方法。
JP2017085612A 2017-04-24 2017-04-24 固体撮像装置の製造方法 Active JP6982977B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017085612A JP6982977B2 (ja) 2017-04-24 2017-04-24 固体撮像装置の製造方法
US15/954,763 US10529766B2 (en) 2017-04-24 2018-04-17 Camera and solid-state image sensor that includes a wiring structure with an electrically conductive pattern having plural primary and auxiliary lines arranged on a semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017085612A JP6982977B2 (ja) 2017-04-24 2017-04-24 固体撮像装置の製造方法

Publications (3)

Publication Number Publication Date
JP2018186137A JP2018186137A (ja) 2018-11-22
JP2018186137A5 JP2018186137A5 (ja) 2020-05-21
JP6982977B2 true JP6982977B2 (ja) 2021-12-17

Family

ID=63854809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017085612A Active JP6982977B2 (ja) 2017-04-24 2017-04-24 固体撮像装置の製造方法

Country Status (2)

Country Link
US (1) US10529766B2 (ja)
JP (1) JP6982977B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102553314B1 (ko) * 2018-08-29 2023-07-10 삼성전자주식회사 이미지 센서
KR20200108133A (ko) * 2019-03-06 2020-09-17 삼성전자주식회사 이미지 센서 및 이미징 장치
US11515437B2 (en) * 2019-12-04 2022-11-29 Omnivision Technologies, Inc. Light sensing system and light sensor with polarizer

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10303304A (ja) 1997-04-23 1998-11-13 Oki Electric Ind Co Ltd 半導体集積回路
JP3434793B2 (ja) 2000-09-29 2003-08-11 Ｎｅｃエレクトロニクス株式会社 半導体装置とその製造方法
JP2002334883A (ja) 2001-05-10 2002-11-22 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
JP3614412B2 (ja) * 2002-07-26 2005-01-26 沖電気工業株式会社 配線層構造及びその形成方法
KR100499174B1 (ko) * 2003-06-17 2005-07-01 삼성전자주식회사 이미지 소자
KR100666371B1 (ko) * 2004-12-23 2007-01-09 삼성전자주식회사 이미지 소자의 제조 방법
JP2007165487A (ja) 2005-12-12 2007-06-28 Nec Electronics Corp 半導体装置及びその設計方法
JP4647484B2 (ja) 2005-12-27 2011-03-09 ルネサスエレクトロニクス株式会社 半導体装置
US7935560B2 (en) * 2007-09-06 2011-05-03 International Business Machines Corporation Imagers having electrically active optical elements
JP2009259967A (ja) 2008-04-15 2009-11-05 Nec Corp 配線構造、半導体装置及び半導体装置の製造方法
JP4701264B2 (ja) 2008-04-18 2011-06-15 ルネサスエレクトロニクス株式会社 半導体装置、および半導体装置の製造方法
JP2011009645A (ja) 2009-06-29 2011-01-13 Toshiba Corp 半導体装置及びその製造方法
JP5538807B2 (ja) * 2009-10-13 2014-07-02 キヤノン株式会社 光電変換装置、光電変換装置の製造方法、および撮像システム
JP5704811B2 (ja) * 2009-12-11 2015-04-22 キヤノン株式会社 固体撮像装置の製造方法
JP2011146563A (ja) * 2010-01-15 2011-07-28 Panasonic Corp 半導体装置
JP5629114B2 (ja) 2010-04-13 2014-11-19 ルネサスエレクトロニクス株式会社 半導体集積回路およびそのパターンレイアウト方法
JP5970747B2 (ja) 2011-05-24 2016-08-17 ソニー株式会社 半導体装置
EP3534399A1 (en) * 2011-05-24 2019-09-04 Sony Corporation Semiconductor device
JP5837783B2 (ja) * 2011-09-08 2015-12-24 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP2014022561A (ja) * 2012-07-18 2014-02-03 Sony Corp 固体撮像装置、及び、電子機器
US9659991B2 (en) 2012-10-22 2017-05-23 Canon Kabushiki Kaisha Image capturing apparatus, manufacturing method thereof, and camera
JP6055270B2 (ja) 2012-10-26 2016-12-27 キヤノン株式会社 固体撮像装置、その製造方法、およびカメラ
KR102180102B1 (ko) * 2014-03-07 2020-11-17 삼성전자주식회사 이미지 센서 및 그 제조방법
JP6468071B2 (ja) 2015-05-25 2019-02-13 富士通株式会社 半導体装置及び電子装置並びに半導体装置の製造方法
KR102405745B1 (ko) * 2015-08-05 2022-06-03 삼성전자주식회사 반도체 장치
KR20170084519A (ko) * 2016-01-12 2017-07-20 삼성전자주식회사 이미지 센서
US10204943B2 (en) 2016-08-10 2019-02-12 Canon Kabushiki Kaisha Image sensor, method of manufacturing the same, and camera with pixel including light waveguide and insulation film

Also Published As

Publication number Publication date
US10529766B2 (en) 2020-01-07
JP2018186137A (ja) 2018-11-22
US20180308892A1 (en) 2018-10-25

Similar Documents

Publication Publication Date Title
US9666628B2 (en) Solid-state imaging device and method for manufacturing the same
JP5357441B2 (ja) 固体撮像装置の製造方法
TWI509783B (zh) 半導體裝置及其形成方法
JP5853351B2 (ja) 半導体装置、半導体装置の製造方法、及び電子機器
TWI425605B (zh) A semiconductor device and a back-illuminated solid-state imaging device
KR100690880B1 (ko) 픽셀별 광감도가 균일한 이미지 센서 및 그 제조 방법
CN108701697B (zh) 固态图像传感器、固态图像传感器的制造方法以及电子设备
KR100982823B1 (ko) 광전 변환 장치의 제조 방법
US9455284B2 (en) Stack type image sensor
JP6982977B2 (ja) 固体撮像装置の製造方法
US9564399B2 (en) Solid state image sensor and method for manufacturing the same
US20220123039A1 (en) Semiconductor device
JP6700811B2 (ja) 半導体装置および半導体装置の製造方法
JP6256562B2 (ja) 固体撮像装置及び電子機器
WO2021084959A1 (ja) 撮像装置及び電子機器
CN110678984A (zh) 成像器件和电子装置
US20150349018A1 (en) Method for producing semiconductor device
JP5563257B2 (ja) 光電変換装置、撮像システム、及び光電変換装置の製造方法
JP6233376B2 (ja) 固体撮像装置及び電子機器
JP2018078305A (ja) 固体撮像装置及び電子機器
JP6393070B2 (ja) 固体撮像装置、その製造方法およびカメラ
US8669190B2 (en) Method for manufacturing semiconductor device and semiconductor wafer
JP2021121043A (ja) 半導体装置および半導体装置の製造方法
KR20100080235A (ko) 씨모스 이미지센서 및 그 제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200402

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200402

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20210103

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210520

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211025

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211122

R151 Written notification of patent or utility model registration

Ref document number: 6982977

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151