JP6976111B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6976111B2
JP6976111B2 JP2017173957A JP2017173957A JP6976111B2 JP 6976111 B2 JP6976111 B2 JP 6976111B2 JP 2017173957 A JP2017173957 A JP 2017173957A JP 2017173957 A JP2017173957 A JP 2017173957A JP 6976111 B2 JP6976111 B2 JP 6976111B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
metal layer
metal
back surface
blade
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017173957A
Other languages
English (en)
Other versions
JP2019050296A (ja
Inventor
裕之 宇都宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2017173957A priority Critical patent/JP6976111B2/ja
Priority to TW107129370A priority patent/TW201921453A/zh
Priority to KR1020180105952A priority patent/KR20190029452A/ko
Priority to CN201811035569.6A priority patent/CN109494188A/zh
Priority to US16/124,637 priority patent/US10636707B2/en
Publication of JP2019050296A publication Critical patent/JP2019050296A/ja
Application granted granted Critical
Publication of JP6976111B2 publication Critical patent/JP6976111B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02614—Transformation of metal, e.g. oxidation, nitridation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32131—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Dicing (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Laser Beam Processing (AREA)

Description

本発明は、半導体装置の製造方法に関し、特に、裏面にメタルが形成されたウェハを個片化する工程を含む半導体装置の製造方法に関する。
パワーデバイスなどが形成されたウェハには、その裏面に端子としてメタル（例えば、ＣｕやＡｇなど）を形成する構造がとられているものがある。
前述した構造のウェハをブレードダイシングで個片化する場合、半導体基板とメタルの両方を切断する必要がある。しかし、半導体基板とメタルを切断するブレードや条件は異なり、例えば、メタル向けのブレード及び条件でダイシングをすると半導体基板に欠けやクラック（以下、「チッピング」ともいう）が入り易く、半導体基板向けのブレード及び条件でダイシングすると裏面のメタルがブレードに貼り付き、目詰まりが起こり易い。目詰まりしたブレードは切断能力が著しく低下して、半導体基板のチッピングの原因となる。また、メタルの切断能力が低いとメタルが綺麗に切断されず裏面側に伸びてしまい、後の工程でこの伸びた部分が欠落し、ショート不良の原因となる場合もある。また、裏面のメタルが延性の高い性質のものである場合、メタルが延びて切断されず不良となることもある。
このような問題に対し、従来、裏面のメタルをストリートに沿って予め除去しておき、半導体基板の表面からストリートに沿ってブレードにより半導体基板を切断して個片化する方法が提案されている（例えば、特許文献１、２参照）。
特開平４−０５６１４９号公報 特開平４−３３５５５０号公報
近年、裏面にメタルが形成された構造のウェハでは、デバイスの特性向上の要求から、半導体基板をより薄くし、メタルをより厚くして抵抗を下げる方向になっており、現在の構成比は、半導体基板／メタルの膜厚は、およそ３／２〜１／１といった比率にまでなってきている。
そのため、特許文献１や２のように、裏面のメタルをストリートに沿って予め除去した場合、非常に薄い膜厚の半導体基板をブレードで切断することになるため、チッピングが多く発生して歩留まりが落ち、生産性が低下する。
したがって、本発明は、裏面にメタルが形成されたウェハを、チッピングの発生や切断不良を抑えて個片化することが可能な半導体装置の製造方法を提供することを目的とする。
本発明の半導体装置の製造方法は、半導体基板の裏面にメタル層を形成する工程と、前記メタル層をブレードダイシングする工程と、前記半導体基板をステルスダイシング（登録商標）する工程とを備えることを特徴とする。
本発明によれば、メタル層についてはメタル向けのブレード及び条件でダイシングを行うことができ、半導体基板についてはステルスダイシングを行うことによりチッピングの発生がないことから、生産性を低化させることなくウェハを個片化することが可能となる。
本発明の第１の実施形態の半導体装置の製造方法を示す工程断面図である。 図１に示す半導体基板の平面図である。 図１の部分拡大図の一例を示す図である。 図１の部分拡大図の他の例を示す図である。 本発明の第２の実施形態の半導体装置の製造方法を示す工程断面図である。 本発明の第３の実施形態の半導体装置の製造方法を示す工程断面図である。
以下、図面を参照しながら本発明を実施するための形態を説明する。
［第１の実施形態］
図１（ａ）〜（ｇ）は、本発明の第１の実施形態の半導体装置の製造方法を示す工程断面図であり、特に、半導体基板の裏面にメタルを形成し、これを個片化する工程を説明するための工程断面図である。
図１（ａ）に示すように、例えば、ＭＯＳＦＥＴ等のパワーデバイスが形成された半導体基板１１の表面１１の表面１１ｔにサポート基板２０及びバックグラインドテープ２１を順に貼り付ける。
次に、バックグラインドを行い、図１（ｂ）に示すように、半導体基板１１の厚さを薄くした後、サポート基板２０からバックグラインドテープ２１を剥がす。
次に、半導体基板１１に格子状に複数設けられた図２に示すストリート１１ｓｔに沿って、半導体基板１１の裏面１１ｂ側からレーザーを照射する。これにより、図１（ｃ）に示すように、半導体基板１１の内部に改質層（ダメージ層）１２が形成される。
次に、図１（ｄ）に示すように、半導体基板１１の裏面１１ｂ上に、めっきによりメタル層１３を形成する。
続いて、ストリート１１ｓｔ（図２参照）に沿って、メタル層の裏面１３ｂ側からメタル層１３をブレード２２によりダイシングする。このとき、半導体基板１１はダイシングしないため、メタル向けのブレード及び条件を用いる。これにより、図１（ｅ）に示すように、メタル層１３は、格子状に分割される。
次に、半導体基板１１からサポート基板２０を剥がした後、図１（ｆ）に示すように、メタル層１３の裏面にエキスパンドテープ２３を貼り付ける。
最後に、エキスパンドテープ２３をエキスパンドする。これにより、半導体基板１１に外力が加わるため、図１（ｇ）に示すように、半導体基板１１の改質層１２から上下に分断が進み、半導体基板１１がストリート１１ｓｔに沿って格子状に分割される。
以上のようにして、半導体基板１１の裏面にメタル層１３が形成されたウェハを個片化することができる。
本実施形態によれば、半導体基板１１についてはステルスダイシング（改質層１２の形成及び外力の印加）によって分割し、メタル層１３についてはメタル向けのブレード及び条件でのダイシングにより分割することができるため、チッピングの発生や切断不良を抑制して、ウェハを個片化することが可能となる。
また、上述のとおり、メタル層１３の切断は、メタル層１３の裏面１３ｂ側からのブレードダイシングにより行っているため、メタルのメタル層１３の裏面側への伸びの発生が抑制され、伸びた部分の欠落による不良の発生も防止できる。
なお、本実施形態においては、メタル層１３を形成する前に、半導体基板１１の裏面１１ｂからレーザーを照射して改質層１２を形成している。これに対し、半導体基板１１の裏面にメタル層１３を形成した後に、改質層１２の形成を行うことも可能である。ただし、一般に、半導体基板１１表面１１ｔ側のストリートには、マークやＴＥＧなどが配置されているため、半導体基板１１表面１１ｔ側からレーザー照射を行った場合、マークやＴＥＧなどが妨げとなり、ステルスダイシングに悪影響が生じるおそれがある。そのため、本実施形態のように、メタル層１３の形成前に半導体基板１１の裏面１１ｂ側からレーザーの照射を行っておくのが望ましい。
図３は、図１（ｇ）におけるＰ部分の拡大図の一例を示す図である。また、図４は、図１（ｇ）におけるＰ部分拡大図の他の例を示す図である。
図１（ｅ）に示す工程において、図３に示すように、ブレード２２による切り込み１３ｃが半導体基板１１まで達さず、メタル層１３が切り込み１３ｃの底部に薄く残っていても、図１（ｇ）に示す工程におけるエキスパンドによる外力によって改質層１２から上下に分断が進み、薄く残ったメタル層１３も分断されるため、ウェハを個片化することができる。
一方、図１（ｅ）に示す工程において、図４に示すように、ブレード２２による切り込み１３ｃが半導体基板１１に達していると、エキスパンドによって、半導体基板１１の切り込み１３ｃの部分からも分断が進むことになるため、切り込み１３ｃが図３に示すような状態である場合と比べ、より確実にウェハを個片化することができる。したがって、ブレード２２による切り込み１３ｃは、半導体基板１１にまで達している方が望ましい。
ただし、切り込み１３ｃを半導体基板１１に達するようにするか否かは、半導体基板１１やメタル層１３の厚さやその他の条件等に応じて、適宜選択するのが好ましい。
［第２の実施形態］
図５は、本発明の第２の実施形態の半導体装置の製造方法を示す工程断面図である。
本実施形態による半導体装置の製造方法は、図１に示す第１の実施形態の半導体装置の製造方法の図１（ｄ）に示す工程までは同一であるため、同様の構成要素には同一の符号を付し、重複する説明は適宜省略する。
本実施形態では、図１（ｄ）に示すように、半導体基板１１の裏面１１ｂ上にメタル層１３を形成した後、図５に示すように、ストリート１１ｓｔ（図２参照）に沿って、メタル層１３の裏面１３ｂ側からメタル層１３をブレード２２によりダイシングする。このとき、半導体基板１１に力が加わるようにブレードダイシングを行うことにより、半導体基板１１に外力が加わることにより、改質層１２から上下に分断が進み、ウェハを個片化することができる。したがって、本実施形態によれば、エキスパンドテープが不要となり、工程を簡略化することができる。なお、本実施形態は、半導体基板１１のバックグラインド後の厚さが特に薄い場合に有効である。
［第３の実施形態］
図６（ａ）〜（ｃ）は、本発明の第３の実施形態の半導体装置の製造方法を示す工程断面図である。
本実施形態による半導体装置の製造方法は、図１に示す第１の実施形態の半導体装置の製造方法の図１（ｄ）に示す工程までは同一であるため、同様の構成要素には同一の符号を付し、重複する説明は適宜省略する。
本実施形態では、図１（ｄ）に示すように、半導体基板１１の裏面１１ｂ上にメタル層１３を形成した後、図６（ａ）に示すように、サポート基板２０を半導体基板１１の表面から剥がす。
次に、図６（ｂ）に示すように、メタル層１３をメタル層１３の裏面１３ｂの方向に反らすことにより、半導体基板１１に外力が加えられて、半導体基板１１が改質層１２に沿って格子状に分割される。
その後、図６（ｃ）に示すように、メタル層１３の裏面１３ｂ側からメタル層１３をブレード２２によりダイシングする。これにより、メタル層１３も格子状に分割され、ウェハの個片化が完了する。
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲において種々の変更が可能であることは言うまでもない。
例えば、上記第１の実施形態では、メタル層１３をブレードダイシングした後に、エキスパンドにより半導体基板１１を分割しているが、メタル層１３の延性が高い場合には、エキスパンドによる半導体基板１１の分割を先に行い、その後、メタル層１３をブレードダイシングするようにしてもよい。
また、上記実施形態においては、バックグラインドを行う際に、サポート基板２０を用いる例を示したが、サポート基板２０は用いなくても構わない。
１１ 半導体基板
１２ 改質層
１３ メタル層
２０ サポート基板
２１ バックグラインドテープ
２２ ブレード
２３ エキスパンドテープ

Claims (2)

  1. 半導体基板のストリートに沿ってレーザーを照射し、前記半導体基板内部に改質層を形成する工程と、
    前記半導体基板の裏面にメタル層を形成する工程と、
    前記メタル層を前記ストリートに沿ってブレードによりダイシングする工程と、
    前記改質層が形成された半導体基板に外力を加えて前記半導体基板をダイシングする工程と、
    を備え、
    前記外力は、前記メタル層をダイシングする工程において、前記ブレードにより加えられることを特徴とする半導体装置の製造方法。
  2. 前記メタル層の形成は、前記改質層を形成する工程よりも後に行われ、
    前記レーザーは、前記半導体基板の裏面から照射されることを特徴とする請求項１に記載の半導体装置の製造方法。
JP2017173957A 2017-09-11 2017-09-11 半導体装置の製造方法 Active JP6976111B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2017173957A JP6976111B2 (ja) 2017-09-11 2017-09-11 半導体装置の製造方法
TW107129370A TW201921453A (zh) 2017-09-11 2018-08-23 半導體裝置的製造方法
KR1020180105952A KR20190029452A (ko) 2017-09-11 2018-09-05 반도체 장치의 제조 방법
CN201811035569.6A CN109494188A (zh) 2017-09-11 2018-09-06 半导体装置的制造方法
US16/124,637 US10636707B2 (en) 2017-09-11 2018-09-07 Method of manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017173957A JP6976111B2 (ja) 2017-09-11 2017-09-11 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2019050296A JP2019050296A (ja) 2019-03-28
JP6976111B2 true JP6976111B2 (ja) 2021-12-08

Family

ID=65632316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017173957A Active JP6976111B2 (ja) 2017-09-11 2017-09-11 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US10636707B2 (ja)
JP (1) JP6976111B2 (ja)
KR (1) KR20190029452A (ja)
CN (1) CN109494188A (ja)
TW (1) TW201921453A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7398242B2 (ja) * 2019-10-28 2023-12-14 東京エレクトロン株式会社 基板処理方法及び基板処理システム
JP2022034898A (ja) 2020-08-19 2022-03-04 キオクシア株式会社 半導体装置の製造方法および半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0456149A (ja) 1990-06-21 1992-02-24 Sharp Corp 半導体基板
JPH04335550A (ja) 1991-05-13 1992-11-24 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JP2763441B2 (ja) * 1992-02-06 1998-06-11 三菱電機株式会社 半導体装置の製造方法
JP4561605B2 (ja) * 2005-11-16 2010-10-13 株式会社デンソー 半導体ウェハ加圧治具およびその使用方法
US8680653B2 (en) * 2007-11-12 2014-03-25 Infineon Technologies Ag Wafer and a method of dicing a wafer
JP2009200140A (ja) * 2008-02-20 2009-09-03 Disco Abrasive Syst Ltd 半導体チップの製造方法
JP5888870B2 (ja) * 2011-04-25 2016-03-22 株式会社ディスコ ウエーハの分割方法
US20130140592A1 (en) * 2011-12-01 2013-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Light emitting diode with improved light extraction efficiency and methods of manufacturing same
US10325861B2 (en) * 2016-09-30 2019-06-18 Intel IP Corporation Methods and structures for dicing integrated circuits from a wafer

Also Published As

Publication number Publication date
KR20190029452A (ko) 2019-03-20
US10636707B2 (en) 2020-04-28
US20190080964A1 (en) 2019-03-14
CN109494188A (zh) 2019-03-19
TW201921453A (zh) 2019-06-01
JP2019050296A (ja) 2019-03-28

Similar Documents

Publication Publication Date Title
JP4840174B2 (ja) 半導体チップの製造方法
US9601437B2 (en) Plasma etching and stealth dicing laser process
JP4840200B2 (ja) 半導体チップの製造方法
US10607861B2 (en) Die separation using adhesive-layer laser scribing
US9099546B2 (en) Workpiece dividing method including two laser beam application steps
EP2284872A3 (en) Method for cutting semiconductor substrate
US8148240B2 (en) Method of manufacturing semiconductor chips
JP2014520407A (ja) ダイアタッチフィルム（ｄａｆ）又は他の材料層をダイシングする前におけるレーザカットされた半導体のエッチング
JP5590100B2 (ja) 半導体装置製造用積層シート
JP6976111B2 (ja) 半導体装置の製造方法
TWI251874B (en) Semiconductor device manufacturing apparatus and its manufacturing method
TW201126648A (en) Semiconductor die singulation method
TWI455199B (zh) 晶圓切割製程
US7211500B2 (en) Pre-process before cutting a wafer and method of cutting a wafer
JP2006237056A (ja) 半導体装置の製造方法
JP2008103433A (ja) 半導体装置およびその製造方法
JP5226472B2 (ja) 切削方法
JP5141070B2 (ja) ウェーハのダイシング方法
JP2006049419A (ja) ダイシング方法
US10373857B2 (en) Backside stealth dicing through tape followed by front side laser ablation dicing process
JP2013161944A (ja) ダイシング方法
JP2004214359A (ja) 基板加工方法および基板加工装置
JPH05206267A (ja) 半導体装置の製造方法
JP2007081360A (ja) 垂直型発光ダイオードおよびその製造方法
JP2009208136A (ja) 半導体チップの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200825

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211102

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211109

R150 Certificate of patent or registration of utility model

Ref document number: 6976111

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350