TWI629590B - 記憶體管理方法、記憶體控制電路單元及記憶體儲存裝置 - Google Patents

記憶體管理方法、記憶體控制電路單元及記憶體儲存裝置 Download PDF

Info

Publication number
TWI629590B
TWI629590B TW106112480A TW106112480A TWI629590B TW I629590 B TWI629590 B TW I629590B TW 106112480 A TW106112480 A TW 106112480A TW 106112480 A TW106112480 A TW 106112480A TW I629590 B TWI629590 B TW I629590B
Authority
TW
Taiwan
Prior art keywords
erasing unit
unit
physical erasing
physical
entity
Prior art date
Application number
TW106112480A
Other languages
English (en)
Other versions
TW201837713A (zh
Inventor
胡俊洋
Original Assignee
群聯電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 群聯電子股份有限公司 filed Critical 群聯電子股份有限公司
Priority to TW106112480A priority Critical patent/TWI629590B/zh
Priority to US15/611,789 priority patent/US10289546B2/en
Application granted granted Critical
Publication of TWI629590B publication Critical patent/TWI629590B/zh
Publication of TW201837713A publication Critical patent/TW201837713A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/202—Non-volatile memory
    • G06F2212/2022—Flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

一種用於具有多個實體抹除單元的可複寫式非揮發性記憶體模組的記憶體管理方法，其包括：提供對應至少部分的實體抹除單元的序列；依據對應第一實體抹除單元的更新時間將第一實體抹除單元排列到序列的第一端以調整序列；依據搜尋順序搜尋此些至少部分的實體抹除單元以找出符合資料條件的至少一第二實體抹除單元，其中搜尋順序是指示從序列的第二端至序列的第一端的順序；以及搬移儲存在至少一第二實體抹除單元中的有效資料。基此，可提升垃圾收集操作的效率。

Description

記憶體管理方法、記憶體控制電路單元及記憶體儲存裝置
本發明是有關於一種記憶體管理方法，且特別是有關於一種用於可複寫式非揮發性記憶體模組的記憶體管理方法、記憶體控制電路單元及記憶體儲存裝置。
數位相機、手機與MP3在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由於可複寫式非揮發性記憶體（rewritable non-volatile memory）具有資料非揮發性、省電、體積小、無機械結構、讀寫速度快等特性，因此，近年可複寫式非揮發性記憶體產業成為電子產業中相當熱門的一環。例如，以快閃記憶體作為儲存媒體的固態硬碟（Solid-state drive）已廣泛應用作為電腦主機的硬碟，以提升電腦的存取效能。
一般來說，記憶體儲存裝置會透過執行垃圾收集（garbage collection）操作來釋放出可用的實體抹除單元，以供新的資料寫入。例如，傳統的垃圾收集操作是選擇實體抹除單元中其有效資料最少的一個實體抹除單元，並複製或搬移此些有效資料至另一個實體抹除單元以釋放出可用的實體抹除單元。
然而，傳統的垃圾收集操作並不會考慮到某一個實體抹除單元所儲存的資料是否近期內曾被更新。若一個實體抹除單元所儲存的資料近期內曾被更新，可能表示此實體抹除單元所儲存的有效資料在近期內可能會因再次被更新而成為無效資料。倘若對此實體抹除單元執行垃圾收集操作，將會造成有效資料被搬移後立即被無效化的情況。
雖然，某些記憶體儲存裝置可依據實體抹除單元的程式化順序或其有效資料的新舊程度來排序實體抹除單元，再優先選取儲存了長久未更動的資料的實體抹除單元來執行垃圾收集操作以避免上述情況。然而，其也未考慮到某一個實體抹除單元所儲存的資料是否因近期內曾被更新而無效化的情況。倘若某個實體抹除單元所儲存的資料近期內被無效化，但卻因其所儲存的其他有效資料屬於長久未更動的資料而使得此些有效資料因垃圾回收操作而被搬移，以致於近期內此些有效資料又因再次被更新而無效化，造成無謂的資源耗費。
本發明提供一種記憶體管理方法、記憶體控制電路單元以及記憶體儲存裝置，可降低剛被搬移的有效資料立即因為被更新而成為無效資料的機率，提升垃圾收集操作的執行效率。
本發明的一範例實施例提出一種用於可複寫式非揮發性記憶體模組的記憶體管理方法，其中可複寫式非揮發性記憶體模組具有複數個實體抹除單元。本記憶體管理方法包括：提供對應所述複數個實體抹除單元中至少部分的實體抹除單元的序列，其中所述序列具有第一端與第二端；依據對應第一實體抹除單元的更新時間將所述第一實體抹除單元排列到所述序列的所述第一端以調整所述序列；依據搜尋順序搜尋所述至少部分的實體抹除單元以找出符合資料條件的至少一第二實體抹除單元，其中所述搜尋順序是指示從所述序列的所述第二端至所述序列的所述第一端的順序；以及搬移儲存在所述至少一第二實體抹除單元中的有效資料。
在本發明的一範例實施例中，所述第一實體抹除單元不會被選取為所述至少一第二實體抹除單元。
在本發明的一範例實施例中，所述依據對應所述第一實體抹除單元的所述更新時間將所述第一實體抹除單元排列到所述序列的所述第一端以調整所述序列的步驟包括：接收寫入指令，其中所述寫入指令指示將第一資料寫入至邏輯位址，並且所述邏輯位址映射至所述第一實體抹除單元；依據所述寫入指令更新所述第一實體抹除單元；以及將所述第一實體抹除單元排列到所述序列的所述第一端。
在本發明的一範例實施例中，所述依據所述寫入指令更新所述第一實體抹除單元的步驟包括：將所述第一資料寫入至所述複數個實體抹除單元之中的其中一個實體抹除單元；以及將儲存在所述第一實體抹除單元的第二資料標識為無效資料，其中所述第一實體抹除單元為所述至少部分的實體抹除單元的其中一個實體抹除單元。
在本發明的一範例實施例中，上述的記憶體管理方法更包括：判斷所述複數個實體抹除單元中的閒置實體抹除單元的數目是否小於或等於預設數目。當所述複數個實體抹除單元中的閒置實體抹除單元的所述數目小於或等於所述預設數目時，執行依據所述搜尋順序搜尋所述至少部分的實體抹除單元以找出符合所述資料條件的所述至少一第二實體抹除單元的步驟。
在本發明的一範例實施例中，所述依據所述搜尋順序搜尋所述至少部分的實體抹除單元以找出符合所述資料條件的所述至少一第二實體抹除單元的步驟包括：依據所述搜尋順序從所述至少部分的實體抹除單元中選取第一候選實體抹除單元；倘若所述第一候選實體抹除單元符合所述資料條件，決定所述第一候選實體抹除單元為所述至少一第二實體抹除單元；倘若所述第一候選實體抹除單元不符合所述資料條件，依據所述搜尋順序從所述至少部分的實體抹除單元中選取所述第一候選實體抹除單元的下一個實體抹除單元作為第二候選實體抹除單元；以及倘若所述第二候選實體抹除單元符合所述資料條件，決定所述第二候選實體抹除單元為所述至少一第二實體抹除單元。
在本發明的一範例實施例中，所述資料條件為一個實體抹除單元的有效計數小於門檻值。所述依據所述搜尋順序搜尋所述至少部分的實體抹除單元以找出符合所述資料條件的所述至少一第二實體抹除單元的步驟更包括：當已搜尋完所述至少部分的實體抹除單元時，將所述門檻值從第一值調整為第二值，並且再次執行依據所述搜尋順序搜尋所述至少部分的實體抹除單元以找出符合所述資料條件的所述至少一第二實體抹除單元的步驟。
在本發明的一範例實施例中，所述第二值大於所述第一值。
在本發明的一範例實施例中，所述搬移儲存在所述至少一第二實體抹除單元中的有效資料的步驟包括：將儲存在所述至少一第二實體抹除單元中的有效資料搬移至所述複數個實體抹除單元之中的第三實體抹除單元。上述的記憶體管理方法更包括：抹除所述至少一第二實體抹除單元。
本發明的一範例實施例提出記憶體控制電路單元，其包括主機介面、記憶體介面與記憶體管理電路。所述主機介面用以耦接至主機系統。所述記憶體介面用以耦接至可複寫式非揮發性記憶體模組，其中所述可複寫式非揮發性記憶體模組具有複數個實體抹除單元。所述記憶體管理電路用以耦接至所述主機介面與所述記憶體介面，並且用以提供對應所述複數個實體抹除單元中至少部分的實體抹除單元的序列，其中所述序列具有第一端與第二端。再者，所述記憶體管理電路更用以依據對應第一實體抹除單元的更新時間將所述第一實體抹除單元排列到所述序列的所述第一端以調整所述序列。此外，所述記憶體管理電路更用以依據搜尋順序搜尋所述至少部分的實體抹除單元以找出符合資料條件的至少一第二實體抹除單元，其中所述搜尋順序是指示從所述序列的所述第二端至所述序列的所述第一端的順序。並且，所述記憶體管理電路更用以搬移儲存在所述至少一第二實體抹除單元中的有效資料。
在本發明的一範例實施例中，所述第一實體抹除單元不會被選取為所述至少一第二實體抹除單元。
在本發明的一範例實施例中，所述記憶體管理電路依據對應所述第一實體抹除單元的所述更新時間將所述第一實體抹除單元排列到所述序列的所述第一端以調整所述序列的操作包括：接收寫入指令，其中所述寫入指令指示將第一資料寫入至邏輯位址，並且所述邏輯位址映射至所述第一實體抹除單元；依據所述寫入指令更新所述第一實體抹除單元；以及將所述第一實體抹除單元排列到所述序列的所述第一端。
在本發明的一範例實施例中，所述記憶體管理電路依據所述寫入指令更新所述第一實體抹除單元的操作包括：將所述第一資料寫入至所述複數個實體抹除單元之中的其中一個實體抹除單元，並且將儲存在所述第一實體抹除單元的第二資料標識為無效資料，其中所述第一實體抹除單元為所述至少部分的實體抹除單元的其中一個實體抹除單元。
在本發明的一範例實施例中，所述記憶體管理電路更用以判斷所述複數個實體抹除單元中的閒置實體抹除單元的數目是否小於或等於預設數目。當所述複數個實體抹除單元中的閒置實體抹除單元的所述數目小於或等於所述預設數目時，所述記憶體管理電路執行依據所述搜尋順序搜尋所述至少部分的實體抹除單元以找出符合所述資料條件的所述至少一第二實體抹除單元的操作。
在本發明的一範例實施例中，所述記憶體管理電路依據所述搜尋順序搜尋所述至少部分的實體抹除單元以找出符合所述資料條件的所述至少一第二實體抹除單元的操作包括：依據所述搜尋順序從所述至少部分的實體抹除單元中選取第一候選實體抹除單元；倘若所述第一候選實體抹除單元的符合所述資料條件，決定所述第一候選實體抹除單元為所述至少一第二實體抹除單元；倘若所述第一候選實體抹除單元不符合所述資料條件，依據所述搜尋順序從所述至少部分的實體抹除單元中選取所述第一候選實體抹除單元的下一個實體抹除單元作為第二候選實體抹除單元；以及倘若所述第二候選實體抹除單元符合所述資料條件，決定所述第二候選實體抹除單元為所述至少一第二實體抹除單元。
在本發明的一範例實施例中，所述資料條件為一個實體抹除單元的有效計數小於門檻值。所述記憶體管理電路依據所述搜尋順序搜尋所述至少部分的實體抹除單元以找出符合所述資料條件的所述至少一第二實體抹除單元的操作更包括：當已搜尋完所述至少部分的實體抹除單元時，將門檻值從第一值調整為第二值，並且再次執行依據搜尋順序搜尋此些至少部分的實體抹除單元以找出符合資料條件的至少一第二實體抹除單元的操作。
在本發明的一範例實施例中，所述第二值大於所述第一值。
在本發明的一範例實施例中，所述記憶體管理電路搬移儲存在所述至少一第二實體抹除單元中的有效資料的操作包括：將儲存在所述至少一第二實體抹除單元中的有效資料搬移至所述複數個實體抹除單元之中的第三實體抹除單元。所述記憶體管理電路更用以抹除所述至少一第二實體抹除單元。
本發明的一範例實施例提出一種記憶體儲存裝置，其包括連接介面單元、可複寫式非揮發性記憶體模組與記憶體控制電路單元。所述連接介面單元用以耦接至主機系統。所述可複寫式非揮發性記憶體模組具有複數個實體抹除單元。所述記憶體控制電路單元耦接至所述連接介面單元與所述可複寫式非揮發性記憶體模組並且用以提供對應所述複數個實體抹除單元中至少部分的實體抹除單元的序列，其中所述序列具有第一端與第二端。再者，所述記憶體控制電路單元更用以依據對應第一實體抹除單元的更新時間將所述第一實體抹除單元排列到所述序列的所述第一端以調整所述序列。此外，所述記憶體控制電路單元更用以依據搜尋順序搜尋所述至少部分的實體抹除單元以找出符合資料條件的至少一第二實體抹除單元，其中所述搜尋順序是指示從所述序列的所述第二端至所述序列的所述第一端的順序。並且，所述記憶體控制電路單元更用以搬移儲存在所述至少一第二實體抹除單元中的有效資料。
在本發明的一範例實施例中，所述第一實體抹除單元不會被選取為所述至少一第二實體抹除單元。
在本發明的一範例實施例中，所述記憶體控制電路單元依據對應所述第一實體抹除單元的更新時間將所述第一實體抹除單元排列到所述序列的所述第一端以調整所述序列的操作包括：接收寫入指令，其中所述寫入指令指示將第一資料寫入至邏輯位址，並且所述邏輯位址映射至所述第一實體抹除單元；依據所述寫入指令更新所述第一實體抹除單元；以及將所述第一實體抹除單元排列到所述序列的所述第一端。
在本發明的一範例實施例中，所述記憶體控制電路單元依據所述寫入指令更新所述第一實體抹除單元的操作包括：將所述第一資料寫入至所述複數個實體抹除單元之中的其中一個實體抹除單元，並且將儲存在所述第一實體抹除單元的第二資料標識為無效資料，其中所述第一實體抹除單元為所述至少部分的實體抹除單元的其中一個實體抹除單元。
在本發明的一範例實施例中，所述記憶體控制電路單元更用以判斷所述複數個實體抹除單元中的閒置實體抹除單元的數目是否小於或等於預設數目。當所述複數個實體抹除單元中的閒置實體抹除單元的所述數目小於或等於所述預設數目時，所述記憶體控制電路單元執行依據所述搜尋順序搜尋所述至少部分的實體抹除單元以找出符合所述資料條件的所述至少一第二實體抹除單元的操作。
在本發明的一範例實施例中，所述記憶體控制電路單元依據所述搜尋順序搜尋所述至少部分的實體抹除單元以找出符合所述資料條件的所述至少一第二實體抹除單元的操作包括：依據所述搜尋順序從所述至少部分的實體抹除單元中選取第一候選實體抹除單元；倘若所述第一候選實體抹除單元符合所述資料條件，決定所述第一候選實體抹除單元為所述至少一第二實體抹除單元；倘若所述第一候選實體抹除單元不符合所述資料條件，依據所述搜尋順序從所述至少部分的實體抹除單元中選取所述第一候選實體抹除單元的下一個實體抹除單元作為第二候選實體抹除單元；以及倘若所述第二候選實體抹除單元符合所述資料條件，決定所述第二候選實體抹除單元為所述至少一第二實體抹除單元。
在本發明的一範例實施例中，所述資料條件為一個實體抹除單元的有效計數小於門檻值。所述記憶體控制電路單元依據所述搜尋順序搜尋所述至少部分的實體抹除單元以找出符合所述資料條件的所述至少一第二實體抹除單元的操作更包括：當已搜尋完所述至少部分的實體抹除單元時，將所述門檻值從第一值調整為第二值，並且再次執行依據所述搜尋順序搜尋所述至少部分的實體抹除單元以找出符合所述資料條件的所述至少一第二實體抹除單元的操作。
在本發明的一範例實施例中，所述第二值大於所述第一值。
在本發明的一範例實施例中，所述記憶體控制電路單元搬移儲存在所述至少一第二實體抹除單元中的有效資料的操作包括：將儲存在所述至少一第二實體抹除單元中的有效資料搬移至所述複數個實體抹除單元之中的第三實體抹除單元。所述記憶體控制電路單元更用以抹除所述至少一第二實體抹除單元。
基於上述，本範例實施例的記憶體管理方法、記憶體儲存裝置與記憶體控制電路單元是藉由排序至少部分的實體抹除單元以產生序列，並將最近被更新的實體抹除單元排列至序列的一端來動態地調整序列。此外，從序列的另一端依序地選取實體抹除單元以找出可用於執行垃圾回收操作的實體抹除單元。由此，可提升垃圾收集操作的執行效率。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
一般而言，記憶體儲存裝置（亦稱，記憶體儲存系統）包括可複寫式非揮發性記憶體模組與控制器（亦稱，控制電路單元）。通常記憶體儲存裝置是與主機系統一起使用，以使主機系統可將資料寫入至記憶體儲存裝置或從記憶體儲存裝置中讀取資料。
圖1是依據一範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出（I/O）裝置的示意圖，並且圖2是依據另一範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出（I/O）裝置的示意圖。
請參照圖1與圖2，主機系統11一般包括處理器111、隨機存取記憶體（random access memory, RAM）112、唯讀記憶體（read only memory, ROM）113及資料傳輸介面114。處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114皆耦接至系統匯流排（system bus）110。
在本範例實施例中，主機系統11是透過資料傳輸介面114與記憶體儲存裝置10耦接。例如，主機系統11可經由資料傳輸介面114將資料寫入至記憶體儲存裝置10或從記憶體儲存裝置10中讀取資料。此外，主機系統11是透過系統匯流排110與I/O裝置12耦接。例如，主機系統11可經由系統匯流排110將輸出訊號傳送至I/O裝置12或從I/O裝置12接收輸入訊號。
在本範例實施例中，處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114是可設置在主機系統11的主機板20上。資料傳輸介面114的數目可以是一或多個。透過資料傳輸介面114，主機板20可以經由有線或無線方式耦接至記憶體儲存裝置10。記憶體儲存裝置10可例如是隨身碟201、記憶卡202、固態硬碟（Solid State Drive, SSD）203或無線記憶體儲存裝置204。無線記憶體儲存裝置204可例如是近距離無線通訊（Near Field Communication Storage, NFC）記憶體儲存裝置、無線傳真（WiFi）記憶體儲存裝置、藍牙（Bluetooth）記憶體儲存裝置或低功耗藍牙記憶體儲存裝置（例如，iBeacon）等以各式無線通訊技術為基礎的記憶體儲存裝置。此外，主機板20也可以透過系統匯流排110耦接至全球定位系統（Global Positioning System, GPS）模組205、網路介面卡206、無線傳輸裝置207、鍵盤208、螢幕209、喇叭210等各式I/O裝置。例如，在一範例實施例中，主機板20可透過無線傳輸裝置207存取無線記憶體儲存裝置204。
在一範例實施例中，所提及的主機系統為可實質地與記憶體儲存裝置配合以儲存資料的任意系統。雖然在上述範例實施例中，主機系統是以電腦系統來作說明，然而，圖3是依據另一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。請參照圖3，在另一範例實施例中，主機系統31也可以是數位相機、攝影機、通訊裝置、音訊播放器、視訊播放器或平板電腦等系統，而記憶體儲存裝置30可為其所使用的SD卡32、CF卡33或嵌入式儲存裝置34等各式非揮發性記憶體儲存裝置。嵌入式儲存裝置34包括嵌入式多媒體卡（embedded MMC, eMMC）341及/或嵌入式多晶片封裝儲存裝置（embedded Multi Chip Package, eMCP）342等各類型將記憶體模組直接耦接於主機系統的基板上的嵌入式儲存裝置。
圖4是依據一範例實施例所繪示的主機系統與記憶體儲存裝置的概要方塊圖。
請參照圖4，記憶體儲存裝置10包括連接介面單元402、記憶體控制電路單元404與可複寫式非揮發性記憶體模組406。
在本範例實施例中，連接介面單元402是相容於安全數位（Secure Digital, SD）介面標準。然而，必須瞭解的是，本發明不限於此，連接介面單元402亦可以是符合序列先進附件（Serial Advanced Technology Attachment, SATA）標準、並列先進附件（Parallel Advanced Technology Attachment, PATA）標準、電氣和電子工程師協會（Institute of Electrical and Electronic Engineers, IEEE）1394標準、高速周邊零件連接介面（Peripheral Component Interconnect Express, PCI Express）標準、通用序列匯流排（Universal Serial Bus, USB）標準、超高速一代（Ultra High Speed-I, UHS-I）介面標準、超高速二代（Ultra High Speed-II, UHS-II）介面標準、記憶棒（Memory Stick, MS）介面標準、多晶片封裝（Multi-Chip Package）介面標準、多媒體儲存卡（Multi Media Card, MMC）介面標準、嵌入式多媒體儲存卡（Embedded Multimedia Card, eMMC）介面標準、通用快閃記憶體（Universal Flash Storage, UFS）介面標準、嵌入式多晶片封裝（embedded Multi Chip Package, eMCP）介面標準、小型快閃（Compact Flash, CF）介面標準、整合式驅動電子介面（Integrated Device Electronics, IDE）標準或其他適合的標準。在本範例實施例中，連接介面單元402可與記憶體控制電路單元404封裝在一個晶片中，或者連接介面單元402是佈設於一包含記憶體控制電路單元之晶片外。
記憶體控制電路單元404用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令，並且依據主機系統11的指令在可複寫式非揮發性記憶體模組406中進行資料的寫入、讀取與抹除等操作。
可複寫式非揮發性記憶體模組406是耦接至記憶體控制電路單元404，並且用以儲存主機系統11所寫入之資料。可複寫式非揮發性記憶體模組406具有實體抹除單元410(0)~ 410(N)。例如，實體抹除單元410(0)~410(N)可屬於同一個記憶體晶粒（die）或者屬於不同的記憶體晶粒。每一實體抹除單元分別具有複數個實體程式化單元，其中屬於同一個實體抹除單元之實體程式化單元可被獨立地寫入且被同時地抹除。然而，必須瞭解的是，本發明不限於此，每一實體抹除單元是可由64個實體程式化單元、256個實體程式化單元或其他任意個實體程式化單元所組成。
更詳細來說，實體抹除單元為抹除之最小單位。亦即，每一實體抹除單元含有最小數目之一併被抹除之記憶胞。實體程式化單元為程式化的最小單元。即，實體程式化單元為寫入資料的最小單元。每一實體程式化單元通常包括資料位元區與冗餘位元區。資料位元區包含多個實體存取位址用以儲存使用者的資料，而冗餘位元區用以儲存系統的資料（例如，控制資訊與錯誤更正碼）。在本範例實施例中，每一個實體程式化單元的資料位元區中會包含8個實體存取位址，且一個實體存取位址的大小為512位元組（byte）。然而，在其他範例實施例中，資料位元區中也可包含數目更多或更少的實體存取位址，本發明並不限制實體存取位址的大小以及個數。例如，在一範例實施例中，實體抹除單元為實體區塊，並且實體程式化單元為實體頁面或實體扇區，但本發明不以此為限。
在本範例實施例中，可複寫式非揮發性記憶體模組406為單階記憶胞（Single Level Cell，SLC）NAND型快閃記憶體模組（即，一個記憶胞中可儲存1個資料位元的快閃記憶體模組）。然而，本發明不限於此，可複寫式非揮發性記憶體模組406亦可是多階記憶胞（Multi Level Cell，MLC）NAND型快閃記憶體模組（即，一個記憶胞中可儲存2個資料位元的快閃記憶體模組）、複數階記憶胞（Trinary Level Cell，TLC）NAND型快閃記憶體模組（即，一個記憶胞中可儲存3個資料位元的快閃記憶體模組）或其他具有相同特性的記憶體模組。
圖5是依據一範例實施例所繪示之記憶體控制電路單元的概要方塊圖。
請參照圖5，記憶體控制電路單元404包括記憶體管理電路502、主機介面504與記憶體介面506。
記憶體管理電路502用以控制記憶體控制電路單元404的整體運作。具體來說，記憶體管理電路502具有多個控制指令，並且在記憶體儲存裝置10運作時，此些控制指令會被執行以進行資料的寫入、讀取與抹除等運作。
在本範例實施例中，記憶體管理電路502的控制指令是以韌體型式來實作。例如，記憶體管理電路502具有微處理器單元（未繪示）與唯讀記憶體（未繪示），並且此些控制指令是被燒錄至此唯讀記憶體中。當記憶體儲存裝置10運作時，此些控制指令會由微處理器單元來執行以進行資料的寫入、讀取與抹除等運作。
在本發明另一範例實施例中，記憶體管理電路502的控制指令亦可以程式碼型式儲存於可複寫式非揮發性記憶體模組406的特定區域（例如，記憶體模組中專用於存放系統資料的系統區）中。此外，記憶體管理電路502具有微處理器單元（未繪示）、唯讀記憶體（未繪示）及隨機存取記憶體（未繪示）。特別是，此唯讀記憶體具有驅動碼，並且當記憶體控制電路單元404被致能時，微處理器單元會先執行此驅動碼段來將儲存於可複寫式非揮發性記憶體模組406中之控制指令載入至記憶體管理電路502的隨機存取記憶體中。之後，微處理器單元會運轉此些控制指令以進行資料的寫入、讀取與抹除等運作。
此外，在本發明另一範例實施例中，記憶體管理電路502的控制指令亦可以一硬體型式來實作。例如，記憶體管理電路502包括微控制器、記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路。記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路是耦接至微控制器。其中，記憶胞管理電路用以管理可複寫式非揮發性記憶體模組406的實體抹除單元；記憶體寫入電路用以對可複寫式非揮發性記憶體模組406下達寫入指令以將資料寫入至可複寫式非揮發性記憶體模組406中；記憶體讀取電路用以對可複寫式非揮發性記憶體模組406下達讀取指令以從可複寫式非揮發性記憶體模組406中讀取資料；記憶體抹除電路用以對可複寫式非揮發性記憶體模組406下達抹除指令以將資料從可複寫式非揮發性記憶體模組406中抹除；而資料處理電路用以處理欲寫入至可複寫式非揮發性記憶體模組406的資料以及從可複寫式非揮發性記憶體模組406中讀取的資料。
主機介面504是耦接至記憶體管理電路502並且用以耦接至連接介面單元402，以接收與識別主機系統11所傳送的指令與資料。也就是說，主機系統11所傳送的指令與資料會透過主機介面504來傳送至記憶體管理電路502。在本範例實施例中，主機介面504是相容於SATA標準。然而，必須瞭解的是本發明不限於此，主機介面504亦可以是相容於PATA標準、IEEE 1394標準、PCI Express標準、USB標準、UHS-I介面標準 、UHS-II介面標準、SD標準 、MS標準、MMC標準、CF標準、IDE標準或其他適合的資料傳輸標準。
記憶體介面506是耦接至記憶體管理電路502並且用以存取可複寫式非揮發性記憶體模組406。也就是說，欲寫入至可複寫式非揮發性記憶體模組406的資料會經由記憶體介面506轉換為可複寫式非揮發性記憶體模組406所能接受的格式。
在一範例實施例中，記憶體控制電路單元404還包括緩衝記憶體508、電源管理電路510與錯誤檢查與校正電路512。
緩衝記憶體508是耦接至記憶體管理電路502並且用以暫存來自於主機系統11的資料與指令或來自於可複寫式非揮發性記憶體模組406的資料。
電源管理電路510是耦接至記憶體管理電路502並且用以控制記憶體儲存裝置10的電源。
錯誤檢查與校正電路512是耦接至記憶體管理電路502並且用以執行錯誤檢查與校正程序以確保資料的正確性。例如，當記憶體管理電路502從主機系統11中接收到寫入指令時，錯誤檢查與校正電路512會為對應此寫入指令的資料產生對應的錯誤檢查與校正碼（Error Checking and Correcting Code, ECC Code），並且記憶體管理電路502會將對應此寫入指令的資料與對應的錯誤檢查與校正碼寫入至可複寫式非揮發性記憶體模組406中。之後，當記憶體管理電路502從可複寫式非揮發性記憶體模組406中讀取資料時會同時讀取此資料對應的錯誤檢查與校正碼，並且錯誤檢查與校正電路512會依據此錯誤檢查與校正碼對所讀取的資料執行錯誤檢查與校正程序。
以下描述記憶體管理電路502、主機介面504與記憶體介面506、緩衝記憶體508、電源管理電路510與錯誤檢查與校正電路512所執行的操作，亦可參考為由記憶體控制電路單元404所執行。
圖6與圖7是依據一範例實施例所繪示之管理實體抹除單元的範例示意圖。
必須瞭解的是，在此描述可複寫式非揮發性記憶體模組406之實體抹除單元的運作時，以“提取”、“分組”、“劃分”、“關聯”等詞來操作實體抹除單元是邏輯上的概念。也就是說，可複寫式非揮發性記憶體模組之實體抹除單元的實際位置並未更動，而是邏輯上對可複寫式非揮發性記憶體模組的實體抹除單元進行操作。
請參照圖6，記憶體管理電路502會將實體抹除單元410(0)~410(N)邏輯地分組為資料區602、閒置區604、系統區606與取代區608。
邏輯上屬於資料區602與閒置區604的實體抹除單元是用以儲存來自於主機系統11的資料。具體來說，資料區602的實體抹除單元是被視為已儲存資料的實體抹除單元，而閒置區604的實體抹除單元是用以替換資料區602的實體抹除單元。也就是說，當從主機系統11接收到寫入指令與欲寫入之資料時，記憶體管理電路502會從閒置區604中提取實體抹除單元，並且將資料寫入至所提取的實體抹除單元中，以替換資料區602的實體抹除單元。
邏輯上屬於系統區606的實體抹除單元是用以記錄系統資料。例如，系統資料包括關於可複寫式非揮發性記憶體模組的製造商與型號、可複寫式非揮發性記憶體模組的實體抹除單元數、每一實體抹除單元的實體程式化單元數等。
邏輯上屬於取代區608中的實體抹除單元是用於壞實體抹除單元取代程序，以取代損壞的實體抹除單元。具體來說，倘若取代區608中仍存有正常之實體抹除單元並且資料區602的實體抹除單元損壞時，記憶體管理電路502會從取代區608中提取正常的實體抹除單元來更換損壞的實體抹除單元。
特別是，資料區602、閒置區604、系統區606與取代區608之實體抹除單元的數量會依據不同的記憶體規格而有所不同。此外，必須瞭解的是，在記憶體儲存裝置10的運作中，實體抹除單元關聯至資料區602、閒置區604、系統區606與取代區608的分組關係會動態地變動。例如，當閒置區604中的實體抹除單元損壞而被取代區608的實體抹除單元取代時，則原本取代區608的實體抹除單元會被關聯至閒置區604。
請參照圖7，記憶體管理電路502會配置邏輯區塊位址LBA(0)~LBA(H)以映射資料區602的實體抹除單元，其中每一邏輯區塊位址具有複數個邏輯位址以映射對應之實體抹除單元的實體程式化單元。並且，當主機系統11欲寫入資料至邏輯位址或更新儲存於邏輯位址中的資料時，記憶體管理電路502會從閒置區604中提取一個實體抹除單元作為作動實體抹除單元來寫入資料，以輪替資料區602的實體抹除單元。並且，當此作為作動實體抹除單元的實體抹除單元被寫滿時，記憶體管理電路502會再從閒置區604中提取空的實體抹除單元作為作動實體抹除單元，以繼續寫入對應來自於主機系統11之寫入指令的更新資料。此外，當閒置區604中可用的實體抹除單元的數目小於預設值時，記憶體管理電路502會執行垃圾收集（garbage collection）操作（亦稱為，有效資料收集操作）來整理資料區602中的有效資料，以將資料區602中無儲存有效資料的實體抹除單元重新關聯至閒置區604。
為了識別每個邏輯單元的資料被儲存在哪個實體抹除單元，在本範例實施例中，記憶體管理電路502會記錄邏輯位址與實體程式化單元之間的映射關係。例如，在本範例實施例中，記憶體管理電路502會在可複寫式非揮發性記憶體模組406中儲存邏輯-實體映射表來記錄每一邏輯位址所映射的實體程式化單元。當欲存取資料時記憶體管理電路502會將邏輯-實體映射表載入至緩衝記憶體508來維護，並且依據邏輯-實體映射表來寫入或讀取資料。
值得一提的是，由於緩衝記憶體508的容量有限無法儲存記錄所有邏輯單元之映射關係的映射表，因此，在本範例實施例中，記憶體管理電路502會將邏輯區塊位址LBA(0)~LBA(H)分組為多個邏輯區域LZ(0)~LZ(M)，並且為每一邏輯區域配置一個邏輯-實體映射表。特別是，當記憶體管理電路502欲更新某個邏輯區塊位址的映射時，對應此邏輯區塊位址所屬之邏輯區域的邏輯-實體映射表會被載入至緩衝記憶體508來被更新。具體來說，若對應此邏輯區塊位址所屬之邏輯區域的邏輯-實體映射表未被暫存在緩衝記憶體508中（即，緩衝記憶體508中所暫存的邏輯-實體映射表未記錄欲更新之邏輯區塊位址的映射時），記憶體管理電路502會執行映射表交換操作（mapping table swapping operation）以將目前暫存在緩衝記憶體508中邏輯-實體映射表回存至可複寫式非揮發性記憶體模組406，並且將記錄有欲更新之邏輯區塊位址所映射的邏輯-實體映射表載入至緩衝記憶體508中。
資料區602中的實體抹除單元410(0)~410(F-1)亦稱為非閒置實體抹除單元，而閒置區604中的實體抹除單元410(F)~410(S-1)亦稱為閒置實體抹除單元。
在本範例實施例中，記憶體管理電路502會依據實體抹除單元410(0)~410(N)中至少部分的實體抹除單元的更新時間順序來產生對應排序後的序列。至少部分的實體抹除單元可以是非閒置實體抹除單元。在本範例實施例中，非閒置實體抹除單元是指已儲存資料而被關聯至資料區602的實體抹除單元。更新時間是指一個非閒置實體抹除單元中的資料被更新時的時間。例如，當一個非閒置實體抹除單元中的一個實體程式化單元被標識為無效狀態時，表示此非閒置實體抹除單元的資料已被更新，並且此非閒置實體抹除單元的更新時間即為其資料被更新的時間。舉例而言，當主機系統11發送指示將資料寫入至某個邏輯位址的寫入指令時，記憶體管理電路502依據邏輯-實體映射表來找出此邏輯位址所映射的非閒置實體抹除單元，並且將儲存在所述非閒置實體抹除單元中的舊資料標識為無效資料。因此，所述非閒置實體抹除單元的更新時間可以是儲存在所述非閒置實體抹除單元的舊資料被標識為無效資料的時間。此外，記憶體管理電路502會依據從主機系統11接收的寫入指令而將新資料寫入至另一個實體抹除單元中。在一範例實施例中，記憶體管理電路502可為每一個實體抹除單元的每一個實體程式化單元記錄一個更新時間，並且將所有實體程式化單元的更新時間中最新的更新時間標識為此實體抹除單元的更新時間。在此，具有最新的更新時間的實體程式化單元表示最近被更新的實體程式化單元。
換句話說，當主機系統11發送寫入指令指示將新資料寫入至映射至某個非閒置實體抹除單元的邏輯位址時，記憶體管理電路502會更新此非閒置實體抹除單元而使此非閒置實體抹除單元具有最新的更新時間。之後，記憶體管理電路502會根據被更新的非閒置實體抹除單元來動態地調整對應所有非閒置實體抹除單元的排列序列。
圖8是依據本發明的一範例實施例所繪示的依據更新時間來排序非閒置實體抹除單元的示意圖。
請參照圖8，假設實體抹除單元410(0)~410(7)為已經儲存資料的非閒置實體抹除單元，換句話說，實體抹除單元410(0)~410(7)的全部的實體程式化單元已儲存了有效資料或無效資料。須注意的是，在本範例實施例中是以實體抹除單元410(0)~410(7)作為非閒置實體抹除單元來說明，但在實際運作上，在可複寫式非揮發性記憶體模組406可包括更多或更少的數目的非閒置實體抹除單元。
如圖8所示，記憶體管理電路502依據更新時間排序實體抹除單元410(0)~410(7)以產生序列800。在本範例實施例中，一個非閒置實體抹除單元的更新時間是此非閒置實體抹除單元的某一個實體程式化單元所儲存的資料被標識為無效資料的時間。序列800可以是記憶體管理電路502利用指標（pointer）或標記（flag）將排序後的實體抹除單元410(0)~410(7)互相串接而成的串接結構。也就是說，序列800是一種邏輯上的串接關係，而不是實體上的串接關係。序列800具有第一端與第二端，並且第一端對應序列800的最左邊且第二端對應序列800的最右邊。當一個非閒置實體抹除單元的資料被更新時，此非閒置實體抹除單元會是最近被更新的非閒置實體抹除單元而具有最新的更新時間。在本範例實施例中，在對非閒置實體抹除單元的排序運作中，記憶體管理電路502會將最近被更新的非閒置實體抹除單元排列到序列800的第一端，並且對應地調整序列800中的非閒置實體抹除單元之間的順序關係（例如調整非閒置實體抹除單元之間的串接關係）。因此，長時間未被更新的非閒置實體抹除單元的排列位置會逐漸地往序列800的第二端靠近。在上述的排序運作持續執行了一段時間之後，最久未被更新的非閒置實體抹除單元會排列在序列800的第二端。在本範例實施例中，最久未被更新的非閒置實體抹除單元會具有最舊的更新時間。因此，實體抹除單元410(0)~410(7)會依據更新時間最新到更新時間最舊的順序依序地排列在序列800的第一端到第二端之間。也就是說，實體抹除單元410(0)為最近被更新的非閒置實體抹除單元，而實體抹除單元410(7)為最久未被更新的非閒置實體抹除單元。
假設記憶體管理電路502從主機系統11接收到一個寫入指令，並且此寫入指令指示將一筆資料寫入至映射到實體抹除單元410(2)的一邏輯位址。記憶體管理電路502會將實體抹除單元410(2)中映射至此邏輯位址的實體程式化單元所儲存的資料標識為無效資料。此時，實體抹除單元410(2)為最近被更新的非閒置實體抹除單元而具有最新的更新時間。在一範例實施例中，記憶體管理電路502也可藉由將映射至此邏輯位址的實體程式化單元標識為無效狀態來表示其所儲存的資料為無效資料。接著，記憶體管理電路502會將實體抹除單元410(2)排列至序列800的第一端（亦即最左邊）並且調整序列800中的順序關係以產生序列810。例如，記憶體管理電路502會將原本排列在實體抹除單元410(2)左邊的實體抹除單元410(0)與實體抹除單元410(1)調整為排列在實體抹除單元410(2)的右邊，而原本排列在實體抹除單元410(2)右邊的實體抹除單元410(3)~410(7)的順序不變。換句話說，在序列810中，實體抹除單元410(2)排列在序列810的第一端（亦即最左邊），實體抹除單元410(0)排列在相鄰於實體抹除單元410(2)的右邊，且實體抹除單元410(1)排列在相鄰於實體抹除單元410(0)的右邊。之後，記憶體管理電路502會將寫入指令所指示的資料寫入至另一個實體抹除單元中，並且更新此邏輯位址的映射。在本範例實施例中，上述的另一個實體抹除單元可為實體抹除單元410(0)~410(7)以外的實體抹除單元。藉由將最近被更新的非閒置實體抹除單元排列在序列的第一端來調整序列，可使最久未被更新的非閒置實體抹除單元排列在序列的第二端。也就是說，在對應排序後的非閒置實體抹除單元的序列中，當一個非閒置實體抹單元的更新時間越新（亦即越接近目前的系統時間），此非閒置實體抹單元會越靠近第一端。
在更新時間是指有效資料被標識為無效資料的時間的範例實施例中，當一個非閒置實體抹除單元的更新時間很新（亦即很接近目前的系統時間），表示儲存在此非閒置實體抹除單元的資料最近曾因更新而被無效化，則儲存在此非閒置實體抹除單元中的其他有效資料可能因此有較高的機率會在近期內被更新。相對地，當一個非閒置實體抹除單元的更新時間很舊，表示儲存在此非閒置實體抹除單元的有效資料很久未因更新而被無效化，則儲存在此非閒置實體抹除單元的有效資料可能因此有較低的機率會在近期內被更新。在本範例實施利中，當閒置區604中的閒置實體抹除單元的數目小於預設值時，記憶體管理電路502會優先選取更新時間較舊的非閒置實體抹除單元來執行垃圾收集操作。
具體而言，記憶體管理電路502會依據排序後的非閒置實體抹除單元來決定一搜尋順序，並且依據上述的搜尋順序來搜尋非閒置實體抹除單元以找出符合資料條件的非閒置實體抹除單元（亦稱為，第二實體抹除單元）。
在本範例實施例中，搜尋順序是指示從對應排序後的非閒置實體抹除單元的序列（例如序列800或序列810）的第二端（例如最右邊）至第一端（例如最左邊）的順序。由於在對應排序後的非閒置實體抹除單元的序列中，第一端至第二端的順序是對應更新時間最新至更新時間最舊的非閒置實體抹除單元的排列順序，因此，第二端至第一端的順序則是對應更新時間最舊至更新時間最新的非閒置實體抹除單元的排列順序。也就是說，搜尋順序是以最久未被更新的非閒置實體抹除單元為開始的順序。
特別的是，記憶體管理電路502會依據搜尋順序依序地選取序列中的一個非閒置實體抹除單元作為候選實體抹除單元。倘若此候選實體抹除單元的有效計數小於一門檻值，記憶體管理電路502會決定此候選實體抹除單元符合資料條件。在此，有效計數是指一個實體抹除單元中儲存有效資料的實體程式化單元的數目。之後，記憶體管理電路502會將儲存在此候選實體抹除單元中的有效資料搬移或複製到另一個實體抹除單元（亦稱為，第三實體抹除單元）中，並且對此候選實體抹除單元執行抹除操作。在本範例實施例中，第三實體抹除單元可為實體抹除單元410(0)~410(7)以外的實體抹除單元。
圖9是依據本發明的一範例實施例所繪示的依據搜尋順序執行垃圾收集操作的示意圖。為便於說明，在圖9的範例實施例中是以表格的方式作為對應排序後的非閒置實體抹除單元的序列的示意圖，並非以此為限制。
請參照圖9，假設資料區602的非閒置實體抹除單元包括實體抹除單元410(0)~410(7)，並且記憶體管理電路502依據更新時間排序實體抹除單元410(0)~410(7)而產生對應的序列900。在序列900中，最左邊的實體抹除單元410(0)的更新時間最新，左邊第二個的實體抹除單元410(5)的更新時間比實體抹除單元410(0)的更新時間舊但比左邊第三個的實體抹除單元410(6)的更新時間新，而最右邊的實體抹除單元410(1)的更新時間最舊。搜尋順序是指示實體抹除單元410(1)、實體抹除單元410(2)、實體抹除單元410(3)、實體抹除單元410(4)、實體抹除單元410(7)、實體抹除單元410(6)、實體抹除單元410(5)與實體抹除單元410(0)的順序。因此，記憶體管理電路502會以實體抹除單元410(1)為開始依序地選取候選實體抹除單元。
當閒置實體抹除單元的數目小於或等於預設數目時，記憶體管理電路502會啟動垃圾回收操作。首先，記憶體管理電路502會選取序列900中最右邊的實體抹除單元410(1)作為候選實體抹除單元。假設門檻值為5，且實體抹除單元410(1)的有效計數為4。記憶體管理電路502會判定實體抹除單元410(1)的有效計數小於門檻值，因而決定實體抹除單元410(1)符合資料條件。之後，記憶體管理電路502會將儲存在實體抹除單元410(1)中的有效資料搬移或複製到另一個實體抹除單元中，並且抹除實體抹除單元410(1)以釋放出實體抹除單元410(1)作為閒置實體抹除單元。
接著，倘若閒置實體抹除單元的數目大於預設數目，記憶體管理電路502可結束垃圾回收操作。然而，倘若閒置實體抹除單元的數目小於或等於預設數目，記憶體管理電路502會依據搜尋順序依序選取實體抹除單元410(1)的下一個實體抹除單元410(2)作為候選實體抹除單元。假設實體抹除單元410(2)的有效計數為5。此時，記憶體管理電路502會判定實體抹除單元410(2)的有效計數不小於門檻值，因而決定實體抹除單元410(2)不符合資料條件。因此，記憶體管理電路502會依據搜尋順序依序選取實體抹除單元410(2)的下一個實體抹除單元410(3)作為候選實體抹除單元。假設實體抹除單元410(3)的有效計數為100。此時，記憶體管理電路502會判定實體抹除單元410(3)的有效計數不小於門檻值，因而決定實體抹除單元410(3)不符合資料條件。因此，記憶體管理電路502會依據搜尋順序依序選取實體抹除單元410(3)的下一個實體抹除單元410(4)作為候選實體抹除單元。假設實體抹除單元410(4)的有效計數為3。此時，記憶體管理電路502會判定實體抹除單元410(4)的有效計數小於門檻值，因而決定實體抹除單元410(4)符合資料條件。之後，記憶體管理電路502會將儲存在實體抹除單元410(4)中的有效資料複製到另一個實體抹除單元中，並且抹除實體抹除單元410(4)以釋放出實體抹除單元410(4)作為閒置實體抹除單元。
在上述的範例實施例中，記憶體管理電路502可也先將儲存在符合資料條件的非閒置實體抹除單元中的有效資料先複製到緩衝記憶體508中暫存。當收集到足夠資料量（例如等於一個實體抹除單元最多可存放的資料量）的有效資料之後，再一次性地將暫存在緩衝記憶體508中的有效資料寫入至從閒置區提取的一個實體抹除單元中。
換句話說，記憶體管理電路502會依據搜尋順序持續地尋找符合資料條件的非閒置實體抹除單元以釋放出足夠數目的閒置實體抹除單元。
在一範例實施例中，最近被更新的實體抹除單元不會被選取為第二實體抹除單元（亦即符合資料條件的非閒置實體抹除單元）。例如，記憶體管理電路502可藉由判斷候選實體抹除單元是否為排列在序列的第一端的實體抹除單元來決定此候選實體抹除單元是否為最近被更新的實體抹除單元。舉例而言，當選取實體抹除單元410(0)作為候選實體抹除單元時，記憶體管理電路502會判斷出實體抹除單元410(0)為排列在序列900的第一端的實體抹除單元而決定實體抹除單元410(0)為最近被更新的實體抹除單元。因此，記憶體管理電路502不會選取實體抹除單元410(0)作為第二實體抹除單元，並且重新選取實體抹除單元410(1)作為候選實體抹除單元。然而，記憶體管理電路502也可不選取最近被更新的實體抹除單元作為候選實體抹除單元。舉例而言，當選取了實體抹除單元410(5)作為候選實體抹除單元之後，記憶體管理電路502可忽略實體抹除單元410(0)而重新選取實體抹除單元410(1)作為候選實體抹除單元。
此外，記憶體管理電路502還會刪除序列900中被釋放的一或多個非閒置實體抹除單元以更新序列900。例如，在實體抹除單元410(1)被釋放後，記憶體管理電路502會刪除序列900的實體抹除單元410(1)以更新序列900，也就是說，在更新後的序列900中，實體抹除單元410(2)會被排列在最右邊。然而，當搜尋完序列900中所有的非閒置實體抹除單元之後，倘若閒置實體抹除單元的數目小於或等於預設數目，記憶體管理電路502會將門檻值由較低的第一值調整為較高的第二值，並再次選取最右邊的實體抹除單元。例如，記憶體管理電路502可將門檻值從5調整為6，並且再次選取最右邊的實體抹除單元作為候選實體抹除單元，例如實體抹除單元410(2)。之後，記憶體管理電路502依據新的門檻值來決定出符合資料條件的非閒置實體抹除單元。
當一次垃圾收集操作開始時，記憶體管理電路502可以使用一個預設的初始值作為門檻值來執行有效計數的判斷，並且在本次垃圾收集操作結束之前，依上述的狀況調整門檻值。而在本次垃圾收集操作結束之後，當下一次垃圾收集操作開始時，記憶體管理電路502再次使用預設的初始值作為門檻值。
圖10是依據本發明的一範例實施例所繪示的記憶體管理方法的流程圖。
請參照圖10，在步驟S1001中，記憶體管理電路502會提供對應至少部分的實體抹除單元的序列。此序列具有第一端與第二端。在步驟S1003中，記憶體管理電路502會依據對應第一實體抹除單元的更新時間將第一實體抹除單元排列到序列的第一端以調整序列。如前所述，記憶體管理電路502可依據更新時間順序來排序至少部分的實體抹除單元以提供此序列。在本範例實施例中，第一實體抹除單元即為上述的至少部分的實體抹除單元中最近被更新的實體抹除單元而具有最新的更新時間。在記憶體儲存裝置10的運作期間，記憶體管理電路502會藉由將最近被更新的第一實體抹除單元排列到序列的第一端以動態地調整此序列。
在步驟S1005中，記憶體管理電路502會依據搜尋順序搜尋至少部分的實體抹除單元以找出符合資料條件的至少一第二實體抹除單元，並且此搜尋順序是指示從序列的第二端至序列的第一端的順序。在此步驟中，記憶體管理電路502會優先從至少部分的實體抹除單元中最久未被更新的實體抹除單元（亦即具有最舊的更新時間的實體抹除單元）開始尋找符合資料條件的至少一第二實體抹除單元。在步驟S1007中，記憶體管理電路502會搬移儲存在至少一第二實體抹除單元中的有效資料。例如，記憶體管理電路502會將儲存在至少一第二實體抹除單元中的有效資料複製到從閒置區中提取的一個實體抹除單元中。此外，在步驟S1007之後，記憶體管理電路502可對至少一第二實體抹除單元執行抹除操作。
圖10的上述各步驟已於前述的範例實施例中詳細說明，於此便不再贅述。
圖11是依據本發明的另一範例實施例所繪示的記憶體管理方法的流程圖。
請參照圖11，在步驟S1101中，記憶體管理電路502會提供對應非閒置實體抹除單元的序列。在步驟S1103中，記憶體管理電路502會將最近被更新的非閒置實體抹除單元排列到序列的第一端以調整序列。
在步驟S1105中，記憶體管理電路502會判斷閒置實體抹除單元的數目是否小於或等於預設數目。倘若閒置實體抹除單元的數目未小於或等於預設數目，記憶體管理電路502會繼續執行步驟S1103。
另一方面，倘若閒置實體抹除單元的數目小於或等於預設數目，記憶體管理電路502會執行步驟S1107。在步驟S1107中，當閒置實體抹除單元的數目小於或等於預設數目時，記憶體管理電路502會依據搜尋順序從非閒置實體抹除單元中選取候選實體抹除單元，並且此搜尋順序是指示從序列的第二端至序列的第一端的順序。
接著，在步驟S1109中，記憶體管理電路502會判斷候選實體抹除單元的有效計數是否小於門檻值。倘若候選實體抹除單元的有效計數小於門檻值，記憶體管理電路502會執行步驟S1111。在步驟S1111中，當候選實體抹除單元的有效計數小於門檻值時，記憶體管理電路502會搬移儲存在候選實體抹除單元中的有效資料。之後，記憶體管理電路502會繼續執行步驟S1105。
另一方面，倘若候選實體抹除單元的有效計數不小於門檻值，記憶體管理電路502則會執行步驟S1113。在步驟S1113中，當候選實體抹除單元的有效計數不小於門檻值時，記憶體管理電路502會判斷是否已搜尋完序列中所有的非閒置實體抹除單元。例如，記憶體管理電路502可藉由判斷候選實體抹除單元是否為排列在序列的第一端的實體抹除單元來決定是否已搜尋完序列中所有的非閒置實體抹除單元。倘若候選實體抹除單元為排列在序列的第一端的實體抹除單元，記憶體管理電路502會判定已搜尋完序列中所有的非閒置實體抹除單元。倘若候選實體抹除單元不為排列在序列的第一端的實體抹除單元，記憶體管理電路502會判定尚未搜尋完序列中所有的非閒置實體抹除單元。
當尚未搜尋完序列中所有的非閒置實體抹除單元時，記憶體管理電路502會執行步驟S1107而選取下一個實體抹除單元作為候選實體抹除單元。然而，當已搜尋完序列中所有的非閒置實體抹除單元（例如候選實體抹除單元為排列在序列的第一端的實體抹除單元）時，記憶體管理電路502會執行步驟S1115。在步驟S1115中，當已搜尋完所有的非閒置實體抹除單元時，記憶體管理電路502會將門檻值從第一值調整為第二值。之後，記憶體管理電路502會執行步驟S1107而重新選取候選實體抹除單元。此時，由於已搜尋完序列中所有的非閒置實體抹除單元，因此，記憶體管理電路502會再次選取排列在序列的第二端的實體抹除單元作為候選實體抹除單元。
綜上所述，本發明範例實施例的記憶體管理方法、記憶體儲存裝置與記憶體控制電路單元，會依據非閒置實體抹除單元的更新時間順序來排序非閒置實體抹除單元以產生對應的序列，並藉由將最近被更新的非閒置實體抹除單元排列至序列的一端來動態地調整對應的序列。藉此可使長時間未被更新的非閒置實體抹除單元逐漸地排列在對應的序列的另一端。再者，藉由從對應的序列的另一端依序地選取非閒置實體抹除單元來尋找可做為垃圾收集操作的執行對象的非閒置實體抹除單元。由此，可降低剛被搬移的有效資料立即因為被更新而成為無效資料的機率，提升垃圾收集操作的執行效率。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10‧‧‧記憶體儲存裝置
11‧‧‧主機系統
12‧‧‧輸入/輸出（I/O）裝置
110‧‧‧系統匯流排
111‧‧‧處理器
112‧‧‧隨機存取記憶體（RAM）
113‧‧‧唯讀記憶體（ROM）
114‧‧‧資料傳輸介面
20‧‧‧主機板
201‧‧‧隨身碟
202‧‧‧記憶卡
204‧‧‧無線記憶體儲存裝置
205‧‧‧全球定位系統模組
206‧‧‧網路介面卡
207‧‧‧無線傳輸裝置
208‧‧‧鍵盤
209‧‧‧螢幕
210‧‧‧喇叭
30‧‧‧記憶體儲存裝置
31‧‧‧主機系統
32‧‧‧SD卡
33‧‧‧CF卡
34‧‧‧嵌入式儲存裝置
341‧‧‧嵌入式多媒體卡
342‧‧‧嵌入式多晶片封裝儲存裝置
402‧‧‧連接介面單元
404‧‧‧記憶體控制電路單元
406‧‧‧可複寫式非揮發性記憶體模組
410(0)~410(7)、410(F-1)、410(F)、410(F+1)、410(S-1)、410(S)、410(S+1)、410(R-1)、410(R)、410(R+1)、410(N)‧‧‧實體抹除單元
502‧‧‧記憶體管理電路
504‧‧‧主機介面
506‧‧‧記憶體介面
508‧‧‧緩衝記憶體
510‧‧‧電源管理電路
512‧‧‧錯誤檢查與校正電路
602‧‧‧資料區
604‧‧‧閒置區
606‧‧‧系統區
608‧‧‧取代區
LBA(0)~LBA(H)‧‧‧邏輯單元
LZ(0)~LZ(M)‧‧‧邏輯區域
800、810、900‧‧‧序列
S1001‧‧‧提供對應至少部分的實體抹除單元的序列的步驟
S1003‧‧‧依據對應第一實體抹除單元的更新時間將第一實體抹除單元排列到序列的第一端以調整序列的步驟
S1005‧‧‧依據搜尋順序搜尋至少部分的實體抹除單元以找出符合資料條件的至少一第二實體抹除單元，並且此搜尋順序是指示從序列的第二端至序列的第一端的順序的步驟
S1007‧‧‧搬移儲存在至少一第二實體抹除單元中的有效資料的步驟
S1101‧‧‧提供對應非閒置實體抹除單元的序列的步驟
S1103‧‧‧將最近被更新的非閒置實體抹除單元排列到序列的第一端以調整序列的步驟
S1105‧‧‧判斷閒置實體抹除單元的數目是否小於或等於預設數目的步驟
S1107‧‧‧當閒置實體抹除單元的數目小於或等於預設數目時，依據搜尋順序從非閒置實體抹除單元中選取候選實體抹除單元，並且此搜尋順序是指示從序列的第二端至序列的第一端的順序的步驟
S1109‧‧‧判斷候選實體抹除單元的有效計數是否小於門檻值的步驟
S1111‧‧‧當候選實體抹除單元的有效計數小於門檻值時，搬移儲存在候選實體抹除單元中的有效資料的步驟
S1113‧‧‧當候選實體抹除單元的有效計數不小於門檻值時，判斷是否已搜尋完序列中所有的非閒置實體抹除單元的步驟
S1115‧‧‧當已搜尋完序列中所有的非閒置實體抹除單元時，將門檻值從第一值調整為第二值的步驟
圖1是依據一範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出（I/O）裝置的示意圖。 圖2是依據另一範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出（I/O）裝置的示意圖。 圖3是依據另一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。 圖4是依據一範例實施例所繪示的主機系統與記憶體儲存裝置的概要方塊圖。 圖5是依據一範例實施例所繪示之記憶體控制電路單元的概要方塊圖。 圖6與圖7是依據一範例實施例所繪示之管理實體抹除單元的範例示意圖。 圖8是依據本發明的一範例實施例所繪示的依據更新時間順序來排序非閒置實體抹除單元的示意圖。 圖9是依據本發明的一範例實施例所繪示的依據搜尋順序執行垃圾收集操作的示意圖。 圖10是依據本發明的一範例實施例所繪示的記憶體管理方法的流程圖。 圖11是依據本發明的另一範例實施例所繪示的記憶體管理方法的流程圖。

Claims (27)

  1. 一種記憶體管理方法，用於一可複寫式非揮發性記憶體模組，其中所述可複寫式非揮發性記憶體模組包括複數個實體抹除單元，且該記憶體管理方法包括： 提供對應所述複數個實體抹除單元中至少部分的實體抹除單元的一序列，其中所述序列具有一第一端與一第二端； 依據對應一第一實體抹除單元的一更新時間將所述第一實體抹除單元排列到所述序列的所述第一端以調整所述序列； 依據一搜尋順序搜尋所述至少部分的實體抹除單元以找出符合一資料條件的至少一第二實體抹除單元，其中所述搜尋順序是指示從所述序列的所述第二端至所述序列的所述第一端的順序；以及 搬移儲存在所述至少一第二實體抹除單元中的有效資料。
  2. 如申請專利範圍第1項所述的記憶體管理方法，其中所述第一實體抹除單元不會被選取為所述至少一第二實體抹除單元。
  3. 如申請專利範圍第1項所述的記憶體管理方法，其中依據對應所述第一實體抹除單元的所述更新時間將所述第一實體抹除單元排列到所述序列的所述第一端以調整所述序列的步驟包括： 接收一寫入指令，其中所述寫入指令指示將一第一資料寫入至一邏輯位址，並且所述邏輯位址映射至所述第一實體抹除單元； 依據所述寫入指令更新所述第一實體抹除單元；以及 將所述第一實體抹除單元排列到所述序列的所述第一端。
  4. 如申請專利範圍第3項所述的記憶體管理方法，其中依據所述寫入指令更新所述第一實體抹除單元的步驟包括： 將所述第一資料寫入至所述複數個實體抹除單元之中的其中一個實體抹除單元；以及 將儲存在所述第一實體抹除單元的一第二資料標識為無效資料， 其中所述第一實體抹除單元為所述至少部分的實體抹除單元的其中一個實體抹除單元。
  5. 如申請專利範圍第1項所述的記憶體管理方法，更包括： 判斷所述複數個實體抹除單元中的閒置實體抹除單元的一數目是否小於或等於一預設數目， 其中當所述複數個實體抹除單元中的閒置實體抹除單元的所述數目小於或等於所述預設數目時，執行依據所述搜尋順序搜尋所述至少部分的實體抹除單元以找出符合所述資料條件的所述至少一第二實體抹除單元的步驟。
  6. 如申請專利範圍第1項所述的記憶體管理方法，其中依據所述搜尋順序搜尋所述至少部分的實體抹除單元以找出符合所述資料條件的所述至少一第二實體抹除單元的步驟包括： 依據所述搜尋順序從所述至少部分的實體抹除單元中選取一第一候選實體抹除單元； 倘若所述第一候選實體抹除單元符合所述資料條件，決定所述第一候選實體抹除單元為所述至少一第二實體抹除單元； 倘若所述第一候選實體抹除單元不符合所述資料條件，依據所述搜尋順序從所述至少部分的實體抹除單元中選取所述第一候選實體抹除單元的下一個實體抹除單元作為一第二候選實體抹除單元；以及 倘若所述第二候選實體抹除單元符合所述資料條件，決定所述第二候選實體抹除單元為所述至少一第二實體抹除單元。
  7. 如申請專利範圍第6項所述的記憶體管理方法，其中所述資料條件為一實體抹除單元的一有效計數小於一門檻值， 其中依據所述搜尋順序搜尋所述至少部分的實體抹除單元以找出符合所述資料條件的所述至少一第二實體抹除單元的步驟更包括： 當已搜尋完所述至少部分的實體抹除單元時，將所述門檻值從一第一值調整為一第二值，並且再次執行依據所述搜尋順序搜尋所述至少部分的實體抹除單元以找出符合所述資料條件的所述至少一第二實體抹除單元的步驟。
  8. 如申請專利範圍第7項所述的記憶體管理方法，其中所述第二值大於所述第一值。
  9. 如申請專利範圍第1項所述的記憶體管理方法，其中搬移儲存在所述至少一第二實體抹除單元中的有效資料的步驟包括： 將儲存在所述至少一第二實體抹除單元中的有效資料搬移至所述複數個實體抹除單元之中的一第三實體抹除單元， 其中所述記憶體管理方法更包括： 抹除所述至少一第二實體抹除單元。
  10. 一種記憶體控制電路單元，包括： 一主機介面，用以耦接至一主機系統； 一記憶體介面，用以耦接至一可複寫式非揮發性記憶體模組，其中所述可複寫式非揮發性記憶體模組包括複數個實體抹除單元；以及 一記憶體管理電路，用以耦接至所述主機介面與所述記憶體介面， 其中所述記憶體管理電路用以提供對應所述複數個實體抹除單元中至少部分的實體抹除單元的一序列，其中所述序列具有一第一端與一第二端， 其中所述記憶體管理電路更用以依據對應一第一實體抹除單元的一更新時間將所述第一實體抹除單元排列到所述序列的所述第一端以調整所述序列， 其中所述記憶體管理電路更用以依據一搜尋順序搜尋所述至少部分的實體抹除單元以找出符合一資料條件的至少一第二實體抹除單元，其中所述搜尋順序是指示從所述序列的所述第二端至所述序列的所述第一端的順序， 其中所述記憶體管理電路更用以搬移儲存在所述至少一第二實體抹除單元中的有效資料。
  11. 如申請專利範圍第10項所述的記憶體控制電路單元，其中所述第一實體抹除單元不會被選取為所述至少一第二實體抹除單元。
  12. 如申請專利範圍第10項所述的記憶體控制電路單元，其中所述記憶體管理電路依據對應所述第一實體抹除單元的所述更新時間將所述第一實體抹除單元排列到所述序列的所述第一端以調整所述序列的操作包括： 接收一寫入指令，其中所述寫入指令指示將一第一資料寫入至一邏輯位址，並且所述邏輯位址映射至所述第一實體抹除單元； 依據所述寫入指令更新所述第一實體抹除單元；以及 將所述第一實體抹除單元排列到所述序列的所述第一端。
  13. 如申請專利範圍第12項所述的記憶體控制電路單元，其中所述記憶體管理電路依據所述寫入指令更新所述第一實體抹除單元的操作包括： 將所述第一資料寫入至所述複數個實體抹除單元之中的其中一個實體抹除單元，並且將儲存在所述第一實體抹除單元的一第二資料標識為無效資料， 其中所述第一實體抹除單元為所述至少部分的實體抹除單元的其中一個實體抹除單元。
  14. 如申請專利範圍第10項所述的記憶體控制電路單元，其中所述記憶體管理電路更用以判斷所述複數個實體抹除單元中的閒置實體抹除單元的一數目是否小於或等於一預設數目， 其中當所述複數個實體抹除單元中的閒置實體抹除單元的所述數目小於或等於所述預設數目時，所述記憶體管理電路執行依據所述搜尋順序搜尋所述至少部分的實體抹除單元以找出符合所述資料條件的所述至少一第二實體抹除單元的操作。
  15. 如申請專利範圍第10項所述的記憶體控制電路單元，其中所述記憶體管理電路依據所述搜尋順序搜尋所述至少部分的實體抹除單元以找出符合所述資料條件的所述至少一第二實體抹除單元的操作包括： 依據所述搜尋順序從所述至少部分的實體抹除單元中選取一第一候選實體抹除單元； 倘若所述第一候選實體抹除單元符合所述資料條件，決定所述第一候選實體抹除單元為所述至少一第二實體抹除單元； 倘若所述第一候選實體抹除單元不符合所述資料條件，依據所述搜尋順序從所述至少部分的實體抹除單元中選取所述第一候選實體抹除單元的下一個實體抹除單元作為一第二候選實體抹除單元；以及 倘若所述第二候選實體抹除單元符合所述資料條件，決定所述第二候選實體抹除單元為所述至少一第二實體抹除單元。
  16. 如申請專利範圍第15項所述的記憶體控制電路單元，其中所述資料條件為一實體抹除單元的一有效計數小於一門檻值， 其中所述記憶體管理電路依據所述搜尋順序搜尋所述至少部分的實體抹除單元以找出符合所述資料條件的所述至少一第二實體抹除單元的操作更包括： 當已搜尋完所述至少部分的實體抹除單元時，將所述門檻值從一第一值調整為一第二值，並且再次執行依據所述搜尋順序搜尋所述至少部分的實體抹除單元以找出符合所述資料條件的所述至少一第二實體抹除單元的操作。
  17. 如申請專利範圍第16項所述的記憶體控制電路單元，其中所述第二值大於所述第一值。
  18. 如申請專利範圍第10項所述的記憶體控制電路單元，其中所述記憶體管理電路搬移儲存在所述至少一第二實體抹除單元中的有效資料的操作包括： 將儲存在所述至少一第二實體抹除單元中的有效資料搬移至所述複數個實體抹除單元之中的一第三實體抹除單元， 其中所述記憶體管理電路更用以抹除所述至少一第二實體抹除單元。
  19. 一種記憶體儲存裝置，包括： 一連接介面單元，用以耦接至一主機系統； 一可複寫式非揮發性記憶體模組，包括複數個實體抹除單元；以及 一記憶體控制電路單元，用以耦接至所述連接介面單元與所述可複寫式非揮發性記憶體模組， 其中所述記憶體控制電路單元用以提供對應所述複數個實體抹除單元中至少部分的實體抹除單元的一序列，其中所述序列具有一第一端與一第二端， 其中所述記憶體控制電路單元更用以依據對應一第一實體抹除單元的一更新時間將所述第一實體抹除單元排列到所述序列的所述第一端以調整所述序列， 其中所述記憶體控制電路單元更用以依據一搜尋順序搜尋所述至少部分的實體抹除單元以找出符合一資料條件的至少一第二實體抹除單元，其中所述搜尋順序是指示從所述序列的所述第二端至所述序列的所述第一端的順序， 其中所述記憶體控制電路單元更用以搬移儲存在所述至少一第二實體抹除單元中的有效資料。
  20. 如申請專利範圍第19項所述的記憶體儲存裝置，其中所述第一實體抹除單元不會被選取為所述至少一第二實體抹除單元。
  21. 如申請專利範圍第19項所述的記憶體儲存裝置，其中所述記憶體控制電路單元依據對應所述第一實體抹除單元的所述更新時間將所述第一實體抹除單元排列到所述序列的所述第一端以調整所述序列的操作包括： 接收一寫入指令，其中所述寫入指令指示將一第一資料寫入至一邏輯位址，並且所述邏輯位址映射至所述第一實體抹除單元； 依據所述寫入指令更新所述第一實體抹除單元；以及 將所述第一實體抹除單元排列到所述序列的所述第一端。
  22. 如申請專利範圍第21項所述的記憶體儲存裝置，其中所述記憶體控制電路單元依據所述寫入指令更新所述第一實體抹除單元的操作包括： 將所述第一資料寫入至所述複數個實體抹除單元之中的其中一個實體抹除單元，並且將儲存在所述第一實體抹除單元的一第二資料標識為無效資料， 其中所述第一實體抹除單元為所述至少部分的實體抹除單元的其中一個實體抹除單元。
  23. 如申請專利範圍第19項所述的記憶體儲存裝置，其中所述記憶體控制電路單元更用以判斷所述複數個實體抹除單元中的閒置實體抹除單元的一數目是否小於或等於一預設數目， 其中當所述複數個實體抹除單元中的閒置實體抹除單元的所述數目小於或等於所述預設數目時，所述記憶體控制電路單元執行依據所述搜尋順序搜尋所述至少部分的實體抹除單元以找出符合所述資料條件的所述至少一第二實體抹除單元的操作。
  24. 如申請專利範圍第19項所述的記憶體儲存裝置，其中所述記憶體控制電路單元依據所述搜尋順序搜尋所述至少部分的實體抹除單元以找出符合所述資料條件的所述至少一第二實體抹除單元的操作包括： 依據所述搜尋順序從所述至少部分的實體抹除單元中選取一第一候選實體抹除單元； 倘若所述第一候選實體抹除單元符合所述資料條件，決定所述第一候選實體抹除單元為所述至少一第二實體抹除單元； 倘若所述第一候選實體抹除單元不符合所述資料條件，依據所述搜尋順序從所述至少部分的實體抹除單元中選取所述第一候選實體抹除單元的下一個實體抹除單元作為一第二候選實體抹除單元；以及 倘若所述第二候選實體抹除單元符合所述資料條件，決定所述第二候選實體抹除單元為所述至少一第二實體抹除單元。
  25. 如申請專利範圍第24項所述的記憶體儲存裝置，其中所述資料條件為一實體抹除單元的一有效計數小於一門檻值， 其中所述記憶體控制電路單元依據所述搜尋順序搜尋所述至少部分的實體抹除單元以找出符合所述資料條件的所述至少一第二實體抹除單元的操作更包括： 當已搜尋完所述至少部分的實體抹除單元時，將所述門檻值從一第一值調整為一第二值，並且再次執行依據所述搜尋順序搜尋所述至少部分的實體抹除單元以找出符合所述資料條件的所述至少一第二實體抹除單元的操作。
  26. 如申請專利範圍第25項所述的記憶體儲存裝置，其中所述第二值大於所述第一值。
  27. 如申請專利範圍第19項所述的記憶體儲存裝置，其中所述記憶體控制電路單元搬移儲存在所述至少一第二實體抹除單元中的有效資料的操作包括： 將儲存在所述至少一第二實體抹除單元中的有效資料搬移至所述複數個實體抹除單元之中的一第三實體抹除單元， 其中所述記憶體控制電路單元更用以抹除所述至少一第二實體抹除單元。
TW106112480A 2017-04-14 2017-04-14 記憶體管理方法、記憶體控制電路單元及記憶體儲存裝置 TWI629590B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW106112480A TWI629590B (zh) 2017-04-14 2017-04-14 記憶體管理方法、記憶體控制電路單元及記憶體儲存裝置
US15/611,789 US10289546B2 (en) 2017-04-14 2017-06-02 Memory management method, memory control circuit unit and memory storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106112480A TWI629590B (zh) 2017-04-14 2017-04-14 記憶體管理方法、記憶體控制電路單元及記憶體儲存裝置

Publications (2)

Publication Number Publication Date
TWI629590B true TWI629590B (zh) 2018-07-11
TW201837713A TW201837713A (zh) 2018-10-16

Family

ID=63640663

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106112480A TWI629590B (zh) 2017-04-14 2017-04-14 記憶體管理方法、記憶體控制電路單元及記憶體儲存裝置

Country Status (2)

Country Link
US (1) US10289546B2 (zh)
TW (1) TWI629590B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6944107B2 (ja) * 2017-07-11 2021-10-06 富士通株式会社 情報処理装置、情報処理システム及びプログラム
TWI705331B (zh) * 2019-06-24 2020-09-21 群聯電子股份有限公司 有效資料合併方法、記憶體控制電路單元與記憶體儲存裝置
US11062756B2 (en) * 2019-10-14 2021-07-13 Western Digital Technologies, Inc. Extending operating temperature of storage device
US11221949B2 (en) * 2020-02-10 2022-01-11 Micron Technology, Inc. Multi state purgatory for media management for a memory subsystem

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200534092A (en) * 2003-12-30 2005-10-16 Sandisk Corp Non-volatile memory and method with block management system
US20100217926A1 (en) * 2005-02-16 2010-08-26 Sinclair Alan W Direct Data File Storage Implementation Techniques in Flash Memories
TW201502976A (zh) * 2013-07-02 2015-01-16 Phison Electronics Corp 命令佇列管理方法、記憶體控制器及記憶體儲存裝置
TWI557561B (zh) * 2016-02-05 2016-11-11 群聯電子股份有限公司 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI333145B (en) * 2006-04-03 2010-11-11 Quanta Storage Inc Method for updating data in a flash rom
US8838937B1 (en) * 2012-05-23 2014-09-16 Densbits Technologies Ltd. Methods, systems and computer readable medium for writing and reading data
TWI521541B (zh) * 2014-05-22 2016-02-11 群聯電子股份有限公司 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200534092A (en) * 2003-12-30 2005-10-16 Sandisk Corp Non-volatile memory and method with block management system
US20100217926A1 (en) * 2005-02-16 2010-08-26 Sinclair Alan W Direct Data File Storage Implementation Techniques in Flash Memories
TW201502976A (zh) * 2013-07-02 2015-01-16 Phison Electronics Corp 命令佇列管理方法、記憶體控制器及記憶體儲存裝置
TWI557561B (zh) * 2016-02-05 2016-11-11 群聯電子股份有限公司 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置

Also Published As

Publication number Publication date
TW201837713A (zh) 2018-10-16
US10289546B2 (en) 2019-05-14
US20180300235A1 (en) 2018-10-18

Similar Documents

Publication Publication Date Title
TWI557561B (zh) 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
TWI584122B (zh) 緩衝記憶體管理方法、記憶體控制電路單元及記憶體儲存裝置
TWI579696B (zh) 資料重建方法與系統及其記憶體控制電路單元
TWI537728B (zh) 緩衝記憶體管理方法、記憶體控制電路單元及記憶體儲存裝置
CN109491588B (zh) 存储器管理方法、存储器控制电路单元与存储器存储装置
TWI602061B (zh) 資料寫入方法、記憶體儲存裝置與記憶體控制電路單元
TWI571882B (zh) 平均磨損方法、記憶體控制電路單元及記憶體儲存裝置
CN108733577B (zh) 存储器管理方法、存储器控制电路单元及存储器存储装置
TWI629590B (zh) 記憶體管理方法、記憶體控制電路單元及記憶體儲存裝置
TWI696073B (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
TWI642059B (zh) 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
TWI644210B (zh) 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
TWI766582B (zh) 有效資料合併方法、記憶體儲存裝置及記憶體控制電路單元
CN112051971B (zh) 数据整并方法、存储器存储装置及存储器控制电路单元
CN111737165B (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
CN109273033B (zh) 存储器管理方法、存储器控制电路单元与存储器存储装置
TWI533309B (zh) 資料寫入方法、記憶體儲存裝置及記憶體控制電路單元
CN111767005B (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
TW202201229A (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
TWI615770B (zh) 資料存取方法、記憶體控制電路單元與記憶體儲存裝置
TWI521541B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
CN114203239B (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
CN112799601B (zh) 有效数据合并方法、存储器存储装置及控制电路单元
TWI741779B (zh) 資料整併方法、記憶體儲存裝置及記憶體控制電路單元
CN111813325B (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元