JP6919920B2

JP6919920B2 - Adaptive controller for voltage converter

Info

Publication number: JP6919920B2
Application number: JP2019225332A
Authority: JP
Inventors: シェジェンジャン
Original assignee: テキサスインスツルメンツインコーポレイテッド
Priority date: 2014-10-24
Filing date: 2019-12-13
Publication date: 2021-08-18
Anticipated expiration: 2034-10-24
Also published as: JP2020058229A

Description

関連出願の参照なし。 No reference to related applications.

スイッチドモードＤＣ−ＤＣブーストコンバータは、概して、スイッチとして少なくとも２つの半導体デバイス（スイッチとしてのトランジスタ、及び同期スイッチとしてのダイオード又はトランジスタなど）を含む。より一層効率的に半導体スイッチをオン及びオフに切り替えることは、全体としてＤＣ−ＤＣブーストコンバータの効率を有利に増大し得る。 A switched mode DC-DC boost converter generally includes at least two semiconductor devices as switches, such as a transistor as a switch and a diode or transistor as a synchronous switch. Switching the semiconductor switch on and off even more efficiently can advantageously increase the efficiency of the DC-DC boost converter as a whole.

ＤＣ−ＤＣブーストコンバータのスイッチをオフにするため時間量の変動を低減させるためのシステム及び方法が本明細書に開示される。一実施例において、ＤＣ−ＤＣコンバータが、入力電圧ノード、インダクタ、並びに、インダクタ及び入力電圧ノードに結合されるスイッチを含む。より具体的には、スイッチはオン状態及びオフ状態を有し、オン状態の間、インダクタを介して流れる電流が増大し、オフ状態は、スイッチに結合されるドライバを介するインダクタを介して流れる電流の低減につながる。ドライバは、複数のトランジスタとアダプティブ電圧ノードとを含み、アダプティブ電圧ノードにおける電圧レベルは、スイッチをオフにするための時間量の変動を低減させるようにインダクタを介して流れる電流に従って変動するためのものである。 Systems and methods for reducing time fluctuations to switch off a DC-DC boost converter are disclosed herein. In one embodiment, the DC-DC converter comprises an input voltage node, an inductor, and a switch coupled to the inductor and the input voltage node. More specifically, the switch has an on-state and an off-state, during which the current flowing through the inductor increases, and in the off-state, the current flowing through the inductor through the driver coupled to the switch. Leads to a reduction in The driver includes multiple transistors and an adaptive voltage node so that the voltage level at the adaptive voltage node fluctuates according to the current flowing through the inductor so as to reduce the variation in the amount of time to switch off. Is.

別の実施例において、ＤＣ−ＤＣコンバータが、入力電圧ノード及びインダクタに結合される第１のスイッチと、インダクタ及び出力電圧ノードに結合される第２のスイッチと、第１及び第２のスイッチに結合され、第１及び第２のスイッチを交互にオン及びオフするように構成されるドライバとを含む。より具体的には、第１のスイッチがオンである間、第１のスイッチは、インダクタを介して流れる電流を増大させるように構成される。第２のスイッチがオンである間、第２のスイッチは、インダクタを介して流れる電流を低減させるように構成される。第１のスイッチがオフである間、ドライバは、或る電圧レベルをアダプティブ電圧ノードに提供し、この電圧レベルは、第１のスイッチをオフにするための時間の変動を低減させるように、インダクタを介して流れる電流に反比例する。 In another embodiment, the DC-DC converter is attached to the first switch coupled to the input voltage node and the inductor, the second switch coupled to the inductor and the output voltage node, and the first and second switches. Includes a driver that is coupled and configured to alternately turn the first and second switches on and off. More specifically, while the first switch is on, the first switch is configured to increase the current flowing through the inductor. While the second switch is on, the second switch is configured to reduce the current flowing through the inductor. While the first switch is off, the driver provides an adaptive voltage node with a voltage level that reduces the variation in time to turn off the first switch. It is inversely proportional to the current flowing through.

更なる実施例において、或る方法が、インダクタを介して流れる電流に基づいて、入力電圧ノード及びメインスイッチに結合されるインダクタを介して流れる電流を低減するようにＤＣ−ＤＣコンバータのメインスイッチをオフにすること、インダクタを介して流れる電流に反比例する電圧レベルをアダプティブ電圧ノードにおいて提供すること、及びアダプティブ電圧ノードにおける電圧レベルに基づいて、メインスイッチをオフにするための時間の量を決定することを含む。 In a further embodiment, one method uses the main switch of the DC-DC converter to reduce the current flowing through the inductor coupled to the input voltage node and the main switch, based on the current flowing through the inductor. Determining the amount of time to turn off the main switch based on turning it off, providing a voltage level at the adaptive voltage node that is inversely proportional to the current flowing through the inductor, and the voltage level at the adaptive voltage node. Including that.

本発明の例示の実施例の詳細な説明のため、添付の図面を参照する。 References are made to the accompanying drawings for a detailed description of the exemplary embodiments of the invention.

種々の実施例に従ったアダプティブコントローラを含むＤＣ−ＤＣブーストコンバータを図示するためのブロック図を示す。A block diagram for illustrating a DC-DC boost converter including an adaptive controller according to various embodiments is shown.

種々の実施例に従ったアダプティブコントローラの更なる例示を示す。Further illustrations of adaptive controllers according to various embodiments are shown.

種々の実施例に従った、ＤＣ−ＤＣブーストコンバータのメインスイッチをスイッチオフするための時間量を決定するための方法を示す。表記及び用語A method for determining the amount of time to switch off the main switch of a DC-DC boost converter according to various embodiments is shown. Notation and terms

下記記載及び特許請求の範囲の全般にわたって、特定のシステム構成要素を指すために、一定の用語を使用する。当業者には理解されるように、とある企業が、或る構成要素を異なる名称で言及し得る。本明細書は、機能ではなく名称の異なる構成要素同士を区別することを意図していない。これ以降の説明において及び特許請求の範囲において、用語「含む（ｉｎｃｌｕｄｉｎｇ）」及び「含む（ｃｏｍｐｒｉｓｉｎｇ）」は非限定形式で用いられ、従って、「を含むけれども、・・・に限定されない」ことを意味すると解釈すべきである。また、「結合する（ｃｏｕｐｌｅｏｒｃｏｕｐｌｅｓ）」という用語は、間接的又は直接的接続のいずれかを意味することが意図されている。そのため、第１のデバイスが第２のデバイスに結合する場合、その接続は、直接的接続を介し得、或いは、他のデバイス及び接続を介する間接的接続を介し得る。 Certain terms are used to refer to specific system components throughout the description and claims below. As will be appreciated by those skilled in the art, a company may refer to a component with a different name. The present specification is not intended to distinguish between components with different names rather than functions. In the following description and in the claims, the terms "inclusion" and "comprising" are used in a non-limiting form, and thus "including, but not limited to ...". It should be interpreted as meaning. Also, the term "couple or couples" is intended to mean either indirect or direct connection. Therefore, when the first device is coupled to the second device, the connection may be via a direct connection or through another device and an indirect connection via the connection.

これ以降の説明は本発明の種々の実施例に向けられる。これらの実施例の一つ又は複数が好ましい可能性があるが、開示される実施例は、請求項を含む本開示の範囲を制限するように、解釈又はその他の方式で用いられるべきではない。また、当業者であれば、下記の説明が広範な用途を有し、任意の実施例の説明は、その実施例の例示であることのみを意図し、請求項を含む本開示の範囲がその実施例に限定されることを暗示することは意図されないことが分かるであろう。 Subsequent description is directed to various embodiments of the present invention. One or more of these examples may be preferred, but the disclosed examples should not be used in any interpretation or other manner to limit the scope of the present disclosure, including the claims. Also, those skilled in the art will appreciate that the following description has a wide range of uses, and that the description of any embodiment is intended only to be an example of that embodiment, and the scope of the present disclosure, including the claims, is such. It will be found that it is not intended to imply that it is limited to the examples.

ブーストコンバータは、一層低い入力電圧源に基づいて一層高い出力電圧を生成するために用いられる。そのため、例えばバッテリーからの入力電圧源が、直流・直流（ＤＣ・ＤＣ）ブーストコンバータにより受信され得、特定のレギュレートされた電圧を要求する種々の電気的構成要素を給電するために必要な所望の電圧までブーストされ得る。 Boost converters are used to generate higher output voltages based on lower input voltage sources. Thus, for example, an input voltage source from a battery can be received by a direct current (DC / DC) boost converter and is required to power various electrical components that require a particular regulated voltage. Can be boosted to the voltage of.

概して、スイッチドモードブーストコンバータが、少なくとも２つの半導体デバイス（ダイオード及び／又はトランジスタなど）、及び少なくとも一つのエネルギー蓄積要素（キャパシタ、インダクタなど）を含む。ブーストコンバータにおいて、半導体デバイスは、入力電圧を所望の出力電圧にレギュレートするように、交互にオン及びオフにするようにスイッチとして構成され得る。より具体的には、スイッチをオン及びオフにすることは、スイッチに結合されるドライバ又はコントローラを介して制御され得る。 Generally, a switched mode boost converter includes at least two semiconductor devices (diodes and / or transistors, etc.) and at least one energy storage element (capacitors, inductors, etc.). In the boost converter, the semiconductor device may be configured as a switch to alternately turn on and off to regulate the input voltage to the desired output voltage. More specifically, turning the switch on and off can be controlled via a driver or controller coupled to the switch.

一例において、ブーストコンバータが、ローサイドスイッチとして機能する第１のトランジスタ（例えば、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）又はバイポーラ接合トランジスタ（ＢＪＴ）など）、及び、ハイサイドスイッチとして機能する第２のトランジスタを含むことが好ましい。ローサイドスイッチは、インダクタ及び接地に結合され、ハイサイドスイッチは、出力（好ましくは、コンバータの負荷）及びインダクタに結合される。典型的に、ローサイドスイッチ及びハイサイドスイッチは、スイッチに結合されるコントローラにより提供されるパルス幅変調（ＰＷＭ）信号を介して制御される。ＰＷＭ信号は、低レベルと高レベルとの間を交互に遷移する時変矩形波である。この交互の遷移の結果、ローサイドスイッチ及びハイサイドスイッチがオン及びオフに交互に切り替えられる。 In one example, the boost converter acts as a low-side switch, a first transistor (eg, a metal oxide semiconductor field effect transistor (MOSFET) or a bipolar junction transistor (BJT), etc.) and a second transistor that functions as a high-side switch. It is preferable to include a transistor. The low-side switch is coupled to the inductor and ground, and the high-side switch is coupled to the output (preferably the load of the converter) and the inductor. Typically, the low-side and high-side switches are controlled via a pulse width modulation (PWM) signal provided by a controller coupled to the switch. The PWM signal is a time-varying square wave that alternates between low and high levels. As a result of this alternating transition, the low-side switch and the high-side switch are switched on and off alternately.

引き続き上記の例において、ＰＷＭ信号が高レベルにある間、ローサイドスイッチはオンになり得、ＰＷＭ信号遷移が高レベルを低レベルに形成し、これが、ローサイドスイッチをオフにするまで、オンのままであり得る。同時に、ローサイドスイッチがオフである間、ハイサイドスイッチはオンである。より具体的には、ローサイドスイッチがオンであるとき、入力電圧源が、インダクタ及びローサイドスイッチを用いて接地への短絡回路を形成する。従って、電流がインダクタを介して流れ、これは、磁場を生成することによりインダクタ内に蓄積するエネルギーとなる。ローサイドスイッチがオフであるとき、磁場がなくなり、インダクタにおける蓄積されたエネルギーが、ハイサイドスイッチを介して電圧コンバータの負荷（出力電圧ノードにおいて結合される出力キャパシタなど）に流れる。理想的には、ローサイド及びハイサイドスイッチのスイッチングが充分に速い場合、スイッチング損失は無視することができ、電圧コンバータは出力電圧ノードにおける電圧レベルを一定に維持することができ、出力電圧ノードにおける電圧レベルは入力電圧より高い。 Continuing in the above example, the low-side switch can be on while the PWM signal is at a high level, and the PWM signal transition forms a high level at a low level, which remains on until the low-side switch is turned off. could be. At the same time, the high side switch is on while the low side switch is off. More specifically, when the low-side switch is on, the input voltage source uses an inductor and a low-side switch to form a short circuit to ground. Therefore, a current flows through the inductor, which becomes the energy stored in the inductor by generating a magnetic field. When the low-side switch is off, the magnetic field disappears and the stored energy in the inductor flows through the high-side switch to the load of the voltage converter (such as the output capacitor coupled at the output voltage node). Ideally, if the low-side and high-side switches are switching fast enough, the switching loss can be ignored, the voltage converter can keep the voltage level at the output voltage node constant, and the voltage at the output voltage node. The level is higher than the input voltage.

しかし、実際には、特にローサイドスイッチなどのスイッチがオン及びオフにスイッチされる間、「ミラー（Ｍｉｌｌｅｒ）時間」に起因するスイッチング損失が、不利に電力損失を起こし得、効率など、電圧コンバータの性能に影響し得る。概して、ミラー時間は、スイッチの意図しない放電経路から生じる。例えば、ＭＯＳＦＥＴがスイッチとして実装される場合、ＭＯＳＦＥＴは、ＭＯＳＦＥＴのドレイン及びゲート端子間に寄生容量を含む。そのため、この寄生容量は、漏れ電流又はゲート電流を誘導し、これは、スイッチがオン又はオフにするために必要とする時間の量を増大させ得る。従来、回路が、スイッチに結合され、ミラー時間を調整する（例えば、低減する）ように構成される。しかし、このような従来の回路は概して、ＭＯＳＦＥＴスイッチのゲート端子に結合される固定電圧ノードを含み、これは、ミラー時間を、変動するインダクタ電流に従って著しく変動させ得る。言い換えると、インダクタ電流によるミラー時間の大きな変動が存在し得る。ハイサイドスイッチがオフにされている間のミラー時間の変動は、特に著しくなり得、望ましくない。 However, in practice, switching loss due to "Miller time" can unfavorably cause power loss, especially while switches such as low-side switches are switched on and off, in terms of efficiency, etc. of voltage converters. It can affect performance. In general, the mirror time results from the unintended discharge path of the switch. For example, when a MOSFET is mounted as a switch, the MOSFET contains a parasitic capacitance between the drain and gate terminals of the MOSFET. As such, this parasitic capacitance induces leakage or gate currents, which can increase the amount of time required for the switch to turn on or off. Traditionally, the circuit is coupled to a switch and configured to adjust (eg, reduce) the mirror time. However, such conventional circuits generally include a fixed voltage node coupled to the gate terminal of the MOSFET switch, which can cause the mirror time to vary significantly according to the fluctuating inductor current. In other words, there can be large fluctuations in the mirror time due to the inductor current. Fluctuations in mirror time while the high side switch is off can be particularly significant and are undesirable.

これ以降に説明するように、本発明の実施例は、ＤＣ−ＤＣコンバータのスイッチに結合されるアダプティブコントローラを含むＤＣ−ＤＣコンバータに向けられている。アダプティブコントローラは更に、インダクタ電流の大きさに従って変化するアダプティブ電圧レベルを提供するために使用可能なアダプティブ電圧ノードを含む。アダプティブコントローラを実装することにより、ローサイドスイッチをスイッチングオフする間、インダクタ電流と共に変化するミラー時間の変動が低減され得る。また、ローサイドスイッチをスイッチオフするためのより短い時間量は、有利にも、開示されるアダプティブコントローラをＤＣ−ＤＣコンバータにおいて実装することによって達成され得る。ＤＣ−ＤＣコンバータ、好ましくは、本開示に従ったＤＣ−ＤＣブーストコンバータは、図２に関連して図示及び後述するように開示されるアダプティブコントローラを用いて動作する。他のアーキテクチャも可能である。 As described below, embodiments of the present invention are directed to DC-DC converters that include an adaptive controller coupled to a switch in the DC-DC converter. The adaptive controller further includes an adaptive voltage node that can be used to provide an adaptive voltage level that varies with the magnitude of the inductor current. By implementing an adaptive controller, fluctuations in the mirror time that change with the inductor current can be reduced while the low-side switch is switched off. Also, a shorter amount of time to switch off the low-side switch can be advantageously achieved by implementing the disclosed adaptive controller in a DC-DC converter. DC-DC converters, preferably DC-DC boost converters according to the present disclosure, operate with adaptive controllers illustrated and disclosed as described below in connection with FIG. Other architectures are possible.

図１は、種々の実施例に従ったＤＣ−ＤＣブーストコンバータ１００を図示する頂部レベルブロック図を示す。ブーストコンバータ１００は、入力電圧源Ｖ_ｉｎ、インダクタＬ_１、出力電圧ノードＶ_ｏｕｔ、出力キャパシタＣ_１、アダプティブコントローラ１０２、及び２つのスイッチＭ_１及びＭ_２を含む。より具体的には、アダプティブコントローラ１０２は、出力電圧ノードＶ_ｏｕｔからフィードバック信号（Ｖ_ｆｂなど）を受信するように構成され、フィードバック信号（電流及び／又は電圧信号など）に基づいて、アダプティブコントローラ１０２は、スイッチＭ_１及びＭ_２を交互にスイッチオン及びオフするようにＰＷＭ信号１０１を提供する。好ましい一実施例において、スイッチＭ_１は、ローサイドスイッチと称され、スイッチＭ_２は、ローサイドスイッチＭ_１と時間的に排他的に動作するハイサイドスイッチと称される。言い換えると、スイッチＭ_１がオンである間、スイッチＭ_２は概してオフであり、その逆も同様であり、これらのスイッチは同時に両方オンとならない。 FIG. 1 shows a top level block diagram illustrating a DC-DC boost converter 100 according to various embodiments. Boost converter 100 includes input voltage source _{V in,} the inductor _{L 1,} the output voltage node _{V out,} an output capacitor _{C 1,} the adaptive controller 102, and two switches _{M 1} and _{M 2.} More specifically, the adaptive controller 102 is _{configured to receive a feedback signal (such as V fb} _{) from the output voltage node V out} and is based on the feedback signal (such as a current and / or voltage signal). Provides a PWM signal 101 to alternately switch on and off switches M ₁ and M _2. In a preferred embodiment, the switch M ₁ is referred to as a low-side switch and the switch M ₂ is referred to as a high-side switch that operates temporally exclusively with the low-side switch M _1. In other words, while switch M ₁ is on, switch M ₂ is generally off and vice versa, and both of these switches are not on at the same time.

上述したように、ローサイドスイッチＭ_１がオンである間、入力電圧源Ｖ_ｉｎ、インダクタＬ_１、及びスイッチＭ_１は、短絡回路を形成する。そのため、エネルギーが、インダクタＬ_１内部にストアし始め、インダクタＬ_１を介して流れる電流が増大する。スイッチＭ_１がオフである間、インダクタＬ_１内部にストアされたエネルギーは放電し始め、電流は、インダクタＬ_１を介してブーストコンバータ１００の負荷に（出力静電容量Ｃ_１など）流れ、インダクタ電流の低減につながる。 As described above, while the low-side switch _{M 1} is turned on, the input voltage source _{V in,} the inductor _{L 1,} and the switch _{M 1} forms a short circuit. Accordingly, energy, the inductor L ₁ inside begins to store the current flowing through the inductor L ₁ is increased. While the switch M ₁ is off, _{the energy stored inside the inductor L 1} begins to discharge and current _{flows through the inductor L 1} to the load of the boost converter 100 (output capacitance C ₁ etc.) and the inductor. This leads to a reduction in current.

再び図１を参照すると、スイッチＭ_１がＰＷＭ信号を介してオフにされている間、インダクタＬ_１を介して流れる電流によっては、スイッチＭ_１は、ミラー時間の影響に起因して直ちにオフにされない可能性がある。この点で、アダプティブコントローラ１０２は、より短い時間期間にスイッチＭ_１を実際にオフにするように、インダクタＬ_１を介して流れる電流に関してオン及びオフにするための速度を調整する（即ち、ミラー時間を変える）ための回路を含む。一例において、スイッチＭ_１をオフにするための時間量は、負荷電流（即ち、インダクタＬ_１を介して流れる電流）に反比例し得る。即ち、負荷電流が低いほど、スイッチＭ_１をオフにするための時間量が長くなる。また、スイッチＭ_１をオフにするため時間量の大きな変動が存在し得る。このように、これは、低電流状況及び／又は広範囲の負荷電流条件下のブーストコンバータ１００にとって望ましくない可能性がある。より具体的には、ブーストコンバータ１００を低レベルの電流のみが好ましい状況下で動作させることが意図されている場合、ブーストコンバータは、スイッチＭ_１がオンからオフへ遷移する間、効率の問題を被り得る。 Referring again to FIG. 1, while the switch M ₁ is turned off via the PWM signal, depending on the current flowing through the inductor L _1, switch M ₁ is immediately turned off due to the influence of the mirror time It may not be done. In this regard, adaptive controller 102, so as to actually turn off the switch M ₁ in a shorter time period, to adjust the speed for turning on and off with respect to the current flowing through the inductor L ₁ (i.e., mirror Includes a circuit for changing the time). In one example, the amount of time for turning off the switch M ₁ may be inversely proportional to the load current (i.e., current flowing through the inductor L _1). That is, as the load current is low, the amount of time for turning off the switch M ₁ is prolonged. Moreover, large variations in the amount of time for turning off the switch M ₁ may be present. As such, this may be undesirable for the boost converter 100 under low current conditions and / or wide range load current conditions. More specifically, when only the boost converter 100 a low level of current that is to operate under favorable conditions are intended, boost converter, while the switch M ₁ is a transition from on to off, the efficiency problems Can suffer.

図２は、種々の実施例に従ったブーストコンバータ１００の例示の回路要素２００を示す。図２に示すように、アダプティブコントローラ１０２は更に、２つのブロック２０２及び２０４を含む。更に特定して言えば、ブロック２０２は、出力電圧ノードＶ_ｏｕｔからフィードバック信号Ｖ_ｆｂを受信するように構成され、フィードバック信号に基づいて、スイッチＭ_１及びＭ_２を更に制御するため、及びインダクタ電流に比例するアダプティブ電流ｉ_ａｄｐ２０３をブロック２０４に提供するために、ＰＷＭ信号２０１を提供する。アダプティブ電流２０３に基づいて、ブロック２０２に結合されるブロック２０４は、アダプティブ電圧ノードＶ_ａｄｐを提供するように構成され、アダプティブ電圧ノードＶ_ａｄｐは、スイッチＭ_１をオフにするための速度（即ち、ミラー時間）を制御するために有用である。また、回路要素２００は更に、ハイサイドスイッチＭ_２に結合される感知コントローラＭ_Ｓを含む。感知コントローラＭ_Ｓは、ハイサイドスイッチＭ_１及びローサイドスイッチＭ_２に接続される共通ノードＶ_ＳＷにおける電圧／電流レベル（Ｖ_ｓｎｓなど）を感知するように構成される。 FIG. 2 shows an exemplary circuit element 200 of the boost converter 100 according to various embodiments. As shown in FIG. 2, the adaptive controller 102 further includes two blocks 202 and 204. More specifically, the block 202 is configured to receive the feedback signal V _fb _{from the output voltage node V out} _{to further control the switches M 1} and M ₂ based on the feedback signal and the inductor current. The PWM signal 201 is provided to provide the block 204 with an adaptive current i- _{adp 203 proportional to.} Based on adaptive current 203, block 204 is coupled to block 202 is configured to provide an adaptive voltage node _{V adp,} adaptive voltage node _{V adp,} the speed for turning off the switch _{M 1} (i.e., It is useful for controlling the mirror time). Further, circuitry 200 further includes a sensing controller _{M S} that is coupled to high-side switch _{M 2.} Sensing controller _{M S} is configured to sense a high-side switch _{M 1} and the low-side switch _{M 2} connected to the common node voltage / current level at _{V SW} _(such as _{V sns).}

好ましい一実施例に従って、回路要素２００に示すように、ブーストコンバータ１００は更に、分圧器（即ち、Ｒ_０及びＲ_１）を含み、分圧器は、出力電圧ノードＶ_ｏｕｔにおける電圧レベルを分圧するため、及びフィードバック信号Ｖ_ｆｂを分圧された信号と等しくするために用いられる。即ち、Ｖ_ｆｂは、出力電圧ノードＶ_ｏｕｔにおける電圧レベルより小さく、レジスタの分圧器比（Ｒ_１／（Ｒ_０＋Ｒ_１など）に基づく。代替の実施例において、ブーストコンバータ２００を実装するために分圧器がないことがユーザーにより望まれ得る場合、フィードバック信号Ｖ_ｆｂは、出力電圧ノードＶ_ｏｕｔにおける電圧レベルに等しい。 According to a preferred embodiment, as shown in circuit element 200, the boost converter 100 further includes a voltage divider (ie, R ₀ and R ₁ ), for the voltage divider to _divide the voltage level at the output voltage node V out. , And the feedback signal V _fb is used to equalize the divided signal. That is, V _fb is less than the voltage level at the output voltage node V _{out and} is based on the register voltage divider ratio (R ₁ / (R ₀ + R _1, etc.). In an alternative embodiment, to implement the boost converter 200. If the absence of a voltage divider may be desired by the user, the feedback signal V _fb is equal to the voltage level at the output voltage node V _out.

図２を更に参照すると、ブロック２０２は更に、エラー増幅器２０６、コンパレータ２０８、及び制御ロジック２１０を含む。エラー増幅器２０６は、それぞれＶ_ｆｂ及び基準電圧Ｖ_ＲＥＦを形成する信号を受信するように構成される、２つの入力端子を含む。エラー増幅器の出力に結合されるキャパシタＣ_０と共に、エラー増幅器２０６は、インダクタ電流に比例するアダプティブ電流ｉ_ｄａｐを提供するように構成される。図２に示すように、アダプティブ電流は、トランジスタＭ_１４及びＭ_１３の各々を介して流れることが好ましい。更に、コンパレータ２０８は、結合された制御ロジック２１０に、スイッチＭ_１及びＭ_２のスイッチング挙動を同期的に制御するようにデューティサイクルを有する対応するＰＷＭ信号を生成させるように、Ｖ_ｏｕｔ及びＶ_ｓｎｓを比較するように構成される。 Further referring to FIG. 2, the block 202 further includes an error amplifier 206, a comparator 208, and a control logic 210. The error amplifier 206 includes two input terminals configured to receive signals forming a _{V fb} and a reference voltage V _{REF, respectively.} With a capacitor C ₀ which is coupled to the output of the error amplifier, the error amplifier 206 is configured to provide an adaptive current i _dap proportional to the inductor current. As shown in FIG. 2, the adaptive current preferably flows through each of the _{transistors M 14} and M _13. In addition, the comparator 208 causes the coupled control logic 210 to generate a corresponding PWM signal with a duty cycle to synchronously control the switching behavior of _{switches M 1} and M ₂ _{, V out} and V _sns. Is configured to compare.

引き続き図２を参照すると、ブロック２０４は更に、定電圧ノードＶ_ｘ、定電圧ノードＶ_ｘに結合されるサンプルアンドホールド回路（ＳＷ_０及びＳＷ_１など）、ハイサイドスイッチＭ_２に結合されるハイサイドドライバ２０４‐ＨＳ、及びローサイドスイッチＭ_１に結合されるローサイドドライバ２０４‐ＬＳを含む。ドライバ２０４‐ＬＳ及び２０４‐ＨＳは、受信されたＰＷＭ信号をバッファするように、及び、それぞれローサイド及びハイサイドスイッチの駆動速度を増大させるように構成される。好ましくは、Ｍ_４及び直列接続されるＭ_５は、ハイサイドドライバ２０４‐ＨＳの第１のインバータとして機能し、Ｍ_３はＭ_６と共に、第１のインバータと直列に接続される第２のインバータとして機能する。同様に、ローサイドドライバ２０４‐ＬＳでは、Ｍ_７及びＭ_９は第１のインバータを形成し、Ｍ_８及びＭ_１０は、第１のインバータと直列に接続される第２のインバータを形成する。好ましい実装において、Ｍ_１〜Ｍ_１０はＭＯＳＦＥＴである。更に好ましい一実施例において、ローサイドドライバ２０４‐ＬＳは更に、Ｍ_１０に結合されるＭＯＳＦＥＴＭ_１０Ａを含み得る。図２に示すように、Ｍ_１０Ａのゲート端子が電圧ノードＶ_１に接続され、電圧ノードＶ_１は、ローサイドスイッチＭ_１のゲート端子に接続される。 Continuing to refer to FIG. 2, block 204 further high coupled constant voltage node _{V x,} the sample and hold circuit coupled to the constant voltage node _{V x} (such as SW ₀ and SW _1), the high-side switch _{M 2} including side driver 204-HS, and a low-side driver 204-LS is coupled to the low side switch _{M 1.} The drivers 204-LS and 204-HS are configured to buffer the received PWM signal and increase the drive speed of the low-side and high-side switches, respectively. Preferably, the M ₄ and the M ₅ connected in series function as the first inverter of the high-side driver 204-HS, and the M ₃ together with the M ₆ is a second inverter connected in series with the first inverter. Functions as. Similarly, in the low-side driver 204-LS, M ₇ and M ₉ form a first inverter, and M ₈ and M ₁₀ form a second inverter connected in series with the first inverter. In a preferred implementation, M _{1 to} M ₁₀ are MOSFETs. In a further preferred embodiment, the low-side driver 204-LS may further _include a MOSFET M _10A that is coupled to _{M 10.} As shown in FIG. 2, the gate terminal of M _10A is connected to the voltage node V _1, the voltage node V ₁ was, is connected to the gate terminal of the low-side switch M _1.

より具体的には、ローサイドドライバ２０４‐ＬＳは更に、第１及び第２のインバータに結合されるアダプティブ駆動回路を含み、アダプティブ駆動回路は、２つのトランジスタＭ_１１及びＭ_１２、及びスイッチＭ_１を含む。回路要素２００に示すように、トランジスタＭ_１１のドレイン端子が、スイッチＭ_１のゲート端子に接続され、トランジスタＭ_１１のゲート端子が、トランジスタＭ_８を介して出力電圧ノードＶ_ｏｕｔに結合される。トランジスタＭ_１２は、トランジスタＭ_１１のソース端子に直列に接続され、トランジスタＭ_１２のゲート端子が、アダプティブ電圧ノードＶ_ａｄｐに接続される。 More specifically, the low-side driver 204-LS further includes an adaptive drive circuit coupled to the first and second inverters, which comprises two transistors M ₁₁ and M ₁₂ and a switch M ₁ . include. As shown in the circuit element 200, the drain terminal _{of the transistor M 11} _{is connected to the gate terminal of the switch M 1} , and the gate terminal of the transistor M ₁₁ is coupled to the output voltage node V _out via the transistor M ₈ . The transistor M ₁₂ is connected in series with the source terminal of the transistor M ₁₁ , and the gate terminal of the _{transistor M 12} _{is connected to the adaptive voltage node V adp} .

好ましい一実施例に従って、スイッチＭ_１がオフにされている間、インダクタ電流（即ち、２００において示されるようなｉ_Ｌ）の全てが、スイッチＭ_１を介して接地に流れる。より具体的には、スイッチＭ_１はＭＯＳＦＥＴの飽和領域において動作することが好ましいので、わずかに変化するコンダクタンス電流ｉ_Ｄが存在する。そのため、電流の法則に基づいて、ｉ_Ｌ＝ｉ_Ｄ＋ｉ_Ｇであり、電流がＭ_１を介してどのくらい速くゼロに向かうか（即ち、スイッチＭ_１がオフとされる速度）はｉ_Ｇの変動に大きく依存し得、ｉ_Ｇは、スイッチＭ_１の寄生容量Ｃ_ｇｄを介して、直列接続されるトランジスタＭ_１１及びＭ_１２に流れる放電電流である。トランジスタＭ_１１及びＭ_１２は、好ましくは、ＭＯＳＦＥＴの線形領域において動作する。更に、放電電流ｉ_Ｇは、Ｖ_{ｇｓ_Ｍ１}／（Ｒ_{ｏｎ_Ｍ１１}＋Ｒ_{ｏｎ_Ｍ１２}）として導出され得、この式において、Ｖ_{ｇｓ_Ｍ１}、Ｒ_{ｏｎ_Ｍ１１}、Ｒ_{ｏｎ_Ｍ１２}は、それぞれ、スイッチＭ_１のゲート及びソース端子間の電圧降下、トランジスタＭ_１１及びＭ_１２に対する導通抵抗を表す。スイッチＭ_１のスイッチングオフの間、Ｖ_{ｇｓ_Ｍ１}は、

に等しく、この式において、Ｖ_ｔｈはスイッチＭ_１の閾値電圧であり、Ｋは比例定数である。また、トランジスタＭ_１１のゲート端子は、ほぼ一定の出力電圧ノードＶ_ｏｕｔに結合されるので、ほぼ一定値の導通抵抗Ｒ_{ｏｎ_Ｍ１１}となる。一方、トランジスタＭ_１２のゲート端子は、インダクタ電流ｉ_Ｌに従って変化するアダプティブ電圧ノードＶ_ａｄｐに結合されるため、導通抵抗Ｒ_{ｏｎ＿Ｍ１２}は、

として導出され得る。好ましい一実施例において、アダプティブ電圧ノードＶ_ａｄｐは、定電圧ノードＶ_ｘに接続される抵抗Ｒ_４の値を選択することを介して制御され得、即ち、Ｖ_ａｄｐ＝Ｖ_ｘ−Ｋｉ_ＬＲ_４である。 According to a preferred embodiment, all of the inductor current (ie, i _L as shown in 200) flows to ground through the switch M ₁ _{while the switch M 1 is turned off.} More specifically, the switch M ₁ is because it is preferable to operate in the saturation region of the MOSFET, the conductance current i _D that varies slightly exists. Therefore, based on the law of current, i _L = i _D + i _G , and _{how fast the current goes to zero via M 1} (that is, the _{speed at which switch M 1} is turned off) fluctuates in _{i G.} largely dependent obtained, _{i G,} via the parasitic capacitance _{C gd} of the switch _{M 1,} a discharge current flowing through the transistor _{M 11} and _{M 12} are connected in series. Transistors M ₁₁ and M ₁₂ preferably operate in the linear region of the MOSFET. Further, the discharge current i _G can _{be derived as V gs_M1} / (R _{on_M11} + R _{on_M12} ), and in this equation, V _{gs_M1} , R _{on_M11} , and R _{on_M12} are voltage drops between the gate and source terminals of the switch M _{1, respectively.} , Represents the conduction resistance to the transistors M ₁₁ and M _12. During the switching-off of the switch _{_{M 1,} V} _{gs_M1} is

In this equation, V _th is the threshold voltage of switch M ₁ and K is a constant of proportionality. Further, since the gate terminal of the _{transistor M 11} _{is coupled to the output voltage node V out} which is substantially constant, the conduction resistance R _{on_M 11 has} a substantially constant value. On the other hand, since the gate terminal of the _{transistor M 12} is coupled to the adaptive voltage node V _adp _{which changes according to the inductor current i L} , the conduction resistor R _{on_M 12} is set.

Can be derived as. In one preferred embodiment, the adaptive voltage node _{V adp} may be controlled through the selection of the value of the resistor _{R 4} is connected to a constant voltage node _{V x,} _{_{_{i.e., V adp = V x -Ki L}}} R 4 Is.

また、スイッチＭ_１がオフにされている間、特に、スイッチＭ_１を飽和モードで動作させるために、電圧ノードＶ_１における電圧レベルがローサイドスイッチＭ_１のゲート端子における電圧レベルより高い場合、Ｍ_１０及びＭ_１０Ａはｉ_Ｌを放電する速度を増大させ得る。より具体的には、スイッチＭ_１のゲート端子における電圧レベルが低減すると、Ｍ_１及びＭ_１０Ａが線形領域から飽和領域にスイッチングし得る一方、Ｍ_１２がインダクタ電流ｉ_Ｌを放電する機能を引き継ぎ得る。 Also, while the switch M ₁ is turned off, in particular, to operate the switch M ₁ in a saturated mode, if the voltage level at the voltage node V ₁ higher than the voltage level at the gate terminal of the low-side switch M _1, M ₁₀ and M _10A can increase the rate at which i _{L is discharged.} More specifically, when the voltage level to reduce the gate terminal of the switch M _1, while the M ₁ and M _10A can be switched to the saturation region from the linear region, to obtain takes over the function of M ₁₂ discharges the inductor current i _L ..

要約すると、ユーザーがブーストコンバータ１００を動作させることが意図されているインダクタ電流に従って抵抗Ｒ_４の値を選択することを介して、インダクタ電流と共に変化する速度の変動が最適化され得る。また、スイッチＭ_１をスイッチオフするための時間の量は、抵抗Ｒ_４の最適化された値によって低減され得る。Ｒ_４の値が決定されると、アダプティブ電圧ノードＶ_ａｄｐにおける電圧レベルは、インダクタ電流ｉ_Ｌに従って決定される。上述の式Ｖ_{ｇｓ_Ｍ１}／（Ｒ_{ｏｎ_Ｍ１１}＋Ｒ_{ｏｎ_Ｍ１２}）に基づいて、速度及び速度の変動は、適切な用途のためにユーザーにより任意選択で調整され得る。 In summary, via the user to select the value of the resistor R ₄ in accordance with the inductor current to operate the boost converter 100 is intended, the variation of velocity which varies with the inductor current can be optimized. The amount of time for switching off the switch M ₁ can be reduced by optimized values of the resistor R _4. Once _{the value of R 4} is determined, the voltage level at the adaptive voltage node V _adp is determined according to _{the inductor current i L.} Based on the above equation V _{gs_M1} / (R _{on_M11} + R _{on_M12} ), the speed and velocity variation can be optionally adjusted by the user for suitable application.

回路要素２００を更に参照すると、ＳＷ_０及びＳＷ_１は、電圧レベルをサンプリングし、サンプリングされた電圧レベルをホールドしてアダプティブ電圧Ｖ_ｘ−Ｋｉ_ＬＲ_４を生成するように、同時にスイッチオン及びオフするように構成される。より具体的には、これらのスイッチがオンであるとき、ＳＷ_０及びＳＷ_１は定電圧ノードＶ_ｘに結合される。これらのスイッチがオフであるとき、ＳＷ_０及びＳＷ_１はアダプティブ電圧ノードＶ_ａｄｐに結合される。スイッチＳＷ_０及びＳＷ_１をキャパシタＣ_１と統合するために、スイッチＭ_１がオフである間の所望とされないＤＣ電流消費が避けられ得る。 With further reference to the circuit element 200, SW ₀ and SW ₁ samples the voltage level, so as to generate an adaptive voltage _V x _-Ki L _{R 4} and holds the voltage level sampled, at the same time switched on and off It is configured to. More specifically, when these switches are on, SW ₀ and SW ₁ are coupled to the constant voltage node V _x. When these switches are off, SW ₀ and SW ₁ are coupled to the adaptive voltage node V _adp. Since the switches SW ₀ and SW ₁ are integrated with the capacitor C ₁ , undesired DC current consumption can be avoided while the switch M _{1 is off.}

図３は、種々の実施例に従って、ブーストコンバータ１００のスイッチＭ_１をスイッチオフするための時間量を決定するためのフローチャート３００を示す。フローチャート３００は、ブロック３０２において、ブーストコンバータ１００のメインスイッチ（即ち、ローサイドスイッチＭ_１）をオフにすることで開始する。好ましい一実施例において、メインスイッチをオフにすることは、アダプティブコントローラ１０２により提供されるＰＷＭ信号によって制御され得る。スイッチＭ_１がオフにされている間、インダクタ電流が、スイッチＭ_１及び結合されたローサイドドライバ２０４‐ＬＳを介して接地に流れ、結合されたローサイドドライバ２０４‐ＬＳは、好ましくは、電流ｉ_Ｇのための放電経路として機能する。 3, according to various embodiments, the switch M ₁ of the boost converter 100 shows a flowchart 300 for determining the amount of time to switch off. The flowchart 300 starts by turning off the main switch (that is, the low side switch M _{1) of the boost converter 100 in the block 302.} In a preferred embodiment, turning off the main switch can be controlled by a PWM signal provided by the adaptive controller 102. While the switch M ₁ is turned off, the inductor current flows to ground through the switch M ₁ and combined low-side driver 204-LS, combined low-side driver 204-LS is preferably a current i _G Acts as a discharge path for.

フローチャート３００は、ブロック３０４において、インダクタ電流に反比例されるべきアダプティブ電圧ノードにおける電圧レベルＶ_ａｄｐを提供することで継続する。アダプティブ電圧ノードは、ローサイドドライバ２０４‐ＬＳのトランジスタのゲートに結合されることが好ましい。このように、メインスイッチＭ_１をスイッチオフするための時間量を決定するためのパラメータの１つであるトランジスタＭ_１２の導通抵抗もインダクタ電流と共に変化することが好ましい。 Flowchart 300 continues by providing in _{block 304 the voltage level V adp} at the adaptive voltage node that should be inversely proportional to the inductor current. The adaptive voltage node is preferably coupled to the gate of the transistor in the low-side driver 204-LS. As described above, it is preferable that the conduction resistance _{of the transistor M 12} , which is one of the parameters for determining the amount of time for switching off the _{main switch M 1, also changes with the inductor current.}

ブロック３０６において、アダプティブ電圧ノードＶ_ａｄｐにおける電圧レベルに基づいて、メインスイッチＭ_１をスイッチオフするための時間量は、トランジスタＭ_１１のゲート端子を、出力電圧ノードＶ_ｏｕｔにおける電圧レベルとして維持することによって決定される。このように、トランジスタＭ_１１の導通抵抗は、インダクタ電流と共に変わるとしても、ごくわずかな変化である。好ましい例において、メインスイッチＭ_１をスイッチオフするための時間量は、主に、どのくらい早く電流ｉ_Ｇがゼロに向かう（即ち、どのくらい多くの電流ｉ_ＧがトランジスタＭ_１１及びＭ_１２を含む放電経路を介して通る）かに依存する。より具体的には、トランジスタ（Ｍ_１２など）の特性（導通抵抗など）が、アダプティブ電圧ノードにおける電圧レベルと共に変化する。そのため、インダクタ電流に従ってその電圧レベルが変わるアダプティブ電圧ノードを提供することが、有利にも、メインスイッチＭ１をスイッチオフするため速度を決定し得る。 In block 306, based on the voltage level of an adaptive voltage node V _adp, the amount of time for switching off the main switch M ₁ is to keep the gate terminal of the transistor M _11, the voltage level at the output voltage node V _out Determined by. As described above, _{the conduction resistance of the transistor M 11} is a very slight change even if it changes with the inductor current. In a preferred example, the amount of time to switch off the _{main switch M 1} _{is primarily how fast the current i G} goes to zero (ie, how much current i _G is in the discharge path containing the _{transistors M 11} and M _12). It depends on whether it passes through). More specifically, transistor characteristics (M such ₁₂₎ (conduction resistance, etc.), varies with the voltage level of an adaptive voltage node. Therefore, providing an adaptive voltage node whose voltage level changes according to the inductor current can advantageously determine the speed for switching off the main switch M1.

上述の説明は、本発明の原理及び種々の実施例の例示であることを意味している。上記開示を完全に理解したならば、当業者には多数の変更や変形が明らかになるであろう。後述の特許請求の範囲は、このような変更及び変形を含有するよう解釈されることを意図している。 The above description is meant to illustrate the principles of the invention and various examples. A number of changes and variations will be apparent to those skilled in the art if the above disclosure is fully understood. The claims described below are intended to be construed to include such changes and modifications.

Claims

回路であって、
スイッチノードと、
制御端子と、前記スイッチノードに結合される第１の端子と、グラウンド端子に結合される第２の端子とを有する第１のスイッチと、
制御端子と、前記スイッチノードに結合される第１の端子と、出力電圧ノードに結合される第２の端子とを有する第２のスイッチと、
前記第２のスイッチの制御端子に結合されるハイサイドドライバと、ローサイドドライバとを含む制御回路であって、前記ローサイドドライバが、
アダプティブ電圧を受け取るアダプティブ電圧ノードであって、前記アダプティブ電圧が前記スイッチノードから前記第１のスイッチに流れる電流に従って変化する、前記アダプティブ電圧ノードと、
前記第１のスイッチの制御端子に結合される第１の端子と、第２の端子とを有する第１のトランジスタと、
前記アダプティブ電圧ノードに結合される制御端子と、前記第１のトランジスタの第２の端子に結合される第１の端子と、前記グラウンド端子に結合される第２の端子とを有する第２のトランジスタと、
を含む、前記制御回路と、
を含む、回路。 It ’s a circuit,
With switch nodes
A first switch having a control terminal, a first terminal coupled to the switch node, and a second terminal coupled to a ground terminal.
A second switch having a control terminal, a first terminal coupled to the switch node, and a second terminal coupled to the output voltage node.
A control circuit including a high-side driver coupled to a control terminal of the second switch and a low-side driver, wherein the low-side driver is
An adaptive voltage node that receives an adaptive voltage and whose adaptive voltage changes according to a current flowing from the switch node to the first switch.
A first transistor having a first terminal coupled to a control terminal of the first switch and a second terminal,
A second transistor having a control terminal coupled to the adaptive voltage node, a first terminal coupled to the second terminal of the first transistor, and a second terminal coupled to the ground terminal. When,
With the control circuit including
Including the circuit.

請求項１に記載の回路であって、
前記第１のトランジスタが、前記第１の端子としてのドレイン端子と前記第２の端子としてのソース端子とを有する第１のＮＭＯＳトランジスタを含み、
前記第２のトランジスタが、前記制御端子としてのゲート端子と、前記第１の端子としてのドレイン端子と前記第２の端子としてのソース端子とを有する第２のＮＭＯＳトランジスタを含む、回路。 The circuit according to claim 1.
The first transistor includes a first NMOS transistor having a drain terminal as the first terminal and a source terminal as the second terminal.
A circuit in which the second transistor includes a second NMOS transistor having a gate terminal as the control terminal, a drain terminal as the first terminal, and a source terminal as the second terminal.

請求項１に記載の回路であって、
前記第１のトランジスタが、パルス幅変調（ＰＷＭ）信号のオフ時間の間に出力電圧を受信するように構成される制御端子を更に有する、回路。 The circuit according to claim 1.
A circuit in which the first transistor further comprises a control terminal configured to receive an output voltage during the off time of a pulse width modulation (PWM) signal.

請求項３に記載の回路であって、
前記ローサイドドライバが、
ＰＷＭ信号を受信するように構成される制御端子と、前記出力電圧ノードに結合される第１の端子と、前記第１のトランジスタの制御端子に結合される第２の端子とを有する第３のトランジスタと、
前記第３のトランジスタの第２の端子に結合される制御端子と、前記出力電圧ノードに結合される第１の端子と、前記第１のトランジスタの第１の端子と前記第１のスイッチの制御端子とに結合される第２の端子とを有する第４のトランジスタと、
更に含む、回路。 The circuit according to claim 3.
The low-side driver
A third terminal having a control terminal configured to receive a PWM signal, a first terminal coupled to the output voltage node, and a second terminal coupled to the control terminal of the first transistor. With a transistor
Control of the control terminal coupled to the second terminal of the third transistor, the first terminal coupled to the output voltage node, the first terminal of the first transistor, and the first switch. A fourth transistor having a second terminal coupled to the terminal,
Further included, circuit.

請求項４に記載の回路であって、
前記ローサイドドライバが、
前記出力電圧ノードに結合される第１の端子と、第２の端子とを有する第５のトランジスタと、
前記第５のトランジスタの第２の端子とディバイダノードとの間に結合される第１の抵抗器と、前記ディバイダノードと前記グラウンド端子との間に結合される第２の抵抗器とを有する電圧ディバイダであって、前記ＰＷＭ信号に基づいて前記ディバイダノードが選択的に前記アダプティブ電圧ノードに結合される、前記電圧ディバイダと、
を更に含む、回路。 The circuit according to claim 4.
The low-side driver
A fifth transistor having a first terminal coupled to the output voltage node and a second terminal,
A voltage having a first resistor coupled between the second terminal of the fifth transistor and a divider node and a second resistor coupled between the divider node and the ground terminal. A voltage divider that is a divider and whose divider node is selectively coupled to the adaptive voltage node based on the PWM signal.
A circuit that further includes.

請求項５に記載の回路であって、
前記ローサイドドライバが、前記ディバイダノードと前記アダプティブ電圧ノードとの間に結合される第３のスイッチと、前記ディバイダノードと前記第２の抵抗器との間に結合される第４のスイッチとを更に含み、
前記ＰＷＭ信号が、前記第３及び第４のスイッチを交互に開及び閉とするように構成される、回路。 The circuit according to claim 5.
The low-side driver further adds a third switch coupled between the divider node and the adaptive voltage node and a fourth switch coupled between the divider node and the second resistor. Including
A circuit in which the PWM signal is configured to alternately open and close the third and fourth switches.

請求項１に記載の回路であって、
前記スイッチノードに結合され、前記電流に比例するアダプティブ電流を提供するように構成されるアダプティブ電流回路と、
前記アダプティブ電流回路に結合され、前記アダプティブ電流に従って、前記アダプティブ電圧を提供するように構成されるアダプティブ電圧回路と、
を更に含む、回路。 The circuit according to claim 1.
An adaptive current circuit coupled to the switch node and configured to provide an adaptive current proportional to the current.
An adaptive voltage circuit coupled to the adaptive current circuit and configured to provide the adaptive voltage according to the adaptive current.
A circuit that further includes.

請求項７に記載の回路であって、
前記アダプティブ電流回路が、前記スイッチノードに結合される感知コントローラと、前記感知コントローラに結合されて前記アダプティブ電流を提供する電流回路とを含み、
前記アダプティブ電圧回路が定電圧ノードとサンプル・ホールド回路とを含み、前記サンプル・ホールド回路が、前記アダプティブ電圧ノードと前記グラウンド端子との間に結合されるキャパシタと、前記定電圧ノードと前記キャパシタとの間に結合される第１のＭＯＳスイッチと、前記定電圧ノードと前記電流回路との間に結合される第２のＭＯＳスイッチとを含む、回路。 The circuit according to claim 7.
The adaptive current circuit includes a sensing controller coupled to the switch node and a current circuit coupled to the sensing controller to provide the adaptive current.
Wherein and a adaptive voltage circuit a constant voltage node and the sample-and-hold circuit, the sample-hold circuit, a capacitor coupled between said ground terminal the adaptive voltage node, the said constant voltage node capacitor A circuit comprising a first MOS switch coupled between and a second MOS switch coupled between the constant voltage node and the current circuit.

請求項８に記載の回路であって、
前記電流回路が、前記感知コントローラと前記グラウンド端子との間に結合される第１のＭＯＳトランジスタと、前記第２のＭＯＳスイッチと前記グラウンド端子との間に結合される第２のＭＯＳトランジスタとを含み、前記第１のＭＯＳトランジスタが前記第２のＭＯＳトランジスタのゲート端子に結合されるゲート端子を有する、回路。 The circuit according to claim 8.
The current circuit has a first MOS transistor coupled between the sensing controller and the ground terminal, and a second MOS transistor coupled between the second MOS switch and the ground terminal. A circuit comprising, wherein the first MOS transistor has a gate terminal coupled to the gate terminal of the second MOS transistor.

請求項９に記載の回路であって、
入力電圧源に結合されるように構成される入力電圧端子と、
前記入力電圧端子と前記スイッチノードとの間に結合されるインダクタと、
前記ハイサイドドライバと前記ローサイドドライバとにＰＷＭ信号を提供するように構成されるＰＷＭ信号回路であって、前記ＰＷＭ信号が出力電圧に基づく、前記ＰＷＭ信号回路と、
を更に含み、
前記ローサイドドライバが、
前記ＰＷＭ信号を受け取る制御端子と、前記出力電圧ノードに結合される第１の端子と、前記第１のトランジスタの制御端子に結合される第２の端子とを有する第３のトランジスタと、
前記第３のトランジスタの第２の端子に結合される制御端子と、前記出力電圧ノードに結合される第１の端子と、前記第１のスイッチの制御端子に結合される第２の端子とを有する第４のトランジスタと、
を更に含む、回路。 The circuit according to claim 9.
With input voltage terminals configured to be coupled to the input voltage source,
An inductor coupled between the input voltage terminal and the switch node,
A PWM signal circuit configured to provide a PWM signal to the high-side driver and the low-side driver, wherein the PWM signal is based on an output voltage.
Including
The low-side driver
A third transistor having a control terminal for receiving the PWM signal, a first terminal coupled to the output voltage node, and a second terminal coupled to the control terminal of the first transistor.
A control terminal coupled to the second terminal of the third transistor, a first terminal coupled to the output voltage node, and a second terminal coupled to the control terminal of the first switch. The fourth transistor that has
A circuit that further includes.

請求項１０に記載の回路であって、
前記第１及び第２のＭＯＳスイッチが前記ＰＷＭ信号に従って同時にＯＮとＯＦＦとを切り替えるように構成される、回路。 The circuit according to claim 10.
A circuit in which the first and second MOS switches are configured to switch ON and OFF at the same time according to the PWM signal.

電圧コンバータの第１及び第２のスイッチを制御するための制御回路であって、
パルス幅変調（ＰＷＭ）信号に応答して共通ノードと基準電圧ノードとの間に結合される前記第１のスイッチを駆動する第１のドライバであって、前記第１のスイッチの制御端子と前記基準電圧ノードとの間に結合される適応駆動回路を含み、前記適応駆動回路が適応電圧に基づいて放電回路として機能する、前記第１のドライバと、
前記ＰＷＭ信号に応答して電圧出力ノードと前記共通ノードとの間に結合される前記第２のスイッチを駆動する第２のドライバと、
前記ＰＷＭ信号に応答して前記適応電圧を生成して前記適応駆動回路に結合される適応電圧ノードに前記適応電圧を提供する適応電圧生成器であって、前記電圧出力ノードに結合される第１の端子を有する第１の抵抗器と、前記第１の抵抗器の第２の端子と前記適応電圧ノードとの間に結合される第３のスイッチと、前記適応電圧ノードと前記基準電圧ノードとの間に結合されるキャパシタとを含む、前記適応電圧生成器と、
を含む、制御回路。 A control circuit for controlling the first and second switches of a voltage converter.
A first driver that drives the first switch coupled between a common node and a reference voltage node in response to a pulse width modulation (PWM) signal, the control terminal of the first switch and the said. The first driver, which includes an adaptive drive circuit coupled to and from a reference voltage node, wherein the adaptive drive circuit functions as a discharge circuit based on the adaptive voltage.
A second driver that drives the second switch coupled between the voltage output node and the common node in response to the PWM signal.
A first adaptive voltage generator coupled to the voltage output node that generates the adaptive voltage in response to the PWM signal and provides the adaptive voltage to the adaptive voltage node coupled to the adaptive drive circuit. A first resistor having the terminal, a third switch coupled between the second terminal of the first resistor and the adaptive voltage node, the adaptive voltage node and the reference voltage node. With the adaptive voltage generator, including a capacitor coupled between
Including the control circuit.

請求項１２に記載の制御回路であって、
前記適応駆動回路が、前記第１のスイッチの制御端子に結合される第１の端子を有する第１のトランジスタと、前記第１のトランジスタの第２の端子と前記基準電圧ノードとの間に結合される第２のトランジスタとを含み、前記第２のトランジスタが前記適応電圧ノードに結合される制御端子を有する、制御回路。 The control circuit according to claim 12.
The adaptive drive circuit is coupled between a first transistor having a first terminal coupled to a control terminal of the first switch, a second terminal of the first transistor, and a reference voltage node. A control circuit comprising a second transistor to be coupled, wherein the second transistor has a control terminal coupled to the adaptive voltage node.

請求項１３に記載の制御回路であって、
前記第１のトランジスタが前記電圧出力ノードに結合される制御端子を有する、制御回路。 The control circuit according to claim 13.
A control circuit having a control terminal in which the first transistor is coupled to the voltage output node.

請求項１４に記載の制御回路であって、
前記第１のドライバが、前記ＰＷＭ信号を前記第１のスイッチの制御端子にバッファするように構成され、
前記第２のドライバが、前記ＰＷＭ信号を前記第２のスイッチの制御端子にバッファするように構成される、制御回路。 The control circuit according to claim 14.
The first driver is configured to buffer the PWM signal in the control terminal of the first switch.
A control circuit in which the second driver buffers the PWM signal in the control terminal of the second switch.

請求項１４に記載の制御回路であって、
前記第１のドライバが、前記ＰＷＭ信号を受け取る入力端子を有する第１のインバータと、前記第１のインバータの出力端子と前記第１のスイッチの制御回路との間に結合される第２のインバータとを更に含む、制御回路。 The control circuit according to claim 14.
A second inverter in which the first driver is coupled between a first inverter having an input terminal for receiving the PWM signal, an output terminal of the first inverter, and a control circuit of the first switch. A control circuit that further includes.

請求項１６に記載の制御回路であって、
前記第２のインバータが、前記電圧出力ノードと前記第１のスイッチの制御端子との間に結合される第３のトランジスタと、前記第１のスイッチの制御端子に結合される第１の端子を有する第４のトランジスタと、前記第４のトランジスタの第２の端子と前記基準電圧ノードとの間に結合される第５のトランジスタとを含み、前記第５のトランジスタが前記第１のスイッチの制御端子に結合される制御端子を有する、制御回路。 The control circuit according to claim 16.
The second inverter has a third transistor coupled between the voltage output node and the control terminal of the first switch, and a first terminal coupled to the control terminal of the first switch. The fourth transistor includes a fifth transistor coupled between the second terminal of the fourth transistor and the reference voltage node, and the fifth transistor controls the first switch. A control circuit having a control terminal coupled to the terminal.

請求項１７に記載の制御回路であって、
前記電圧コンバータが電圧源と前記共通ノードとの間に結合されるインダクタを含み、
前記適応電圧が前記第１のスイッチを介して流れるインダクタ電流に比例する、制御回路。 The control circuit according to claim 17.
The voltage converter comprises an inductor coupled between the voltage source and the common node.
A control circuit in which the adaptive voltage is proportional to the inductor current flowing through the first switch.

請求項１２に記載の制御回路であって、
前記適応電圧生成器が、前記第１の抵抗器の第２の端子に結合される第１の端子を有する第４のスイッチと、前記第４のスイッチの第２の端子と前記基準電圧ノードとの間に結合される第２の抵抗器とを更に含み、
前記第３及び第４のスイッチが前記ＰＷＭ信号により同時に制御される、制御回路。 The control circuit according to claim 12.
A fourth switch in which the adaptive voltage generator has a first terminal coupled to a second terminal of the first resistor, a second terminal of the fourth switch, and a reference voltage node. Further includes a second resistor coupled between
A control circuit in which the third and fourth switches are simultaneously controlled by the PWM signal.

請求項１９に記載の制御回路であって、
前記電圧コンバータが電圧源と前記共通ノードとの間に結合されるインダクタを含み、
前記適応電圧が前記第１のスイッチを介して流れるインダクタ電流に比例する、制御回路。 The control circuit according to claim 19.
The voltage converter comprises an inductor coupled between the voltage source and the common node.
A control circuit in which the adaptive voltage is proportional to the inductor current flowing through the first switch.