JP6910886B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP6910886B2
JP6910886B2 JP2017160452A JP2017160452A JP6910886B2 JP 6910886 B2 JP6910886 B2 JP 6910886B2 JP 2017160452 A JP2017160452 A JP 2017160452A JP 2017160452 A JP2017160452 A JP 2017160452A JP 6910886 B2 JP6910886 B2 JP 6910886B2
Authority
JP
Japan
Prior art keywords
signal
signal line
metal wire
selection circuit
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017160452A
Other languages
English (en)
Other versions
JP2019039985A (ja
Inventor
山本　浩司
浩司 山本
裕行 阿部
裕行 阿部
直季 宮永
直季 宮永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2017160452A priority Critical patent/JP6910886B2/ja
Priority to US16/051,537 priority patent/US10777584B2/en
Publication of JP2019039985A publication Critical patent/JP2019039985A/ja
Application granted granted Critical
Publication of JP6910886B2 publication Critical patent/JP6910886B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]

Description

本発明の実施形態は、表示装置に関するものである。
液晶表示装置などの表示装置は、画像を表示する場合に、ドライバＩＣから供給される映像信号を表示領域内の複数の信号線に印加する。近年の表示装置は、高精細化が進み、画素数の多いものが増えている。スマートフォンなどに代表されるモバイル機器においても、高精細化の表示装置の搭載が進んでいる。一方、スマートフォンなどのモバイル機器は、表示装置のサイズが小さいために配線を配置する領域も限られる。このため、限られた領域で高精細化を実現するために、ドライバＩＣからの引出配線１本に対し、表示領域の信号線Ｎ本を割り当て、ドライバＩＣと表示領域間に設けたスイッチ回路を切り替えることにより、映像信号の供給先を切り替えることで、ドライバＩＣと表示領域の信号線間の配線数を削減する構成が提案されている（特許文献１参照）。
特開２００９−１９２９２８号公報
近年のモバイル機器は、単に映像を表示するのみでは無く、Ｗｉ−ＦｉやＮＦＣ（Near Field Communication）などの各種無線通信機能を有している場合が多い。
一方、特許文献１のようなスイッチ回路を有する表示装置では、スイッチ回路の切り替え動作に用いる制御信号の高周波パルスが、ＥＭＩノイズ源となり、スマートフォンなどの無線通信に悪影響を及ぼすという問題点があった。
そこで本発明の実施形態は、上記問題点に鑑み、信号選択回路からの高周波パルスによるノイズを最小限に抑えることができる表示装置を提供することを目的とする。
本発明の実施形態は、表示パネルを構成する第１基板上に、第１金属線からなる複数のゲート線と、前記ゲート線と交差するように設けられた第２金属線からなる複数の信号線と、前記ゲート線と前記信号線の交差する位置にそれぞれ設けられたスイッチング素子と、一方向に延設された第１透明電極からなる共通電極と、前記各スイッチング素子にそれぞれ接続された第２透明電極からなる画素電極と、を有し、前記表示パネルは、表示領域と前記表示領域を囲む周辺領域を有し、前記周辺領域に、映像信号を出力する信号線ドライバと、前記信号線ドライバから出力された前記映像信号を、前記信号線へ振り分ける信号選択回路と、前記信号線ドライバと前記信号選択回路とを接続する複数の接続線と、平面視で視て、前記信号選択回路以外の領域で、かつ、複数の前記接続線と重複する位置に、前記第２透明電極と同じ材料で形成されたシールド層と、を有し、前記表示領域において、前記第２金属線からなる前記信号線が形成された層と、第２透明電極からなる前記画素電極が形成された層の間には、有機絶縁膜が形成され、前記周辺領域において、少なくとも前記信号線ドライバと前記信号選択回路との間には、前記有機絶縁膜に溝部が設けられ、前記第２金属線は、絶縁膜を介して前記第１金属線より上層に形成され、前記接続線は、前記信号選択回路から前記溝部までは、前記第２金属線からなる第１接続線で形成され、前記溝部から前記信号線ドライバまでは、前記第１金属線で形成された第２接続線で形成され、前記第１接続線と前記第２接続線はコンタクトホールで接続されている、表示装置である。
また、本発明の他の実施形態は、表示パネルを構成する第１基板上に、第１金属線からなる複数のゲート線と、前記ゲート線と交差するように設けられた第２金属線からなる複数の信号線と、前記ゲート線と前記信号線の交差する位置にそれぞれ設けられたスイッチング素子と、一方向に延設された第１透明電極からなる共通電極と、前記各スイッチング素子にそれぞれ接続された第２透明電極からなる画素電極と、を有し、前記表示パネルは、表示領域と前記表示領域を囲む周辺領域を有し、前記周辺領域に、映像信号を出力する信号線ドライバと、前記信号線ドライバから出力された前記映像信号を、前記信号線へ振り分ける信号選択回路と、前記信号線ドライバと前記信号選択回路とを接続する複数の第１接続線と、画像を表示するときに前記共通電極にコモン電圧を供給する場合と、タッチセンサとして使用するとき送信信号を供給する場合とを切り替える切替回路と、前記切替回路から前記共通電極に接続される第２接続線と、平面視で視て、前記信号選択回路、前記切替回路、及び前記第２接続線以外の領域で、かつ、前記第１接続線と重畳する位置に、前記第２透明電極と同じ材料で形成されたシールド層、を有する表示装置である。
本発明の実施形態１の液晶表示装置の表示パネルにおける画素に関係する平面図である。 共通電極と第２センサ電極の関係を示す図である。 画素の拡大平面図である。 図３におけるＡ−Ａ’線断面図である。 図３におけるＢ−Ｂ’線断面図である。 図３におけるＣ−Ｃ’線断面図である。 図３におけるＤ−Ｄ’線断面図である。 アレイ基板の下周辺領域の平面図である。 図８におけるＥ−Ｅ’線断面図である。 図８におけるＦ−Ｆ’線断面図である。 液晶表示装置の第１工程、第２工程の説明図である。 第３工程、第４工程の説明図である。 第５工程、第７工程の説明図である。 第８工程、第９工程の説明図である。 信号選択回路の回路図である。 実施形態２のアレイ基板の下周辺領域の平面図である。 図１６におけるＧ−Ｇ’線断面図である。 図１６におけるＨ−Ｈ’線断面図である。 切替回路の回路図である。
各実施形態においては、表示装置の一例として、タッチパネル機能を有した液晶表示素子を用いた表示パネルを備える表示装置を開示する。但し、各実施形態は、液晶表示素子以外の表示素子を用いた表示装置に対する、各実施形態にて開示される個々の技術的思想の適用を妨げるものではない。液晶表示装置以外の表示装置としては、有機エレクトロルミネッセンス表示素子等を有する自発光型の表示パネル、電気泳動素子等を有する電子ペーパ型の表示パネルなどが挙げられる。
本発明の一の実施形態の液晶表示装置について、図面を参照して説明する。なお、実施形態における開示はあくまで一例に過ぎず、当業者において、発明の趣旨を保っての適宜変更について容易に想到し得るものについては、当然本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の対応に比べ、各部の幅、厚さ、形状などについて模式的に表される場合があるが、あくまでも一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素、同一の符号を付して、詳細な説明を適宜省略することがある。
本実施形態の液晶表示装置は、具体例において、ＩＰＳ（In-Plane Switching）方式などと呼ばれる横電界方式のものであり、特には、ＩＰＳ方式の一例としてのフリンジ電界を用いるＦＦＳ（Fringe Field Switching）方式である。
実施形態１
実施形態１の液晶表示装置について、図１〜図１５を参照して説明する。
（１）表示パネル１の全体構成
液晶表示装置の表示パネル１は、アレイ基板２と、対向基板３と、これらの間隙に保持される液晶層４と、両基板２，３の周辺領域９同士を貼り合わせて液晶層４を封止するシール部材５とにより形成されている。表示パネル１は、画像を表示するための表示領域８と、それを囲む周辺領域９とからなる。
（２）表示パネル１の回路構成
表示パネル１の回路構成について図１を参照して説明する。
図１に示すように、アレイ基板２のガラス基板１０の表示領域８において、横方向（ｘ軸方向）のゲート線１６と、縦方向（ｙ軸方向）の信号線１５とが格子状に配列され、これらの交点毎に画素６が形成されている。画素６は、スイッチング素子であるｎ型チャネル、又は、ｐ型チャネルのＴＦＴ（薄膜トランジスタ）７、画素電極１４を有している。ＴＦＴ７のゲート電極が、ゲート線１６に接続され、ソース電極が信号線１５に接続され、ドレイン電極が画素電極１４に接続されている。
アレイ基板２の下周辺領域９には、信号線ドライバ（ＤＤＩＣ）５２と信号選択回路
（ＡＳＷ）５４が設けられている。信号線ドライバ５２は、外部からの信号に基づいて各信号線１５にＲＧＢ画像信号を出力する。
ガラス基板１０の左周辺領域９には、縦方向に沿ってゲートドライバ５０が設けられている。このゲートドライバ５０は、各ゲート線１６にゲート信号を出力する。
（３）信号選択回路５４
信号選択回路５４について説明する。
信号選択回路５４には、図１５に示すように、ＭＯＳＦＥＴよりなるｎ型スイッチとｐ型スイッチとを組み合わせたアナログスイッチ２００が信号線１５毎に設けられている。
アナログスイッチ２００の入力端には、信号線ドライバ５２からのＲＧＢの映像信号が入力する。
アナログスイッチ２００の制御端子には、第１開閉信号配線２０４と第２開閉信号配線２０６とがそれぞれ接続され、第１開閉信号ＡＳＷと第２開閉信号ｘＡＳＷが信号線ドライバ５２から入力する。信号線ドライバ５２は、画像の表示のタイミングに合わせて第１開閉信号ＡＳＷと第２開閉信号ｘＡＳＷを出力する。アナログスイッチ２００は、ＲＧＢの三色の画素列を一組として構成され、信号線ドライバ５２から得られる第１開閉信号ＡＳＷと第２開閉信号ｘＡＳＷにより、映像信号（ＲＧＢ）を時系列的に各色の信号線１５に切り替えながら送信する。
信号選択回路５４を構成するアナログスイッチ２００や各種配線は、表示領域内のＴＦＴ７，ゲート線１６、信号線１５と同じ層及び同じ材料で構成される。
（４）タッチセンサ
タッチセンサの構造について図２を参照して説明する。
アレイ基板２には、コモン電極と第１センサ電極（送信電極；Ｔｘ電極）を兼ねた共通電極１３が、横方向（ｘ軸方向）に延在し、かつ、縦方向（ｙ軸方向）に所定間隔毎に設けられている。
アレイ基板２の左周辺領域９まで延びた共通電極１３の左側とゲートドライバ５０の間には、切替回路（ＣＯＭＳＷ）６２が設けられている。この切替回路６２は、画像を表示するときに共通電極１３に直流のコモン電圧を供給する場合と、タッチセンサとして使用するときに検出用信号を供給する場合とを切り替える回路であり、不図示のシフトレジスタによりなる共通電極ドライバによって駆動する。
対向基板３の表面には、二点鎖線で表示した第２センサ電極（受信電極；Ｒｘ電極。以下、単に「センサ電極」という）１１２が縦方向（ｙ軸方向）に延び、かつ、横方向（ｘ軸方向）に所定間隔毎に設けられている。各センサ電極１１２の下端は、アレイ基板２の下周辺領域９に設けられた第２センサ制御部６４に接続されている。
液晶表示装置１０は、相互静電容量方式のタッチセンサとして使用する場合には、切替スイッチ６０がセンサ給電線５８の位置に切り替わり、検出用信号を共通電極１３に供給し、人の指がセンサ電極１１２に接触、又は、近づくと、センサ電極１１２と共通電極１３との間の容量が変化し、その容量の変化と変化した位置を第２センサ制御部６４が検出する。
また、センサ電極１１２はタッチセンサの種類によっては必ずしも必須ではなく、アレイ基板２のみの電極でタッチセンシングを可能とする自己容量方式の構造もあり得る。この場合であっても本発明の実施形態は適用可能である。
（５）画素６
画素６の構造について図３を参照して説明する。図３に示すように、画素６は、信号線１５の方向に沿って長く延び、その長手方向の領域の大部分が、画素開口部３１に相当し、この部分にスリット１４Ｂを有する画素電極１４が配置されている。ＴＦＴ７は、画素６の一端部に形成され、画素電極１４から延びる画素電極延在部１４Ａが配置されている。スリット１４Ｂによって、画素電極１４は、共通電極１３との間で電界を形成できる。
（６）アレイ基板２
アレイ基板２の構造について図３〜図７を参照して説明する。
アレイ基板２のガラス基板１０の上にアンダーコート層２１が形成され、その上にＴＦＴ７の半導体を構成する半導体層１７が形成されている（図５参照）。
半導体層１７の上には、ゲート絶縁膜２２が形成されている（図５参照）。
ゲート絶縁膜２２の上には、ゲート線（第１金属線）１６が所定間隔毎に平行に横方向（ｘ軸方向）に形成されている（図６、図７参照）。ゲート線１６のＴＦＴ７に対応する位置には、ＴＦＴ７と接続されるゲート電極用枝線１６Ａが縦方向に延びている（図５、図１１参照）。
ゲート線１６、ゲート電極用枝線１６Ａの上には、第１絶縁膜２３が形成されている（図３〜図７参照）。
第１絶縁膜２３の上には、信号線１５（第２金属線）が縦方向（ｙ軸方向）に形成されている（図５、図６参照）。
信号線１５の上には、有機絶縁膜（平坦化膜）１２が形成されている。
有機絶縁膜１２上には、ＩＴＯやＩＺＯ等の透明導電材料からなる第１透明導電電極である共通電極１３が、所定間隔毎に横方向（ｘ軸方向）に延在し、縦方向（ｙ軸方向）に配列して形成されている（図２、図６参照）。
ゲート線１６上で、かつ、共通電極１３上には、第３金属線２０が、横方向に形成されている（図６参照）。
共通電極１３、第３金属線２０等の上には、第２絶縁膜２４が形成されている（図３〜図７参照）。
第２絶縁膜２４の上には、ＩＴＯやＩＺＯ等の透明導電材料からなる第２透明電極である画素電極１４が配置されている（図４、図６参照）。
第２絶縁膜２４と画素電極１４の上には、配向膜１８が形成されている（図３〜図７参照）。この配向膜１８は、液晶層４と接している。配向膜１８は、ラビング処理若しくは光配向処理によって配向処理される。
（７）対向基板３
対向基板３について図４〜７を参照して説明する。
対向基板３のガラス基板１００の下には、黒色の樹脂材料により格子状に設けられたブラックマトリックス１０２が形成されている。ブラックマトリックス１０２は、信号線１５及びその近傍を覆うように信号線１５に沿って延びる縦部分と、ＴＦＴ７及びゲート線１６に沿って連続して延びており、格子状に形成されている。ブラックマトリックス１０２の格子状の各開口部分が、画素開口部３１に対応する。
ブラックマトリックス１０２の下には、Ｒ（赤色），Ｇ（緑色），Ｂ（青色）からなるカラーフィルタ層１０４が形成されている。
カラーフィルタ層１０４の下には、樹脂からなるオーバーコート層１０６が形成されている。
オーバーコート層１０６の下には、スペーサ１０８が形成されている。スペーサ１０８は、複数の画素６に一つの割合で設けることができ、例えば４つの画素６当たり１つ、又は８つの画素６当たり１つの割合で設けることができ、スペーサ１０８によって液晶層４の厚みを維持できる（図５、図７参照）。
オーバーコート層１０６の下とスペーサ１０８の下には、配向膜１１０が形成され、液晶層４と接している。
対向基板３のガラス基板１００の上には、センサ電極（第２センサ電極）１１２が、縦方向に沿って延び、かつ、横方向に所定間隔毎に形成されている（図２、図４〜７参照）。
（８）アレイ基板２の下周辺領域９
次に、アレイ基板２の下周辺領域９の構造について説明する。下周辺領域９には、図８に示すように、信号線ドライバ（ＤＤＩＣ）５２と信号選択回路（ＡＳＷ）５４が設けられている。下周辺領域９において、信号選択回路５４とその外側に設けられている信号線ドライバ５２との間には、ｘ方向に沿って、有機絶縁膜１２に溝部２０８が設けられている。この付近の配線構造について図８〜図１０に基づいて説明する。
信号選択回路５４について説明する。図８に示すように、信号線１５と電気的に接続された引き出し線２０２は、信号選択回路５４に接続されている。この信号選択回路５４は、信号線１５、ゲート線１６、半導体層１７と同じ層を用いて形成されるため、有機絶縁膜１２よりも下層に形成されている。
図８に示すように、信号選択回路５４から信号線ドライバ５２に接続される接続線２１０は、図１０に示すように、信号選択回路５４から延びた第１接続線２１２と、信号線ドライバ５２から延びた第２接続線２１４とよりなり、コンタクトホール２１６を介して接続されている。第１接続線２１２は、信号線１５、すなわち第２金属線と同じ材料で形成され、第２接続線２１４は、ゲート線１６、すなわち第１金属線と同じ材料で形成されている。そして、図１０に示すように、溝部２０８よりも表示領域側に、コンタクトホール２１６が第１絶縁膜２３に形成されている。このコンタクトホール２１６で第１接続線２１２と第２接続線２１４が電気的に接続されている。溝部２０８は、有機絶縁膜１２を削り形成されたものであり、その上には配向膜１８が形成され、液晶層４が配されている。この溝部２０８を設ける理由は、有機絶縁膜１２は、水分を吸収するため、外部に露出している有機絶縁膜１２と、表示領域８側の有機絶縁膜１２とを遮断して、水分が表示パネル１内部に浸入するのを防止するためである。
図８、図９、図１０に示すように、信号選択回路５４を除いた表面であって、信号選択回路５４から溝部２０８までの領域に存在する接続線２１０の上層に、シールド層２１８を形成する。図８において、シールド層２１８に覆われている領域を複数の点の領域で表示し、シールド層２１８の外辺を点線で示している。信号選択回路５４上にシールド層２１８を形成していない理由は、シールド層２１８と信号選択回路５４間で発生する配線容量の増大を防ぐためである。シールド層２１８は、画素電極１４を形成する第２透明電極層と同じ材料で形成する。
（９）アレイ基板２の製造工程
アレイ基板２の製造工程の概略について図１１〜図１４を参照して説明する。
第１工程において、図１１に示すように、アレイ基板２のガラス基板１０上にアンダーコート層２１を形成する。次に、画素６毎に半導体層１７を縦方向にアンダーコート層２１の上に形成する。次に、各半導体層１７と共にアレイ基板２全体を酸化シリコン膜や窒化シリコン膜等からなるゲート絶縁膜２２によって被覆する。
第２工程において、図１１に示すように、モリブデン合金等の金属層により横方向にゲート線１６、ゲート線１６から縦方向に延びたゲート電極用枝線１６Ａ、ゲート線１６端部から延びたゲート引き出し線を形成する。また、下周辺領域９において、第２接続線２１４もゲート線１６と同じ第１金属線で形成する。次に、これら線と共にアレイ基板２全体を酸化シリコン膜や窒化シリコン膜等からなる第１絶縁膜２３により被覆する。
第３工程において、図１２に示すように、第１絶縁膜２３及びゲート絶縁膜２２を貫き、半導体層１７の両端部を露出させるコンタクトホール１９Ａ、１９Ａを形成する。また、下周辺領域９において、第１絶縁膜２３にコンタクトホール２１６を形成する（図１０参照）。
第４工程において、図１２に示すように、第１絶縁膜２３上で、かつ、第１金属線１６Ｂ上にアルミニウム、その合金等（例えば、ＴＡＴ（Ｔｉ／Ａｌ／Ｔｉ））の金属によって第２金属線である信号線１５を縦方向に形成する。このときに同じ材料で、ＴＦＴ７側のコンタクトホール１９Ａには、第１の島状パターン１５Ａを形成する。また、下周辺領域９において、図１０に示すように、第１接続線２１２も第２金属線と同じ材料で形成する。そして、コンタクトホール２１６を介して、第１接続線２１２、第２接続線２１４を接続する。
第５工程において、アレイ突起部１１を備える透明の有機絶縁膜１２を形成し、これにより信号線１５及び第１の島状パターン１５Ａを被覆する。また、このときに、下周辺領域９において、図１０に示すように、溝部２０８も形成する。次に、第１の島状パターン１５Ａの一部を露出させるコンタクトホール１９Ｂを形成する（図１３参照）。
第６工程において、図１３に示すように、有機絶縁膜１２上にＩＴＯやＩＺＯ等の透明導電材料からなる第１透明電極である共通電極１３を形成する。このときにＴＦＴ７の部分には、同じ材料で第２の島状パターン１３Ａを形成する。共通電極１３は、図２に示すように、横方向に並んだ画素６を覆うように、横方向に形成する。
第７工程において、図１３に示すように、共通電極１３上で、かつ、ゲート線１６の上に第３金属線２０を形成する。第３金属線２０の材料としては、例えば、ＭＡＭ（Ｍｏ／Ａｌ／Ｍｏ）である。
第８工程において、図１４に示すように、共通電極１３、第３金属線２０等を被覆する第２絶縁膜２４をアレイ基板２全体に形成する。次に、図１４に示すように、第２絶縁膜２４に第２の島状パターン１３Ａの一部を露出させるコンタクトホール１９Ｃを形成する。
第９工程において、図１４に示すように、ＩＴＯやＩＺＯ等の透明導電材料からなる第２透明電極である画素電極１４を形成する。画素電極１４には、スリット１４Ｂを信号線１５に沿って形成する。また、下周辺領域９において、第２透明電極と同じ材料でシールド層２１８を形成する（図８、図９参照）。
第１０工程において、樹脂よりなる配向膜１８を、アレイ基板２全体に形成する。最後に、紫外線照射による光配向処理を行う。
（１０）効果
信号線ドライバ５２から信号選択回路５４間の接続線２１０は、異なる電位の映像信号が常に変化しながら流れるため、高周波パルスとなり、ＥＭＩのノイズ源となる。本実施形態によれば、信号選択回路５４から溝部２０８までに存在する接続線２１０の上層にシールド層２１８を設けたため、信号選択回路５４に対する信号線ドライバ５２からの制御パルスに起因するＥＭＩノイズが、周辺に放出されるのを防止できる。
また、本実施形態では、信号選択回路５４上には、シールド層２１８を形成していない。これは、シールド層２１８と信号選択回路５４間で発生する配線容量の増大を防ぐためである。
実施形態２
次に、実施形態２の液晶表示装置について図１６〜図１９を参照して説明する。実施形態１においては、アレイ基板２に設けられた共通電極１３は、横方向（ｘ軸方向）に沿って設けられ、対向基板３に設けられたセンサ電極１１２は、縦方向（ｙ軸方向）に沿って設けられていた。これに代えて、本実施形態では、アレイ基板２に設けられた共通電極１３が、信号線１５と平行な縦方向（ｙ軸方向）に沿って設けられ、対向基板３に設けられたセンサ電極１１２が、ゲート線１６と平行なｘ軸方向に沿って設けられている。
図１６に示すように、本実施形態では、第３金属線２０が、縦方向の共通電極１３の上層に形成されている。下周辺領域９には、切替回路（ＣＯＭＳＷ）６２が、ｘ方向に沿って設けられている。切替回路６２は、信号選択回路（ＡＳＷ）５４よりも上層で、かつ、表示領域側に形成されている。切替回路６２は、信号選択回路５４と溝部２０８との間であって、第１接続線２１２よりも上層に形成されている。
図１９に示すように、切替回路６２は、直流のコモン電圧ＣＯＭを給電するコモン給電線５６と、検出用信号のＬレベル電位ＴＰＬを給電する第１センサ給電線５８Ｌと、検出用信号のＨレベル電位ＴＰＨを給電する第２センサ給電線５８Ｈが形成され、また、これらの線を切り換える切替スイッチ６０が形成されている。この切替スイッチ６０は、共通電極１３毎に設けられ、それぞれの切替スイッチ６０によって、共通電極１３に対しコモン給電線５６から直流のコモン電圧を供給するか、又は、センサ給電線５８Ｈ、５８Ｌから高周波パルスを供給するかを選択する。
切替回路６２には、表示領域からの共通電極１３と第３金属線２０が積層された状態で上下２層の線で接続されている。図１６に示すように、切替回路６２と信号線ドライバ５２とは、制御接続線２２０によって接続されている。制御接続線２２０は、各切替スイッチ６０に接続されている。制御接続線２２０は、信号線１５又はゲート線１６と同じ層で、かつ同じ材料で形成されている線である。
本実施形態においては、シールド層２１８は、図１６に示すように、第１接続線２１２上に形成されるが、切替回路６２及び切替回路６２からの出力配線上には、形成されないようにする。
図１７は図１６のＧ−Ｇ’領域の断面図を示し、図１８は図１６のＨ−Ｈ’領域の断面図を示している。
図１７に示すように、切替回路６２からの出力配線は、共通電極１３と第３金属線２０と同じ層で形成される。これらの配線は、有機絶縁膜１２と第２絶縁膜２４の間に形成される。通常、有機絶縁膜１２は３０００ｎｍ、無機膜からなる第２絶縁膜２４は１２０ｎｍ程度の厚さで形成される。また、ＩＴＯからなるシールド層２１８は、図１８に示すように、第２絶縁膜２４と配向膜１８の間に形成される。従って、もし切替回路６２の出力配線上にシールド層２１８を形成すると、シールド層２１８と切替回路６２の出力配線（共通電極１３、第３金属線２０）の間隔が１２０ｎｍ以下の近距離になってしまう。このため、シールド層２１８と切替回路６２の出力配線（共通電極１３、第３金属線２０）間に強電界が発生し、切替回路６２の出力配線（共通電極１３、第３金属線２０）が電蝕する可能性がある。
このため、本実施形態のように、タッチパネル用のＴｘ電極が縦方向に延在する表示パネルにおいては、シールド層２１８は、切替回路６２の出力配線（共通電極１３、第３金属線２０）を避けて配置する。
本実施形態では、切替回路６２の出力配線は、上記したように共通電極１３と第３金属線２０と同じ材料で形成されているため、この切替回路６２の出力配線によってシールドの効果があり、またそれ以外の領域ではシールド層２１８によって覆われ、シールド効果がある。
変更例
本発明の実施形態を基にして、当業者が適宜設計変更して実施し得る全ての実施形態も、本発明の要旨を包含する限り、本発明の範囲に属する。
また、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。例えば、上記実施形態に対して、当業者が適宜、構成要素の追加、削除若しくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
また、本実施形態において述べた対応によりもたらされる他の作用効果について本明細書記載から明らかなもの、又は、当業者において時に想到し得るものについては、当然に発明によりもたらされるものと解される。
１・・・表示パネル、２・・・アレイ基板、１３・・・共通電極、１４・・・画素電極、１５・・・信号線、１６・・・ゲート線、２０・・・第３金属線、５２・・・信号線ドライバ、５４・・・信号選択回路、６２・・・切替回路、２０８・・・溝部、２１０・・・接続線、２１２・・・第１接続線、２１４・・・第２接続線、２１８・・・シールド層

Claims (7)

  1. 表示パネルを構成する第１基板上に、
    第１金属線からなる複数のゲート線と、
    前記ゲート線と交差するように設けられた第２金属線からなる複数の信号線と、
    前記ゲート線と前記信号線の交差する位置にそれぞれ設けられたスイッチング素子と、
    一方向に延設された第１透明電極からなる共通電極と、
    前記各スイッチング素子にそれぞれ接続された第２透明電極からなる画素電極と、
    を有し、
    前記表示パネルは、表示領域と前記表示領域を囲む周辺領域を有し、
    前記周辺領域に、
    映像信号を出力する信号線ドライバと、
    前記信号線ドライバから出力された前記映像信号を、前記信号線へ振り分ける信号選択回路と、
    前記信号線ドライバと前記信号選択回路とを接続する複数の接続線と、
    平面視で視て、前記信号選択回路以外の領域で、かつ、複数の前記接続線と重複する位置に、前記第２透明電極と同じ材料で形成されたシールド層と、
    を有し、
    前記表示領域において、前記第２金属線からなる前記信号線が形成された層と、第２透明電極からなる前記画素電極が形成された層の間には、有機絶縁膜が形成され、
    前記周辺領域において、少なくとも前記信号線ドライバと前記信号選択回路との間には、前記有機絶縁膜に溝部が設けられ、
    前記第２金属線は、絶縁膜を介して前記第１金属線より上層に形成され、
    前記接続線は、前記信号選択回路から前記溝部までは、前記第２金属線からなる第１接続線で形成され、前記溝部から前記信号線ドライバまでは、前記第１金属線で形成された第２接続線で形成され、前記第１接続線と前記第２接続線はコンタクトホールで接続されている、
    表示装置。
  2. 前記共通電極の延設方向は、前記ゲート線の延設方向と同じ方向である、
    請求項１に記載の表示装置。
  3. 前記シールド層は、平面視で視て、前記信号選択回路から前記溝部の間に形成されている、
    請求項１に記載の表示装置。
  4. 前記共通電極の延設方向は、前記信号線の延設方向と同じ方向である、
    請求項１に記載の表示装置。
  5. 表示パネルを構成する第１基板上に、
    第１金属線からなる複数のゲート線と、
    前記ゲート線と交差するように設けられた第２金属線からなる複数の信号線と、
    前記ゲート線と前記信号線の交差する位置にそれぞれ設けられたスイッチング素子と、
    一方向に延設された第１透明電極からなる共通電極と、
    前記各スイッチング素子にそれぞれ接続された第２透明電極からなる画素電極と、
    を有し、
    前記表示パネルは、表示領域と前記表示領域を囲む周辺領域を有し、
    前記周辺領域に、
    映像信号を出力する信号線ドライバと、
    前記信号線ドライバから出力された前記映像信号を、前記信号線へ振り分ける信号選択回路と、
    前記信号線ドライバと前記信号選択回路とを接続する複数の第１接続線と、
    画像を表示するときに前記共通電極にコモン電圧を供給する場合と、タッチセンサとして使用するとき送信信号を供給する場合とを切り替える切替回路と、
    前記切替回路から前記共通電極に接続される第２接続線と、
    平面視で視て、前記信号選択回路、前記切替回路、及び前記第２接続線以外の領域で、かつ、前記第１接続線と重畳する位置に、前記第２透明電極と同じ材料で形成されたシールド層、
    を有する表示装置。
  6. 前記共通電極の延在方向は、前記信号線の延在方向と同じである、
    請求項５に記載の表示装置。
  7. 前記共通電極に電気的に接続するように第３金属線が形成され、
    前記第２接続線は、前記第１透明電極から形成された層と、前記第３金属線から形成された層からなる、
    請求項６に記載の表示装置。
JP2017160452A 2017-08-23 2017-08-23 表示装置 Active JP6910886B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017160452A JP6910886B2 (ja) 2017-08-23 2017-08-23 表示装置
US16/051,537 US10777584B2 (en) 2017-08-23 2018-08-01 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017160452A JP6910886B2 (ja) 2017-08-23 2017-08-23 表示装置

Publications (2)

Publication Number Publication Date
JP2019039985A JP2019039985A (ja) 2019-03-14
JP6910886B2 true JP6910886B2 (ja) 2021-07-28

Family

ID=65435566

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017160452A Active JP6910886B2 (ja) 2017-08-23 2017-08-23 表示装置

Country Status (2)

Country Link
US (1) US10777584B2 (ja)
JP (1) JP6910886B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210025230A (ko) * 2019-08-27 2021-03-09 삼성전자주식회사 디스플레이 장치 및 그 제어방법
KR20210080674A (ko) * 2019-12-20 2021-07-01 삼성디스플레이 주식회사 표시 장치
JP2023006491A (ja) 2021-06-30 2023-01-18 株式会社ジャパンディスプレイ 表示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3956562B2 (ja) * 1999-12-27 2007-08-08 セイコーエプソン株式会社 電気光学装置
JP4049162B2 (ja) * 2004-06-18 2008-02-20 セイコーエプソン株式会社 電気光学装置及び電子機器
US7868883B2 (en) * 2005-05-27 2011-01-11 Seiko Epson Corporation Electro-optical device and electronic apparatus having the same
JP5072639B2 (ja) 2008-02-15 2012-11-14 株式会社ジャパンディスプレイセントラル 液晶表示装置
EP2560045B1 (en) * 2010-04-16 2016-05-11 Sharp Kabushiki Kaisha Display device
KR101894270B1 (ko) * 2011-08-12 2018-10-15 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
JP2013064800A (ja) * 2011-09-15 2013-04-11 Japan Display Central Co Ltd 液晶表示装置
KR20150079645A (ko) * 2012-10-30 2015-07-08 샤프 가부시키가이샤 액티브 매트릭스 기판, 표시 패널 및 그것을 구비한 표시 장치
KR101579353B1 (ko) * 2012-12-05 2015-12-21 가부시키가이샤 재팬 디스프레이 터치 검출 기능을 구비한 표시 장치 및 전자 기기
JP5681269B2 (ja) * 2013-11-27 2015-03-04 株式会社ジャパンディスプレイ 液晶表示パネル
JP6117138B2 (ja) * 2014-03-20 2017-04-19 株式会社ジャパンディスプレイ センサ付き表示装置
TWI554931B (zh) * 2014-03-18 2016-10-21 Japan Display Inc A display device with a sensor
WO2015170369A1 (ja) * 2014-05-09 2015-11-12 パナソニック液晶ディスプレイ株式会社 液晶表示装置
JP6633924B2 (ja) * 2016-01-27 2020-01-22 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
US20190067333A1 (en) 2019-02-28
US10777584B2 (en) 2020-09-15
JP2019039985A (ja) 2019-03-14

Similar Documents

Publication Publication Date Title
US11119372B2 (en) Display device
KR102627941B1 (ko) 비대칭 블랙 매트릭스 패턴을 갖는 터치 인식 가능 표시 장치
TWI529585B (zh) 內嵌式觸控顯示面板
US10043479B2 (en) In-cell touch display panel
US11402956B2 (en) Display device including position input function
US10146079B2 (en) Display device comprising a shield line that overlaps an intersection area in which a first semiconductor layer intersects a scanning line
CN108255353A (zh) 内嵌式触控显示面板
CN108255354A (zh) 内嵌式触控显示面板
CN108255355A (zh) 内嵌式触控显示面板
US20170176798A1 (en) Liquid crystal display with touch sensing function
US11947760B2 (en) Display device with position input function
KR20170003388A (ko) 터치 센서 일체형 표시 장치 및 이의 제조 방법
KR102363840B1 (ko) 터치 표시 장치의 박막트랜지스터를 포함하는 기판
CN109313371B (zh) 显示装置及其制造方法
JP6910886B2 (ja) 表示装置
JP2017151702A (ja) 表示装置
CN104597678A (zh) 显示面板及其制作方法
CN111708237B (zh) 一种阵列基板、显示面板及显示装置
TWI674464B (zh) 陣列基板
US10373543B2 (en) Display device
JP2014145919A (ja) 表示装置
KR102530493B1 (ko) 디스플레이 장치 및 그의 구동 방법
JP6918090B2 (ja) 液晶表示装置
CN108333821B (zh) 一种显示面板和显示装置
CN109143639B (zh) 内嵌式触控显示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200624

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210629

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210707

R150 Certificate of patent or registration of utility model

Ref document number: 6910886

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150