KR102627941B1 - 비대칭 블랙 매트릭스 패턴을 갖는 터치 인식 가능 표시 장치 - Google Patents

비대칭 블랙 매트릭스 패턴을 갖는 터치 인식 가능 표시 장치 Download PDF

Info

Publication number
KR102627941B1
KR102627941B1 KR1020160050331A KR20160050331A KR102627941B1 KR 102627941 B1 KR102627941 B1 KR 102627941B1 KR 1020160050331 A KR1020160050331 A KR 1020160050331A KR 20160050331 A KR20160050331 A KR 20160050331A KR 102627941 B1 KR102627941 B1 KR 102627941B1
Authority
KR
South Korea
Prior art keywords
pixel
bypass
data
wires
common signal
Prior art date
Application number
KR1020160050331A
Other languages
English (en)
Other versions
KR20160129733A (ko
Inventor
김민경
김태상
김성수
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Publication of KR20160129733A publication Critical patent/KR20160129733A/ko
Application granted granted Critical
Publication of KR102627941B1 publication Critical patent/KR102627941B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/0418—Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
    • G06F3/04184—Synchronisation with the driving of the display or the backlighting unit to avoid interferences generated internally
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/02—Composition of display devices
    • G09G2300/023—Display panel composed of stacked panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2354/00—Aspects of interface with display user

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Multimedia (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

터치 인식 가능 표시 장치가 제공된다. 터치 인식 가능 표시 장치는 터치 센싱 영역 및/또는 터치 구동 영역의 역할을 하는 복수의 공통 전극 블록을 포함한다. 공통 전극 블록과 연결된 도전성 배선은 공통 전극 블록 및 화소의 화소 전극 아래에 배치되고, 화소 영역을 가로질러 구동 집적 회로가 위치하는 비화소 영역을 향해 라우팅된다. 도전성 배선은 하나 이상의 평탄화층 아래에 배치되고, 하나 이상의 컨택홀을 통해 대응하는 공통 전극 블록과 연결된다.

Description

비대칭 블랙 매트릭스 패턴을 갖는 터치 인식 가능 표시 장치{TOUCH RECOGNITION ENABLED DISPLAY DEVICE WITH ASYMMETRIC BLACK MATRIX PATTERN}
본 발명은 표시 장치에 관한 것으로서, 보다 상세하게는 향상된 정전용량 터치 센싱을 위해 구성된 표시 장치 및 이의 제조 방법에 관한 것이다.
작동의 사용 편의성 및 범용성에 있어서, 터치 센서는 다양한 전자 장치에서 가장 대중적인 사용자 상호작용 메커니즘 중 하나이다. 특히, 터치 스크린은 손가락, 스타일러스(stylus) 또는 다른 물체로 스크린 상의 그래픽 인터페이스를 터치함으로써, 간단하게 사용자가 장치와 상호 작용할 수 있도록 한다. 따라서, 터치 스크린은 액정 표시 장치(Liquid Crystal Display; LCD) 및 유기 발광 표시 장치 (organic light emitting diode display; OLED)와 같은 다양한 종류의 평면 패널 표시 장치에 적용된다.
종래에는, 터치 구동 배선 및 터치 센싱 배선의 매트릭스가 제공된 기판이 터치 센싱 기능을 제공하기 위해 표시 패널에 걸쳐 중첩되었다. 그러나, 표시 패널 상에 별도의 터치 입력을 센싱하기 위한 별도의 기판을 배치하는 것은 표시 장치의 두께 및 무게를 증가시켰다. 이로 인해, 표시 장치를 형성하는 적층 구조 내에 터치 센서의 구성요소를 통합하는 것이 시도되고 있다. 그러나, 표시 패널 내에 터치 센서 구성요소를 통합시키는 것은 종종 표시 품질에 있어서 약간의 타협을 필요로 한다. 예를 들어, 터치-센싱 메커니즘을 구현하기 위한 표시 패널 내의 표시 영역으로 신호를 전송하거나 수신하는 도전성 배선은 표시 패널의 다른 구성요소와의 원하지 않는 기생 정전용량을 발생시킬 수 있다.
본 발명은 일반적으로 터치 센싱 기능이 제공되는 표시 장치에 관한 것으로서, 보다 구체적으로, 터치 센서에 의해 야기되는 시각적 결함을 최소화 하는 표시 패널 내의 터치 센서를 구현하기 위한 구조에 관한 것이다.
표시 장치에서, 표시 기능과 관련하여 사용되는 일부 구성요소는 스크린 상의 터치 입력을 인식하도록 구성될 수 있다. 예를 들어, 일부 집적 회로(integrated circuits, IC)는 표시 화소를 작동시키고, 터치 입력을 센싱하기 위한 신호를 제공하기 위해 구성될 수 있다. 유사하게, 표시 패널로부터 화상을 표시하기 위해 사용되는 표시 화소의 전극 및/또는 저장 커패시터(storage capacitor)의 도전층은 터치 센서의 일 부분으로 제공하기 위해 구성될 수 있다. 이러한 방식으로, 표시 장치는 적은 부품 및/또는 적은 제조 단계를 사용하여 제조될 수 있고, 얇은 프로파일(profile)과 가벼운 무게를 가질 수 있다. 이러한 구조는 표시 패널에서 별개의 터치 센서 구성요소를 배치함으로써 발생하는 다양한 원하지 않은 부작용을 줄이거나 제거할 수 있다.
표시 패널 내의 터치 센서를 구현 시, 터치-센싱 기능과 표시 기능의 미세한 조정이 문제될 수 있다. 다양한 종류의 LCD 표시 패널 중 2 가지 기능을 위한 구성요소의 배열은, 액정 분자의 배향을 제어하는 필드를 발생시키기 위한 전극이 액정층의 동일한 면에 제공됨에 따라, 수평 전계 스위칭(in-plane-switching, IPS) 타입 및 전계 스위칭(fringe-field-switching, FFS)타입 LCD 장치에서 특히 문제될 수 있다.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 터치 인식 가능 표시 장치는 복수의 화소 그룹들을 제공한다. 각각의 화소 그룹에 포함되는 화소들은 투명 전극을 공유하도록 구성된다. 더욱이, 복수의 고통 신호 배선이 터치 인식 가능 표시 장치에 포함된다. 각각의 공통 신호 배선은 화소 그룹들의 하나의 화소 그룹의 투명 전극과 연결되고, 터치 구동 집적 회로(IC) 및 이들과 연결된 투명 전극으로 터치 제어 신호를 전송하도록 구성된다. 공통 신호 배선들은 하부 평탄화층에 의해 덮인다. 하부 평탄화층은 복수의 공통 신호 배선들 상부에 평면을 제공하기에 충분한 두께로 공통 신호 배선들 상부에 코팅된다. 이와 관련하여, 하부 평탄화층의 두께는 공통 신호 배선들의 두께 보다 커야 한다. 이로 인해, 하부 평탄화층의 물질은 이들 아래의 공통 신호 배선들 상부에 평면을 형성하기에 적절한 코팅 방법이 적용되어야 한다. 하부 평탄화층에 의해 제공된 평면 상에, 박막 트랜지스터 어레이(TFT 어레이)가 형성된다. 따라서, TFT 어레이와 같은 다른 구성요소들을 형성과 관련된 공정을 견디고 평면을 유지할 수 있도록, 하부 평탄화층은 충분한 내열성을 갖는 물질로 형성된다. TFT 어레이는 상부 평탄화층으로 덮인다. 몇몇 실시예들에서, 화소 그룹의 하나의 화소의 투명 전극이 상부 평탄화층 상에 형성될 수 있다.
하나 이상의 패시베이션층들이 하부 평탄화층과 TFT 어레이층 사이에 제공될 수 있다. 패시베이션층은 하부 평탄화층 상에 배치되는 구성요소들을 하부 평탄화층으로부터의 원하지 않은 가스(fume)(예를 들어, 수소 가스)로부터 보호하는 기능을 제공할 수 있다. 패시베이션층은 실리콘 질화물층, 실리콘 산화물층 또는 이러한 층들의 적층 구조(stack)일 수 있다. 하부 평탄화층과 TFT 어레이 사이의 패시베이션층의 물질 및 구성은 TFT 어래이 내의 TFT의 반도체층 (즉, 액티브층)에 따라 달라질 수 있다. 예를 들어, 하부 평탄화층 상에 제공되는 TFT들의 적어도 일부는 인듐-갈륨-아연 산화물(indium-gallium-zinc oxide)과 같은 금속 산화물 반도체층을 포함할 수 있고, 실리콘 질화물층은 하부 평탄화층과 이의 상부에 형성된 TFT 사이에 개재될 수 있다.
복수의 공통 신호 배선들은 서로 평행하고 배열되고, 복수의 공통 신호 배선들은 행방향 또는 열방향 중 한 방향으로 배열될 수 있다. 몇몇의 실시예들에서, 공통 신호 배선들은 데이터 배선과 동일한 배향으로 배열될 수 있다. 이러한 실시예들에서, 공통 신호 배선들 각각은 대응하는 데이터 배선들 각각의 아래에 배열될 수 있다. 다른 실시예들에서, 공통 신호 배선들은 게이트 배선과 동일한 방향으로 라우팅될 수 있다. 이러한 실시예들에서, 공통 신호 배선들 각각은 게이트 신호 각각의 아래에 배열될 수 있다.
표시 영역 안에서, 각각의 공통 신호 배선은 화소 그룹들 중 하나의 화소 그룹의 투명 전극과 연결된다. 즉, 공통 신호 배선은 표시 영역에서 다른 화소 그룹의 투명 전극과는 연결되지 않는다. 공통 신호 배선들은 TFT 어레이 아래에 제공되므로, 공통 신호 배선들은 다른 화소 그룹의 투명 전극을 가로 질러 이들과의 연결없이 라우팅될 수 있다.
몇몇 실시예들에서, 화소 그룹들의 투명 전극들은 자기 정전용량 터치 인식 시스템에 제공되도록 구성될 수 있다. 이러한 구조에서, 하나의 화소 그룹의 투명 전극과 연결된 각각의 공통 신호 배선은, 각각의 투명 전극이 개별적으로 터치 구동 집적 회로에 의해 제어되도록, 다른 화소 그룹의 다른 투명 전극을 가로 질러 라우팅된다.
몇몇의 다른 실시예들에서, 투명 전극들은 상호 정전용량 터치 인식 시스템에 제공되도록 구성될 수 있다. 이러한 구조에서, 하나의 화소 그룹의 투명 전극과 연결된 각각의 공통 신호 배선은, 다른 화소 그룹의 다른 투명 전극을 가로 질러 라우팅된다. 또한, 공통 신호 배선들은 상호 정전용량 터치 인식 시스템의 터치 구동 영역의 역할 및 터치 센싱 영역의 역할을 하도록, 비표시 영역에서 선택된 그룹 내의 투명 전극들을 제어하기 위해 선택적으로 그룹화될 수 있다.
공통 신호 배선들과 화소 그룹의 대응하는 투명 전극 사이의 연결은, 공통 신호 배선과 투명 전극과 다른 층으로 제공되는 바이패스 배선에 의해 제공될 수 있다. 몇몇 실시예들에서, 각각의 공통 신호 배선은 하부 평탄화층을 관통하는 제1 컨택홀(즉, 하부 컨택홀)을 통해 적어도 하나의 바이패스 배선과 연결된다. 바이패스 배선은 TFT 어레이를 덮는 상부 평탄화층을 관통하는 제2 컨택홀(즉, 상부 컨택홀)을 통해 대응하는 화소 그룹의 투명 전극과 연결된다.
공통 신호 배선과 투명 전극 사이의 연결이 바이패스 배선을 통해 이루어지는 경우, 각각의 화소 그룹은 복수의 정상 화소 및 복수의 바이패스 화소를 포함한다. 정상 화소는 개구율이 바이패스 배선에 의해 줄어들지 않는 화소이다. 다시 말해서, 정상 화소는 바이패스 배선의 일부가 내부에 연장되지 않는 화소이다. 이와 달리, 바이패스 화소의 개구율은 바이패스 화소에 의해 감소한다. 보다 구체적으로, 바이패스 배선들의 적어도 일 부분이 바이패스 화소 내에 위치한다. 각각의 바이패스 배선은 하부 컨택홀에 대응하는 컨택 영역에서 상부 컨택홀에 대응하는 컨택 영역으로 연장된다. 따라서, 각각의 바이패스 배선은 연속적으로 배열된 바이패스 화소들의 세트를 가로질러 하부 컨택홀을 수용하는 제1 바이패스 화소에서 상부 컨택홀을 수용하는 제2 바이패스 화소로 연장된다.
몇몇 실시예들에서, 복수의 바이패스 배선들은 단일 공통 신호 배선과 하나의 화소 그룹의 투명 전극과 연결하기 위해 사용된다. 몇몇 실시예들에서, 복수의 공통 신호 배선들은 개별 투명 전극과 터치 구동 집적 회로와 연결하기 위해 사용된다. 이로 인해, 각각의 화소 그룹은 복수의 바이패스 화소의 세트를 포함할 수 있고, 각각의 세트는 하부 컨택홀을 갖는 화소에서 상부 컨택홀을 갖는 화소로 연속적으로 배열된 바이패스 화소들을 포함한다.
몇몇 실시예들에서, 공통 신호 배선들은 제1 금속층에 제공될 수 있고, 바이패스 배선들은 게이트 배선과 함께 제2 금속층에 제공될 수 있고, 데이터 배선은 TFT의 소스/드레인 전극과 함께 제3 금속층에 제공될 수 있다.
몇몇 실시예들에서, TFT 어레이의 TFT는 게이트가 반도체층 아래에 제공되는 바텀 게이트 구조를 가질 수 있다.
몇몇 실시예들에서, 터치 인식 가능 표시 장치는 투과하는 빛을 막을 수 있는 마스킹층 BM(black matrix)를 더 포함한다. 마스킹층 BM은 복수의 스트립들을 포함하고, 각각의 스트립은 데이터 배선(즉, 데이터 BM 스트립) 상에 배열된다. 각각의 데이터 BM 스트립은 표시 영역을 가로지르는 화소의 2개의 인접한 열(또는 데이터 배선의 배향에 따른 2개의 인접하는 행) 사이의 데이터 배선과 겹치도록 배열된다. 각각의 데이터 BM 스트립은 복수의 데이터 BM 세그먼트들을 포함한다. 각각의 데이터 BM 세그먼트는, 데이터 BM 스트립의 일 측부 상의 화소 열로부터 하나의 화소와 데이터 BM 스트립의 반대 측부 상의 화소 열(또는 행)로부터 인접한 화소 사이의 데이터 BM 스트립의 부분이다.
몇몇 실시예들에서, 터치 인식 가능 표시 장치는 컬러 필터층을 더 포함하고, 마스킹층 BM은 컬러 필터층 보다 TFT 어레이에 더 가깝게 제공된다.
몇몇 실시예들에서, 컬러 필터층 및 마스킹층 BM은 TFT 어레이가 위치하는 제1 기판과 구별되는 제2 기판 상에 제공될 수 있다. 여기서, 컬러 필터층은, 마스킹층 BM이 컬러 필터층보다 제1 기판으로부터 더 멀리 제공되도록, 배열될 수 있다. 선택적으로, 컬러 필터층 및 마스킹층 BM은 제2 기판 상에 배치될 수 있다. 또한, 컬러 필터층 및 마스킹층 BM은, 마스킹층 BM이 TFT 어레이가 제공된 제1 기판 쪽으로 컬러 필터층 보다 더 가깝게 제공되도록 배열될 수 있다. 표시 장치로부터의 빛은 제1 기판으로부터 보호될 수 있고, 제2 기판 쪽으로 추출될 수 있다. 그리고, 컬러 필터층 보다 제1 기판 쪽으로 더 가깝게 배치된 마스킹층 BM은 인접한 화소로 누설되는 빛을 억제하는데 도움이 될 수 있다.
화소들 사이의 개구율 편차를 줄이기 위해서, 데이터 BM 스트립 내의 세그먼트 일부는 동일한 데이터 BM 스트립의 다른 세그먼트들과 비대칭적으로 배열될 수 있다. 이로 인해, 몇몇 실시예들에서, 2개의 바로 인접한 정상 화소 사이의 데이터 BM 세그먼트들은 하부 컨택홀을 갖는 제1 바이패스 화소, 상부 컨택홀을 갖는 제2 바이패스 화소, 또는 제1 바이패스 화소와 제2 바이패스 화소 사이의 중간 바이패스 화소 옆에 위치하는 데이터 BM 세그먼트들 보다 더 큰 폭을 갖도록 제공될 수 있다. 즉, 각각의 데이터 BM 스트립에서, 제1 바이패스 화소, 제2 바이패스 화소 또는 제1 바이패스 화소와 제2 바이패스 화소 사이의 중간 바이패스 화소 옆에 위치한 데이터 BM 세그먼트들은 2개의 바로 인접한 정상 화소 사이에 위치한 다른 데이터 BM 세그먼트들보다 좁다.
몇몇 실시예들에서, 제1 바이패스 화소, 제2 바이패스 화소 또는 제1 바이패스 화소와 제2 바이패스 화소 사이의 중간 바이패스 화소에 이웃한 데이터 BM 세그먼트들은 실질적으로 동일한 폭을 가질 수 있고, 2개의 바로 인접한 정상 화소 사이에 위치한 데이터 BM 세그먼트들의 폭보다 좁은 폭을 가질 수 있다.
따라서, 몇몇 실시예들에서, 제1 바이패스 화소 또는 제2 바이패스 화소와 이웃한 데이터 BM 세그먼트들은 데이터 BM 스트립들의 다른 세그먼트들에 대해 비대칭적으로 구성되어 있다. 이로 인해, 데이터 BM 세그먼트가 제1 바이패스 화소 또는 제2 바이패스 화소를 향하는 방향으로 데이터 BM 세그먼트의 아래에 있는 데이터 배선의 엣지를 넘어 돌출한 거리는 데이터 BM 세그먼트가 반대 방향으로 상기 데이터 배선의 엣지를 넘어 돌출한 거리보다 더 작다.
몇몇 실시예들에서, 컨택홀들 중 하나를 수용하는 바이패스 화소와 대면하는 데이터 BM 세그먼트의 엣지가 동일한 방향으로 대면하는 대응하는 데이터 배선의 엣지와 실질적으로 정렬되도록, 제1 바이패스 화소 또는 제2 바이패스 화소 중 어느 하나와 정상 화소 사이의 데이터 BM 세그먼트들은 비대칭적으로 구성된다. 반면에 정상 화소에 대면하는 상기 데이터 BM 세그먼트의 반대쪽 엣지는 동일한 방향으로 대면하는 대응하는 데이터 배선의 반대쪽 엣지 보다 정상 화소를 향하여 더 멀리 연장된다.
몇몇 실시예들에서, 제1 바이패스 화소 및 제2 바이패스 화소는 서로 바로 인접하도록 위치할 수 있다. 예를 들어, 바이패스 배선들 중 하나의 하부 컨택홀을 수용하는 제1 바이패스 화소는 바이패스 배선들 중 다른 하나의 상부 컨택홀을 수용하는 제2 바이패스 화소 바로 옆에 위치할 수 있다. 이러한 경우에, 데이터 BM 세그먼트는 2개의 바로 인접한 화소들 사이에 위치할 수 있다. 이중 하나의 화소는 하부 컨택홀을 포함하고, 다른 하나의 화소는 상부 컨택홀을 포함하고, 이러한 데이터 BM 세그먼트는 하부의 데이터 배선의 양 바깥쪽 엣지 상으로 동일한 거리만큼 돌출되도록 구성될 수 있다.
몇몇 실시예들에서, 제1 바이패스 화소와 제2 바이패스 화소 사이의 중간 바이패스 화소 및 제1 바이패스 화소 사이에 위치하는 데이터 BM 세그먼트는, 데이터 BM 세그먼트가 데이터 BM 세그먼트 아래에 위치하고 제1 바이패스 화소를 향하는 데이터 배선의 엣지의 외부로 돌출하는 거리가 각각의 데이터 BM 세그먼트가 중간 바이패스 화소를 향하는 각각의 데이터 배선의 엣지의 외부로 돌출하는 거리보다 짧도록, 비대칭적으로 구성될 수 있다.
몇몇 실시예들에서, 제1 바이패스 화소와 제2 바이패스는 동일한 화소 그룹 내의 2개의 인접한 청색 화소이다. 몇몇 실시예들에서, 제1 바이패스 화소와 제2 바이패스는 동일한 화소 그룹 내의 2개의 인접한 청색 화소이고, 적어도 하나의 중간 바이패스 화소가 제1 바이패스 화소와 제2 바이패스 화소 사이에 제공된다.
본 발명의 실시예들에서, 공통 신호 배선들은 TFT 어레이 하부에 배열되고, 데이터 배선 또는 게이트 배선 아래에 라우팅된다. 공통 신호 배선들은 비화소 영역을 향해 화소 영역을 직접 가로질러 라우팅되므로, 패널 일 측부의 비화소 영역의 크기가 줄어들 수 있다. 이러한 구조는 화소의 저장 커패시터를 구성하는 전극들의 거리를 줄일 수 있다. LCD 표시 장치의 경우, 공통 신호 배선들을 공통 전극 및 화소 전극층으로부터 멀리 배치함으로써, 화소 전극과 공통 전극 사이의 패시베이션층의 두께를 줄일 수 있다. 공통 신호 배선들이 공통 전극 블록으로부터 멀리 이격될 수 있으므로, 공통 신호 배선은 터치 센싱 기간 동안 RC 지연을 감소시키기에 적절한 두께로 제공될 수 있다. 더욱이, 공통 전극 블록이 화소 전극과 공통 신호 배선들 사이의 층에 배열될 때, 화소 전극과 공통 신호 배선들 사이의 의도하지 않은 전계가 최소한으로 유지될 수 있다. 이로써 화소 전극과 동일한 층에 공통 신호 배선들을 형성함으로써 발생되는 빛샘 문제를 효과적으로 해결할 수 있다.
더욱이, 마스킹층 BM은, 공통 신호 배선들과 투명 전극을 연결하기 위한 바이패스 배선에 의해 발생하는 화소들 사이의 개구율 편차를 보상하도록 구성되고 비대칭적으로 구성된 마스킹 스트립들을 제공한다. 각각의 마스킹 스트립 내에, 좁은 폭을 갖는 세그먼트들(즉, 부분들)은 완전한 개구율을 갖는 화소들(즉, 바이패스 배선에 의해 직접적으로 개구율이 줄어들지 않은 화소들) 사이에 위치하기 보다 바이패스 배선에 의한 줄어든 개구율을 갖는 화소들 옆에 제공된다. 이러한 방식으로, 정상 화소의 개구율이 감소하는 반면, 바이패스 화소(즉, 바이패스 배선에 의해 개구율이 줄어든 화소)의 개구율은 증가한다. 또한, 바이패스 배선들과 대응하는 공통 신호 배선들 및 투명 전극을 연결하기 위한 컨택홀들을 갖는 바이패스 옆에 위치하는 세그먼트들은, 컨택홀을 갖는 화소들의 개구율이 최대가 되도록 컨택홀을 갖는 화소들로부터 멀어지는 방향으로 쉬프트될 수 있다. 따라서, 바이패스 화소들 및 정상 화소들 사이의 개구율 차이는, 모아레(moires)와 같은 시각적 결함을 최소화하도록, 감소될 수 있다.
도 1은 본 발명의 일 실시예에 따른 예시적인 터치 인식 가능 표시 장치의 개략도이다.
도 2a는 자기 정전용량 방식을 작동하도록 구성된 본 발명의 일 실시예에 따른 예시적인 터치 인식 가능 표시 장치의 투명 전극(예를 들어, 공통 전극 블록) 및 공통 신호 배선(CS_LN)의 개략도이다.
도 2b는 상호 정전용량 방식을 작동하도록 구성된 본 발명의 일 실시예에 따른 예시적인 터치 인식 가능 표시 장치의 투명 전극(예를 들어, 공통 전극 블록) 및 공통 신호 배선(CS_LN)의 개략도이다.
도 3은 본 발명의 일 실시예에 따른 표시 기간 및 터치 센싱 기간 동안 화소의 공통 전극 블록에 적용되는 예시적인 신호의 파형도이다.
도 4a는 본 발명의 일 실시예에 따른 박막 트랜지스터의 아래에 배치된 공통 신호 배선(CS_LN)을 갖는 예시적인 터치 인식 가능 표시 장치의 평면도이다.
도 4b는 도 4a에 도시된 예시적인 터치 인식 가능 표시 장치의 단면도이다.
도 4c는 도 4a 및 4b에 도시된 예시적인 터치 인식 가능 표시 장치의 금속층들의 배치 순서를 나타내는 개략도이다.
도 5a는 본 발명의 일 실시예에 따른 마스킹층 BM 의 예시적인 구조를 나타내는 개략도이다.
도 5b는 도 5A에서 “A” 확대 영역의 단면도이다.
도 5c는 도 5A에서 “B” 확대 영역의 단면도이다.
도 5d는 도 5A에서 “C” 확대 영역의 단면도이다.
도 6은 공통 신호 배선(CS_LN)이 박막 트랜지스터 아래에 배치된 다른 실시예에 따른 터치 인식 가능 표시 장치에서 공통 신호 배선(CS_LN) 및 더미 공통 신호 배선들의 예시적인 구조를 나타내는 개략도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
소자 또는 층이 다른 소자 또는 층 "위 (on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하의 설명은 LCD, 특히, 기판들 중 하나의 기판에 공통 전극 및 화소의 화소 전극이 나열되고, 기판들이 액정층을 감싸는 IPS 모드 LCD와 FFS 모드 LCD에 대한 내용에 설명된 특징을 포함한다. 그러나, 본 명세서에서 설명되는 특징은 TFT 어레이 아래에 배치되고, 화소 그룹 사이에서 공유되는 전극들 중 하나와 연결되는 복수의 도전성 배선을 갖는 어떠한 타입의 표시 장치에도 적용될 수 있다. 예를 들어, 유기 발광 표시 장치(OLED)는 TFT 어레이 아래에 배치된 공통 신호 배선들(CS_LN)이 제공되고, 각각의 공통 신호 배선(CS_LN)은 터치 인식 기능을 제공하는 화소 그룹 사이에서 공유되는 전극과 연결될 수 있다. 더욱이, 화소 그룹 사이에서 공유되는 전극들 중 하나와 연결되는 본 명세서에서 설명되는 구조는 표시 장치에서 다양한 타입의 기능, 예를 들어, 터치-압력 센싱 기능 또는 촉각 피드백 기능을 제공하기 위해 사용될 수 있다.
예시적인 실시예들은 x축 방향 및 y축 방향을 각각 수평 방향(행 방향)과 수직 방향(열 방향)과 동일시 할 수 있는 직교 좌표계(Cartesian coordinate)를 참조하여 설명될 수 있다. 그러나, 특정 좌표 시스템은 단지 명확성을 위해 참고하는 것일 뿐이며, 특정 방향 또는 특정 좌표 시스템의 구조의 방향을 제한하는 것이 아니라는 것이, 당업자에게 이해될 수 있을 것이다.
또한, 비록 예시적인 실시예의 설명에 특정 물질 및 물질의 종류가 포함될 수 있으나, 동일한 기능을 수행하는 다른 물질도 사용될 수 있음이 당업자에게 이해될 수 있을 것이다. 예를 들어, 아래 실시예에 기재된 “도전층”은 금속, 탄소계 물질, 복합 도전성 물질 등과 같은 전기적으로 도전성 물질로 형성된 층 및, 또는 적층 구조일 수 있음이 이해될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 통합된 터치 스크린을 갖는 표시 장치(100)의 구성을 나타내는 개략도이다. 도 1을 참조하면, 터치 인식 가능 표시 장치(100)는 데이터 배선(DL) 및 게이트 배선(GL)과 연결된 복수의 화소가 제공된 기판(110)을 포함한다. 비화소 영역으로 지칭될 수 있는 화소 영역 밖의 영역에서, 데이터 구동 IC(integrated circuit)(120) 및 게이트 구동 IC(130)는 각각 데이터 신호 및 게이트 신호를 데이터 배선(DL) 및 게이트 배선(GL)에 공급하기 위해 구성된다. 데이터 구동 IC(120) 및 게이트 구동 IC(130)는 예를 들어, 게이트 신호, 공통 전압 신호 및 데이터 신호와 같이 화소 영역의 표시 화소를 작동하는 다양한 표시 제어 신호를 전송한다.
각각의 화소(P)는 게이트, 소스 및 드레인을 갖는 박막 트랜지스터(이하, TFT)를 포함한다. 또한, 각각의 화소는 화소 전극 및 공통 전극으로 형성된 커패시터(capacitor)를 포함한다. TFT의 게이트는 게이트 배선(GL)과 연결되고, TFT의 소스는 데이터 배선(DL)과 연결되고, TFT의 드레인은 개별 화소의 화소 전극과 연결된다.
터치 센서의 적어도 일부 구성요소는 표시 장치(100)의 화소가 위치하는 기판(110)의 화소 영역에 통합된다(integrated). 즉, 화소는 표시 기능 및 터치 센싱 기능이 실행되도록 작동시킬 수 있는 정전용량 구성요소(capacitive elements) 또는 전극을 포함한다.
도 1에 도시된 표시 장치에서, 화소의 액정 분자를 제어하기 위해 사용되는 공통 전극은 복수의 공통 전극 블록(B1-B12)으로 제공된다. 터치 구동 IC(140)는 표시 장치(100) 상에 센싱 터치 입력이 사용될 수 있도록 각각의 공통 전극 블록에 터치 센싱 관련 신호를 제공하도록 구성된다. 표시 장치에 제공되는 다른 투명 전극은 복수의 블록으로 나누어질 수 있고, 공통 신호 배선들(CS_LN)을 통해 터치 구동 IC(140)로부터 터치 센싱 관련 신호를 받을 수 있도록 구성될 수 있다. 유사하게, 유기 발광 표시 장치(OLED)에 제공되는 복수의 투명 전극은 공통 신호 배선들(CS_LN)을 통해 터치 구동 IC(140)로부터 터치 센싱 관련 신호를 받을 수 있도록 구성된다.
터치 구동 IC(140)는 데이터 구동 IC(120)로부터 또는 데이터 구동 IC(120)로 다양한 터치 센싱 기능 관련 신호(즉, 터치 제어 신호)를 수신하거나 전송하도록 구성될 수 있다. 몇몇 실시예들에서, 데이터 구동 IC(120), 게이트 구동 IC(130) 및 터치 구동 IC(140) 모두 기판(110) 상에 제공될 수 있다. 몇몇 다른 실시예들에서, 구동 IC들의 일부는 기판(110)과 연결된 별도의 인쇄 회로 기판(printed circuit board, PCB) 상에 제공될 수 있다. 비록 데이터 구동 IC(120), 게이트 구동 IC(130) 및 터치 구동 IC(140)가 표시 장치(100)에서 별개의 구성요소로 표시되어 있지만, 이러한 구동 IC들의 일부 또는 전부는 단일의 구성요소로 서로 통합될 수도 있다. 예를 들어, 데이터 구동 IC(120) 및 터치 구동 IC(140)는 기판(110)과 연결된 동일한 인쇄 회로 기판 상에 형성될 수 있다. 또한, 터치 구동 IC(140)는 데이터 구동 IC(120)의 일 부분으로 형성될 수도 있다. 데이터 구동 IC(120) 및 터치 구동 IC(140)로 부터의 신호는 복수의 공통 신호 배선들(CS_LN)을 통해 공통 전극 블록들에 제공된다.
도 2a 및 도 2b는 예시적인 투명 전극 블록들(예를 들어, 공통 전극 블록들) 및 공통 신호 배선들(CS_LN)의 개략도이다. 특히, 도 2a는 자기 정전용량 터치 인식 시스템(self-capacitance touch recognition system)의 공통 전극 블록들 및 공통 신호 배선들(CS_LN)의 구성을 나타내는 개략도이다. 자기 정전용량 터치 인식 시스템에서, 각각의 공통 전극 블록은 고유의 좌표를 갖는 터치 센싱 전극으로서 기능한다. 따라서, 각각의 공통 전극 블록 상의 정전용량의 변화를 이용하여 표시 장치 상의 터치 입력 위치가 검출될 수 있다. 이를 수행하기 위해, 각각의 공통 전극 블록은 독립적인 공통 신호 배선(CS_LN)을 사용함으로써, 다른 공통 전극 블록과 분리되어 데이터 구동 IC 및 터치 구동 IC와 서로 연결되도록 구성된다.
도 2b는 상호 정전용량 터치 인식 시스템(mutual-capacitance touch recognition system)의 공통 전극 블록들 및 공통 신호 배선들(CS_LN)의 구성을 나타내는 개략도이다. 상호 정전용량 터치 인식 시스템에서, 공통 전극 블록들의 일부 그룹들이 터치 구동 전극들의 역할을 하고 공통 전극 블록들의 다른 일부 그룹들이 터치 센싱 전극들의 역할을 하도록, 공통 전극 블록들은 서로 선택적으로 그룹화된다. 자기 정전용량 터치 인식 시스템과 달리, 상호 정전용량 터치 인식 시스템은 표시 장치 상의 터치 입력의 위치를 검출하기 위해 한 쌍의 터치 구동 전극과 터치 센싱 전극 사이의 정전용량 변화에 의존한다. 이를 수행하기 위해서, 일 방향(예를 들어, x축 방향)으로 배열된 공통 전극 블록들의 각각의 그룹들은 종합하여 터치 구동 배선부(이하, TX 배선부)를 형성하고, 다른 방향(예를 들어, y축 방향)으로 배열된 공통 전극 블록들의 각각의 그룹들은 종합하여 터치 센싱 배선부(이하, RX 배선부)를 형성하도록, 공통 신호 배선들(CS_LN)의 세트들은 서로 그룹화될 수 있다.
예를 들어, 도 2b에 도시된 바와 같이, 공통 전극 블록 B1 및 B3으로부터의 공통 신호 배선들(CS_LN)은 서로 그룹화되어, x축 방향으로 제1 TX 배선부(TX1)가 형성된다. 유사하게, 공통 전극 블록 B4 및 B6에 대응되는 공통 신호 배선들(CS_LN), 공통 전극 블록 B7 및 B9에 대응되는 공통 신호 배선들(CS_LN) 및 공통 전극 블록 B10 및 B12에 대응되는 공통 신호 배선들(CS_LN)은 각각 그룹화되어 제2 TX 배선부(TX2), 제3 TX 배선부(TX3) 및 제4 TX 배선부(TX4)을 형성한다. RX 배선부는 공통 전극 블록 B2, B5, B8 및 B 11에 대응되는 공통 신호 배선들(CS_LN)이 그룹화되어 Y축 방향으로 형성된다. TX 배선부들(TX1-TX4)은 게이트 배선(GL) 방향으로 평행하게 배열되고, RX 배선부는 데이터 배선(DL) 방향으로 평행하게 배열된다. 이러한 방식으로, 상호 정전용량은 TX 배선부와 RX 배선부 사이의 교차점에서 형성된다. 도 2b에 도시된 바와 같이, 공통 전극 블록들 중 대응하는 하나의 공통 전극 블록에 연결되는 공통 신호 배선들(CS_LN)은 화소 영역을 가로질러 배선되고, RX 배선부 또는 TX 배선부 중 어느 하나를 형성하기 위해 서로 그룹화된다.
단순화 하기 위해, 도 2a 및 도 2b의 표시 장치(100)의 터치 센싱 영역을 설명하기 위해 12개의 공통 전극 블록만 사용하였다. 그러나, 공통 전극 블록의 수는 이로써 제한되지 않으며, 표시 장치의 공통 전극은 추가되는 공통 전극 블록의 수에 따라 나누어질 수 있다. 또한, 각각의 화소 크기는 표시 장치에 제공된 터치 센싱 영역의 각각의 단위 크기 보다 작을 수 있다. 따라서, 각각의 공통 전극 블록 크기는 화소 크기보다 더 클 수 있다. 다시 말해, 비록 여러 화소에 각각의 화소 전극이 제공될지라도, 단일 공통 전극 블록은 여러 화소와 공유될 수 있다.
도 3은 표시 기간 및 터치 센싱 기간 동안 공통 신호 배선들(CS_LN)을 통해 공통 전극 블록들에 적용되는 예시적인 신호의 파형도이다. 공통 전극 블록들은 터치 전극으로도 사용될 수 있으므로, 공통 전극 블록들은 특정 기간 동안 표시 기능과 관련된 신호를 제공받고, 특정 기간 동안 터치 인식과 관련된 신호를 제공 받는다. 즉, 수직 싱크 신호(vertical sync signal)에 의해 정의되는 일 프레임(frame) 기간은 표시 기간 및 터치 센싱 기간으로 나뉜다.
표시 기간은 일 프레임 기간의 단지 일 부분을 차지할 수 있다. 즉, 표시 장치의 화소는 매 정해진 시간에 새로운 이미지 데이터 프레임으로 재생될 수 있다. 그러나, 화소에 새로운 이미지 데이터를 인가하기 위해 게이트 신호 및 데이터 신호가 게이트 배선 및 데이터 배선에 제공되는 시간은 정해진 재생 기간보다 짧을 수 있다. 화소에 새로운 이미지 데이터를 인가하기 전에 남는 기간은 새로운 이미지 데이터를 수신하는 화소를 준비하거나 스크린 상에 터치 입력의 인식을 위해 사용될 수 있다. 예를 들어, 각각의 프레임은 16.6ms일 수 있고, 여기서 약 12ms가 표시 기간으로 사용될 수 있다. 잔여 기간은 터치 센싱 기능을 수행하고 새로운 이미지 데이터 프레임을 수신하는 화소를 준비하는데 사용된다.
상술한 바와 같이, 공통 전압 신호는 표시 기간 동안 공통 신호 배선들(CS_LN)을 통해 데이터 구동 IC에서 공통 전극 블록들로 전달된다. 공통 전압 신호는 LCD 인버젼(inversion)을 수행하기 위해 양 전압과 음 전압 사이를 스윙(swing)하는 펄스 신호의 형태일 수 있다.
터치 기간에는, 터치 구동 신호가 공통 신호 배선들(CS_LN)을 통해 터치 구동 IC에서 적어도 일부의 공통 전극 블록들로 전달된다. 공통 전극 블록들이 자기 정전용량 터치 인식 시스템으로 구성된 경우, 각각의 공통 전극 블록에는 터치 구동 펄스가 제공되고, 각각의 공통 전극 블록으로부터의 신호는 터치 입력이 특정 공통 전극 블록들에 인식되었는지 여부를 알아내기 위해 분석된다. 보다 구체적으로, 자기 정전용량 터치 인식 시스템에서, 공통 전극 블록들에 터치 구동 펄스를 충전(charge)하거나 방전(discharge)함으로써 공통 전극 블록들에 터치 입력이 되었는지 알아낼 수 있다. 예를 들어, 터치 입력에 의한 정전용량 값의 변화는 공통 전극 블록들에서 전압의 기울기에 따른 시간을 변경한다. 각각의 공통 전극 블록 상의 정전용량 값의 변화는 표시 장치 상에 터치 입력의 위치를 알아내기 위해 분석될 수 있다.
공통 전극 블록들이 상호 정전용량 터치 인식 시스템으로 구성된 경우, TX 배선부들로 구성된 공통 전극 블록들의 그룹들에 터치 구동 펄스가 인가되도록 구성되고, RX 배선부들로 구성된 공통 전극 블록들의 그룹들에서 터치 기준 전압 신호가 제공되도록 구성된다. RX 배선부의 전하(charge)의 변화에 의해 터치 입력의 존재가 검출된다.
도 2b에 도시된 실시예에서, 각각의 TX 배선부는 행 방향(x축 방향)으로 배열된 공통 전극 블록들의 그룹에 의해 정의되고, 각각의 RX 배선부는 열 방향(y축 방향)으로 배열된 공통 전극 블록들의 그룹에 의해 정의된다. 그러나, 이로써 공통 전극 블록들의 배열이 제한되는 것은 아니며, 표시 장치에서 요구되는 TX 배선부 및 RX 배선부의 레이아웃에 따라 다양한 방식으로 배열될 수 있다. 단일 열 방향으로 배열된 공통 전극 블록들에 제공된 RX 배선부의 수뿐만 아니라 단일 행 방향으로 배열된 공통 전극 블록들에 제공된 TX 배선부의 수는 다양한 요소들에 의해 달라질 수 있다. 예를 들어, 표시 장치의 크기뿐만 아니라 터치 스캔 주파수 및 정확도에 기초하여, 단일 행 방향으로 배열된 공통 전극 블록들은 복수의 TX 배선부를 제공하도록 사용될 수 있고, 단일 열 방향으로 배열된 공통 전극 블록들은 복수의 RX 배선부를 제공하기 위해 사용될 수 있다.
또한, 상호 정전용량 터치 인식 시스템의 RX 배선부를 형성하는 공통 전극 블록들은 TX 배선부를 형성하는 공통 전극 블록들보다 더 큰 공통 전극 블록으로 형성될 수 있다. 예를 들어, 열 방향으로 배열된 복수의 공통 전극 블록들로 RX 배선부를 형성하는 것 보다, 열 방향으로 화소 영역을 가로질러 연장된 단일 형태의 큰 공통 전극 블록이 RX 배선부로 사용될 수 있다.
표시 장치의 엣지(edge)에서의 터치 센싱 정확도를 개선하기 위하여, RX 배선부가 화소 영역의 가장 먼 끝 단에 형성되도록, 화소 영역의 가장 먼 끝단(즉, 좌측 및 우측 끝단) 각각에 배치된 공통 전극 블록들에 대응되는 공통 신호 배선들(CS_LN)은 서로 그룹화될 수 있다. 이러한 방식으로, 표시 장치의 엣지에서 일반적인 손가락 크기보다 더 작은 터치 포인트(예를 들어, 2.5Φ)를 갖는 물체에 의한 터치 입력이 인식될 수 있다.
터치 센싱 능력을 더욱 개선하기 위하여, 표시 장치의 가장 먼 끝단에서 RX 배선부의 역할을 하는 공통 전극 블록의 폭은 패널(110)의 다른 영역에서의 다른 터치 센싱 블록의 폭과 다를 수 있다. 표시 장치의 가장 먼 끝단의 공통 전극 블록을 RX 배선부로 구성함으로써, 화소 영역의 가장 끝 부분에서도 보다 정확한 터치 입력을 인식할 수 있다. 그러나, 이는 TX 배선부의 역할을 하는 공통 전극 블록의 위치가 엣지에서의 RX 배선부의 역할을 하는 공통 전극 블록의 폭만큼 엣지로부터 시프트되는 것을 의미한다. 또한, 각각의 TX 배선부는 엣지상의 RX 배선부를 완전히 가로질러 연장되지 않을 수 있다. 따라서, 엣지에서의 공통 전극 블록의 폭이 화소 영역의 다른 영역에서의 공통 전극 블록의 폭보다 더 좁을 수 있다. 예를 들어, X축 방향으로 측정된 화소 영역의 엣지에서의 공통 전극 블록의 폭은 다른 공통 전극 블록의 1/2일 수 있다.
패널의 상부 엣지 및 하부 엣지에서 터치 센싱의 정확도를 개선하기 위하여, 패널의 상부 엣지 및 하부 엣지에서의 공통 전극 블록은 패널의 다른 영역의 공통 전극 블록과 비교하여, Y축 방향으로 감소된 폭을 가질 수 있다. 이러한 방식으로, 좁은 TX 배선부는 패널의 상부 엣지 및 하부 엣지에 형성될 수 있다. 패널에서 TX 배선부 및 RX 배선부의 개수는 화소 영역의 공통 전극 블록의 배열 및 크기에 따라 조절될 수 있다.
도 2a 및 도 2b를 다시 참조하면, 표시 기간 및 터치 센싱 기간 동안 공통 전극 블록에 제공되는 신호는 복수의 공통 신호 배선들(CS_LN)을 통해 비화소 영역의 구동 IC들에서 화소 영역의 공통 전극 블록들로 전송된다.
도 2a에 도시된 자기 정전용량 터치 인식 시스템에서, 각각의 공통 전극 블록들에 독립된 공통 신호 배선들(CS_LN)이 제공되고, 이로 인해, 각각의 공통 전극 블록이 화소 영역 내에서 고유의 좌표를 갖는 터치 센싱 영역의 역할을 할 수 있다.
도 2b에 도시된 상호 정전용량 터치 인식 시스템에서, 각각의 공통 전극 블록은 또한 적어도 하나의 공통 신호 배선(CS_LN)과 연결된다. 공통 신호 배선들(CS_LN)은 비화소 영역을 향하여 데이터 배선과 동일한 방향으로 연장된다. 일단 공통 신호 배선들(CS_LN)이 화소 영역의 밖으로 라우팅되면, 공통 신호 배선들(CS_LN)은 공통 전극 블록들이 터치 구동 영역 및 터치 센싱 영역을 형성하도록 선택적으로 서로 그룹화된다. 도 2b에 도시된 바와 같이, 터치 구동 영역 및 터치 센싱 영역의 역할을 하는 공통 전극 블록들과 연결된 공통 신호 배선들(CS_LN)은 서로 평행하게 배열되고 동일한 방향으로 라우팅된다. 그룹화 된 공통 신호 배선들(CS_LN)은 화소 영역 외부에 형성된다.
자기 정전용량 터치 인식 시스템 및 상호 정전용량 터치 인식 시스템 모두에서, 각각의 공통 전극 블록은 적어도 하나의 공통 신호 배선(CS_LN)과 연결되고, 서로 평행하게 연장되며, 화소 영역 외부로 데이터 배선(DL)과 동일한 방향으로 라우팅된다. 공통 신호 배선들(CS_LN)을 서로 평행하게 배열하고 구동 IC들을 향하여 화소 영역을 가로지르게 라우팅함으로써, 표시 장치의 측부에 공통 신호 배선들(CS_LN)을 라우팅하기 위한 공간을 제거할 수 있고, 이로 인해 베젤의 크기를 줄일 수 있다.
화소 영역을 가로질러 공통 신호 배선들(CS_LN)을 라우팅하는 경우, 구동 IC와 가장 근접한 행 방향 또는 열 방향의 공통 전극 블록과 연결된 공통 신호 배선을 제외한 공통 신호 배선들(CS_LN)은 다른 공통 전극 블록들을 가로질러 라우팅된다. 예를 들어, 공통 전극 블록 B1과 연결된 공통 신호 배선(CS_LN)은 경로(route) 상의 공통 전극 블록들과 연결되지 않고, 공통 전극 블록 B4, B7 및 B10을 가로질러 구동 IC들이 위치하는 비화소 영역에 도달하도록 연장된다. 이러한 설정에서, 공통 신호 배선들(CS_LN)이 공통 전극 블록들의 표면과 직접 인터페이스(interface) 하기 위해, 공통 신호 배선들(CS_LN)은 공통 전극 블록들의 상부에 직접 또는 하부에 직접 배치될 수 없다.
바람직하지 않은 비교예로써, 공통 신호 배선들(CS_LN)은 비화소 영역을 향한 경로를 따라가면서 다른 공통 전극 블록들과 접촉(contact)할 수 있다. 이러한 경우, 자기 정전용량 터치 인식 시스템에서의 공통 전극 블록들의 고유의 좌표를 방해하거나 상호 정전용량 터치 인식 시스템에서의 TX 배선부 및 RX 배선부의 형성을 차단하는 결과를 가져올 수 있다.
바람직하지 않은 비교예로써, 공통 신호 배선들(CS_LN)이 화소 전극과 동일한 층에 배치되는 경우, 공통 신호 배선들(CS_LN)과 화소 전극 사이에 발생된 커플링(coupling)은, 터치 센싱 기간 동안 공통 신호 배선들(CS_LN)이 공통 전극 블록들을 조절(modulate)하도록 사용될 때 다양한 형태의 화질 저하를 야기할 수 있다. 즉, 높은 저장 정전용량을 위한 공통 전극 블록과 화소 전극 사이의 간격의 감소는 공통 전극 블록들과 공통 신호 배선들(CS_LN) 사이의 높은 커플링 정전용량을 발생시킬 수 있다.
바람직하지 않은 비교예로써, 공통 신호 배선들(CS_LN)은 커플링된 정전용량을 낮추기 위해 2개의 인접한 공통 전극 블록들 사이의 갈라진 영역 아래에 배치될 수 있다. 그러나, 이러한 구성은 공통 전극 블록들과 공통 신호 배선들(CS_LN) 사이에 원하지 않는 전계(fringe field)를 발생시킬 수 있다. 이러한 전계는 액정 분자에 영향을 주어, 예상하지 못한 빛샘 현상을 일으킨다.
따라서, 바람직하게는, 공통 신호 배선들(CS_LN)을 표시 장치의 화소 영역을 가로질러 라우팅하기 위해, 공통 신호 배선들(CS_LN)의 평면 레벨(plane level)은 화소 전극 및 공통 전극 블록들의 평면 레벨과 달라야 한다.
바람직하지 않은 비교예로써, 화소 전극층과 공통 전극 블록층 사이에 공통 신호 배선들(CS_LN)을 배치시키는 것은 유사한 문제점을 발생시킨다. 즉, 절연층이 공통 전극 블록층과 공통 신호 배선(CS_LN) 사이에 배치될 경우, 공통 신호 배선(CS_LN)의 두께는 화소 전극층과 공통 전극 블록층 사이의 절연층 두께보다 두꺼워지는데 제약이 발생될 수 있다. 또한, IPS 또는 FFS 모드의 LCD 장치에서, 화소 전극과 공통 전극 블록 사이에 개재된 절연층의 두께는 특정 범위로 제한될 수 있으며, 이로 인해, 공통 신호 배선들(CS_LN)의 두께 또한 제한되는 어려움이 있을 수 있다.
바람직하지 않은 비교예로써, 예를 들어, 화소 전극과 공통 전극 블록들 사이에 개재된 절연층의 두께가 약 3000Å일 경우, 공통 신호 배선들(CS_LN)이 공통 전극 블록들과 화소 전극 사이에 배치된다면, 공통 신호 배선들(CS_LN)의 두께는 약 2500Å으로 제한된다. 저항은 공통 신호 배선들(CS_LN)의 두께에 의해 달라진다. 이로 인해, 공통 신호 배선들(CS_LN)의 두께를 제한함으로써 저항을 증가시키고, 특히, 표시 장치의 표시 영역의 크기를 더 크게 하는 경우, 공통 신호 배선들(CS_LN)은 구동 IC들에서 공통 전극 블록으로 신호를 전달할 수 없다.
따라서, 본 발명에서 설명한 실시예들의 표시 장치들에서, 공통 신호 배선들(CS_LN)은 화소 전극 및 공통 전극 블록으로부터 충분히 떨어져서 이격될 수 있다. 이러한 방식으로, 공통 신호 배선들(CS_LN)의 폭 및 두께는 화소 전극과 공통 전극 블록들 사이의 거리에 의해 제한되지 않을 수 있는 장점이 있다. 이를 위해, 하나 이상의 평탄화층이 공통 신호 배선들(CS_LN)과 공통 전극 블록들 사이에 제공되고, 공통 신호 배선들(CS_LN)은 평탄화층을 관통하는 컨택홀을 통해 대응하는 공통 전극과 연결된다. 이러한 상황에서, 공통 전극 블록과 연결된 공통 신호 배선들(CS_LN)은 공통 신호 배선의 경로에 배치된 다른 공통 전극 블록들과의 접촉 없이 화소 영역을 가로질러 라우팅될 수 있는 장점이 있다. 공통 신호 배선들(CS_LN)은 비화소 영역의 구동 IC들의 경로를 따라 공통 전극 블록들을 쉽게 우회할 수 있다.
도 4a는 일 실시예에 따른 화소의 TFT 하부에 배치된 공통 신호 배선(CS_LN)의 예시적인 구조를 나타낸 평면도이다. 도 4b는 도 4a에 도시된 공통 신호 배선(CS_LN)의 구조를 나타내는 단면도이다. 도 4c는 도 4a 및 4b에 도시된 예시적인 터치 인식 가능 표시 장치에 있어 서로상에 배치된 금속층의 순서를 나타내는 개략도이다.
도 4a를 참조하면, 공통 신호 배선들(CS_LN)은 데이터 배선(DL)과 동일한 방향으로 연장하도록 배열되고, 각각의 공통 신호 배선(CS_LN)은 공통 신호 배선(CS_LN)에 의한 화소의 개구율의 감소를 최소화하기 위하여 데이터 배선(DL)과 중첩되도록 배치된다. 또한, 화소의 TFT는 상술한 다른 실시예들과 유사한 방식으로 구성된다. 즉, TFT는 채널의 양 끝단에 연결된 소스 및 드레인을 갖는 바텀 게이트 구조를 갖는다. TFT의 소스 전극은 데이터 배선(DL)으로부터 연장되거나, 그렇지 않으면, 데이터 배선(DL)과 연결되고, 드레인은 대응하는 화소의 화소 전극과 연결된다. 화소 전극에, 공통 전극 블록과 중첩되는 곳에 전계를 발생시키는 복수의 슬릿(slit)이 제공된다.
공통 신호 배선들(CS_LN)은 화소의 TFT 아래에 배치되고, 각각의 공통 전극 블록은 TFT 상에 형성된 평탄화층을 관통하는 컨택홀을 통해 대응하는 공통 신호 배선들(CS_LN) 중 하나와 연결된다. 이러한 구조에서, 각각의 공통 신호 배선(CS_LN)은 대응하는 공통 전극 블록과 연결된 적어도 하나의 바이패스 배선(bypass line, BP_LN)과 연결된다. 도 4a에 도시된 바와 같이, 바이패스 배선(BP_LN)이 하나의 화소에서 다른 화소로 연장되도록, 바이패스 배선(BP_LN)은 공통 신호 배선(CS_LN)을 가로질러 배열될 수 있다. 즉, 바이패스 배선(BP_LN)과 공통 신호 배선(CS_LN) 사이의 연결은 하나의 화소 영역에 형성될 수 있고, 바이패스 배선(BP_LN) 및 공통 전극 블록의 연결은 다른 화소 영역에 형성될 수 있다.
도 4b 및 도 4c를 참조하면, 공통 신호 배선들(CS_LN)은 기판 상에 제공된다. 예를 들어, 공통 신호 배선들(CS_LN)을 형성하기 위해 사용되는 금속층은 제1 금속층으로 정의될 수 있고, 설명상 편의를 위해, 다른 금속층의 순서는 제1 금속층을 참조하여 정의될 수 있다.
용어 “제1 금속층”이 반드시 단일 금속층으로 구성된다는 것을 의미하는 것은 아니다. 오히려, 용어 ”제1 금속층”은 금속층 또는 금속층들의 적층 구조(stack)를 의미한다. 금속층들의 적층 구조는 표면 상에 패터닝될 수 있고, 절연층에 의해 금속층의 다른층과 절연되거나 다른 금속층들의 적층 구조에 의해 절연될 수 있다. 제1 금속층과 유사하게, 각각의 제2 금속층 및 제3 금속층은 다른 복수의 금속층의 적층 구조로 형성될 수 있다. 몇몇 실시예들에서, 제1 금속층은 구리(Cu)층 및 몰리브덴-티타늄 합금층(MoTi)의 적층 구조로 형성될 수 있다. 제2 금속층 또한 구리(Cu)층 및 몰리브덴-티타늄 합금층(MoTi)의 적층 구조로 형성될 수 있다. 제3 금속층은 몰리브덴-티타늄 합금층(MoTi), 구리(Cu)층 및 다른 몰리브덴-티타늄 합금층(MoTi)의 적층 구조로 형성될 수 있다. 구리층은 몰리브덴-티타늄 합금층보다 두꺼울 수 있다. 제2 금속층은 게이트 금속층으로 지칭될 수 있고, 제3 금속층은 소스/드레인 금속층으로 지칭될 수 있다.
공통 신호 배선들(CS_LN) 상에 TFT 어레이를 제공하기 위해, 하부 평탄화층(PLN-L)이 공통 신호 배선들(CS_LN) 상에 제공된다. 하부 평탄화층(PLN-L)의 두께는 공통 신호 배선들(CS_LN)의 두께에 따라 달라질 수 있다. 예를 들어, 공통 신호 배선들(CS_LN)의 두께는 약 2500Å 내지 약 7500Å일 수 있고, 보다 바람직하게는 약 3500Å 내지 약 6500Å일 수 있고, 보다 바람직하게는 약 4500Å 내지 약 5500Å일 수 있다. 하부 평탄화층(PLN-L)의 두께는 약 1㎛ 내지 약 4㎛일 수 있고, 보다 바람직하게는 약 1내지 약 3㎛일 수 있고, 보다 바람직하게는, 약 1㎛ 내지 약 2㎛일 수 있다. 공통 신호 배선들(CS_LN)을 덮는 평탄화층의 두께는 유전체 특성, 물질, 제조 공정 등과 같은 다양한 요소에 의해 달라질 수 있다.
TFT 어레이는 하부 평탄화층 상에 제조되므로, 하부 평탄화층(PLN-L)에 사용되는 물질로 TFT 상의 평탄화층으로 사용되는 포토 아크릴(PAC)을 이용할 수 없다. TFT 제조 공정 중 일부는 고온에서 수행될 수 있으므로, 하부 평탄화층(PLN-L)은 TFT 제조 공정 동안의 조건에서 특성을 유지할 수 있어야 한다. 예를 들어, IGZO(indium-Gallium-Zinc-Oxide)와 같은 산화물 반도체층을 갖는 TFT를 제조하는 동안, 일부 공정은 약 350℃ 또는 그 이상의 온도에서 수행될 수 있다. 이로 인해, 하부 평탄화층(PLN-L)은 350℃이상, 보다 바람직하게는 350℃ 내지 380℃에서 평탄화 기능을 유지할 수 있는 물질로 형성될 수 있다. 이를 위해, 높은 내열성을 갖는 실리콘계 무기 물질이 하부 평탄화층(PLN-L)(예를 들어, SOG층)에 적합하다. 또한, 이러한 물질은 평탄화층으로서 공통 신호 배선들(CS_LN) 상부를 덮기에 적합해야 한다. 예를 들어, 높은 내열성을 갖는 무기 물질은 스핀-온-글래스(spin-on-glass; SOG)법, 슬릿 코팅법 또는 다른 적절한 코팅법을 사용하여 하부 평탄화층(PLN-L)으로서 공통 신호 배선 상에 배치될 수 있다. 무기 물질이 공통 신호 배선들(CS_LN) 상부에 코팅된 다음, 큐어링(curing) 과정이 수행된다.
캡핑층(capping layer)의 역할을 할 수 있는 패시베이션층(PAS1-1)은 공통 신호 배선들(CS_LN)과 하부 평탄화층(PLN-L) 사이에 제공될 수 있다. 하부 평탄화층(PLN-L) 상에서, 게이트 배선(GL) 및 TFT의 게이트가 제2 금속층으로 제공된다. 바이패스 배선(BP_LN) 또한 하부 평탄화층(PLN-L) 상에서 제2 금속층으로 제공된다. 반도체층(ACT)(예를 들어, 산화물 반도체, LTPS 반도체, a-Si 반도체)은 게이트 배선(GL), TFT의 게이트 및 바이패스 배선(BP_LN)을 덮는 게이트 절연층(GI) 상에 패터닝된다. TFT의 소스에 연결되는 데이터 배선(DL)은 제3 금속층으로 형성된다.
더욱이, 다른 패시베이션층(PAS1-2)은 하부 평탄화층(PLN-L)과 TFT 어레이 사이에 제공될 수 있다. 여기서, 패시베이션층(PAS1-2)은 하부 평탄화층(PLN-L) 상에 배치되는 구성요소를 하부 평탄화층(PLN-L)로부터의 원하지 않은 가스(fume)(예를 들어, 수소 가스)로부터 보호하는 기능을 제공할 수 있다.
하부 평탄화층(PLN-L)과 TFT 어레이 사이의 패시베이션층의 물질 및 구조는 TFT 어레이 내의 TFT의 반도체층(즉, 액티브층)에 따라 달라질 수 있다. 예를 들어, 패시베이션층(PAS1-2)는 실리콘 질화물(silicon nitride)층, 실리콘 산화물(silicon oxide)층 또는 이들의 적층 구조일 수 있다. 몇몇 적절한 실시예들에서, 하부 평탄화층(PLN-L) 아래의 패시베이션층(PAS1-1) 및 하부 평탄화층(PLN-L) 상의 패시베이션층(PAS1-2)는 실질적으로 동일한 두께로 제공될 수 있고, 동일한 무기 물질로 구성될 수 있다. 예를 들어, 패시베이션층(PAS1-1) 및 패시베이션층(PAS1-2)는 약 2000Å 두께의 실리콘 질화물층일 수 있다.
특히, 하부 평탄화층(PLN-L) 상에 제공되는 TFT의 적어도 일부는 인듐-갈륨-아연 산화물(indium-gallium-zinc oxide)과 같은 금속 산화물 반도체층을 포함할 수 있고, 실리콘 질화물층은 하부 평탄화층(PLN-L)과 이의 상부에 형성된 TFT 사이에 개재될 수 있다. 수소 가스로부터의 보호를 극대화하기 위하여, 바이패스 배선(BP_CN)과 공통 신호 배선(CS_LN)을 연결하기 위한 컨택홀이, 하부 평탄화층(PLN-L) 상에 패시베이션층(PAS1-2)이 형성되기 전에 형성될 수 있다. 즉, 컨택홀은 하부 평탄화층(PLN-L)의 형성 이후에 형성될 수 있고, 패시베이션층(PAS1-2)은 미리 형성된 컨택홀을 포함하는 하부 평탄화층(PLN-L) 상부에 형성될 수 있다. 이러한 방식으로, 패시베이션층(PAS1-2)은 컨택홀 내의 표면도 덮게 된다. 애칭 공정(etching process)은 바이패스 배선(BP_LN)과 연결을 위한 공통 신호 배선(CS_LN)의 실제 접촉 영역을 개방하기 위해 수행될 수 있다.
바이패스 배선(BP_LN)과 대응하는 공통 전극 블록 사이의 연결은 바이패스 배선(BP_LN) 상에 배치된 컨택 브릿지(bridge)를 통해 만들어질 수 있다. 더욱 구체적으로, 컨택 브릿지는 제3 금속층으로 형성될 수 있고, 상부 컨택홀(CNT-U)을 통해 노출된 바이패스 배선(BP_LN)의 컨택 영역에 배치될 수 있다.
공통 전극 블록을 배치하기 위한 평면을 제공하기 위해, 상부 평탄화층(PLN-U)이 TFT 및 바이패스 배선(BP_LN) 상부에 제공된다. 설명한 바와 같이, SiNx 및/또는 SiOx와 같은 무기 물질로 형성된 패시베이션층(PAS1-3)은 상부 평탄화층(PLN-U)과 제3 금속층 사이에 개재될 수 있다. 다른 패시베이션층(PAS2)은 상부 평탄화층(PLN-U) 상에 제공된 화소 전극(PXL)과 공통 전극 블록들 사이에 개재된다.
설명한 바와 같이, 공통 신호 배선(CS_LN)이 TFT 아래에 배치될 때, 바이패스 배선들(BP_LN)은 공통 신호 배선들(CS_LN)과 대응하는 공통 전극 블록들 사이의 연결을 제공하기 위해 사용될 수 있다. 이러한 이유로, 각각의 공통 신호 배선(CS_LN)은 하부 평탄화층(PLN-L) 및 하부 평탄화층(PLN-L) 아래의 패시베이션층(PAS1-1/PAS1-2)을 관통하는 하부 컨택홀(CNT-L)을 통해 바이패스 배선(BP_LN)과 연결된다. 또한, 바이패스 배선(BP_LN)과 공통 전극 블록 사이의 연결은 상부 평탄화층(PLN-U) 및 상부 평탄화층(PLN-U) 아래의 패시베이션층을 관통하는 상부 컨택홀(CNT-U)을 통해 이루어진다. 공통 전극 블록과 접촉될 수 있도록, 바이패스 배선(BP_LN) 상의 컨택 브릿지는 상부 컨택홀(CNT-U)을 통해 노출될 수 있다.
도 4c에 도시된 바와 같이, 공통 신호 배선(CS_LN)은 하부 컨택홀(CNT-L)의 위치로 연장된 접촉부가 포함할 수 있다. 유사하게, 바이패스 배선(BP_LN)은 하부 평탄화층(PLN-L)의 하부 컨택홀(CNT-L)의 위치에 있는 접촉부를 포함할 수 있다. 비록, 도 4b 및 도 4c는 단지 접촉부가 제공된 하나의 공통 신호 배선(CS_LN)을 도시하고 있으나, 대응하는 바이패스 배선들(BP_LN)과 연결될 수 있도록 다른 공통 신호 배선들(CS_LN)에도 접촉부가 제공될 수 있다. 하나의 공통 전극 블록은 복수의 공통 신호 배선들(CS_LN)과 연결될 수 있음을 주목해야 한다. 이러한 경우에, 복수의 공통 신호 배선들(CS_LN)은, 대응하는 공통 전극 블록과 연결된 단일 바이패스 배선(BP_LN)과 연결될 수 있다. 이로 인해, 각각의 화소 그룹은 바이패스 화소들의 복수의 세트를 포함할 수 있고, 각각의 세트는 하부 컨택홀(CNT-L)을 갖는 화소에서 각각의 바이패스 배선(BP_LN)의 상부 컨택홀(CNT-U)을 갖는 화소로 연속적으로 배열된 바이패스 화소들을 포함한다.
각각의 공통 신호 배선(CS_LN)은 데이터 배선(DL)을 따라 연장되고 데이터 배선(DL) 아래에 배치될 수 있다. 비록 공통 신호 배선(CS_LN)의 대부분은 겹치는 데이터 배선(DL) 아래에 감춰지나, 바이패스 배선(BP_LN)과 연결하기 위한 공통 신호 배선(CS_LN)의 접촉부는 데이터 배선 아래에 있을 수 없다. 또한, 바이패스 배선들(BP_LN)은 TFT의 게이트 전극 및 게이트 배선과 같이 동일한 불투명 금속인 제2 금속층에 형성되고, 바이패스 배선들(BP_LN)은 게이트 배선(GL)과 중첩되어 위치할 수 없다. 그러므로, 바이패스 배선(BP_LN)은 투과하는 광원(예를 들어, 백라이트)의 빛을 가릴 수 있고, 화소의 개구율을 감소시킬 수 있다. OLED와 같은 자기 발광 표시장치라 할지라도, 바이패스 배선들(BP_LN)은 표시 장치의 외부로부터의 빛을 반사할 수 있고, 스크린 상의 이미지를 보기 어렵게 할 수 있다. 따라서, 게이트 배선 및 데이터 배선과 유사하게, 바이패스 배선들(BP_LN)이 최대한 마스킹층 블랙 매트릭스(black matrix, 이하 BM) 아래에 감춰지는 것이 바람직하다.
마스킹층 BM은 화소의 개구율을 정의하므로, 바이패스 배선들(BP_LN)을 덮는 것은 바이패스 배선(BP_LN)이 배열되어 있는 화소들의 개구율을 감소시킨다. 적어도 하나의 바이패스 배선(BP_LN)은 공통 신호 배선(CS_LN)과 공통 전극 블록을 연결하기 위해 필요하므로, 각각의 화소 그룹은 개구율이 감소된 화소(이하, “바이패스 화소”로 정의된다) 뿐만 아니라 바이패스 배선(BP_LN)이 연장되어 있지 않는 “정상 화소”도 포함한다.
도 4a를 다시 참조하면, 공통 신호 배선(CS_LN)을 바이패스 배선(BP_LN)에 연결하기 위한 하부 컨택홀(CNT-L)이 하나의 화소에 제공되고, 바이패스 배선(BP_LN)을 공통 전극 블록에 연결하기 위한 상부 컨택홀(CNT-U)이 다른 화소에 제공된다. 하부 컨택홀(CNT-L) 및 상부 컨택홀(CNT-U)에 대응하는 영역에 위치하는 화소의 개구부는 하부 컨택홀(CNT-L) 및 상부 컨택홀(CNT-U)을 수용하는 화소 사이에 놓이는 중간 화소의 개구부보다 줄어들 수 있다.
따라서, 하부 컨택홀(CNT-L) 및 상부 컨택홀(CNT-U)은 특정된 화소에 배치될 수 있다. 예를 들어, 청색 화소는 녹색 및 적색 화소와 비교하여, 낮은 휘도를 가진다. 따라서, 화소의 개구율 감소에 의해 감소된 휘도의 실제 양은 적색 및 녹색 화소와 비교하여 청색 화소에서 더 적다. 그러므로, 몇몇 실시예들에서, 하부 컨택홀들(CNT-L) 및 상부 컨택홀들(CNT-U)은 청색 화소에 제공될 수 있다. 이와 관련하여, 청색 화소는 서로 바로 인접하도록 배치될 수 있다. 예를 들어, 동일한 열(column)에서 청색 화소들을 서로 인접하도록 배치할 수 있으나, 2개의 바로 인접한 행에서는 그렇지 않다. 청색 화소는 서로 바로 인접하도록 위치할 필요가 없다. 예를 들어, 하부 컨택홀(CNT-L) 및 상부 컨택홀(CNT-U)을 수용하기 위한 청색 화소는 도 4a에 도시된 방식으로 동일한 행에 있을 수 있다.
크기 및 위치에 따라, 개구율의 상당한 차이가 결과적으로 바이패스 화소와 정상 화소의 차이를 야기할 수 있다. 바이패스 배선(BP_LN)을 공통 신호 배선(CS_LN)에 연결하기 위한 컨택홀에 대응하는 바이패스 배선(BP_LN)의 부분은 바이패스 배선(BP_LN)의 다른 부분보다 클 수 있다. 이로 인해, 공통 신호 배선(CS_LN)과 바이패스 배선(BP_LN)을 연결하기 위한 하부 평탄화층(PLN-L)의 컨택홀이 있는 화소 및 공통 전극 블록과 바이패스 배선(BP_LN)을 연결하기 위한 상부 평탄화층(PLN-U)의 컨택홀이 있는 화소는 둘 사이에 위치하는 다른 바이패스 화소보다 더 작은 개구율을 갖는다. 화소들 사이의 이러한 개구율의 차이는, 특히, 이러한 차이가 특별한 패턴으로 반복되는 경우, 시각적으로 두드러질 수 있다.
따라서, 몇몇 실시예들에서, 일부 바이패스 배선(BP_LN)은 다른 바이패스 배선(BP_LN)과 다르게 배열될 수 있다. 예를 들어, 일부 바이패스 배선(BP_LN)에 대한 컨택홀의 배치가 다른 바이패스 배선(BP_LN)에 대한 컨택홀의 배치와 상이하도록 구성될 수 있다. 예로써, 일부 바이패스 배선(BP_LN)을 위한 하단 컨택홀 및 상단 컨택홀은 각각 좌측부 및 우측부에 위치하는 화소에 배치될 수 있다. 다른 바이패스 배선(BP_LN)을 위한 하부 컨택홀(CNT-L) 및 상부 컨택홀(CNT-U)은 각각 좌측부 및 우측부에 배치된 화소에 배치될 수 있다. 이러한 구조는 사용자에 의해 패턴이 눈에 시인되지 않게 할 수 있다.
몇몇 실시예들에서, 바이패스 배선(BP_LN)은 공통 전극 블록의 일 끝단에 있는 화소로부터 공통 전극 블록의 반대 끝단에 있는 화소까지 연장되도록, 배열될 수 있다. 비록, 많은 수의 화소가 바이패스 배선(BP_LN)에 의해 영향을 받을 수 있으나, 눈에 시인되는 패턴을 억제할 수 있다. 몇몇 실시예들에서, 하부 컨택홀(CNT-L) 및 상부 컨택홀(CNT-U)은 서로 가장 인접하는 화소들에 제공될 수 있다. 이러한 구조에서, 모든 화소의 개구부가 컨택홀에 의해 감소될 것이므로, 시인되는 패턴은 없을 것이다.
몇몇 실시예들에서, 마스킹층 BM은 바이패스 화소의 개구율 감소를 보상하도록 구성될 수 있다. 보다 구체적으로, 바이패스 배선(BP_LN)을 덮는 마스킹층 BM의 스트립(strip)에 직교(orthogonal)하여 연장되는 마스킹층 BM의 스트립은 바이패스 화소와 정상 화소 사이의 개구율 편차를 보상하도록 구성될 수 있다. 도 4a에 도시된 바와 같이 바이패스 배선(BP_LN)이 게이트 배선과 동일한 배향으로 연장되도록 배열되는 경우에서, 본 발명에서 데이터 BM 스트립으로서 지칭될 수 있는 데이터 배선을 덮는 마스킹층 BM의 스트립은 바이패스 화소와 정상 화소 사이의 개구율 차이의 양을 보상하도록 조절될 수 있다. 바이패스 배선(BP_LN)이 데이터 배선과 동일한 방향으로 배향되는 경우에서, 게이트 BM 스트립으로 지칭될 수 있는 게이트 배선을 덮는 마스킹층 BM의 스트립은 바이패스 화소와 정상 화소 사이의 개구율 차이의 양을 보상하도록 조절될 수 있다.
도 5a는 표시 장치 내의 데이터 BM 스트립들의 특정 세그먼트들의 일부에 채용될 수 있는 구조를 나타낸다. 화소들 사이의 개구율 편차를 줄이기 위해, 데이터 BM 스트립의 일부 세그먼트는 동일한 데이터 BM 스트립의 다른 세그먼트와 비대칭적으로 배열될 수 있다. 기본적으로, 바이패스 화소들에 대응하는 데이터 BM 스트립들의 세그먼트들은 정상 화소에 대응하는 세그먼트들 보다 좁을 수 있다. 다시 말해, 마스킹층 BM의 스트립에서, 바이패스 화소 옆의 부분(portion)은 바이패스 화소들에 이웃하지 않는 부분보다 더 좋은 폭으로 제공될 수 있다.
이러한 구조에서, 2개의 정상 화소 사이에 배치된 데이터 BM 스트립들의 부분은 상기 데이터 BM 스트립들의 다른 부분보다 넓도록 구성될 수 있다. 즉, 세그먼트의 좌측 및 우측의 화소들 중 어느 하나가 바이패스 화소인 경우, 상기 세그먼트에서의 데이터 BM의 폭은 2개의 정상 화소 사이의 세그먼트들의 폭보다 좁을 수 있다. 이러한 방식으로, 바이패스 배선(BP_LN)에 의한 바이패스 화소의 개구율 감소는 어느 정도 보상될 수 있다.
몇몇 실시예들에서, 2개의 바로 인접한 정상 화소 사이의 데이터 BM 세그먼트들은, 하부 컨택홀(CNT-L)을 갖는 제1 바이패스 화소, 상부 컨택홀(CNT-U)을 갖는 제2 바이패스 화소 또는 제1 바이패스 화소와 제2 바이패스 화소 사이의 중간 바이패스 화소 옆에 위치하는 데이터 BM 세그먼트들 보다 더 큰 폭을 갖도록 제공될 수 있다. 즉, 각각의 데이터 BM 스트립에서, 제1 바이패스 화소, 제2 바이패스 화소 또는 제1 바이패스 화소와 제2 바이패스 화소 사이의 중간 바이패스 화소 옆에 위치한 데이터 BM 세그먼트들은 2개의 바로 인접한 정상 화소 사이에 위치한 다른 데이터 BM 세그먼트들보다 좁다.
몇몇 실시예들에서, 제1 바이패스 화소, 제2 바이패스 화소 또는 제1 바이패스 화소와 제2 바이패스 화소 사이의 중간 바이패스 화소에 이웃한 데이터 BM 세그먼트들은 실질적으로 동일한 폭을 가질 수 있고, 2개의 바로 인접한 정상 화소 사이에 위치한 데이터 BM 세그먼트들의 폭보다 좁은 폭을 가질 수 있다.
이로 인해, 바이패스 화소들 옆의 데이터 BM 세그먼트들의 폭은 가능한 가장 좁은 폭으로 설정될 수 있고, 정상 화소들 사이의 세그먼트들은 여분의 폭이 제공될 수 있다. 따라서, 마스킹층 BM(예를 들어, 데이터 BM 스트립들)의 폭 차이는 바이패스 배선(BP_LN)의 배치에 의한 개구율 편차를 보상할 수 있다. 화소의 개구율을 완전히 동일하게 만들기 위해, 데이터 BM 세그먼트들의 폭 차이를 크게 할 필요는 없다. 데이터 BM 스트립들의 세그먼트들 사이의 폭 차이는 화소들 사이의 개구율 차이를 보상하는 정도로 제공될 수 있다.
도 5b는 도 5a에 도시된 “A” 확대 영역을 나타낸다. 예를 들면, 바이패스 화소들에 이웃한 데이터 BM 스트립의 세그먼트들의 폭은 약 5 내지 6㎛일 수 있고, 반면에, 보통 화소들 사이의 세그먼트들의 폭 약 7 내지 8㎛일 수 있다. 데이터 배선 및 공통 신호 배선들(CS_LN)의 폭은 짧은 폭을 갖는 세그먼트의 폭보다 작거나 같아야 한다. 다시 말해, 하부에 배치된 데이터 배선 및 공통 신호 배선(CS_LN)의 폭은 바이패스 화소 옆의 데이터 BM 세그먼트들의 최소 폭으로 설정될 수 있다. 이러한 구조에서, 정상 화소들(즉, 데이터 BM 스트립들의 넓은 부분) 사이의 데이터 BM 세그먼트들의 폭은 하부의 데이터 배선 및 공통 신호 배선(CS_LN)의 폭 보다 더 클 수 있다. 따라서, 데이터 BM 세그먼트의 여분의 폭은 데이터 배선 상의 양 측부에 균등하게 분산될 수 있다. 만약 2개의 정상 화소들 사이의 데이터 BM 세그먼트가 아래의 데이터 배선 및/또는 공통 신호 배선(CS_LN)에 대해 3㎛의 여분의 폭을 갖는 경우, 도 5b에 도시된 것처럼, 데이터 BM 세그먼트의 1.5㎛은 데이터 배선 및/또는 공통 신호 배선(CS_LN)의 각각의 측부를 넘어 돌출(overhang)될 수 있다.
물론, 데이터 배선 및 공통 신호 배선(CS_LN) 중 어느 하나는 데이터 BM 스트립의 줄어든 폭 세그먼트 보다 더 좁을 수 있다. 그러나, 가능한 한 넓은 공통 신호 배선들(CS_LN)의 폭을 유지하는 것은(즉, 바이패스 화소 옆의 데이터 BM 세그먼트의 줄어든 폭까지), 백라이트로부터의 빛이 컬러 필터로 향하는 각도를 제어하는데 도움을 줄 수 있다. 예를 들어, 백라이트의 빛이 임의의 화소에서 주변의 다른 화소로 세어나가는 현상이 억제될 수 있다.
더욱이, 몇몇 실시예들에서, 데이터 BM 세그먼트들 중 일부는 그 중심이 아래에 배치된 데이터 배선의 중심으로부터 벗어나도록 구성될 수 있다. 예를 들어, 컨택홀을 갖는 화소와 정상 화소 사이의 데이터 BM 세그먼트들은 데이터 BM 스트립의 다른 세그먼트와 비대칭적으로 구성될 수 있다. 상술한 바와 같이, 컨택홀을 수용하는 화소들은 바이패스 배선(BP_LN)에 의한 개구율의 관점에서 가장 큰 문제일 수 있다. 그러므로, 하부 컨택홀(CNT-L)을 갖는 화소들 및 상부 컨택홀(CNT-U)을 갖는 화소들 옆에 위치하는 데이터 BM 스트립들의 세그먼트들은 이들 화소의 개구율이 최대로 보상될 수 있도록 구성될 수 있다.
따라서, 몇몇 실시예들에서, 제1 바이패스 화소 또는 제2 바이패스 화소와 이웃한 데이터 BM 세그먼트들은 데이터 BM 스트립들의 다른 세그먼트들에 대해 비대칭적으로 구성되어 있다. 이로 인해, 데이터 BM 세그먼트가 제1 바이패스 화소 또는 제2 바이패스 화소를 향하는 방향으로 데이터 BM 세그먼트의 아래에 있는 데이터 배선의 엣지를 넘어 돌출한 거리는 데이터 BM 세그먼트가 반대 방향으로 상기 데이터 배선의 엣지를 넘어 돌출한 거리보다 더 작다.
도 5c 및 5d는 각각 도 5a에 도시된 “B” 및 “C” 확대 영역을 나타낸다. 도 5c 및 도 5d를 참조하면, 컨택홀을 갖는 화소를 향하는 데이터 BM 세그먼트의 엣지 및 데이터 배선(및 공통 신호 배선(CS_LN))의 엣지는 서로 정확하게 (수직하게) 정렬(align)되도록 배치될 수 있다. BM 세그먼트는 아래에 있는 데이터 배선 및 공통 신호 배선(CS_LN)을 모두 덮어야 하며, 따라서, 데이터 BM 세그먼트의 엣지 및 공통 신호 배선(CS_LN)의 엣지는 컨택홀을 갖는 화소를 향하여 서로 정렬될 수 있다. 다시 말해, 컨택홀을 갖는 화소 근처에 있는 데이터 배선 또는 공통 신호 배선(CS_LN)의 엣지 중 하나는 데이터 BM 세그먼트의 엣지와 정렬될 수 있다.
몇몇 실시예들에서, 컨택홀들 중 하나를 수용하는 바이패스 화소와 대면하는 데이터 BM 세그먼트의 엣지가 동일한 방향으로 대면하는 대응하는 데이터 배선의 엣지와 실질적으로 정렬되도록, 제1 바이패스 화소 또는 제2 바이패스 화소 중 어느 하나와 정상 화소 사이의 데이터 BM 세그먼트들은 비대칭적으로 구성된다. 반면에 정상 화소에 대면하는 상기 데이터 BM 세그먼트의 반대쪽 엣지는 동일한 방향으로 대면하는 대응하는 데이터 배선의 반대쪽 엣지 보다 정상 화소를 향하여 더 멀리 연장된다.
몇몇 실시예들에서, 제1 바이패스 화소 및 제2 바이패스 화소는 서로 바로 인접하도록 위치할 수 있다. 예를 들어, 바이패스 배선들(BP_LN) 중 하나의 하부 컨택홀(CNT-L)을 수용하는 제1 바이패스 화소는 바이패스 배선들(BP_LN) 중 다른 하나의 상부 컨택홀(CNT-U)을 수용하는 제2 바이패스 화소 바로 옆에 위치할 수 있다. 이러한 경우에, 데이터 BM 세그먼트는 2개의 바로 인접한 화소들 사이에 위치할 수 있다. 이중 하나의 화소는 하부 컨택홀(CNT-L)을 포함하고, 다른 하나의 화소는 상부 컨택홀(CNT-U)을 포함하고, 이러한 데이터 BM 세그먼트는 하부의 데이터 배선의 양 바깥쪽 엣지 상으로 동일한 거리만큼 돌출되도록 구성될 수 있다.
몇몇 실시예들에서, 제1 바이패스 화소와 제2 바이패스 화소 사이의 중간 바이패스 화소 및 제1 바이패스 화소 사이에 위치하는 데이터 BM 세그먼트는, 데이터 BM 세그먼트가 데이터 BM 세그먼트 아래에 위치하고 제1 바이패스 화소를 향하는 데이터 배선의 엣지의 외부로 돌출하는 거리가 상기 데이터 BM 세그먼트가 중간 바이패스 화소를 향하는 상기 데이터 배선의 엣지의 외부로 돌출하는 거리보다 짧도록, 비대칭적으로 구성될 수 있다.
몇몇 실시예들에서, 제1 바이패스 화소와 제2 바이패스는 동일한 화소 그룹 내의 2개의 인접한 청색 화소이다. 몇몇 실시예들에서, 제1 바이패스 화소와 제2 바이패스는 동일한 화소 그룹 내의 2개의 인접한 청색 화소이고, 적어도 하나의 중간 바이패스 화소가 제1 바이패스 화소와 제2 바이패스 화소 사이에 제공된다.
도 4a 내지 도 5d에서의 실시예들은 대응하는 데이터 배선 아래를 따라 연장된 공통 신호 배선을 갖는 것으로 설명되었다. 그러나, 여기서 설명되는 특징들은 공통 신호 배선들(CS_LN)이 게이트 배선 아래를 따라 연장되도록 배열되는 경우에도 사용될 수 있다. 더욱이, 실시예들은 화소-탑 구조(pixel-top configuration)를 가지는 LCD 표시 장치에 대해 설명된다. 그러나, TFT 아래의 공통 신호 배선(CS_LN)의 구조 및 바이패스 배선(BP_LN)을 통한 대응하는 공통 전극 블록의 연결뿐만 아니라 개구율 편차를 보상하기 위한 비대칭적인 마스킹층 BM 구조는 Vcom 탑 구조에도 동일하게 적용될 수 있다.
본 발명에서, 모든 실시예들은 서로 중첩되도록 배치된 공통 신호 배선(CS_LN)들 및 데이터 배선을 포함하는 것으로 기술되었다. 공통 신호 배선(CS_LN)들의 폭은 데이터 배선의 폭과 동일할 수 있다. 그러나, 공통 신호 배선(CS_LN)들의 폭 및 데이터 배선의 폭이 서로 다를 수도 있음을 주목해야 한다. 복수의 공통 전극 블록에 제공되는 공통 전극과 함께, 2개의 인접하는 공통 전극 블록 사이 영역에의 필드는 공통 전극 블록 상의 다른 영역과 다를 수 있다. 이로 인해, 특정 영역상의 액정 분자를 제어하는 것은 어려울 수 있고, 백라이트로부터의 빛은 이러한 영역 주변의 화소로 샐 수 있다.
따라서, 테이터 배선 및 공통 신호 배선(CS_LN)은 2개의 인접하는 공통 전극 블록 사이의 영역에 배치될 수 있다. 이러한 방식으로, 데이터 배선 및 공통 신호 배선(CS_LN)은 백라이트로부터의 빛을 가리기 위해 사용될 수 있다. 데이터 배선의 폭 및 공통 신호 배선들(CS_LN)의 폭은 2개의 인접한 블록 사이의 거리에 따라 조절될 수 있다. 이와 관련하여, 공통 신호 배선(CS_LN)들의 폭을 증가시킴으로써, 저항을 감소시킬 수 있고, 공통 신호 배선들(CS_LN) 상의 RC 지연을 저하시킬 수 있다. 데이터 배선 아래에 배치된 공통 신호 배선(CS_LN)들을 갖는 실시예에서, 공통 신호 배선들(CS_LN)의 폭은 데이터 배선의 폭보다 더 클 수 있다. 공통 신호 배선들(CS_LN)이 데이터 배선보다 공통 전극 블록 및 화소 전극으로부터 더욱 멀리 떨어지도록 배치되므로, 커플링 정전용량을 관리하는 것은 데이터 배선 보다 공통 신호 배선들(CS_LN)로 쉽게 할 수 있다.
패널의 데이터 배선의 수는 공통 전극 블록들의 수보다 더 많을 수 있다. 그러므로, 공통 신호 배선들(CS_LN)은 단지 일부의 데이터 배선의 아래/위에 배치될 수 있다. 그러나, 공통 신호 배선들(CS_LN)을 데이터 신호에 중첩되도록 배치하는 것은 데이터 배선 정전용량을 변경한다. 데이터 배선들이 균일한 데이터 배선 정전용량을 갖도록 추가적인 공통 신호 배선들(CS_LN) 또는 더미 공통 신호 배선들이 패널에 배치될 수 있고, 각각의 데이터 배선은 이러한 전도성 배선에 의해 중첩된다.
더미 공통 신호 배선은 공통 신호 배선(CS_LN)과 동일한 층에 형성된 도전성 배선을 나타내나, 구동 IC들과는 연결되지 않는다. 이로 인해, 비록 더미 공통 신호 배선이 진짜 공통 신호 배선(CS_LN)과 유사한 방식으로 화소 영역에 배열되었다 하더라도, 더미 공통 신호 배선은 공통 전압 신호 또는 터치 관련 신호를 공급하지 않는다. 플로팅(floating) 상태에 더미 공통 신호 배선을 두는 것은 패널에 손상을 줄 수 있는 정전기를 발생시킬 수 있다. 따라서, 더미 공통 신호 배선은 더미 공통 신호 배선 상에 배치된 공통 전극 블록과 접촉하도록 구성될 수 있다.
도 6은 더미 공통 신호 배선의 예시적인 구조를 나타내는 개략도이다. 도시한 바와 같이, 더미 도전성 배선은 공통 전극 블록과 서로 연결되지 않는다. 예를 들어, 더미 공통 신호 배선은 개별의 공통 전극 블록의 주변까지 연장되지 않도록 형성될 수 있다. 진짜의 공통 신호 배선들(CS_LN)과 동일한 방식으로, 더미 공통 신호 배선과 공통 전극 블록 사이의 연결이 형성될 수 있다. 공통 신호 배선들(CS_LN) 및 더미 공통 신호 배선이 패널의 TFT 아래에 배치되는 실시예에서, 각각의 더미 공통 신호 배선은 대응하는 공통 전극 블록과 연결된 바이패스 배선(BP_LN)과 접촉된다. 진짜 공통 신호 배선들(CS_LN)과 유사하게, 각각의 더미 공통 신호 배선은 복수의 컨택홀을 통해 대응하는 공통 전극 블록과 복수의 위치에서 접촉할 수 있다. 각각의 더미 공통 신호 배선은 패널에 균일한 데이터 배선 정전용량을 제공하고, 또한, 대응하는 공통 전극 블록에서 전류 경로로서 역할을 할 수 있다.
본 발명에 개시된 실시예들에서, 공통 신호 배선들(CS_LN)은 데이터 배선들과 평행하게 배열되고, 화소 영역을 가로질러 비화소 영역으로 직접 라우팅된다. 공통 신호 배선들(CS_LN)을 직접 화소 영역을 가로지르도록 라우팅함으로써, 패널 측부의 비화소 영역 크기를 줄일 수 있다. 더욱이, 화소의 정전용량을 증가시키기 위해, 화소 전극(PXL)과 공통 전극 블록들 사이의 패시베이션의 두께가 최소한으로 유지될 수 있다. 공통 신호 배선들(CS_LN)이 공통 전극 블록들로부터 멀리 이격될 수 있으므로, 공통 신호 배선들(CS_LN)은 터치 센싱 기간 동안 RC 지연을 감소시키기에 적절한 두께로 제공될 수 있다. 더욱이, 공통 전극 블록들이 공통 신호 배선들(CS_LN) 상에 배치됨으로써, 공통 전극 블록과 공통 신호 배선들(CS_LN) 사이에 전계가 형성되지 않는다. 이로써 화소 전극(PXL)과 동일한 층에 공통 신호 배선들(CS_LN)을 형성함으로써 발생되는 빛샘 문제를 효과적으로 해결할 수 있다.
본 발명의 실시예들에서, 투명 전극 및 공통 신호 배선들(CS_LN)은 터치 인식이 가능한 LCD 장치를 참조하여 설명되었다. 그러나, 투명 전극(예를 들어, 공통 전극 블록) 및 공통 신호 배선(CS_LN)은 패널로부터 이미지를 표시하고 터치 입력의 위치를 식별하기 위해 사용하는 것으로 한정되는 것은 아니다. 상술한 바와 같이 다른 기간 동안 투명 전극 및 공통 신호 배선들(CS_LN)의 기능은 화소(예를 들어, LCD 화소)를 활성화하는 것에 한정되는 것은 아니다. 터치 센싱 기능에 더해, 공통 전극 블록들 및 공통 신호 배선들(CS_LN)은 스크린 상의 터치 압력의 양을 측정하거나, 스크린 상에 진동을 발생시키거나, 패널의 전기 활성 물질을 작동시키는데 사용될 수 있다.
예를 들어, 몇몇 표시 장치의 실시예들은 변형 물질층을 포함할 수 있다. 공통 전극 블록은 변형 물질과 인터페이스되거나 변형 물질 근처에 배치될 수 있고, 변형 물질의 변형에 의해 발생된 전기적 변화를 측정하는 전압 신호를 로드(load)할 수 있다. 이러한 경우, 공통 전극 블록은 터치가 입력되는 위치뿐만 아니라, 표시 장치 상의 압력의 양을 측정할 수 있다. 몇몇 실시예들에서, 변형 물질은 물질의 진폭 및/또는 주파수가 전기 신호 및/또는 전기장에 의해 제어될 수 있는 전기 활성 물질일 수 있다. 이러한 변형 물질의 예로는 압전 세라믹(piezo ceramic), 전기 활성 고분자 등이 있다. 몇몇 실시예들에서, 공통 전극 블록은 원하는 주파수로 진동 및/또는 원하는 방향으로 벤딩하기 위해 사용될 수 있고, 이로 인해, 표시 장치에 촉각 및/또는 질감 피드백을 제공할 수 있다.
본 발명의 일 실시예에 따른 표시 패널은, 복수의 화소 그룹으로서, 각각의 화소는 공통 전극 블록 및 화소 전극으로 구성된 저장 커패시터를 포함하고, 공통 전극 블록은 동일한 화소 그룹 내의 복수의 화소에 의해 공유된, 복수의 화소 그룹; 복수의 공통 신호 배선; 복수의 공통 신호 배선 상에 있고, 복수의 공통 신호 배선 상부에 평면을 제공하도록 복수의 공통 신호 배선보다 더 두꺼운 하부 평탄화층; 하부 평탄화층 상의 산화물 반도체 TFT(박막 트랜지스터) 어레이로서, 산화물 반도체 TFT 어레이의 각각의 TFT는 금속 산화물 반도체, 복수의 게이트 배선 중 하나와 연결되는 게이트, 복수의 데이터 배선 중 하나와 연결되는 소스 및 복수의 화소 중 하나의 화소의 화소 전극과 연결되는 드레인 전극을 포함하는, 산화물 반도체 TFT 어레이; 복수의 바이패스 배선으로서, 각각의 바이패스 배선은 동일한 화소 그룹 내의 적어도 2개의 다른 화소를 가로질러 연장하고, 복수의 바이패스 배선 아래로 연장된 복수의 공통 신호 배선 각각은 복수의 바이패스 배선 중 적어도 하나를 통해 공통 전극 블록 중 하나와 연결되는, 복수의 바이패스 배선; 및 각각의 화소의 개구율을 정의하도록, 복수의 데이터 배선, 복수의 게이트 배선 및 복수의 바이패스 배선을 덮는 복수의 마스킹 스트립을 포함하고, 복수의 공통 신호 배선은 복수의 데이터 배선 또는 복수의 게이트 배선 중 어느 하나의 아래로 연장되도록 배열되고, 바이패스 배선이 가로질러 연장하는 화소와 이웃한 각각의 마스킹 스트립 내의 세그먼트(segment)는 각각의 마스킹 스트립의 다른 세그먼트보다 좁다.
복수의 바이패스 배선은 복수의 공통 신호 배선 및 복수의 데이터 배선이 라우팅된(routed) 방향에 직교(orthogonal)하여 연장할 수 있다.
복수의 공통 신호 배선 각각의 폭은 복수의 공통 신호 배선 각각 상에 배치된 복수의 데이터 배선의 폭보다 크거나 같을 수 있다.
본 발명의 일 실시예에 따른 터치 인식 가능 표시 장치는 복수의 화소 그룹으로서, 각각의 화소 그룹은 각각의 화소 그룹 내의 복수의 화소에 의해 공유된 투명 전극을 포함하는, 복수의 화소 그룹; 복수의 공통 신호 배선으로서, 각각의 공통 신호 배선은 복수의 화소 그룹 중 하나의 화소의 투명 전극과 터치 구동 집적 회로 사이에서 터치 제어 신호를 전송할 수 있는, 복수의 공통 신호 배선; 복수의 공통 신호 배선을 덮고, 복수의 공통 신호 배선 상부에 평면을 제공하는 하부 평탄화층; 및 하부 평탄화층 상에 제공되는 박막 트랜지스터(TFT) 어레이를 포함한다.
복수의 공통 신호 배선은, 각각의 공통 신호 배선이 복수의 데이터 배선 중 하나 또는 복수의 게이트 배선 중 하나의 밑으로 라우팅되도록, 행 방향 또는 열 방향 중 어느 한 방향으로 서로 평행하게 배열될 수 있다.
복수의 공통 신호 배선 각각은 복수의 공통 신호 배선 중 다른 하나와 연결된 다른 화소 그룹의 투명 전극을 가로질러 라우팅될 수 있다.
복수의 바이패스 배선을 더 포함하고, 복수의 공통 신호 배선 각각은 하부 평탄화층을 관통하는 하부 컨택홀을 통해 복수의 바이패스 배선 중 적어도 하나와 연결되고, 복수의 바이패스 배선 각각은 TFT 어레이를 덮는 상부 평탄화층을 관통하는 상부 컨택홀을 통해 복수의 화소 그룹 중 하나의 그룹의 투명 전극과 연결될 수 있다.
복수의 화소 그룹 각각은, 복수의 바이패스 배선 중 적어도 일부가 화소 내부에 연장되지 않은 복수의 정상 화소 및 복수의 바이패스 화소를 포함하고, 복수의 바이패스 배선 각각은 하부 컨택홀을 수용하는 제1 바이패스 화소로부터 상부 컨택홀을 수용하는 제2 바이패스 화소로 연속적으로 배열된 바이패스 화소의 세트(set) 가로질러 연장할 수 있다.
복수의 데이터 마스킹 BM 스트립을 갖는 마스킹층 BM을 더 포함하고, 복수의 데이터 BM 스트립 각각은 복수의 데이터 배선 중 하나의 상부에 배열되고, 복수의 데이터 BM 스트립의 적어도 일부는, 동일한 각각의 데이터 BM 스트립에서 다른 데이터 BM 세그먼트와 비대칭적으로 배열된 하나 이상의 데이터 BM 세그먼트를 포함할 수 있다.
컬러 필터층을 더 포함하고, 마스킹층 BM은 컬러 필터층 보다 TFT 어레이에 더 가깝게 제공될 수 있다.
2개의 인접하는 정상 화소 사이의 데이터 BM 세그먼트는, 제1 바이패스, 제2 바이패스 화소 또는 제1 바이패스 화소와 제2 바이패스 화소 사이의 중간 바이패스 화소와 이웃한 데이터 BM 세그먼트 보다 더 큰 폭을 가질 수 있다.
제1 바이패스, 제2 바이패스 화소 또는 제1 바이패스 화소와 제2 바이패스 화소 사이의 중간 바이패스 화소와 이웃한 각각의 데이터 BM 스트립 내의 데이터 BM 세그먼트는, 2개의 인접한 정상 화소 사이에 위치하는 각각의 데이터 BM 스트립의 다른 데이터 BM 세그먼트의 폭보다 좁을 수 있다.
제1 바이패스, 제2 바이패스 화소 또는 제1 바이패스 화소와 제2 바이패스 화소 사이의 중간 바이패스 화소와 이웃한 데이터 BM 세그먼트는, 2개의 인접한 정상 화소 사이에 위치하는 데이터 BM 세그먼트의 폭보다 좁고 실질적으로 동일한 폭을 가질 수 있다.
제1 바이패스 화소 또는 제2 바이패스 화소와 이웃한 각각의 데이터 BM 세그먼트는, 제1 바이패스 화소 또는 제2 바이패스 화소를 향하는 방향으로 각각의 데이터 BM 세그먼트가 BM 데이터 세그먼트의 아래에 있는 대응하는 데이터 배선의 엣지(edge)를 넘어 돌출된(overhang) 거리가 반대 방향으로 각각의 데이터 BM 세그먼트가 데이터 배선의 엣지를 넘어 돌출된 거리보다 짧도록, 비대칭적으로 구성될 수 있다.
제1 컨택홀 또는 제2 컨택홀 중 어느 하나를 수용하는 복수의 바이패스 화소 중 어느 하나와 복수의 정상 화소 중 어느 하나 사이의 데이터 BM 세그먼트는, 정상 화소와 대면하는 데이터 BM 세그먼트의 엣지가 동일한 방향을 대면하는 대응하는 데이터 배선의 엣지보다 정상 화소를 향하여 더욱 멀리 연장되는 반면, 컨택홀을 수용하는 바이패스 화소와 대면하는 데이터 BM 세그먼트의 엣지가 동일한 방향으로 대면하는 대응하는 데이터 배선의 엣지와 실질적으로 정렬되도록, 비대칭적으로 구성될 수 있다.
서로 바로 인접하는 제1 바이패스 화소와 제2 바이패스 화소 사이의 데이터 BM 세그먼트는, 제1 바이패스 화소와 제2 바이패스 화소 모두를 향하여 데이터 BM 세그먼트가 데이터 배선의 엣지의 외부로 돌출된 거리가 동일하도록, 데이터 BM 세그먼트 아래에 위치하는 데이터 배선의 중심으로부터 비대칭적으로 구성될 수 있다.
제1 바이패스 화소 및 제2 바이패스 사이의 중간 바이패스 화소와 제1 바이패스 화소 사이의 데이터 BM 세그먼트는, 제1 바이패스 화소를 향하여 데이터 BM 세그먼트가 데이터 BM 세그먼트 아래에 위치하는 데이터 배선의 엣지의 외부로 돌출된 거리가 중간 바이패스 화소를 향하여 데이터 BM 세그먼트가 데이터 배선의 엣지의 외부로 돌출된 거리보다 짧도록, 비대칭적으로 구성될 수 있다.
제1 바이패스 화소 및 제2 바이패스 화소 둘 다 동일한 화소 그룹의 2개의 인접한 청색 화소이고, 적어도 하나의 중간 바이패스 화소가 제1 바이패스 화소와 제2 바이패스 사이에 제공될 수 있다.
복수의 공통 신호 배선은 복수의 게이트 배선 및 복수의 데이터 배선의 금속층 하부에 위치하는 제1 금속층으로 형성되고, 복수의 바이패스 배선 및 복수의 게이트 배선이 제1 금속층 상부의 제2 금속층으로 형성되고 복수의 데이터 배선이 제2 금속층 상부의 제3 금속층으로 형성되도록, TFT 어레이를 구성하는 TFT의 적어도 일부는 바텀 게이트 구조를 갖을 수 있다.
바텀 게이트 구조를 갖는 TFT의 반도체층은 인듐, 갈륨 및 아연 산화물을 포함하는 금속 산화물 반도체층일 수 있다.
하부 평탄화층은 무기 SOG층일 수 있다.
무기 SOG층의 상부 표면은 TFT 어레이를 향하는 실리콘 질화물층으로 덮일 수 있다.
본 발명의 일 실시예에 따른 터치 인식 가능 표시 장치의 제조 방법은 기판 상에 복수의 공통 신호 배선을 형성하기 위해 제1 금속층을 패터닝하는 단계; 복수의 공통 신호 배선을 복수의 공통 신호 배선 상부에 평면을 제공하기에 충분한 두께를 갖는 무기 하부 평탄화층으로 덮는 단계; 복수의 공통 신호 배선 각각의 컨택 영역을 노출하는 복수의 하부 컨택홀을 형성하는 단계; 복수의 공통 신호 배선 각각이 복수의 하부 컨택홀 중 하나를 통해 복수의 바이패스 배선 중 적어도 하나와 연결되도록, 제1 금속층 및 제3 금속층을 패터닝함으로써 무기 하부 평탄화층 상에 TFT 어레이 및 복수의 바이패스 배선을 형성하는 단계; TFT 어레이를 덮기 위해 상부 평탄화층을 형성하는 단계; 복수의 바이패스 배선 각각의 컨택 영역을 노출하기 위해 상부 평탄화층을 관통하는 복수의 상부 컨택홀을 형성하는 단계; 각각의 화소가 공통 전극 블록 및 화소 전극으로 구성된 저장 커패시터를 포함하고, 공통 전극 블록은 복수의 바이패스 배선 중 선택된 그룹과 연결되도록 형성된, 복수의 화소를 형성하는 단계; 및 컬러 필터층 및 마스킹층 BM을 형성하는 단계를 포함하고, 마스킹층 BM은 복수의 데이터 배선, 복수의 게이트 배선 및 복수의 바이패스 배선을 덮는 복수의 마스킹 스트립으로 패터닝되고, 바이패스 배선이 라우팅된 화소 옆에 위치하는 각각의 마스킹 스트립의 부분이 바이패스 배선이 라우팅된 화소 옆에 위치하지 않는 각각의 마스킹 스트립의 다른 부분 보다 좁다.
무기 하부 평탄화층은 상부 평탄화층 보다 높은 내열성을 갖을 수 있다.
TFT 어레이를 구성하는 각각의 TFT는 금속 산화물 액티브층을 갖고, 무기 하부 평탄화층과 TFT 어레이 사이에 개재된 실리콘 질화물 패시베이션(passivation)층을 형성하는 단계를 더 포함할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 더욱이, 본 발명에서 설명한 특징들은 LCD 이외의 디스플레이 기술에도 채용될 수 있다. 예를 들어, 본 발명에서 설명한 특징들은 OLED에도 채용될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시 장치
110: 기판
120: 데이터 구동 IC
130: 게이트 구동 IC
140: 터치 구동 IC
P: 화소
DL: 데이터 배선
GL: 게이트 배선
GI: 게이트 절연층
RX: 터치 센싱 배선부
TX: 터치 구동 배선부
PXL: 화소 전극
TFT: 박막 트랜지스터
S: 소스
D: 드레인
PAS1, PAS1-1, PAS1-2, PAS2, PAS 3: 패시베이션층
CNT-U: 상부 컨택홀
CNT-L: 하부 컨택홀
CS_LN: 공통 신호 배선
BP_LN: 바이패스 배선

Claims (25)

  1. 복수의 화소 그룹으로서, 각각의 화소는 공통 전극 블록 및 화소 전극으로 구성된 저장 커패시터를 포함하고, 상기 공통 전극 블록은 동일한 화소 그룹 내의 복수의 화소에 의해 공유된, 상기 복수의 화소 그룹;
    복수의 공통 신호 배선;
    상기 복수의 공통 신호 배선 상에 있고, 상기 복수의 공통 신호 배선 상부에 평면을 제공하도록 상기 복수의 공통 신호 배선보다 더 두꺼운 하부 평탄화층;
    상기 하부 평탄화층 상의 산화물 반도체 TFT(박막 트랜지스터) 어레이로서, 상기 산화물 반도체 TFT 어레이의 각각의 TFT는 금속 산화물 반도체, 복수의 게이트 배선 중 하나와 연결되는 게이트, 복수의 데이터 배선 중 하나와 연결되는 소스 및 복수의 화소 중 하나의 화소의 화소 전극과 연결되는 드레인 전극을 포함하는, 상기 산화물 반도체 TFT 어레이;
    복수의 바이패스 배선으로서, 각각의 바이패스 배선은 동일한 화소 그룹 내의 적어도 2개의 다른 화소를 가로질러 연장하고, 상기 복수의 바이패스 배선 아래로 연장된 상기 복수의 공통 신호 배선 각각은 상기 복수의 바이패스 배선 중 적어도 하나를 통해 상기 공통 전극 블록 중 하나와 연결되는, 상기 복수의 바이패스 배선; 및
    각각의 화소의 개구율을 정의하도록, 상기 복수의 데이터 배선, 상기 복수의 게이트 배선 및 상기 복수의 바이패스 배선을 덮는 복수의 마스킹 스트립을 포함하고,
    상기 복수의 공통 신호 배선은 상기 복수의 데이터 배선 또는 상기 복수의 게이트 배선 중 어느 하나의 아래로 연장되도록 배열되고, 바이패스 배선이 가로질러 연장하는 화소와 이웃한 각각의 마스킹 스트립 내의 세그먼트(segment)는 상기 각각의 마스킹 스트립의 다른 세그먼트보다 좁은, 표시 패널.
  2. 제1항에 있어서,
    상기 복수의 바이패스 배선은 상기 복수의 공통 신호 배선 및 상기 복수의 데이터 배선이 라우팅된(routed) 방향에 직교(orthogonal)하여 연장하는, 표시 패널.
  3. 제1항에 있어서,
    상기 복수의 공통 신호 배선 각각의 폭은 상기 복수의 공통 신호 배선 각각 상에 배치된 상기 복수의 데이터 배선의 폭보다 크거나 같은, 표시 패널.
  4. 복수의 화소 그룹으로서, 각각의 화소 그룹은 각각의 화소 그룹 내의 복수의 화소에 의해 공유된 투명 전극을 포함하는, 상기 복수의 화소 그룹;
    복수의 공통 신호 배선으로서, 각각의 공통 신호 배선은 상기 복수의 화소 그룹 중 하나의 화소의 투명 전극과 터치 구동 집적 회로 사이에서 터치 제어 신호를 전송할 수 있는, 상기 복수의 공통 신호 배선;
    상기 복수의 공통 신호 배선을 덮고, 상기 복수의 공통 신호 배선 상부에 평면을 제공하는 하부 평탄화층;
    복수의 바이패스 배선으로서, 상기 복수의 공통 신호 배선 각각은 상기 하부 평탄화층을 관통하는 하부 컨택홀을 통해 상기 복수의 바이패스 배선 중 적어도 하나와 연결되고, 상기 복수의 바이패스 배선 각각은 TFT 어레이를 덮는 상부 평탄화층을 관통하는 상부 컨택홀을 통해 상기 복수의 화소 그룹 중 하나의 그룹의 투명 전극과 연결되는, 상기 복수의 바이패스 배선;
    복수의 데이터 BM 스트립을 갖는 마스킹층 BM; 및
    상기 하부 평탄화층 상에 제공되는 박막 트랜지스터(TFT) 어레이를 포함하는, 터치 인식 가능 표시 장치.
  5. 제4항에 있어서,
    상기 복수의 공통 신호 배선은, 각각의 공통 신호 배선이 복수의 데이터 배선 중 하나 또는 복수의 게이트 배선 중 하나의 밑으로 라우팅되도록, 행 방향 또는 열 방향 중 어느 한 방향으로 서로 평행하게 배열된, 터치 인식 가능 표시 장치.
  6. 제4항에 있어서,
    상기 복수의 공통 신호 배선 각각은 상기 복수의 공통 신호 배선 중 다른 하나와 연결된 다른 화소 그룹의 투명 전극을 가로질러 라우팅된, 터치 인식 가능 표시 장치.
  7. 삭제
  8. 제4항에 있어서,
    상기 복수의 화소 그룹 각각은, 상기 복수의 바이패스 배선 중 적어도 일부가 화소 내부에 연장되지 않은 복수의 정상 화소 및 복수의 바이패스 화소를 포함하고,
    상기 복수의 바이패스 배선 각각은 상기 하부 컨택홀을 수용하는 제1 바이패스 화소로부터 상기 상부 컨택홀을 수용하는 제2 바이패스 화소로 연속적으로 배열된 바이패스 화소의 세트(set)를 가로질러 연장하는, 터치 인식 가능 표시 장치.
  9. 제8항에 있어서,
    상기 복수의 데이터 BM 스트립 각각은, 상기 정상 화소, 상기 제1 바이패스 화소, 상기 제2 바이패스 화소, 및 상기 제1 바이패스 화소와 상기 제2 바이패스 화소 사이에 위치하는 중간 바이패스 화소 각각에 인접한 2개의 열 또는 행에 위치하는 상기 복수의 데이터 배선 중 하나의 상부에 배열되고,
    상기 복수의 데이터 BM 스트립의 적어도 일부는, 동일한 각각의 데이터 BM 스트립에서 다른 데이터 BM 세그먼트와 비대칭적으로 배열된 하나 이상의 데이터 BM 세그먼트를 포함하는, 터치 인식 가능 표시 장치.
  10. 제9항에 있어서,
    컬러 필터층을 더 포함하고,
    상기 마스킹층 BM은 상기 컬러 필터층 보다 상기 TFT 어레이에 더 가깝게 제공된, 터치 인식 가능 표시 장치.
  11. 제9항에 있어서,
    2개의 인접하는 정상 화소 사이에 배열된 데이터 BM 세그먼트는, 상기 제1 바이패스 화소, 상기 제2 바이패스 화소 또는 상기 중간 바이패스 화소와 이웃한 위치에 배열된 데이터 BM 세그먼트 보다 더 큰 폭을 갖는, 터치 인식 가능 표시 장치.
  12. 제9항에 있어서,
    상기 제1 바이패스 화소, 상기 제2 바이패스 화소 또는 상기 중간 바이패스 화소와 이웃한 위치에 배열된 각각의 데이터 BM 스트립 내의 데이터 BM 세그먼트는, 2개의 인접한 정상 화소 사이에 위치하는 각각의 데이터 BM 스트립의 다른 데이터 BM 세그먼트의 폭보다 좁은, 터치 인식 가능 표시 장치.
  13. 제9항에 있어서,
    상기 제1 바이패스 화소, 상기 제2 바이패스 화소 또는 상기 중간 바이패스 화소와 이웃한 데이터 BM 세그먼트들은 서로 동일한 폭을 가지고, 2개의 인접한 정상 화소 사이에 위치하는 데이터 BM 세그먼트의 폭보다는 좁은 폭을 가지는, 터치 인식 가능 표시 장치.
  14. 제9항에 있어서,
    상기 제1 바이패스 화소 또는 상기 제2 바이패스 화소와 이웃한 각각의 데이터 BM 세그먼트는,
    상기 제1 바이패스 화소 또는 상기 제2 바이패스 화소를 향하는 방향으로 상기 각각의 데이터 BM 세그먼트가 상기 데이터 BM 세그먼트의 아래에 있는 대응하는 데이터 배선의 엣지(edge)를 넘어 돌출된(overhang) 거리가 반대 방향으로 상기 각각의 데이터 BM 세그먼트가 상기 데이터 배선의 엣지를 넘어 돌출된 거리보다 짧도록, 비대칭적으로 구성된, 터치 인식 가능 표시 장치.
  15. 제9항에 있어서,
    상기 상부 컨택홀 또는 상기 하부 컨택홀 중 어느 하나를 수용하는 복수의 바이패스 화소 중 어느 하나와 복수의 정상 화소 중 어느 하나 사이의 데이터 BM 세그먼트는,
    상기 정상 화소와 대면하는 상기 데이터 BM 세그먼트의 엣지가 동일한 방향을 대면하는 대응하는 데이터 배선의 엣지보다 상기 정상 화소를 향하여 더욱 멀리 연장되는 반면, 컨택홀을 수용하는 상기 바이패스 화소와 대면하는 상기 데이터 BM 세그먼트의 엣지가 동일한 방향으로 대면하는 대응하는 데이터 배선의 엣지와 정렬되도록, 비대칭적으로 구성된, 터치 인식 가능 표시 장치.
  16. 제9항에 있어서,
    서로 바로 인접하는 상기 제1 바이패스 화소와 상기 제2 바이패스 화소 사이의 데이터 BM 세그먼트는,
    상기 제1 바이패스 화소와 상기 제2 바이패스 화소 모두를 향하여 상기 데이터 BM 세그먼트가 데이터 배선의 엣지의 외부로 돌출된 거리가 동일하도록, 상기 데이터 BM 세그먼트 아래에 위치하는 상기 데이터 배선의 중심으로부터 비대칭적으로 구성된, 터치 인식 가능 표시 장치.
  17. 제9항에 있어서,
    상기 제1 바이패스 화소 및 상기 제2 바이패스 화소 사이의 중간 바이패스 화소와 상기 제1 바이패스 화소 사이의 데이터 BM 세그먼트는,
    상기 제1 바이패스 화소를 향하여 상기 데이터 BM 세그먼트가 상기 데이터 BM 세그먼트 아래에 위치하는 데이터 배선의 엣지의 외부로 돌출된 거리가 상기 중간 바이패스 화소를 향하여 상기 데이터 BM 세그먼트가 상기 데이터 배선의 엣지의 외부로 돌출된 거리보다 짧도록, 비대칭적으로 구성된, 터치 인식 가능 표시 장치.
  18. 제9항에 있어서,
    상기 제1 바이패스 화소 및 상기 제2 바이패스 화소 둘 다 동일한 화소 그룹의 2개의 인접한 청색 화소이고,
    적어도 하나의 중간 바이패스 화소가 상기 제1 바이패스 화소와 상기 제2 바이패스 화소 사이에 제공된, 터치 인식 가능 표시 장치.
  19. 제4항에 있어서,
    상기 복수의 공통 신호 배선은 상기 복수의 게이트 배선 및 상기 복수의 데이터 배선의 금속층 하부에 위치하는 제1 금속층으로 형성되고,
    상기 복수의 바이패스 배선 및 상기 복수의 게이트 배선이 상기 제1 금속층 상부의 제2 금속층으로 형성되고 상기 복수의 데이터 배선이 상기 제2 금속층 상부의 제3 금속층으로 형성되도록, TFT 어레이를 구성하는 TFT의 적어도 일부는 바텀 게이트 구조를 갖는, 터치 인식 가능 표시 장치.
  20. 제19항에 있어서,
    상기 바텀 게이트 구조를 갖는 상기 TFT의 반도체층은 인듐, 갈륨 및 아연 산화물을 포함하는 금속 산화물 반도체층인, 터치 인식 가능 표시 장치.
  21. 제20항에 있어서,
    상기 하부 평탄화층은 무기 SOG층이고,
    상기 무기 SOG층의 상부 표면은 TFT 어레이를 향하는 실리콘 질화물층으로 덮이는, 터치 인식 가능 표시 장치.
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
KR1020160050331A 2015-04-30 2016-04-25 비대칭 블랙 매트릭스 패턴을 갖는 터치 인식 가능 표시 장치 KR102627941B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/701,378 2015-04-30
US14/701,378 US10074344B2 (en) 2015-04-30 2015-04-30 Touch recognition enabled display device with asymmetric black matrix pattern

Publications (2)

Publication Number Publication Date
KR20160129733A KR20160129733A (ko) 2016-11-09
KR102627941B1 true KR102627941B1 (ko) 2024-01-19

Family

ID=57205779

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160050331A KR102627941B1 (ko) 2015-04-30 2016-04-25 비대칭 블랙 매트릭스 패턴을 갖는 터치 인식 가능 표시 장치

Country Status (2)

Country Link
US (2) US10074344B2 (ko)
KR (1) KR102627941B1 (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101661039B1 (ko) * 2014-12-30 2016-10-11 엘지디스플레이 주식회사 인-셀 방식 터치 센서를 구비한 초고 해상도 평판 표시장치
US9910530B2 (en) * 2015-02-27 2018-03-06 Panasonic Liquid Crystal Display Co., Ltd. Display panel with touch detection function
US10074344B2 (en) * 2015-04-30 2018-09-11 Lg Display Co., Ltd. Touch recognition enabled display device with asymmetric black matrix pattern
CN105070719A (zh) * 2015-07-10 2015-11-18 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制作方法
CN105093736A (zh) * 2015-07-14 2015-11-25 京东方科技集团股份有限公司 Ips阵列基板及其制作方法、显示器件
CN105094487B (zh) * 2015-08-13 2018-10-30 京东方科技集团股份有限公司 触摸屏及其控制方法、控制装置、触摸显示装置
KR102408163B1 (ko) * 2015-10-12 2022-06-14 엘지디스플레이 주식회사 터치 회로, 디스플레이 구동 회로, 터치 디스플레이 디바이스 및 그 구동 방법
US9696837B1 (en) * 2015-12-28 2017-07-04 Lg Display Co., Ltd. Display device with wave shaped bypass line
US10067587B2 (en) * 2015-12-29 2018-09-04 Synaptics Incorporated Routing conductors in an integrated display device and sensing device
TWI581157B (zh) * 2016-04-20 2017-05-01 群創光電股份有限公司 觸控顯示裝置
KR102393567B1 (ko) * 2016-10-21 2022-05-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 동작 방법
US10670905B2 (en) 2017-02-10 2020-06-02 Microsoft Techonology Licensing, Llc Black matrix structures for displays devices
CN107291295A (zh) * 2017-06-28 2017-10-24 武汉华星光电半导体显示技术有限公司 一种内嵌式触控oled显示装置
CN107452781A (zh) * 2017-08-07 2017-12-08 京东方科技集团股份有限公司 显示基板、显示面板、显示装置及其控制方法
CN107464776B (zh) * 2017-08-30 2020-05-26 京东方科技集团股份有限公司 一种显示面板、其制作方法及显示装置
CN107589874B (zh) * 2017-10-23 2023-11-10 京东方科技集团股份有限公司 一种阵列基板及制备方法、触控显示面板和触控显示装置
KR102418577B1 (ko) 2017-12-13 2022-07-08 엘지디스플레이 주식회사 터치 센서를 가지는 표시 장치 및 그 제조 방법
CN108388393B (zh) 2018-01-02 2020-08-28 阿里巴巴集团控股有限公司 移动终端点击事件的识别方法和装置
CN109683737B (zh) * 2018-11-23 2021-02-26 京东方科技集团股份有限公司 一种触控基板、显示基板和显示面板
WO2020173082A1 (en) * 2019-02-26 2020-09-03 Boe Technology Group Co., Ltd. Touch-sensing display substrate, touch-sensing display apparatus, method of operating touch sensing display apparatus, and method of fabricating touch-sensing display substrate
US11061500B2 (en) * 2019-05-06 2021-07-13 Himax Technologies Limited Touch display driving apparatus and operation method thereof
CN110600426A (zh) * 2019-08-22 2019-12-20 武汉华星光电技术有限公司 阵列基板的制备方法及阵列基板
KR20210132259A (ko) * 2020-04-24 2021-11-04 삼성디스플레이 주식회사 화소, 이를 구비한 표시 장치, 및 그의 제조 방법
CN111580698B (zh) * 2020-05-11 2023-10-10 京东方科技集团股份有限公司 一种触控面板及其制备方法、显示面板
CN113703238A (zh) * 2021-09-09 2021-11-26 武汉华星光电技术有限公司 阵列基板及电子装置
CN114023257B (zh) * 2021-11-12 2023-07-25 云谷（固安）科技有限公司 显示面板、显示面板驱动方法及显示装置
WO2023108539A1 (zh) * 2021-12-16 2023-06-22 京东方科技集团股份有限公司 显示基板和显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110228188A1 (en) 2010-03-19 2011-09-22 Sung-Hee Kim Touch sensing type liquid crystal display device and method of fabricating the same
US20170045984A1 (en) 2015-03-06 2017-02-16 Boe Technology Group Co., Ltd. Array substrate, fabricating method thereof and display device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101330214B1 (ko) * 2006-07-18 2013-11-18 삼성디스플레이 주식회사 터치 스크린 표시 장치 및 그 구동 방법
JP2008209864A (ja) * 2007-02-28 2008-09-11 Hitachi Displays Ltd 有機ｅｌ表示装置
KR101307962B1 (ko) * 2010-03-19 2013-09-12 엘지디스플레이 주식회사 터치인식 횡전계형 액정표시장치 및 이의 제조 방법
US20130141348A1 (en) * 2011-12-06 2013-06-06 Abbas Jamshidi-Roudbari Common electrode connections in integrated touch screens
US10074344B2 (en) * 2015-04-30 2018-09-11 Lg Display Co., Ltd. Touch recognition enabled display device with asymmetric black matrix pattern
US10025413B2 (en) * 2015-08-31 2018-07-17 Lg Display Co., Ltd. Display panel with conductive lines under thin-film transistors
US9772708B2 (en) * 2015-12-18 2017-09-26 Lg Display Co., Ltd. Display device with asymmetric masking layer
US10241609B2 (en) * 2015-12-30 2019-03-26 Lg Display Co., Ltd. Display device with touch sensor
US10067586B2 (en) * 2015-12-28 2018-09-04 Lg Display Co., Ltd. Display device with bypass line
US10067585B2 (en) * 2015-12-28 2018-09-04 Lg Display Co., Ltd. Display device with multilayered capacitor
US9696837B1 (en) * 2015-12-28 2017-07-04 Lg Display Co., Ltd. Display device with wave shaped bypass line

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110228188A1 (en) 2010-03-19 2011-09-22 Sung-Hee Kim Touch sensing type liquid crystal display device and method of fabricating the same
US20170045984A1 (en) 2015-03-06 2017-02-16 Boe Technology Group Co., Ltd. Array substrate, fabricating method thereof and display device

Also Published As

Publication number Publication date
US10074344B2 (en) 2018-09-11
US10692469B2 (en) 2020-06-23
US20160320882A1 (en) 2016-11-03
KR20160129733A (ko) 2016-11-09
US20190005923A1 (en) 2019-01-03

Similar Documents

Publication Publication Date Title
KR102627941B1 (ko) 비대칭 블랙 매트릭스 패턴을 갖는 터치 인식 가능 표시 장치
KR102579368B1 (ko) 게이트 구동 회로 아래에 여분의 신호 배선을 갖는 표시 패널
KR102650323B1 (ko) 복수의 평탄화층을 갖는 터치 센서 일체형 표시 장치
KR102579383B1 (ko) 비대칭 블랙 매트릭스 패턴을 갖는 터치 인식 가능 표시 패널
KR101978326B1 (ko) 어레이 기판, 그 제조 방법 및 구동 방법, 및 디스플레이 디바이스
US9772708B2 (en) Display device with asymmetric masking layer
US10025410B2 (en) Display device with touch sensor
EP2746904B1 (en) Touch control display panel and touch display device
US20170185193A1 (en) Display Device with Wave Shaped Bypass Line
US11947760B2 (en) Display device with position input function
KR20170039001A (ko) 인셀 터치 방식 표시장치
US10444877B2 (en) Display device with touch sensor
US20170185195A1 (en) Display Device with Bypass Line
KR20140145526A (ko) 터치 디스플레이 패널 및 그 구동 방법
KR102668839B1 (ko) 디스플레이 디바이스
KR20170077780A (ko) 디스플레이 디바이스
KR102662961B1 (ko) 광 차폐부를 갖는 디스플레이 디바이스
CN109343269B (zh) 阵列基板
US20210333910A1 (en) Touch Display Substrate, Touch Display Method and Touch Display Device
KR102662654B1 (ko) 디스플레이 디바이스
CN109839773A (zh) 液晶面板
KR20210051358A (ko) 터치 디스플레이 장치 및 디스플레이 패널
KR20160082024A (ko) 박막 트랜지스터 기판 및 이를 이용한 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant